JP7074291B2 - 情報処理装置、情報処理方法及びプログラム - Google Patents

情報処理装置、情報処理方法及びプログラム Download PDF

Info

Publication number
JP7074291B2
JP7074291B2 JP2018035135A JP2018035135A JP7074291B2 JP 7074291 B2 JP7074291 B2 JP 7074291B2 JP 2018035135 A JP2018035135 A JP 2018035135A JP 2018035135 A JP2018035135 A JP 2018035135A JP 7074291 B2 JP7074291 B2 JP 7074291B2
Authority
JP
Japan
Prior art keywords
bios
memory
information processing
control unit
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018035135A
Other languages
English (en)
Other versions
JP2019149127A (ja
Inventor
桂太 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2018035135A priority Critical patent/JP7074291B2/ja
Publication of JP2019149127A publication Critical patent/JP2019149127A/ja
Application granted granted Critical
Publication of JP7074291B2 publication Critical patent/JP7074291B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Retry When Errors Occur (AREA)
  • Stored Programmes (AREA)

Description

本発明は、情報処理装置、情報処理方法及びプログラムに関する。
コンピュータなどの情報機器では、起動の際、BIOS(Basic Input / Output System)と呼ばれるファームウェアが用いられている。BIOSは、ROM(Read Only Memory)などの不揮発メモリに組み込まれているプログラムである。不揮発メモリは、電源を供給しなくても記憶を保持できるメモリの総称である。また、BIOSは、ハードウェアの差異を吸収するためにOS(Operating System)にランタイムサービスを提供する。
ランタイムサービスとは、BIOSがハードウェアの差異を吸収するために抽象化した関数であり、OSやOS上のプログラムが利用するサービスである。ランタイムサービスは、時刻の読み書きや不揮発メモリの読み書き、ハードウェアのログ読み出し(障害監視)などを行う。
コンピュータを起動させると、BIOSは、最初に、CPU(Central Processing Unit)内部のキャッシュやレジスタなどの初期化を行う。次に、BIOSは、マザーボード上の各種コントローラにアクセスし、POST(Power On Self Test)を行う。POSTとは、周辺機器の検出、初期化及び設定を行う処理である。POSTが終了した後、BIOSは、予め定められた優先順位に従って、OSが記録されているストレージから、そのストレージの先頭セクタにあるOSローダをロードする。OSローダとは、OSを検出し起動するプログラムのことを表す。
BIOSの処理を経てコンピュータは起動するため、BIOSにおいてエラーが発生すると、コンピュータは、起動することができず、終了する。BIOSにおいて発生するエラーは、未定義命令例外やアクセス例外などのソフトウェアエラーと、アンコレクタブルエラーやMCE(Machine Check Exception)などのハードウェアエラーと、が存在する。
ソフトウェアエラーの対策として、OSの起動時に割り込みが発生した場合、割り込み発生時の情報を、トレーサ情報(採取情報)として、ベクタ番号や割り込みハンドラなどを保存する手法が文献1で開示されている。文献1では、BIOSが壊れた場合、トレーサ情報を記憶装置に書き出す、もしくは、メモリ上にキャッシュすることで、システムを維持する手法が開示されている。
また、ソフトウェアエラーの対策として、BIOSになんらかのエラーが発生した場合、記憶デバイス中に保存されたバックアップBIOSと比較する手法が文献2で開示されている。文献2では、初めに、BIOSをバックアップする。文献2では、使用中のBIOSが壊れた場合、バックアップしたBIOSを用いることでシステムを維持する手法が開示されている。
特開2016-184204号公報 特開2004-302997号公報
以上より、上記文献1及び2では、BIOSにソフトウェアエラーが発生した場合、BIOSのバックアップデータを用いて、BIOSを再度コンピュータ内で書き換えることでソフトウェアエラーの復旧を試みている。しかしながら、ハードウェアエラーが発生した場合、上記の方法ではコンピュータが終了してしまい復旧できないという問題があった。
そこで本発明は、上述の課題を解決する情報処理装置、情報処理方法及びプログラムを提供することを目的としている。
本発明の第1の態様によれば、情報処理装置は、第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製部と、前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSの第一処理を停止させ、前記第二BIOSを用いて前記エラーが発生した前記第一処理に該当する第二処理を行うBIOS制御部と、を備える。
本発明の第2の態様によれば、情報処理方法は、1又は複数のコンピュータが、第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製ステップと、前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSの第一処理を停止させ、前記第二BIOSを用いて前記エラーが発生した前記第一処理に該当する第二処理を行うBIOS制御ステップと、を有する。
本発明の第3の態様によれば、プログラムは、1又は複数のコンピュータに、第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製ステップと、前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSの第一処理を停止させ、前記第二BIOSを用いて前記エラーが発生した前記第一処理に該当する第二処理を行うBIOS制御ステップと、を実行させる。
上記態様のうち少なくとも1つの態様によれば、コンピュータは、正常に動作する第一BIOSを予備メモリに第二BIOSとして複製する。第一BIOSの処理中にエラーが起きた場合、OSは、エラーが発生した第一BIOSのアドレスを第二BIOSのアドレスと書き換えて実行する。これにより、第一BIOSの処理中にエラーが起きてシステムが動作しなくなった場合でも、コンピュータを終了させることなく、BIOSの処理を継続できるという効果が得られる。
本発明の一実施形態に係る情報処理装置1のハードウェア構成を示す概略ブロック図である。 本発明の一実施形態に係るCPU100のソフトウェア構成を示す概略ブロック図である。 本発明の一実施形態に係る共有メモリ420が記憶する、サービス判別テーブルの一例を示すデータテーブルである。 本発明の一実施形態に係る割り込みベクタテーブルの一例を示すデータテーブルである。 本発明の一実施形態に係るBIOSエラーの発生時の処理の流れを示すフローチャートである。 本発明の一実施形態に係るハードウェアエラーの発生時の処理の流れを示すフローチャートである。 本発明の一実施形態に係るソフトウェアエラーの発生時の処理の流れを示すフローチャートである。 本発明の一実施形態に係るフラグ確認の処理の流れを示すフローチャートである。 本実施形態による情報処理装置1の最少構成を示す図である。
以下、本発明の実施形態について、図面を参照して説明する。
図1は本発明の一実施形態に係る情報処理装置1のハードウェア構成を示す概略ブロック図である。
情報処理装置1は、CPU100と、メインメモリ200と、不揮発メモリ300と、ストレージ400と、インタフェース500と、を備える。
CPU100は、プログラムを不揮発メモリ300またはストレージ400から読み出してメインメモリ200に展開し、当該プログラムに従って処理を実行する。
メインメモリ200は、RAM(Random Access Memory)などの揮発性のメモリである。
不揮発メモリ300は、BIOS310及び予備メモリ320を記憶する。不揮発メモリ300の例としては、ROM(Read Only Memory)やフラッシュメモリなどが挙げられる。
ストレージ400は、OS410と、共有メモリ420と、を記憶する。ストレージ400の例としては、HDD(Hard Disk Drive)、SSD(Solid State Drive)、磁気ディスク、光磁気ディスク、CD-ROM(Compact Disc Read Only Memory)、DVD-ROM(Digital Versatile Disc Read Only Memory)、半導体メモリ等が挙げられる。
また、ストレージ400は、情報処理装置1のバスに直接接続された内部メディアであってもよいし、インタフェース500または通信回線を介して情報処理装置1に接続される外部メディアであってもよい。
OS410は、入出力の制御、メモリやハードディスクなどのハードウェアの管理、プロセスの管理といった、コンピュータの基本的な管理・制御を行っている。
共有メモリ420は、BIOSの各ハンドラ及び各ランタイムサービスから読み書きが可能なメモリ領域である。共有メモリ420は、ランタイムサービスの情報を有するデータテーブル(以下「サービス判別テーブル」という。)を記憶する。
なお、メインメモリ200、不揮発メモリ300及びストレージ400は、記憶装置の一例である。
インタフェース500は、外部装置と接続するときに用いられる。インタフェース500の例としては、USB(Universal Serial Bus)、HDMI(High-Definition Multimedia Interface)(登録商標)、DVI(Digital Visual Interface)、Bluetooth(登録商標)などが挙げられる。
なお、インタフェース500は、ハードウェアインタフェースであってもよいし、ソフトウェアインタフェースであってもよい。
図2は、本発明の一実施形態に係るCPU100のソフトウェア構成を示す概略ブロック図である。
CPU100は、プログラムを実行することで、複製部110、例外判定部120、BIOS制御部130及びメモリ制御部140として機能する。
複製部110は、BIOS310のデータ及びコードを、予備メモリ320に領域を確保し、複製する。この時、複製元のBIOS310を第一BIOS、予備メモリ320に複製されたBIOSを第二BIOSとする。なお、複製部110は、第一BIOSを複製する場合、予備メモリ320以外に、不揮発メモリ300内で別領域を確保して第二BIOSを複製してもよいし、メインメモリ200やストレージ400内に領域を確保して第二BIOSを複製してもよい。また、第二BIOSは複数複製されてもよい。なお、以下の実施形態では、情報処理装置1が行うBIOSの処理は、第一BIOSを主として使用することとする。
例外判定部120は、第一BIOSから、例外ハンドラ又はMCEハンドラの割り込みが起きるか否か判定する。例外ハンドラは、ソフトウェアエラーが起きた場合、発生する割り込みハンドラである。MCEハンドラは、ハードウェアエラーが起きた場合、発生する割り込みハンドラである。割り込みが起きた場合、例外判定部120は、図3で後述するサービス判別テーブルに、フラグ項目及び各データ項目を登録する。本実施形態の図3の例では、例外判定部120は、ON状態のフラグ、例外箇所のデータ、例外箇所のコード、ランタイムサービス名及びハンドラ名を登録する。割り込みが起きていない場合、例外判定部120は、ランタイムサービステーブルの、フラグ項目をOFF状態として登録する。
図3は、本発明の一実施形態に係る共有メモリ420が記憶する、サービス判別テーブルの一例を示すデータテーブルである。
サービス判別テーブルは、フラグ、例外データ、例外コード、ランタイムサービス名及びハンドラ名を有する。
フラグは、第一BIOSの第一処理においてエラーが起きたか否かを表す項目である。フラグがONの状態は、第一BIOSの第一処理でエラーが起きた状態を表し、フラグがOFFの状態は、第一BIOSの第一処理が継続可能な状態を表す。例外データは、例外処理が発生した第一処理のデータ内容を表す項目である。例外コードは、例外処理が発生した第一処理のプログラムを表す項目である。ランタイムサービス名は、例外処理で使用されたランタイムサービスの名前を表す項目である。ハンドラ名は、割り込みに使用された割り込みハンドラの名前を表す項目である。
図2の説明に戻る。BIOS制御部130は、例外判定部120の判定結果及びOSの命令に基づいて、第一BIOSの第一処理及び第二BIOSの第二処理を制御する。BIOS制御部130は、第一BIOSの第一処理に例外が発生した場合、例外が発生した時点で第一処理を停止させる。
次にBIOS制御部130は、OSから処理の再開の命令を待つ。BIOS制御部130は、OSから処理の再開命令を受け取った場合、第二BIOSを用いて第一BIOSの第一処理に該当する第二処理を行う。そして、BIOS制御部130は、第二処理が完了した第二BIOSを停止させ、第一処理の次の処理を第一BIOSで再開する。これにより、本実施形態では、第一BIOSで例外処理が発生した場合、システムを終了させることなくBIOSの動作を継続することができる。
メモリ制御部140は、OSと、第一BIOSと、第二BIOSと、のデータ及びアドレスの内少なくとも一つを制御する。メモリ制御部140は、前記第二BIOSのデータと、第二BIOSのアドレスの内、少なくとも一つを、OSが参照できるようにする。メモリ制御部140は、第二BIOSのデータ及びアドレスの内、少なくとも一つを、ランタイムサービスが参照できるようにする。メモリ制御部140は、エラーが発生した第一BIOSのアドレスと、第二BIOSのアドレスと、を書き換える。
具体的には、メモリ制御部140は、第二BIOSのアドレスを、OSが参照できるように、ポインタとしてOSに渡す。メモリ制御部140は、第一BIOSでエラーが起きた場合、第一BIOSのエラーが起きた第一処理のアドレスと、第一処理のアドレスに対応する第二BIOSの第二処理のアドレスと、を書き換える。
なお、メモリ制御部140は、エラーが起きた第一処理のアドレスのみを第二処理として書き換えてもよいし、エラーが起きた第一処理以降の全ての処理のアドレスを第二処理として書き換えてもよい。
図4は、本発明の一実施形態に係る割り込みベクタテーブルの一例を示すデータテーブルである。
割り込みベクタテーブルとは、割り込みの要因ごとに割り込みハンドラに関する情報が予め登録されているデータテーブルである。割り込みハンドラとは、不正例外ハンドラやMCEハンドラなどのハンドラの名称である。割り込みベクタテーブルは、ベクタアドレス、ベクタ番号、割り込みの要因、定義省略時の動作を有する。
ベクタアドレスは、割り込みハンドラの先頭アドレスを表す。ベクタ番号は、割り込みベクタのデータ項目に割り振られた任意の番号を表す。割り込みの要因は、どのような例外や割り込みがあったかの内容を表す。定義省略時の動作は、機能最小限モードの際に行う動作の内容を表す。サービス判別テーブルで登録された割り込みハンドラは、この割り込みベクタテーブルに設定される。
機能最小限モードは、例外を起こしたランタイムサービスがOSから呼ばれた場合、サービス判別テーブルのベクタ番号に基づいて、割り込みベクタテーブルの定義省略時の動作を返す。機能最小限モードは、ランタイムサービスが持つ動作モードの一つである。機能最小限モードになったランタイムサービスは、コンピュータを動かすために必要な最小限の所定の動作を行う。これにより、ソフトウェアエラーが発生した場合、BIOSは、システムを終了することなく、適宜定められた動作を行うことができる。
図5は、本発明の一実施形態に係るBIOSエラーの発生時の処理の流れを示すフローチャートである。
複製部110は、予備メモリ320にBIOS310の複製を行うための格納領域を確保する(ステップS100)。複製部110は、不揮発メモリ300に記憶されているBIOS310を予備メモリ320に複製する(ステップS101)。また、複製部110は、不揮発メモリ300のBIOS310を第一BIOS、予備メモリ320に複製されたBIOSを第二BIOSとし、OSが扱うBIOSを第一BIOSに設定する。
メモリ制御部140は、第二BIOSのデータ及びコードを、OSが参照できるようにする(ステップS102)。例外判定部120は、第一BIOSから、例外ハンドラ又はMCEハンドラによる割り込み、つまり例外処理のエラーが起きるか否か判定する(ステップS103)。
エラーが起きた場合(ステップS103:YES)、BIOS制御部130は、例外判定部120の判定結果に基づいて、第一BIOSの第一処理を、エラーが発生した時点で停止させる(ステップS104)。エラーが起きていない場合(ステップS103:NO)、情報処理装置1は、エラーが起きるまでステップS103を繰り返す。
メモリ制御部140は、第一BIOSのエラーが起きた第一処理のアドレスと、第二BIOSの第二処理のアドレスと、を書き換える(ステップS105)。
BIOS制御部130は、第一処理を停止させたまま第二BIOSを用いて第二処理を行う(ステップS106)。BIOS制御部130は、第二BIOSの第二処理を停止させる(ステップ107)。そして、BIOS制御部130は、第二処理の続きを第一BIOSの第一処理で再開する(ステップS108)。
図6は、本発明の一実施形態に係るハードウェアエラーの発生時の処理の流れを示すフローチャートである。
例外判定部120は、第一BIOSで生じた例外において、ハンドラの種類からMCEハンドラの割り込みが起きるか否か、つまりハードウェアエラーが起きるか否か判定する(ステップS200)。
ハードウェアエラーが起きた場合(ステップS200:YES)、MCEハンドラは、ハードウェアエラーが起きた際に使用されたランタイムサービスを特定する(ステップS201)。
ハードウェアエラーが起きていない場合(ステップS200:NO)、情報処理装置1は、ハードウェアエラーが起きるまでステップS200を繰り返す。
例外判定部120は、フラグやMCEハンドラが特定したランタイムサービスの名前などのエラー内容の情報をサービス判別テーブルに登録する(ステップS202)。また、例外判定部120は、サービス判別テーブルのフラグ項目をON状態で登録する。
メモリ制御部140は、ランタイムサービスに、OSが参照する第二BIOSのポインタを渡す(ステップS203)。MCEハンドラは、ランタイムサービスが参照可能な第二BIOSのポインタを参照し、ランタイムサービスからOSへ処理を移行させる(ステップS204)。
OSは、第一BIOSの第一処理のアドレスと、第二BIOSの第二処理のアドレスとを書き換える。次に、OSは、BIOS制御部130に処理の再開命令を送る。BIOS制御部130は、OSからの再開命令を受け取った場合、第二BIOSを用いて第二処理を行う(ステップS205)。そして、BIOS制御部130は、第二BIOSが第二処理を完了した場合、第一BIOSの第一処理の次の処理から再開する。
図7は、本発明の一実施形態に係るソフトウェアエラーの発生時の処理の流れを示すフローチャートである。
例外判定部120は、第一BIOSで生じた例外において、ハンドラの種類から例外ハンドラの割り込みが起きるか否か、つまりソフトウェアエラーが起きるか否か判定する(ステップS300)。
ソフトウェアエラーが起きた場合(ステップS300:YES)、例外ハンドラは、例外時に使用されたランタイムサービスを特定する(ステップS301)。
ソフトウェアエラーが起きていない場合(ステップS300:NO)、情報処理装置1は、ソフトウェアエラーが起きるまでステップS300を繰り返す。
例外判定部120は、フラグや例外ハンドラが特定したランタイムサービスの名前などの例外内容の情報をサービス判別テーブルに登録する(ステップS302)。また、例外判定部120は、サービス判別テーブルのフラグ項目をON状態で登録する。
メモリ制御部140は、ランタイムサービスに、OSが参照する第二BIOSのポインタを渡す(ステップS303)。例外ハンドラは、ランタイムサービスが参照可能な第二BIOSのポインタを参照し、ランタイムサービスからOSへ処理を移行する(ステップS304)。
不正例外が発生する場合は、ソフトウェアのバグが発生しているため、ランタイムサービスは、自身のモードを機能最小限モードに変更する(ステップS305)。
[変形例]
図8は、本発明の変形例に係るフラグ確認の処理の流れを示すフローチャートである。
ランタイムサービスは、サービス判別テーブルを参照する特性を持つ(ステップS401)。ランタイムサービスは、サービス判別テーブルの中から、エラーが発生した時に登録されるフラグを参照する(ステップS402)。
フラグがON状態の場合(ステップS401:YES)、ソフトウェアエラーかハードウェアエラーかを判定する(ステップS402)。フラグがOFF状態の場合(ステップS402:NO)、処理を終了する。
ソフトウェアエラーの場合(ステップS402:YES)、サービス判別テーブルの中から、ベクタ番号を参照し、割り込みベクタテーブルから当該番号に対応付いた定義省略時の動作を機能最小限モードとして行う(ステップS403)。
ハードウェアエラーの場合(ステップS402:NO)、割込みハンドラはMCE SRARが発生していることを特定する(ステップS404)。BIOS制御部130は、OSからの再開命令を受け取った場合、第二BIOSを用いて第二処理を行う(ステップS405)。割り込みハンドラは、ハンドラが参照するポインタをOSが参照するポインタに変更し、処理を終了する(ステップS406)。
図9は、本実施形態による情報処理装置1の最小構成を示す図である。
本実施形態による情報処理装置1は少なくとも複製部110及びBIOS制御部130を備えればよい。
複製部110は、BIOS310のデータ及びコードを、予備メモリ320に領域を確保し、複製する。この時、複製元のBIOS310を第一BIOS、予備メモリ320に複製されたBIOSを第二BIOSとする。
BIOS制御部130は、第一BIOSの第一処理及び第二BIOSの第二処理を制御する。BIOS制御部130は、第一BIOSの第一処理にエラーが発生した場合、例外が発生した時点で第一処理を停止させる。
次にBIOS制御部130は、OSから処理の再開の命令を待つ。BIOS制御部130は、OSから処理の再開命令を受け取った場合、第二BIOSを用いて第一BIOSの第一処理に該当する第二処理を行う。そして、BIOS制御部130は、第二処理が完了した第二BIOSを停止させ、第一処理の次の処理を第一BIOSで再開する。これにより、本実施形態では、第一BIOSで例外処理が発生した場合、システムを終了させることなくBIOSの動作を継続することができる。
以上より、本実施形態では、複製部110、BIOS制御部130を持つことにより、ハードウェアの影響でアンコレクタブルエラーなどが発生しBIOSが壊れた場合と、ソフトウェアのバグの影響でBIOSが壊れた場合と、の両方の場合において、システムを終了させず、OSの処理を継続させることができる。
上述の情報処理装置は内部に、コンピュータシステムを有している。そして、上述したBIOSで例外が起きた場合に、OSの処理を継続する過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、CD-ROM、DVD-ROM、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしても良い。
なお、図1における処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより、BIOSの例外時にOSの処理を継続させてもよい。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境(あるいは表示環境)を備えたWWWシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD-ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク(通信網)や電話回線等の通信回線(通信線)のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であっても良い。
《付記》
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製部と、
前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSの第一処理を停止させ、前記第二BIOSを用いて前記エラーの第二処理を行うBIOS制御部と、
を備える情報処理装置。
(付記2)
前記BIOS制御部は、前記第二処理が完了した場合、前記第二処理を停止させ、前記第一処理の次の処理から前記第一BIOSを再開させる
付記1に記載の情報処理装置。
(付記3)
OSと、前記第一BIOSと、第二BIOSと、のデータ及びアドレスの内少なくとも一つを制御するメモリ制御部
を備える付記1又は2に記載の情報処理装置。
(付記4)
前記メモリ制御部は、前記第二BIOSのデータと、前記第二BIOSのアドレスの内、少なくとも一つを、OSが参照できるようにする
付記3に記載の情報処理装置。
(付記5)
前記メモリ制御部は、前記第二BIOSのデータ及びアドレスの内、少なくとも一つを、ランタイムサービスが参照できるようにする
付記3又は4のいずれか一項に記載の情報処理装置。
(付記6)
前記メモリ制御部は、前記エラーが発生した前記第一BIOSのアドレスと、当該の前記第二BIOSのアドレスと、を書き換える
付記3から5のいずれか一項に記載の情報処理装置。
(付記7)
前記第一BIOSの処理において前記エラーが起きたか否か判定する例外判定部
を備える付記1から6に記載の情報処理装置。
(付記8)
前記例外判定部の判定結果に基づいて、前記エラーが起きたと判定された場合、コンピュータを動かすために必要な最小限の所定の動作を行うランタイムサービスを持つ、
付記7に記載の情報処理装置。
(付記9)
1又は複数のコンピュータが、
第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製ステップと、
前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSを第一停止箇所で停止させ、前記第二BIOSを用いて前記エラーの処理を行うBIOS制御ステップと、
を有する情報処理方法。
(付記10)
1又は複数のコンピュータに、
第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製ステップと、
前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSを第一停止箇所で停止させ、前記第二BIOSを用いて前記エラーの処理を行うBIOS制御ステップと、
を実行させるためのプログラム。
1・・・情報処理装置
100・・・CPU
110・・・複製部
120・・・例外判定部
130・・・BIOS制御部
140・・・メモリ制御部
200・・・メインメモリ
300・・・不揮発メモリ
310・・・BIOS
320・・・予備メモリ
400・・・ストレージ
410・・・OS
420・・・共有メモリ
500・・・インタフェース

Claims (10)

  1. 第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製部と、
    前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSの第一処理を停止させ、前記第二BIOSを用いて前記エラーが発生した前記第一処理に該当する第二処理を行うBIOS制御部と、
    を備える情報処理装置。
  2. 前記BIOS制御部は、前記第二処理が完了した場合、前記第二処理を停止させ、前記
    第一処理の次の処理から前記第一BIOSを再開させる
    請求項1に記載の情報処理装置。
  3. OSと、前記第一BIOSと、第二BIOSと、のデータ及びアドレスの内少なくとも
    一つを制御するメモリ制御部
    を備える請求項1又は2に記載の情報処理装置。
  4. 前記メモリ制御部は、前記第二BIOSのデータと、前記第二BIOSのアドレスの内
    、少なくとも一つを、OSが参照できるようにする
    請求項3に記載の情報処理装置。
  5. 前記メモリ制御部は、前記第二BIOSのデータ及びアドレスの内、少なくとも一つを
    、ランタイムサービスが参照できるようにする
    請求項3又は4のいずれか一項に記載の情報処理装置。
  6. 前記メモリ制御部は、前記エラーが発生した前記第一BIOSのアドレスと、前記第二
    BIOSのアドレスと、を書き換える
    請求項3から5のいずれか一項に記載の情報処理装置。
  7. 前記第一BIOSの処理において前記エラーが起きたか否か判定する例外判定部
    を備える請求項1から6のいずれか一項に記載の情報処理装置。
  8. 前記例外判定部の判定結果に基づいて、前記エラーが起きたと判定された場合、コンピ
    ュータを動かすために必要な最小限の所定の動作を行うランタイムサービスを持つ、
    請求項7に記載の情報処理装置。
  9. 1又は複数のコンピュータが、
    第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製ステップと、
    前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSの第一処理を停止させ、前記第二BIOSを用いて前記エラーが発生した前記第一処理に該当する第二処理を行うBIOS制御ステップと、
    を有する情報処理方法。
  10. 1又は複数のコンピュータに、
    第一BIOSを不揮発メモリ内の前記第一BIOSが予め格納されているメモリとは異なるメモリである予備メモリに第二BIOSとして複製する複製ステップと、
    前記第一BIOSの処理においてエラーが起きた場合、前記第一BIOSの第一処理を停止させ、前記第二BIOSを用いて前記エラーが発生した前記第一処理に該当する第二処理を行うBIOS制御ステップと、
    を実行させるためのプログラム。
JP2018035135A 2018-02-28 2018-02-28 情報処理装置、情報処理方法及びプログラム Active JP7074291B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018035135A JP7074291B2 (ja) 2018-02-28 2018-02-28 情報処理装置、情報処理方法及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018035135A JP7074291B2 (ja) 2018-02-28 2018-02-28 情報処理装置、情報処理方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2019149127A JP2019149127A (ja) 2019-09-05
JP7074291B2 true JP7074291B2 (ja) 2022-05-24

Family

ID=67850707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018035135A Active JP7074291B2 (ja) 2018-02-28 2018-02-28 情報処理装置、情報処理方法及びプログラム

Country Status (1)

Country Link
JP (1) JP7074291B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150095632A1 (en) 2013-09-30 2015-04-02 Hon Hai Precision Industry Co., Ltd. Computer booting system and method for computer system
US9542195B1 (en) 2013-07-29 2017-01-10 Western Digital Technologies, Inc. Motherboards and methods for BIOS failover using a first BIOS chip and a second BIOS chip

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9542195B1 (en) 2013-07-29 2017-01-10 Western Digital Technologies, Inc. Motherboards and methods for BIOS failover using a first BIOS chip and a second BIOS chip
US20150095632A1 (en) 2013-09-30 2015-04-02 Hon Hai Precision Industry Co., Ltd. Computer booting system and method for computer system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
露木久修ほか,難攻不落のBIOSセッティングをマスターせよ! BIOS&ユーティリティー徹底攻略,日経WinPC,日本,日経BP社,2006年12月01日,第12巻 第16号,52-73ページ

Also Published As

Publication number Publication date
JP2019149127A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
US10789117B2 (en) Data error detection in computing systems
TWI514408B (zh) 於裝置開機期間處置來自非揮發性記憶體之錯誤
JP5724477B2 (ja) 移行プログラム、情報処理装置、移行方法、及び情報処理システム
US11669388B2 (en) Managing the migration of virtual machines in the presence of uncorrectable memory errors
US9507671B2 (en) Write cache protection in a purpose built backup appliance
KR20140118093A (ko) 메모리 가상화 기반 스냅샷 부트 장치 및 방법
JPH11272427A (ja) データ退避方法および外部記憶装置
JP2013520744A (ja) 最小ブートイメージの生成方法及びその装置
TWI441081B (zh) 更新韌體方法與開機方法及使用其之電子裝置
WO2013088818A1 (ja) 仮想計算機システム、仮想化機構、及びデータ管理方法
US20070074065A1 (en) Computer, method of controlling memory dump, mechanism of controlling dump, and memory dump program
US20120084496A1 (en) Validating persistent memory content for processor main memory
US10514972B2 (en) Embedding forensic and triage data in memory dumps
US20090013167A1 (en) Computer device, method for booting the same, and booting module for the same
US20190042355A1 (en) Raid write request handling without prior storage to journaling drive
US8069309B1 (en) Servicing memory in response to system failure
JP7074291B2 (ja) 情報処理装置、情報処理方法及びプログラム
WO2016121077A1 (ja) ダンプファイル生成方法及び装置
JP6160688B2 (ja) 情報処理装置、情報処理方法、及び情報処理プログラム
JP2003122644A (ja) 計算機及びその記憶装置
JP3702233B2 (ja) 情報処理システムおよびプログラム実行モード制御方法
JPH0744440A (ja) データ退避装置
JP2021047806A (ja) 情報処理システム、情報処理装置および情報処理プログラム
JP2010282645A (ja) Linuxプログラム起動システム
JP6918994B2 (ja) 情報処理装置および情報処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220428

R150 Certificate of patent or registration of utility model

Ref document number: 7074291

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150