JP7067640B2 - 電磁バンドギャップ構造、及び、パッケージ構造 - Google Patents
電磁バンドギャップ構造、及び、パッケージ構造 Download PDFInfo
- Publication number
- JP7067640B2 JP7067640B2 JP2020569430A JP2020569430A JP7067640B2 JP 7067640 B2 JP7067640 B2 JP 7067640B2 JP 2020569430 A JP2020569430 A JP 2020569430A JP 2020569430 A JP2020569430 A JP 2020569430A JP 7067640 B2 JP7067640 B2 JP 7067640B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- conductor layer
- conductor
- substrate
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
- H01P3/082—Multilayer dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/2005—Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/2039—Galvanic coupling between Input/Output
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P7/00—Resonators of the waveguide type
- H01P7/08—Strip line resonators
- H01P7/082—Microstripline resonators
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0236—Electromagnetic band-gap structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Description
本発明は、電磁バンドギャップ構造、及び、パッケージ構造に関する。
近年、スマートフォン等、モバイル端末機器の普及による端末数の増大に加えて、動画のストリーミング等の大容量通信が拡大することによって、通信トラフィック(=端末当たりの通信量×接続数)が急増している。このような中、広大な周波数帯域を持つサブテラヘルツ帯(一般に100GHz以上)を利用して、大容量通信を実現することが期待されている。
関連技術におけるミリ波帯等の高周波数帯モジュールには、多層化し易く設計の自由度が高いLTCC(Low Temperature Co-fired Ceramics)が広く使用されている。また、材料が本質的に低損失であること、及び、低い誘電率(波長短縮効果の低減)に起因して、伝送損失が低損失であることから、樹脂基板が使用されることも多い。樹脂基板は、例えば、PTFE(PolyTetraFluoroEthylene)やLCP(Liquid Crystal Polymer)などである。
サブテラヘルツ帯では波長が非常に小さいため、高周波信号の伝送線路等にはより高い加工精度が要求される。また、増幅器等の半導体素子の利得性能に余裕がないことから、より効率の良い高周波数信号伝送が重要となる。そのため、パッケージに使用される材料には、低損失であることが求められている。ミリ波帯で一般的なLTCCは、寸法精度があまり高くないこと、及び、損失が比較的大きいことから、サブテラヘルツ帯への適用は難しい。一方、樹脂基板は低損失ではあるものの、剛性が低く実装方法に制限があること、及び、寸法精度があまり高くないことから、同様に、サブテラヘルツ帯への適用は難しい。
剛性及び寸法精度が高く、低損失、且つ、低誘電率な基板材料として石英ガラスがある。しかしながら、石英ガラスは、ビアホールの形成が難しいことから、これまでは限られた用途での使用に留まり、広く使用されるまでには至らなかった。近年、ビアホール形成技術の進展により、微細なビアホールを精度よく形成できるようになってきた結果、ミリ波帯パッケージへの石英ガラスの使用が増えつつある。
高周波数帯モジュールにおいては、例えば、パッケージ上に形成された送受信アンテナ間や、パッケージ上に実装された送受信IC間には、高周波特性の悪化を抑制するためにアイソレーションを確保する必要がある。
アイソレーション確保のための構造として、非特許文献1には、本願の図7に示す電磁バンドギャップ(EBG:Electro-magnetic Band Gap)構造1が開示されている。
EBG構造1において、多数のマッシュルーム型の共振器2が平面上で周期的に形成されている。横方向としてのX方向のピッチをピッチLXで示し、縦方向としてのY方向のピッチをピッチLYで示している。複数の共振器2は、X方向ではピッチLXの周期で、Y方向ではピッチLYの周期で、配置されている。
共振器2は、誘電体基板3の下面、及び、上面それぞれに形成された導体層4と周囲の導体層と電気的に隔離された矩形のパッチ導体5、導体層4とパッチ導体5とを電気的に接続するビアホール6とから構成される。
共振器2の共振周波数近傍では、EBG構造1の上面が高インピーダンスになる。その結果、EBG構造1の上面を表面波が伝搬できなくなるため、EBG構造1により隔てられた2点間のアイソレーションを確保することができる。共振器2の共振周波数は、近似的には、パッチ導体5と導体層4間の容量とビアホール6のインダクタンスとが並列共振する周波数である。ここで、近似的には、容量はパッチ導体5の面積L2に比例し、インダクタンスは誘電体基板3の厚さT0に相当するビアホール6の長さに比例する。
また、共振器2のピッチLX、LYは、隣り合う2つの共振器の間に異なる共振器構造が形成されないようにするため、少なくとも誘電体基板3と導体層4とから成る構造における表面波の1/2波長以下であることが望ましい。
電子情報通信学会通信ソサイエティマガジン、2010冬号、No.15、pp.18-24
ビアホール6がインダクタンスとして動作するためには、ビアホール6の長さT0は誘電体基板内における電磁波の1/4波長以下である必要がある。先述した通り、LTCC、PTFE、及び、LCPでは、多層化が容易である。そのため、仮に、これらをサブテラヘルツ帯に適用した場合に、所望の誘電体基板の厚さ(ビアホールの長さ)が非常に小さくても、その下に別の誘電体基板を積層することにより基板全体としての厚さを大きくすることができる。即ち、基板全体の強度を確保することができる。
一方、サブテラヘルツ帯での利用が期待される石英ガラスを使用する場合、例えば、150GHzでの電磁波の波長の1/4は、0.26mm(比誘電率3.8)と非常に小さくなる。剛性があり割れ易いことから多層化が難しい石英ガラス基板では、所望の基板厚が非常に小さくなるため、基板の強度確保が課題であった。
本開示の目的は、上述した課題の何れかを解決する電磁バンドギャップ構造を提供することにある。
本開示の一実施形態によれば、複数の共振器を備える電磁バンドギャップ構造が提供される。前記共振器は、第1の誘電体基板と、前記第1の誘電体基板の上面に形成されたパッチ導体と、前記第1の誘電体基板の下面に形成された第1の導体層と、を含む。前記共振器は、前記パッチ導体と前記第1の導体層が前記第1の誘電体基板を貫通するビアホールにより電気的に接続されて構成されている。前記第1の誘電体基板の下面には、前記第1の誘電体基板を貫通しない複数の長孔が形成されている。前記複数の長孔の内壁面に長孔導体層が形成されている。前記第1の導体層と前記長孔導体層が電気的に互いに接続されることにより一体の導体面が構成されている。前記ビアホールは、前記長孔において、前記導体面と電気的に接続されている。
本開示によれば、マッシュルーム型の共振器から成る電磁バンドギャップ構造において、以下の効果を発揮する。即ち、誘電体基板内に局所的な溝構造を形成することにより、誘電体基板全体を薄くすることなく、基板の機械的な強度を確保しつつ、より高周波数帯までのアイソレーションを確保することができる。
(第1実施形態)
以下、図1Aから図1Cを参照して、第1実施形態を説明する。図1Aは、EBG構造1の平面図である。図1Bは、図1AのX1-X2線断面図である。図1Cは、図1AのX3-X4線断面図である。
以下、図1Aから図1Cを参照して、第1実施形態を説明する。図1Aは、EBG構造1の平面図である。図1Bは、図1AのX1-X2線断面図である。図1Cは、図1AのX3-X4線断面図である。
電磁バンドギャップ構造としてのEBG構造1は、複数の共振器2を備えている。複数の共振器2は、何れも、マッシュルーム型である。複数の共振器2は、EBG構造1の平面視においてマトリクス状に配置されている。即ち、複数の共振器2は、X方向に所定のピッチとなり、Y方向に所定のピッチとなるように、平面上に周期的に配置されている。複数の共振器2のX方向におけるピッチをピッチLXで示し、Y方向におけるピッチをピッチLYで示している。
各共振器2は、石英ガラスから成る誘電体基板3(第1の誘電体基板)と、誘電体基板3の下面3aに形成された導体層4(第1の導体層)と、誘電体基板3の上面3bに形成されたパッチ導体5と、ビアホール6と、により構成されている。ビアホール6は、導体層4とパッチ導体5を電気的に接続するものである。ビアホール6は、誘電体基板3の板厚方向に沿って延びており、誘電体基板3を貫通している。ビアホール6は、誘電体基板3の下面3aに形成された導体層4から、誘電体基板3の上面3bに形成されたパッチ導体5まで延びている。パッチ導体5は平面視で円形であり、その外径を直径D1で示している。ビアホール6の外径を直径D2で示している。
前述のピッチLX及びピッチLYは、隣り合う2つの共振器2の間に異なる共振器構造が形成されないよう、少なくとも誘電体基板3と導体層4から成る構造を伝搬する表面波の波長の1/2以下とすることが好ましい。
共振器2の共振周波数は、近似的に、パッチ導体5と導体層4の間の容量とビアホール6のインダクタンスによる並列共振により決まり、パッチ導体5と導体層4の間の容量が大きくなると共振器2の共振周波数は低下する。従って、所望の共振周波数を得つつ、誘電体基板3の厚さT0をできるだけ大きくするためには、パッチ導体5と導体層4の間の容量をできるだけ小さくすること、即ち、パッチ導体5の平面視における面積をできるだけ小さくすることが望ましい。一般的なビアホール6の製造プロセスでは、ビアホール6を受けるランド導体としてパッチ導体5が必要となる。パッチ導体5の平面視における形状は、限定されない。共振周波数をできるだけ高くするためには、パッチ導体5の平面視における形状は、パッチ導体5の平面視における面積を最小化するのに都合がよい円形であることが望ましい。
誘電体基板3の下面3aには、溝構造7が形成されている。溝構造7は、誘電体基板3の下面3aを格子状に彫り込むことにより形成されている。溝構造7は、誘電体基板3の下面3aを部分的に凹ませることにより形成された底面視で格子状の凹みである。
溝構造7は、複数の長孔7a及び複数の長孔7bによって構成されている。複数の長孔7a及び複数の長孔7bは、誘電体基板3の下面3aに形成されている。複数の長孔7a及び複数の長孔7bは、何れも、誘電体基板3の下面3aに形成された窪みであって、誘電体基板3を貫通していない。複数の長孔7a及び複数の長孔7bは、互いに交差して格子状となるように形成されている。複数の長孔7aは、X方向に延びる窪みである。複数の長孔7bは、Y方向に延びる窪みである。複数の長孔7aは、Y方向においてピッチLYで配置されている。複数の長孔7bは、X方向においてピッチLXで配置されている。図1に示す平面視で、複数の長孔7aと複数の長孔7bは、複数の共振器2のビアホール6と重複する領域において交差している。即ち、図1に示す平面視で、複数の長孔7aと複数の長孔7bは、何れも、何れかのビアホール6を交差している。
溝構造7の内壁面にはメッキ処理等により長孔導体層50が形成されている。そして、溝構造7を区画する長孔導体層50と導体層4は電気的に互いに接続されている。即ち、溝構造7を区画する長孔導体層50と導体層4は、一つの導体面51を構成している。各共振器2のビアホール6は、図1に示す平面視において、複数の長孔7aと複数の長孔7bの何れかと重複する位置において、導体面51と電気的に接続されている。
図1Bには、溝構造7の深さを深さD3で示している。誘電体基板3の下面3aに溝構造7を形成したことで、以下の効果を発揮する。即ち、誘電体基板3の全体的な厚さT0を小さくすることなく、ビアホール6のインダクタンスに対して支配的に寄与するビアホール6周囲の誘電体基板3の実効的な厚さを局所的に小さくすることができる。なお、誘電体基板3の実効的な厚さとは、ビアホール6の直径D2、ピッチLX、ピッチLYに依存し、T0とT1(=T0-D3)の間の大きさとなる。その結果、誘電体基板3の厚さT0を大きくしても、共振器2について所望の共振周波数を得ることができる。
また、溝構造7は、複数の長孔7a及び複数の長孔7bを格子状に組み合わせることで構成している。従って、例えば、誘電体基板3の板厚を全体的に薄くした場合と比較して、誘電体基板3の強度を確保することができる。
ここで、石英ガラス基板に溝構造を形成する方法を例示する。溝構造は、前述したように、複数の長孔を格子状に形成して構成されている。各長孔は、石英ガラス基板を貫通しない非貫通状のビアホールを、X方向及びY方向においてビアホールの半径程度のピッチで複数形成することにより形成することができる。
次に、ビアホールの形成方法を例示する。まず、形成するビアホールの中心位置にフェムト秒レーザーを照射して、その焦点を石英ガラス基板を貫通しないように走査することにより、石英ガラス基板を部分的に改質する。次に、石英ガラス基板をフッ酸処理する。すると、石英ガラス基板の改質された部分は選択的に早くエッチングされ、その後、石英ガラス基板は等方的に緩やかにエッチングされる。これにより、石英ガラス基板に非貫通状のビアホールを形成することができる。上述したようにビアホールをX方向及びY方向においてビアホールの半径程度のピッチで複数配置しているため、等方的なエッチングの過程で隣接するビアホール同士が繋がり、もって、複数の長孔が形成されることになる。なお、貫通状のビアホールは、石英ガラス基板を貫通するように焦点を走査することで形成すればよい。
図8には、誘電体基板に第1実施形態の溝構造が形成された場合(図中、溝構造有で示す)、及び、形成されていない場合(図中、溝構造無)について、EBG構造によりX方向に隔てられた2点間のアイソレーション特性を電磁界解析した結果を示す。
誘電体基板として石英ガラス基板を想定し、厚さT0は実際の試作において十分な強度が得られた0.35mmとした。パッチ導体の直径D1を0.2mm、ビアホールの直径D2を0.1mm、共振器のピッチLXを0.45mm、ピッチLYを0.45mm、共振器のX方向における個数及びY方向における個数を5つとした。また、溝構造の深さD3は0.1mmとした。図8によれば、誘電体基板の下面に溝構造を設けることにより、より高い周波数までアイソレーションを確保できたことが確認された。
(第2実施形態)
以下、図2Aから図2Cを参照して、第2実施形態を説明する。図2Aは、EBG構造の平面図である。図2Bは、図2AのX5-X6線断面図である。図2Cは、図2AのY1-Y2線断面図である。
以下、図2Aから図2Cを参照して、第2実施形態を説明する。図2Aは、EBG構造の平面図である。図2Bは、図2AのX5-X6線断面図である。図2Cは、図2AのY1-Y2線断面図である。
上記の第1実施形態では、EBG構造1は、複数の長孔7a及び複数の長孔7bを含む格子状の溝構造7を備えている。
これに対し、本実施形態のEBG構造1は、複数の長孔7aのみを含み、複数の長孔7bを含まない溝構造7を備えている。複数の長孔7aは、何れも同じ方向に延びている。複数の長孔7aは、何れもX方向に延びている。複数の長孔7aは、互いにY方向で離れて形成されている。
上記の構成によれば、X方向におけるX5-X6の断面形状は、第1実施形態と同じ断面形状となる。従って、X方向に伝搬する表面波に対して、実効的な誘電体基板の厚さを小さくすることができる。即ち、共振器2の共振周波数を高くすることができる。一方、Y方向におけるY1-Y2の断面形状は、溝構造7がない場合と同じであるため、Y方向に伝搬する表面波に対して、実効的な誘電体基板の厚さを小さくする効果は小さい。しかしながら、平面視において溝構造7が形成される面積が小さくなるため、生産性、及び、機械的強度を向上することができる。従って、本実施形態は、所望の周波数帯でのX方向のアイソレーションのみが確保できれば十分である場合に特に好適である。
(第3実施形態)
次に、図3を参照して、第3実施形態を説明する。以下、本実施形態が上記第1実施形態と相違する点を中心に説明し、重複する説明は省略する。図3は、EBG構造の平面図である。
次に、図3を参照して、第3実施形態を説明する。以下、本実施形態が上記第1実施形態と相違する点を中心に説明し、重複する説明は省略する。図3は、EBG構造の平面図である。
溝構造7は、X方向に延びる複数の長孔7a、Y方向に延びる複数の長孔7bに加え、平面視においてX方向及びY方向に対して斜めに延びる複数の長孔7cを含んでもよい。複数の長孔7cは、第1実施形態に示す溝構造7のように格子状に配置してもよいし、第2実施形態に示す溝構造7のように互いに離れ、同一方向に延びるように形成してもよい。このように本実施形態では、第1実施形態の溝構造7が複数の長孔7cを更に含むことで、X方向及びY方向のみならず、これらに対して斜めとなる方向に伝搬する表面波に対しても、誘電体基板3の実効的な厚さが小さくなる効果がある。
(第4実施形態)
次に、図4を参照して、第4実施形態を説明する。以下、本実施形態が上記第1実施形態から第3実施形態と相違する点を中心に説明し、重複する説明は省略する。図4は、図1Bに相当する断面図である。
次に、図4を参照して、第4実施形態を説明する。以下、本実施形態が上記第1実施形態から第3実施形態と相違する点を中心に説明し、重複する説明は省略する。図4は、図1Bに相当する断面図である。
上記第1実施形態から第3実施形態の溝構造7は、格子状、又は、互いに離れて同一方向に延びる複数の長孔を含む形状を有している。そのため、誘電体基板3の底面視では、溝構造7が形成されていない部分が周期的に存在している。そのため、誘電体基板3の底面視では、溝構造7が形成されていない部分が点在している。
本実施形態では、誘電体基板3の下面3aに平板状の誘電体基板8(第2の誘電体基板)を積層している。誘電体基板3の下側に誘電体基板8を積層している。従って、誘電体基板3のうち上記の溝構造7が形成されていない部分と誘電体基板8が互いに支持し合うことにより、EBG構造1の機械的強度が向上されている。
また、誘電体基板8の下面8aには導体層9(第2の導体層)が形成されている。EBG構造1と誘電体基板8は導体層4によって電気的に完全に分離されているので、導体層4及び導体層9を用いてマイクロストリップ線路を形成したり、導体層9を用いてコプレーナ線路を形成することができる。また、導体層9を用いて電子部品等をEBG構造1に実装することもできる。
誘電体基板8の素材は石英ガラスとすることができる。しかしながら、石英ガラスは剛性があり割れやすいので、誘電体基板8の素材を石英ガラスとすると、誘電体基板8の積層が困難となる。そこで、誘電体基板8の素材としては、例えばポリイミドなどの、剛性が低く、石英ガラス基板への負荷が小さい樹脂材料であることが好ましい。この場合、シート状の樹脂材料から成る誘電体基板8を導体層4に貼り付けるようにしてもよい。
本実施例では、誘電体基板8自体に剛性がなくても、誘電体基板8と誘電体基板3が周期的に支持し合っているので、誘電体基板8自体の撓みが抑制されており、もって、導体層9の平坦性を容易に確保することができる。
なお、誘電体基板8の上面8bであって、溝構造7と対向する面に、別の導体層を形成してもよい。この場合は、導体層9を用いて構成された伝送線路が、溝構造と対向する部分と対向しない部分に跨がって形成された場合でも、伝送線路の構造上の連続性が担保される。
(第5実施形態)
以下、図5Aから図5Cを参照して、第5実施形態を説明する。以下、本実施形態が上記第1実施形態から第3実施形態と相違する点を中心に説明し、共通する説明は省略する。図5Aは、EBG構造を有するパッケージ構造の平面図である。図5Bは、図5AのX7-X8線断面図である。図5Cは、図5AのY3-Y4線断面図である。
以下、図5Aから図5Cを参照して、第5実施形態を説明する。以下、本実施形態が上記第1実施形態から第3実施形態と相違する点を中心に説明し、共通する説明は省略する。図5Aは、EBG構造を有するパッケージ構造の平面図である。図5Bは、図5AのX7-X8線断面図である。図5Cは、図5AのY3-Y4線断面図である。
図5Aから図5Cには、EBG構造1を有するパッケージ構造10を示している。
パッケージ構造10は、EBG構造1が形成されたパッケージ基板11と、その上にフリップチップ実装された回路基板12と、から構成されている。
パッケージ基板11は、誘電体基板3により構成されている。パッケージ基板11は、誘電体基板3と、誘電体基板3の下面3aに形成された導体層4と、誘電体基板3の上面3bに形成された導体層13(第3の導体層)と、により構成されている。導体層13のうち回路基板12の回路面が対向する部分には開口14(第1の開口)が設けられている。開口14には前述のEBG構造1が形成される。図5Aの平面視で、EBG構造1は、開口14の内側に配置されている。図5Aの平面視で、EBG構造1は、導体層13と重複しないように配置されている。
パッケージ基板11の入出力部には、それぞれ、グランド導体15a、グランド導体15b、信号導体16aから成るコプレーナ線路17aと、グランド導体15c、グランド導体15d、信号導体16bから成るコプレーナ線路17bと、が形成される。
平面視でコプレーナ線路17a及びコプレーナ線路17bのY方向における両側には、導体層4と導体層13とを電気的に接続する複数のビアホール18が形成されている。導体層4と導体層13とから成る平行平板への信号漏洩を防ぐためである。
複数のビアホール18は、平面視でコプレーナ線路17aのY方向の一側において、コプレーナ線路17aの長手方向に所定ピッチで形成されている。同様に、複数のビアホール18は、平面視でコプレーナ線路17aのY方向の他側において、コプレーナ線路17aの長手方向に所定ピッチで形成されている。
同様に、複数のビアホール18は、平面視でコプレーナ線路17bのY方向の一側において、コプレーナ線路17bの長手方向に所定ピッチで形成されている。同様に、複数のビアホール18は、平面視でコプレーナ線路17bのY方向の他側において、コプレーナ線路17bの長手方向に所定ピッチで形成されている。
また、平面視におけるEBG構造1の外周側には、複数のビアホール19が形成されている。複数のビアホール19は、導体層4と導体層13とから成る平行平板への信号漏洩、及び、平行平板を介しての回り込みによるアイソレーション悪化を防ぐために形成される。各ビアホール19は、導体層4と導体層13とを電気的に接続する。複数のビアホール19は、平面視で開口14の外周縁に沿って並ぶように、平面視で開口14を取り囲むように並べて配置されている。
回路基板12は、誘電体基板20と、誘電体基板20の下面に形成された導体層21と、を備える。
回路基板12の入出力部には、コプレーナ線路24aとコプレーナ線路24bが形成されている。コプレーナ線路24aは、グランド導体22a、グランド導体22b、信号導体23aを含む。コプレーナ線路24bは、グランド導体22c、グランド導体22d、信号導体23bを含む。
入力側のコプレーナ線路24aは、グランドバンプ25a、グランドバンプ25b、信号バンプ26aを介して、コプレーナ線路17aに接続されている。同様に、出力側のコプレーナ線路24bは、グランドバンプ25c、グランドバンプ25d、信号バンプ26bを介して、コプレーナ線路17bに接続されている。
回路基板12上のコプレーナ線路24aに入力された信号は、増幅器等の回路27(回路面)により増幅等された後、コプレーナ線路24bを介して出力される。また、回路基板12の導体層21は、電気的なグランド強化等のために、複数のバンプ28を介してパッケージ基板11の導体層13と接続される。
ここで、仮に、EBG構造1及び開口14が無いとすると、パッケージ基板11の導体層13と回路基板12の導体層21とから平行平板が構成される。但し、導体層13と導体層4とから構成される平行平板を信号が伝搬しないように、導体層13と導体層4とはビアホール19により電気的に接続されているものとする。この場合、導体層13と導体層21とから構成された平行平板内には平行平板モードが存在し得るため、例えば、コプレーナ線路17aとコプレーナ線路24aとのバンプ接続部や、回路27内の不連続部によって、信号が平行平板モードと結合する虞がある。その結果、本来の信号経路ではない平行平板を信号が伝搬して、回路基板12の入出力間のアイソレーションが悪化することが考えられる。また、EBG構造1のみがないとした場合に形成される導体層4と導体層21とから成る平行平板についても同様である。
一方、本実施形態では、パッケージ基板11の回路基板12と対向する領域に、第1実施形態から第3実施形態と同様なEBG構造1が形成されている。共振器2の共振周波数近傍では、EBG構造1の上面が高インピーダンスになる。そのため、EBG構造1と導体層21との間隙29の厚さT2が真空中の波長の1/4以下であれば、電磁波は間隙29を伝搬できない。なお、間隙がアンダーフィル材等の誘電体で充填されている場合、1/(4√(εr))(εrは、誘電体の比誘電率)以下である必要がある。間隙29の厚さT2はバンプ28の高さ程度であって、一般的には数十マイクロメートル程度であるため、通常、上記の条件を満足する。その結果、パッケージ基板11と回路基板12の間の寄生的な経路によるアイソレーション悪化を抑制することができる。
また、パッケージ基板11の下面に溝構造7を形成することにより、誘電体基板3全体の厚さを小さくすることなく、EBG構造1の機能する周波数を高くすることができる。
また、パッケージ基板11上の伝送線路として、導体層13に形成された信号導体と導体層4により構成されたマイクロストリップ線路を使用してもよい。
(第6実施形態)
次に、図6Aから図6Cを参照して、第6実施形態を説明する。以下、本実施形態が上記第5実施形態を相違する点を中心に説明し、重複する説明は省略する。図6Aは、EBG構造を有するパッケージ構造の平面図である。図6Bは、図6AのX9-X10線断面図である。図6Cは、図6AのY5-Y6線断面図である。
次に、図6Aから図6Cを参照して、第6実施形態を説明する。以下、本実施形態が上記第5実施形態を相違する点を中心に説明し、重複する説明は省略する。図6Aは、EBG構造を有するパッケージ構造の平面図である。図6Bは、図6AのX9-X10線断面図である。図6Cは、図6AのY5-Y6線断面図である。
本実施形態のパッケージ構造10は、上記第5実施形態のパッケージ構造10と比べて、パッケージ基板11の構成において異なっている。即ち、本実施形態のパッケージ基板11では、誘電体基板3の上面3bに誘電体基板30(第3の誘電体基板)が積層されるとともに、誘電体基板30の上面30bに導体層33(第4の導体層)が形成されている。導体層33には、マイクロストリップ線路31a及びマイクロストリップ線路31bを構成する信号導体32a及び信号導体32bが形成されている。
導体層33のうち回路基板12の回路面が対向する部分には、開口14と同程度の大きさの開口34(第2の開口)が形成されている。第5実施形態と同様に開口14にはEBG構造1が形成されている。図6Aの平面視で、EBG構造1は、開口34の内側に配置されている。図6Aの平面視で、EBG構造1は、導体層33と重複しないように配置されている。
パッケージ基板11の入出力部には、それぞれ、グランド導体としての導体層13と、信号導体32a及び信号導体32bと、から成るマイクロストリップ線路31a及びマイクロストリップ線路31bが形成される。回路基板12の入出力部近傍において、マイクロストリップ線路31a及びマイクロストリップ線路31bのグランド導体を構成する導体層13と導体層33とがビアホール35aからビアホール35dにより電気的に接続される。これにより、パッケージ基板11の入出力としてのマイクロストリップ線路31a及びマイクロストリップ線路31bと回路基板12の入出力としてのコプレーナ線路24a及びコプレーナ線路24bとが、以下を介して接続される。即ち、信号バンプ26a(バンプ)及び信号バンプ26b、及び、グランドバンプ25aからグランドバンプ25dを介する。また、回路基板12の導体層21は、電気的なグランド強化等のために、適宜、バンプ28を介して、パッケージ基板11の導体層33と接続される。
第5実施形態と同様に、共振器2の共振周波数近傍では、EBG構造1の上面が高インピーダンスになる。そのため、EBG構造1上面と導体層21との間隙36の厚さT3が真空中の波長の1/(4√(εreff))(εreffは、間隙36の実効比誘電率)以下であれば、電磁波は間隙36を伝搬できない。実効比誘電率εreffは、誘電体基板30と導体層21との間の空気層の厚さT3a、及び、誘電体基板30の比誘電率及び厚さT3bに依存する。なお、空気層がアンダーフィル材等の誘電体で充填されている場合、その誘電体の誘電率にも依存する。間隙36の厚さT3が上記条件を満足するように誘電体基板30の厚さを設定する。その結果、パッケージ基板11と回路基板12の間の寄生的な経路によるアイソレーション悪化を抑制することができる。
また、パッケージ基板11の下面に溝構造7を形成することにより、誘電体基板3全体の厚さを小さくすることなく、EBG構造1の機能する周波数を高くすることができる。
本実施形態では、誘電体基板30の厚さT3bに対する設計の自由度が高いため、パッケージ基板11の入出力伝送線路としてマイクロストリップ線路を使用した場合に、以下の効果を発揮する。即ち、マイクロストリップ線路の信号線路32a及び信号線路32bの幅を回路基板12上の伝送線路と同程度の大きさとすることができる。そのため、マイクロストリップ線路31a及びマイクロストリップ線路31bとコプレーナ線路24a及びコプレーナ線路24bとのバンプ接続部において、信号電磁界の急激な変化を抑制することができる。従って、接続部分における反射特性を改善することができる。
なお、パッケージ基板11上の伝送線路としてマイクロストリップ線路を使用したが、コプレーナ線路を使用しても構わない。
誘電体基板30の素材は石英ガラスとすることができる。しかしながら、石英ガラスは剛性があり割れやすいので、誘電体基板30の素材を石英ガラスとすると、誘電体基板30の積層が困難となる。そこで、誘電体基板30の素材としては、例えばポリイミドなどの、剛性が低く、石英ガラス基板への負荷が小さい樹脂材料であることが好ましい。この場合、シート状の樹脂材料から成る誘電体基板30を導体層13に貼り付けるようにしてもよい。
上記の各実施形態では、X方向、及び、Y方向の長孔のピッチLX、LYは固定としたが適宜変化させてもよい。複数の長孔の長さ、幅、及び、深さを適宜異なる大きさとしてもよい。また、ビアホール、及び、溝構造において、内壁面のみに導体層を設けた構成を例示した。しかし、溝構造の内部に導体や誘電体を充填してもよい。
上記の各実施形態では、誘電体基板3として石英ガラス基板を採用したが、セラミック基板、樹脂基板等の他の誘電体基板を採用してもよい。
溝構造7は、例えば、ルーター加工により、長孔を形成するにより実現することもできる。
第5実施形態及び第6実施形態では、回路基板上の伝送線路をコプレーナ線路としたが、マイクロストリップ線路としてもよい。この場合は、例えば、Si半導体プロセスで製造されるICにおいて、Si基板上に薄い誘電体層を積層して配線層を設けて形成したマイクロストリップ線路のように、電磁界が薄い誘電体層に局在する構造であることが望ましい。これは、パッケージ基板上のグランド電流の経路の不連続を小さくできるため、及び、パッケージ基板の回路基板に対向する面の影響による回路特性の変化を低減できるためである。
また、回路基板の伝送線路を形成した面と反対の面に導体層を設けてもよい。この場合は、回路基板上下の導体層から構成される平行平板を伝搬する信号を抑制するために上下の導体層を電気的に接続するビアホールを設けることが望ましい。
パッケージ基板、及び、回路基板には、モジュール構成に応じて、適宜、DC配線、ベースバンド信号配線、中間周波数信号配線、追加の無線周波数信号配線等の配線、及びバンプ接続を設けてもよい。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、2019年1月29日に出願された日本出願特願2019-013160を基礎とする優先権を主張し、その開示の全てをここに取り込む。
本開示は、電磁バンドギャップ構造に適用できる。
1 EBG構造
2 共振器
3、8、20、30 誘電体基板
4、9、13、21、33、50 導体層
5 パッチ導体
6、18、19、35a~35d ビアホール
7 溝構造
7a~7c 長孔
10 パッケージ構造
11 パッケージ基板
12 回路基板
14、34 開口
15a~15d 、22a~22d グランド導体
16a、16b、23a、23b、32a、32b 信号導体
17a、17b、24a、24b コプレーナ線路
25a~25d、26a、26b、28 バンプ
27 回路
29、36 間隙
31a、31b マイクロストリップ線路
51 導体面
2 共振器
3、8、20、30 誘電体基板
4、9、13、21、33、50 導体層
5 パッチ導体
6、18、19、35a~35d ビアホール
7 溝構造
7a~7c 長孔
10 パッケージ構造
11 パッケージ基板
12 回路基板
14、34 開口
15a~15d 、22a~22d グランド導体
16a、16b、23a、23b、32a、32b 信号導体
17a、17b、24a、24b コプレーナ線路
25a~25d、26a、26b、28 バンプ
27 回路
29、36 間隙
31a、31b マイクロストリップ線路
51 導体面
Claims (10)
- 複数の共振器を備える電磁バンドギャップ構造であって、
前記共振器は、
第1の誘電体基板と、
前記第1の誘電体基板の上面に形成されたパッチ導体と、
前記第1の誘電体基板の下面に形成された第1の導体層と、
を含み、
前記パッチ導体と前記第1の導体層が前記第1の誘電体基板を貫通するビアホールにより電気的に接続されて構成されており、
前記第1の誘電体基板の下面には、前記第1の誘電体基板を貫通しない複数の長孔が形成されており、
前記複数の長孔の内壁面に長孔導体層が形成されており、
前記第1の導体層と前記長孔導体層が電気的に互いに接続されることにより一体の導体面が構成されており、
前記ビアホールは、前記長孔において、前記導体面と電気的に接続されている、
電磁バンドギャップ構造。 - 前記複数の共振器のうち隣り合う2つの共振器の間の距離は、前記第1の誘電体基板と前記第1の導体層から成る構造を伝搬する表面波の波長の1/2以下である、
請求項1に記載の電磁バンドギャップ構造。 - 前記複数の長孔は、互いに交差して格子状となるように形成されている、
請求項1又は2に記載の電磁バンドギャップ構造。 - 前記第1の誘電体基板の前記下面には、第2の誘電体基板が積層されており、
前記第2の誘電体基板の下面には、第2の導体層が形成されている、
請求項1から3までの何れか1項に記載の電磁バンドギャップ構造。 - 前記第1の導体層と前記第2の導体層により、マイクロストリップ線路が形成されている、
請求項4に記載の電磁バンドギャップ構造。 - 前記第2の導体層により、コプレーナ線路が形成されている、
請求項4に記載の電磁バンドギャップ構造。 - 前記第1の誘電体基板は、石英ガラスから成る、
請求項1から6までの何れか1項に記載の電磁バンドギャップ構造。 - パッケージ基板に回路基板をフリップチップ実装することで構成されたパッケージ構造であって、
前記パッケージ基板は、前記第1の誘電体基板により構成されており、
前記第1の誘電体基板の前記上面に第3の導体層が形成されており、
前記第3の導体層のうち前記回路基板の回路面が対向する部分には第1の開口が設けられ、
前記第1の開口に、請求項1から7までの何れか1項に記載の電磁バンドギャップ構造が形成されている、
パッケージ構造。 - 前記パッケージ基板の前記上面に第3の誘電体基板が積層されており、
前記第3の誘電体基板の上面に第4の導体層が形成されており、
前記第4の導体層のうち前記回路基板の前記回路面が対向する部分には第2の開口が設けられている、
請求項8に記載のパッケージ構造。 - 前記第4の導体層に信号導体が形成されており、
前記信号導体と前記第3の導体層から成るマイクロストリップ線路が、前記回路基板の伝送線路とバンプにより接続されている、
請求項9に記載のパッケージ構造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013160 | 2019-01-29 | ||
JP2019013160 | 2019-01-29 | ||
PCT/JP2019/048951 WO2020158213A1 (ja) | 2019-01-29 | 2019-12-13 | 電磁バンドギャップ構造、及び、パッケージ構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020158213A1 JPWO2020158213A1 (ja) | 2021-10-21 |
JP7067640B2 true JP7067640B2 (ja) | 2022-05-16 |
Family
ID=71842092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020569430A Active JP7067640B2 (ja) | 2019-01-29 | 2019-12-13 | 電磁バンドギャップ構造、及び、パッケージ構造 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11658375B2 (ja) |
JP (1) | JP7067640B2 (ja) |
WO (1) | WO2020158213A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112003002B (zh) * | 2020-08-25 | 2022-03-25 | 成都天锐星通科技有限公司 | 电磁带隙组件及天线 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016105583A (ja) | 2014-11-19 | 2016-06-09 | パナソニックIpマネジメント株式会社 | アンテナ装置、無線通信装置、及びレーダ装置 |
JP2016105584A (ja) | 2014-11-19 | 2016-06-09 | パナソニックIpマネジメント株式会社 | アンテナ装置、無線通信装置、及びレーダ装置 |
JP2018164149A (ja) | 2017-03-24 | 2018-10-18 | パナソニック株式会社 | アンテナ装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10033084B2 (en) * | 2014-11-10 | 2018-07-24 | The Regents Of The University Of California | Operation frequency band customizable and frequency tunable filters with EBG substrates |
-
2019
- 2019-12-13 JP JP2020569430A patent/JP7067640B2/ja active Active
- 2019-12-13 US US17/426,118 patent/US11658375B2/en active Active
- 2019-12-13 WO PCT/JP2019/048951 patent/WO2020158213A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016105583A (ja) | 2014-11-19 | 2016-06-09 | パナソニックIpマネジメント株式会社 | アンテナ装置、無線通信装置、及びレーダ装置 |
JP2016105584A (ja) | 2014-11-19 | 2016-06-09 | パナソニックIpマネジメント株式会社 | アンテナ装置、無線通信装置、及びレーダ装置 |
JP2018164149A (ja) | 2017-03-24 | 2018-10-18 | パナソニック株式会社 | アンテナ装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020158213A1 (ja) | 2020-08-06 |
JPWO2020158213A1 (ja) | 2021-10-21 |
US20220166121A1 (en) | 2022-05-26 |
US11658375B2 (en) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11658390B2 (en) | Wireless communications package with integrated antenna array | |
US9985346B2 (en) | Wireless communications package with integrated antennas and air cavity | |
US10033081B2 (en) | Package structure including a package substrate having an integrated waveguide coupled to first and second integrated circuits, where the package substrate is mounted to an application board | |
US9196951B2 (en) | Millimeter-wave radio frequency integrated circuit packages with integrated antennas | |
US6949707B1 (en) | Periodic interleaved star with vias electromagnetic bandgap structure for microstrip and flip chip on board applications | |
US8952846B2 (en) | Electronic apparatus, method of making the same, and transceiving device | |
US20210184344A1 (en) | Antenna module, communication device, and array antenna | |
JP7067640B2 (ja) | 電磁バンドギャップ構造、及び、パッケージ構造 | |
JP5728101B1 (ja) | Mmic集積回路モジュール | |
EP1723689B1 (en) | Electromagnetic bandgap structure for suppressing electromagnetic coupling in microstrip and flip chip on board applications | |
JP6950824B2 (ja) | 誘電体導波管線路と導波管との接続構造 | |
EP4362219A1 (en) | Antenna structure and antenna structure manufacturing method | |
Ito et al. | D-band silica-based package substrate with EBG structure for flip-chip modules | |
US20110074012A1 (en) | Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element | |
WO2019153121A1 (zh) | 混合印刷电路板 | |
JP5728102B1 (ja) | Mmic集積回路モジュール | |
CN116345110A (zh) | 天线装置 | |
JP2001176922A (ja) | 高周波用部品の接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220411 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7067640 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |