JP7063336B2 - プラガブル光モジュールおよびホスト基板 - Google Patents
プラガブル光モジュールおよびホスト基板 Download PDFInfo
- Publication number
- JP7063336B2 JP7063336B2 JP2019540795A JP2019540795A JP7063336B2 JP 7063336 B2 JP7063336 B2 JP 7063336B2 JP 2019540795 A JP2019540795 A JP 2019540795A JP 2019540795 A JP2019540795 A JP 2019540795A JP 7063336 B2 JP7063336 B2 JP 7063336B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- host
- signal
- optical
- optical module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4278—Electrical aspects related to pluggable or demountable opto-electronic or electronic elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4246—Bidirectionally operating package structures
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
- G02B6/4261—Packages with mounting structures to be pluggable or detachable, e.g. having latches or rails
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4274—Electrical aspects
- G02B6/4284—Electrical aspects of optical modules with disconnectable electrical connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/72—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures
- H01R12/721—Coupling devices for rigid printing circuits or like structures coupling with the edge of the rigid printed circuits or like structures cooperating directly with the edge of the rigid printed circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
- H04Q2213/1301—Optical transmission, optical switches
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Communication System (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
本発明は、プラガブル光モジュールおよびホスト基板に関する。本出願は、2017年9月8日に出願した日本特許出願である特願2017-172790号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
光通信の大容量化に伴い、光トランシーバ等の光モジュールのさらなる高密度化及び小型化が要求されている。たとえば100GbE(Gigabit Ethernet(登録商標))のアプリケーションにおいては、QSFP(Quad Small Form-factor Pluggable)28が光トランシーバのフォームファクタに採用されている。400GbEのインタフェースとしてQSFP-DD(Quad Small Form-factor Pluggable-Double Density)モジュールが提案されており、QSFP-DDモジュールの仕様化が進められている(非特許文献1を参照)。QSFP-DDモジュールは、2列の電極を有し、2列目の電極の長さの分、QSFP28/QSFP+よりも長い。一方で、QSFP-DDのケージ(ホスト基板側のソケット)は、すべてのQSFPに対して下位互換を提供するように構成される。
"QSFP-DD Specification for QSFP Double Density 8x Pluggable Transceiver Rev 2.0"、 [online]、 2017年3月13日、QSFP-DD MSA、[2017年8月8日検索]、インターネット<URL:http://www.qsfp-dd.com/wp-content/uploads/2017/03/QSFP-DDrev2-0-Final.pdf>
本発明の一態様に係るプラガブル光モジュールは、ホスト基板のコネクタに対して挿抜可能に構成された基板と、基板の第1の面に、プラガブル光モジュールの挿入方向と交差する第1の方向に配置された複数の第1の電極と、基板の第1の面に、複数の第1の電極に対してホスト基板の側に、第1の方向に沿って配置された複数の第2の電極とを備える。複数の第1の電極にそれぞれ接触するように構成されたコネクタの複数の端子のうちの少なくとも1つが、複数の第2の電極のうちのいずれかの電極に接触した際の電気的な衝撃を許容するレイアウトルールに従って、複数の第1の電極および複数の第2の電極が配置されている。
本発明の一態様に係るホスト基板は、プラガブル光モジュールのホストインタフェースに着脱可能に構成されたコネクタを備える。プラガブル光モジュールのホストインタフェースは、列状に配置された複数の第1の電極と、複数の第1の電極に対してホスト基板の側に、列状に配置された複数の第2の電極とが配置された表面を有する。ホスト基板は、コネクタを実装した基板をさらに備える。コネクタは、ホストインタフェースの複数の第1の電極とそれぞれ接触するように構成された複数の第1の端子と、ホストインタフェースの複数の第2の電極とそれぞれ接触するように構成された複数の第2の端子とを含む。コネクタの複数の第1の端子のうちの少なくとも1つが、ホストインタフェースの複数の第2の電極のうちのいずれかの電極に接触した際に生じ得る電気的な衝撃を許容するピンアサインに従って、複数の第1の端子および複数の第2の端子がコネクタに配置されている。
[本開示が解決しようとする課題]
光モジュールとホスト基板との間で伝送される信号の数が増えるに従い、光モジュールの電極の数が増加すると予想される。したがって電極の配置の点において、向上がさらに必要になると予想される。
光モジュールとホスト基板との間で伝送される信号の数が増えるに従い、光モジュールの電極の数が増加すると予想される。したがって電極の配置の点において、向上がさらに必要になると予想される。
本開示の目的は、新規のレイアウトに従う電極を有するプラガブル光モジュール、および、そのプラガブル光モジュールと接続するためのホスト基板とを提供することである。
[本開示の効果]
上記によれば、新規のレイアウトに従う電極を有するプラガブル光モジュール、および、そのプラガブル光モジュールと接続するためのホスト基板とを提供することができる。
[本開示の効果]
上記によれば、新規のレイアウトに従う電極を有するプラガブル光モジュール、および、そのプラガブル光モジュールと接続するためのホスト基板とを提供することができる。
[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。
最初に本発明の実施態様を列記して説明する。
(1)本発明の一態様に係るプラガブル光モジュールは、ホスト基板のコネクタに対して挿抜可能に構成された基板と、基板の第1の面に、プラガブル光モジュールの挿入方向と交差する第1の方向に配置された複数の第1の電極と、基板の第1の面に、複数の第1の電極に対してホスト基板の側に、第1の方向に沿って配置された複数の第2の電極とを備える。複数の第1の電極にそれぞれ接触するように構成されたコネクタの複数の端子のうちの少なくとも1つが、複数の第2の電極のうちのいずれかの電極に接触した際の電気的な衝撃を許容するレイアウトルールに従って、複数の第1の電極および複数の第2の電極が配置されている。
上記構成によれば、新規のレイアウトに従う電極を有するプラガブル光モジュールを提供することができる。たとえば、ホスト基板が稼働している状態の下で、光モジュールをホスト基板に対して挿抜することが想定される。2列の電極を有する光モジュールにおいて、ケージへの挿入あるいはケージからの取り外しの際に、中間的な接続状態、すなわち、光モジュールのホスト側電極がケージ内のモジュール側ピンに接触する状態が発生しうる。このような中間的な接続状態において、電圧レベルの差に起因する電気的な衝撃が生じ得る。電気的な衝撃を許容するレイアウトに従ってレイアウトルールに従って複数の第1の電極および複数の第2の電極が配置されることにより、複数の電極への信号の割り当てに関する自由度を高めることができる。
(2)好ましくは、複数の第1の電極には、第1の伝送速度での通信のための信号が割り当てられる。複数の第2の電極には、第1の伝送速度とは異なる第2の伝送速度での通信のための信号が割り当てられる。
上記によれば、複数の第1の電極および複数の第2の電極に回路を接続するための線の配置が複雑になるのを回避することができる。
(3)好ましくは、複数の第2の電極は、ホスト基板からプラガブル光モジュールへ入力される制御信号が割り当てられた入力電極を含む。プラガブル光モジュールは、制御信号を受けるように構成された制御回路と、入力電極と制御回路との間に直列に接続されたシリーズ抵抗とをさらに備える。
上記によれば、中間的な接続状態のために制御回路が損傷する確率を低下させることができる。
(4)好ましくは、複数の第2の電極は、プラガブル光モジュールからホスト基板へ出力される制御信号が割り当てられた出力電極を含む。プラガブル光モジュールは、制御信号を出力するように構成された制御回路と、出力電極に接続されたコレクタまたはドレインを含む出力段トランジスタとを備える。出力段トランジスタは、オープンコレクタ回路またはオープンドレイン回路を構成する。
上記によれば、中間的な接続状態のために制御回路が損傷する確率を低下させることができる。
(5) 本発明の一態様に係るホスト基板は、プラガブル光モジュールのホストインタフェースに着脱可能に構成されたコネクタを備える。プラガブル光モジュールのホストインタフェースは、列状に配置された複数の第1の電極と、複数の第1の電極に対してホスト基板の側に、列状に配置された複数の第2の電極とが配置された表面を有する。ホスト基板は、コネクタを実装した基板をさらに備える。コネクタは、ホストインタフェースの複数の第1の電極とそれぞれ接触するように構成された複数の第1の端子と、ホストインタフェースの複数の第2の電極とそれぞれ接触するように構成された複数の第2の端子とを含む。コネクタの複数の第1の端子のうちの少なくとも1つが、ホストインタフェースの複数の第2の電極のうちのいずれかの電極に接触した際に生じ得る電気的な衝撃を許容するピンアサインに従って、複数の第1の端子および複数の第2の端子がコネクタに配置されている。
上記によれば、新規のレイアウトに従う電極を有するプラガブル光モジュールに結合可能なホスト基板を提供することができる。
(6) 好ましくは、複数の第1の端子には、第1の伝送速度での通信のための信号が割り当てられる。複数の第2の端子には、第1の伝送速度とは異なる第2の伝送速度での通信のための信号が割り当てられる。
上記によれば、複数の第1の電極および複数の第2の電極に回路を接続するためのホスト基板側の線の配置が複雑になるのを回避することができる。
(7) 好ましくは、複数の第2の端子は、プラガブル光モジュールからホスト基板へ入力される制御信号が割り当てられた入力端子を含む。ホスト基板は、制御信号を受けるように構成された制御回路と、入力端子と正電圧との間に接続されたプルアップ抵抗とをさらに備える。
上記によれば、中間的な接続状態のために制御回路が損傷する確率を低下させることができる。
[本発明の実施形態の詳細]
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
この実施形態によるプラガブル光モジュールは、様々な毎秒のデータ速度における電気信号及び/又は光信号の送受信のために構成される。その毎秒のデータ速度は、1ギガビット毎秒(G)、10G、25G、100G、400Gのデータ速度を含むが、これらに限定されない。本明細書における使用では、“1G”、“10G”、“25G”、“100G”、”400G”といった用語あるいはこれらに類似した用語は、一般的な信号速度の丸められた概数を表し、当業者に一般的に理解される意味を有する。
以下では、一実施形態に係る光通信システムとして、PON(Passive Optical Network)システムを例示する。図1は、一実施形態に係るPONシステムの概略図である。PONシステム300は、OLT(Optical Line Terminal)301と、ONU(Optical Network Unit)302と、PON回線303と、光スプリッタ304とを備える。
OLT301は、たとえば通信事業者の局舎に設置される。OLT301は、ホスト基板(図示せず)を搭載する。ホスト基板には、電気信号と光信号とを相互に変換する光トランシーバ(図示せず)が接続される。この光トランシーバは、ホスト基板に対して着脱可能なプラガブル光モジュールである。
ONU302は、ユーザ側に設置される。複数のONU302の各々は、PON回線303を介してOLT301に接続される。
PON回線303は、光ファイバにより構成された光通信回線である。PON回線303は、幹線光ファイバ305、および、少なくとも1つの支線光ファイバ306を含む。光スプリッタ304は、幹線光ファイバ305および支線光ファイバ306に接続される。PON回線303には、複数のONU302が接続可能である。伝送距離の延長のため、光中継器(図示しない)がPON回線303に設置されてもよい。
OLT301から送信された光信号は、PON回線303を通り、光スプリッタ304によって複数のONU302へと分岐される。一方、各々のONU302から送信された光信号は、光スプリッタ304によって集束されるとともに、PON回線303を通ってOLT301に送られる。OLT301は連続光信号を送信する。これに対して、ONU302はバースト光信号を送信する。光スプリッタ304は、外部からの電源供給を特に必要とすることなく、入力された信号から受動的に信号を分岐または多重する。
図2は、ホスト基板と光トランシーバとを含むアプリケーションを模式的に示したブロック図である。図2に示すように、ホスト基板200は、基板200Aと、基板200Aに実装されたコネクタ201およびホスト処理回路202とを含む。ホスト処理回路202は、たとえばIC(Integrated Circuit)およびLSI(Large Scale Integrated circuit)等の半導体集積回路により実現される。
光トランシーバ100は、光インタフェース101と、ホストインタフェース102と、モジュール本体103とを含む。ホストインタフェース102は、ホスト基板200のコネクタ201に着脱可能に構成される。したがって、光トランシーバ100は、ホスト基板200に対して着脱可能(プラガブル)である。モジュール本体103は、送信モジュール111と、送信モジュール111を制御するための送信制御回路112と、受信モジュール113と、受信モジュール113を制御するための受信制御回路114と、カップリングコンデンサ115,116とを含み得る。
送信モジュール111は、ホスト基板200からの差動信号を受信して、図示しない発光素子(典型的にはレーザダイオード)を駆動する。これにより、光インタフェース101から光信号(送信信号)が出力される。なお、差動信号は、ホスト基板200上ではホスト処理回路202に直結される。一方、この差動信号は、光トランシーバ100の内部において、カップリングコンデンサ115,116により、送信モジュール111にAC結合される。
受信モジュール113は、図示しない受光素子(典型的にはフォトダイオード)を含む。受光素子は、PON回線303(図1を参照)を通じて送られたバースト光信号を受信して、そのバースト光信号を電流信号に変換する。受信モジュール113は、たとえばTIA(Transimpedance Amplifier)を含み、その電流信号を電圧信号に変換するとともに電圧信号を増幅する。受信モジュール113は、電圧信号を差動信号の形態でホスト基板200に送信する。なお、差動信号は、DC結合で光トランシーバ100から出力される。
送信モジュール111および受信モジュール113の各々の機能は、上述した機能に限定されない。たとえば、送信モジュール111の機能は、線形等化および補正を含み得る。同様に、受信モジュール113の機能は、信号の再生を含み得る。
送信制御回路112および受信制御回路114は、送信モジュール111および受信モジュール113をそれぞれ制御する。送信制御回路112および受信制御回路114は、ホスト基板200との間で信号を授受する。
ホストインタフェース102は、複数の電極が配置された基板の端部(カードエッジ)により実現される。この実施の形態では、当該基板の2つの面の各々に複数の電極が配置される。以下では、基板の2つの面の一方の面を「上面」と呼び、上面と反対側の面を「下面」と呼ぶ。基板の2つの面のうち一方の面にのみ複数の電極が配置されていてもよい。「第1の面」との用語は、当該複数の電極が配置された面を指す。2つの面の両方に電極が配置されている場合には、「第1の面」との用語は、それら2つの面のいずれかの面を指す。
高速PONシステムとして、上り信号または下り信号に複数波長が割り当てられ、複数波長を波長多重して上り信号または下り信号を構成する波長多重型PONシステムが検討されている。たとえば100Gbps級PONでは、上りおよび下りに、1波長あたりの伝送容量が25Gbpsの信号をそれぞれ4波長割り当て、それらを波長多重する構成とすることができる。このようなPONシステムでは、新世代のシステム(たとえば100Gbpsのシステム)と、旧世代のシステム(たとえば1Gbpsあるいは10Gbpsのシステム)とが共存しうる。100Gbps級PONの導入のためのシナリオとして、段階的に伝送容量を拡張する(アップグレードする)ことが考えられる。
図3は、伝送容量の拡張の1つのシナリオにおける、10Gbpsのシステムと25Gbpsのシステムとが共存する段階を示した図である。図3に示すように、10GbpsのONU302および25GbpsのONU302が、PONシステム300に導入される。ホスト基板200には、光トランシーバ100Aおよびホスト処理回路202が実装される。
光トランシーバ100Aは、図2に示された光トランシーバ100の1つの実現例に相当する。光トランシーバ100Aは、10Gbps(波長λ0)および25Gbps(波長λ1)の両方の伝送容量をサポートできる。ホスト処理回路202は、10Gbps×1の伝送処理を実行可能な電気処理LSI2Aと、25Gbps×4の伝送処理を実行可能な電気処理LSI2とを含む。
なお波長の表記に関して、「λt」は送信波長を表し、「λr」は受信波長を表す。さらに「λt」および「λr」をまとめて「λ」と表記する。たとえば図3に示す波長λ0は、後述する波長λt0およびλr0をまとめた表記である。
図4は、図3に示した光トランシーバ100Aの概略的な構成を示した図である。図4に示されるように、光トランシーバ100Aは、10Gbpsの1つのレーンおよび25Gbpsの1つのレーンをサポートする。光トランシーバ100Aは、光送信部51,56と、光受信部61,66と、光インタフェース101と、ホストインタフェース102とを含む。
光送信部51,56は、たとえば図2に示した送信モジュール111に含まれ得る。光送信部56は、ホストインタフェース102から、電気信号の形態の10Gbps送信信号(「Tx0-10Gbps」と表す)を受けて、その送信信号を波長λt0の光信号として出力する。光送信部51は、ホストインタフェース102から、電気信号の形態の25Gbps送信信号(「Tx1-25Gbps」と表す)を受けて、その信号を波長λt1の光信号として出力する。
光受信部66,61は、図2に示す受信モジュール113に含まれ得る。光受信部66は、光インタフェース101から波長λr0の光信号(10Gbps受信信号)を受けて、その受信信号を、電気信号(「Rx0-10Gbps」と表す)の形態でホストインタフェース102から出力する。光受信部61は、光インタフェース101から波長λr1の光信号(25Gbps受信信号)を受けて、その受信信号を、電気信号(「Rx1-25Gbps」と表す)の形態でホストインタフェース102から出力する。
光インタフェース101は、光波長多重分離器(MUX/DMUX)42を含む。光波長多重分離器42は、PON回線303に光学的に接続される。光波長多重分離器42は、光送信部51からの波長λt1の光信号および光送信部56からの波長λt0の光信号を、PON回線303に出力する。一方、光波長多重分離器42は、PON回線303からの波長λr1の光信号を光受信部61に出力するとともにPON回線303からの波長λr0の光信号を光受信部66に出力する。光波長多重分離器42は、波長λt1の光信号および波長λt0の光信号を波長多重により多重化することができる。さらに、光波長多重分離器42は、波長多重により多重化された波長λr1の光信号と波長λr0の光信号とを分離することができる。
光受信部66,61は、各々の受信状態を表す受信検知信号を、ホストインタフェース102を介して光トランシーバ100Aに出力する。一方、光受信部66,61は、光受信部66,61の各々の受信をリセットするためのリセット信号を、ホストインタフェース102を介して光トランシーバ100Aの外部から受信する。図4において、「RxLOS[0;1]」との表記は、光受信部66,61から出力された受信検知信号を、まとめて表したものであり、「Rx_rst[0;1]」との表記は、光受信部66,61に入力されるリセット信号をまとめて表したものである。
図5は、伝送容量の拡張の1つのシナリオにおける、10Gbps,25Gbps,50Gbps,100Gbpsのシステムが共存する段階を示した図である。図3と比較すると、光トランシーバ100Aに代えて光トランシーバ100Bがホスト基板200に実装される。光トランシーバ100Aがホスト基板200から外されて、光トランシーバ100Bがホスト基板200に実装される。これにより、図5に示された構成を実現することができる。
光トランシーバ100Bは、図2に示された光トランシーバ100の1つの実現例に相当する。光トランシーバ100Bは、10Gbps×1波長(波長λ0)および25Gbps×4波長(λ1,λ2,λ3,λ4)に適合した光トランシーバである。
図6は、図5に示した光トランシーバ100Bの概略的な構成を示した図である。光トランシーバ100Bは、10Gbpsの1つのレーンおよび25Gbpsの4つのレーンをサポートする。光トランシーバ100Bは、図4に示した構成に、光送信部52,53,54および光受信部62,63,64が追加された構成を有する。
光送信部52,53,54は、ホストインタフェース102から、電気信号の形態の25Gbps送信信号(「Tx2-25Gbps」、「Tx3-25Gbps」、「Tx4-25Gbps」と表記)を受ける。光送信部52,53,54は、それぞれ波長λt2,λt3,λt4の光信号を出力する。
光受信部62,63,64は、光インタフェース101から波長λr2,λr3,λr4の光信号をそれぞれ受信する。光受信部62,63,64は、受信信号を、電気信号(「Rx2-25Gbps」、「Rx3-25Gbps」、「Rx4-25Gbps」と表記)の形態でホストインタフェース102から出力する。λt0~λt4は互いに異なる波長であるとともに、λr0~λr4は互いに異なる波長である。
光受信部66,61~64の各々は、受信状態を表す受信検知信号(図6ではRxLOS[0;4]とまとめて表記する)を出力する。さらに光受信部66,61~64の各々は、受信をリセットするための受信リセット信号(RX_rst[0;4]とまとめて表記する)を受信する。
図7は、光トランシーバに入力および出力される信号の一部を説明するための模式的なタイミング図である。100Gbpsの受信に関連する信号として受信検知信号RxLOS1,RxLOS2、リセット信号Rx_rst1,Rx_rst2、受信強度(RSSI:Received Signal Strength Indicator)トリガ信号Rssi_trg1,Rssi_trg2、光入力信号(λr1)および光入力信号(λr2)が示される。受信検知信号RxLOS1、リセット信号Rx_rst1、受信強度トリガ信号Rssi_trg1および光入力信号(λr1)は、光受信部61に関する信号である。受信検知信号RxLOS2、リセット信号Rx_rst2、受信強度トリガ信号Rssi_trg2および光入力信号(λr2)は、光受信部62に関する信号である。
受信検知信号RxLOS1,RxLOS2は、光トランシーバから出力される信号であり、光入力信号の有無をTTL(Transistor-transistor-logic)等のロジックのレベルによって表す。リセット信号Rx_rst1,Rx_rst2は光トランシーバに入力される信号であり、バースト信号の受信後(または受信前)に光受信部をリセットするための制御信号である。受信強度トリガ信号は光トランシーバに入力される信号であり、バースト信号の光受信レベルをモニタするタイミングを指示するための制御信号である。たとえば、受信強度トリガ信号の論理レベルがハイ(High)である区間に、受信強度がモニタされる。
図8は、ホストインタフェース102の上面の複数の電極の配置例を模式的に示した平面図である。図8では、上面側から見た上面の複数の電極の配置例が示される。図9は、ホストインタフェース102の下面の複数の電極の配列例を模式的に示した平面図である。図9では、下面側から見た下面の複数の電極の配置例が示される。「電極」との用語は、「端子」あるいは「パッド」などの当業者に一般的に理解される用語に置き換えられてもよい。
一実施形態では、光トランシーバ100は、QSFP-DDに従うフォームファクタを有する。ホストインタフェース102の上面および下面の各々において、複数の電極が2列に配置される。電極の数および各電極への信号の割り当ては、QSFP-DDの仕様に従ってもよい("QSFP-DD Specification for QSFP Double Density 8x Pluggable Transceiver Rev 2.0"を参照)。この明細書では、モジュール(光トランシーバ)側の列を「第1列」と呼び、ホスト側の列を「第2列」と呼ぶ。「第1」および「第2」という順番は便宜上のものであり、実施形態を限定することを意図するものではない。この実施の形態では、「列」の方向は、光トランシーバ100のコネクタ201への挿入方向(方向A1)に対して交差する方向A2(典型的には直交方向)を指す。
一実施形態によれば、第1列の複数の端子が、100G-PON用の信号に割り当てられ、第2列の複数の端子のうちの一部が、PONの低速(旧世代)用信号とバースト制御信号とに割り当てられる。図8および図9に示されるように、たとえば上面102Aの第2列の一部の端子に、10Gbps送信信号(TX10Gn, TX10Gp)、受信強度トリガ信号(Rssi_trg4, Rssi_trg2, Rssi_trg10G)、受信検知信号(RxLOS10G, RxLOS4, RxLOS2)、および1Gbps受信信号(RX1Gp, RX1Gn)が割り当てられる。下面102Bの第2列の一部の端子に、1Gbpsの送信信号(TX1Gp, TX1Gn)、受信強度トリガ信号(Rssi_trg1, Rssi_trg3)、受信リセット信号(Rx_rst1からRx_rst4)、受信検知信号(RxLOS1, RxLOS3)、および10Gbpsの受信信号(RX10Gn, RX10Gp)が割り当てられる。
なお、上記の送信信号および受信信号は差動信号であり、差動信号を表すシンボルに含まれる「p」および「n」は、信号の極性を表す。上記の通り、受信検知信号、受信強度トリガ信号、および受信リセット信号は、光トランシーバ100の受信制御回路114(図2を参照)がホスト基板200に対して送信する、または受信制御回路114がホスト基板200から受信する制御信号である。
この実施の形態では、第1列の電極に割り当てられる信号の伝送速度と、第2列の電極に割り当てられる信号の伝送速度とが異なる。上述の伝送速度の値は、本実施形態の一例に係る値である点に留意すべきである。
図10は、ホスト基板200に実装されたコネクタ201の1つの例を示した模式断面図である。コネクタ201は、複数のピン203、複数のピン204、複数のピン205および複数のピン206を有する。「ピン」との用語は、「端子」等の当業者に一般的に理解される用語に置き換えられてもよい。
図10中のピン番号(1~76)は、図8、図9に示した電極の番号、および後述する図11のピン番号と一致する。複数のピン203は、ホストインタフェース102の上面102Aの第1列の複数の端子に接触する。複数のピン204は、ホストインタフェース102の上面102Aの第2列の複数の端子に接触する。複数のピン205は、ホストインタフェース102の下面102Bの第1列の複数の端子に接触する。複数のピン206は、ホストインタフェース102の下面102Bの第2列の複数の端子に接触する。
図11は、ホスト基板上の複数の端子の配置例を示した図である。ピン番号(1~76)により示されるように、ホスト基板200上の複数の端子207は、図10に示した複数のピン203~206に対応付けられている。
図8および図9に示されるように、高速信号用の複数の端子が、ホストインタフェース102におけるモジュール側に配置される。それらの端子を、ビアホールを介さずに送信モジュール111および受信モジュール113に接続することができる。これにより良好な信号品質を確保しやすい。信号の乱れを少なくするとともに、信号の損失を少なくすることができる。さらにホスト基板200側の配線レイアウトもより単純にすることができる。
さらに、モジュール側の端子のみを使用するイーサネット(登録商標)用トランシーバのホスト基板へのプラグインを実現することができる。したがって、当該ポートをPON、およびポイントツーポイントの両方の用途に使用することができる。
図10に示されるように、複数のピン203と複数のピン204とは、ホストインタフェース102の挿抜方向に沿って並べられている。このため、ホストインタフェース102をコネクタ201に挿入する際、あるいは、ホストインタフェース102をコネクタ201から外す際に、ホストインタフェース102の第2列(ホスト側)の複数の端子が、コネクタ201の第1列のピン(複数のピン203,205)と接触する状態が発生する。
図8に戻り、番号62,63の電極に、受信検知信号(RxLOS2, RxLOS4)が割り当てられ、番号24,25の電極に、100Gbps用の受信信号(RX4n, RX4p)が割り当てられる。番号62,63の電極は、制御信号用の出力回路に接続され、番号24,25の電極は、受信信号用の出力回路に接続されている。一方、ホスト基板200の側では、番号24,25のピンは、受信信号用の入力回路に接続されている。
光トランシーバ100のホストインタフェース102をホスト基板200のコネクタ201に対して挿入および取り外す際に、ホスト基板200側の番号24,25のピンが、光トランシーバ100の番号62,63の電極に接触しうる。この際に、互いに接続された2つの回路の間で電圧レベルが異なる可能性がある。2つの回路が異なる電圧レベルで接続されることによる電気的衝撃によって、光トランシーバ100およびホスト基板の一方あるいは両方が故障する可能性がある。
他の例によれば、番号71,72の電極に、受信強度トリガ信号(Rssi_trg2, Rssi_trg4)が割り当てられ、番号33,34の電極に、100Gbps用の送信信号(TX3p, TX3n)が割り当てられる。番号71,72の電極は、制御信号用の入力回路に接続され、番号33,34の電極は、制御信号用の入力回路に接続される。ホスト基板200の側では、番号33,34のピンは、送信信号用の出力回路に接続される。光トランシーバ100のホストインタフェース102をホスト基板200のコネクタ201に対して挿入および取り外す際に、ホスト基板200側の番号33,34のピンが、光トランシーバ100の番号71,72の電極に接触しうる。この場合にも、互いに接続された2つの回路の間で電圧レベルが異なる可能性がある。したがって、2つの回路が異なる電圧レベルで接続されることによる電気的衝撃によって、光トランシーバ100およびホスト基板の一方あるいは両方が故障する可能性がある。
光トランシーバでは、光トランシーバからの受信信号の出力、およびホストからの送信信号の受信に、CML(Current Mode Logic)と呼ばれる高速信号用インタフェースが一般的に用いられる。一方で、光トランシーバでは、制御信号の入力および出力に、TTLと呼ばれるインタフェースが一般的に用いられる。
図12は、TTLおよびCMLの概略的な構成を示した回路図である。図12に示されるように、TTLの場合、入力回路および出力回路の各々は、たとえばCMOS(Complementary Metal Oxide Semiconductor)回路により構成される。ソース電圧VSSを基準とした電源電圧VDDの大きさは、たとえば3.3Vである。CMLの場合、入力回路および出力回路の各々は、たとえば2つのNチャネルMOSFETを含む差動回路により構成される。入力回路における電源電圧VDDAの大きさおよび、出力回路における電源電圧VDDは、ICの仕様に依存する。たとえば電源電圧VDDAおよび電源電圧VDDは、たとえば1.0~3.3Vの範囲内である。なお、上記電源電圧VDDA,VDDは、接地GNDAおよび接地GNDをそれぞれ基準とする。
図13は、定常状態における光トランシーバとホスト基板との接続の模式例を示した図である。図14は、光トランシーバとホスト基板との間の活線挿抜の途中状態の模式例を示した図である。なお、図13および図14には、本実施の形態の原理を理解するために例示的な構成が示されている。図13および図14に関する説明において、図8から図11に示されたピンアサインとの整合性は必ずしも必要とされない点に留意されたい。
図13および図14に示された模式例によれば、光トランシーバ100は、制御回路120,131,122,132,123,133,124,135と、送信回路130,121と、受信回路134,125とを含む。制御回路120,131,122,132,123,133,124,135は、8つより少ない数の制御回路に統合されていてもよい。制御回路120,122,123,124、送信回路121および受信回路125の各々は、光トランシーバ100の基板(ホストインタフェース102)の第1列の対応する電極(図示せず)に接続されているものとする。一方、送信回路130、制御回路131,132,133,135および受信回路134の各々は、ホストインタフェース102の第2列の対応する電極(図示せず)に接続されているものとする。
制御回路120,131,122,133は、それぞれ、入力回路71a,72b,71c,72d(TTL)を含む。制御回路132,123,124,135は、それぞれ出力回路72c,71d,71e,72f(TTL)を含む。送信回路130,121は、それぞれ入力回路72a,71b(CML)を含む。受信回路134,125は、それぞれ出力回路72e,71f(CML)を含む。「(TTL)」および「(CML)」との表記は、インタフェースの種類を示す。
ホスト基板200は、制御回路220,231,222,232,223,233,224,235と、送信回路230,221と、受信回路234,225とを含む。制御回路220,222,223,224、送信回路221および受信回路225の各々は、ホスト基板200のコネクタの201の第1列(モジュール側)の対応する端子(図示せず)に接続されているものとする。一方、送信回路230、制御回路231,232,233,235および受信回路234の各々は、ホスト基板200のコネクタの201の第2列(ホスト側)の対応する電極(図示せず)に接続されているものとする。
制御回路220,231,222,233は、それぞれ、出力回路81a,82b,81c,82d(TTL)を含む。制御回路232,223,224,235は、それぞれ入力回路82c,81d,81e,82f(TTL)を含む。送信回路230,221は、それぞれ出力回路82a,81b(CML)を含む。受信回路234,225は、それぞれ入力回路82e,81f(CML)を含む。
定常状態では、光トランシーバ100の各入力回路は、ホスト基板200の対応する出力回路と正しく接続され、光トランシーバ100の各出力回路は、ホスト基板200の対応する入力回路と正しく接続されている。すなわち同じ種類の出力回路と入力回路とが互いに接続されている。
光トランシーバ100の受信回路134,125の各々は、受信信号をホスト基板200に出力する。受信信号はPON上りバースト信号のため、受信回路134からの受信信号および受信回路125からの受信信号は、DC結合でホスト基板200側の受信回路234,225にそれぞれ結合される。一方、ホスト基板200の送信回路230,221の各々には、送信信号が直結される。送信回路230からの送信信号は、光トランシーバ100の内部において、カップリングコンデンサ115,116を介して送信回路130の入力回路72aにAC結合される。同様に、送信回路221からの送信信号は、光トランシーバ100の内部において、カップリングコンデンサ117,118を介して送信回路121の入力回路71bにAC結合される。
光トランシーバ100の活線挿抜の途中状態において、光トランシーバ100の基板(ホストインタフェース102)の第1列の電極がオープンとなる。さらに、光トランシーバ100の基板(ホストインタフェース102)の第2列の電極が、ホスト基板200側のモジュール側(第1列)の端子と接触する。このときに光トランシーバ100側の電極とホスト基板200側の端子とが異なるロジックレベル(電圧レベル)で一時的に接続された状態が発生し得る。たとえば図14に示された状態が発生し得る。
光トランシーバ100側の入力回路(CML)の2つの入力のうちの一方がホスト基板200側の出力回路(TTL)の出力に接続される。図14によれば、入力回路72a(CML)の2つの入力のうちの一方が出力回路81a(TTL)の出力に接続される。
光トランシーバ100側の入力回路(TTL)の入力がホスト基板200側の出力回路(CML)の2つの出力のうちの一方に接続される。図14によれば、入力回路72b(TTL)の入力が出力回路81b(CML)の2つの出力のうちの一方に接続される。
光トランシーバ100側の出力回路(TTL)の出力がホスト基板200側の出力回路(TTL)の出力に接続される。図14によれば、出力回路72c(TTL)の出力が出力回路81c(TTL)の出力に接続される。
光トランシーバ100側の入力回路(TTL)の入力がホスト基板200側の入力回路(TTL)の入力に接続される。図14によれば、入力回路72d(TTL)の入力が入力回路81d(TTL)の入力に接続される。
光トランシーバ100側の出力回路(CML)の2つの出力のうちの一方が、ホスト基板200側の入力回路(TTL)の入力に接続される。図14によれば、出力回路72e(CML)の2つの出力のうちの一方が入力回路81e(TTL)の入力に接続される。
光トランシーバ100側の出力回路(TTL)の出力がホスト基板200側の入力回路(CML)の2つの入力のうちの一方に接続される。図14によれば、出力回路72f(TTL)の出力が入力回路81f(CML)の2つの入力のうちの一方に接続される。
図15は、同種または異種のインタフェースの接続の可否を表形式で表現した図である。「OK」との表記は、2つのインタフェースの接続が可能であることを表し、「NG」との表記は、2つのインタフェースの接続が不可であることを表す。入力インタフェースと出力インタフェースとが同種のインタフェースである場合、それら2つのインタフェースの接続が可能である。異種のインタフェースの接続、同種のインタフェースの入力どうしの接続、あるいは、同種のインタフェースの出力どうしの接続は、異なるロジックレベルによって、電気的な衝撃が発生し得る。
この実施の形態では、図8あるいは図9に示すように、ホストインタフェース102の上面102Aおよび下面102Bの各々に複数の電極が2列に配置される。上面102Aまたは下面102Bの第1列の電極にそれぞれ接触するように構成されたコネクタの複数の端子のうちの少なくとも1つが、その面の第2列の電極のうちのいずれかの電極に接触した際に、異なるロジックレベルの接続に起因する電気的な衝撃(たとえば信号の衝突、短絡等)が発生し得る(図14を参照)。そのような電気的な衝撃を許容するレイアウトルールに従って、ホストインタフェース102の上面102Aおよび下面102Bの各々に複数の電極が配置される。これにより、複数の電極への信号の割り当てに関する自由度を高めることができる。
図16は、光トランシーバの活線挿抜状態における電気的衝撃を許容するための一形態に係る構成を示した図である。図16に示されるように、光トランシーバ100の制御信号用の入力回路(TTL)と対応する入力電極との間に直列にシリーズ抵抗が接続される。同様に、光トランシーバ100の制御信号の出力回路(TTL)と対応する出力電極との間に直列にシリーズ抵抗が接続される。シリーズ抵抗の抵抗値は特に限定されるものではないが、たとえば100Ωから1kΩ程度の範囲内にあってもよい。シリーズ抵抗によって過大電流が流れるのを抑制することができ、光トランシーバ100とホスト基板200との間の中間的な接続状態のために制御回路が損傷する確率を低下させることができる。
図16には、シリーズ抵抗141~144が例示されている。シリーズ抵抗141は、入力回路72bの入力と入力電極151との間に接続されている。シリーズ抵抗142は、出力回路72cの出力と出力電極152との間に接続されている。シリーズ抵抗143は、入力回路72dの入力と入力電極153との間に接続されている。シリーズ抵抗144は、出力回路72fの出力と出力電極154との間に接続されている。
図17は、光トランシーバの活線挿抜状態における電気的衝撃を許容するための他の形態に係る構成を示した図である。図17に示されるように、光トランシーバ100の制御信号用の出力回路の出力は、オープンコレクタ出力であってもよい。オープンコレクタにより過大電流が出力されることがなく、光トランシーバ100とホスト基板200との間の中間的な接続状態のために制御回路が損傷する確率を低下させることができる。
図17には、オープンコレクタ出力のための出力段トランジスタ161,162が例示されている。出力段トランジスタ161,162の各々はNPNトランジスタである。出力段トランジスタ161のコレクタは、出力電極152に接続される。出力段トランジスタ161のエミッタは接地される。出力段トランジスタ161のベースは、制御回路132の内部から信号を受ける。同様に、出力段トランジスタ162のコレクタは、出力電極154に接続される。出力段トランジスタ162のエミッタは接地される。出力段トランジスタ162のベースは、制御回路135の内部から信号を受ける。
図17では、出力段トランジスタ161,162がバイポーラトランジスタのシンボルにより示されている。しかし出力段トランジスタ161,162は、MOSFETであってもよい。この場合、「オープンコレクタ」との用語は、「オープンドレイン」に置き換えることができる。出力段がNチャネルMOSFETの場合、上記の「エミッタ」および「ベース」との用語は、「ソース」および「ゲート」にそれぞれ置き換えることができる。
ホスト基板200側において、制御信号用の入力回路は、入力端子に接続されるとともにプルアップ抵抗に接続される。図17によれば、入力回路81dの入力は、入力端子251にそれぞれ接続されるとともに、プルアップ抵抗241に接続される。入力回路81eの入力は、入力端子252に接続されるとともに、プルアップ抵抗242に接続される。プルアップ抵抗は、たとえば電源電圧である電圧(+V)に接続される。
プルアップ抵抗は、出力回路に対向する側に配置される。図17に示されるように、光トランシーバ100の出力回路のためのプルアップ抵抗は、ホスト基板200側に配置される。一方、図示しないが、ホスト基板200側の出力回路のためのプルアップ抵抗は、光トランシーバ100側に配置されてもよい。これにより、過渡状態の際、すなわち活線挿抜の際には出力回路の出力が高インピーダンス(Hi-Z)になる。したがって、光トランシーバ100とホスト基板200との接続が誤った状態においても、光トランシーバ100内部のICおよびホスト基板200が故障する確率を下げることができる。
本実施の形態によれば、PON用トランシーバおよびイーサネット(登録商標)用トランシーバの両方に適したシステムを構築できる。図18は、本実施の形態に係るOLTのデータ送信に関する構成の概略を示したブロック図である。図18を参照して、ホスト基板200は、データ転送部20と、マルチポイントMAC制御部(MPMC)21と、MAC(Media Access Control)22と、RS(Reconciliation Sublayer)23と、PCS(Physical Coding Sublayer)24a,24b,24c,24dと、PMA(Physical Medium Attachment)25a,25b,25c,25dと、マルチプレクサ26a,26b,26c,26dと、トランシーバ種別判定部27とを含む。上記の構成要素は、1または複数の半導体集積回路に実装されることができる。図18では4つのレーンが示されるが、レーンの数は限定されない。
データ転送部20は、MACフレームの中継処理、複数MACから来るトラフィックを束ねる集線処理、上位装置(図示せず)と複数回線を使って接続するためのリンクアグリゲーションなどの処理を実行する。MAC22は、Ethernet(登録商標) MACフレームに、フレームの宛先を示すLLID(Logical Link Identifier)を付与してPON MACフレームへの変換を行う。そして、MAC22は、LLIDごとのデータを、LLIDごとに設けられた物理的または論理的データバッファに保管する。
マルチポイントMAC制御部21は、MPMC(Multi-Point MAC Control)副層が管理する、各LLIDの宛先がどのレーンに接続されるかの情報と、ポートに接続されている光トランシーバのレーン情報とを用いて、各LLID宛データバッファからのデータブロック読み出し量と、読み出したデータブロックをどのレーンを使って送信するかをRS23に指示する。
RS23は、マルチポイントMAC制御部21の指示に従い、MAC22の各LLID宛データバッファから、特定のデータ長を単位とするデータブロックまたはその整数倍で読み出して、データブロックごとに、データの宛先を示すLLIDと、データ構成順序を示すシーケンス番号を付与する。RS23は、レーンごとに設けた送信バッファにデータブロックを振り分ける。ここで、特定のデータ長単位とは、PCSで処理するFEC(Forward Error Correction)の符号長単位とすることができる。
PCS24a~24dの各々は、レーンごとに設けた送信バッファから、データブロックを読み出し、MACフレーム間ギャップの調整、64B/66Bのエンコード、FECエンコードを行う。PMA25a~25dの各々は、光トランシーバとインタフェースするためのパラレル/シリアル変換を実行する。
光トランシーバから送られてきた複数レーンの受信データは、PCS24a~24dのうちの対応するPCSにおいて、64B/66Bデコード、FECデコード、デスクランブル等の処理が実行され、図示しない受信バッファに一旦保管される。データブロックの受信後、MAC22では、データブロックに付与されたLLID(どのONUから送られたデータであるかを示す)と、データブロックに付与されたデータ構成順序を示すシーケンス番号に対応して、LLIDごとに設けられた物理的または論理的な各LLID宛データバッファにデータブロックが振り分けられ、PON MACフレームからEthernet(登録商標) MACフレームに変換される。データ転送部20は、データ構成順序を示すシーケンス番号順にデータバッファからデータを取得して、MACフレームの中継処理、複数MACから来るトラフィックを束ねる集線処理、上位装置と複数回線を使って接続するためのリンクアグリゲーションなどの処理を実行する。
上記のPONフレーム変換処理は、光トランシーバ100がPON用トランシーバである場合に実行される。光トランシーバ100がイーサネット(登録商標)用トランジスタである場合には、上記のPONフレーム変換処理はスキップされる。
トランシーバ種別判定部27は、光トランシーバ100のメモリ41に記憶された、光トランシーバ100の種別に関する情報を読み出す。この情報は、光トランシーバ100がPON用トランシーバおよびイーサネット(登録商標)用トランジスタのいずれであるかを特定する情報を含む。トランシーバ種別判定部27は、その情報に基づいて、光トランシーバ100の種別を判定する。トランシーバ種別判定部27は、判定結果に基づいて、マルチプレクサ26a~26dを制御する。マルチプレクサ26a~26dの各々は、トランシーバ種別判定部27からの制御信号により、対応するPMAからのPONフレームと、データ転送部20からのEthernet(登録商標)フレームとを切り替えて出力する。図18に示した構成によれば、たとえば100GbE用の光トランシーバ、および100G-EPON用の光トランシーバの両方に接続可能なホスト基板を提供することができる。
本実施の形態によれば、光トランシーバ100のフォームファクタはQSFP-DDに限定されるものではない。一実施形態によれば、光トランシーバのフォームファクタはSFP-DDであってもよい。SFP-DDにおいて、25Gbps×1波長+旧世代(10Gbpsまたは1Gbps)を実装してもよい。
図19は、一実施形態に係る光トランシーバ(SFP-DD)のホストインタフェース102の上面の複数の電極の配置例を模式的に示した平面図である。図19では、上面側から見た上面の複数の電極の配置例が示される。図20は、一実施形態に係る光トランシーバ(SFP-DD)ホストインタフェース102の下面の複数の電極の配列例を模式的に示した平面図である。図20では、下面側から見た下面の複数の電極の配置例が示される。図19および図20を参照して、第1列(ホスト側)の複数の電極が、25G-PON用の信号に割り当てられ、第2列の複数の電極のうちの一部が、PONの旧世代用信号とバースト制御信号とに割り当てられてもよい。
本実施の形態によれば、QSFP-DDにおいて、光トランシーバ100のホストインタフェース102の複数の電極の配置は、図8および図9に示されたように限定されるものではない。
図21は、ホストインタフェース102の上面の複数の電極の他の配置例を模式的に示した平面図である。図22は、ホストインタフェース102の下面の複数の電極の他の配列例を模式的に示した平面図である。図8および図9と対比すすると、図21および図22に示された配置例では、第1列(モジュール側)と第2列(ホスト側)とで電気的インタフェースの種類が同じになるように、複数の電極の配置が決定される。たとえば、ホストインタフェース102の上面102Aにおいては、第1列の番号24、25の電極に、受信検知信号(RxLOS2, RxLOS1)が割り当てられる。第2列の番号62、63の電極にも、受信検知信号(RxLOS4, RxLOS3)が割り当てられる。番号24、25、62、63の電極は、いずれも、制御信号の出力のための電極である。したがって、光トランシーバ100の活線挿抜の際に、番号62、63の電極に、異なるロジックレベルが接続されることを防止できる。同様に、番号33、34、71、72の電極は、いずれも、送信(Tx)信号の入力のための電極である。したがって光トランシーバ100の活線挿抜の際に、番号71,72の端子に、異なるロジックレベルが接続されることを防止できる。図22に示した端子の配置も同様に、第1列(モジュール側)と第2列(ホスト側)とで電気的インタフェースの種類が同じになるように、複数の電極の配置が決定される。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
2,2A 電気処理LSI2A、20 データ転送部、21 マルチポイントMAC制御部(MPMC)、22 MAC(Media Access Control)、23 RS(Reconciliation Sublayer)、24a,24b,24c,24d PCS(Physical Coding Sublayer)、25a,25b,25c,25d PMA(Physical Medium Attachment)、26a,26b,26c,26d マルチプレクサ、27 トランシーバ種別判定部、41 メモリ、51,52,53,54,56 光送信部、61,62,63,64,66 光受信部、71a,71b,71c,72a,72b,72d,81d,81e,81f,82c,82e,82f 入力回路、71d,71e,71f,72c,72e,72f,81a,81b,81c,82a,82b,82d 出力回路、100,100A,100B 光トランシーバ、101 光インタフェース、102 ホストインタフェース、102A 上面、102B 下面、103 モジュール本体、111 送信モジュール、112 送信制御回路、113 受信モジュール、114 受信制御回路、115,116,117,118 カップリングコンデンサ、120,122,123,124,131,132,133,135,220,222,223,224,231,232,233,235 制御回路、121,130,221,230 送信回路、125,134,225,234 受信回路、141,142,143,144 シリーズ抵抗、151,153 入力電極、152,154 出力電極、161,162 出力段トランジスタ、200 ホスト基板、200A 基板、201 コネクタ、202 ホスト処理回路、203,204,205,206 ピン、207 端子、241,242 プルアップ抵抗、251,252 入力端子、300 PONシステム、303 PON回線、304 光スプリッタ、305 幹線光ファイバ、306 支線光ファイバ、A1,A2 方向。
Claims (7)
- プラガブル光モジュールであって、
ホスト基板のコネクタに対して挿抜可能に構成された基板と、
前記基板の第1の面に、前記プラガブル光モジュールの挿入方向と交差する第1の方向に配置された複数の第1の電極と、
前記基板の前記第1の面に、前記複数の第1の電極に対して前記ホスト基板の側に、前記第1の方向に沿って配置された複数の第2の電極とを備え、
前記複数の第1の電極にそれぞれ接触するように構成された前記コネクタの複数の端子のうちの少なくとも1つが、前記複数の第2の電極のうちのいずれかの電極に接触した際の電気的な衝撃を許容するレイアウトルールに従って、前記複数の第1の電極および前記複数の第2の電極が配置されている、プラガブル光モジュール。 - 前記複数の第1の電極には、第1の伝送速度での通信のための信号が割り当てられ、
前記複数の第2の電極には、前記第1の伝送速度とは異なる第2の伝送速度での通信のための信号が割り当てられる、請求項1に記載のプラガブル光モジュール。 - 前記複数の第2の電極は、前記ホスト基板から前記プラガブル光モジュールへ入力される制御信号が割り当てられた入力電極を含み、
前記プラガブル光モジュールは、
前記制御信号を受けるように構成された制御回路と、
前記入力電極と前記制御回路との間に直列に接続されたシリーズ抵抗とをさらに備える、請求項1または請求項2に記載のプラガブル光モジュール。 - 前記複数の第2の電極は、前記プラガブル光モジュールから前記ホスト基板へ出力される制御信号が割り当てられた出力電極を含み、
前記プラガブル光モジュールは、
前記制御信号を出力するように構成された制御回路と、
前記出力電極に接続されたコレクタまたはドレインを含む出力段トランジスタとを備え、
前記出力段トランジスタは、オープンコレクタ回路またはオープンドレイン回路を構成する、請求項1から請求項3のいずれか1項に記載のプラガブル光モジュール。 - ホスト基板であって、
プラガブル光モジュールのホストインタフェースに着脱可能に構成されたコネクタを備え、前記プラガブル光モジュールの前記ホストインタフェースは、列状に配置された複数の第1の電極と、前記複数の第1の電極に対して前記ホスト基板の側に、列状に配置された複数の第2の電極とが配置された表面を有し、
前記コネクタを実装した基板をさらに備え、
前記コネクタは、
前記ホストインタフェースの前記複数の第1の電極とそれぞれ接触するように構成された複数の第1の端子と、
前記ホストインタフェースの前記複数の第2の電極とそれぞれ接触するように構成された複数の第2の端子とを含み、
前記コネクタの前記複数の第1の端子のうちの少なくとも1つが、前記ホストインタフェースの複数の第2の電極のうちのいずれかの電極に接触した際に生じ得る電気的な衝撃を許容するピンアサインに従って、前記複数の第1の端子および前記複数の第2の端子が前記コネクタに配置されている、ホスト基板。 - 前記複数の第1の端子には、第1の伝送速度での通信のための信号が割り当てられ、
前記複数の第2の端子には、前記第1の伝送速度とは異なる第2の伝送速度での通信のための信号が割り当てられる、請求項5に記載のホスト基板。 - 前記複数の第2の端子は、前記プラガブル光モジュールから前記ホスト基板へ入力される制御信号が割り当てられた入力端子を含み、
前記ホスト基板は、
前記制御信号を受けるように構成された制御回路と、
前記入力端子と正電圧との間に接続されたプルアップ抵抗とをさらに備える、請求項5または請求項6に記載のホスト基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017172790 | 2017-09-08 | ||
JP2017172790 | 2017-09-08 | ||
PCT/JP2018/025357 WO2019049495A1 (ja) | 2017-09-08 | 2018-07-04 | プラガブル光モジュールおよびホスト基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019049495A1 JPWO2019049495A1 (ja) | 2020-11-19 |
JP7063336B2 true JP7063336B2 (ja) | 2022-05-09 |
Family
ID=65635010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019540795A Active JP7063336B2 (ja) | 2017-09-08 | 2018-07-04 | プラガブル光モジュールおよびホスト基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20200200986A1 (ja) |
JP (1) | JP7063336B2 (ja) |
CN (1) | CN111052636A (ja) |
WO (1) | WO2019049495A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7397582B2 (ja) * | 2019-05-10 | 2023-12-13 | 日本ルメンタム株式会社 | 光通信モジュール |
JPWO2021010116A1 (ja) * | 2019-07-16 | 2021-01-21 | ||
CN115001523B (zh) * | 2022-05-25 | 2023-07-07 | 成都亿芯源半导体科技有限公司 | 基于epon搭配eml的10g速率olt端收发一体芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070232091A1 (en) | 2006-04-04 | 2007-10-04 | Finisar Corporation | Communications module edge connector having multiple communication interface pads |
JP2009266567A (ja) | 2008-04-24 | 2009-11-12 | Alps Electric Co Ltd | カード用コネクタ |
JP2009296213A (ja) | 2008-06-04 | 2009-12-17 | Sumitomo Electric Ind Ltd | 光データリンク |
US9967034B2 (en) | 2011-08-31 | 2018-05-08 | Sumitomo Electric Industries, Ltd. | Optical transceiver, optical network unit, and optical transceiver control method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4501974A (en) * | 1982-12-13 | 1985-02-26 | Motorola, Inc. | Pulse stretching and level shifting circuit |
JP2511950B2 (ja) * | 1987-03-27 | 1996-07-03 | 三菱電機株式会社 | インタ−フエイス回路 |
CN105100303A (zh) * | 2014-05-22 | 2015-11-25 | 中兴通讯股份有限公司 | 电源保护装置及终端设备 |
CN106992501B (zh) * | 2017-04-19 | 2023-05-09 | 赛尔富电子有限公司 | 一种防输出误接电源的直流电源及其led灯具和控制*** |
-
2018
- 2018-07-04 WO PCT/JP2018/025357 patent/WO2019049495A1/ja active Application Filing
- 2018-07-04 JP JP2019540795A patent/JP7063336B2/ja active Active
- 2018-07-04 CN CN201880057614.XA patent/CN111052636A/zh active Pending
- 2018-07-04 US US16/644,263 patent/US20200200986A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070232091A1 (en) | 2006-04-04 | 2007-10-04 | Finisar Corporation | Communications module edge connector having multiple communication interface pads |
JP2009266567A (ja) | 2008-04-24 | 2009-11-12 | Alps Electric Co Ltd | カード用コネクタ |
JP2009296213A (ja) | 2008-06-04 | 2009-12-17 | Sumitomo Electric Ind Ltd | 光データリンク |
US9967034B2 (en) | 2011-08-31 | 2018-05-08 | Sumitomo Electric Industries, Ltd. | Optical transceiver, optical network unit, and optical transceiver control method |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019049495A1 (ja) | 2020-11-19 |
US20200200986A1 (en) | 2020-06-25 |
WO2019049495A1 (ja) | 2019-03-14 |
CN111052636A (zh) | 2020-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7063336B2 (ja) | プラガブル光モジュールおよびホスト基板 | |
US10396891B2 (en) | Client protection switch in optical pluggable transceivers activated through fast electrical data squelch | |
JP4687621B2 (ja) | スイッチ機能付通信モジュール及び通信装置 | |
US7466922B2 (en) | Flexible control and status architecture for optical modules | |
US8075199B2 (en) | Form factor adapter module | |
US9048958B2 (en) | High-speed optical fiber link and a method for communicating optical data signals | |
US9281904B2 (en) | Active backplane designs | |
CA2534673C (en) | A modular, easily configurable and expandible node structure for an optical communications network | |
CN105634611B (zh) | 光模块及信号处理的方法 | |
US9455779B2 (en) | Method and apparatus for performing path protection for rate-adaptive optics | |
JP2007526720A (ja) | Wdmシステムと方法 | |
JP6844229B2 (ja) | ホスト基板、光受信器、光送信器、光トランシーバ、およびホスト基板への光トランシーバの実装方法 | |
EP2996267B1 (en) | Optical engines and optical cable assemblies having electrical signal conditioning | |
KR20120128847A (ko) | 레인별로 전원을 제어하기 위한 광 트랜시버 모듈 | |
US10566714B2 (en) | High-density small form-factor pluggable module, housing, and system | |
KR101077250B1 (ko) | 광 입/출력 버스 시스템 | |
EP4100840A1 (en) | Adaptive module port and circuitry | |
CN110635847B (zh) | 一种光网络装置和光模块 | |
JP6566117B2 (ja) | 光信号中継装置、光通信システムおよび光信号中継装置のポート切替方法 | |
US20230375794A1 (en) | Optical transceiver | |
WO2023192015A1 (en) | Filtering unit, optical receiver unit, optical transceiver unit, system and method | |
WO2018037642A1 (ja) | ホスト基板、光受信器、光送信器、光トランシーバ、およびホスト基板への光トランシーバの実装方法 | |
JP2017118187A (ja) | 中継装置、ラインカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7063336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |