JP7060789B2 - 電子システム、情報処理装置および制御方法 - Google Patents
電子システム、情報処理装置および制御方法 Download PDFInfo
- Publication number
- JP7060789B2 JP7060789B2 JP2018013726A JP2018013726A JP7060789B2 JP 7060789 B2 JP7060789 B2 JP 7060789B2 JP 2018013726 A JP2018013726 A JP 2018013726A JP 2018013726 A JP2018013726 A JP 2018013726A JP 7060789 B2 JP7060789 B2 JP 7060789B2
- Authority
- JP
- Japan
- Prior art keywords
- batteries
- power
- electronic components
- information processing
- bbu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
- H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
- H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
- H02J9/061—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems for DC powered loads
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/214—Solid state disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/224—Disk storage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2310/00—The network for supplying or distributing electric power characterised by its spatial reach or by the load
- H02J2310/10—The network having a local or delimited stationary reach
- H02J2310/18—The network being internal to a power source or plant
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Power Sources (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
1つの側面では、本発明は、少数のバッテリを用いてバッテリを冗長化することが可能な電子システム、情報処理装置および制御方法を提供することを目的とする。
〔第1の実施の形態〕
図1は、第1の実施の形態に係る電子システムの構成例および動作例を示す図である。図1に示す電子システムは、2台以上の電子部品と、電子部品の数より1台多いバッテリとを含む。図1では例として、電子システムは、3台の電子部品1a~1cと、4台のバッテリ2a~2dとを含む。また、電子部品1a,1b,1cにそれぞれ対応付けられた選択回路3a,3b,3cが設けられている。
上記構成の電子システムによれば、バッテリ2a~2dのうちどの1台が故障したとしても、選択回路3a~3cの切り替え制御により、電子部品1a~1cのそれぞれに対して、互いに異なる正常なバッテリからの電力を確実に供給できる。例えば、図1の下側に示すように、バッテリ2bが故障したとする。この場合、選択回路3aは、バッテリ2aからの電力を電子部品1aに供給する。選択回路3bは、バッテリ2cからの電力を電子部品1bに供給する。選択回路3cは、バッテリ2dからの電力を電子部品1cに供給する一方、バッテリ2cからの電力供給を遮断する。
〔第2の実施の形態〕
次に、図1に示した電子部品1a~1cの一例としてストレージ制御装置を用いたストレージシステムについて説明する。
図2は、第2の実施の形態に係るストレージシステムの構成例を示す図である。図2に示すストレージシステムは、ストレージ装置1000とホスト装置1100とを含む。ストレージ装置1000には、複数台のCM(Controller Module)と、1台以上のドライブ部と、複数台のPSU(Power Supply Unit)と、複数台のBBU(Battery Backup Unit)とが搭載されている。図2では例として、ストレージ装置1000には、2台のCM100a,100bと、2台のドライブ部200a,200bと、2台のPSU300a,300bと、3台のBBU310a~310cとが搭載されている。なお、後述するように、BBUは、CMの台数より1台多く搭載されている。
CM100a,100bは、ホスト装置1100に接続されている。CM100a,100bは、ホスト装置1100からの要求に応じて、ドライブ部200a,200bに搭載された記憶装置にアクセスするストレージ制御装置である。例えば、ドライブ部200a,200bに搭載された記憶装置の記憶領域を用いた論理ボリュームが、CM100a,100bのそれぞれに対して1つ以上設定される。CM100aは、自装置に設定された論理ボリュームに対するアクセス要求をホスト装置1100から受け付け、要求に応じたアクセス制御処理を実行する。CM100bも同様に、自装置に設定された論理ボリュームに対するアクセス要求をホスト装置1100から受け付け、要求に応じたアクセス制御処理を実行する。
ストレージ装置1000では、論理ボリュームに対するデータの書き込み制御において、キャッシュ領域が用いられる。具体的には、CM100aは、RAM102aにキャッシュ領域を確保し、書き込みデータの一部をキャッシュ領域に一時的に格納しながら、論理ボリュームに対するアクセスを制御する。CM100bも同様に、RAM102bにキャッシュ領域を確保し、読み書きするデータの一部をキャッシュ領域に一時的に格納しながら、論理ボリュームに対するアクセスを制御する。
次に、BBUを冗長化する上での課題について説明する。
停電発生時にBBUが故障していた場合、ダーティデータのバックアップが不可能となる。そのため、BBUの故障に備えてBBUが冗長化される。ここで、図3、図4を用いて、BBUの設置に関する比較例について説明する。
図3に示すストレージ装置2001は、図2に示したストレージ装置1000と同様に、2台のCM100a,100bを有している。また、図2に示したストレージ装置1000と同様に、2台のドライブ部200a,200bと2台のPSU300a,300bも搭載されている。
図4は、BBUの設置に関する第2の比較例を示す図である。なお、図4では、図2、図3と共通の構成要素には同じ符号を付して示している。また、これ以降、CM100a、CM100bをそれぞれCM#0、CM#1と表記し、PSU300a、PSU300bをそれぞれPSU#0、PSU#1と表記し、BBU310a、BBU310b、BBU310c、BBU310dをそれぞれBBU#0、BBU#1、BBU#2、BBU#3と表記する場合がある。
図4の構成においてBBUを冗長化する方法としては、図4に破線で示すように、CM100aに電力を供給するためのもう1台のBBU310c(BBU#2)と、CM100bに電力を供給するためのもう1台のBBU310d(BBU#3)とを追加する方法が考えられる。この方法を採用することで、BBU310a~310dのうちのどれが故障しても、他のBBUからの電力によって、CM100a,100bの両方のキャッシュ領域に含まれるすべてのダーティデータをバックアップメモリに転送できる。
図6は、第2の実施の形態におけるBBUの接続例を示す図である。本実施の形態に係るストレージ装置1000には、CMの台数より1台だけ多い台数のBBUが搭載される。図6の例では、ストレージ装置1000には、2台のCM100a,100bと、3台のBBU310a~310cが搭載される。
図8は、ストレージ装置における通信用のバスの接続例を示す図である。本実施の形態では、CM100aとCM100bとの間は、例えば、PCIe(Peripheral Component Interconnect express)バスを介して接続されて、互いに通信可能になっている。例えば、CM100a,100bは、他方のCMのキャッシュ領域に含まれるダーティデータの量を、PCIeバスを介して収集できる。また、CM100a,100bとBBU310a~310cとの間は、例えば、I2C(登録商標)バスを介して接続されて、互いに通信可能になっている。例えば、CM100a,100bは、BBU310a~310cのそれぞれのバッテリ残量を、I2Cバスを介して取得できる。
図9は、BBUが故障した場合の接続例を示す図である。図9では例として、BBU310aが故障した場合について示している。この場合、CM100a,100bのスイッチ112a,112bは次のように制御される。
図19は、CMが備える処理機能の構成例を示すブロック図である。なお、図19では、例としてCM100aについて説明するが、CM100b~100dもCM100aと同様の処理機能を備える。
アクセス制御部131は、キャッシュ領域121を利用しながら、ホスト装置1100からの要求に応じた所定の論理ボリュームに対するアクセスを制御する。アクセス制御部131は、外部電源から電力が正常に供給されている状態では、論理ボリュームに対する書き込みをライトバック方式で制御する。例えば、ホスト装置1100から論理ボリュームに対するデータの書き込みが要求された場合、アクセス制御部131は、書き込みデータをキャッシュ領域121に書き込み、ホスト装置1100に対して書き込み完了の応答を行う。そして、アクセス制御部131は、その後の所定のタイミングで、キャッシュ領域121に書き込んだ書き込みデータを、ドライブ部200a,200b内のHDDによる記憶領域のうち、論理ボリュームに対応する記憶領域に書き込む。
まず、図20は、正常状態におけるCMの処理手順を示すフローチャートの例である。なお、正常状態とは、外部電源から電力が正常に供給されている状態を示す。CM100aは、正常状態において、図20に示す処理を一定時間ごとに実行する。なお、記憶部120には、ストレージ装置内のデバイスの状態を示すステータス情報が設定されているものとする。
[ステップS23]電源制御部132は、ステップS22での判定結果に基づいて、CM100a内のスイッチ112a,112bを制御する。このとき、電源制御部132は、制御テーブル124に基づいて、スイッチ112a,112bをそれぞれオンにするか、オフにするかを判定する。
[ステップS25]電源制御部132は、バックアップ処理部133に対してバックアップ処理の開始を指示する。バックアップ処理部133は、指示に応じて、キャッシュ領域121のキャッシュデータのうちダーティデータを、記憶部120(RAM102a)からバックアップメモリ104aに転送して退避させる。このとき、バックアップ処理部133は、キャッシュ管理情報122に基づいて、キャッシュ領域121内のキャッシュデータの中からダーティデータを抽出する。また、電源制御部132は、キャッシュ管理情報122および制御テーブル123,124も、バックアップメモリ104aに転送して退避させる。
図22、図23は、復電時におけるCMの処理手順を示すフローチャートの例である。外部電源からの電力供給が復旧すると、PSUからの電力供給が再開される。CM100aは、PSUからの電力によって起動すると、図22の処理を実行する。
[ステップS41]電源制御部132は、ステップS33で収集された、CMの稼働状況を示す情報に基づいて、故障しているCMがあるかを判定する。電源制御部132は、1台のCMが故障している場合、ステップS42の処理を実行し、故障しているCMがない場合、ステップS44の処理を実行する。
上記の第2の実施の形態では、ストレージ装置に搭載されたCMのそれぞれが、他のCMやBBUから収集された情報を用いて、自装置に設けられたスイッチ112a,112bの制御を行った。しかし、他の例として、ストレージ装置に搭載されたCMのうちの1台がマスタCMとなって、すべてのCMのスイッチ112a,112bを統括的に制御してもよい。以下、第3の実施の形態として、この場合の例を説明する。
(付記1) N台の電子部品(ただし、Nは2以上の整数)と、(N+1)台のバッテリと、前記N台の電子部品にそれぞれ対応付けて設けられたN台の選択回路とを有し、
前記N台の電子部品のそれぞれは、前記(N+1)台のバッテリのうちの2台のバッテリに接続され、前記N台の電子部品のそれぞれに接続される2台のバッテリの組合せはすべて異なり、
前記(N+1)台のバッテリのうち(N-1)台のバッテリのそれぞれは、前記N台の電子部品のうちの2台の電子部品に接続され、前記(N-1)台のバッテリのそれぞれに接続される2台の電子部品の組合せはすべて異なり、
前記N台の選択回路のそれぞれは、前記N台の電子部品のうち対応する電子部品に接続された2台のバッテリから出力される電力の少なくとも一方を、駆動電力として前記対応する電子部品に供給する、
電子システム。
付記1に記載の電子システム。
付記1または2に記載の電子システム。
前記N台の電子部品のそれぞれは、記憶装置に対するアクセスを前記キャッシュ領域を用いて制御する制御装置であり、
前記N台の電子部品のそれぞれにおいて、前記制御部は、前記停電が発生したとき、前記対応する選択回路を介して供給される電力を用いて、前記キャッシュ領域に含まれるダーティデータを前記不揮発性メモリに書き込み、
前記正常状態において前記停電が発生したとき、前記N台の電子部品の中から、前記キャッシュ領域に含まれるダーティデータの量が最大の電子部品が、前記一の電子部品として選択される、
付記3に記載の電子システム。
前記外部電源からの電力による前記(N+1)台のバッテリの充電が開始され、
前記N台の電子部品のそれぞれにおいて、前記制御部は、前記キャッシュ領域を用いた前記記憶装置に対するアクセス制御を、書き込み制御方式としてライトスルー方式を用いて再開し、接続されているバッテリの残量が所定量に達すると、前記書き込み制御方式をライトバック方式に切り替える、
付記4に記載の電子システム。
電力の供給を受けて駆動する負荷と、
前記負荷に供給する電力を制御する制御部と、
を有し、
前記情報処理装置を含むN台の情報処理装置(ただし、Nは2以上の整数)のそれぞれは、(N+1)台のバッテリのうちの2台のバッテリに接続され、前記N台の情報処理装置のそれぞれに接続される2台のバッテリの組合せはすべて異なり、
前記(N+1)台のバッテリのうち(N-1)台のバッテリのそれぞれは、前記N台の情報処理装置のうちの2台の情報処理装置に接続され、前記(N-1)台のバッテリのそれぞれに接続される2台の情報処理装置の組合せはすべて異なり、
前記N台の情報処理装置のそれぞれに対応付けてN台の選択回路が設けられ、前記N台の選択回路のそれぞれは、前記N台の情報処理装置のうち対応する情報処理装置に接続された2台のバッテリから出力される電力の少なくとも一方を、駆動電力として前記対応する情報処理装置に供給し、
前記制御部は、前記N台の選択回路のうち前記情報処理装置に対応する一の選択回路において、前記情報処理装置に接続された2台のバッテリのうちどのバッテリから出力される電力を前記負荷に供給するかを、前記(N+1)台のバッテリの故障発生状況に基づいて制御する、
情報処理装置。
付記6に記載の情報処理装置。
付記6または7に記載の情報処理装置。
前記制御部は、
前記停電が発生したとき、前記一の選択回路を介して供給される電力を用いて、前記キャッシュ領域に含まれるダーティデータを前記不揮発性メモリに書き込み、
前記正常状態において前記停電が発生した場合には、前記N台の電子部品の中から、前記キャッシュ領域に含まれるダーティデータの量が最大の電子部品が、前記一の電子部品として選択されるように、前記一の選択回路の動作を制御する、
付記8に記載の情報処理装置。
前記外部電源からの電力による前記(N+1)台のバッテリの充電が開始され、
前記制御部は、前記キャッシュ領域を用いた前記記憶装置に対するアクセス制御を、書き込み制御方式としてライトスルー方式を用いて再開し、接続されているバッテリの残量が所定量に達すると、前記書き込み制御方式をライトバック方式に切り替える、
付記9に記載の情報処理装置。
前記コンピュータを含むN台のコンピュータ(ただし、Nは2以上の整数)のそれぞれは、(N+1)台のバッテリのうちの2台のバッテリに接続され、前記N台のコンピュータのそれぞれに接続される2台のバッテリの組合せはすべて異なり、
前記(N+1)台のバッテリのうち(N-1)台のバッテリのそれぞれは、前記N台のコンピュータのうちの2台のコンピュータに接続され、前記(N-1)台のバッテリのそれぞれに接続される2台のコンピュータの組合せはすべて異なり、
前記N台のコンピュータのそれぞれに対応付けてN台の選択回路が設けられ、前記N台の選択回路のそれぞれは、前記N台のコンピュータのうち対応するコンピュータに接続された2台のバッテリから出力される電力の少なくとも一方を、駆動電力として前記対応するコンピュータに供給し、
前記電力の制御では、前記N台の選択回路のうち前記コンピュータに対応する一の選択回路において、前記コンピュータに接続された2台のバッテリのうちどのバッテリから出力される電力を前記負荷に供給するかを、前記(N+1)台のバッテリの故障発生状況に基づいて制御する、
制御方法。
2a~2d バッテリ
3a~3c 選択回路
Claims (6)
- N台の電子部品(ただし、Nは2以上の整数)と、(N+1)台のバッテリと、前記N台の電子部品にそれぞれ対応付けて設けられたN台の選択回路とを有し、
前記N台の電子部品のそれぞれは、前記(N+1)台のバッテリのうちの2台のバッテリに接続され、前記N台の電子部品のそれぞれに接続される2台のバッテリの組合せはすべて異なり、
前記(N+1)台のバッテリのうち(N-1)台のバッテリのそれぞれは、前記N台の電子部品のうちの2台の電子部品に接続され、前記(N-1)台のバッテリのそれぞれに接続される2台の電子部品の組合せはすべて異なり、
前記N台の選択回路のそれぞれは、前記N台の電子部品のうち対応する電子部品に接続された2台のバッテリから出力される電力の少なくとも一方を、駆動電力として前記対応する電子部品に供給し、
前記(N+1)台のバッテリが正常に動作している正常状態において、外部電源からの前記N台の電子部品に対する電力供給が停止した停電が発生したとき、前記N台の電子部品のうち一の電子部品に対して前記(N+1)台のバッテリのうち2台のバッテリから電力が供給され、残りの(N-1)台の電子部品に対して前記(N+1)台のバッテリのうち1台のバッテリから電力が供給されるように、前記N台の選択回路の動作が制御される、
電子システム。 - 前記(N+1)台のバッテリのうち一のバッテリが故障したとき、前記一のバッテリ以外のN台のバッテリと前記N台の電子部品との間で一対一で電力が授受されるように、前記N台の選択回路の動作が制御される、
請求項1に記載の電子システム。 - 前記N台の電子部品のそれぞれは、制御部と、キャッシュ領域を含む揮発性メモリと、不揮発性メモリとを有し、
前記N台の電子部品のそれぞれは、記憶装置に対するアクセスを前記キャッシュ領域を用いて制御する制御装置であり、
前記N台の電子部品のそれぞれにおいて、前記制御部は、前記停電が発生したとき、前記対応する選択回路を介して供給される電力を用いて、前記キャッシュ領域に含まれるダーティデータを前記不揮発性メモリに書き込み、
前記正常状態において前記停電が発生したとき、前記N台の電子部品の中から、前記キャッシュ領域に含まれるダーティデータの量が最大の電子部品が、前記一の電子部品として選択される、
請求項1に記載の電子システム。 - 前記外部電源からの電力供給が復旧したとき、
前記外部電源からの電力による前記(N+1)台のバッテリの充電が開始され、
前記N台の電子部品のそれぞれにおいて、前記制御部は、前記キャッシュ領域を用いた前記記憶装置に対するアクセス制御を、書き込み制御方式としてライトスルー方式を用いて再開し、接続されているバッテリの残量が所定量に達すると、前記書き込み制御方式をライトバック方式に切り替える、
請求項3に記載の電子システム。 - 情報処理装置において、
電力の供給を受けて駆動する負荷と、
前記負荷に供給する電力を制御する制御部と、
を有し、
前記情報処理装置を含むN台の情報処理装置(ただし、Nは2以上の整数)のそれぞれは、(N+1)台のバッテリのうちの2台のバッテリに接続され、前記N台の情報処理装置のそれぞれに接続される2台のバッテリの組合せはすべて異なり、
前記(N+1)台のバッテリのうち(N-1)台のバッテリのそれぞれは、前記N台の情報処理装置のうちの2台の情報処理装置に接続され、前記(N-1)台のバッテリのそれぞれに接続される2台の情報処理装置の組合せはすべて異なり、
前記N台の情報処理装置のそれぞれに対応付けてN台の選択回路が設けられ、前記N台の選択回路のそれぞれは、前記N台の情報処理装置のうち対応する情報処理装置に接続された2台のバッテリから出力される電力の少なくとも一方を、駆動電力として前記対応する情報処理装置に供給し、
前記制御部は、
前記N台の選択回路のうち前記情報処理装置に対応する一の選択回路において、前記情報処理装置に接続された2台のバッテリのうちどのバッテリから出力される電力を前記負荷に供給するかを、前記(N+1)台のバッテリの故障発生状況に基づいて制御し、
前記(N+1)台のバッテリが正常に動作している正常状態において、外部電源からの前記N台の情報処理装置に対する電力供給が停止した停電が発生したとき、前記N台の情報処理装置のうち一の情報処理装置に対して前記(N+1)台のバッテリのうち2台のバッテリから電力が供給され、残りの(N-1)台の情報処理装置に対して前記(N+1)台のバッテリのうち1台のバッテリから電力が供給されるように、前記一の選択回路の動作を制御する、
情報処理装置。 - コンピュータが、前記コンピュータに含まれる負荷に供給する電力を制御する制御方法であって、
前記コンピュータを含むN台のコンピュータ(ただし、Nは2以上の整数)のそれぞれは、(N+1)台のバッテリのうちの2台のバッテリに接続され、前記N台のコンピュータのそれぞれに接続される2台のバッテリの組合せはすべて異なり、
前記(N+1)台のバッテリのうち(N-1)台のバッテリのそれぞれは、前記N台のコンピュータのうちの2台のコンピュータに接続され、前記(N-1)台のバッテリのそれぞれに接続される2台のコンピュータの組合せはすべて異なり、
前記N台のコンピュータのそれぞれに対応付けてN台の選択回路が設けられ、前記N台の選択回路のそれぞれは、前記N台のコンピュータのうち対応するコンピュータに接続された2台のバッテリから出力される電力の少なくとも一方を、駆動電力として前記対応するコンピュータに供給し、
前記電力の制御では、
前記N台の選択回路のうち前記コンピュータに対応する一の選択回路において、前記コンピュータに接続された2台のバッテリのうちどのバッテリから出力される電力を前記負荷に供給するかを、前記(N+1)台のバッテリの故障発生状況に基づいて制御し、
前記(N+1)台のバッテリが正常に動作している正常状態において、外部電源からの前記N台のコンピュータに対する電力供給が停止した停電が発生したとき、前記N台のコンピュータのうち一のコンピュータに対して前記(N+1)台のバッテリのうち2台のバッテリから電力が供給され、残りの(N-1)台のコンピュータに対して前記(N+1)台のバッテリのうち1台のバッテリから電力が供給されるように、前記N台の選択回路の動作が制御される、
制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013726A JP7060789B2 (ja) | 2018-01-30 | 2018-01-30 | 電子システム、情報処理装置および制御方法 |
US16/222,394 US10809788B2 (en) | 2018-01-30 | 2018-12-17 | Electronic system, information processing device, and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018013726A JP7060789B2 (ja) | 2018-01-30 | 2018-01-30 | 電子システム、情報処理装置および制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019133316A JP2019133316A (ja) | 2019-08-08 |
JP7060789B2 true JP7060789B2 (ja) | 2022-04-27 |
Family
ID=67391475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018013726A Active JP7060789B2 (ja) | 2018-01-30 | 2018-01-30 | 電子システム、情報処理装置および制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10809788B2 (ja) |
JP (1) | JP7060789B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11416147B2 (en) * | 2018-09-06 | 2022-08-16 | International Business Machines Corporation | Rack-power-controller-initiated data protection |
US11550676B2 (en) | 2018-09-06 | 2023-01-10 | International Business Machines Corporation | Hardware-management-console-initiated data protection |
US11456615B2 (en) * | 2019-03-29 | 2022-09-27 | Intel Corporation | Battery backup system redundancy |
JP2020205664A (ja) * | 2019-06-14 | 2020-12-24 | マツダ株式会社 | 移動体の電源制御装置 |
US11030100B1 (en) * | 2019-11-18 | 2021-06-08 | International Business Machines Corporation | Expansion of HBA write cache using NVDIMM |
US11237611B2 (en) * | 2020-05-08 | 2022-02-01 | Dell Products L.P. | Systems and methods for determining real-time workload power supply units and enhanced redundancy reporting |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152496A (ja) | 1998-10-30 | 2000-05-30 | Hewlett Packard Co <Hp> | 電源をセグメント又はリングに接続することによって冗長電力を供給する方法及び装置 |
JP2010026941A (ja) | 2008-07-23 | 2010-02-04 | Hitachi Ltd | 複数のバッテリモジュールを有するストレージシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7114658B2 (en) * | 2004-10-08 | 2006-10-03 | Lsi Logic Corporation | Intelligent transportable memory apparatus and method for charging a battery for a memory in an intelligent transportable memory apparatus |
JP4392660B2 (ja) | 2004-12-02 | 2010-01-06 | 日本電気株式会社 | 冗長化システムの電源バックアップ方法および装置 |
JP4561462B2 (ja) | 2005-05-06 | 2010-10-13 | 富士通株式会社 | ダーティデータ処理方法、ダーティデータ処理装置およびダーティデータ処理プログラム |
JP4662550B2 (ja) * | 2005-10-20 | 2011-03-30 | 株式会社日立製作所 | ストレージシステム |
GB2468137A (en) * | 2009-02-25 | 2010-09-01 | Advanced Risc Mach Ltd | Blade server with on board battery power |
-
2018
- 2018-01-30 JP JP2018013726A patent/JP7060789B2/ja active Active
- 2018-12-17 US US16/222,394 patent/US10809788B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000152496A (ja) | 1998-10-30 | 2000-05-30 | Hewlett Packard Co <Hp> | 電源をセグメント又はリングに接続することによって冗長電力を供給する方法及び装置 |
JP2010026941A (ja) | 2008-07-23 | 2010-02-04 | Hitachi Ltd | 複数のバッテリモジュールを有するストレージシステム |
Also Published As
Publication number | Publication date |
---|---|
US20190235599A1 (en) | 2019-08-01 |
JP2019133316A (ja) | 2019-08-08 |
US10809788B2 (en) | 2020-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7060789B2 (ja) | 電子システム、情報処理装置および制御方法 | |
US8117376B2 (en) | Storage system and control method thereof | |
US7607035B2 (en) | Disk array apparatus and method for controlling the same | |
US7975168B2 (en) | Storage system executing parallel correction write | |
US6654831B1 (en) | Using multiple controllers together to create data spans | |
US8327069B2 (en) | Storage system and storage control apparatus provided with cache memory group including volatile memory and nonvolatile memory | |
US20120233398A1 (en) | Storage system and data management method | |
JP2004021989A (ja) | データをバックアップする方法 | |
JP2005276196A (ja) | ドライブ故障に続いてドライブリカバリを行うためのシステムおよび方法 | |
JP2011170589A (ja) | ストレージ制御装置、ストレージ装置およびストレージ制御方法 | |
JP2005301419A (ja) | ディスクアレイ装置およびそのデータ処理方法 | |
JP2006031630A (ja) | ストレージ装置及びストレージ装置の消費電力制御方法 | |
US20100115310A1 (en) | Disk array apparatus | |
US11409471B2 (en) | Method and apparatus for performing data access management of all flash array server | |
US20180018245A1 (en) | Storage system and management apparatus | |
WO2021088367A1 (zh) | 数据恢复方法及相关设备 | |
JP2010049637A (ja) | 計算機システム、ストレージシステム及び構成管理方法 | |
JP2000357059A (ja) | ディスクアレイ装置 | |
US20190073147A1 (en) | Control device, method and non-transitory computer-readable storage medium | |
US9047232B2 (en) | Storage apparatus and controlling method for data transmission based on control information | |
US20230244385A1 (en) | Storage apparatus and control method | |
US10528275B2 (en) | Storage system, storage control device, and method of controlling a storage system | |
US11385815B2 (en) | Storage system | |
JP5773446B2 (ja) | 記憶装置、冗長性回復方法、およびプログラム | |
JP7060806B2 (ja) | 情報処理装置、データ管理方法およびデータ管理プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201110 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20201126 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20201126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220328 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7060789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |