JP7058813B1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7058813B1 JP7058813B1 JP2021574233A JP2021574233A JP7058813B1 JP 7058813 B1 JP7058813 B1 JP 7058813B1 JP 2021574233 A JP2021574233 A JP 2021574233A JP 2021574233 A JP2021574233 A JP 2021574233A JP 7058813 B1 JP7058813 B1 JP 7058813B1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- hole
- back surface
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 239000000463 material Substances 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 36
- 239000012778 molding material Substances 0.000 claims description 11
- 238000005336 cracking Methods 0.000 abstract description 6
- 230000007547 defect Effects 0.000 abstract description 5
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 238000000465 moulding Methods 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000002265 prevention Effects 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
図1は、本願の実施の形態1に係る半導体装置501の構成を示す図である。図1(a)は半導体装置501の裏面図であり、図1(b)は図1(a)のAA矢視断面図である。図1(a)および図1(b)に示すように、半導体装置501は、半導体チップ4、電子部品3、基板2、裏面導体5a、5b、ワイヤ11およびモールド材1からなる。
実施の形態1では、個片10の四方の角部の領域に穴6を設けた場合について説明したが、実施の形態2では、ダイシングライン7上に設けた場合について説明する。
実施の形態2では、ダイシングで形成する個片10の長辺および短辺でのダイシングライン7上の任意の位置に穴6を形成した場合について説明したが、実施の形態3では、裏面導体5bの位置とずらして形成する場合について説明する。
実施の形態2および実施の形態3では、ダイシングライン7上に、円形、正方形または+形の穴を設けた場合について説明したが、実施の形態4では、スリット形の穴を設けた場合について説明する。
実施の形態4では、個片10の長辺と短辺にスリット穴8を設けた場合について説明したが、実施の形態5では、個片10の角部も含むスリット穴を設けた場合について説明する。
実施の形態6では、さらに基板にトンネルを設ける場合について説明する。
実施の形態7では、キャビティ部12において基板と裏面導体との間に隙間を形成する場合について説明する。
Claims (8)
- 基板と、
前記基板の中央部の表面側に形成された開口部を有するキャビティと、
前記キャビティの底面として形成された前記基板の裏面導体と、
前記裏面導体に実装された半導体チップと、
前記半導体チップと前記基板を覆うモールド材と、
を備え、
前記モールド材は、前記基板に設けられた穴を介して前記基板の表面側と裏面側が接続され、
前記穴は、ダイシングライン上に形成されたことを特徴とする半導体装置。 - 前記穴は、ダイシングライン上で、裏面導体の位置に対応する位置からずらして設けられたことを特徴とする請求項1に記載の半導体装置。
- 前記穴は、矩形の前記基板の角部を含むことを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記穴は、前記キャビティの底部にも設けられたことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
- 前記穴は、矩形の前記基板の角部の領域にも形成されたことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記穴は、断面形状が円形、正方形、+形またはL字形であることを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置。
- 前記穴は、断面形状がスリット状であることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。
- 前記基板の内部に、面方向に前記穴と前記キャビティを接続する貫通路を設けたことを特徴とする請求項1から請求項7のいずれか1項に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2021/031081 WO2023026381A1 (ja) | 2021-08-25 | 2021-08-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7058813B1 true JP7058813B1 (ja) | 2022-04-22 |
JPWO2023026381A1 JPWO2023026381A1 (ja) | 2023-03-02 |
Family
ID=81291876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021574233A Active JP7058813B1 (ja) | 2021-08-25 | 2021-08-25 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7058813B1 (ja) |
CN (1) | CN117836929A (ja) |
WO (1) | WO2023026381A1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077033A (ja) * | 1993-06-17 | 1995-01-10 | Ibiden Co Ltd | 電子部品搭載装置の製造方法 |
JPH0846085A (ja) * | 1994-08-02 | 1996-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH0888292A (ja) * | 1994-09-19 | 1996-04-02 | Shinko Electric Ind Co Ltd | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 |
JPH1126647A (ja) * | 1997-07-07 | 1999-01-29 | Sharp Corp | 光半導体装置 |
JP2007027433A (ja) * | 2005-07-15 | 2007-02-01 | Mitsubishi Cable Ind Ltd | 発光装置 |
-
2021
- 2021-08-25 WO PCT/JP2021/031081 patent/WO2023026381A1/ja active Application Filing
- 2021-08-25 CN CN202180101659.4A patent/CN117836929A/zh active Pending
- 2021-08-25 JP JP2021574233A patent/JP7058813B1/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH077033A (ja) * | 1993-06-17 | 1995-01-10 | Ibiden Co Ltd | 電子部品搭載装置の製造方法 |
JPH0846085A (ja) * | 1994-08-02 | 1996-02-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH0888292A (ja) * | 1994-09-19 | 1996-04-02 | Shinko Electric Ind Co Ltd | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 |
JPH1126647A (ja) * | 1997-07-07 | 1999-01-29 | Sharp Corp | 光半導体装置 |
JP2007027433A (ja) * | 2005-07-15 | 2007-02-01 | Mitsubishi Cable Ind Ltd | 発光装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2023026381A1 (ja) | 2023-03-02 |
CN117836929A (zh) | 2024-04-05 |
JPWO2023026381A1 (ja) | 2023-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3959579A (en) | Apertured semi-conductor device mounted on a substrate | |
TWI401778B (zh) | 半導體晶片封裝 | |
US7791192B1 (en) | Circuit for and method of implementing a capacitor in an integrated circuit | |
JP4799385B2 (ja) | 樹脂封止型半導体装置の製造方法およびそのための配線基板 | |
US7531895B2 (en) | Integrated circuit package and method of manufacture thereof | |
JP2009105362A (ja) | 半導体装置とその製造方法および半導体基板 | |
US20220384376A1 (en) | Package structure of semiconductor device with improved bonding between the substrates | |
JP7058813B1 (ja) | 半導体装置 | |
JP2016009870A (ja) | 基板及び半導体パッケージの製造方法 | |
CN101071799A (zh) | 树脂封装型半导体器件的制造方法及其所用的布线基板 | |
US11049796B2 (en) | Manufacturing method of packaging device | |
US9847294B2 (en) | Semiconductor device allowing metal layer routing formed directly under metal pad | |
KR101779701B1 (ko) | 제조 장치 및 제조 방법 | |
TW201916317A (zh) | 半導體裝置 | |
US20220028832A1 (en) | Multi-chip package structure | |
KR100671808B1 (ko) | 반도체 장치 | |
US20240145330A1 (en) | Semiconductor device | |
US10249573B2 (en) | Semiconductor device package with a stress relax pattern | |
WO2021220373A1 (ja) | 半導体装置 | |
JPWO2020203506A1 (ja) | 電力増幅装置 | |
JP2014116513A (ja) | 電子装置 | |
KR20020054476A (ko) | 반도체 칩 패키지용 인쇄회로기판 | |
JP2008227317A (ja) | 半導体装置、そのための配線基板、封止金型、および製造方法 | |
US20220028831A1 (en) | Multi-chip package structure | |
TWI672773B (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211214 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211214 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20211214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220412 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7058813 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |