JP7052293B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP7052293B2
JP7052293B2 JP2017211337A JP2017211337A JP7052293B2 JP 7052293 B2 JP7052293 B2 JP 7052293B2 JP 2017211337 A JP2017211337 A JP 2017211337A JP 2017211337 A JP2017211337 A JP 2017211337A JP 7052293 B2 JP7052293 B2 JP 7052293B2
Authority
JP
Japan
Prior art keywords
metal film
recess
electrode
surface electrode
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017211337A
Other languages
Japanese (ja)
Other versions
JP2019083296A (en
Inventor
良輔 椎崎
寿 石間伏
奏 永吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017211337A priority Critical patent/JP7052293B2/en
Publication of JP2019083296A publication Critical patent/JP2019083296A/en
Application granted granted Critical
Publication of JP7052293B2 publication Critical patent/JP7052293B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本明細書に開示する技術は、半導体装置に関する。 The techniques disclosed herein relate to semiconductor devices.

特許文献１には半導体装置が開示されている。特許文献１の半導体装置は、半導体基板と、半導体基板の表面を覆っている電極と、その電極の表面に接合材を介して固定されている導電板とを備えている。 Patent Document 1 discloses a semiconductor device. The semiconductor device of Patent Document 1 includes a semiconductor substrate, an electrode covering the surface of the semiconductor substrate, and a conductive plate fixed to the surface of the electrode via a joining material.

特開２０１６－４６４９７号公報Japanese Unexamined Patent Publication No. 2016-46497

特許文献１の半導体装置では、半導体基板が通電によって発熱すると、装置内部で熱応力が発生する。そうすると、発生した熱応力に起因して電極にひずみが生じることがある。電極に生じるひずみの量が大きくなると、半導体装置の故障の原因になることがある。そこで本明細書は、電極に生じるひずみの量を抑制することができる技術を提供する。 In the semiconductor device of Patent Document 1, when the semiconductor substrate generates heat by energization, thermal stress is generated inside the device. Then, the electrode may be distorted due to the generated thermal stress. If the amount of strain generated in the electrodes is large, it may cause a failure of the semiconductor device. Therefore, the present specification provides a technique capable of suppressing the amount of strain generated in an electrode.

本明細書に開示する半導体装置は、半導体基板と、前記半導体基板の表面を覆っている表面電極と、前記表面電極の表面の外周部を覆っている保護膜と、前記保護膜に覆われていない前記表面電極の表面の内部側を覆っている金属膜と、前記金属膜の表面に接合材を介して固定されている導電板と、を備えている。この半導体装置は、前記表面電極の前記表面の前記外周部と前記内側部との境界において、前記表面電極と前記保護膜と前記金属膜の三者が互いに接触する接触点を有しており、前記表面電極の前記表面に沿う方向において前記接触点から前記金属膜側へ１００μｍ以上離れた位置の前記金属膜の前記表面に凹部が形成されており、前記凹部に前記接合材が充填されている。 The semiconductor device disclosed in the present specification is covered with a semiconductor substrate, a surface electrode covering the surface of the semiconductor substrate, a protective film covering the outer peripheral portion of the surface of the surface electrode, and the protective film. It includes a metal film that covers the inner side of the surface of the surface electrode, and a conductive plate that is fixed to the surface of the metal film via a bonding material. This semiconductor device has a contact point where the surface electrode, the protective film, and the metal film come into contact with each other at the boundary between the outer peripheral portion and the inner portion of the surface of the surface electrode. A recess is formed on the surface of the metal film at a position 100 μm or more away from the contact point on the metal film side in the direction along the surface of the surface electrode, and the recess is filled with the bonding material. ..

上記の構成では、半導体基板が通電によって発熱すると、その熱が表面電極と保護膜と金属膜に伝わる。そうすると、表面電極と保護膜と金属膜が熱膨張することによって、それぞれに熱応力が発生する。このとき、表面電極と保護膜と金属膜が互いに接触している接触点を有する構成では、その接触点における熱応力が特に大きくなる傾向がある。そこで、上記の構成では、表面電極の表面に沿う方向において接触点から金属膜側へ１００μｍ以上離れた位置の金属膜の表面に凹部が形成されており、凹部に接合材が充填されている構成を採用した。この構成によれば、金属膜の表面に形成されている凹部に接合材が充填されることによって、金属膜の表面より上の接合材の量を減らすことができ、接合材の表面の傾斜角度（すなわち、フィレット角度）を緩やかにすることができる。これにより、接触点における熱応力に起因して表面電極にひずみが生じたとしても、そのひずみの量を抑制することができる。接触点から金属膜側へ１００μｍ以上離れた位置に凹部を形成することによって、表面電極に生じるひずみの量を抑制することができることが見出された。 In the above configuration, when the semiconductor substrate generates heat by energization, the heat is transferred to the surface electrode, the protective film, and the metal film. Then, thermal stress is generated in each of the surface electrode, the protective film, and the metal film due to thermal expansion. At this time, in a configuration having a contact point where the surface electrode, the protective film, and the metal film are in contact with each other, the thermal stress at the contact point tends to be particularly large. Therefore, in the above configuration, a recess is formed on the surface of the metal film at a position 100 μm or more away from the contact point on the metal film side in the direction along the surface of the surface electrode, and the recess is filled with a bonding material. It was adopted. According to this configuration, by filling the recess formed on the surface of the metal film with the bonding material, the amount of the bonding material above the surface of the metal film can be reduced, and the inclination angle of the surface of the bonding material can be reduced. (That is, the fillet angle) can be relaxed. As a result, even if the surface electrode is distorted due to the thermal stress at the contact point, the amount of the strain can be suppressed. It has been found that the amount of strain generated in the surface electrode can be suppressed by forming the recess at a position 100 μm or more away from the contact point on the metal film side.

実施例に係る半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on Example. 図１の要部IIの拡大図である。It is an enlarged view of the main part II of FIG. 図２の要部IIIの拡大図である。It is an enlarged view of the main part III of FIG. 図１のIV‐IV断面図である。FIG. 6 is a sectional view taken along line IV-IV of FIG. 金属膜の表面に凹部を形成する方法の一例を説明する図である。It is a figure explaining an example of the method of forming a recess on the surface of a metal film. 接触点から凹部までの距離Ｌと、表面電極のひずみの量との関係を示すグラフである。It is a graph which shows the relationship between the distance L from a contact point to a recess, and the amount of strain of a surface electrode.

実施例に係る半導体装置について図面を参照して説明する。図１及び図２に示すように、実施例に係る半導体装置１は、半導体基板２と、半導体基板２の表面２１を覆っている表面電極４と、表面電極４の表面４１を覆っている保護膜５と、表面電極４の表面４１と保護膜５の表面５１を覆っている金属膜６を備えている。また、半導体装置１は、金属膜６の表面６１にはんだ９１を介して固定されている導電板３と、導電板３の表面にはんだ９２を介して固定されている表面側放熱板８１を備えている。また、半導体装置１は、半導体基板２の裏面を覆っている裏面電極７と、裏面電極７の裏面にはんだ９３を介して固定されている裏面側放熱板８２を備えている。なお、図１及び図２の上側が表面側であり、下側が裏面側である。 The semiconductor device according to the embodiment will be described with reference to the drawings. As shown in FIGS. 1 and 2, the semiconductor device 1 according to the embodiment includes a semiconductor substrate 2, a surface electrode 4 covering the surface 21 of the semiconductor substrate 2, and a protection covering the surface 41 of the surface electrode 4. A film 5 and a metal film 6 covering the surface 41 of the surface electrode 4 and the surface 51 of the protective film 5 are provided. Further, the semiconductor device 1 includes a conductive plate 3 fixed to the surface 61 of the metal film 6 via solder 91, and a surface-side heat radiating plate 81 fixed to the surface of the conductive plate 3 via solder 92. ing. Further, the semiconductor device 1 includes a back surface electrode 7 that covers the back surface of the semiconductor substrate 2, and a back surface side heat sink 82 that is fixed to the back surface of the back surface electrode 7 via solder 93. The upper side of FIGS. 1 and 2 is the front surface side, and the lower side is the back surface side.

半導体基板２は、例えばシリコン（Ｓｉ）や炭化ケイ素（ＳｉＣ）等から形成されている。半導体基板２には、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の素子構造が形成されている。素子構造が例えばＩＧＢＴである場合、半導体基板２には、エミッタ領域、コレクタ領域、ボディ領域、ドリフト領域、ゲート電極などが形成されている（図示省略）。半導体基板２は、動作時に発熱する。 The semiconductor substrate 2 is made of, for example, silicon (Si), silicon carbide (SiC), or the like. The semiconductor substrate 2 is formed with an element structure such as an IGBT (Insulated Gate Bipolar Transistor) or a MOSFET (Metal Oxide Semiconductor Field Effect Transistor). When the element structure is, for example, an IGBT, the semiconductor substrate 2 is formed with an emitter region, a collector region, a body region, a drift region, a gate electrode, and the like (not shown). The semiconductor substrate 2 generates heat during operation.

表面電極４は、導電性を有している。表面電極４は、例えばアルミシリコン合金（ＡｌＳｉ）から形成されている。表面電極４は、半導体基板２に形成されているエミッタ領域と導通している。 The surface electrode 4 has conductivity. The surface electrode 4 is formed of, for example, an aluminum silicon alloy (AlSi). The surface electrode 4 is conductive with an emitter region formed on the semiconductor substrate 2.

保護膜５は、表面電極４の一部を覆っている。表面電極４には保護膜５に覆われている部分と覆われていない部分が存在している。保護膜５は、表面電極４の表面４１の外周部４２を覆っている。また、保護膜５は、表面電極４の外周端４６を覆っている。保護膜５は、表面電極４の周方向に沿って延びている（図示省略）。保護膜５は、表面電極４の全周にわたって延びており、表面電極４を囲んでいる。保護膜５は、樹脂から形成されており、絶縁性を有している。保護膜５は、例えばポリイミド（ＰＩ）から形成されている。保護膜５の内周端５５の位置では、表面電極４と保護膜５と金属膜６の三者が互いに接触している。この部分を接触点１０１と呼ぶ。接触点１０１は、三重点と呼ばれることもある。また、図３に示すように、保護膜５の表面５１は、内面部５３と上面部５２を備えている。内面部５３は、表面電極４の表面４１に対して傾斜している。内面部５３は、表面電極４の表面４１から斜め上方に延びている。上面部５２は、内面部５３の上部から表面電極４の表面４１に沿う方向に延びている。 The protective film 5 covers a part of the surface electrode 4. The surface electrode 4 has a portion covered with the protective film 5 and a portion not covered with the protective film 5. The protective film 5 covers the outer peripheral portion 42 of the surface 41 of the surface electrode 4. Further, the protective film 5 covers the outer peripheral end 46 of the surface electrode 4. The protective film 5 extends along the circumferential direction of the surface electrode 4 (not shown). The protective film 5 extends over the entire circumference of the surface electrode 4 and surrounds the surface electrode 4. The protective film 5 is made of a resin and has an insulating property. The protective film 5 is formed of, for example, polyimide (PI). At the position of the inner peripheral end 55 of the protective film 5, the surface electrode 4, the protective film 5, and the metal film 6 are in contact with each other. This portion is called a contact point 101. The contact point 101 is sometimes called a triple point. Further, as shown in FIG. 3, the surface 51 of the protective film 5 includes an inner surface portion 53 and an upper surface portion 52. The inner surface portion 53 is inclined with respect to the surface 41 of the surface electrode 4. The inner surface portion 53 extends diagonally upward from the surface 41 of the surface electrode 4. The upper surface portion 52 extends from the upper portion of the inner surface portion 53 in a direction along the surface 41 of the surface electrode 4.

金属膜６は、導電性を有している。金属膜６は、例えばニッケル（Ｎｉ）から形成されている。金属膜６は、保護膜５の表面５１の内面部５３を覆っている。保護膜５の表面５１の上面部５２は金属膜６に覆われていない。金属膜６は、保護膜５の内周端５５を覆っている。また、金属膜６は、保護膜５に覆われていない表面電極４の表面４１も覆っている。金属膜６は、表面電極４の表面４１の内側部４４を覆っている。表面電極４の表面４１の内側部４４は、保護膜５に覆われている外周部４２よりも内側の部分である。金属膜６は、保護膜５と表面電極４に接触している。表面電極４の表面４１の外周部４２と内側部４４との境界において、表面電極４と保護膜５と金属膜６の三者が互いに接触する接触点１０１が形成されている。 The metal film 6 has conductivity. The metal film 6 is formed of, for example, nickel (Ni). The metal film 6 covers the inner surface portion 53 of the surface 51 of the protective film 5. The upper surface portion 52 of the surface 51 of the protective film 5 is not covered with the metal film 6. The metal film 6 covers the inner peripheral end 55 of the protective film 5. The metal film 6 also covers the surface 41 of the surface electrode 4 which is not covered by the protective film 5. The metal film 6 covers the inner portion 44 of the surface 41 of the surface electrode 4. The inner portion 44 of the surface 41 of the surface electrode 4 is a portion inside the outer peripheral portion 42 covered with the protective film 5. The metal film 6 is in contact with the protective film 5 and the surface electrode 4. At the boundary between the outer peripheral portion 42 and the inner portion 44 of the surface 41 of the surface electrode 4, a contact point 101 is formed in which the surface electrode 4, the protective film 5, and the metal film 6 come into contact with each other.

金属膜６の表面６１には凹部６２が形成されている。凹部６２は、接触点１０１よりも内側（図３の右側）に形成されている。表面電極４の表面４１に沿う方向（ｘ方向）において接触点１０１から金属膜６側（図３の右側）へ１００μｍ以上離れた位置の金属膜６の表面６１に凹部６２が形成されている。接触点１０１から凹部６２の中央部までの距離Ｌは１００μｍ以上である。また、凹部６２の外側（図３の左側）の端部６２３が、接触点１０１から金属膜６側（図３の右側）へ１００μｍ以上離れた位置に存在することが好ましい。また、表面電極４の表面４１に沿う方向（ｘ方向）において接触点１０１から金属膜６側（図３の右側）へ２７０μｍ以上離れた位置の金属膜６の表面６１に凹部６２が形成されていることがより好ましい。すなわち、接触点１０１から凹部６２までの距離Ｌは２７０μｍ以上であることが好ましい。また、凹部６２の外側（図３の左側）の端部６２３が、接触点１０１から金属膜６側（図３の右側）へ２７０μｍ以上離れた位置に存在することがより好ましい。また、凹部６２は、導電板３の外周端３６よりも外側（図３の左側）に形成されている。凹部６２の内側（図３の右側）の端部６２２が、導電板３の外周端３６よりも外側（図３の左側）の位置に存在する。 A recess 62 is formed on the surface 61 of the metal film 6. The recess 62 is formed inside the contact point 101 (on the right side in FIG. 3). A recess 62 is formed on the surface 61 of the metal film 6 at a position 100 μm or more away from the contact point 101 on the metal film 6 side (right side in FIG. 3) in the direction (x direction) along the surface 41 of the surface electrode 4. The distance L from the contact point 101 to the central portion of the recess 62 is 100 μm or more. Further, it is preferable that the end portion 623 on the outside of the recess 62 (left side in FIG. 3) is located at a position separated from the contact point 101 on the metal film 6 side (right side in FIG. 3) by 100 μm or more. Further, a recess 62 is formed on the surface 61 of the metal film 6 at a position 270 μm or more away from the contact point 101 on the metal film 6 side (right side in FIG. 3) in the direction (x direction) along the surface 41 of the surface electrode 4. It is more preferable to be there. That is, the distance L from the contact point 101 to the recess 62 is preferably 270 μm or more. Further, it is more preferable that the end portion 623 on the outside of the recess 62 (left side in FIG. 3) is present at a position separated from the contact point 101 on the metal film 6 side (right side in FIG. 3) by 270 μm or more. Further, the recess 62 is formed on the outer side (left side in FIG. 3) of the outer peripheral end 36 of the conductive plate 3. The inner (right side of FIG. 3) end 622 of the recess 62 is located outside (left side of FIG. 3) of the outer peripheral end 36 of the conductive plate 3.

図４に示すように、半導体基板２と導電板３をｚ方向（半導体基板２と導電板３の積層方向）に視ると、金属膜６の表面６１に形成されている凹部６２は、導電板３の周方向に沿って延びている。図４では、凹部６２が形成されている位置を二点鎖線（仮想線）で示している。凹部６２は、導電板３の全周にわたって延びており、導電板３を囲んでいる。なお、図４では封止樹脂９０等を省略して示している。 As shown in FIG. 4, when the semiconductor substrate 2 and the conductive plate 3 are viewed in the z direction (the direction in which the semiconductor substrate 2 and the conductive plate 3 are laminated), the recess 62 formed on the surface 61 of the metal film 6 is conductive. It extends along the circumferential direction of the plate 3. In FIG. 4, the position where the recess 62 is formed is shown by a two-dot chain line (virtual line). The recess 62 extends over the entire circumference of the conductive plate 3 and surrounds the conductive plate 3. In FIG. 4, the sealing resin 90 and the like are omitted.

金属膜６の表面６１に凹部６２を形成するには、例えば、図５に示すように、金属膜６の表面６１にレジスト膜７５を形成する。レジスト膜７５には開口部７６が形成されている。次に、レジスト膜７５の開口部７６を通じて金属膜６の表面６１をエッチングすることによって凹部６２を形成する。その後、金属膜６の表面６１からレジスト膜７５を除去する。 To form the recess 62 on the surface 61 of the metal film 6, for example, as shown in FIG. 5, a resist film 75 is formed on the surface 61 of the metal film 6. An opening 76 is formed in the resist film 75. Next, the recess 62 is formed by etching the surface 61 of the metal film 6 through the opening 76 of the resist film 75. After that, the resist film 75 is removed from the surface 61 of the metal film 6.

図２及び図３に示すように、金属膜６の表面６１には、はんだ９１（接合材の一例）を介して導電板３が固定されている。はんだ９１としては、例えばＳｎ系はんだ、ＳｎＣｕ系はんだ、Ｚｎ系はんだ等を用いることができる。はんだ９１は、保護膜５の表面５１の内面部５３に接触している。保護膜５の表面５１の上面部５２には、はんだ９１が接触していない。はんだ９１は、金属膜６の表面６１に形成されている凹部６２を覆っている。凹部６２にはんだ９１が充填されている。凹部６２にはんだ９１が充填されることによって、はんだ９１の表面９６の傾斜角度θ（すなわち、フィレット角度）が緩やかになる。はんだ９１の表面９６は、金属膜６と導電板３の間で斜めに延びている。傾斜角度θは、はんだ９１が保護膜５に接触する位置での、金属膜６の表面６１に対するはんだ９１の表面９６の角度である。金属膜６の表面６１に凹部６２が形成されている場合では、凹部６２が形成されていない場合に比べて、はんだ９１の表面９６の傾斜角度θが緩やかになる。なお、凹部６２が形成されていない場合は、はんだ９１の表面９６の位置が二点鎖線（仮想線）で示す位置になる。 As shown in FIGS. 2 and 3, a conductive plate 3 is fixed to the surface 61 of the metal film 6 via a solder 91 (an example of a joining material). As the solder 91, for example, Sn-based solder, SnCu-based solder, Zn-based solder, or the like can be used. The solder 91 is in contact with the inner surface portion 53 of the surface 51 of the protective film 5. The solder 91 is not in contact with the upper surface portion 52 of the surface 51 of the protective film 5. The solder 91 covers the recess 62 formed on the surface 61 of the metal film 6. The recess 62 is filled with solder 91. By filling the recess 62 with the solder 91, the inclination angle θ (that is, the fillet angle) of the surface 96 of the solder 91 becomes gentle. The surface 96 of the solder 91 extends diagonally between the metal film 6 and the conductive plate 3. The inclination angle θ is the angle of the surface 96 of the solder 91 with respect to the surface 61 of the metal film 6 at the position where the solder 91 comes into contact with the protective film 5. When the recess 62 is formed on the surface 61 of the metal film 6, the inclination angle θ of the surface 96 of the solder 91 is gentler than when the recess 62 is not formed. When the recess 62 is not formed, the position of the surface 96 of the solder 91 is the position indicated by the alternate long and short dash line (virtual line).

導電板３は、板状に形成されている。導電板３は、銅（Ｃｕ）から形成されている。導電板３は、導電性および熱伝導性を有している。導電板３は、ｚ方向（半導体基板２と導電板３の積層方向）において、表面電極４と重なる位置に配置されている。導電板３の表面には、はんだ９２を介して表面側放熱板８１が固定されている。導電板３は、半導体基板２と表面側放熱板８１の間に配置されており、両者の間のスペーサーとしての機能を有している。 The conductive plate 3 is formed in a plate shape. The conductive plate 3 is made of copper (Cu). The conductive plate 3 has conductivity and thermal conductivity. The conductive plate 3 is arranged at a position overlapping the surface electrode 4 in the z direction (the direction in which the semiconductor substrate 2 and the conductive plate 3 are laminated). A surface-side heat sink 81 is fixed to the surface of the conductive plate 3 via a solder 92. The conductive plate 3 is arranged between the semiconductor substrate 2 and the surface heat sink 81, and has a function as a spacer between the two.

半導体基板２の裏面には、裏面電極７が形成されている。裏面電極７は、導電性を有している。裏面電極７は、例えばニッケル（Ｎｉ）から形成されている。裏面電極７は、半導体基板２に形成されているコレクタ領域と導通している。裏面電極７の裏面には、はんだ９３を介して裏面側放熱板８２が固定されている。 A back surface electrode 7 is formed on the back surface of the semiconductor substrate 2. The back surface electrode 7 has conductivity. The back surface electrode 7 is made of, for example, nickel (Ni). The back surface electrode 7 is conductive with the collector region formed on the semiconductor substrate 2. A heat sink 82 on the back surface side is fixed to the back surface of the back surface electrode 7 via a solder 93.

表面側放熱板８１および裏面側放熱板８２の材質としては、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）を用いることができる。表面側放熱板８１および裏面側放熱板８２は、熱伝導性および導電性を有している。表面側放熱板８１および裏面側放熱板８２は、半導体基板２において生じた熱を放散する機能を有している。また、表面側放熱板８１および裏面側放熱板８２は、電極としての機能を有している。表面側放熱板８１と裏面側放熱板８２の間には封止樹脂９０が充填されている。 As the material of the front surface side heat sink 81 and the back surface side heat sink 82, for example, copper (Cu) or aluminum (Al) can be used. The front surface side heat sink 81 and the back surface side heat sink 82 have thermal conductivity and conductivity. The front surface side heat sink 81 and the back surface side heat sink 82 have a function of dissipating heat generated in the semiconductor substrate 2. Further, the front surface side heat sink 81 and the back surface side heat sink 82 have a function as electrodes. A sealing resin 90 is filled between the front surface side heat sink 81 and the back surface side heat sink 82.

封止樹脂９０は、表面側放熱板８１と裏面側放熱板８２の間に配置されている上記の各構成（半導体基板２、表面電極４、保護膜５、金属膜６、導電板３、裏面電極７、はんだ９１、９２、９３）を封止している。封止樹脂９０は、表面側放熱板８１と裏面側放熱板８２の間の部材に密着している。封止樹脂９０の材料としては、エポキシ樹脂を用いることができる。その他に、封止樹脂９０は、硬化剤、応力緩和剤、硬化促進剤、フィラー等を含んでいてもよい。 The sealing resin 90 has each of the above configurations (semiconductor substrate 2, front electrode 4, protective film 5, metal film 6, conductive plate 3, back surface) arranged between the front surface side heat radiating plate 81 and the back surface side radiating plate 82. The electrode 7 and the solder 91, 92, 93) are sealed. The sealing resin 90 is in close contact with the member between the front surface side heat sink 81 and the back surface side heat sink 82. Epoxy resin can be used as the material of the sealing resin 90. In addition, the sealing resin 90 may contain a curing agent, a stress relaxation agent, a curing accelerator, a filler and the like.

上記の構成を備えている半導体装置１では、半導体基板２が通電によって発熱すると、その熱が表面電極４と保護膜５と金属膜６に伝わる。また、その熱が、表面側のはんだ９１と導電板３とはんだ９２を介して表面側放熱板８１に伝わる。また、半導体基板２の熱が裏面側のはんだ９３を介して裏面側放熱板８２に伝わる。表面側放熱板８１と裏面側放熱板８２に伝わった熱は外部に放熱される。この過程において、半導体基板２の熱が表面電極４と保護膜５と金属膜６に伝わると、その熱によって表面電極４と保護膜５と金属膜６が熱膨張する。そうすると、表面電極４と保護膜５と金属膜６に熱応力が発生する。この熱応力は、三者の熱膨張率の相違によって、表面電極４と保護膜５と金属膜６が集まっている接触点１０１で特に大きくなる傾向がある。また、接触点１０１での熱応力に起因して表面電極４にひずみが生じることがある。そのため、熱応力に起因して表面電極４に生じるひずみの量を抑制することが好ましい。 In the semiconductor device 1 having the above configuration, when the semiconductor substrate 2 generates heat by energization, the heat is transferred to the surface electrode 4, the protective film 5, and the metal film 6. Further, the heat is transferred to the surface side heat radiating plate 81 via the surface side solder 91, the conductive plate 3 and the solder 92. Further, the heat of the semiconductor substrate 2 is transferred to the heat radiating plate 82 on the back surface side via the solder 93 on the back surface side. The heat transferred to the front surface side heat sink 81 and the back surface side heat sink 82 is dissipated to the outside. In this process, when the heat of the semiconductor substrate 2 is transferred to the surface electrode 4, the protective film 5, and the metal film 6, the heat causes the surface electrode 4, the protective film 5, and the metal film 6 to thermally expand. Then, thermal stress is generated in the surface electrode 4, the protective film 5, and the metal film 6. This thermal stress tends to be particularly large at the contact point 101 where the surface electrode 4, the protective film 5, and the metal film 6 are gathered due to the difference in the coefficient of thermal expansion of the three. Further, the surface electrode 4 may be distorted due to the thermal stress at the contact point 101. Therefore, it is preferable to suppress the amount of strain generated in the surface electrode 4 due to thermal stress.

そこで、上記の半導体装置１では、表面電極４の表面４１に沿う方向（ｘ方向）において接触点１０１から金属膜６側へ１００μｍ以上離れた位置の金属膜６の表面６１に凹部６２が形成されており、その凹部６２にはんだ９１が充填されている構成としている。この構成によれば、金属膜６の表面６１に形成されている凹部６２にはんだ９１が充填されることによって、金属膜６の表面６１より上のはんだ９１の量を減らすことができ、はんだ９１の表面９６の傾斜角度θ（すなわち、フィレット角度）を緩やかに
することができる。これにより、接触点１０１における熱応力に起因して表面電極４にひずみが生じたとしても、そのひずみの量を抑制することができる。接触点１０１から金属膜６側へ１００μｍ以上離れた位置に凹部６２を形成することによって、表面電極４に生じるひずみの量を抑制することができる効果について、以下に説明する試験例で検証する。 Therefore, in the above-mentioned semiconductor device 1, a recess 62 is formed on the surface 61 of the metal film 6 at a position 100 μm or more away from the contact point 101 toward the metal film 6 in the direction (x direction) along the surface 41 of the surface electrode 4. The recess 62 is filled with solder 91. According to this configuration, by filling the recess 62 formed in the surface 61 of the metal film 6 with the solder 91, the amount of the solder 91 above the surface 61 of the metal film 6 can be reduced, and the solder 91 can be reduced. The inclination angle θ (that is, the fillet angle) of the surface 96 of the surface 96 can be made gentle. As a result, even if the surface electrode 4 is distorted due to the thermal stress at the contact point 101, the amount of the strain can be suppressed. The effect of suppressing the amount of strain generated in the surface electrode 4 by forming the recess 62 at a position 100 μm or more away from the contact point 101 on the metal film 6 side will be verified by the test example described below.

［試験例］
上記の半導体装置１と従来の半導体装置について試験例と比較例を用いて試験を行った。試験例１－３では上記の半導体装置１を用いた。上記の半導体装置１では、金属膜６の表面６１に凹部６２が形成されている。試験例１－３では、図３に示す接触点１０１から凹部６２までの距離Ｌが異なっている。試験例１－３における距離Ｌは、表１に示す通りである。

Figure 0007052293000001
[Test example]
The above-mentioned semiconductor device 1 and the conventional semiconductor device were tested using test examples and comparative examples. In Test Example 1-3, the above-mentioned semiconductor device 1 was used. In the above semiconductor device 1, a recess 62 is formed on the surface 61 of the metal film 6. In Test Example 1-3, the distance L from the contact point 101 shown in FIG. 3 to the recess 62 is different. The distance L in Test Example 1-3 is as shown in Table 1.
Figure 0007052293000001

比較例１では従来の半導体装置を用いた。従来の半導体装置では、金属膜６の表面６１に凹部６２が形成されていない。その他の構成については、上記の半導体装置１と同様である。また、比較例２では、上記の半導体装置１に類似する半導体装置であって、接触点１０１から凹部６２までの距離Ｌが１００μｍ未満の半導体装置を用いた。比較例２における距離Ｌは、表１に示す通りである。 In Comparative Example 1, a conventional semiconductor device was used. In the conventional semiconductor device, the recess 62 is not formed on the surface 61 of the metal film 6. Other configurations are the same as those of the above-mentioned semiconductor device 1. Further, in Comparative Example 2, a semiconductor device similar to the above-mentioned semiconductor device 1 and having a distance L from the contact point 101 to the recess 62 of less than 100 μm was used. The distance L in Comparative Example 2 is as shown in Table 1.

試験例１－３および比較例１、２について、表面電極４と裏面電極７の間に電圧を繰り返し印加した。そして、表面電極４に生じたひずみの量を測定した。試験例１－３および比較例１、２におけるひずみの量は、表１に示す通りである。また、距離Ｌとひずみの量との関係は、図６に示すグラフの通りである。 For Test Examples 1-3 and Comparative Examples 1 and 2, a voltage was repeatedly applied between the front surface electrode 4 and the back surface electrode 7. Then, the amount of strain generated in the surface electrode 4 was measured. The amounts of strain in Test Examples 1-3 and Comparative Examples 1 and 2 are as shown in Table 1. The relationship between the distance L and the amount of strain is as shown in the graph shown in FIG.

表１及び図６に示すように、試験例１－３では、比較例１、２と比較して、表面電極４に生じるひずみの量を抑制できることが確認できた。よって、接触点１０１から凹部６２までの距離Ｌが１００μｍ以上の構成ではひずみの量を抑制できることが確認できた。また、試験例２、３では、表面電極４に生じるひずみの量が試験例１よりも抑制された。よって、接触点１０１から凹部６２までの距離Ｌが２７０μｍ以上の構成ではひずみの量を更に抑制できることが確認できた。以上より、半導体装置１による効果が確認された。 As shown in Table 1 and FIG. 6, it was confirmed that in Test Examples 1-3, the amount of strain generated in the surface electrode 4 could be suppressed as compared with Comparative Examples 1 and 2. Therefore, it was confirmed that the amount of strain can be suppressed in the configuration where the distance L from the contact point 101 to the recess 62 is 100 μm or more. Further, in Test Examples 2 and 3, the amount of strain generated in the surface electrode 4 was suppressed as compared with Test Example 1. Therefore, it was confirmed that the amount of strain can be further suppressed in the configuration where the distance L from the contact point 101 to the recess 62 is 270 μm or more. From the above, the effect of the semiconductor device 1 was confirmed.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples exemplified above. The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques exemplified in the present specification or the drawings can achieve a plurality of purposes at the same time, and achieving one of the purposes itself has technical usefulness.

１ ：半導体装置
２ ：半導体基板
３ ：導電板
４ ：表面電極
５ ：保護膜
６ ：金属膜
７ ：裏面電極
６２ ：凹部
８１ ：表面側放熱板
８２ ：裏面側放熱板
９０ ：封止樹脂
９１ ：はんだ
９２ ：はんだ
９３ ：はんだ
１０１ ：接触点
1: Semiconductor device 2: Semiconductor substrate 3: Conductive plate 4: Front electrode 5: Protective film 6: Metal film 7: Backside electrode 62: Recessed 81: Front side heat dissipation plate 82: Backside heat dissipation plate 90: Sealing resin 91: Solder 92: Solder 93: Solder 101: Contact point

Claims (1)

半導体基板と、
前記半導体基板の表面を覆っている表面電極と、
前記表面電極の表面の外周部を覆っている保護膜と、
前記保護膜に覆われていない前記表面電極の表面の内側部を覆っている金属膜と、
前記金属膜の表面に接合材を介して固定されている導電板と、を備えており、
前記表面電極の前記表面の前記外周部と前記内側部との境界において、前記表面電極と前記保護膜と前記金属膜の三者が互いに接触する接触点を有しており、
前記表面電極の前記表面に沿う方向において前記接触点から前記金属膜側へ１００μｍ以上離れた位置の前記金属膜の前記表面に凹部が形成されており、前記凹部よりも前記接触点側の位置には凹部が形成されておらず、前記凹部に前記接合材が充填されている、半導体装置。 With a semiconductor substrate,
The surface electrodes covering the surface of the semiconductor substrate and
A protective film covering the outer peripheral portion of the surface of the surface electrode and
A metal film that covers the inner surface of the surface of the surface electrode that is not covered by the protective film, and a metal film that covers the inner surface of the surface electrode.
A conductive plate, which is fixed to the surface of the metal film via a joining material, is provided.
At the boundary between the outer peripheral portion and the inner portion of the surface of the surface electrode, the surface electrode, the protective film, and the metal film have contact points where they come into contact with each other.
A recess is formed on the surface of the metal film at a position 100 μm or more away from the contact point on the metal film side in the direction along the surface of the surface electrode, and is located at a position closer to the contact point than the recess. Is a semiconductor device in which a recess is not formed and the recess is filled with the bonding material.
JP2017211337A 2017-10-31 2017-10-31 Semiconductor device Active JP7052293B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017211337A JP7052293B2 (en) 2017-10-31 2017-10-31 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017211337A JP7052293B2 (en) 2017-10-31 2017-10-31 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2019083296A JP2019083296A (en) 2019-05-30
JP7052293B2 true JP7052293B2 (en) 2022-04-12

Family

ID=66671192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017211337A Active JP7052293B2 (en) 2017-10-31 2017-10-31 Semiconductor device

Country Status (1)

Country Link
JP (1) JP7052293B2 (en)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035876A (en) 1999-07-23 2001-02-09 Nec Corp Flip-chip connection structure, semiconductor device and fabrication thereof
JP2002319587A (en) 2001-04-23 2002-10-31 Seiko Instruments Inc Semiconductor device
JP2005347313A (en) 2004-05-31 2005-12-15 Denso Corp Manufacturing method of semiconductor device
JP2007165884A (en) 2005-12-09 2007-06-28 Agere Systems Inc Integrated circuit having bondpad in which thermal and mechanical properties are improved
JP2009524927A (en) 2006-02-20 2009-07-02 ネペス コーポレーション Semiconductor chip on which solder bump is formed and method for manufacturing solder bump
JP2010177454A (en) 2009-01-29 2010-08-12 Sanyo Electric Co Ltd Insulated gate semiconductor device
JP2015050385A (en) 2013-09-03 2015-03-16 トヨタ自動車株式会社 Semiconductor device and semiconductor device manufacturing method
JP2015076470A (en) 2013-10-08 2015-04-20 トヨタ自動車株式会社 Semiconductor device
WO2015125772A1 (en) 2014-02-24 2015-08-27 三菱電機株式会社 Electrode lead and semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035876A (en) 1999-07-23 2001-02-09 Nec Corp Flip-chip connection structure, semiconductor device and fabrication thereof
JP2002319587A (en) 2001-04-23 2002-10-31 Seiko Instruments Inc Semiconductor device
JP2005347313A (en) 2004-05-31 2005-12-15 Denso Corp Manufacturing method of semiconductor device
JP2007165884A (en) 2005-12-09 2007-06-28 Agere Systems Inc Integrated circuit having bondpad in which thermal and mechanical properties are improved
JP2009524927A (en) 2006-02-20 2009-07-02 ネペス コーポレーション Semiconductor chip on which solder bump is formed and method for manufacturing solder bump
JP2010177454A (en) 2009-01-29 2010-08-12 Sanyo Electric Co Ltd Insulated gate semiconductor device
JP2015050385A (en) 2013-09-03 2015-03-16 トヨタ自動車株式会社 Semiconductor device and semiconductor device manufacturing method
JP2015076470A (en) 2013-10-08 2015-04-20 トヨタ自動車株式会社 Semiconductor device
WO2015125772A1 (en) 2014-02-24 2015-08-27 三菱電機株式会社 Electrode lead and semiconductor device

Also Published As

Publication number Publication date
JP2019083296A (en) 2019-05-30

Similar Documents

Publication Publication Date Title
JP6897141B2 (en) Semiconductor devices and their manufacturing methods
JP7047895B2 (en) Semiconductor device
JP2014216459A (en) Semiconductor device
JP6617655B2 (en) Semiconductor device
JP6653199B2 (en) Semiconductor device
JP6589631B2 (en) Semiconductor device
JP7052293B2 (en) Semiconductor device
JP6303776B2 (en) Semiconductor device
JP6972928B2 (en) Semiconductor device
US10483183B2 (en) Semiconductor device
WO2015125772A1 (en) Electrode lead and semiconductor device
CN106992157B (en) Semiconductor device with a plurality of semiconductor chips
JP6316221B2 (en) Semiconductor device
JP7419781B2 (en) semiconductor module
US9553067B2 (en) Semiconductor device
JP2017112280A (en) Semiconductor module
JP2007027261A (en) Power module
US20190139858A1 (en) Semiconductor device
JP6252412B2 (en) Semiconductor device
JP6064682B2 (en) Semiconductor device
JP2017139427A (en) Semiconductor device
JP6702431B2 (en) Semiconductor device
JP7151452B2 (en) semiconductor equipment
JP6269417B2 (en) Semiconductor device
JP6167825B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220314

R151 Written notification of patent or utility model registration

Ref document number: 7052293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151