JP7047092B2 - 階段コードの復号化方法、装置および記憶媒体 - Google Patents

階段コードの復号化方法、装置および記憶媒体 Download PDF

Info

Publication number
JP7047092B2
JP7047092B2 JP2020525981A JP2020525981A JP7047092B2 JP 7047092 B2 JP7047092 B2 JP 7047092B2 JP 2020525981 A JP2020525981 A JP 2020525981A JP 2020525981 A JP2020525981 A JP 2020525981A JP 7047092 B2 JP7047092 B2 JP 7047092B2
Authority
JP
Japan
Prior art keywords
information
block
blocks
soft
information block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020525981A
Other languages
English (en)
Other versions
JP2021502767A (ja
Inventor
王衛明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Publication of JP2021502767A publication Critical patent/JP2021502767A/ja
Application granted granted Critical
Publication of JP7047092B2 publication Critical patent/JP7047092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/458—Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2909—Product codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H03M13/2927—Decoding strategies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本願は、２０１７年１１月１５日に中国専利局に出願された出願番号が２０１７１１１３３３５０．５である中国特許出願に対して優先権の利益を主張するものであり、該出願の全ての内容を引用により本願に援用する。
本願は、通信分野に関し、例えば、階段コードの復号化方法、装置および記憶媒体に関する。
前方誤り訂正（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ、ＦＥＣ）は、高速デジタル通信システムの信頼性のある伝送に関わる重要な技術であり、送信端において一定のコーディング規則に従って一定の冗長を付与ことにより、受信端は復号化技術を用いて伝送中に発生する誤りを訂正する。典型的な伝送システムは、図１に示すように、発信端の発信元からのデータをエンコーダで処理してから、伝送に適した信号に変調する。これらの信号は、チャネルに入ってノイズに干渉され、発信端において復調器、復号化器によって発信端のデータを復元し、ついにはシンクに入る。ネット符号化利得（Ｎｅｔ Ｃｏｄｉｎｇ ＧＡｉｎ、ＮＣＧ）は、ＦＥＣ誤り訂正能力を評価する重要な指標であり、ＮＣＧが大きいほど、より多くの伝送中に発生する誤りを訂正できることを表す。言い換えれば、より信頼性のある伝送を提供したり、より低いシステム消費電力で信号伝送を行ったりすることができる。
シャノン氏は、１９４８年に誤り制御領域でマイルストーンの意義を有する論文を発表し、情報伝送レートがチャネル容量よりも低ければ、情報を適当に符号化することにより、情報伝送レートを犠牲することなくノイズのあるチャネルに導入された誤りを任意の低い程度に低減することができることを証明した。シャノンの著作が発表された以来、科学者らは、ノイズ環境で誤りを制御するために、有効なエンコード／デコード方法を設計する方面で大量の効果的な作業を行った。ハミングコード、ＢＣＨ（Ｂｏｓｅ、Ｒａｙ－ＣｈａｕｄｈｕｒｉおよびＨｏｃｑｕｅｎｇｈｅｍの略語）／リード－ソロモンシンボル（Ｒｅｅｄ－ｓｏｌｏｍｏｎ ｃｏｄｅｓ、ＲＳコード）、乗積コード、重畳コードを代表とする硬判定ＦＥＣから、低密度パリティチェック（Ｌｏｗ－ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ－ｃｈｅｃｋ、ＬＤＰＣ）符号およびｔｕｒｂｏ符号を代表とする軟判定ＦＥＣまで、独立して符号化されたブロックコードから重畳コードを代表とする相関符号化方法まで、科学者らは、ハードウェアにおいて低い複雑度で高い符号化利得を実現するＦＥＣ符号を探索している。
階段（Ｓｔａｉｒｃａｓｅ）コードは、乗積コードの構造に基づいて提案された、コードワードが関連性を有するＦＥＣ符号であり、その基本原理は図２および図３に示すとおりである。図２のブロック行列において、発信元がｍ（ｍ－ｒ）個の情報シンボルを入力する度に、Ｂｉ，Ｌの情報行列ブロックを構成し、隣接するｍｒ個のシンボルはｓｔａｉｒｃａｓｅコードチェックビットであり、Ｂｉ，Ｒの検査行列ブロックを構成する。検査行列ブロックＢｉ，Ｒの生成方法は図２に示すように、［Ｂｉ－１ Ｔ Ｂｉ，Ｌ］を（２ｍ，２ｍ－ｒ）ブロックコードで符号化することにより得られ、Ｂｉ－１ Ｔはブロック行列Ｂｉ－１の転置である。例えば、Ｂ１，Ｒは、［Ｂ０ Ｔ Ｂ１，Ｌ］をｍ個の（２ｍ，２ｍ－ｒ）ブロックコードで符号化することにより得られ、Ｂ０ Ｔはｓｔａｉｒｃａｓｅコードの最初のブロックであり、既知のシンボル（例えば、オールゼロシンボル）である。後続のＢｉ，Ｒは、［Ｂｉ－１ Ｔ Ｂｉ，Ｌ］を（２ｍ，２ｍ－ｒ）ブロックコードで符号化することにより順次得られ、図３に示すように、無限の「階段」形態のコード構造を形成する。
ｓｔａｉｒｃａｓｅコードの構造からわかるように、既知のＢ０Ｔ個のブロック行列におけるシンボルのほか、他のブロック行列におけるシンボルは、いずれも２層の（２ｍ，２ｍ－ｒ）ブロックコードにより保護され、且つコードワード間の関連性は絶えずに伝達し、これらの特性は、ｓｔａｉｒｃａｓｅコードの優れた誤り訂正能力を確保し、ｓｔａｉｒｃａｓｅコードのオリジナル文献「Ｓｔａｉｒｃａｓｅ Ｃｏｄｅｓ：ＦＥＣ ｆｏｒ １００ Ｇｂ／ｓ ＯＴＮ」において、ＩＴＵ－Ｔ規格Ｇ．７０９プロトコルに対応する６．６７％ＯＨのｓｔａｉｒｃａｓｅコードは、システム出力誤り率が１０～１５である場合、達成できるＮＣＧが、Ｇ．９７５．１規格における性能が最も優れたコードのＮＣＧよりも０．４２ｄＢ改善したことが記載されている。その優れたハードデコーディング性能のため、最近、多くのメーカーは、６．６７％ＯＨのｓｔａｉｒｃａｓｅコードを１００Ｇ ｍｅｔｒｏ応用の規格とすることを積極的に推進している。
ｓｔａｉｒｃａｓｅコードのハードデコーディング性能が広く注目されているが、そのソフトデコーディング性能は開示されず、且つ、ｓｔａｉｒｃａｓｅコードのオリジナル文献に記載されたデコード方法はハードデコーディングのみに適用する。同じコード長および冗長度に対し、ｓｔａｉｒｃａｓｅコードに用いられるブロックコードはコードワード間の関連性を用いるため、ＴＰＣコードに用いられるブロックコードに対してｓｔａｉｒｃａｓｅコードに用いられるブロックコードの誤り訂正能力および最小距離の特性は減衰され、従って、最小距離の低減はエラーフロア現象の現れをもたらす可能性がある。そのため、ｓｔａｉｒｃａｓｅコードのソフトデコーディング方法において、コードワード間の関連性の特性をどのように合理的に効果的に用いるかは、極めて重要である。関連技術において、硬符号化と軟符号化とを同時に適用できる符号化方法が存在しない。
以下は、本文について詳細に説明する主題の概要である。本概要は、特許請求の範囲を制限するものではない。
本願の実施例は、関連技術における硬符号化と軟符号化とを同時に適用できる符号化方法が存在しない状況を回避するための階段ｓｔａｉｒｃａｓｅコードの復号化方法、装置および記憶媒体を提供する。
本願の一実施例によれば、ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーション（Ｓｏｆｔ Ｉｎｆｏｒｍａｔｉｏｎ）の更新を行って第１情報ブロックを取得し、前記第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得する（ＳおよびＴはいずれも０よりも大きい整数である）ことと、前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力することと、前記第２情報ブロックまたは前記第３情報ブロックからＳ－Ｔ個の情報ブロックを選択し、選択した前記Ｓ－Ｔ個の情報ブロックとＴ個の新規追加した符号化ブロックと共に対してソフトインフォメーションの更新を行ってＳ個の更新後の情報ブロックを取得し、前記Ｓ個の更新後の情報ブロックを新たな第２情報ブロックとする動作と、前記第３情報ブロックにおける第Ｔ＋１個のブロック～第２Ｔ個のブロックの情報と前記新たな第２情報ブロックにおける先頭のＳ－Ｔ個のブロックの情報とを共に復号化して新たな第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力する動作とを繰り返し実行することとを含む階段ｓｔａｉｒｃａｓｅコードの復号化方法を提供する。
本願の別の実施例によれば、ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得し、前記第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得する（ＳおよびＴはいずれも０よりも大きい整数である）ように構成される更新モジュールと、前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力するように構成される復号化モジュールと、前記第２情報ブロックまたは前記第３情報ブロックからＳ－Ｔ個の情報ブロックを選択し、選択した前記Ｓ－Ｔ個の情報ブロックとＴ個の新規追加した符号化ブロックと共に対してソフトインフォメーションの更新を行ってＳ個の更新後の情報ブロックを取得し、前記Ｓブロックの更新後の情報ブロックを新たな第２情報ブロックとする動作と、前記第３情報ブロックにおける第Ｔ＋１個のブロック～第２Ｔ個のブロックの情報と前記新たな第２情報ブロックにおける先頭のＳ－Ｔ個のブロックの情報とを共に復号化して新たな第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力する動作とを繰り返し実行するように構成される処理モジュールとを備える階段ｓｔａｉｒｃａｓｅコードの復号化装置を提供する。
本願の別の実施例によれば、実行されると上記いずれか１項に記載の方法を実行するプログラムが記憶された記憶媒体を更に提供する。
本願の別の実施例によれば、実行されると上記いずれか１項に記載の方法を実行するプログラムを実行するように構成されるプロセッサを更に提供する。
図面および詳細な説明を閲読し理解することで、他の態様も理解できる。
ここで説明する図面は、本願の更なる理解を提供するためのものであり、本願の一部を構成し、本願の模式的な実施例およびその説明は本願を解釈するためのものであり、本願を不当に限定するものではない。
関連技術における典型的な伝送システムのブロック図である。 関連技術におけるｓｔａｉｒｃａｓｅコードの単一ｂｌｏｃｋの構造模式図である。 関連技術におけるｓｔａｉｒｃａｓｅコードのコード構造模式図である。 本願の実施例に係るｓｔａｉｒｃａｓｅコードの復号化方法のフローチャートである。 本願の実施例に係るｓｔａｉｒｃａｓｅコードのソフトデコーディングのフローチャートである。 本願の実施例に係るｓｔａｉｒｃａｓｅコードの復号化装置の構造ブロック図である。
以下、図面および実施例を参照しながら本願について詳細に説明する。なお、矛盾しない限り、本願に係る実施例および実施例における特徴は、互いに任意に組み合わせることができる。
なお、本願の明細書、特許請求の範囲、および上記図面における「第１」、「第２」等の用語は、類似する対象を区別するためのものであり、特定の順序または優先順位を記述するために用いるわけではない。
本願は、関連技術に存在する誤り訂正能力および最小距離の特性によるエラーフロア現象の状況に対し、階段ｓｔａｉｒｃａｓｅコードの復号化方法を提案し、ブロックＴＰＣコードのソフトデコーディング思想およびｓｔａｉｒｃａｓｅコードのコードワード間の関連性の特徴を十分に用い、エラーフロア現象を良好に制御することができる。本願の方法を用い、使用するブロックコードのタイプ、外部情報計算の方法はいずれも限定されず、様々な形態に適用される。
図４は、本願の実施例によるｓｔａｉｒｃａｓｅコードの復号化方法のフローチャートであり、図４に示すように、該方法は、ステップＳ４０２、ステップＳ４０４およびステップＳ４０６を含む。
ステップＳ４０２において、ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得し、第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得し、ＳおよびＴはいずれも０よりも大きい整数である。
ステップＳ４０４において、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力する。
ステップＳ４０６において、第２情報ブロックまたは第３情報ブロックからＳ－Ｔ個の情報ブロックを選択し、選択したＳ－Ｔ個の情報ブロックとＴ個の新規追加した符号化ブロックと共に対してソフトインフォメーションの更新を行ってＳ個の更新後の情報ブロックを取得し、Ｓブロックの更新後の情報ブロックを新たな第２情報ブロックとする動作と、第３情報ブロックにおける第Ｔ＋１個のブロック～第２Ｔ個のブロックの情報と新たな第２情報ブロックにおける先頭のＳ－Ｔ個のブロックの情報とを共に復号化して新たな第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力する動作とを繰り返し実行する。
上記実施例により、ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得した後、第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得し、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得する。ブロック（Ｔｕｒｂｏ Ｐｒｏｄｕｃｔ Ｃｏｄｅ、ＴＰＣ）コードのソフトデコーディング思想およびｓｔａｉｒｃａｓｅコードのコードワード間の関連性の特徴を十分に用い、後続に繰り返し実行するデータブロック選択、更新および復号化等のステップの過程においてコードワード間の関連性を確保し、関連技術における硬符号化と軟符号化とを同時に適用できる符号化方法が存在しない状況を回避し、ひいてはＴＰＣコードよりも優れたウォーターフォール領域の性能を達成し、且つエラーフロア現象を良好に制御する。
一実施例において、ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得することは、最初のＳ個の符号化ブロックＢｉに対してＮ１＿ｉｔｒ回の反復を行うことによって、ソフトインフォメーションの更新を行い、第１情報ブロックを取得することを含み、１≦ｉ≦Ｓであり、Ｎ１＿ｉｔｒは０よりも大きい整数である。
一実施例において、最初のＳ個の符号化ブロックＢｉに対してＮ１＿ｉｔｒ回の反復を行うことによって、ソフトインフォメーションの更新を行うことは、第１更新処理および第２更新処理を含む。
第１更新処理は、以下のような式により、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝１に対してソフトインフォメーションの更新を行うことである。
（数１）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値はｎ／Ｎ１＿ｉｔｒである）
第２更新処理は、以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝２、……Ｓ－１に対してソフトインフォメーション更新を行うことである。
（数２）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ａｉ－１ ｎはＡｉ ｎ以上である）
ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－１に対して第１更新処理および第２更新処理を繰り返し行う。ここで、Ｒｉ－１ Ｔは前回の反復が行われたソフトインフォメーションであり、Ｒｉ－１ ＴがＲｉと共に１つのデコード待ちのブロックとし、繰り返し実行する過程において、ｎ＝２、……Ｎ１＿ｉｔｒであり、Ａｉ ｎはＡｉ ｎ－１以上であり、Ｎ１＿ｉｔｒはレジスタの設定可能をサポートする。
一実施例において、第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得することは、第３更新処理、第４更新処理および第５更新処理を含む。第３更新処理は、以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行うことである。
（数３）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ｒｉ ０は符号化ブロックＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値はｎ／Ｎ１＿ｉｔｒである）
第４更新処理は、以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔに対してソフトインフォメーション更新を行うことである。
（数４）
［ＲＳ－Ｔ－１ ｎ，ＲＳ－Ｔ ｎ］＝［ＲＳ－Ｔ－１ ０，ＲＳ－Ｔ ０］＋［ＡＳ－Ｔ－１ ｎ，ＡＳ－Ｔ ｎ］×Ｗｉ ｎ－１，ｎ＝１・・・（式２）
第５更新処理は、以下のような式により、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔ＋１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行うことである。
（数５）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
第３更新処理、第４更新処理および第５更新処理を繰り返し実行して第２情報ブロックを取得し、Ａｉ ｎはＡｉ ｎ－１以上であり、繰り返し実行する過程において、ｎ＝２、……Ｎ１＿ｉｔｒである。
一実施例において、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得することは以下の１つを含む。第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして第３情報ブロックを取得する。第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして第３情報ブロックを取得する。
一実施例において、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして第３情報ブロックを取得することは以下を含む。以下のような式により、第１情報ブロックおよび第２情報ブロックのソフトインフォメーションを取得する。
（数６）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式３）
（Ｒｉ ｎは符号化ブロックＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報である）
得られたソフトインフォメーションにおける要素のシンボルビットをコーディング規則に対応させるように、シンボルビットを０ビットまたは１ビットとして判定するという方式で、得られたソフトインフォメーションを硬判定する。Ｓ－１個［Ｂｉ－１ Ｔ Ｂｉ］に対応する硬判定結果に対して（２ｍ，２ｍ－ｒ）ブロックコードのデコードを順次行う（ｉ＝２、……Ｓという方式で、デコード処理を行うこととデコード処理を、Ｎ２＿ｉｔｒ回繰り返し実行し、デコードしたＳブロックのデータを第３情報ブロックとして確定し、先頭のＴ個のブロックのデータをデコーダの出力とする。
一実施例において、デコード処理をＮ２＿ｉｔｒ回繰り返し実行するとき、ブロックコードに拡張チェックビットがあると、前のＮ３＿ｉｔｒ回の反復はチェックビットの（２ｍ，２ｍ－ｒ）ブロックコードのデコード結果の反復を満たさず、ブロックコードのデコードの現在の入力データに戻し、後の反復はチェックビット検出を行わず、デコード結果をｍｏｄ２加算（排他的論理和）してチェックビットを取得し、Ｎ３＿ｉｔｒの値の範囲は［１，Ｎ２＿ｉｔｒ］であり、Ｎ２＿ｉｔｒは０よりも大きい整数である。
一実施例において、デコード処理をＮ２＿ｉｔｒ回繰り返し実行する過程において、デコード処理を処理するパケットデコーダがエラーをフィードバックして訂正すると、現在のコードワード系列を最初の入力データに戻す。
一実施例において、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして第３情報ブロックを取得することは以下を含む。第１情報ブロックおよび第２情報ブロックを正規化処理した後、以下のような式により、第１情報ブロックおよび第２情報ブロックのソフトインフォメーションを取得する。
（数７）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式４）
（Ｒｉ ０は符号化ブロックＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値は（ｎ－１）／Ｎ１＿ｉｔｒである）
出力処理を繰り返し実行し、繰り返し実行する過程において、ｎ＝２、……Ｎ２＿ｉｔｒであり、Ｎ２＿ｉｔｒは０よりも大きい整数である。
最終回の反復を行うとき、以下のような式により、デコーダのソフトインフォメーション出力を取得するというような出力処理を実行する。
（数８）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式５）
得られたソフトインフォメーションにおける要素のシンボルビットをコーディング規則に対応させるように、シンボルビットを０ビットまたは１ビットとして判定するという方式で、出力処理により得られたソフトインフォメーションを硬判定する。硬判定処理によって得られた先頭のＴ個のブロックのデータを第３情報ブロックとして確定し、デコーダ出力とする。
一実施例において、第２情報ブロックまたは第３情報ブロックからＳ－Ｔ個の情報ブロックを選択することは以下を含む。第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして第３情報ブロックを取得するとき、第２情報ブロックにおける先頭のＴ個のブロックのデータを破棄し、Ｓ－Ｔ個の情報ブロックを取得するという方式、または、第３情報ブロックにおける第２Ｔ＋１個のブロックおよびそれ以降のＮ＿ｂｈブロックを選択し、更に第２情報ブロックにおける第Ｔ＋Ｎ＿ｂｈ＋２ブロック～第Ｓブロックのソフトインフォメーションに対応する元の入力データとスティッチングし、Ｓ－Ｔ個の情報ブロックとする（Ｎ＿ｂｈの値の範囲が［０，Ｓ－Ｔ－１］）という方式で、Ｓ－Ｔ個の情報ブロックを選択する。第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして第３情報ブロックを取得するとき、第３情報ブロックから第２Ｔ＋１個のブロック～第Ｓ＋Ｔ個のブロックのデータを選択してＳ－Ｔ個の情報ブロックとする方式でＳ－Ｔ個の情報ブロックを選択し、生成方法は以下のとおりである。
（数９）
［Ｒｉ－１ ｎ，Ｒｉｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式６）
（Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーション出力であり、Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報である）
上記実施例から分かるように、本願の実施例において、主に以下の方式により、コードワード間の関連性を合理的に効果的に実現する。
図５は、本願の実施例によるｓｔａｉｒｃａｓｅコードのソフトデコーディングのフローチャートであり、図５に示すように、該方法はステップＳ５０２～ステップＳ５１２を含む。
ステップＳ５０２において、最初のＳ個のＢｉブロック（Ｂ０、Ｂ１、……ＢＴ－１、ＢＴ、……ＢＳ－１）に対してソフトインフォメーションの更新を行い、Ｂ０ １、Ｂ１ １、……ＢＴ－１ １、ＢＴ １、……ＢＳ－１ １を取得する。ここで、パラメータＳおよびＴは、それぞれ毎回ソフトデコーディングするデータのブロック数および次回の復号化に追加する新たなデータのブロック数を表し、レジスタの設定可能をサポートする。
ステップＳ５０４において、Ｓ５０２で得られたソフトインフォメーションＢＴ １、……ＢＳ－１ １および新規追加したデータブロックＢＳ、ＢＳ＋１、……ＢＳ＋Ｔ－１に対してソフトインフォメーションの更新を行い、ＢＴ ２、……ＢＳ－１ ２、ＢＳ １、ＢＳ＋１ １、……ＢＳ＋Ｔ－１ １を取得する。
ステップＳ５０６において、Ｓ５０２で得られたソフトインフォメーションＢ０ １、Ｂ１ １、……ＢＴ－１ １およびＳ１０４で得られたソフトインフォメーションＢＴ ２、……ＢＳ－１ ２をハードデコーディングまたはソフトデコーディングをし、Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２、ＢＴ ３、……ＢＳ－１ ３を取得し、Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２のデータを出力し、デコーダ出力結果を取得する。
ステップＳ５０８において、Ｓ５０６の異なる復号化方式により、最後のＳ－Ｔ個のブロックのソフトインフォメーションを選択し、新規追加したＴ個のブロックのデータと共にソフトインフォメーションの更新を行い、Ｓブロックの更新後のソフトインフォメーションデータを取得する。
ステップＳ５１０において、Ｓ５０６で得られた第Ｔ＋１個のブロック～第２Ｔ個のブロックのデータとＳ５０８で得られた先頭のＳ－Ｔ個のブロックのデータとを共にハードデコーディングまたはソフトデコーディングをし、先頭のＴ個のブロックのデータをデコーダの出力として出力する。
ステップＳ５１２において、Ｓ５０８およびＳ５１０を繰り返し実行し、デコーダから出力されるＴ個のブロックのストリームデータを絶え間なく取得する。
一実施例において、前記Ｓ５０２における最初のＳ個のＢｉブロックに対してソフトインフォメーションの更新を行うことは、動作過程がステップ１～ステップ３を含む。
ステップ１において、ブロック［Ｂ０ Ｔ Ｂ１］に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数１０）
［Ｒ０ ｎ，Ｒ１ ｎ］＝［Ｒ０ ０，Ｒ１ ０］＋［Ａ０ ｎ，Ａ１ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式７）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａ０ ０の値は１であり、Ａ１ ０は小さい値を取る）
ステップ２において、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝２、……Ｓ－１、に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数１１）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ａｉ－１ １はＡｉ １以上である）
ステップ３において、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－１に対してステップ１およびステップ２のソフトインフォメーション更新をｎ＝２、……Ｎ１＿ｉｔｒ回繰り返し行い、最終的なソフトインフォメーションデータを取得する。ここで、Ａｉ ｎはＡｉ ｎ－１以上であり、Ｎ１＿ｉｔｒはレジスタの設定可能をサポートする。
一実施例において、前記ステップＳ５０４におけるＳ個のＢｉブロックに対してソフトインフォメーションの更新を行うことは、動作過程がステップ１～ステップ４を含む。
ステップ１において、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数１２）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ａｉ－１ ０はＡｉ ０以上である）
ステップ２において、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔに対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数１３）
［ＲＳ－Ｔ－１ ｎ，ＲＳ－Ｔ ｎ］＝［ＲＳ－Ｔ－１ ０，ＲＳ－Ｔ ０］＋［ＡＳ－Ｔ－１ ｎ，ＡＳ－Ｔ ｎ］×Ｗｉ ｎ－１，ｎ＝１・・・（式２）
（Ａｉ－１ ０の値はＡｉ ０よりも大きい）
ステップ３において、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔ＋１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数１４）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ａｉ－１ ０はＡｉ ０以上である）
ステップ４において、ステップ１、ステップ２およびステップ３をｎ＝２、……Ｎ１＿ｉｔｒ回繰り返し実行し、最終的なソフトインフォメーションデータを取得する。ここで、Ａｉ ｎはＡｉ ｎ－１以上である。
一実施例において、前記ステップＳ５０６でＳ個のＢｉブロックをハードデコーディングし、ｓｔａｉｒｃａｓｅコードオーバラップ出力ハードデコーディングスキームのフローはステップ１～ステップ５を含む。
ステップ１において、得られたデータブロックのソフトインフォメーションは、下式から得られる。
（数１５）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式３）
（Ｒｉ ｎはＢｉに対応するｎ回の反復出力であり、Ｒｉ ｎ－１はＢｉに対応するｎ－１回の反復出力であり、すなわち、ｎ回の反復入力である。Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報である）
ステップ２において、ステップＳ５０２で得られたソフトインフォメーションを硬判定し、硬判定の方法は、対応するシンボルのシンボルビットをコーディング規則に対応させ、シンボルビットを０／１ビットとして判定することである。
ステップ３において、Ｓ－１個の［Ｂｉ－１ Ｔ Ｂｉ］に対応する硬判定結果（ｉ＝２、……Ｓ）に対して（２ｍ，２ｍ－ｒ）ブロックコードのデコードを順次行う。
ステップ４において、ステップ３を合計Ｎ２＿ｉｔｒ回繰り返し重複し、最終的な先頭のＴ個のブロックのデータをデコーダ出力とする。Ｎ２＿ｉｔｒはレジスタの設定可能をサポートする。ブロックコードに拡張チェックビットがあると、前のＮ３＿ｉｔｒ回の反復はチェックビットの（２ｍ，２ｍ－ｒ）ブロックコードのデコード結果の反復を満たさず、ブロックコードのデコードの現在の入力データに戻す。後の反復はチェックビット検出を行わず、デコード結果をｍｏｄ２加算（排他的論理和）し、チェックビットを取得する。Ｎ３＿ｉｔｒはレジスタの設定可能をサポートし、値の範囲は［１，Ｎ２＿ｉｔｒ］である。
ステップ５において、デコーダのロック現象を訂正するために、デコーダ動作の中間反復過程において、パケットデコーダがエラーをフィードバックして訂正すると、この時のコードワード系列を最初の入力データに戻してもよい。
一実施例において、前記ステップＳ５０６でＳ個のＢｉブロックを正規化処理した後、ソフトデコーディングし、ｓｔａｉｒｃａｓｅコードオーバラップ出力ソフトデコーディングスキームのフローはステップ１～ステップ５を含む。
ステップ１において、得られたデータブロックのソフトインフォメーションは、下式から得られる。
（数１６）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式４）
Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションである。Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報であり、Ａｉ ０は外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ０はＡｉ ０以上である。
ステップ２において、ステップ１で得られたＳ個のＢｉブロックのデータに対してソフトインフォメーション更新を行い、最終回の反復を行うとき、以下のような式によりデコーダのソフトインフォメーション出力を取得する。
（数１７）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋Ｗｉ ｎ，ｎ＝１・・・（式８）
ステップ３において、ステップ２をｎ＝２、……Ｎ２＿ｉｔｒ回繰り返し、最終的なデコード出力データを取得し、Ｎ２＿ｉｔｒはレジスタの設定可能をサポートする。
（数１８）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式５）
ステップ４において、ステップ３で得られたソフトインフォメーションを硬判定し、硬判定の方法は、対応するシンボル（または対応要素と呼ぶ）のシンボルビットをコーディング規則に対応させ、シンボルビットを０／１ビットとして判定することである。
ステップ５において、ステップ４で得られた先頭のＴ個のブロックのデータをデコーダ出力とする。
一実施例において、前記ステップＳ５０８でＳ－Ｔ個のブロックのソフトインフォメーションを選択し、選択過程は以下を含む。ステップＳ５０６でハードデコーディングを採用すれば、ステップＳ５０４で得られたソフトインフォメーションの先頭のＴ個のブロックのデータを破棄し、このＳ－Ｔ個のブロックのソフトインフォメーションとする。ステップＳ５０６でハードデコーディングして得られたデータブロックから第２Ｔ＋１個のブロックおよびそれ以降のＮ＿ｂｈブロックを選択し、更にステップＳ５０４で得られた第Ｔ＋Ｎ＿ｂｈ＋２ブロック～第Ｓブロックのソフトインフォメーションに対応する元の入力データとスティッチングし、このＳ－Ｔ個のブロックのソフトインフォメーションとしてもよい。ここで、Ｎ＿ｂｈの値の範囲は［０，Ｓ－Ｔ－１］であり、レジスタの設定可能をサポートする。
ステップＳ５０６でソフトデコーディングを採用すれば、このＳ－Ｔ個のデータブロックは、ステップＳ５０６でソフトデコーディングして得られた第２Ｔ＋１個のブロック～第３Ｔ個のブロックのソフトインフォメーションデータブロックからなり、下式から得られる。
（数１９）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔ・・・（式６）
（Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーション出力であり、Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報である）
一実施例において、前記ステップＳ５０８でＳ個のＢｉブロックに対してソフトインフォメーション更新を行うとき、動作過程が上記ステップＳ５０４に含まれるステップ１～ステップ４の処理過程と一致する。
以上の実施形態の説明により、当業者は、上記実施例による方法がソフトウェアと必要な汎用ハードウェアプラットフォームとを併用する方式を介して実現でき、もちろん、ハードウェアにより実現できるが、多くの場合、前者の方がより好ましい実施形態であることを明らかに理解できる。このような理解に基づき、本願の技術案は、本質的または関連技術に貢献する部分がソフトウェア製品の形態で具現化でき、該コンピュータソフトウェア製品が、読み出し専用メモリ／ランダムアクセスメモリ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ／Ｒａｎｄｏｍ ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＯＭ／ＲＡＭ）、磁気ディスク、光ディスクのような１つの記憶媒体に記憶され、携帯電話機、コンピュータ、サーバ、またはネットワーク機器等であり得る１台の端末装置に本願の各実施例に記載の方法を実行させるための複数の命令を含む。
本実施例において、上記実施例および例示的な実施形態を実現するように構成されるｓｔａｉｒｃａｓｅコードの復号化装置を更に提供し、既に説明したものを省略する。以下に使用されるように、「モジュール」という用語は、所定の機能を持つソフトウェアおよびハードウェアのうちの少なくとも１種の組み合わせを実現できる。以下の実施例に説明する装置は、ソフトウェアとして実現することが好ましいが、ハードウェアまたはソフトウェアとハードウェアとの組み合わせとして実現することも可能で想像され得る。
図６は、本願の実施例のｓｔａｉｒｃａｓｅコードの復号化装置の構造ブロック図である。図６に示すように、該装置は、更新モジュール６０２、復号化モジュール６０４および処理モジュール６０６を備える。
更新モジュール６０２は、ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得し、第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得するように構成され、ＳおよびＴはいずれも０よりも大きい整数である。
復号化モジュール６０４は、上記更新モジュール６０２に接続され、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力する。
処理モジュール６０６は、上記復号化モジュール６０４に接続され、第２情報ブロックまたは第３情報ブロックからＳ－Ｔ個の情報ブロックを選択し、選択したＳ－Ｔ個の情報ブロックとＴ個の新規追加した符号化ブロックと共に対してソフトインフォメーションの更新を行ってＳ個の更新後の情報ブロックを取得し、Ｓブロックの更新後の情報ブロックを新たな第２情報ブロックとする動作と、第３情報ブロックにおける第Ｔ＋１個のブロック～第２Ｔ個のブロックの情報と新たな第２情報ブロックにおける先頭のＳ－Ｔ個のブロックの情報とを共に復号化して新たな第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力する動作とを繰り返し実行するように構成される。
一実施例において、ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得するとき、更新モジュール６０２は、最初のＳ個の符号化ブロックＢｉをＮ１＿ｉｔｒ回の反復を行うことによって、ソフトインフォメーションの更新を行い、第１情報ブロックを取得するように構成される更新ユニットを備え、１≦ｉ≦Ｓであり、Ｎ１＿ｉｔｒは０よりも大きい整数である。
一実施例において、上記更新ユニットは以下を含む。第１更新処理サブユニットであって、以下のような式により、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝１に対してソフトインフォメーションの更新を行うように構成される。
（数２０）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値はｎ／Ｎ１＿ｉｔｒである）
第２更新処理サブユニットであって、以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝２、……Ｓ－１に対してソフトインフォメーション更新を行うように構成される。
（数２１）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ａｉ－１ｎはＡｉ ｎ以上である）
ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－１に対して第１更新処理および第２更新処理を繰り返し行い、繰り返し実行する過程において、ｎ＝２、……Ｎ１＿ｉｔｒであり、Ａｉ ｎはＡｉ ｎ－１以上であり、Ｎ１＿ｉｔｒはレジスタの設定可能をサポートする。
一実施例において、第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得するとき、更新モジュール６０２は以下を含む。第３更新処理サブユニットであって、以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行うように構成される。
（数２２）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ｒｉ ０は符号化ブロックＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値はｎ／Ｎ１＿ｉｔｒである）
第４更新処理サブユニットであって、以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔに対してソフトインフォメーション更新を行うように構成される。
（数２３）
［ＲＳ－Ｔ－１ ｎ，ＲＳ－Ｔ ｎ］＝［ＲＳ－Ｔ－１ ０，ＲＳ－Ｔ ０］＋［ＡＳ－Ｔ－１ ｎ，ＡＳ－Ｔ ｎ］×Ｗｉ ｎ－１，ｎ＝１・・・（式２）
第５更新処理サブユニットであって、以下のような式により、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔ＋１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行うように構成される。
（数２４）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
第６更新処理サブユニットであって、第３更新処理ユニット、第４更新処理ユニットおよび第５更新処理ユニットにおける動作を繰り返し実行して第２情報ブロックを取得するように構成され、Ａｉ ｎはＡｉ ｎ－１以上であり、繰り返し実行する過程において、ｎ＝２、……Ｎ１＿ｉｔｒである。
一実施例において、上記復号化モジュール６０４は、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして第３情報ブロックを取得するように構成されるハードデコーディングユニットと、第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして第３情報ブロックを取得するように構成されるソフトデコーディングユニットとのうちの１つを含む。
一実施例において、上記ハードデコーディングユニットは以下の動作を実行するように構成される。以下のような式により、第１情報ブロックおよび第２情報ブロックのソフトインフォメーションを取得する。
（数２５）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式３）
（Ｒｉ ｎは符号化ブロックＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報である）
得られたソフトインフォメーションにおける要素のシンボルビットをコーディング規則に対応させるように、シンボルビットを０ビットまたは１ビットとして判定するという方式で、得られたソフトインフォメーションを硬判定する。Ｓ－１個の［Ｂｉ－１ Ｔ Ｂｉ］に対応する硬判定結果に対して（２ｍ，２ｍ－ｒ）ブロックコードのデコードを順次行う（ｉ＝２、……Ｓである）という方式で、デコード処理を行う。デコード処理をＮ２＿ｉｔｒ回繰り返し実行し、デコードしたＳブロックのデータを第３情報ブロックとして確定し、先頭のＴ個のブロックのデータをデコーダの出力とする。
一実施例において、デコード処理をＮ２＿ｉｔｒ回繰り返し実行するとき、ブロックコードに拡張チェックビットがあると、前のＮ３＿ｉｔｒ回の反復はチェックビットの（２ｍ，２ｍ－ｒ）ブロックコードのデコード結果の反復を満たさず、ブロックコードのデコードの現在の入力データに戻し、後の反復はチェックビット検出を行わず、デコード結果をｍｏｄ２加算（排他的論理和）してチェックビットを取得し、Ｎ３＿ｉｔｒの値の範囲は［１，Ｎ２＿ｉｔｒ］であり、Ｎ２＿ｉｔｒは０よりも大きい整数である。
一実施例において、デコード処理をＮ２＿ｉｔｒ回繰り返し実行する過程において、デコード処理を処理するパケットデコーダがエラーをフィードバックして訂正すると、現在のコードワード系列を最初の入力データに戻す。
一実施例において、上記ソフトデコーディングユニットは以下の動作を実行するように構成される。第１情報ブロックおよび第２情報ブロックを正規化処理した後、以下のような式により、第１情報ブロックおよび第２情報ブロックのソフトインフォメーションを取得する。
（数２６）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式４）

（Ｒｉ ０は符号化ブロックＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎ値は（ｎ－１）／Ｎ１＿ｉｔｒである）
出力処理を繰り返し実行し、繰り返し実行する過程において、ｎ＝２、……Ｎ２＿ｉｔｒであり、Ｎ２＿ｉｔｒは０よりも大きい整数である。最終回の反復を行うとき、以下のような式により、デコーダのソフトインフォメーション出力を取得するというような出力処理を実行する。
（数２７）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式５）
出力処理を繰り返し実行し、繰り返し実行する過程において、ｎ＝２、……Ｎ２＿ｉｔｒであり、Ｎ２＿ｉｔｒは０よりも大きい整数である。得られたソフトインフォメーションにおける要素のシンボルビットをコーディング規則に対応させるように、シンボルビットを０ビットまたは１ビットとして判定するという方式で、出力処理により得られたソフトインフォメーションを硬判定する。硬判定処理によって得られた先頭のＴ個のブロックのデータを第３情報ブロックとして確定し、デコーダ出力とする。
一実施例において、第２情報ブロックまたは第３情報ブロックからＳ－Ｔ個の情報ブロックを選択するとき、処理モジュール６０６は以下の動作を実行するように構成される。
第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして第３情報ブロックを取得するとき、第２情報ブロックにおける先頭のＴ個のブロックのデータを破棄し、Ｓ－Ｔ個の情報ブロックを取得するという方式、または、第２情報ブロックにおける第２Ｔ＋１個のブロックおよびそれ以降のＮ＿ｂｈブロックを選択し、更に第２情報ブロックにおける第Ｔ＋Ｎ＿ｂｈ＋２ブロック～第Ｓブロックのソフトインフォメーションに対応する元の入力データとスティッチングし、Ｓ－Ｔ個の情報ブロックとするという方式で、Ｓ－Ｔ個の情報ブロックを選択し、Ｎ＿ｂｈの値の範囲は［０，Ｓ－Ｔ－１］である。第１情報ブロックの先頭のＴ個の符号化ブロックおよび第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして第３情報ブロックを取得するとき、第３情報ブロックから第２Ｔ＋１個のブロック～第Ｓ＋Ｔ個のブロックのデータを選択してＳ－Ｔ個の情報ブロックとするという方式でＳ－Ｔ個の情報ブロックを選択し、生成方法以下のとおりである。
（数２８）
［Ｒｉ－１ ｎ，Ｒｉｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式６）
（Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーション出力であり、Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報である）
以下、具体的な適用シーンにより本願について説明し、バックボーン（ｌｏｎｇ ｈａｕｌ）シーンに適用する高性能ｓｔａｉｒｃａｓｅソフトデコーディング方法と復号化器装置、メトロ／データセンター（ｍｅｔｒｏ／Ｄａｔａ Ｃｅｎｔｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ、ｍｅｔｒｏ／ＤＣＩ）シーンに適用する低消費電力ｓｔａｉｒｃａｓｅソフトデコーディング方法と復号化器装置、および短距離伝送シーンでの相互接続に適用するｓｔａｉｒｃａｓｅハードデコーディング方法と復号化器装置についてそれぞれ説明する。
（例示的な実施例１）
本願の例示的な実施例１において、バックボーン（ｌｏｎｇ ｈａｕｌ）シーンに適用する高性能ｓｔａｉｒｃａｓｅソフトデコーディングフローを提供する。バックボーン伝送シーンでは、ＦＥＣのネット符号化利得に対する要求が非常に高く、性能に優れたｓｔａｉｒｃａｓｅコードを取得するために、反復回数Ｎ１＿ｉｔｒおよびＮ２＿ｉｔｒは、システムの需要に応じて大きい値に設定できる。ステップ１～ステップ６を含む。
ステップ１において、最初のＳ個のＢｉブロック（Ｂ０、Ｂ１、……ＢＴ－１、ＢＴ、……ＢＳ－１）に対してソフトインフォメーションの更新を行い、Ｂ０ １、Ｂ１ １、……ＢＴ－１ １、ＢＴ １、……ＢＳ－１ １を取得する。ここで、パラメータＳおよびＴは、それぞれ毎回ソフトデコーディングするデータのブロック数および次回の復号化に追加した新たなデータのブロック数を表し、レジスタの設定可能をサポートする。ソフトインフォメーション更新のステップはステップ（１）～ステップ（３）を含む。
ステップ（１）において、ブロック［Ｂ０ Ｔ Ｂ１］に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数２９）
［Ｒ０ ｎ，Ｒ１ ｎ］＝［Ｒ０ ０，Ｒ１ ０］＋［Ａ０ ｎ，Ａ１ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式７）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報である。Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａ０ ０の値は１であり、Ａ１ ０は小さい値を取る）
ステップ（２）において、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝２、……Ｓ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数３０）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ａｉ－１ １はＡｉ １以上である）
ステップ（３）において、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－１に対してステップＳ５０６におけるステップ１およびステップ２のソフトインフォメーション更新をｎ＝２、……Ｎ１＿ｉｔｒ回繰り返し行い、最終的なソフトインフォメーションデータを取得する。ここで、Ａｉ ｎはＡｉ ｎ－１以上であり、Ｎ１＿ｉｔｒはレジスタの設定可能をサポートする。
ステップ２において、ステップ１で得られたソフトインフォメーションＢＴ １、……ＢＳ－１ １および新規追加したデータブロックＢＳ、ＢＳ＋１、……ＢＳ＋Ｔ－１に対してソフトインフォメーションの更新を行い、ＢＴ ２、……ＢＳ－１ ２、ＢＳ １、ＢＳ＋１ １、……ＢＳ＋Ｔ－１ １を取得する。ここで、ソフトインフォメーション更新はステップ（１）～ステップ（４）を含む。
ステップ（１）において、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数３１）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ａｉ－１ ０はＡｉ ０以上である）
ステップ（２）において、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔに対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数３２）
［ＲＳ－Ｔ－１ ｎ，ＲＳ－Ｔ ｎ］＝［ＲＳ－Ｔ－１ ０，ＲＳ－Ｔ ０］＋［ＡＳ－Ｔ－１ ｎ，ＡＳ－Ｔ ｎ］×Ｗｉ ｎ－１，ｎ＝１・・・（式２）
（Ａｉ－１ ０の値がＡｉ ０よりも大きい）
ステップ（３）において、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔ＋１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数３３）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ａｉ－１ ０はＡｉ ０以上である）
ステップ（４）において、ステップ（１）、ステップ（２）およびステップ（３）をｎ＝２、……Ｎ１＿ｉｔｒ回繰り返し実行し、最終的なソフトインフォメーションデータを取得する。ここで、Ａｉ ｎはＡｉ ｎ－１以上である。
ステップ３において、ステップ２で得られたソフトインフォメーションＢ０ １、Ｂ１ １、……ＢＴ－１ １およびステップＳ５０６に含まれるステップ２で得られたソフトインフォメーションＢＴ ２、……ＢＳ－１ ２をソフトデコーディングし、正規化処理を行い、Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２、ＢＴ ３、……ＢＳ－１ ３を取得する。Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２のデータを出力し、デコーダ出力結果を取得する。ステップ（１）～ステップ（５）に分けられる。
ステップ（１）において、得られたデータブロックのソフトインフォメーションは下式により得られる。
（数３４）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式４）

（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションである。Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報であり、Ａｉ ０は外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ０はＡｉ ０以上である）
ステップ（２）において、ステップ（１）で得られたＳ個のＢｉブロックのデータに対してソフトインフォメーション更新を行い、最終回の反復を行うとき、以下のような式によりデコーダのソフトインフォメーション出力を取得する。
（数３５）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋Ｗｉ ｎ，ｎ＝１・・・（式８）
ステップ（３）において、ステップ（２）をｎ＝２、……Ｎ２＿ｉｔｒ回繰り返し、最終的なデコード出力データを取得し、Ｎ２＿ｉｔｒはレジスタの設定可能をサポートする。
（数３６）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式５）
ステップ（４）において、ステップ（３）で得られたソフトインフォメーションを硬判定し、硬判定の方法は、対応するシンボルのシンボルビットをコーディング規則に対応させ、シンボルビットを０／１ビットとして判定することである。
ステップ（５）において、ステップ（４）で得られた先頭のＴ個のブロックのデータをデコーダ出力とする。
ステップ４において、Ｓ－Ｔ個のブロックのソフトインフォメーションを選択し、新規追加したＴ個のブロックのデータと共にソフトインフォメーションの更新を行い、Ｓブロックの更新後のソフトインフォメーションデータを取得し、ステップ（１）およびステップ（２）に分けられる。
ステップ（１）において、このＳ－Ｔ個のデータブロックは、ステップ３でソフトデコーディングして得られた第２Ｔ＋１個のブロック～第３Ｔ個のブロックのソフトインフォメーションデータブロックからなり、下式から得られる。
（数３７）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式６）
（Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーション出力であり、Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報である）
ステップ（２）において、ステップ２に含まれるステップ（１）～ステップ（４）の処理過程に対してソフトインフォメーションの更新を行う。
ステップ５において、ステップ３で得られた第Ｔ＋１個のブロック～第２Ｔ個のブロックのデータとステップ４で得られた先頭のＳ－Ｔ個のブロックのデータとを共にハードデコーディングまたはソフトデコーディングをし、先頭のＴ個のブロックのデータをデコーダの出力として出力する。
ステップ６において、ステップ４およびステップ５を繰り返し実行し、デコーダから出力されるＴ個のブロックのストリームデータを絶え間なく取得する。
（例示的な実施例２）
本願の例示的な実施例２において、メトロ／データセンター（ｍｅｔｒｏ／ＤＣＩ）シーンに適用する低消費電力ｓｔａｉｒｃａｓｅソフトデコーディングフローを提供する。メトロ／データセンターの適用シーンでは、システムのネット符号化利得を満足した前提で、ＦＥＣの消費電力、遅延に対する要求が非常に高く、需要を満たしたｓｔａｉｒｃａｓｅコードを取得するために、反復回数Ｎ１＿ｉｔｒおよびＮ２＿ｉｔｒは、システムの需要に応じて小さい値に設定でき、且つ、オーバラップ箇所に消費電力および遅延がより小さい硬判定ｓｔａｉｒｃａｓｅスキームを使用することができる。具体的には、ステップ１～ステップ６を含む。
ステップ１において、最初のＳ個のＢｉブロック（Ｂ０、Ｂ１、……ＢＴ－１、ＢＴ、……ＢＳ－１）、に対してソフトインフォメーションの更新を行い、Ｂ０ １、Ｂ１ １、……ＢＴ－１ １、ＢＴ １、……ＢＳ－１ １を取得する。ここで、パラメータＳおよびＴは、それぞれ毎回ソフトデコーディングするデータのブロック数および次回の復号化に追加した新たなデータのブロック数を表し、レジスタの設定可能をサポートする。ソフトインフォメーション更新のステップはステップ（１）～ステップ（３）に分けられる。
ステップ（１）において、ブロック［Ｂ０ Ｔ Ｂ１］に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数３８）
［Ｒ０ ｎ，Ｒ１ ｎ］＝［Ｒ０ ０，Ｒ１ ０］＋［Ａ０ ｎ，Ａ１ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式７）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報である。Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａ０ ０の値は１であり、Ａ１ ０は小さい値を取る）
ステップ（２）において、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝２、……Ｓ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数３９）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ａｉ－１ １はＡｉ １以上である）
ステップ（３）において、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－１に対してステップ（１．１）および（１．２）のソフトインフォメーション更新をｎ＝２、……Ｎ１＿ｉｔｒ回繰り返し行い、最終的なソフトインフォメーションデータを取得する。ここで、Ａｉ ｎはＡｉ ｎ－１以上であり、Ｎ１＿ｉｔｒはレジスタの設定可能をサポートする。
ステップ２において、ステップ１で得られたソフトインフォメーションＢＴ １、……ＢＳ－１ １および新規追加したデータブロックＢＳ、ＢＳ＋１、……ＢＳ＋Ｔ－１に対してソフトインフォメーションの更新を行い、ＢＴ ２、……ＢＳ－１ ２、ＢＳ １、ＢＳ＋１ １、……ＢＳ＋Ｔ－１ １を取得する。ここで、ソフトインフォメーション更新はステップ（１）～ステップ（４）に分けられる。
ステップ（１）において、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数４０）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
（Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ａｉ－１ ０はＡｉ ０以上である）
ステップ（２）において、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔに対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数４１）
［ＲＳ－Ｔ－１ ｎ，ＲＳ－Ｔ ｎ］＝［ＲＳ－Ｔ－１ ０，ＲＳ－Ｔ ０］＋［ＡＳ－Ｔ－１ ｎ，ＡＳ－Ｔ ｎ］×Ｗｉ ｎ－１，ｎ＝１・・・（式２）
（Ａｉ－１ ０の値はＡｉ ０よりも大きい）
ステップ（３）において、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔ＋１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行い、更新方法は以下のとおりである。
（数４２）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉｎ，ｎ＝１・・・（式１）
（Ａｉ－１ ０はＡｉ ０以上である）
ステップ（４）において、ステップ（１）、ステップ（２）およびステップ（３）をｎ＝２、……Ｎ１＿ｉｔｒ回繰り返し実行し、最終的なソフトインフォメーションデータを取得する。ここで、Ａｉ ｎはＡｉ ｎ－１以上である。
ステップ３において、ステップ１で得られたソフトインフォメーションＢ０ １、Ｂ１ １、……ＢＴ－１ １およびステップ２で得られたソフトインフォメーションＢＴ ２、……ＢＳ－１ ２をハードデコーディングし、Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２、ＢＴ ３、……ＢＳ－１ ３を取得する。Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２のデータを出力し、デコーダ出力結果を取得し、ステップ（１）～ステップ（５）に分けられる。
ステップ（１）において、得られたデータブロックのソフトインフォメーションは下式により得られる。
（数４３）
［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式４）
（Ｒｉ ｎはＢｉに対応するｎ回の反復出力であり、Ｒｉ ｎ－１はＢｉに対応するｎ－１回の反復出力であり、すなわち、ｎ回の反復入力である。Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報である）
ステップ（２）において、ステップ１で得られたソフトインフォメーションを硬判定し、硬判定の方法は、対応するシンボルのシンボルビットをコーディング規則に対応させ、シンボルビットを０／１ビットとして判定することである。
ステップ（３）において、Ｓ－１個の［Ｂｉ－１ Ｔ Ｂｉ］に対応する硬判定結果（ｉ＝２、……Ｓ）に対して（２ｍ，２ｍ－ｒ）ブロックコードのデコードを順次行う。
ステップ（４）において、ステップ（３）を合計Ｎ２＿ｉｔｒ回繰り返し、最終的な先頭のＴ個のブロックのデータをデコーダ出力とする。Ｎ２＿ｉｔｒはレジスタの設定可能をサポートする。ブロックコードに拡張チェックビットがあると、前のＮ３＿ｉｔｒ回の反復はチェックビットの（２ｍ，２ｍ－ｒ）ブロックコードのデコード結果の反復を満たさず、ブロックコードのデコードの現在の入力データに戻す。後の反復はチェックビット検出を行わず、デコード結果をｍｏｄ２加算（排他的論理和）してチェックビットを取得する。Ｎ３＿ｉｔｒはレジスタの設定可能をサポートし、値の範囲は［１，Ｎ２＿ｉｔｒ］である。
ステップ（５）において、デコーダのロック現象を訂正するために、デコーダ動作の中間反復過程において、パケットデコーダがエラーをフィードバックして訂正すると、この時のコードワード系列を最初の入力データに戻してもよい。
ステップ４において、Ｓ－Ｔ個のブロックのソフトインフォメーションを選択し、新規追加したＴ個のブロックのデータと共にソフトインフォメーションの更新を行い、Ｓブロックの更新後のソフトインフォメーションデータを取得し、ステップ（１）およびステップ（２）に分けられる。
ステップ（１）において、ステップ２で得られたソフトインフォメーションの先頭のＴ個のブロックのデータを破棄し、このＳ－Ｔ個のブロックのソフトインフォメーションとする。ステップ３でハードデコーディングして得られたデータブロックから第２Ｔ＋１個のブロックおよびそれ以降のＮ＿ｂｈブロックを選択し、更にステップ２で得られた第Ｔ＋Ｎ＿ｂｈ＋２ブロック～第Ｓブロックのソフトインフォメーションに対応する元の入力データとスティッチングし、このＳ－Ｔ個のブロックのソフトインフォメーションとしてもよい。ここで、Ｎ＿ｂｈの値の範囲は［０，Ｓ－Ｔ－１］であり、レジスタの設定可能をサポートする。
ステップ（２）において、ステップ２に含まれるステップ（１）～ステップ（４）の処理過程でソフトインフォメーションの更新を行う。
ステップ５において、ステップ３で得られた第Ｔ＋１個のブロック～第２Ｔ個のブロックのデータとＳ１００８で得られた先頭のＳ－Ｔ個のブロックのデータとを共にハードデコーディングまたはソフトデコーディングをし、先頭のＴ個のブロックのデータをデコーダの出力として出力する。
ステップ６において、ステップ４およびステップ５を繰り返し実行し、デコーダから出力されるＴ個のブロックのストリームデータを絶え間なく取得する。
（例示的な実施例３）
本願の例示的な実施例３において、短距離伝送シーンでの相互接続に適用するｓｔａｉｒｃａｓｅハードデコーディングフローを提供する。短距離伝送によって相互接続するシーンでは、ＦＥＣ硬判定のネット符号化利得に対する要求が非常に高く、且つエラーフロア現象に対する制御がより重要となる。需要を満たしたｓｔａｉｒｃａｓｅコードを取得するために、ステップ１～ステップ６を実行することができる。
ステップ１において、最初のＳ個のＢｉブロック（Ｂ０、Ｂ１、……ＢＴ－１、ＢＴ、……ＢＳ－１）をハードデコーディングし、Ｂ０ １、Ｂ１ １、……ＢＴ－１ １、ＢＴ １、……ＢＳ－１ １を取得する。ここで、パラメータＳおよびＴは、それぞれ毎回復号化するデータのブロック数および次回の復号化に追加した新たなデータのブロック数を表し、レジスタの設定可能をサポートする。
ステップ１はステップ（１）～ステップ（５）を含む。
ステップ（１）において、Ｓブロックのデータを硬判定し、Ｓ個の硬判定データブロックを取得する。
ステップ（２）において、ブロック［Ｂ０ Ｔ Ｂ１］，ｉ＝１、……Ｓ－１に対して（２ｍ，２ｍ－ｒ）ブロックコードのハードデコーディングを行い、更新後のブロックデータを［Ｈ０ Ｔ Ｈ１］と記す。
ステップ（３）において、ブロック［Ｈｉ Ｔ Ｂｉ－１Ｔ］，ｉ＝２、……Ｓ－１に対して（２ｍ，２ｍ－ｒ）ブロックコードのハードデコーディングを行い、更新後のデータを［Ｈｉ Ｔ Ｈｉ－１］と記す。
ステップ（４）において、更新後のブロック［Ｈｉ Ｈｉ－１ Ｔ］，ｉ＝Ｓ－１、……１に対して（２ｍ，２ｍ－ｒ）ブロックコードのハードデコーディングを行う。
ステップ（５）において、ステップ（３）およびステップ（４）を合計Ｎ１＿ｉｔｒ回繰り返し、最終的な硬判定データを取得する。Ｎ１＿ｉｔｒはレジスタの設定可能をサポートする。
ステップ２において、ステップ１で得られた硬判定情報ＢＴ １、……ＢＳ－１ １および新規追加したデータブロックＢＳ、ＢＳ＋１、……ＢＳ＋Ｔ－１をハードデコーディングし、ＢＴ ２、……ＢＳ－１ ２、ＢＳ １、ＢＳ＋１ １、……ＢＳ＋Ｔ－１ １を取得する。方法はステップ１に示すとおりである。
ステップ３において、ステップ１で得られた硬判定情報Ｂ０ １、Ｂ１ １、……ＢＴ－１ １およびＳ１６０４で得られた硬判定情報ＢＴ ２、……ＢＳ－１ ２をハードデコーディングし、Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２、ＢＴ ３、……ＢＳ－１ ３を取得する。Ｂ０ ２、Ｂ１ ２、……ＢＴ－１ ２データを出力し、デコーダのデコード結果を取得する。
ステップ３はステップ（１）～ステップ（４）を含む。
ステップ（１）において、Ｓ－１個の［Ｂｉ－１ Ｔ Ｂｉ］ブロック（ｉ＝２、……Ｓ）に対して（２ｍ，２ｍ－ｒ）ブロックコードのハードデコーディングを順次行う。
ステップ（２）において、Ｓ－１個の［Ｂｉ Ｂｉ－１ Ｔ］ブロック（ｉ＝Ｓ－１、……、１）に対して（２ｍ，２ｍ－ｒ）ブロックコードのハードデコーディングを更に順次行う。
ステップ（３）において、ステップ（１）およびステップ（２）を合計Ｎ２＿ｉｔｒ回繰り返し、最終的なデコード出力データを取得する。Ｎ２＿ｉｔｒはレジスタの設定可能をサポートする。ブロックコードに拡張チェックビットがあると、最初の数回の反復はチェックビットの（２ｍ，２ｍ－ｒ）ブロックコードのデコード結果の反復を満たさず、ブロックコードのデコードの現在の入力データに戻す。最後の数回の反復はチェックビット検出を行わず、デコード結果をｍｏｄ２加算（排他的論理和）し、チェックビットを取得する。
ステップ（４）において、デコーダのロック現象を訂正するために、デコーダ動作の中間反復過程において、パケットデコーダがエラーをフィードバックして訂正すると、この時のコードワード系列を最初の入力データに戻してもよい。
ステップ４において、ステップ３で得られた第２Ｔ＋１個のブロック～第３Ｔ個のブロックのデータブロックと新規追加したＴ個のブロックのデータとを共にハードデコーディングする。
ステップ５において、ステップ３でソフトデコーディングした後の第Ｔ＋１個のブロック～第２Ｔ個のブロックのデータとステップ４における先頭のＳ－Ｔ個のブロックのデータとを共にハードデコーディングし、先頭のＴ個のブロックのデータをデコーダの出力として出力する。
ステップ６において、ステップ４およびステップ５を繰り返し実行し、デコーダから出力されるＴ個のブロックのストリームデータを絶え間なく取得する。
本願の実施例は、実行されると上記いずれか１項に記載の方法を実行するプログラムが記憶された記憶媒体を更に提供する。
一実施例において、上記記憶媒体は、ＵＳＢ、読み出し専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ）、リムーバブルハードディスク、磁気ディスクまたは光ディスク等のプログラムコードを記憶可能な複数種の媒体を含んでもよいが、これらに限定されない。
本願の実施例は、実行されると上記いずれか１項に記載の方法におけるステップを実行するプログラムを実行するプロセッサを更に提供する。例えば、本実施例における例は、上記実施例および好ましい実施形態に記載された例を参照することができ、本実施例はここで説明を省略する。
上記実施例により、関連技術に存在する同じコード長および冗長度に対し、ｓｔａｉｒｃａｓｅコードに用いられるブロックコードはＴＰＣコードに用いられるブロックコードと比べ、その誤り訂正能力および最小距離特性が減衰され、最小距離の低減はエラーフロア現象の現れをもたらす可能性がある状況を回避する。本願における実施例は、コードワード間の関連性の特性を合理的に効果的に用いることができ、関連技術における硬符号化と軟符号化とを同時に適用できる符号化方法が存在しない状況を回避し、ひいてはＴＰＣコードよりも優れたウォーターフォール領域の性能を達成し、且つエラーフロア現象を良好に制御する。

Claims (14)

  1. ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得し、前記第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得する（ＳおよびＴはいずれも０よりも大きい整数である）ことと、
    前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力することと、
    前記第２情報ブロックまたは前記第３情報ブロックからＳ－Ｔ個の情報ブロックを選択し、選択した前記Ｓ－Ｔ個の情報ブロックとＴ個の新規追加した符号化ブロックと共に対してソフトインフォメーションの更新を行ってＳ個の更新後の情報ブロックを取得し、前記Ｓ個の更新後の情報ブロックを新たな第２情報ブロックとする動作と、前記第３情報ブロックにおける第Ｔ＋１個のブロック～第２Ｔ個のブロックの情報と前記新たな第２情報ブロックにおける先頭のＳ－Ｔ個のブロックの情報とを共に復号化して新たな第３情報ブロックを取得し、前記新たな第３情報ブロックにおける先頭のＴ個のブロックの情報をデコーダ出力として出力する動作とを繰り返し実行することとを含む、階段ｓｔａｉｒｃａｓｅコードの復号化方法。
  2. ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得することは、
    前記最初のＳ個の符号化ブロックＢｉに対してＮ１＿ｉｔｒ回の反復を行うことによって、ソフトインフォメーションの更新を行い、前記第１情報ブロックを取得する（１≦ｉ≦Ｓであり、Ｎ１＿ｉｔｒは０よりも大きい整数である）ことを含む、請求項１に記載の方法。
  3. 前記最初のＳ個の符号化ブロックＢｉに対してＮ１＿ｉｔｒ回の反復を行うことによって、ソフトインフォメーションの更新を行うことは、
    以下のような式により、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝１に対してソフトインフォメーションの更新を行う第１更新処理と、
    （数４４）
    ［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
    （Ｒｉ ０はＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値はｎ／Ｎ１＿ｉｔｒである）
    以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝２、……Ｓ－１に対してソフトインフォメーション更新を行う第２更新処理と、
    （数４５）
    ［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
    （Ａｉ－１ ｎはＡｉ ｎ以上である）
    ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－１に対して前記第１更新処理および前記第２更新処理を繰り返し行う（繰り返し実行する過程において、ｎ＝２、……Ｎ１＿ｉｔｒであり、Ａｉ ｎはＡｉ ｎ－１以上であり、Ｎ１＿ｉｔｒはレジスタの設定可能をサポートする）こととを含む、請求項２に記載の方法。
  4. 前記第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得することは、
    以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｒｉ］，ｉ＝１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行う第３更新処理と、
    （数４６）
    ［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
    （Ｒｉ ０は符号化ブロックＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値はｎ／Ｎ１＿ｉｔｒである）
    以下のような式により、ブロック［Ｒｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔに対してソフトインフォメーション更新を行う第４更新処理と、
    （数４７）
    ［ＲＳ－Ｔ－１ ｎ，ＲＳ－Ｔ ｎ］＝［ＲＳ－Ｔ－１ ０，ＲＳ－Ｔ ０］＋［ＡＳ－Ｔ－１ ｎ，ＡＳ－Ｔ ｎ］×Ｗｉ ｎ－１，ｎ＝１・・・（式２）
    以下のような式により、ブロック［Ｂｉ－１ Ｔ Ｂｉ］，ｉ＝Ｓ－Ｔ＋１、……Ｓ－Ｔ－１に対してソフトインフォメーション更新を行う第５更新処理と、
    （数４８）
    ［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝１・・・（式１）
    前記第３更新処理、前記第４更新処理および前記第５更新処理を繰り返し行って前記第２情報ブロックを取得する（Ａｉ ｎはＡｉ ｎ－１以上であり、繰り返し実行する過程において、ｎ＝２、……Ｎ１＿ｉｔｒである）こととを含む、請求項１に記載の方法。
  5. 前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得することは、
    前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして前記第３情報ブロックを取得することと、
    前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして前記第３情報ブロックを取得することとのうちの１つを含む、請求項１に記載の方法。
  6. 前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして前記第３情報ブロックを取得することは、
    以下のような式により、前記第１情報ブロックおよび前記第２情報ブロックのソフトインフォメーションを取得することと、
    （数４９）
    ［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式３）
    （Ｒｉ ｎは符号化ブロックＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報である） 得られた前記ソフトインフォメーションにおける要素のシンボルビットをコーディング規則に対応させるように、シンボルビットを０ビットまたは１ビットとして判定するという方式で、得られたソフトインフォメーションを硬判定することと、
    Ｓ－１個の［Ｂｉ－１ Ｔ Ｂｉ］に対応する硬判定結果に対して（２ｍ，２ｍ－ｒ）ブロックコードのデコードを順次行う（ｉ＝２、３、……、Ｓ－１、Ｓ）という方式で、デコード処理を行うことと、
    前記デコード処理をＮ２＿ｉｔｒ回繰り返し実行し、デコードしたＳブロックのデータを前記第３情報ブロックとして確定し、先頭のＴ個のブロックのデータをデコーダの出力とすることと
    を含む、請求項５に記載の方法。
  7. 前記デコード処理をＮ２＿ｉｔｒ回繰り返し実行するとき、前記（２ｍ，２ｍ－ｒ）ブロックコードに拡張チェックビットがある場合、前のＮ３＿ｉｔｒ回の反復は前記拡張チェックビットの（２ｍ，２ｍ－ｒ）ブロックコードのデコード結果の反復を満たさず、前記（２ｍ，２ｍ－ｒ）ブロックコードのデコードの現在の入力データに戻し、後の反復はチェックビット検出を行わず、デコード結果をｍｏｄ２加算（排他的論理和）して前記拡張チェックビットを取得し、Ｎ３＿ｉｔｒの値の範囲は［１，Ｎ２＿ｉｔｒ］であり、Ｎ２＿ｉｔｒは０よりも大きい整数である、請求項６に記載の方法。
  8. 前記デコード処理をＮ２＿ｉｔｒ回繰り返し実行する過程において、前記デコード処理を処理するパケットデコーダがエラーをフィードバックして訂正すると、前記（２ｍ，２ｍ－ｒ）ブロックコードのデコードの現在のコードワード系列を最初の入力データに戻す、請求項６に記載の方法。
  9. 前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして前記第３情報ブロックを取得することは、
    前記第１情報ブロックおよび前記第２情報ブロックに対して正規化処理を行った後、以下のような式により、前記第１情報ブロックおよび前記第２情報ブロックのソフトインフォメーションを取得することと、
    （数５０）
    ［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ１＿ｉｔｒ・・・（式４）
    （Ｒｉ ０は符号化ブロックＢｉに対応するデコーダの元の入力データであり、Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーションであり、Ｗｉ ｎはブロック［Ｂｉ－１ Ｔ Ｂｉ］により求められた外部情報であり、Ａｉ ｎは外部情報の信頼度因子であり、値の範囲が（０，１］であり、Ａｉ－１ ｎの値は１であり、Ａｉ ｎの値は（ｎ－１）／Ｎ１＿ｉｔｒである）
    出力処理を繰り返し実行する（繰り返し実行する過程において、ｎ＝２、……Ｎ２＿ｉｔｒであり、Ｎ２＿ｉｔｒは０よりも大きい整数である）ことと、
    最終回の反復を行うとき、以下のような式により、デコーダのソフトインフォメーション出力を取得するというような出力処理を実行することと、
    （数５１）
    ［Ｒｉ－１ ｎ，Ｒｉ ｎ］＝［Ｒｉ－１ ｎ－１，Ｒｉ ｎ－１］＋Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式５）
    得られたソフトインフォメーションにおける要素のシンボルビットをコーディング規則に対応させるように、シンボルビットを０ビットまたは１ビットとして判定するという方式で、出力処理により得られたソフトインフォメーションを硬判定することと、
    硬判定処理によって得られた先頭のＴ個のブロックのデータを前記第３情報ブロックとして確定し、デコーダ出力とすることとを含む、請求項５に記載の方法。
  10. 前記第２情報ブロックまたは前記第３情報ブロックからＳ－Ｔ個の情報ブロックを選択することは、
    前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをハードデコーディングして前記第３情報ブロックを取得するとき、前記第２情報ブロックにおける先頭のＴ個のブロックのデータを破棄し、前記Ｓ－Ｔ個の情報ブロックを取得するという方式、または、前記第３情報ブロックにおける第２Ｔ＋１個の情報ブロックおよびそれ以降のＮ＿ｂｈ個の情報ブロックを選択し、更に選択された前記第３情報ブロックにおける第２Ｔ＋１個の情報ブロックおよびそれ以降のＮ＿ｂｈ個の情報ブロックと、前記第２情報ブロックにおける第Ｔ＋Ｎ＿ｂｈ＋２個の情報ブロックのソフトインフォメーション～第Ｓ個の情報ブロックのソフトインフォメーションに対応する元の入力データとをスティッチングし、スティッチングされた情報ブロックを前記Ｓ－Ｔ個の情報ブロックとする（Ｎ＿ｂｈの値の範囲は［０，Ｓ－Ｔ－１］である）という方式で、Ｓ－Ｔ個の情報ブロックを選択することと、
    前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックをソフトデコーディングして前記第３情報ブロックを取得するとき、前記第３情報ブロックから第２Ｔ＋１個のブロック～第Ｓ＋Ｔ個のブロックのデータを選択して前記Ｓ－Ｔ個の情報ブロックとするという方式でＳ－Ｔ個の情報ブロックを選択することであって、生成方法は、以下の式であることとを含む、請求項１に記載の方法。
    （数５２）
    ［Ｒｉ－１ ｎ，Ｒｉｎ］＝［Ｒｉ－１ ０，Ｒｉ ０］＋［Ａｉ－１ ｎ，Ａｉ ｎ］×Ｗｉ ｎ，ｎ＝Ｎ２＿ｉｔｒ・・・（式６）
    （Ｒｉ ｎはＢｉに対応するｎ回の反復が行われたソフトインフォメーション出力であり、Ｗｉ ｎは［Ｂｉ－１ Ｔ Ｂｉ］ブロックにより求められた外部情報である）
  11. ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得し、前記第１情報ブロックの最後のＳ－Ｔ個の符号化ブロックおよびＴ個の新規追加した符号化ブロックを更新して第２情報ブロックを取得する（ＳおよびＴはいずれも０よりも大きい整数である）ように構成される更新モジュールと、
    前記第１情報ブロックの先頭のＴ個の符号化ブロックおよび前記第２情報ブロックの先頭のＳ－Ｔ個の符号化ブロックを復号化して第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力するように構成される復号化モジュールと、
    前記第２情報ブロックまたは前記第３情報ブロックからＳ－Ｔ個の情報ブロックを選択し、選択した前記Ｓ－Ｔ個の情報ブロックとＴ個の新規追加した符号化ブロックと共に対してソフトインフォメーションの更新を行ってＳ個の更新後の情報ブロックを取得し、前記Ｓ個の更新後の情報ブロックを新たな第２情報ブロックとする動作と、前記第３情報ブロックにおける第Ｔ＋１個のブロック～第２Ｔ個のブロックの情報と前記新たな第２情報ブロックにおける先頭のＳ－Ｔ個のブロックの情報とを共に復号化して新たな第３情報ブロックを取得し、先頭のＴ個のブロックの情報をデコーダ出力として出力する動作とを繰り返し実行するように構成される処理モジュールとを備える、階段ｓｔａｉｒｃａｓｅコードの復号化装置。
  12. ｓｔａｉｒｃａｓｅコードにおける最初のＳ個の符号化ブロックに対してソフトインフォメーションの更新を行って第１情報ブロックを取得するとき、前記更新モジュールは、
    前記最初のＳ個の符号化ブロックＢｉをＮ１＿ｉｔｒ回の反復を行うことによって、ソフトインフォメーションの更新を行い、前記第１情報ブロックを取得する（１≦ｉ≦Ｓであり、Ｎ１＿ｉｔｒは０よりも大きい整数である）ように構成される更新ユニットを含む、請求項１１に記載の装置。
  13. 実行されると請求項１から１０のいずれか１項に記載の方法を実行するプログラムが記憶された、記憶媒体。
  14. 実行されると請求項１から１０のいずれか１項に記載の方法を実行するプログラムを実行するように構成される、プロセッサ。
JP2020525981A 2017-11-15 2018-11-15 階段コードの復号化方法、装置および記憶媒体 Active JP7047092B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711133350.5A CN109787641B (zh) 2017-11-15 2017-11-15 staircase码的解码方法、装置及存储介质
CN201711133350.5 2017-11-15
PCT/CN2018/115531 WO2019096184A1 (zh) 2017-11-15 2018-11-15 阶梯码的解码方法、装置及存储介质

Publications (2)

Publication Number Publication Date
JP2021502767A JP2021502767A (ja) 2021-01-28
JP7047092B2 true JP7047092B2 (ja) 2022-04-04

Family

ID=66495353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020525981A Active JP7047092B2 (ja) 2017-11-15 2018-11-15 階段コードの復号化方法、装置および記憶媒体

Country Status (6)

Country Link
US (1) US11184034B2 (ja)
EP (1) EP3713096B1 (ja)
JP (1) JP7047092B2 (ja)
KR (1) KR102326070B1 (ja)
CN (1) CN109787641B (ja)
WO (1) WO2019096184A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113132061B (zh) * 2021-04-23 2022-11-25 展讯通信（上海）有限公司 上行数据发送方法、装置、存储介质及终端
CN114079539B (zh) * 2021-07-28 2023-11-28 珠海市杰理科技股份有限公司 一种无线信息交流方法及无线通信设备
WO2024026584A1 (en) * 2022-07-30 2024-02-08 Qualcomm Incorporated Techniques for staircase encoding with block-code-based shaping

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017178264A1 (en) 2016-04-15 2017-10-19 Alcatel Lucent Method and apparatus for forward error correction encoding
JP2020516119A (ja) 2017-07-28 2020-05-28 三菱電機株式会社 符号器、復号器及び送信機

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231575B2 (en) * 2002-04-01 2007-06-12 Intel Corporation Apparatus for iterative hard-decision forward error correction decoding
CN101026434A (zh) * 2006-02-24 2007-08-29 中国科学院上海微***与信息技术研究所 一种低复杂度的迭代检测译码方法及装置
CN101436917B (zh) * 2007-11-12 2012-06-27 华为技术有限公司 用于以太网无源光网络的数据编译码方法及装置
US8751910B2 (en) * 2011-04-13 2014-06-10 Cortina Systems, Inc. Staircase forward error correction coding
DE102012220334B3 (de) * 2012-11-08 2013-11-28 Deutsches Zentrum für Luft- und Raumfahrt e.V. Verfahren zum Wiederherstellen verlorengegangener und/oder beschädigter Daten
US9191256B2 (en) 2012-12-03 2015-11-17 Digital PowerRadio, LLC Systems and methods for advanced iterative decoding and channel estimation of concatenated coding systems
EP3171520A4 (en) * 2014-07-31 2017-08-02 Huawei Technologies Co. Ltd. Decoding method and decoder
US9712187B2 (en) * 2014-12-05 2017-07-18 Samsung Electronics Co., Ltd. SC-LDPC codes for wireless communication systems: framework and zigzag-window decoder
CN105141393B (zh) * 2015-06-12 2018-05-04 深圳大学 一种无线网络中细粒度的子载波编码***及其方法
CN105429646B (zh) 2015-06-30 2019-03-22 南京大学 一种咬尾阶梯码的编码及解码方法
US10110256B2 (en) * 2016-09-16 2018-10-23 Micron Technology, Inc. Apparatuses and methods for staircase code encoding and decoding for storage devices
CN106992841B (zh) * 2017-03-21 2020-06-02 中山大学 一种分组马尔可夫叠加编码的硬判决迭代译码方法
CN109245846B (zh) * 2017-07-10 2022-07-05 中兴通讯股份有限公司 一种阶梯码解码方法和阶梯码解码装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017178264A1 (en) 2016-04-15 2017-10-19 Alcatel Lucent Method and apparatus for forward error correction encoding
JP2020516119A (ja) 2017-07-28 2020-05-28 三菱電機株式会社 符号器、復号器及び送信機

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Benjamin P. Smith et al.，Staircase Codes: FEC for 100 Gb/s OTN，Journal of Lightwave Technology (Volume: 30, Issue: 1, Jan. 1, 2012)，2011年11月09日，pp.110-117
Lei M. Zhang et al.，Low-Complexity Soft-Decision Concatenated LDGM-Staircase FEC for High-Bit-Rate Fiber-Optic Communication，Journal of Lightwave Technology (Volume:35, Issue:18, Sept. 15, 15 2017)，2017年06月16日，pp.3991-3999

Also Published As

Publication number Publication date
EP3713096B1 (en) 2023-07-12
WO2019096184A1 (zh) 2019-05-23
US11184034B2 (en) 2021-11-23
KR20200087211A (ko) 2020-07-20
KR102326070B1 (ko) 2021-11-15
EP3713096A1 (en) 2020-09-23
EP3713096A4 (en) 2021-08-04
JP2021502767A (ja) 2021-01-28
US20210175908A1 (en) 2021-06-10
CN109787641B (zh) 2024-02-06
CN109787641A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US7072417B1 (en) LDPC encoder and method thereof
US8347178B2 (en) Method, device and apparatus for correcting bursts
JP4389373B2 (ja) ２元巡回符号を反復型復号するための復号器
US8042030B2 (en) Encoding apparatus, decoding apparatus, encoding method, decoding method, and storage device
JP5506878B2 (ja) 低密度パリティ検査符号のパリティ検査行列生成方法
JP3451221B2 (ja) 誤り訂正符号化装置、方法及び媒体、並びに誤り訂正符号復号装置、方法及び媒体
JP5705106B2 (ja) ユークリッド空間リード−マラー符号の軟判定復号を実行する方法
TW201815077A (zh) 極化碼之並列連續消除解碼與連續消除清單解碼的裝置和方法、製造方法及建立方法
JP7047092B2 (ja) 階段コードの復号化方法、装置および記憶媒体
JP2007166605A (ja) パリティ検査行列、パリティ検査行列の生成方法、エンコーディング方法及びエラー訂正装置
US11843459B2 (en) Spatially coupled forward error correction encoding method and device using generalized error locating codes as component codes
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
JP2019525638A (ja) ２のべき乗でない長さに拡張されたポーラ符号の符号化および復号化
US8392792B2 (en) Method for encoding low density parity check codes using result of checking previously specified parity bits
EP2309650B1 (en) A systematic encoder with arbitrary parity positions
US8161360B1 (en) Integrated interleaved codes
JP2004201323A (ja) 複雑度を減らしたコードテーブルを使用する復調装置及びその方法
KR20110114204A (ko) 저밀도 패리티 체크 부호화 방법 및 이를 이용하는 저밀도 패리티 체크 인코더
JP2009182421A (ja) 復号化方法及び復号化装置
JP4224818B2 (ja) 符号化方法及び符号化装置並びに復号方法及び復号装置
CN111600613B (zh) 一种校验方法、装置、译码器、接收机及计算机存储介质
KR100956592B1 (ko) 메시지 전달 알고리즘을 이용한 ｌｄｐｃ 코드 부호화 장치및 그 방법
KR101221062B1 (ko) 가변 ｕｓｃ 부호를 이용한 부호화 및 복호화 방법
AU2022332699A1 (en) Modified staircase forward error correction coding
CN114024552A (zh) 一种缩短三维tpc的高性能译码方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7047092

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150