JP7044653B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7044653B2 JP7044653B2 JP2018132564A JP2018132564A JP7044653B2 JP 7044653 B2 JP7044653 B2 JP 7044653B2 JP 2018132564 A JP2018132564 A JP 2018132564A JP 2018132564 A JP2018132564 A JP 2018132564A JP 7044653 B2 JP7044653 B2 JP 7044653B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring layer
- semiconductor device
- semiconductor
- conductive post
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 197
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 57
- 239000011347 resin Substances 0.000 claims description 40
- 229920005989 resin Polymers 0.000 claims description 40
- 238000007789 sealing Methods 0.000 claims description 35
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 28
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000005498 polishing Methods 0.000 claims description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 239000004593 Epoxy Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 127
- 229910000679 solder Inorganic materials 0.000 description 30
- 238000007747 plating Methods 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 20
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013067 intermediate product Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置および半導体装置の製造方法に関する。
電子機器への半導体部品の実装効率を向上し、電子機器の性能を向上するために、半導体チップを含んだ半導体パッケージを複数積層した半導体部品（半導体装置）が使用されている。（特許文献１参照）
半導体チップが動作時に消費した電力は熱に変わるため、半導体チップを安定して動作させるためには、半導体チップを十分に放熱させる必要がある。特許文献１には、半導体チップの裏面に熱伝導体を形成することは示されている。しかし、積層された半導体チップの裏面に熱伝導体を形成するのみでは、半導体チップから熱伝導体に熱が伝達されても、その熱が熱伝導体から他の部分に十分に放熱されることがない。従って、半導体チップの放熱が不十分であり、半導体チップおよび半導体製品を安定して動作させることが困難である。
本発明の半導体装置は、配線層と、主面が第１接続部を介して前記配線層に接続されている第１半導体チップと、上面視で前記第１半導体チップの外側に配置されるとともに、前記配線層に垂直な方向に延びる複数の導電ポストと、前記第１半導体チップの前記主面とは反対側の裏面以外の面、前記配線層、および前記導電ポストの側面に接するエポキシベースの封止樹脂と、前記第１半導体チップの前記裏面と、前記複数の導電ポストのうちの少なくとも１つとに接続され、前記封止樹脂に接している、スパッタにより成膜された銅またはチタンを含む金属である熱伝導部材と、前記導電ポストの前記配線層とは反対側の端部に第２接続部を介して接続されている第２半導体チップと、を備える。
本発明の半導体装置の製造方法は、配線層を形成すること、前記配線層に垂直な方向に延びる複数の導電ポストを形成すること、第１半導体チップを用意し、前記第１半導体チップの主面を第１接続部を介して前記配線層に接合すること、前記第１半導体チップ、前記配線層、および前記導電ポストをエポキシベースの樹脂により樹脂封止すること、前記樹脂封止により形成した封止樹脂を、前記第１半導体チップの前記主面とは反対側の裏面および前記導電ポストの前記配線層とは反対側の端面の高さまで研磨すること、前記第１半導体チップの前記裏面、封止樹脂の表面および前記導電ポストの前記端面に対して、銅またはチタンを含む金属をスパッタにより成膜し、前記第１半導体チップの前記裏面と、前記複数の導電ポストのうちの少なくとも１つとを接続する熱伝導部材を形成すること、前記導電ポストの前記端面に、第２接続部を介して第２半導体チップを接続すること、を備える。
本発明の半導体装置の製造方法は、配線層を形成すること、前記配線層に垂直な方向に延びる複数の導電ポストを形成すること、第１半導体チップを用意し、前記第１半導体チップの主面を第１接続部を介して前記配線層に接合すること、前記第１半導体チップ、前記配線層、および前記導電ポストをエポキシベースの樹脂により樹脂封止すること、前記樹脂封止により形成した封止樹脂を、前記第１半導体チップの前記主面とは反対側の裏面および前記導電ポストの前記配線層とは反対側の端面の高さまで研磨すること、前記第１半導体チップの前記裏面、封止樹脂の表面および前記導電ポストの前記端面に対して、銅またはチタンを含む金属をスパッタにより成膜し、前記第１半導体チップの前記裏面と、前記複数の導電ポストのうちの少なくとも１つとを接続する熱伝導部材を形成すること、前記導電ポストの前記端面に、第２接続部を介して第２半導体チップを接続すること、を備える。
本発明によれば、半導体チップに生じる熱を、熱伝導部材を介して導電ポストに伝導することにより、半導体チップおよび半導体装置を、効率良く冷却することができる。
（一実施の形態）
図１から図５は、本発明の一実施の形態による半導体装置８０の製造方法を説明するための図である。なお、図１から図５は、後述する半導体装置８０の１個分の製造工程を示す図を表しているが、支持基板１０は半導体装置８０よりも大きな基板であり、支持基板１０上には、多数の半導体装置８０（より厳密には、後述する中間生成体５０）が並んで形成されていても良い。
図１から図５は、本発明の一実施の形態による半導体装置８０の製造方法を説明するための図である。なお、図１から図５は、後述する半導体装置８０の１個分の製造工程を示す図を表しているが、支持基板１０は半導体装置８０よりも大きな基板であり、支持基板１０上には、多数の半導体装置８０（より厳密には、後述する中間生成体５０）が並んで形成されていても良い。
（支持基板）
図１（ａ）は、半導体装置８０を製造するための支持基板１０の断面を示す図であり、支持基板１０の上面には、支持基板１０側から順に剥離層１１および薄銅層１２が形成されている。支持基板１０は例えばガラスから成り、支持基板１０の厚さは１００～２０００μｍ程度が好ましい。
図１（ａ）および以降の各図においては、理解を容易にするために、支持基板１０の面内方向（図中の左右方向）に対して、支持基板１０の表面に垂直な方向（図中の上下方向）の長さを拡大して描いている。
なお、図１（ｂ）以降の各図においては、支持基板１０の厚さを一部省略して示している。
図１（ａ）は、半導体装置８０を製造するための支持基板１０の断面を示す図であり、支持基板１０の上面には、支持基板１０側から順に剥離層１１および薄銅層１２が形成されている。支持基板１０は例えばガラスから成り、支持基板１０の厚さは１００～２０００μｍ程度が好ましい。
図１（ａ）および以降の各図においては、理解を容易にするために、支持基板１０の面内方向（図中の左右方向）に対して、支持基板１０の表面に垂直な方向（図中の上下方向）の長さを拡大して描いている。
なお、図１（ｂ）以降の各図においては、支持基板１０の厚さを一部省略して示している。
剥離層１１は、主として炭素を含む層であることが剥離容易性や膜形成性の点等から好ましく、剥離層１１の厚さは１～２０ｎｍ程度が好ましい。剥離層１１は、炭素を主成分とする層以外に、さらに金属を含む層を含んでいても良い。
薄銅層１２は、厚さが５０～２０００ｎｍ程度の銅を主成分とする層である。
上記の条件に適した、剥離層１１等の形成された支持基板１０が販売されていれば、それを購入して使用することができる。
薄銅層１２は、厚さが５０～２０００ｎｍ程度の銅を主成分とする層である。
上記の条件に適した、剥離層１１等の形成された支持基板１０が販売されていれば、それを購入して使用することができる。
（配線層の形成）
図１（ｂ）は、支持基板１０上の最上層である薄銅層１２の上に、下段パッド１４および下層配線１５を形成した状態を示している。下段パッド１４および下層配線１５の形成に際しては、始めに薄銅層１２上の全面にフォトレジスト１３を形成し、このフォトレジスト層に下段パッド１４および下層配線１５の形状に対応する所望の開口部を形成する。そして、支持基板１０をめっき液に浸し電解銅めっきを行うことで、薄銅層１２が露出する部分（すなわちフォトレジスト１３の開口部）に銅がめっきされ、下段パッド１４および下層配線１５が形成される。下層配線１５は、複数の下段パッド１４を相互に接続する配線である。その後、フォトレジスト１３を除去する。
図１（ｂ）は、支持基板１０上の最上層である薄銅層１２の上に、下段パッド１４および下層配線１５を形成した状態を示している。下段パッド１４および下層配線１５の形成に際しては、始めに薄銅層１２上の全面にフォトレジスト１３を形成し、このフォトレジスト層に下段パッド１４および下層配線１５の形状に対応する所望の開口部を形成する。そして、支持基板１０をめっき液に浸し電解銅めっきを行うことで、薄銅層１２が露出する部分（すなわちフォトレジスト１３の開口部）に銅がめっきされ、下段パッド１４および下層配線１５が形成される。下層配線１５は、複数の下段パッド１４を相互に接続する配線である。その後、フォトレジスト１３を除去する。
図１（ｃ）は、支持基板１０上に、下段パッド１４および下層配線１５を覆うように層間絶縁膜１６を形成し、層間絶縁膜１６の所定位置にビアホール１６ａを形成した状態を示している。
層間絶縁膜１６の材料としては感光性のポリイミド等を使用し、ビアホール１６ａは層間絶縁膜１６の所定の箇所にレーザ光等の整形された光を照射して感光させ、これを現像してポリイミドを除去することにより形成する。
層間絶縁膜１６の材料としては感光性のポリイミド等を使用し、ビアホール１６ａは層間絶縁膜１６の所定の箇所にレーザ光等の整形された光を照射して感光させ、これを現像してポリイミドを除去することにより形成する。
図１（ｄ）は、層間絶縁膜１６の表面にめっきシード層１８が形成され、めっきシード層１８の上にパターンニングされたフォトレジスト１９が形成されている状態を示している。
めっきシード層１８は、図１（ｃ）に示した支持基板１０に対して、無電解めっき、またはスパッタ等のドライ成膜により銅等の金属を成膜することにより形成する。めっきシード層１８の厚さは５０～２００ｎｍ程度とする。
めっきシード層１８は、図１（ｃ）に示した支持基板１０に対して、無電解めっき、またはスパッタ等のドライ成膜により銅等の金属を成膜することにより形成する。めっきシード層１８の厚さは５０～２００ｎｍ程度とする。
めっきシード層１８の形成後に、めっきシード層１８の全面にフォトレジスト１９を形成し、フォトレジスト１９に対して露光および現像を行うことにより、フォトレジスト１９をパターニングする。
この状態の支持基板１０をめっき液に浸し電解銅めっきを行うことで、めっきシード層１８が露出する部分１９ａ（すなわちフォトレジスト１９が除去されている部分）に銅がめっきされる。図１（ｃ）に示したビアホール１６ａの内部にも、めっきシード層１８として、および電解銅めっきにより銅が充填され、層間配線１７が形成される。
その後、フォトレジスト１９を除去する。
この状態の支持基板１０をめっき液に浸し電解銅めっきを行うことで、めっきシード層１８が露出する部分１９ａ（すなわちフォトレジスト１９が除去されている部分）に銅がめっきされる。図１（ｃ）に示したビアホール１６ａの内部にも、めっきシード層１８として、および電解銅めっきにより銅が充填され、層間配線１７が形成される。
その後、フォトレジスト１９を除去する。
図１（ｅ）は、フォトレジスト１９を除去した後の支持基板１０の状態を示す。めっきシード層１８上の、図１（ｄ）においてフォトレジスト１９が除去されている部分１９ａに、銅等の金属がめっきされ、この部分に、上段パッド２０ａ、２０ｂ、および上層配線２１が形成されている。
ここで、上段パッド２０ａは、後述する第１半導体チップ２５または導電ポスト２４と接続されるパッドであり、さらに層間配線１７を介して下段パッド１４に接続されていても良い。上段パッド２０ｂは、層間配線１７を介して下段パッド１４に接続されている。上層配線２１は、複数の上段パッド２０ａ、２０ｂを相互に接続する配線である。
なお、本明細書では、下段パッド１４、下層配線１５、上段パッド２０ａ、２０ｂ、上層配線２１、および層間配線１７を、総称してまたは個々に、配線層２２とも呼ぶ。
ここで、上段パッド２０ａは、後述する第１半導体チップ２５または導電ポスト２４と接続されるパッドであり、さらに層間配線１７を介して下段パッド１４に接続されていても良い。上段パッド２０ｂは、層間配線１７を介して下段パッド１４に接続されている。上層配線２１は、複数の上段パッド２０ａ、２０ｂを相互に接続する配線である。
なお、本明細書では、下段パッド１４、下層配線１５、上段パッド２０ａ、２０ｂ、上層配線２１、および層間配線１７を、総称してまたは個々に、配線層２２とも呼ぶ。
（導電ポストの形成）
図１（ｅ）に示した状態の支持基板１０に対して、上段パッド２０ａ、２０ｂ、上層配線２１およびめっきシード層１８の上に、ドライフィルム２３を形成し、ドライフィルム２３の所定箇所に開口２３ａを形成する。
図２（ａ）は、ドライフィルム２３および開口２３ａが形成された状態を示す。
ドライフィルム２３は、上段パッド２０ａ等の形成されている支持基板１０にドライフィルムシートを接合して形成する。開口２３ａは、ドライフィルム２３上の所定の場所にレーザ光等の整形された光を照射してドライフィルム２３を感光させ、これを現像してドライフィルム２３を部分的に除去することにより形成する。開口２３ａの側面は、ドライフィルム２３の表面に対してほぼ垂直に形成されている。
図１（ｅ）に示した状態の支持基板１０に対して、上段パッド２０ａ、２０ｂ、上層配線２１およびめっきシード層１８の上に、ドライフィルム２３を形成し、ドライフィルム２３の所定箇所に開口２３ａを形成する。
図２（ａ）は、ドライフィルム２３および開口２３ａが形成された状態を示す。
ドライフィルム２３は、上段パッド２０ａ等の形成されている支持基板１０にドライフィルムシートを接合して形成する。開口２３ａは、ドライフィルム２３上の所定の場所にレーザ光等の整形された光を照射してドライフィルム２３を感光させ、これを現像してドライフィルム２３を部分的に除去することにより形成する。開口２３ａの側面は、ドライフィルム２３の表面に対してほぼ垂直に形成されている。
図２（ｂ）は、ドライフィルム２３の開口２３ａの内部に、上段パッド２０ａに接して銅等の低抵抗金属からなる導電ポスト２４が形成された状態を示す。
導電ポスト２４の形成は、図２（ａ）に示した状態の支持基板１０をめっき液に浸し、めっきシード層１８を電極として電解めっきを行うことで、めっきシード層１８に接続されている上段パッド２０ａの上に、銅等の低抵抗金属をめっきすることにより行う。
導電ポスト２４の形成は、図２（ａ）に示した状態の支持基板１０をめっき液に浸し、めっきシード層１８を電極として電解めっきを行うことで、めっきシード層１８に接続されている上段パッド２０ａの上に、銅等の低抵抗金属をめっきすることにより行う。
導電ポスト２４を構成する金属は、銅に限らず、低抵抗な金属または合金であれば良く、その電気抵抗率が１００［ｎΩ・ｍ］以下であればよい。
導電ポスト２４の長さ（図中の上下方向の長さ）は、一例として１５０μｍから５００μｍ程度である。
導電ポスト２４の長さ（図中の上下方向の長さ）は、一例として１５０μｍから５００μｍ程度である。
導電ポスト２４を形成した後に、ドライフィルム２３を除去し、さらにエッチングによりめっきシード層１８を除去する。めっきシード層１８のエッチングは、上段パッド２０ａ、２０ｂおよび上層配線２１をエッチングマスクとして行う。このとき、上段パッド２０ａ、２０ｂおよび上層配線２１もエッチングにより多少は溶解する。ただし、上段パッド２０ａ、２０ｂおよび上層配線２１の厚さを、めっきシード層１８よりも厚くしておくことで、めっきシード層１８を完全に除去し、上段パッド２０ａ、２０ｂおよび上層配線２１を残存させることができる。
図２（ｃ）は、めっきシード層１８を除去した状態の支持基板１０を示す。
導電ポスト２４は、支持基板１０の上面に沿って形成された配線層２２（上段パッド２０ａ、２０ｂ等）に接続され、かつ配線層２２に対して垂直な方向（図中の上方）に延びて形成されている。
なお、上述のように支持基板１０が後述する半導体装置８０よりも大きな基板であり、支持基板１０上に多数の半導体装置８０を並べて形成する場合には、支持基板１０上に、図２（ｃ）に示す導電ポスト２４や、配線層（上段パッド２０ａ、２０ｂ等）の構造物を、形成する半導体装置８０の個数に対応する数だけ多数配列して形成する。
導電ポスト２４は、支持基板１０の上面に沿って形成された配線層２２（上段パッド２０ａ、２０ｂ等）に接続され、かつ配線層２２に対して垂直な方向（図中の上方）に延びて形成されている。
なお、上述のように支持基板１０が後述する半導体装置８０よりも大きな基板であり、支持基板１０上に多数の半導体装置８０を並べて形成する場合には、支持基板１０上に、図２（ｃ）に示す導電ポスト２４や、配線層（上段パッド２０ａ、２０ｂ等）の構造物を、形成する半導体装置８０の個数に対応する数だけ多数配列して形成する。
（第１半導体チップの接合および樹脂封止）
図３（ａ）は、第１半導体チップ２５ａが接合され、封止樹脂２９により封止された状態の支持基板１０を示す。
第１半導体チップ２５ａは、ＣＰＵ等のロジック回路ＩＣや、ＤＲＡＭ等のメモリーＩＣ等の、シリコンウエハから切断された１つの半導体集積回路チップである。
図３（ａ）は、第１半導体チップ２５ａが接合され、封止樹脂２９により封止された状態の支持基板１０を示す。
第１半導体チップ２５ａは、ＣＰＵ等のロジック回路ＩＣや、ＤＲＡＭ等のメモリーＩＣ等の、シリコンウエハから切断された１つの半導体集積回路チップである。
図３（ａ）に示したように、第１半導体チップ２５ａの半導体集積回路が形成された主面（図３（ａ）中の下側の面）の一部には、支持基板１０への接合に先立って、接続ポスト２６およびはんだ２７を形成しておく。
また、必要に応じて、接続ポスト２６とはんだ２７の間にバリアメタル層を形成しておいても良い。
なお、場合によっては、接続ポスト２６を省略し、上段パッド２０ａと第１半導体チップ２５ａの主面に形成されているボンディングパッドとを、はんだ２７により接合しても良い。
本明細書では、接続ポスト２６、はんだ２７、さらには必要に応じて追加するバリアメタル層を、それぞれ、または併せて第１接続部２８と呼ぶ。
また、必要に応じて、接続ポスト２６とはんだ２７の間にバリアメタル層を形成しておいても良い。
なお、場合によっては、接続ポスト２６を省略し、上段パッド２０ａと第１半導体チップ２５ａの主面に形成されているボンディングパッドとを、はんだ２７により接合しても良い。
本明細書では、接続ポスト２６、はんだ２７、さらには必要に応じて追加するバリアメタル層を、それぞれ、または併せて第１接続部２８と呼ぶ。
なお、第１半導体チップ２５ａに対する接続ポスト２６、はんだ２７、およびバリアメタル層の形成には公知の方法を用いればよいので、説明を省略する。
第１半導体チップ２５ａは、主面を下向きにして、接続ポスト２６およびはんだ２７が所定の上段パッド２０ａに対向するように位置合せされ、加熱処理されて接合される。第１半導体チップ２５ａの接合は、各種のフリップチップボンダーを用いて行うことができる。
第１半導体チップ２５ａは、主面を下向きにして、接続ポスト２６およびはんだ２７が所定の上段パッド２０ａに対向するように位置合せされ、加熱処理されて接合される。第１半導体チップ２５ａの接合は、各種のフリップチップボンダーを用いて行うことができる。
なお、上述のように、支持基板１０上に、導電ポスト２４や配線層２２の構造物を、形成する半導体装置８０の個数に対応する数だけ多数配列して形成している場合には、多数の第１半導体チップ２５ａをそれぞれに対応する上段パッド２０ａに位置合せして仮圧着し、その後に加熱処理を行って多数の第１半導体チップ２５ａをまとめて接合しても良い。
第１半導体チップ２５ａが接合された支持基板１０を樹脂封止する。封止樹脂２９として、例えばエポキシベースの樹脂にシリカなどのフィラーを充填した樹脂を使用する。封止に際しては、コンプレッションモールド法によって、液状の樹脂を金型で加圧して形成する。なお、トランスファモールド法によって加工を行うこともできる。また、顆粒状や粉体状の樹脂を使用することもできる。
支持基板１０上に形成されている配線層２２の上面、第１半導体チップ２５ａ、および導電ポスト２４の側面および端面が、封止樹脂２９により封止される。
支持基板１０上に形成されている配線層２２の上面、第１半導体チップ２５ａ、および導電ポスト２４の側面および端面が、封止樹脂２９により封止される。
（封止樹脂および第１半導体チップの研磨）
上記で形成した封止樹脂２９の表面および第１半導体チップの裏面（主面とは反対側の面）を研磨する。研磨は、機械的な研磨または機械化学的な研磨により、導電ポスト２４の配線層２２とは反対側（図３（ａ）中の上端側）の端面が、封止樹脂２９から露出するまで研磨する。
上記で形成した封止樹脂２９の表面および第１半導体チップの裏面（主面とは反対側の面）を研磨する。研磨は、機械的な研磨または機械化学的な研磨により、導電ポスト２４の配線層２２とは反対側（図３（ａ）中の上端側）の端面が、封止樹脂２９から露出するまで研磨する。
研磨後の支持基板１０の状態を、図３（ｂ）に示す。
研磨前の第１半導体チップ２５ａの厚さは、６００～８００μｍ程度であるが、研磨された第１半導体チップ２５の厚さは、１００～２００μｍ程度である。
なお、厚さ６００～８００μｍの第１半導体チップ２５ａを支持基板１０上への接合後に研磨する代わりに、接合前に１００～２００μｍ程度に研磨済みの第１半導体チップ２５を支持基板１０に接合しても良い。この場合には、支持基板１０上での第１半導体チップ２５ａの研磨を大幅に削減できると共に、封止樹脂２９の厚さも低減でき、封止樹脂２９の研磨に要する時間も削減できる。
研磨前の第１半導体チップ２５ａの厚さは、６００～８００μｍ程度であるが、研磨された第１半導体チップ２５の厚さは、１００～２００μｍ程度である。
なお、厚さ６００～８００μｍの第１半導体チップ２５ａを支持基板１０上への接合後に研磨する代わりに、接合前に１００～２００μｍ程度に研磨済みの第１半導体チップ２５を支持基板１０に接合しても良い。この場合には、支持基板１０上での第１半導体チップ２５ａの研磨を大幅に削減できると共に、封止樹脂２９の厚さも低減でき、封止樹脂２９の研磨に要する時間も削減できる。
（熱伝導部材の形成）
図４（ａ）は、熱伝導部材３０が形成された支持基板１０の断面図を示し、図４（ｂ）は、その上面図を示す。
熱伝導部材３０は、第１半導体チップ２５の裏面（断面図の中の上側の面）と、上面視で第１半導体チップ２５の周囲に複数形成されている導電ポスト２４の少なくとも１つとに接続されて形成されている。
本明細書では、上面視とは、第１半導体チップ２５を、その主面に垂直であって、配線層２２と反対側の上方遠方から見た状態を言う。
図４（ａ）は、熱伝導部材３０が形成された支持基板１０の断面図を示し、図４（ｂ）は、その上面図を示す。
熱伝導部材３０は、第１半導体チップ２５の裏面（断面図の中の上側の面）と、上面視で第１半導体チップ２５の周囲に複数形成されている導電ポスト２４の少なくとも１つとに接続されて形成されている。
本明細書では、上面視とは、第１半導体チップ２５を、その主面に垂直であって、配線層２２と反対側の上方遠方から見た状態を言う。
熱伝導部材３０は、一例として、銅やチタンを含む金属からなり、これらの金属を第１半導体チップ２５の裏面、封止樹脂２９の上面、および導電ポスト２４の上面（配線層２２とは反対側の端面）に、スパッタ等のドライ成膜をすることにより形成する。成膜後に必要部分以外をフォトリソ工程により除去して、第１半導体チップ２５の裏面とおよび導電ポスト２４の少なくとも１つ（導電ポスト２４Ｇ）とを接続する熱伝導部材３０とする。
なお、放熱の観点からは、熱伝導部材３０は、第１半導体チップ２５の裏面の全てを覆う必要はなく、ある程度の部分を覆えば十分である。ただし、第１半導体チップ２５の封止の観点からは、第１半導体チップ２５の裏面の全てを覆った方が好ましい。
なお、放熱の観点からは、熱伝導部材３０は、第１半導体チップ２５の裏面の全てを覆う必要はなく、ある程度の部分を覆えば十分である。ただし、第１半導体チップ２５の封止の観点からは、第１半導体チップ２５の裏面の全てを覆った方が好ましい。
熱伝導部材３０は、シリコーン、アクリル、ポリオフィレン等からなる熱伝導シートであってもよい。この場合にも、熱伝導シートを第１半導体チップ２５の裏面、および導電ポスト２４に貼り付け、不要な部分をリソグラフィやレーザーカッター等で切断して、図４（ｂ）に示す所望の形状とすればよい。
第１半導体チップ２５で生じた熱は、熱伝導部材３０を経て導電ポスト２４Ｇに伝達され、導電ポスト２４Ｇから配線層２２を経て、後述する半導体装置８０が装着される電子機器の配線基板に伝達される。従って、第１半導体チップ２５で生じた熱を、効率良く放熱することができる。
以下では、封止樹脂２９によって一体的に封止（保持）される、第１半導体チップ２５、導電ポスト２４、配線層２２（１４、２０ａ等）、層間絶縁膜１６、および封止樹脂２９自体と熱伝導部材３０とを、併せて中間生成体５０と呼ぶ。
以下では、封止樹脂２９によって一体的に封止（保持）される、第１半導体チップ２５、導電ポスト２４、配線層２２（１４、２０ａ等）、層間絶縁膜１６、および封止樹脂２９自体と熱伝導部材３０とを、併せて中間生成体５０と呼ぶ。
（支持基板の剥離）
封止樹脂２９により封止された中間生成体５０から、支持基板１０を剥離する。支持基板１０の剥離は、まず支持基板１０の周辺部を切断し、または支持基板１０の周辺部の封止樹脂２９側に掘り込みを入れて、切断部または掘り込み部の断面に剥離層１１を露出させる。そして、上記の断面に露出する剥離層１１にナイフエッジを有する金属製のブレードを押し当て、剥離層１１に亀裂を発生させつつブレードを支持基板１０の面内方向に移動させて、中間生成体５０から支持基板１０を剥離する。
封止樹脂２９により封止された中間生成体５０から、支持基板１０を剥離する。支持基板１０の剥離は、まず支持基板１０の周辺部を切断し、または支持基板１０の周辺部の封止樹脂２９側に掘り込みを入れて、切断部または掘り込み部の断面に剥離層１１を露出させる。そして、上記の断面に露出する剥離層１１にナイフエッジを有する金属製のブレードを押し当て、剥離層１１に亀裂を発生させつつブレードを支持基板１０の面内方向に移動させて、中間生成体５０から支持基板１０を剥離する。
支持基板１０を剥離した後、層間絶縁膜１６の下面に残存する剥離層１１および薄銅層１２をエッチングにより除去する。
剥離層１１および薄銅層１２のエッチングに際し、上述の研磨に際して導電ポスト２４の端部に形成されている可能性のあるバリについても、同時に除去しても良い。
剥離層１１および薄銅層１２のエッチングに際し、上述の研磨に際して導電ポスト２４の端部に形成されている可能性のあるバリについても、同時に除去しても良い。
なお、上述のように、支持基板１０上に、半導体装置８０を複数並べて形成する場合には、上記の切断部または掘り込み部の上面視での形状は、支持基板１０上に形成される複数の半導体装置８０（第１半導体チップ２５等）の外形に概ね沿った形状とすることが、切断される部分の面積を最小化できる点で好ましい。
すなわち、支持基板１０の外形形状が四角形であり、その四角形の中に概ね四角形を外形として複数の第１半導体チップ２５等が配列される場合には、上記の切断部または掘り込み部の上面視での形状を四角形とすることが望ましい。
一方、支持基板１０の外形形状が円形であり、その円形の中に概ね円形を外形として複数の第１半導体チップ２５等が配列される場合には、上記の切断部または掘り込み部の上面視での形状を円形とすることが望ましい。
すなわち、支持基板１０の外形形状が四角形であり、その四角形の中に概ね四角形を外形として複数の第１半導体チップ２５等が配列される場合には、上記の切断部または掘り込み部の上面視での形状を四角形とすることが望ましい。
一方、支持基板１０の外形形状が円形であり、その円形の中に概ね円形を外形として複数の第１半導体チップ２５等が配列される場合には、上記の切断部または掘り込み部の上面視での形状を円形とすることが望ましい。
（はんだボールの形成）
図５（ａ）に示すように、層間絶縁膜１６および下段パッド１４の下面にソルダーレジスト３１を形成する。そして、ソルダーレジスト３１の下段パッド１４に対応する位置にレーザ光等の整形された光を照射してソルダーレジスト３１を感光させ、これを現像してソルダーレジスト３１を部分的に除去して開口部を形成し、開口部において下段パッド１４を露出させる。
続いて、はんだボール３２をソルダーレジスト３１の開口部から露出した下段パッド１４に搭載し、加熱リフローを行うことで、はんだボール３２の少なくとも一部を溶融させて、はんだボール３２を下段パッド１４に固定する。
これにより、第１の半導体パッケージ６０が完成する。
図５（ａ）に示すように、層間絶縁膜１６および下段パッド１４の下面にソルダーレジスト３１を形成する。そして、ソルダーレジスト３１の下段パッド１４に対応する位置にレーザ光等の整形された光を照射してソルダーレジスト３１を感光させ、これを現像してソルダーレジスト３１を部分的に除去して開口部を形成し、開口部において下段パッド１４を露出させる。
続いて、はんだボール３２をソルダーレジスト３１の開口部から露出した下段パッド１４に搭載し、加熱リフローを行うことで、はんだボール３２の少なくとも一部を溶融させて、はんだボール３２を下段パッド１４に固定する。
これにより、第１の半導体パッケージ６０が完成する。
なお、上述のように、支持基板１０上に、半導体装置８０を複数並べて形成する場合には、はんだボールの形成後に、ダイシングソーを使用してそれぞれの半導体装置８０に切断（分離）する。
なお、製造する半導体装置８０の用途によっては、上述のはんだボールの形成工程を省略してもよい。この場合には、中間生成体５０が第１の半導体パッケージ６０となる。
なお、製造する半導体装置８０の用途によっては、上述のはんだボールの形成工程を省略してもよい。この場合には、中間生成体５０が第１の半導体パッケージ６０となる。
（第２半導体チップの接合）
図５（ｂ）は、図５（ａ）に示した第１の半導体パッケージ６０に、第２の半導体パッケージ７０を接合した、完成品の半導体装置８０を示す図である。
第２の半導体パッケージ７０は、上述の第１の半導体パッケージ６０と同様に、第２半導体チップ１２５、接続ポスト１２６、はんだ１２７、第２の配線層１２２、封止樹脂１２９、ソルダーレジスト１３１、および、はんだボール１３２等を有している。第２半導体チップ１２５は、ＣＰＵ等のロジック回路ＩＣや、ＤＲＡＭ等のメモリーＩＣ等の、シリコンウエハから切断された１つの半導体集積回路チップである。第２の配線層１２２は、上述の第１の半導体パッケージ６０の配線層２２と同様に、下段パッド１１４、下層配線１１５、上段パッド１２０ａ、１２０ｂ、上層配線１２１、および層間配線１１７を有している。
図５（ｂ）は、図５（ａ）に示した第１の半導体パッケージ６０に、第２の半導体パッケージ７０を接合した、完成品の半導体装置８０を示す図である。
第２の半導体パッケージ７０は、上述の第１の半導体パッケージ６０と同様に、第２半導体チップ１２５、接続ポスト１２６、はんだ１２７、第２の配線層１２２、封止樹脂１２９、ソルダーレジスト１３１、および、はんだボール１３２等を有している。第２半導体チップ１２５は、ＣＰＵ等のロジック回路ＩＣや、ＤＲＡＭ等のメモリーＩＣ等の、シリコンウエハから切断された１つの半導体集積回路チップである。第２の配線層１２２は、上述の第１の半導体パッケージ６０の配線層２２と同様に、下段パッド１１４、下層配線１１５、上段パッド１２０ａ、１２０ｂ、上層配線１２１、および層間配線１１７を有している。
第２の半導体パッケージ７０の製造工程は、上述の第１の半導体パッケージ６０の製造工程とほぼ同様であるため、説明を省略する。ただし、第２の半導体パッケージ７０においては、第２半導体チップ１２５の裏面（図中の上面）が露出するまで封止樹脂１２９を研磨する必要はなく、第２半導体チップ１２５の裏面は封止樹脂１２９に覆われているものとする。
第２の半導体パッケージ７０のはんだボール１３２は、第１の半導体パッケージ６０の導電ポスト２４の端部に位置合せされて、加熱処理されて接合される。これにより、第１の半導体パッケージ６０の配線層２２と第２の半導体パッケージ７０の中の第２半導体チップ１２５は電気的に接続される。
本願明細書では、第２半導体チップ１２５と導電ポスト２４とを電気的に接続する部分、すなわち、接続ポスト１２６、はんだ１２７、第２の配線層１２２、および、はんだボール１３２を、併せて第２接続部７１と呼ぶ。
本願明細書では、第２半導体チップ１２５と導電ポスト２４とを電気的に接続する部分、すなわち、接続ポスト１２６、はんだ１２７、第２の配線層１２２、および、はんだボール１３２を、併せて第２接続部７１と呼ぶ。
なお、熱伝導部材３０が導電性の材料から成る場合には、はんだボール１３２を、熱伝導部材３０を介して導電ポスト２４Ｇの端部に接続することができる。
一方、熱伝導部材３０が非導電性の材料から成る場合には、熱伝導部材３０を導電ポスト２４Ｇの側面（端面以外）に接続しておき、はんだボール１３２を、導電ポスト２４の端部に接続すればよい。
熱伝導部材３０が非導電性の材料から成る場合には、熱伝導のための導電ポスト２４Ｇを設け、これに非導電性の熱伝導部材３０を接続させても良い。
一方、熱伝導部材３０が非導電性の材料から成る場合には、熱伝導部材３０を導電ポスト２４Ｇの側面（端面以外）に接続しておき、はんだボール１３２を、導電ポスト２４の端部に接続すればよい。
熱伝導部材３０が非導電性の材料から成る場合には、熱伝導のための導電ポスト２４Ｇを設け、これに非導電性の熱伝導部材３０を接続させても良い。
上記のいずれの場合においても、熱伝導部材３０に接続される導電ポスト２４Ｇは、グランド電位に保たれた配線（配線層２２の中の配線）に接続されていることが好ましい。
この場合には、導電ポスト２４Ｇの電位は一定値に保たれるため、第１半導体チップ２５の裏面の電位も一定のグランド電位に保たれ、第１半導体チップ２５に不要な電気ノイズを与えることを防止できる。
この場合には、導電ポスト２４Ｇの電位は一定値に保たれるため、第１半導体チップ２５の裏面の電位も一定のグランド電位に保たれ、第１半導体チップ２５に不要な電気ノイズを与えることを防止できる。
なお、導電ポスト２４の断面形状は、図４（ｂ）に示したように円形であっても良く、または、正方形を含む長方形であってもよい。
なお、導電ポスト２４は、ドライフィルム２３に形成された開口２３ａの内部形状に倣って形成されている。よって、導電ポスト２４の断面形状を長方形とする場合であっても、その四隅部は、通常、開口２３ａを形成するリソグラフィ（露光およびエッチング）の解像限界程度の曲率半径で丸くなる。従って、導電ポスト２４の断面形状が長方形とは、その断面形状が略長方形であって、四隅部がリソグラフィ（露光およびエッチング）の解像限界程度の曲率半径を有する形状も含むものである。
断面形状が長方形であると、導電ポスト２４と第２の半導体パッケージ７０のはんだボール１３２との位置合せに誤差があり相互に位置ずれが生じている場合でも、断面形状が円形の場合に比べて、接合部の面積を大きくすることができ、接合の信頼性が増す。また、導電ポスト２４の断面積が増えることにより、導電ポスト２４の電気抵抗の値を下げることができる。
なお、導電ポスト２４は、ドライフィルム２３に形成された開口２３ａの内部形状に倣って形成されている。よって、導電ポスト２４の断面形状を長方形とする場合であっても、その四隅部は、通常、開口２３ａを形成するリソグラフィ（露光およびエッチング）の解像限界程度の曲率半径で丸くなる。従って、導電ポスト２４の断面形状が長方形とは、その断面形状が略長方形であって、四隅部がリソグラフィ（露光およびエッチング）の解像限界程度の曲率半径を有する形状も含むものである。
断面形状が長方形であると、導電ポスト２４と第２の半導体パッケージ７０のはんだボール１３２との位置合せに誤差があり相互に位置ずれが生じている場合でも、断面形状が円形の場合に比べて、接合部の面積を大きくすることができ、接合の信頼性が増す。また、導電ポスト２４の断面積が増えることにより、導電ポスト２４の電気抵抗の値を下げることができる。
（一実施の形態の効果）
（１）以上の一実施の形態の半導体装置８０は、配線層２２と、主面が第１接続部２８を介して配線層２２に接続されている第１半導体チップ２５と、上面視で第１半導体チップ２５の外側に配置されるとともに、配線層２２に垂直な方向に延びる複数の導電ポスト２４と、第１半導体チップ２５の主面とは反対側の裏面と、複数の導電ポスト２４のうちの少なくとも１つ（２４Ｇ）とに接続されている熱伝導部材３０と、第１半導体チップ２５の裏面以外の面、配線層２２、および導電ポスト２４の側面に接する封止樹脂２９と、導電ポスト２４の配線層２２の反対側の端部に第２接続部７１を介して接続されている第２半導体チップ１２５と、を有している。
この構成により、封止され周囲への放熱が難しい第１半導体チップ２５で発生した熱を、熱伝導部材３０、導電ポスト２４、配線層２２、およびはんだボール３２を介して、半導体装置８０が装着される回路基板に伝導させ、効率良く放熱（冷却）することができる。これにより、第１半導体チップ２５を熱的に安定な状態で動作させることができる。
（１）以上の一実施の形態の半導体装置８０は、配線層２２と、主面が第１接続部２８を介して配線層２２に接続されている第１半導体チップ２５と、上面視で第１半導体チップ２５の外側に配置されるとともに、配線層２２に垂直な方向に延びる複数の導電ポスト２４と、第１半導体チップ２５の主面とは反対側の裏面と、複数の導電ポスト２４のうちの少なくとも１つ（２４Ｇ）とに接続されている熱伝導部材３０と、第１半導体チップ２５の裏面以外の面、配線層２２、および導電ポスト２４の側面に接する封止樹脂２９と、導電ポスト２４の配線層２２の反対側の端部に第２接続部７１を介して接続されている第２半導体チップ１２５と、を有している。
この構成により、封止され周囲への放熱が難しい第１半導体チップ２５で発生した熱を、熱伝導部材３０、導電ポスト２４、配線層２２、およびはんだボール３２を介して、半導体装置８０が装着される回路基板に伝導させ、効率良く放熱（冷却）することができる。これにより、第１半導体チップ２５を熱的に安定な状態で動作させることができる。
（２）（１）において、さらに、第１半導体チップ２５の裏面と、導電ポスト２４の配線層２２とは反対側の面、および封止樹脂２９の表面とは、同一平面上にあり、熱伝導部材３０を、その同一平面上に形成することで、熱伝導部材３０の形成が容易になるとともに、熱伝導部材３０内の伝熱経路を最短にし、伝熱効率を向上させることができる。
（３）（１）または（２）において、熱伝導部材３０を銅またはチタンを含む金属とすることで、熱伝導性を向上し、耐久性を向上することができる。
（４）（１）または（２）において、熱伝導部材３０を熱伝導シートとすることで、低コストで熱伝導部材３０を形成することができる。
（３）（１）または（２）において、熱伝導部材３０を銅またはチタンを含む金属とすることで、熱伝導性を向上し、耐久性を向上することができる。
（４）（１）または（２）において、熱伝導部材３０を熱伝導シートとすることで、低コストで熱伝導部材３０を形成することができる。
（５）（１）から（４）までのいずれか１つにおいて、熱伝導部材３０が接続されている導電ポスト２４Ｇを、グランド電位を伝達する導電ポストとすることで、第１半導体チップ２５の裏面の電位を一定に保つことができ、第１半導体チップ２５に不要なノイズが混入することを防止できる。
（６）（１）から（５）までのいずれか１つにおいて、導電ポスト２４の断面形状を長方形とすることで、導電ポスト２４と第２の半導体パッケージ７０のはんだボール１３２との位置合せに誤差があり相互に位置ずれが生じた場合でも、断面形状が円形の場合に比べて接合部の面積を大きくすることができ、接合の信頼性を向上させることができる。
（６）（１）から（５）までのいずれか１つにおいて、導電ポスト２４の断面形状を長方形とすることで、導電ポスト２４と第２の半導体パッケージ７０のはんだボール１３２との位置合せに誤差があり相互に位置ずれが生じた場合でも、断面形状が円形の場合に比べて接合部の面積を大きくすることができ、接合の信頼性を向上させることができる。
（７）以上の一実施の形態の半導体装置８０の製造方法は、配線層２２を形成すること、配線層２２に垂直な方向に延びる複数の導電ポスト２４を形成すること、第１半導体チップ２５を用意し、第１半導体チップ２５の主面を第１接続部２８を介して配線層２２に接合すること、第１半導体チップ２５、配線層２２、および導電ポスト２４を樹脂封止すること、樹脂封止により形成した封止樹脂２９を、第１半導体チップ２５の主面とは反対側の裏面および導電ポスト２４の配線層２２とは反対側の端面の高さまで研磨すること、第１半導体チップ２５の裏面と、複数の導電ポスト２４のうちの少なくとも１つ（２４Ｇ）とを接続する熱伝導部材３０を形成すること、導電ポスト２４の端面に、第２接続部７１を介して第２半導体チップ１２５を接続すること、を備えている。
この構成により、封止され周囲への放熱が難しい第１半導体チップ２５で発生した熱を、熱伝導部材３０、導電ポスト２４、配線層２２、およびはんだボール３２を介して、半導体装置８０が装着される回路基板に伝導させ、効率良く放熱（冷却）する半導体装置を製造することができる。すなわち、第１半導体チップ２５を熱的に安定な状態で動作させる半導体装置を製造することができる。
この構成により、封止され周囲への放熱が難しい第１半導体チップ２５で発生した熱を、熱伝導部材３０、導電ポスト２４、配線層２２、およびはんだボール３２を介して、半導体装置８０が装着される回路基板に伝導させ、効率良く放熱（冷却）する半導体装置を製造することができる。すなわち、第１半導体チップ２５を熱的に安定な状態で動作させる半導体装置を製造することができる。
（８）（７）において、上記の研磨において、第１半導体チップ２５ａの裏面を研磨する構成とすることもでき、これにより、支持基板１０に接合する前に第１半導体チップ２５を研磨する工程を省略できる。
（９）（７）または（８）において、熱伝導部材３０の形成は、銅またはチタンを含む金属を、第１半導体チップ２５の裏面、封止樹脂２９の表面および導電ポスト２４の端面に対してドライ成膜することにより行うこともできる。第１半導体チップ２５の裏面に直接成膜することで、その密着性の高さにより、高い放熱性能と、発熱時の耐熱密着性の向上を図ることが出来る。
（９）（７）または（８）において、熱伝導部材３０の形成は、銅またはチタンを含む金属を、第１半導体チップ２５の裏面、封止樹脂２９の表面および導電ポスト２４の端面に対してドライ成膜することにより行うこともできる。第１半導体チップ２５の裏面に直接成膜することで、その密着性の高さにより、高い放熱性能と、発熱時の耐熱密着性の向上を図ることが出来る。
（１０）（７）または（８）において、熱伝導部材３０の形成は、伝熱シートを第１半導体チップ２５の裏面および導電ポスト２４に貼ることにより行うことができ、これにより、熱伝導部材３０を低コストで形成することができる。
（１１）（７）から（１０）までのいずれか１つにおいて、熱伝導部材３０を、複数の導電ポスト２４のうちのグランド電位を伝達するポスト（導電ポスト２４Ｇ）に接続することで、第１半導体チップ２５の裏面の電位を一定に保つことができ、第１半導体チップ２５への不要なノイズの混入が防止された半導体装置を製造することができる。
（１１）（７）から（１０）までのいずれか１つにおいて、熱伝導部材３０を、複数の導電ポスト２４のうちのグランド電位を伝達するポスト（導電ポスト２４Ｇ）に接続することで、第１半導体チップ２５の裏面の電位を一定に保つことができ、第１半導体チップ２５への不要なノイズの混入が防止された半導体装置を製造することができる。
なお、上記の一実施の形態および変形例においては、配線層２２は、下層配線１５および下段パッド１４と、上層配線２１および上段パッド２０ａ、２０ｂと、層間配線１７とからなる２層配線としているが、配線層２２はこれに限らず単層配線であってもよい。あるいは、上層配線２１および上段パッド２０ａ、２０ｂの上にさらに層間配線および最上段パッド、最上段配線等を形成した３層以上の配線からなるものであっても良い。
また、半導体装置は、上述の第１の半導体パッケージ６０と第２の半導体パッケージ７０とが２段に積層されたもののみではなく、より多数の半導体パッケージが３段以上に渡って積層されたものであっても良い。その場合、中間の段に配置される半導体パッケージは、第１の半導体パッケージ６０と同様に、その内部の半導体チッブの裏面と複数の導電ポストの少なくとも１つとを接続する熱伝導部材３０を備えていることが好ましい。
なお、上記の一実施の形態および変形例においては、配線層２２は、下層配線１５および下段パッド１４と、上層配線２１および上段パッド２０ａ、２０ｂと、層間配線１７とからなる２層配線としているが、配線層２２はこれに限らず単層配線であってもよい。あるいは、上層配線２１および上段パッド２０ａ、２０ｂの上にさらに層間配線および最上段パッド、最上段配線等を形成した３層以上の配線からなるものであっても良い。
なお、配線層２２を構成する下段パッド１４、下層配線１５、上段パッド２０ａ、２０ｂ、上層配線２１、および層間配線１７の厚さ（支持基板１０の上面に垂直な方向の長さ）は、それぞれ１μｍから２０μｍ程度である。従って、配線層２２は全体として、５μｍから１００μｍ程度の厚さとなる。
一方、半導体装置８０の横幅（図４（ｃ）中の左右方向の長さ）は、５mmから２０mm程度である。従って、配線層２２は全体として、半導体装置８０に比べて薄い平板上の構成物と考えることができ、導電ポスト２４は、配線層２２に対して垂直な方向に延びていると考えて差し支えない。
一方、半導体装置８０の横幅（図４（ｃ）中の左右方向の長さ）は、５mmから２０mm程度である。従って、配線層２２は全体として、半導体装置８０に比べて薄い平板上の構成物と考えることができ、導電ポスト２４は、配線層２２に対して垂直な方向に延びていると考えて差し支えない。
本発明は以上の内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
８０：半導体装置、１０：支持基板、１１：剥離層、１２：薄銅層、１４：下段パッド（配線層）、１５：下層配線（配線層）、１７：層間配線（配線層）、２０ａ，２０ｂ：上段パッド（配線層）、１６：層間絶縁膜、２２：配線層、２４：導電ポスト、２５，２５ａ：第１半導体チップ、２８：第１接合部、２９，１２９：封止樹脂、３０：熱伝導部材、７１：第２接合部、１２５：第２半導体チップ、３２，１３２：はんだボール
Claims (9)
- 配線層と、
主面が第１接続部を介して前記配線層に接続されている第１半導体チップと、
上面視で前記第１半導体チップの外側に配置されるとともに、前記配線層に垂直な方向に延びる複数の導電ポストと、
前記第１半導体チップの前記主面とは反対側の裏面以外の面、前記配線層、および前記導電ポストの側面に接するエポキシベースの封止樹脂と、
前記第１半導体チップの前記裏面と、前記複数の導電ポストのうちの少なくとも１つとに接続され、前記封止樹脂に接している、スパッタにより成膜された銅またはチタンを含む金属である熱伝導部材と、
前記導電ポストの前記配線層とは反対側の端部に第２接続部を介して接続されている第２半導体チップと、
を備える、半導体装置。 - 請求項１に記載の半導体装置において、
前記第１半導体チップの前記裏面と、前記導電ポストの前記配線層とは反対側の面、および前記封止樹脂の表面とは、同一平面上にあり、
前記熱伝導部材は、前記同一平面上に形成されている、半導体装置。 - 請求項１または請求項２に記載の半導体装置において、
前記熱伝導部材が接続されている前記導電ポストは、グランド電位を伝達する導電ポストである、半導体装置。 - 請求項１から請求項３までのいずれか一項に記載の半導体装置において、
前記導電ポストは、断面形状が長方形である、半導体装置。 - 配線層を形成すること、
前記配線層に垂直な方向に延びる複数の導電ポストを形成すること、
第１半導体チップを用意し、前記第１半導体チップの主面を第１接続部を介して前記配線層に接合すること、
前記第１半導体チップ、前記配線層、および前記導電ポストをエポキシベースの樹脂により樹脂封止すること、
前記樹脂封止により形成した封止樹脂を、前記第１半導体チップの前記主面とは反対側の裏面および前記導電ポストの前記配線層とは反対側の端面の高さまで研磨すること、
前記第１半導体チップの前記裏面、封止樹脂の表面および前記導電ポストの前記端面に対して、銅またはチタンを含む金属をスパッタにより成膜し、前記第１半導体チップの前記裏面と、前記複数の導電ポストのうちの少なくとも１つとを接続する熱伝導部材を形成すること、
前記導電ポストの前記端面に、第２接続部を介して第２半導体チップを接続すること、
を備える、半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法において、
前記研磨において、さらに前記第１半導体チップの前記裏面を研磨する、半導体装置の製造方法。 - 請求項５または請求項６に記載の半導体装置の製造方法において、
前記熱伝導部材を、前記複数の導電ポストのうちのグランド電位を伝達するポストに接続する、半導体装置の製造方法。 - 請求項５から請求項７までのいずれか一項に記載の半導体装置の製造方法において、
前記配線層を支持基板上に形成し、
前記第１半導体チップの前記裏面、封止樹脂の表面および前記導電ポストの前記端面に対して、銅またはチタンを含む金属をスパッタにより成膜した後に、前記支持基板を前記配線層から剥離する、半導体装置の製造方法。 - 請求項１から請求項４までのいずれか一項に記載の半導体装置において、
前記配線層は、少なくとも２層の配線を含む配線層である、半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018132564A JP7044653B2 (ja) | 2018-07-12 | 2018-07-12 | 半導体装置および半導体装置の製造方法 |
| TW108123811A TWI825118B (zh) | 2018-07-12 | 2019-07-05 | 半導體裝置及半導體裝置的製造方法 |
| CN201910626207.2A CN110718529A (zh) | 2018-07-12 | 2019-07-11 | 半导体装置以及半导体装置的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018132564A JP7044653B2 (ja) | 2018-07-12 | 2018-07-12 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020010002A JP2020010002A (ja) | 2020-01-16 |
| JP7044653B2 true JP7044653B2 (ja) | 2022-03-30 |
Family
ID=69152394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018132564A Active JP7044653B2 (ja) | 2018-07-12 | 2018-07-12 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP7044653B2 (ja) |
| CN (1) | CN110718529A (ja) |
| TW (1) | TWI825118B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112802761B (zh) * | 2021-01-07 | 2022-07-08 | 深圳市慧邦电子科技有限公司 | 一种集成电路封装结构和方法 |
| JP7478336B1 (ja) | 2023-02-09 | 2024-05-07 | 株式会社Flosfia | 複合モジュールユニット |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343904A (ja) | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006080521A (ja) | 2004-09-10 | 2006-03-23 | Samsung Electronics Co Ltd | ミラー構造を有するスタックボードオンチップパッケージ及びそれを装着した両面実装型メモリモジュール |
| JP2009070882A (ja) | 2007-09-11 | 2009-04-02 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
| JP2010245269A (ja) | 2009-04-06 | 2010-10-28 | Nec Corp | 半導体装置 |
| JP2013182974A (ja) | 2012-03-01 | 2013-09-12 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2015195368A (ja) | 2014-03-28 | 2015-11-05 | 株式会社ジェイデバイス | 半導体パッケージ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8133762B2 (en) * | 2009-03-17 | 2012-03-13 | Stats Chippac, Ltd. | Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core |
| US8710640B2 (en) * | 2011-12-14 | 2014-04-29 | Stats Chippac Ltd. | Integrated circuit packaging system with heat slug and method of manufacture thereof |
| US20140225248A1 (en) * | 2013-02-13 | 2014-08-14 | Qualcomm Incorporated | Power distribution and thermal solution for direct stacked integrated circuits |
| KR101983185B1 (ko) * | 2016-08-19 | 2019-05-29 | 삼성전기주식회사 | 팬-아웃 반도체 패키지 |
-
2018
- 2018-07-12 JP JP2018132564A patent/JP7044653B2/ja active Active
-
2019
- 2019-07-05 TW TW108123811A patent/TWI825118B/zh active
- 2019-07-11 CN CN201910626207.2A patent/CN110718529A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343904A (ja) | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2006080521A (ja) | 2004-09-10 | 2006-03-23 | Samsung Electronics Co Ltd | ミラー構造を有するスタックボードオンチップパッケージ及びそれを装着した両面実装型メモリモジュール |
| JP2009070882A (ja) | 2007-09-11 | 2009-04-02 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
| JP2010245269A (ja) | 2009-04-06 | 2010-10-28 | Nec Corp | 半導体装置 |
| JP2013182974A (ja) | 2012-03-01 | 2013-09-12 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2015195368A (ja) | 2014-03-28 | 2015-11-05 | 株式会社ジェイデバイス | 半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI825118B (zh) | 2023-12-11 |
| TW202006909A (zh) | 2020-02-01 |
| JP2020010002A (ja) | 2020-01-16 |
| CN110718529A (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6852564B2 (en) | Semiconductor device and method of fabricating the same | |
| TWI685079B (zh) | 在孔穴中具有由可模造材料所囊封的電路模組的***物及製造方法 | |
| US7629199B2 (en) | Method for fabricating semiconductor package with build-up layers formed on chip | |
| US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
| TWI567897B (zh) | 薄型扇出式多晶片堆疊封裝構造與製造方法 | |
| JP5460388B2 (ja) | 半導体装置及びその製造方法 | |
| CN108630676A (zh) | 半导体封装件及其形成方法 | |
| JP6669586B2 (ja) | 半導体装置、半導体装置の製造方法 | |
| CN109637985B (zh) | 一种芯片扇出的封装结构及其制造方法 | |
| JPH10135270A (ja) | 半導体装置及びその製造方法 | |
| JP2004342690A (ja) | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 | |
| JP2008277570A (ja) | 半導体装置及びその製造方法 | |
| JP2004079716A (ja) | 半導体用ｃｓｐ型パッケージ及びその製造方法 | |
| JP7044653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2001308258A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2019140145A (ja) | 半導体装置およびその製造方法 | |
| JP2007123719A (ja) | 半導体チップとその製造方法ならびに半導体装置 | |
| JP2020129637A (ja) | 電子装置及び電子装置の製造方法 | |
| JP4084737B2 (ja) | 半導体装置 | |
| JP4728079B2 (ja) | 半導体装置用基板および半導体装置 | |
| JP2005260079A (ja) | 半導体装置及びその製造方法 | |
| JP2005158999A (ja) | 半導体装置 | |
| WO2022052072A1 (zh) | 一种扇出型封装结构及其制备方法 | |
| JP2003017655A (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| TW202312374A (zh) | 用於半導體設備封裝的加勁框架 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210302 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210514 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210706 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211029 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20211026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220317 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7044653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |