以下、本発明の実施形態について、図面を参照しつつ説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
なお、以下の説明においては、感光ドラムの回転軸が延びる方向を「第1方向」と称する。また、複数の感光ドラムが並ぶ方向を「第2方向」と称する。第1方向と第2方向とは、互いに交差(好ましくは直交)する。
In the following description, the direction in which the rotation axis of the photosensitive drum extends is referred to as a "first direction". Further, the direction in which a plurality of photosensitive drums are lined up is referred to as a "second direction". The first direction and the second direction intersect each other (preferably orthogonally).
<1.第1実施形態>
<1-1.画像形成装置の構成について>
図1は、画像形成装置100の概念図である。この画像形成装置100は、電子写真方式のプリンタである。画像形成装置100の例としては、レーザプリンタまたはLEDプリンタが挙げられる。図1に示すように、画像形成装置100は、本体ケーシング101、制御部102、ディスプレイ103、ドラムカートリッジ1、および複数のトナーカートリッジ2を有する。
<1. First Embodiment>
<1-1. About the configuration of the image forming device>
FIG. 1 is a conceptual diagram of the image forming apparatus 100. The image forming apparatus 100 is an electrophotographic printer. Examples of the image forming apparatus 100 include a laser printer or an LED printer. As shown in FIG. 1, the image forming apparatus 100 includes a main body casing 101, a control unit 102, a display 103, a drum cartridge 1, and a plurality of toner cartridges 2.
複数のトナーカートリッジ2は、ドラムカートリッジ1に対して、個別に装着可能である。また、複数のトナーカートリッジ2が装着されたドラムカートリッジ1は、本体ケーシング101に対して装着可能である。複数のトナーカートリッジ2は、互いに異なる色(例えば、シアン、マゼンタ、イエロー、およびブラックの各色)のトナー(現像剤)を収容する。画像形成装置100は、複数のトナーカートリッジ2から供給されるトナーにより、印刷用紙の記録面に画像を形成する。本実施形態のドラムカートリッジ1に装着されるトナーカートリッジ2の数は、4つである。ただし、ドラムカートリッジ1に装着されるトナーカートリッジ2の数は、1~3つであってもよく、5つ以上であってもよい。
The plurality of toner cartridges 2 can be individually attached to the drum cartridge 1. Further, the drum cartridge 1 to which the plurality of toner cartridges 2 are mounted can be mounted on the main body casing 101. The plurality of toner cartridges 2 contain toners (developerable agents) having different colors (for example, cyan, magenta, yellow, and black). The image forming apparatus 100 forms an image on the recording surface of the printing paper by the toner supplied from the plurality of toner cartridges 2. The number of toner cartridges 2 mounted on the drum cartridge 1 of the present embodiment is four. However, the number of toner cartridges 2 mounted on the drum cartridge 1 may be 1 to 3, or 5 or more.
ドラムカートリッジ1は、ドラム回路基板15と、ドラムメモリ151と、を有する。ドラムメモリ151は、情報の読み出しおよび書き込みが可能な記憶媒体である。複数のトナーカートリッジ2は、それぞれ、トナー回路基板24と、トナーメモリ241とを有する。トナーメモリ241は、情報の読み出しおよび書き込みが可能な記憶媒体である。
The drum cartridge 1 has a drum circuit board 15 and a drum memory 151. The drum memory 151 is a storage medium capable of reading and writing information. Each of the plurality of toner cartridges 2 has a toner circuit board 24 and a toner memory 241. The toner memory 241 is a storage medium capable of reading and writing information.
制御部102は、画像形成装置100の本体ケーシング101内に位置する。制御部102は、例えば、回路基板と、CPU等のプロセッサ105と、記憶媒体である本体メモリ106とを有する。制御部102は、プログラムに従ってプロセッサ105が動作することにより、画像形成装置100における諸処理を実行する。具体的には、制御部102は、本体メモリ106から情報を読み出す第1読出処理と、第1読出処理により読み出された情報に基づいて、画像形成装置100を動作させる動作処理と、を実行する。
The control unit 102 is located in the main body casing 101 of the image forming apparatus 100. The control unit 102 includes, for example, a circuit board, a processor 105 such as a CPU, and a main body memory 106 which is a storage medium. The control unit 102 executes various processes in the image forming apparatus 100 by operating the processor 105 according to the program. Specifically, the control unit 102 executes a first read process for reading information from the main body memory 106 and an operation process for operating the image forming apparatus 100 based on the information read by the first read process. do.
ドラムカートリッジ1に複数のトナーカートリッジ2が装着されると、各トナーカートリッジ2のトナー回路基板24と、ドラム回路基板15とが、電気的に接続される。また、複数のトナーカートリッジ2が装着されたドラムカートリッジ1が画像形成装置100の本体ケーシング101に装着されると、本体ケーシング101内の制御部102とドラム回路基板15とが、電気的に接続される。すなわち、各トナーカートリッジ2のトナー回路基板24と、制御部102とが、ドラム回路基板15を介して電気的に接続される。
When a plurality of toner cartridges 2 are mounted on the drum cartridge 1, the toner circuit board 24 of each toner cartridge 2 and the drum circuit board 15 are electrically connected to each other. Further, when the drum cartridge 1 to which the plurality of toner cartridges 2 are mounted is mounted on the main body casing 101 of the image forming apparatus 100, the control unit 102 in the main body casing 101 and the drum circuit board 15 are electrically connected. Ru. That is, the toner circuit board 24 of each toner cartridge 2 and the control unit 102 are electrically connected via the drum circuit board 15.
ディスプレイ103は、例えば、液晶ディスプレイまたは有機ELディスプレイである。ディスプレイ103は、制御部102からの指令に従って、画像形成装置100の動作に関する種々の情報を画面上に表示する。
The display 103 is, for example, a liquid crystal display or an organic EL display. The display 103 displays various information regarding the operation of the image forming apparatus 100 on the screen according to a command from the control unit 102.
<1-2.ドラムカートリッジの構成について>
続いて、ドラムカートリッジ1の構成について説明する。図2および図3は、ドラムカートリッジ1の斜視図である。
<1-2. About the configuration of the drum cartridge>
Subsequently, the configuration of the drum cartridge 1 will be described. 2 and 3 are perspective views of the drum cartridge 1.
図2および図3に示すように、ドラムカートリッジ1は、複数の感光ドラム11、フレーム12、第1電気端子13、複数の第2電気端子14、およびドラム回路基板15を有する。本実施形態では、感光ドラム11の数は4つである。また、第2電気端子14の数は4つである。
As shown in FIGS. 2 and 3, the drum cartridge 1 has a plurality of photosensitive drums 11, a frame 12, a first electric terminal 13, a plurality of second electric terminals 14, and a drum circuit board 15. In this embodiment, the number of photosensitive drums 11 is four. Further, the number of the second electric terminals 14 is four.
感光ドラム11は、トナーカートリッジ2から供給されるトナーを、印刷用紙に転写するための部材である。複数の感光ドラム11は、第2方向に間隔をあけて配列される。各感光ドラム11は、第1方向に延びる円筒状の外周面を有する。感光ドラム11の外周面は、感光材料に被覆されている。また、各感光ドラム11は、第1方向に延びる回転軸について回転可能である。
The photosensitive drum 11 is a member for transferring the toner supplied from the toner cartridge 2 to the printing paper. The plurality of photosensitive drums 11 are arranged at intervals in the second direction. Each photosensitive drum 11 has a cylindrical outer peripheral surface extending in the first direction. The outer peripheral surface of the photosensitive drum 11 is covered with a photosensitive material. Further, each photosensitive drum 11 is rotatable about a rotation axis extending in the first direction.
フレーム12は、複数の感光ドラム11を保持する枠体である。フレーム12は、複数のトナーカートリッジホルダ121を有する。複数のトナーカートリッジホルダ121は、第2方向に間隔をあけて配列される。トナーカートリッジ2は、トナーカートリッジホルダ121に装着される。したがって、このフレーム12には、複数のトナーカートリッジ2が装着可能である。トナーカートリッジホルダ121にトナーカートリッジ2が装着されると、感光ドラム11の外周面と、トナーカートリッジ2の後述する現像ローラ22の外周面とが、接触する。
The frame 12 is a frame body that holds a plurality of photosensitive drums 11. The frame 12 has a plurality of toner cartridge holders 121. The plurality of toner cartridge holders 121 are arranged at intervals in the second direction. The toner cartridge 2 is mounted on the toner cartridge holder 121. Therefore, a plurality of toner cartridges 2 can be mounted on the frame 12. When the toner cartridge 2 is mounted on the toner cartridge holder 121, the outer peripheral surface of the photosensitive drum 11 and the outer peripheral surface of the developing roller 22 described later of the toner cartridge 2 come into contact with each other.
図4は、第1電気端子13、第2電気端子14、ドラム回路基板15、およびこれらを接続するハーネス16,17の斜視図である。
FIG. 4 is a perspective view of a first electric terminal 13, a second electric terminal 14, a drum circuit board 15, and harnesses 16 and 17 connecting them.
第1電気端子13は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着されたときに、本体ケーシング101内に設けられた端子と電気的に接続される部分である。第1電気端子13は、例えば、フレーム12の表面に固定される。ただし、第1電気端子13は、フレーム12に対して移動不能であってもよく、僅かに移動可能であってもよい。第1電気端子13は、複数の第1端子131を有する。各第1端子131は、露出した導体である。各第1端子131は、ドラム回路基板15の後述する複数の本体側端子31と電気的に接続される。
The first electric terminal 13 is a portion that is electrically connected to the terminal provided in the main body casing 101 when the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. The first electric terminal 13 is fixed to the surface of the frame 12, for example. However, the first electric terminal 13 may be immovable with respect to the frame 12, or may be slightly movable. The first electric terminal 13 has a plurality of first terminals 131. Each first terminal 131 is an exposed conductor. Each first terminal 131 is electrically connected to a plurality of main body side terminals 31 described later on the drum circuit board 15.
第2電気端子14は、トナーカートリッジホルダ121にトナーカートリッジ2が装着されたときに、後述するトナー回路基板24の端子242と電気的に接続される部分である。第2電気端子14は、トナーカートリッジホルダ121毎に設けられる。各第2電気端子14は、トナーカートリッジホルダ121の第1方向の端部に位置する。また、各第2電気端子14は、例えば、フレーム12の表面に固定される。ただし、第2電気端子14は、フレーム12に対して移動不能であってもよく、僅かに移動可能であってもよい。各第2電気端子14は、それぞれ、複数の第2端子141を有する。各第2端子141は、露出した導体である。各第2端子141は、ドラム回路基板15の後述する複数のトナー側端子32と電気的に接続される。
The second electric terminal 14 is a portion that is electrically connected to the terminal 242 of the toner circuit board 24, which will be described later, when the toner cartridge 2 is mounted on the toner cartridge holder 121. The second electric terminal 14 is provided for each toner cartridge holder 121. Each second electrical terminal 14 is located at the end of the toner cartridge holder 121 in the first direction. Further, each second electric terminal 14 is fixed to the surface of the frame 12, for example. However, the second electric terminal 14 may be immovable with respect to the frame 12, or may be slightly movable. Each second electrical terminal 14 has a plurality of second terminals 141. Each second terminal 141 is an exposed conductor. Each second terminal 141 is electrically connected to a plurality of toner side terminals 32 described later on the drum circuit board 15.
ドラム回路基板15は、第1電気端子13および第2電気端子14と電気的に接続された回路基板である。ドラム回路基板15は、例えば、フレーム12の表面に固定される。図4に示すように、ドラム回路基板15と第1電気端子13とは、第1ハーネス16を介して、電気的に接続される。また、ドラム回路基板15と第2電気端子14とは、第2ハーネス17を介して、電気的に接続される。第1ハーネス16および第2ハーネス17には、例えば、複数の導線を含むワイヤーハーネスが用いられる。
The drum circuit board 15 is a circuit board that is electrically connected to the first electric terminal 13 and the second electric terminal 14. The drum circuit board 15 is fixed to the surface of the frame 12, for example. As shown in FIG. 4, the drum circuit board 15 and the first electric terminal 13 are electrically connected to each other via the first harness 16. Further, the drum circuit board 15 and the second electric terminal 14 are electrically connected to each other via the second harness 17. For the first harness 16 and the second harness 17, for example, a wire harness including a plurality of conducting wires is used.
また、図4に示すように、ドラムカートリッジ1は、記憶媒体であるドラムメモリ151を有する。ドラムメモリ151は、ドラム回路基板15上に位置する。ドラムメモリ151には、ドラムカートリッジ1に関する種々の情報が記憶される。例えば、ドラムメモリ151には、ドラムカートリッジ1の識別のための情報およびドラムカートリッジ1の特性を示す情報の、少なくとも1つが記憶される。ドラムカートリッジ1の識別のための情報には、例えば、ドラムカートリッジ1の製造シリアル番号、純正品であることを示す識別コード、の少なくとも1つが含まれる。ドラムカートリッジ1の特性を示す情報には、例えば、ドラムカートリッジ1の適合機種、ドラムカートリッジ1の仕様、感光ドラム11の寿命、感光ドラム11の帯電特性、新品であるかどうかを示す情報、感光ドラム11の回転数、感光ドラム11の帯電時間、印刷枚数、エラー履歴、の少なくとも1つが含まれる。なお、ドラムメモリ151は、ドラム回路基板15上に位置していなくても良い。具体的には、ドラムメモリ151は、フレーム12の表面に位置していても良い。
Further, as shown in FIG. 4, the drum cartridge 1 has a drum memory 151 as a storage medium. The drum memory 151 is located on the drum circuit board 15. Various information about the drum cartridge 1 is stored in the drum memory 151. For example, the drum memory 151 stores at least one of information for identifying the drum cartridge 1 and information indicating the characteristics of the drum cartridge 1. The information for identifying the drum cartridge 1 includes, for example, at least one of the manufacturing serial number of the drum cartridge 1 and the identification code indicating that the drum cartridge 1 is a genuine product. The information indicating the characteristics of the drum cartridge 1 includes, for example, the compatible model of the drum cartridge 1, the specifications of the drum cartridge 1, the life of the photosensitive drum 11, the charging characteristics of the photosensitive drum 11, information indicating whether the product is new or not, and the photosensitive drum. At least one of the number of rotations of 11 and the charging time of the photosensitive drum 11, the number of printed sheets, and the error history are included. The drum memory 151 does not have to be located on the drum circuit board 15. Specifically, the drum memory 151 may be located on the surface of the frame 12.
ドラムメモリ151は、書き換え不能な情報を記憶する第1記憶領域と、書き換え可能な情報を記憶する第2記憶領域と、を有する。第1記憶領域には、例えば、上述した製造シリアル番号、識別コード、適合機種、仕様、感光ドラム11の寿命、感光ドラム11の帯電特性、の少なくとも1つが記憶可能である。第2記憶領域には、例えば、ドラムカートリッジ1の使用状況が記憶可能である。ドラムカートリッジ1の使用状況には、例えば、上述した新品であるかどうかを示す情報、感光ドラム11の回転数、感光ドラム11の帯電時間、印刷枚数、エラー履歴、の少なくとも1つが含まれる。
The drum memory 151 has a first storage area for storing non-rewritable information and a second storage area for storing rewritable information. In the first storage area, for example, at least one of the above-mentioned manufacturing serial number, identification code, compatible model, specifications, life of the photosensitive drum 11, and charging characteristics of the photosensitive drum 11 can be stored. For example, the usage status of the drum cartridge 1 can be stored in the second storage area. The usage status of the drum cartridge 1 includes, for example, at least one of the above-mentioned information indicating whether or not the drum cartridge is new, the rotation speed of the photosensitive drum 11, the charging time of the photosensitive drum 11, the number of prints, and the error history.
また、ドラムメモリ151は、トナーカートリッジ2に関する情報も記憶可能である。例えば、ドラムメモリ151は、ドラムカートリッジ1に装着されたトナーカートリッジ2の個体識別情報を記憶可能である。個体識別情報は、例えば、後述するトナーメモリ241から読み出されて、ドラム回路基板15のドラムメモリ151に書き込まれる。このようにすれば、ドラムカートリッジ1に装着されたトナーカートリッジ2が、過去に装着されたものか、それとも初めて装着されたものかを、区別できる。ただし、ドラムメモリ151は、トナーカートリッジ2に関する情報を、記憶可能でなくてもよい。
The drum memory 151 can also store information about the toner cartridge 2. For example, the drum memory 151 can store individual identification information of the toner cartridge 2 mounted on the drum cartridge 1. The individual identification information is, for example, read from the toner memory 241 described later and written to the drum memory 151 of the drum circuit board 15. In this way, it is possible to distinguish whether the toner cartridge 2 mounted on the drum cartridge 1 has been mounted in the past or for the first time. However, the drum memory 151 does not have to be able to store information about the toner cartridge 2.
また、ドラムメモリ151は、ドラムカートリッジ1に装着されたトナーカートリッジ2の使用履歴の情報を記憶可能である。トナーカートリッジ2の使用履歴の情報には、例えば、現像ローラ22の回転数、トナーの使用量、トナーカートリッジ2に関するエラー履歴、の少なくとも1つが含まれる。このように、トナーカートリッジ2の使用履歴の情報をドラムメモリ151に記憶させておけば、不具合が生じたときに、複数のトナーカートリッジ2のトナーメモリ241を1つ1つ確認することなく、ドラムメモリ151を確認するだけで、不具合の解析を行うことができる。ただし、ドラムメモリ151は、ドラムカートリッジ1に装着されたトナーカートリッジ2の使用履歴の情報を、記憶可能でなくてもよい。
Further, the drum memory 151 can store information on the usage history of the toner cartridge 2 mounted on the drum cartridge 1. The information on the usage history of the toner cartridge 2 includes, for example, at least one of the rotation speed of the developing roller 22, the amount of toner used, and the error history related to the toner cartridge 2. In this way, if the information on the usage history of the toner cartridge 2 is stored in the drum memory 151, the drum memory 241 of the plurality of toner cartridges 2 can be checked one by one when a problem occurs. Defect analysis can be performed simply by checking the memory 151. However, the drum memory 151 does not have to be able to store the usage history information of the toner cartridge 2 mounted on the drum cartridge 1.
<1-3.トナーカートリッジの構成について>
続いて、トナーカートリッジ2の構成について説明する。以下では、ドラムカートリッジ1に装着された状態におけるトナーカートリッジ2の構成を、上述した第1方向および第2方向を用いて説明する。
<1-3. Toner cartridge configuration>
Subsequently, the configuration of the toner cartridge 2 will be described. Hereinafter, the configuration of the toner cartridge 2 in a state of being mounted on the drum cartridge 1 will be described using the above-mentioned first direction and the second direction.
図5は、トナーカートリッジ2の斜視図である。図5に示すように、トナーカートリッジ2は、ケーシング21、現像ローラ22、複数のギア、カップリング231、ギアカバー232、トナー回路基板24およびトナーメモリ241を有する。
FIG. 5 is a perspective view of the toner cartridge 2. As shown in FIG. 5, the toner cartridge 2 has a casing 21, a developing roller 22, a plurality of gears, a coupling 231 and a gear cover 232, a toner circuit board 24, and a toner memory 241.
ケーシング21は、トナーを収容可能な筐体である。ケーシング21は、第1外表面211と第2外表面212との間で、第1方向に延びる。ケーシング21の内部には、収容室213が設けられている。トナーは、収容室213に収容される。また、ケーシング21は、開口214を有する。開口214は、第1方向および第2方向と交差する第3方向における、ケーシング21の一端に位置する。収容室213とケーシング21の外部空間とは、開口214を介して連通する。
The casing 21 is a housing capable of accommodating toner. The casing 21 extends in the first direction between the first outer surface 211 and the second outer surface 212. A storage chamber 213 is provided inside the casing 21. The toner is stored in the storage chamber 213. Further, the casing 21 has an opening 214. The opening 214 is located at one end of the casing 21 in the first direction and the third direction intersecting the second direction. The accommodation chamber 213 and the external space of the casing 21 communicate with each other through the opening 214.
現像ローラ22は、第1方向に延びる回転軸について回転可能なローラである。現像ローラ22は、ケーシング21の開口214に位置する。すなわち、現像ローラ22は、第3方向におけるケーシング21の一端に位置する。トナーカートリッジ2がドラムカートリッジ1に装着されたときには、現像ローラ22の外周面が、感光ドラム11の外周面に接触する。
The developing roller 22 is a roller that can rotate about a rotation axis extending in the first direction. The developing roller 22 is located at the opening 214 of the casing 21. That is, the developing roller 22 is located at one end of the casing 21 in the third direction. When the toner cartridge 2 is mounted on the drum cartridge 1, the outer peripheral surface of the developing roller 22 comes into contact with the outer peripheral surface of the photosensitive drum 11.
トナーは、収容室213から、現像ローラ22を介して、感光ドラム11の外周面に供給される。その際、現像ローラ22の外周面に担持されたトナーは、感光ドラム11の外周面に形成された静電潜像に応じて、現像ローラ22から感光ドラム11へ移動する。その結果、感光ドラム11の外周面において、静電潜像が可視像化される。
Toner is supplied from the storage chamber 213 to the outer peripheral surface of the photosensitive drum 11 via the developing roller 22. At that time, the toner carried on the outer peripheral surface of the developing roller 22 moves from the developing roller 22 to the photosensitive drum 11 according to the electrostatic latent image formed on the outer peripheral surface of the photosensitive drum 11. As a result, an electrostatic latent image is visualized on the outer peripheral surface of the photosensitive drum 11.
複数のギア、カップリング231およびギアカバー232は、ケーシング21の第1外表面211に位置する。ギアカバー232は、ケーシング21の第1外表面211に、例えばねじ止めで固定される。複数のギアの少なくとも一部は、ケーシング21の第1外表面211とギアカバー232との間に位置する。カップリング231は、ギアカバー232から露出する。トナーカートリッジ2が装着されたドラムカートリッジ1が画像形成装置100に装着されると、画像形成装置100の駆動シャフトがカップリング231に接続される。そして、駆動シャフトの回転が、カップリング231および複数のギアを介して、現像ローラ22等に伝達される。
The plurality of gears, the coupling 231 and the gear cover 232 are located on the first outer surface 211 of the casing 21. The gear cover 232 is fixed to the first outer surface 211 of the casing 21, for example, by screwing. At least a portion of the plurality of gears is located between the first outer surface 211 of the casing 21 and the gear cover 232. The coupling 231 is exposed from the gear cover 232. When the drum cartridge 1 to which the toner cartridge 2 is mounted is mounted on the image forming apparatus 100, the drive shaft of the image forming apparatus 100 is connected to the coupling 231. Then, the rotation of the drive shaft is transmitted to the developing roller 22 and the like via the coupling 231 and a plurality of gears.
トナー回路基板24は、ホルダ25に保持される。ホルダ25は、第1方向において、ケーシング21の第1外表面211とギアカバー232との間に位置する。ただし、ホルダ25は、トナーカートリッジ2の他の位置に配置されていてもよい。また、ホルダ25は、ケーシング21およびギアカバー232に対して、第2方向に移動可能であることが好ましい。
The toner circuit board 24 is held in the holder 25. The holder 25 is located in the first direction between the first outer surface 211 of the casing 21 and the gear cover 232. However, the holder 25 may be arranged at another position of the toner cartridge 2. Further, it is preferable that the holder 25 is movable in the second direction with respect to the casing 21 and the gear cover 232.
トナー回路基板24は、複数の端子242を有する。各端子242は、露出した導体である。ドラムカートリッジ1のトナーカートリッジホルダ121にトナーカートリッジ2が装着されると、トナー回路基板24の各端子242が、第2電気端子14の複数の第2端子141に接触する。本実施形態では、トナー回路基板24の端子242の数は4つである。また、第2電気端子14の第2端子141の数は、4つである。
The toner circuit board 24 has a plurality of terminals 242. Each terminal 242 is an exposed conductor. When the toner cartridge 2 is mounted on the toner cartridge holder 121 of the drum cartridge 1, each terminal 242 of the toner circuit board 24 comes into contact with a plurality of second terminals 141 of the second electric terminal 14. In this embodiment, the number of terminals 242 of the toner circuit board 24 is four. Further, the number of the second terminal 141 of the second electric terminal 14 is four.
また、トナーカートリッジ2は、記憶媒体であるトナーメモリ241(図5では図示省略。図6参照)を有する。トナーメモリ241は、トナー回路基板24上に位置する。トナーメモリ241には、トナーカートリッジ2に関する種々の情報が記憶される。例えば、トナーメモリ241には、トナーカートリッジ2の識別のための情報およびトナーカートリッジ2の特性を示す情報の、少なくとも1つが記憶される。トナーカートリッジ2の識別のための情報には、例えば、トナーカートリッジ2の製造シリアル番号および純正品であることを示す識別コードの、少なくとも1つが含まれる。トナーカートリッジ2の特性を示す情報には、例えば、トナーカートリッジ2の適合機種、トナーカートリッジ2の仕様、トナーの容量、現像ローラ22の寿命、新品であるかどうかを示す情報、現像ローラ22の回転数、印刷枚数、エラー履歴、の少なくとも1つが含まれる。なお、トナーメモリ241は、トナー回路基板24上に位置していなくても良い。具体的には、トナーメモリ241は、ケーシング21上に位置していても良い。
Further, the toner cartridge 2 has a toner memory 241 (not shown in FIG. 5, see FIG. 6) which is a storage medium. The toner memory 241 is located on the toner circuit board 24. Various information about the toner cartridge 2 is stored in the toner memory 241. For example, the toner memory 241 stores at least one of information for identifying the toner cartridge 2 and information indicating the characteristics of the toner cartridge 2. The information for identifying the toner cartridge 2 includes, for example, at least one of the manufacturing serial number of the toner cartridge 2 and the identification code indicating that the toner cartridge 2 is a genuine product. The information indicating the characteristics of the toner cartridge 2 includes, for example, the compatible model of the toner cartridge 2, the specifications of the toner cartridge 2, the capacity of the toner, the life of the developing roller 22, the information indicating whether the developing roller 22 is new, and the rotation of the developing roller 22. Includes at least one of number, number of prints, error history. The toner memory 241 does not have to be located on the toner circuit board 24. Specifically, the toner memory 241 may be located on the casing 21.
<1-4.ドラム回路基板について>
続いて、ドラム回路基板15のより詳細な構成について、説明する。図6は、制御部102、ドラム回路基板15、およびトナー回路基板24の間の電気的接続を示したブロック図である。図6に示すように、ドラム回路基板15は、本体側端子31と、トナー側端子32と、中継線33とを有する。
<1-4. About drum circuit boards>
Subsequently, a more detailed configuration of the drum circuit board 15 will be described. FIG. 6 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the toner circuit board 24. As shown in FIG. 6, the drum circuit board 15 has a main body side terminal 31, a toner side terminal 32, and a relay line 33.
<1-4-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。本体側端子31は、本体側電圧端子31a、本体側接地端子31b、本体側クロック端子31c、および本体側信号端子31dを含む。なお、図6に示すように、本実施形態の本体側端子31の数は複数であり、具体的には8つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は5つである。また、制御部102の端子104の数は複数であり、具体的には8つである。
<1-4-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. The main body side terminal 31 includes a main body side voltage terminal 31a, a main body side ground terminal 31b, a main body side clock terminal 31c, and a main body side signal terminal 31d. As shown in FIG. 6, the number of main body side terminals 31 of this embodiment is a plurality, specifically eight. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d. The number of is five. Further, the number of terminals 104 of the control unit 102 is a plurality, specifically eight.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminal 104a of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminal 104b of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminal 104c of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。本実施形態では、シリアル通信により情報の送受信を行う。なお、本実施形態の本体側信号端子31dの数は5つであり、制御部102の信号端子104dの数は、5つである。本体側信号端子31dのそれぞれは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、信号端子104dのそれぞれと、電気的に接続される。
The main body side signal terminal 31d is electrically connected to the signal terminal 104d of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15. In this embodiment, information is transmitted and received by serial communication. The number of signal terminals 31d on the main body side of the present embodiment is five, and the number of signal terminals 104d of the control unit 102 is five. Each of the main body side signal terminals 31d is electrically connected to each of the signal terminals 104d in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100.
<1-4-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15は、トナー回路基板24と、電気的に接続される。図6に示すように、本実施形態のトナー側端子32の数は、16個である。
<1-4-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1. As a result, the drum circuit board 15 is electrically connected to the toner circuit board 24. As shown in FIG. 6, the number of toner side terminals 32 in this embodiment is 16.
以下では、ドラムカートリッジ1に装着される4つのトナーカートリッジ2を、第1トナーカートリッジ2A、第2トナーカートリッジ2B、第3トナーカートリッジ2C、および第4トナーカートリッジ2Dと称する。そして、第1トナーカートリッジ2Aのトナー回路基板24を第1トナー回路基板24Aと称し、第2トナーカートリッジ2Bのトナー回路基板24を第2トナー回路基板24Bと称し、第3トナーカートリッジ2Cのトナー回路基板24を第3トナー回路基板24Cと称し、第4トナーカートリッジ2Dのトナー回路基板24を第4トナー回路基板24Dと称する。
Hereinafter, the four toner cartridges 2 mounted on the drum cartridge 1 will be referred to as a first toner cartridge 2A, a second toner cartridge 2B, a third toner cartridge 2C, and a fourth toner cartridge 2D. The toner circuit board 24 of the first toner cartridge 2A is referred to as a first toner circuit board 24A, the toner circuit board 24 of the second toner cartridge 2B is referred to as a second toner circuit board 24B, and the toner circuit of the third toner cartridge 2C is referred to. The substrate 24 is referred to as a third toner circuit board 24C, and the toner circuit board 24 of the fourth toner cartridge 2D is referred to as a fourth toner circuit board 24D.
トナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、4つのトナー側端子32を有する第2グループ32Bと、4つのトナー側端子32を有する第3グループ32Cと、4つのトナー側端子32を有する第4グループ32Dと、を含む。
There are four toner-side terminals 32, a first group 32A having four toner-side terminals 32, a second group 32B having four toner-side terminals 32, and a third group 32C having four toner-side terminals 32. Includes a fourth group 32D having toner-side terminals 32.
第1グループ32Aのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The toner side terminal 32 of the first group 32A is electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the second group 32B is electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the third group 32C is electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the fourth group 32D is electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループのトナー側端子32は、トナー側電圧端子32a、トナー側接地端子32b、トナー側クロック端子32c、およびトナー側信号端子32dを含む。
The toner side terminal 32 of each group includes a toner side voltage terminal 32a, a toner side ground terminal 32b, a toner side clock terminal 32c, and a toner side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33aを介して、本体側電圧端子31aと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の端子242の電圧端子242aと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、電源電圧が供給される。
The toner side voltage terminal 32a is electrically connected to the main body side voltage terminal 31a via a voltage relay line 33a described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminal 242a of the terminal 242 of the toner circuit board 24. As a result, the power supply voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the terminal 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、本体側クロック端子31cと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の端子242のクロック端子242cと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、一定の時間間隔でクロック信号が供給される。
The toner side clock terminal 32c is electrically connected to the main body side clock terminal 31c via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminal 242c of the terminal 242 of the toner circuit board 24. As a result, the clock signal is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15 at regular time intervals.
トナー側信号端子32dは、後述する信号中継線33dを介して、本体側信号端子31dのいずれか1つと、電気的に接続される。第1グループ32Aのトナー側信号端子32d、第2グループ32Bのトナー側信号端子32d、第3グループ32Cのトナー側信号端子32d、および第4グループ32Dのトナー側信号端子32dは、それぞれ異なる本体側信号端子31dと、電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の端子242の信号端子242dと、電気的に接続される。これにより、制御部102とトナー回路基板24との間で、ドラム回路基板15を介して、種々の情報を示す信号を送受信することが可能となる。
The toner side signal terminal 32d is electrically connected to any one of the main body side signal terminals 31d via a signal relay line 33d described later. The toner side signal terminal 32d of the first group 32A, the toner side signal terminal 32d of the second group 32B, the toner side signal terminal 32d of the third group 32C, and the toner side signal terminal 32d of the fourth group 32D are different main body sides. It is electrically connected to the signal terminal 31d. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminal 242d of the terminal 242 of the toner circuit board 24. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the toner circuit board 24 via the drum circuit board 15.
<1-4-3.中継線ついて>
中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。図6に示すように、本実施形態の中継線33の数は複数であり、具体的には8つである。より具体的には、電圧中継線33aの数は1つであり、接地中継線33bの数は1つであり、クロック中継線33cの数は1つであり、信号中継線33dの数は5つである。
<1-4-3. About the relay line>
The relay line 33 includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d. As shown in FIG. 6, the number of relay lines 33 of the present embodiment is a plurality, specifically eight. More specifically, the number of voltage relay lines 33a is one, the number of ground relay lines 33b is one, the number of clock relay lines 33c is one, and the number of signal relay lines 33d is five. It is one.
電圧中継線33aの一方の端部は、本体側電圧端子31aと電気的に接続される。電圧中継線33aの他方の端部は、5つに分岐する。具体的には、電圧中継線33aの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。電圧中継線33aの第1端部は、第1グループ32Aのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第2端部は、第2グループ32Bのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第3端部は、第3グループ32Cのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第4端部は、第4グループ32Dのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、4つのトナー側電圧端子32aおよびドラムメモリ151へ供給される。このように、本体側電圧端子31aを共通化することによって、本体側端子31の数を低減できる。
One end of the voltage relay line 33a is electrically connected to the main body side voltage terminal 31a. The other end of the voltage relay line 33a branches into five. Specifically, the other end of the voltage relay line 33a includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the first group 32A. The second end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the second group 32B. The third end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the third group 32C. The fourth end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the fourth group 32D. The fifth end of the voltage relay line 33a is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the four toner side voltage terminals 32a and the drum memory 151. By sharing the main body side voltage terminals 31a in this way, the number of main body side terminals 31 can be reduced.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、5つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32bおよびドラムメモリ151へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into five. Specifically, the other end of the ground relay line 33b includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b and the drum memory 151. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cの一方の端部は、本体側クロック端子31cと電気的に接続される。クロック中継線33cの他方の端部は、5つに分岐する。具体的には、クロック中継線33cの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。クロック中継線33cの第1端部は、第1グループ32Aのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第2端部は、第2グループ32Bのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第3端部は、第3グループ32Cのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第4端部は、第4グループ32Dのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側クロック端子31cに入力されたクロック信号が、4つのトナー側クロック端子32cおよびドラムメモリ151へ供給される。このように、本体側クロック端子31cを共通化することによって、本体側端子31の数を低減できる。
One end of the clock relay line 33c is electrically connected to the clock terminal 31c on the main body side. The other end of the clock relay line 33c branches into five. Specifically, the other end of the clock relay line 33c includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the first group 32A. The second end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the second group 32B. The third end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the third group 32C. The fourth end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the fourth group 32D. The fifth end of the clock relay line 33c is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the clock signal input to the main body side clock terminal 31c is supplied to the four toner side clock terminals 32c and the drum memory 151. By sharing the clock terminals 31c on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
信号中継線33dの数は、5つである。信号中継線33dの一方の端部は、本体側信号端子31dと電気的に接続される。信号中継線33dの他方の端部は、第1端部と、第2端部とを含む。信号中継線33dの第1端部は、トナー側信号端子32dと電気的に接続される。信号中継線33dの第2端部は、ドラムメモリ151と電気的に接続される。信号中継線33dの第1端部の数は、4つであり、信号中継線33dの第2端部の数は、1つである。すなわち、4つの本体側信号端子31dと、4つのトナー側信号端子32dとは、第1端部を有する信号中継線33dによって、1対1に接続される。また、1つの本体側信号端子31dと、ドラムメモリ151とは、第2端部を有する信号中継線33dによって、1対1に接続される。
The number of signal relay lines 33d is five. One end of the signal relay line 33d is electrically connected to the main body side signal terminal 31d. The other end of the signal relay line 33d includes a first end and a second end. The first end of the signal relay line 33d is electrically connected to the toner side signal terminal 32d. The second end of the signal relay line 33d is electrically connected to the drum memory 151. The number of first ends of the signal relay line 33d is four, and the number of second ends of the signal relay line 33d is one. That is, the four main body side signal terminals 31d and the four toner side signal terminals 32d are connected one-to-one by the signal relay line 33d having the first end portion. Further, one main body side signal terminal 31d and the drum memory 151 are connected one-to-one by a signal relay line 33d having a second end portion.
<1-4-4.ドラム回路基板による情報の中継について>
このように、トナーカートリッジ2が装着されたドラムカートリッジ1が、画像形成装置100の本体ケーシング101に装着された状態において、制御部102とトナー回路基板24とは、ドラム回路基板15を介して電気的に接続される。このため、ドラム回路基板15は、制御部102とトナー回路基板24との間で、情報を中継することが可能である。例えば、ドラム回路基板15は、トナーメモリ241に記憶された情報を、第2ハーネス17およびトナー側端子32を介して取得し、取得した情報を、本体側端子31および第1ハーネス16を介して制御部102へ出力することができる。また、ドラム回路基板15は、制御部102から供給される情報を、第1ハーネス16および本体側端子31を介して取得し、取得した情報を、トナー側端子32および第2ハーネス17を介してトナー回路基板24へ出力することもできる。
<1-4-4. About relaying information by drum circuit board>
As described above, in a state where the drum cartridge 1 to which the toner cartridge 2 is mounted is mounted on the main body casing 101 of the image forming apparatus 100, the control unit 102 and the toner circuit board 24 are electrically connected to each other via the drum circuit board 15. Is connected. Therefore, the drum circuit board 15 can relay information between the control unit 102 and the toner circuit board 24. For example, the drum circuit board 15 acquires the information stored in the toner memory 241 via the second harness 17 and the toner side terminal 32, and obtains the acquired information via the main body side terminal 31 and the first harness 16. It can be output to the control unit 102. Further, the drum circuit board 15 acquires the information supplied from the control unit 102 via the first harness 16 and the main body side terminal 31, and obtains the acquired information via the toner side terminal 32 and the second harness 17. It can also be output to the toner circuit board 24.
なお、後述の第2実施形態~第9実施形態のように、ドラムカートリッジ1は、マルチプレクサ34、トランジスタアレイ35、CPU37等を有する場合がある。そして、ドラム回路基板15は、制御部102とトナー回路基板24との間で、これらのマルチプレクサ34、トランジスタアレイ35、CPU37を介して、情報を中継する場合がある。
As in the second to ninth embodiments described later, the drum cartridge 1 may include a multiplexer 34, a transistor array 35, a CPU 37, and the like. Then, the drum circuit board 15 may relay information between the control unit 102 and the toner circuit board 24 via these multiplexers 34, transistor arrays 35, and CPU 37.
このように、制御部102とトナー回路基板24とを、ドラム回路基板15により中継すれば、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図6のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図6のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図6のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
In this way, if the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15, the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102, as compared with the case where they are directly connected to each other. , The number of terminals can be reduced. For example, as shown in FIG. 6, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 6, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 6, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図6のように、複数のトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図6のように、複数のトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図6のように、複数のトナー回路基板24へ供給すべきクロック信号を、1つの1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 6, the power supply voltage to be supplied to the plurality of toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 6, the grounding voltage to be supplied to the plurality of toner circuit boards 24 can be output from one main body side grounding terminal 31b. Further, as shown in FIG. 6, a clock signal to be supplied to a plurality of toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<1-5.ドラムカートリッジ装着後の処理について>
続いて、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された後に、制御部102が行う処理について、説明する。図7は、制御部102による当該処理の流れを示したフローチャートである。
<1-5. Processing after installing the drum cartridge>
Subsequently, the process performed by the control unit 102 after the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100 will be described. FIG. 7 is a flowchart showing the flow of the processing by the control unit 102.
画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着されて、本体ケーシング101の前面のカバーが閉じられると、制御部102は、まず、第1判定処理を行う(ステップS1)。第1判定処理は、制御部102が、ドラムメモリ151と通信可能であるか否かを判定するとともに、ドラムメモリの認証を行う処理である。
When the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100 and the cover on the front surface of the main body casing 101 is closed, the control unit 102 first performs the first determination process (step S1). The first determination process is a process in which the control unit 102 determines whether or not communication with the drum memory 151 is possible, and also authenticates the drum memory.
図8は、第1判定処理の詳細を示したフローチャートである。第1判定処理においては、まず、制御部102のプロセッサ105は、本体メモリ106に、認証情報(第2ドラム認証情報)を送信する(ステップS11)(第3送信処理)。例えば、プロセッサ105は、本体メモリ106のある記憶領域に記憶された認証情報(第2ドラム認証情報)を読み出す。その後、プロセッサ105は、読み出した認証情報(第2ドラム認証情報)を、本体メモリ106の他の領域に送信する。その後、プロセッサ105は、その認証情報(第2ドラム認証情報)を、本体メモリ106の他の領域に記憶させる。そして、プロセッサ105は、本体メモリ106からの応答値(第3応答値)を受信する。
FIG. 8 is a flowchart showing the details of the first determination process. In the first determination process, first, the processor 105 of the control unit 102 transmits the authentication information (second drum authentication information) to the main body memory 106 (step S11) (third transmission process). For example, the processor 105 reads out the authentication information (second drum authentication information) stored in a certain storage area of the main body memory 106. After that, the processor 105 transmits the read authentication information (second drum authentication information) to another area of the main body memory 106. After that, the processor 105 stores the authentication information (second drum authentication information) in another area of the main body memory 106. Then, the processor 105 receives the response value (third response value) from the main body memory 106.
ここで、プロセッサ105が本体メモリ106からの応答値を受信しなかった場合、プロセッサ105と本体メモリ106との間の通信は有効でない(ステップS12:no)。その場合、プロセッサ105は、エラーを出力する(ステップS13)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶された本体通信エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出した本体通信エラーメッセージ情報を、ディスプレイ103に表示する。
Here, if the processor 105 does not receive the response value from the main body memory 106, the communication between the processor 105 and the main body memory 106 is not valid (step S12: no). In that case, the processor 105 outputs an error (step S13). Specifically, for example, the processor 105 reads out the main body communication error message information stored in the main body memory 106. After that, the processor 105 displays the read main body communication error message information on the display 103.
一方、プロセッサ105が本体メモリ106からの応答値を受信した場合、プロセッサ105と本体メモリ106との間の通信は有効である(ステップS12:yes)。その場合、プロセッサ105は、ドラムメモリ151に、認証情報(第1ドラム認証情報)を送信する(ステップS14)(第1送信処理)。例えば、プロセッサ105は、本体メモリ106に記憶された認証情報を読み出す。その後、プロセッサ105は、読み出された認証情報を、ドラムメモリ151へ送信する。その後、プロセッサ105は、その認証情報を、ドラムメモリ151に記憶させる。そして、プロセッサ105は、ドラムメモリ151からの応答値(第1応答値)を受信する(第1受信処理)。
On the other hand, when the processor 105 receives the response value from the main body memory 106, the communication between the processor 105 and the main body memory 106 is valid (step S12: yes). In that case, the processor 105 transmits the authentication information (first drum authentication information) to the drum memory 151 (step S14) (first transmission process). For example, the processor 105 reads out the authentication information stored in the main body memory 106. After that, the processor 105 transmits the read authentication information to the drum memory 151. After that, the processor 105 stores the authentication information in the drum memory 151. Then, the processor 105 receives the response value (first response value) from the drum memory 151 (first reception process).
ここで、プロセッサ105がドラムメモリ151からの応答値を受信しなかった場合、プロセッサ105とドラムメモリ151との間の通信は有効でない(ステップS15:no)。その場合、プロセッサ105は、エラーを出力する(ステップS16)(第1エラー出力処理)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたドラム通信エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したドラム通信エラーメッセージ情報を、ディスプレイ103に表示する。
Here, if the processor 105 does not receive the response value from the drum memory 151, the communication between the processor 105 and the drum memory 151 is not valid (step S15: no). In that case, the processor 105 outputs an error (step S16) (first error output process). Specifically, for example, the processor 105 reads out the drum communication error message information stored in the main body memory 106. After that, the processor 105 displays the read drum communication error message information on the display 103.
一方、プロセッサ105がドラムメモリ151からの応答値を受信した場合、プロセッサ105とドラムメモリ151との間の通信は有効である(ステップS15:yes)。その場合、プロセッサ105は、次に、本体メモリ106からの応答値(第3応答値)と、ドラムメモリ151からの応答値(第1応答値)とを、比較する(ステップS17)(第1比較処理)。具体的には、プロセッサ105は、本体メモリ106からの応答値(第3応答値)と、ドラムメモリ151からの応答値(第1応答値)とが、一致するか否かを判定する。
On the other hand, when the processor 105 receives the response value from the drum memory 151, the communication between the processor 105 and the drum memory 151 is valid (step S15: yes). In that case, the processor 105 next compares the response value (third response value) from the main body memory 106 with the response value (first response value) from the drum memory 151 (step S17) (first response value). Comparison process). Specifically, the processor 105 determines whether or not the response value (third response value) from the main body memory 106 and the response value (first response value) from the drum memory 151 match.
本体メモリ106からの応答値(第3応答値)と、ドラムメモリ151からの応答値(第1応答値)とが、一致しない場合(ステップS18:no)、第1判定処理におけるドラムメモリ151の認証は失敗である。その場合、プロセッサ105は、エラーを出力する(ステップS19)(第1エラー出力処理)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたドラム認証エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したドラム認証エラーメッセージ情報を、ディスプレイ103に表示する。
When the response value (third response value) from the main body memory 106 and the response value (first response value) from the drum memory 151 do not match (step S18: no), the drum memory 151 in the first determination process Authentication is unsuccessful. In that case, the processor 105 outputs an error (step S19) (first error output process). Specifically, for example, the processor 105 reads out the drum authentication error message information stored in the main body memory 106. After that, the processor 105 displays the read drum authentication error message information on the display 103.
一方、本体メモリ106からの応答値(第3応答値)と、ドラムメモリ151からの応答値(第1応答値)とが、一致した場合(ステップS18:yes)、第1判定処理におけるドラムメモリ151の認証は成功である。その場合、プロセッサ105は、ステップS2の処理へ進む。
On the other hand, when the response value (third response value) from the main body memory 106 and the response value (first response value) from the drum memory 151 match (step S18: yes), the drum memory in the first determination process. The certification of 151 is successful. In that case, the processor 105 proceeds to the process of step S2.
なお、制御部102は、本体メモリ106に、第1所定値を記憶しておいてもよい。そして、ステップS17(第1比較処理)において、プロセッサ105は、ドラムメモリ151からの応答値(第1応答値)と、第1所定値とを比較してもよい。具体的には、プロセッサ105は、ドラムメモリ151からの応答値(第1応答値)と、第1所定値と、が一致するか否かを判定してもよい。
The control unit 102 may store the first predetermined value in the main body memory 106. Then, in step S17 (first comparison process), the processor 105 may compare the response value (first response value) from the drum memory 151 with the first predetermined value. Specifically, the processor 105 may determine whether or not the response value (first response value) from the drum memory 151 and the first predetermined value match.
その場合、ドラムメモリ151からの応答値と第1所定値とが一致しなければ、ドラムメモリ151の認証は失敗である。したがって、プロセッサ105は、エラーを出力する。また、ドラムメモリ151からの応答値と第1所定値とが一致すれば、ドラムメモリ151の認証は成功である。したがって、プロセッサ105は、ステップS2の処理へ進む。
In that case, if the response value from the drum memory 151 and the first predetermined value do not match, the authentication of the drum memory 151 fails. Therefore, the processor 105 outputs an error. Further, if the response value from the drum memory 151 and the first predetermined value match, the authentication of the drum memory 151 is successful. Therefore, the processor 105 proceeds to the process of step S2.
図7を再び参照する。ドラムメモリ151の認証が成功すると、次に、プロセッサ105は、ドラムメモリ151に記憶された情報を読み込む(ステップS2)。ここで読み込まれる情報には、例えば、上述したドラムカートリッジ1の製造シリアル番号、純正品であることを示す識別コード、ドラムカートリッジ1の適合機種、ドラムカートリッジ1の仕様、感光ドラム11の寿命、感光ドラム11の帯電特性、新品であるかどうかを示す情報、感光ドラム11の回転数、感光ドラム11の帯電時間、印刷枚数、エラー履歴、の少なくとも1つが含まれる。
See FIG. 7 again. When the authentication of the drum memory 151 is successful, the processor 105 then reads the information stored in the drum memory 151 (step S2). The information read here includes, for example, the above-mentioned manufacturing serial number of the drum cartridge 1, an identification code indicating that it is a genuine product, a compatible model of the drum cartridge 1, specifications of the drum cartridge 1, the life of the photosensitive drum 11, and exposure. It includes at least one of the charging characteristics of the drum 11, information indicating whether the drum 11 is new, the number of rotations of the photosensitive drum 11, the charging time of the photosensitive drum 11, the number of prints, and the error history.
その後、プロセッサ105は、ドラムメモリ151から読み出された情報が、正常か否かを判定する(ステップS3)。具体的には、ドラムメモリ151から読み出された情報が、所定の条件に合致しているか否かを判定する。
After that, the processor 105 determines whether or not the information read from the drum memory 151 is normal (step S3). Specifically, it is determined whether or not the information read from the drum memory 151 meets a predetermined condition.
ドラムメモリ151から読み出された情報が正常でない場合、その情報は、所定の条件に合致しない(ステップS4:no)。その場合、プロセッサ105は、エラーを出力する(ステップS5)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたドラムエラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したドラムエラーメッセージ情報を、ディスプレイ103に表示する。
If the information read from the drum memory 151 is not normal, the information does not meet the predetermined conditions (step S4: no). In that case, the processor 105 outputs an error (step S5). Specifically, for example, the processor 105 reads out the drum error message information stored in the main body memory 106. After that, the processor 105 displays the read drum error message information on the display 103.
一方、ドラムメモリ151から読み出された情報が正常な場合、その情報は、所定の条件に合致する(ステップS4:yes)。その場合、プロセッサ105は、第2判定処理を行う(ステップS6)。第2判定処理は、制御部102が、トナーメモリ241と通信可能であるか否かを判定するとともに、トナーメモリ241の認証を行う処理である。
On the other hand, when the information read from the drum memory 151 is normal, the information meets a predetermined condition (step S4: yes). In that case, the processor 105 performs the second determination process (step S6). The second determination process is a process in which the control unit 102 determines whether or not the toner memory 241 can communicate with the toner memory 241 and authenticates the toner memory 241.
図9は、第2判定処理の詳細を示したフローチャートである。第2判定処理においては、まず、制御部102のプロセッサ105は、本体メモリ106に、認証情報(第2トナー認証情報)を送信する(ステップS61)(第4送信処理)。例えば、プロセッサ105は、本体メモリ106のある記憶領域に記憶された認証情報を、本体メモリ106の他の領域に送信する。その後、プロセッサ105は、その認証情報を、本体メモリ106の他の領域に記憶させる。そして、プロセッサ105は、本体メモリ106からの応答値(第4応答値)を受信する。
FIG. 9 is a flowchart showing the details of the second determination process. In the second determination process, first, the processor 105 of the control unit 102 transmits the authentication information (second toner authentication information) to the main body memory 106 (step S61) (fourth transmission process). For example, the processor 105 transmits the authentication information stored in a certain storage area of the main body memory 106 to another area of the main body memory 106. After that, the processor 105 stores the authentication information in another area of the main body memory 106. Then, the processor 105 receives the response value (fourth response value) from the main body memory 106.
ここで、プロセッサ105が本体メモリ106からの応答値を受信しなかった場合、プロセッサ105と本体メモリ106との間の通信は有効でない(ステップS62:no)。その場合、プロセッサ105は、エラーを出力する(ステップS63)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶された本体通信エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出した本体通信エラーメッセージ情報を、ディスプレイ103に表示する。
Here, if the processor 105 does not receive the response value from the main body memory 106, the communication between the processor 105 and the main body memory 106 is not valid (step S62: no). In that case, the processor 105 outputs an error (step S63). Specifically, for example, the processor 105 reads out the main body communication error message information stored in the main body memory 106. After that, the processor 105 displays the read main body communication error message information on the display 103.
一方、プロセッサ105が本体メモリ106からの応答値を受信した場合、プロセッサ105と本体メモリ106との間の通信は有効である(ステップS62:yes)。その場合、プロセッサ105は、次に、トナーメモリ241に、認証情報(第1トナー認証情報)を送信する(ステップS64)(第2送信処理)。例えば、プロセッサ105は、本体メモリ106に記憶された認証情報を読み出して、読み出された認証情報を、トナーメモリ241へ送信する。その後、プロセッサ105は、その認証情報を、トナーメモリ241に記憶させる。そして、プロセッサ105は、トナーメモリ241からの応答値(第2応答値)を受信する(第2受信処理)。
On the other hand, when the processor 105 receives the response value from the main body memory 106, the communication between the processor 105 and the main body memory 106 is valid (step S62: yes). In that case, the processor 105 then transmits the authentication information (first toner authentication information) to the toner memory 241 (step S64) (second transmission process). For example, the processor 105 reads the authentication information stored in the main body memory 106 and transmits the read authentication information to the toner memory 241. After that, the processor 105 stores the authentication information in the toner memory 241. Then, the processor 105 receives the response value (second response value) from the toner memory 241 (second reception process).
ここで、プロセッサ105がドラムメモリ151からの応答値を受信しなかった場合、プロセッサ105とトナーメモリ241との間の通信は有効でない(ステップS65:no)。その場合、プロセッサ105は、エラーを出力する(ステップS66)(第2エラー出力処理)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたトナー通信エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したトナー通信エラーメッセージ情報を、ディスプレイ103に表示する。
Here, if the processor 105 does not receive the response value from the drum memory 151, the communication between the processor 105 and the toner memory 241 is not valid (step S65: no). In that case, the processor 105 outputs an error (step S66) (second error output process). Specifically, for example, the processor 105 reads out the toner communication error message information stored in the main body memory 106. After that, the processor 105 displays the read toner communication error message information on the display 103.
一方、プロセッサ105がドラムメモリ151からの応答値を受信した場合、プロセッサ105とトナーメモリ241との間の通信は有効である(ステップS65:yes)。その場合、プロセッサ105は、次に、本体メモリ106からの応答値(第4応答値)と、トナーメモリ241からの応答値(第2応答値)とを、比較する(ステップS67)(第2比較処理)。具体的には、プロセッサ105は、本体メモリ106からの応答値(第4応答値)と、トナーメモリ241からの応答値(第2応答値)とが、一致するか否かを判定する。
On the other hand, when the processor 105 receives the response value from the drum memory 151, the communication between the processor 105 and the toner memory 241 is valid (step S65: yes). In that case, the processor 105 next compares the response value (fourth response value) from the main body memory 106 with the response value (second response value) from the toner memory 241 (step S67) (second response value). Comparison process). Specifically, the processor 105 determines whether or not the response value (fourth response value) from the main body memory 106 and the response value (second response value) from the toner memory 241 match.
本体メモリ106からの応答値と、トナーメモリ241からの応答値とが、一致しない場合(ステップS68:no)、第2判定処理におけるトナーメモリ241の認証は失敗である。その場合、プロセッサ105は、エラーを出力する(ステップS69)(第2エラー出力処理)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたトナー認証エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したトナー認証エラーメッセージ情報を、ディスプレイ103に表示する。ディスプレイ103に、エラーを示すメッセージを表示する。
When the response value from the main body memory 106 and the response value from the toner memory 241 do not match (step S68: no), the authentication of the toner memory 241 in the second determination process fails. In that case, the processor 105 outputs an error (step S69) (second error output process). Specifically, for example, the processor 105 reads out the toner authentication error message information stored in the main body memory 106. After that, the processor 105 displays the read toner authentication error message information on the display 103. A message indicating an error is displayed on the display 103.
一方、本体メモリ106からの応答値と、トナーメモリ241からの応答値とが、一致した場合(ステップS68:yes)、第2判定処理におけるトナーメモリ241の認証は成功である。その場合、プロセッサ105は、ステップS7の処理へ進む。
On the other hand, when the response value from the main body memory 106 and the response value from the toner memory 241 match (step S68: yes), the authentication of the toner memory 241 in the second determination process is successful. In that case, the processor 105 proceeds to the process of step S7.
なお、制御部102は、本体メモリ106に、第2所定値を記憶しておいてもよい。そして、ステップS67(第2比較処理)において、プロセッサ105は、トナーメモリ241からの応答値(第2応答値)と、第2所定値とを比較してもよい。具体的には、プロセッサ105は、トナーメモリ241からの応答値(第2応答値)と、第2所定値と、が一致するか否かを判定してもよい。
The control unit 102 may store the second predetermined value in the main body memory 106. Then, in step S67 (second comparison process), the processor 105 may compare the response value (second response value) from the toner memory 241 with the second predetermined value. Specifically, the processor 105 may determine whether or not the response value (second response value) from the toner memory 241 and the second predetermined value match.
その場合、トナーメモリ241からの応答値と第2所定値とが一致しなければ、トナーメモリ241の認証は失敗である。したがって、プロセッサ105は、エラーを出力する。また、トナーメモリ241からの応答値と第2所定値とが一致すれば、トナーメモリ241の認証は成功である。したがって、プロセッサ105は、ステップS7の処理へ進む。
In that case, if the response value from the toner memory 241 and the second predetermined value do not match, the authentication of the toner memory 241 fails. Therefore, the processor 105 outputs an error. Further, if the response value from the toner memory 241 and the second predetermined value match, the authentication of the toner memory 241 is successful. Therefore, the processor 105 proceeds to the process of step S7.
図7を再び参照する。トナーメモリ241の認証が成功すると、次に、プロセッサ105は、トナーメモリ241に記憶された情報を読み込む(ステップS7)。ここで読み込まれる情報には、例えば、上述したトナーカートリッジ2の製造シリアル番号、純正品であることを示す識別コード、トナーカートリッジ2の適合機種、トナーカートリッジ2の仕様、トナーの容量、現像ローラ22の寿命、新品であるかどうかを示す情報、現像ローラ22の回転数、印刷枚数、エラー履歴、の少なくとも1つが含まれる。
See FIG. 7 again. When the authentication of the toner memory 241 is successful, the processor 105 then reads the information stored in the toner memory 241 (step S7). The information read here includes, for example, the above-mentioned manufacturing serial number of the toner cartridge 2, an identification code indicating that it is a genuine product, a compatible model of the toner cartridge 2, specifications of the toner cartridge 2, a toner capacity, and a developing roller 22. Includes at least one of the lifetime of the toner, information indicating whether it is new, the number of rotations of the developing roller 22, the number of printed sheets, and the error history.
その後、プロセッサ105は、トナーメモリ241から読み出された情報が、正常か否かを判定する(ステップS8)。具体的には、トナーメモリ241から読み出された情報が、所定の条件に合致しているか否かを判定する。
After that, the processor 105 determines whether or not the information read from the toner memory 241 is normal (step S8). Specifically, it is determined whether or not the information read from the toner memory 241 meets a predetermined condition.
トナーメモリ241から読み出された情報が正常でない場合、その情報は、所定の条件に合致しない(ステップS9:no)。その場合、プロセッサ105は、エラーを出力する(ステップS10)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたトナーエラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したトナーエラーメッセージ情報を、ディスプレイ103に表示する。
If the information read from the toner memory 241 is not normal, the information does not meet the predetermined conditions (step S9: no). In that case, the processor 105 outputs an error (step S10). Specifically, for example, the processor 105 reads out the toner error message information stored in the main body memory 106. After that, the processor 105 displays the read toner error message information on the display 103.
一方、トナーメモリ241から読み出された情報が正常な場合、その情報は、所定の条件に合致する(ステップS9:yes)。その場合、プロセッサ105は、印刷指示の入力を待つ待機状態となる。
On the other hand, when the information read from the toner memory 241 is normal, the information meets a predetermined condition (step S9: yes). In that case, the processor 105 is in a standby state waiting for input of a print instruction.
なお、ステップS6~S10の処理は、複数のトナーカートリッジ2のトナーメモリ241のそれぞれについて、実行される。
The processes of steps S6 to S10 are executed for each of the toner memories 241 of the plurality of toner cartridges 2.
以上のように、この画像形成装置100では、本体ケーシング101へのドラムカートリッジ1の装着後に、まず、ドラムメモリ151に対する第1判定処理(ステップS1)を行い、その後に、トナーメモリ241に対する第2判定処理(ステップS2)を行う。これにより、ドラムメモリ151に対する第1判定処理と、トナーメモリ241に対する第2判定処理とを、効率よく行うことができる。
As described above, in the image forming apparatus 100, after the drum cartridge 1 is mounted on the main body casing 101, the first determination process (step S1) for the drum memory 151 is first performed, and then the second determination process for the toner memory 241 is performed. The determination process (step S2) is performed. As a result, the first determination process for the drum memory 151 and the second determination process for the toner memory 241 can be efficiently performed.
すなわち、この画像形成装置100では、制御部102とトナー回路基板24とが、ドラム回路基板15を介して接続される。このため、仮に、第2判定処理を第1判定処理よりも先に行ったとすると、第2判定処理の結果がエラーの場合に、制御部102とドラム回路基板15との間の通信に問題があるのか、それとも、ドラム回路基板15とトナー回路基板24との間の通信に問題があるのかが分からない。このため、エラーの切り分けのために、引き続き第1判定処理も行う必要がある。これに対し、上記のように、第2判定処理よりも先に第1判定処理を行えば、第1判定処理の結果がエラーの場合には、第2判定処理も必ずエラーとなるため、第2判定処理を省略できる。これにより、不要な判定処理を省略して、第1判定処理および第2判定処理を効率化できる。
That is, in the image forming apparatus 100, the control unit 102 and the toner circuit board 24 are connected via the drum circuit board 15. Therefore, if the second determination process is performed before the first determination process, there is a problem in communication between the control unit 102 and the drum circuit board 15 when the result of the second determination process is an error. I don't know if there is a problem with the communication between the drum circuit board 15 and the toner circuit board 24. Therefore, it is necessary to continue to perform the first determination process in order to isolate the error. On the other hand, as described above, if the first determination process is performed before the second determination process, if the result of the first determination process is an error, the second determination process will always be an error. 2 Judgment processing can be omitted. As a result, unnecessary determination processing can be omitted, and the efficiency of the first determination processing and the second determination processing can be improved.
また、プロセッサ105は、第1判定処理のステップS16またはステップS19のエラー(第1エラー)を、第2判定処理のステップS66またはステップS19のエラー(第2エラー)よりも優先的に出力する。具体的には、例えば、プロセッサ105は、ディスプレイ103に、第1エラーを示すメッセージを、第2エラーを示すメッセージよりも先に表示する。このようにすれば、画像形成装置100のユーザは、トナー回路基板24に対する通信不良よりも先にドラム回路基板15に対する通信不良について、対処を行うことができる。これにより、エラーの対処を効率よく行うことができる。
Further, the processor 105 outputs the error (first error) in step S16 or step S19 of the first determination process with priority over the error (second error) in step S66 or step S19 of the second determination process. Specifically, for example, the processor 105 displays a message indicating the first error on the display 103 before the message indicating the second error. By doing so, the user of the image forming apparatus 100 can deal with the communication failure with respect to the drum circuit board 15 before the communication failure with respect to the toner circuit board 24. This makes it possible to deal with errors efficiently.
すなわち、仮に、第2エラーを第1エラーよりも優先的に出力したとすると、その第2エラーが、制御部102とドラム回路基板15との間の通信不良に起因するものであるのか、それとも、ドラム回路基板15とトナー回路基板24との間の通信不良に起因するものであるのかが分からない。このため、ユーザの対処に無駄が生じる場合がある。これに対し、上記のように、第2エラーよりも優先的に第1エラーを出力すれば、その第1エラーは、必ず制御部102とドラム回路基板15との間の通信不良に起因するものであると考えられる。また、第1エラーが出力されることなく第2エラーが出力された場合には、その第2エラーは、必ずドラム回路基板15とトナー回路基板24との間の通信不良に起因するものであると考えられる。したがって、画像形成装置100のユーザは、対処すべき部位を適切に判断できる。
That is, if the second error is output with priority over the first error, is the second error caused by a communication failure between the control unit 102 and the drum circuit board 15? It is unknown whether the cause is a communication failure between the drum circuit board 15 and the toner circuit board 24. Therefore, it may be wasteful to deal with the user. On the other hand, if the first error is output with priority over the second error as described above, the first error is always caused by a communication failure between the control unit 102 and the drum circuit board 15. Is considered to be. Further, when the second error is output without outputting the first error, the second error is always caused by a communication failure between the drum circuit board 15 and the toner circuit board 24. it is conceivable that. Therefore, the user of the image forming apparatus 100 can appropriately determine the portion to be dealt with.
なお、上記の例では、プロセッサ105は、第1判定処理(ステップS1)よりも後に、第2判定処理(ステップS6)を実行していた。しかしながら、プロセッサ105は、第1判定処理および第2判定処理を並行して実行しつつ、第1エラーを、第2エラーよりも優先的に出力してもよい。具体的には、プロセッサ105は、第1エラーを、上記の例のように、第2エラーよりも先に、ディスプレイ出力してもよい。あるいは、プロセッサ105は、第1エラーと第2エラーとを同時に出力しつつ、第1エラーを第2エラーより視認性の高い態様で表示してもよい。例えば、プロセッサ105は、第1エラーを、第2エラーよりも大きくまたは濃く表示してもよい。
In the above example, the processor 105 executes the second determination process (step S6) after the first determination process (step S1). However, the processor 105 may output the first error with priority over the second error while executing the first determination process and the second determination process in parallel. Specifically, the processor 105 may output the first error to the display before the second error, as in the above example. Alternatively, the processor 105 may output the first error and the second error at the same time, and display the first error in a mode having higher visibility than the second error. For example, the processor 105 may display the first error larger or darker than the second error.
また、上記の例では、第1判定処理および第2判定処理において、制御部102は、認証情報を送信した後に応答情報を受信していた。すなわち、第1判定処理および第2判定処理において、制御部102は、通信の往復による認証を行っていた。しかしながら、第1判定処理および第2判定処理は、一方的な通信による判定処理であってもよい。
Further, in the above example, in the first determination process and the second determination process, the control unit 102 receives the response information after transmitting the authentication information. That is, in the first determination process and the second determination process, the control unit 102 performs authentication by reciprocating communication. However, the first determination process and the second determination process may be determination processes by unilateral communication.
<1-6.本体情報のドラムメモリへの書き込みついて>
図10は、図7の処理に追加可能な処理の例を示したフローチャートである。図10の例では、ステップS4で、ドラムメモリ151から読み出された情報が正常な場合、プロセッサ105は、まず、本体メモリ106に記憶された情報(以下「本体情報」と称する)が更新されているか否かを確認する(ステップS101)。そして、本体情報が更新されていない場合には(ステップS101:no)、そのままステップS6の処理へ進む。
<1-6. Writing the main unit information to the drum memory>
FIG. 10 is a flowchart showing an example of processing that can be added to the processing of FIG. 7. In the example of FIG. 10, when the information read from the drum memory 151 is normal in step S4, the processor 105 first updates the information stored in the main body memory 106 (hereinafter referred to as “main body information”). It is confirmed whether or not it is (step S101). Then, if the main body information is not updated (step S101: no), the process proceeds to step S6 as it is.
一方、本体情報が更新されていた場合には(ステップS101:yes)、プロセッサ105は、本体メモリ106に記憶された本体情報を、ドラムメモリ151に書き込む(ステップS102)。具体的には、プロセッサ105は、本体メモリ106から本体情報を読み出す読出処理と、読み出された本体情報をドラムメモリ151へ書き込む書込処理と、を実行する。
On the other hand, when the main body information has been updated (step S101: yes), the processor 105 writes the main body information stored in the main body memory 106 to the drum memory 151 (step S102). Specifically, the processor 105 executes a read process for reading the main body information from the main body memory 106 and a write process for writing the read main body information to the drum memory 151.
本体情報には、例えば、画像形成装置100の識別のための情報および画像形成装置100の特性を示す情報の、少なくとも1つが含まれる。画像形成装置100の識別のための情報には、例えば、画像形成装置100の製造シリアル番号が含まれる。画像形成装置100の特性を示す情報には、例えば、画像形成装置100の機種コード、画像形成装置100の仕様、画像形成装置100の部品の特性、画像形成装置100の使用履歴、画像形成装置100のエラー履歴、の少なくとも1つが含まれる。
The main body information includes, for example, at least one of information for identifying the image forming apparatus 100 and information indicating the characteristics of the image forming apparatus 100. The information for identifying the image forming apparatus 100 includes, for example, the manufacturing serial number of the image forming apparatus 100. Information indicating the characteristics of the image forming apparatus 100 includes, for example, the model code of the image forming apparatus 100, the specifications of the image forming apparatus 100, the characteristics of the parts of the image forming apparatus 100, the usage history of the image forming apparatus 100, and the image forming apparatus 100. Contains at least one of the error histories of.
このように、画像形成装置100に関する情報の一部をドラムメモリ151に記憶させておけば、ドラムメモリ151に記憶された情報に基づいて、画像形成装置100の状態を知ることができる。したがって、画像形成装置100に不具合が発生したときに、製造者は、画像形成装置100を回収することなく、ドラムメモリ151のみを回収して、ドラムメモリ151に記憶された本体情報に基づいて、不具合の解析を行うことができる。
In this way, if a part of the information about the image forming apparatus 100 is stored in the drum memory 151, the state of the image forming apparatus 100 can be known based on the information stored in the drum memory 151. Therefore, when a problem occurs in the image forming apparatus 100, the manufacturer collects only the drum memory 151 without collecting the image forming apparatus 100, and based on the main body information stored in the drum memory 151, the manufacturer collects the image forming apparatus 100. It is possible to analyze defects.
<1-7.トナー情報のドラムメモリへの書き込みについて>
図11は、図7の処理に付加可能な処理の例を示したフローチャートである。図11の例では、ステップS9で、トナーメモリ241から読み出された情報が正常な場合、プロセッサ105は、まず、トナーメモリ241に記憶された情報(以下「トナー情報」と称する)が更新されているか否かを確認する(ステップS201)。そして、トナー情報が更新されていない場合には(ステップS201:no)、そのまま印刷指示の入力を待つ待機状態となる。
<1-7. Writing toner information to drum memory>
FIG. 11 is a flowchart showing an example of processing that can be added to the processing of FIG. 7. In the example of FIG. 11, when the information read from the toner memory 241 is normal in step S9, the processor 105 first updates the information stored in the toner memory 241 (hereinafter referred to as “toner information”). It is confirmed whether or not it is (step S201). If the toner information is not updated (step S201: no), the system waits for the input of the print instruction as it is.
一方、トナー情報が更新されていた場合には(ステップS201:yes)、プロセッサ105は、トナーメモリ241に記憶されたトナー情報を、ドラムメモリ151に書き込む(ステップS202)。具体的には、プロセッサ105は、トナーメモリ241からトナー情報を読み出す読出処理と、読み出されたトナー情報をドラムメモリ151へ書き込む書込処理と、を実行する。
On the other hand, when the toner information has been updated (step S201: yes), the processor 105 writes the toner information stored in the toner memory 241 to the drum memory 151 (step S202). Specifically, the processor 105 executes a read process of reading toner information from the toner memory 241 and a write process of writing the read toner information to the drum memory 151.
なお、ステップS201では、4つのトナーカートリッジ2のトナーメモリ241のそれぞれについて、トナー情報が更新されているか否かを確認する。そして、少なくとも1つのトナーメモリ241においてトナー情報が更新されている場合には、ステップS202を実行する。そして、更新が確認された全てのトナーメモリ241のトナー情報を、ドラムメモリ151に書き込む。
In step S201, it is confirmed whether or not the toner information is updated for each of the toner memories 241 of the four toner cartridges 2. Then, when the toner information is updated in at least one toner memory 241, step S202 is executed. Then, the toner information of all the toner memories 241 confirmed to be updated is written to the drum memory 151.
トナー情報には、例えば、上述したトナーカートリッジ2の製造シリアル番号、純正品であることを示す識別コード、トナーカートリッジ2の適合機種、トナーカートリッジ2の仕様、トナーの容量、現像ローラ22の寿命、新品であるかどうかを示す情報、現像ローラ22の回転数、印刷枚数、エラー履歴、の少なくとも1つが含まれる。
The toner information includes, for example, the above-mentioned manufacturing serial number of the toner cartridge 2, an identification code indicating that it is a genuine product, a compatible model of the toner cartridge 2, specifications of the toner cartridge 2, the capacity of the toner, and the life of the developing roller 22. It contains at least one of information indicating whether or not the product is new, the number of rotations of the developing roller 22, the number of prints, and the error history.
このように、トナーカートリッジ2に関する情報の一部をドラムメモリ151に記憶させておけば、ドラムメモリ151に記憶された情報に基づいて、ドラムカートリッジ1に装着されたトナーカートリッジ2の情報を知ることができる。したがって、ドラムカートリッジ1および4つのトナーカートリッジ2のどこかに不具合が発生したときに、製造者は、ドラムカートリッジ1および4つのトナーカートリッジ2の全てを回収することなく、ドラムメモリ151のみを回収して、ドラムメモリ151に記憶されたトナー情報に基づいて、不具合の解析を行うことができる。
In this way, if a part of the information about the toner cartridge 2 is stored in the drum memory 151, the information of the toner cartridge 2 mounted on the drum cartridge 1 can be known based on the information stored in the drum memory 151. Can be done. Therefore, when a problem occurs in any of the drum cartridge 1 and the four toner cartridges 2, the manufacturer collects only the drum memory 151 without collecting all of the drum cartridge 1 and the four toner cartridges 2. Therefore, it is possible to analyze the defect based on the toner information stored in the drum memory 151.
また、ドラムカートリッジ1に対してトナーカートリッジ2の装着したときに、そのトナーカートリッジ2が過去に装着されたものかどうかを、ドラムメモリ151に記憶された情報に基づいて、判断できる。
Further, when the toner cartridge 2 is mounted on the drum cartridge 1, it can be determined whether or not the toner cartridge 2 has been mounted in the past based on the information stored in the drum memory 151.
<1-8.ドラム回転数の更新処理について>
上述の通り、ドラムメモリ151は、感光ドラム11の回転数を記憶可能である。感光ドラム11の回転数は、感光ドラム11の使用を開始した後に、感光ドラム11が回転した累計数である。ドラムメモリ151に記憶される感光ドラム11の回転数は、画像形成装置100における印刷処理の実行に伴い、更新される。以下では、この感光ドラム11の回転数の更新処理について、図12のフローチャートを参照しつつ、説明する。
<1-8. About the drum rotation speed update process>
As described above, the drum memory 151 can store the rotation speed of the photosensitive drum 11. The rotation speed of the photosensitive drum 11 is the cumulative number of rotations of the photosensitive drum 11 after the use of the photosensitive drum 11 is started. The rotation speed of the photosensitive drum 11 stored in the drum memory 151 is updated with the execution of the printing process in the image forming apparatus 100. Hereinafter, the process of updating the rotation speed of the photosensitive drum 11 will be described with reference to the flowchart of FIG.
画像形成装置100は、感光ドラム11の回転を検知するセンサ(図示省略)を有する。センサは、感光ドラム11の1回転毎に、検出信号を出力する。印刷処理の実行時には、制御部102のプロセッサ105は、まず、ドラムメモリ151から、感光ドラム11の回転数を読み出す。そして、プロセッサ105は、検出信号の有無を監視する(ステップS301)。検出信号が無いときには(ステップS301:no)、プロセッサ105は、引き続き検出信号の監視を継続する。感光ドラム11が1回転すると、センサから検出信号が出力される(ステップS301:yes)。そうすると、プロセッサ105は、感光ドラム11の回転数を、1回転だけインクリメントする(ステップS302)。
The image forming apparatus 100 has a sensor (not shown) for detecting the rotation of the photosensitive drum 11. The sensor outputs a detection signal for each rotation of the photosensitive drum 11. At the time of executing the printing process, the processor 105 of the control unit 102 first reads the rotation speed of the photosensitive drum 11 from the drum memory 151. Then, the processor 105 monitors the presence / absence of the detection signal (step S301). When there is no detection signal (step S301: no), the processor 105 continues to monitor the detection signal. When the photosensitive drum 11 makes one rotation, a detection signal is output from the sensor (step S301: yes). Then, the processor 105 increments the rotation speed of the photosensitive drum 11 by one rotation (step S302).
続いて、プロセッサ105は、ドラムメモリ151から読み出された回転数(前回更新後の回転数)と、インクリメントされた回転数との差が、所定回数に達したか否かを判定する(ステップS303)。所定回数は、例えば、本体メモリ106に記憶させておけばよい。前回更新後の回転数と、インクリメントされた回転数との差が、所定回数に満たない場合は(ステップS303:no)、プロセッサ105は、引き続き、ステップS301~S303の処理を繰り返す。
Subsequently, the processor 105 determines whether or not the difference between the rotation speed read from the drum memory 151 (the rotation speed after the previous update) and the incremented rotation speed has reached a predetermined number of times (step). S303). For example, the predetermined number of times may be stored in the main body memory 106. If the difference between the rotation speed after the previous update and the incremented rotation speed is less than a predetermined number of times (step S303: no), the processor 105 continues the process of steps S301 to S303.
やがて、前回更新後の回転数と、インクリメントされた回転数との差が、所定回数に達すると(ステップS303:yes)、プロセッサ105は、その時点でのインクリメントされた回転数を、ドラムメモリ151に書き込む。すなわち、プロセッサ105は、ドラムメモリ151に記憶された感光ドラム11の回転数を更新する(ステップS304)。
Eventually, when the difference between the rotation speed after the previous update and the incremented rotation speed reaches a predetermined number of times (step S303: yes), the processor 105 sets the incremented rotation speed at that time to the drum memory 151. Write to. That is, the processor 105 updates the rotation speed of the photosensitive drum 11 stored in the drum memory 151 (step S304).
なお、プロセッサ105は、4つの感光ドラム11のそれぞれについて、ステップS301~S304の処理を実行する。
The processor 105 executes the processes of steps S301 to S304 for each of the four photosensitive drums 11.
このように、ドラムメモリ151に記憶される感光ドラム11の回転数を、所定時間毎に更新すれば、感光ドラム11の回転数の情報を画像形成装置100の本体メモリ106において管理する必要がない。複数の画像形成装置100の間で、ドラムカートリッジ1を入れ替えて使用したとしても、ドラムカートリッジ1毎に、感光ドラム11の回転数を適切に管理できる。したがって、ドラムメモリ151に記憶された感光ドラム11の回転数に基づいて、感光ドラム11の寿命を適切に判断できる。
As described above, if the rotation speed of the photosensitive drum 11 stored in the drum memory 151 is updated at predetermined time intervals, it is not necessary to manage the information on the rotation speed of the photosensitive drum 11 in the main body memory 106 of the image forming apparatus 100. .. Even if the drum cartridge 1 is used interchangeably among the plurality of image forming apparatus 100, the rotation speed of the photosensitive drum 11 can be appropriately managed for each drum cartridge 1. Therefore, the life of the photosensitive drum 11 can be appropriately determined based on the rotation speed of the photosensitive drum 11 stored in the drum memory 151.
特に、図12の例では、ドラムメモリ151に記憶される感光ドラム11の回転数を、1回転ごとに更新するのではなく、所定回数毎に更新する。このようにすれば、プロセッサ105の処理負担を軽減できる。したがって、印刷処理の遅延を抑制できる。
In particular, in the example of FIG. 12, the rotation speed of the photosensitive drum 11 stored in the drum memory 151 is not updated every rotation, but every predetermined number of times. By doing so, the processing load of the processor 105 can be reduced. Therefore, the delay in the printing process can be suppressed.
<1-9.帯電時間の更新処理について>
上述の通り、ドラムメモリ151は、感光ドラム11の帯電時間を記憶可能である。感光ドラム11の帯電時間は、感光ドラム11の使用を開始した後に、感光ドラム11が帯電器(図示省略)により帯電された累計時間である。ドラムメモリ151に記憶される感光ドラム11の帯電時間は、画像形成装置100における印刷処理の実行に伴い、更新される。以下では、この感光ドラム11の帯電時間の更新処理について、図13のフローチャートを参照しつつ、説明する。
<1-9. Charging time update process>
As described above, the drum memory 151 can store the charging time of the photosensitive drum 11. The charging time of the photosensitive drum 11 is the cumulative time during which the photosensitive drum 11 is charged by a charger (not shown) after the use of the photosensitive drum 11 is started. The charging time of the photosensitive drum 11 stored in the drum memory 151 is updated with the execution of the printing process in the image forming apparatus 100. Hereinafter, the process of updating the charging time of the photosensitive drum 11 will be described with reference to the flowchart of FIG.
印刷処理の実行時には、制御部102のプロセッサ105は、まず、ドラムメモリ151から、感光ドラム11の帯電時間を読み出す。そして、プロセッサ105は、感光ドラム11が帯電しているか否かを監視する(ステップS401)。ドラムメモリ151が帯電していないときには(ステップS401:no)、プロセッサ105は、引き続き、感光ドラム11が帯電しているか否かの監視を継続する。感光ドラム11が帯電すると(ステップS401:yes)、プロセッサ105は、感光ドラム11の帯電時間を計測する。(ステップS402)。そして、ドラムメモリ151から読み出された帯電時間を、計測された帯電時間だけインクリメントする。
At the time of executing the printing process, the processor 105 of the control unit 102 first reads the charging time of the photosensitive drum 11 from the drum memory 151. Then, the processor 105 monitors whether or not the photosensitive drum 11 is charged (step S401). When the drum memory 151 is not charged (step S401: no), the processor 105 continues to monitor whether or not the photosensitive drum 11 is charged. When the photosensitive drum 11 is charged (step S401: yes), the processor 105 measures the charging time of the photosensitive drum 11. (Step S402). Then, the charging time read from the drum memory 151 is incremented by the measured charging time.
続いて、プロセッサ105は、ドラムメモリ151から読み出された帯電時間(前回更新後の帯電時間)と、インクリメントされた帯電時間との差が、所定時間に達したか否かを判定する(ステップS403)。所定時間は、例えば、本体メモリ106に記憶させておけばよい。前回更新後の帯電時間と、インクリメントされた帯電時間との差が、所定時間に満たない場合は(ステップS403:no)、プロセッサ105は、引き続き、ステップS401~S403の処理を繰り返す。
Subsequently, the processor 105 determines whether or not the difference between the charging time read from the drum memory 151 (charging time after the previous update) and the incremented charging time has reached a predetermined time (step). S403). The predetermined time may be stored in, for example, the main body memory 106. If the difference between the charging time after the previous update and the incremented charging time is less than the predetermined time (step S403: no), the processor 105 continues the process of steps S401 to S403.
やがて、前回更新後の帯電時間と、インクリメントされた帯電時間との差が、所定時間に達すると(ステップS403:yes)、プロセッサ105は、その時点でのインクリメントされた帯電時間を、ドラムメモリ151に書き込む。すなわち、プロセッサ105は、ドラムメモリ151に記憶された感光ドラム11の帯電時間を更新する(ステップS404)。
Eventually, when the difference between the charging time after the previous update and the incremented charging time reaches a predetermined time (step S403: yes), the processor 105 sets the incremented charging time at that time to the drum memory 151. Write to. That is, the processor 105 updates the charging time of the photosensitive drum 11 stored in the drum memory 151 (step S404).
なお、プロセッサ105は、4つの感光ドラム11のそれぞれについて、ステップS401~S404の処理を実行する。
The processor 105 executes the processes of steps S401 to S404 for each of the four photosensitive drums 11.
このように、ドラムメモリ151に記憶される感光ドラム11の帯電時間を所定時間毎に更新すれば、感光ドラム11の帯電時間の情報を画像形成装置100の本体メモリ106において管理する必要がない。複数の画像形成装置100の間で、ドラムカートリッジ1を入れ替えて使用したとしても、ドラムカートリッジ1毎に、感光ドラム11の帯電時間を適切に管理できる。したがって、ドラムメモリ151に記憶された感光ドラム11の帯電時間に基づいて、感光ドラム11の寿命を適切に判断できる。
As described above, if the charging time of the photosensitive drum 11 stored in the drum memory 151 is updated at predetermined time intervals, it is not necessary to manage the information on the charging time of the photosensitive drum 11 in the main body memory 106 of the image forming apparatus 100. Even if the drum cartridge 1 is used interchangeably among the plurality of image forming devices 100, the charging time of the photosensitive drum 11 can be appropriately managed for each drum cartridge 1. Therefore, the life of the photosensitive drum 11 can be appropriately determined based on the charging time of the photosensitive drum 11 stored in the drum memory 151.
特に、図13の例では、ドラムメモリ151に記憶される感光ドラム11の帯電時間を、連続的に更新するのではなく、所定時間毎に更新する。このようにすれば、プロセッサ105の処理負担を軽減できる。したがって、印刷処理の遅延を抑制できる。
In particular, in the example of FIG. 13, the charging time of the photosensitive drum 11 stored in the drum memory 151 is not continuously updated, but is updated at predetermined time intervals. By doing so, the processing load of the processor 105 can be reduced. Therefore, the delay in the printing process can be suppressed.
<1-10.エラー発生時の処理について>
上述の通り、ドラムメモリ151は、エラー履歴を記憶可能である。エラー履歴は、ドラムカートリッジ1においてエラーが発生したときに、ドラムメモリ151に書き込まれる。以下では、このエラー履歴のドラムメモリ151への書き込み処理について、図14のフローチャートを参照しつつ、説明する。
<1-10. About processing when an error occurs>
As described above, the drum memory 151 can store the error history. The error history is written to the drum memory 151 when an error occurs in the drum cartridge 1. Hereinafter, the process of writing the error history to the drum memory 151 will be described with reference to the flowchart of FIG.
なお、以下の説明においては、ドラムカートリッジ1の4つの感光ドラム11を、第1感光ドラム11A、第2感光ドラム11B、第3感光ドラム11C、および第4感光ドラム11Dと称する。
In the following description, the four photosensitive drums 11 of the drum cartridge 1 will be referred to as a first photosensitive drum 11A, a second photosensitive drum 11B, a third photosensitive drum 11C, and a fourth photosensitive drum 11D.
印刷処理の実行時には、制御部102のプロセッサ105は、エラーの有無を常に監視する(ステップS501)。エラーは、画像形成装置100の本体ケーシング101内のセンサにより、検出される。エラーの検出がないときには(ステップS501:no)、プロセッサ105は、引き続き、エラーの監視を継続する。
When the print process is executed, the processor 105 of the control unit 102 constantly monitors the presence or absence of an error (step S501). The error is detected by the sensor in the main body casing 101 of the image forming apparatus 100. When no error is detected (step S501: no), the processor 105 continues to monitor the error.
エラーが発生すると(ステップS501:yes)、プロセッサ105は、まず、そのエラーが第1感光ドラム11Aに関連するものであるか否かを判定する(ステップS502)。この判定は、例えば、エラーを検出したセンサが、第1感光ドラム11Aに対応するセンサであるか否かにより、判定される。エラーが第1感光ドラム11Aに関連するものである場合(ステップS502:yes)、プロセッサ105は、ドラムメモリ151の第1記憶領域に、エラー履歴を書き込む(ステップS503)。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも1つが含まれる。
When an error occurs (step S501: yes), the processor 105 first determines whether the error is related to the first photosensitive drum 11A (step S502). This determination is determined, for example, by whether or not the sensor that has detected the error is the sensor corresponding to the first photosensitive drum 11A. When the error is related to the first photosensitive drum 11A (step S502: yes), the processor 105 writes the error history in the first storage area of the drum memory 151 (step S503). The error history includes, for example, at least one of the time of occurrence of the error and the type of error.
一方、発生したエラーが第1感光ドラム11Aに関連するものでない場合(ステップS502:no)、プロセッサ105は、次に、そのエラーが第2感光ドラム11Bに関連するものであるか否かを判定する(ステップS504)。この判定は、例えば、エラーを検出したセンサが、第2感光ドラム11Bに対応するセンサであるか否かにより、判定される。エラーが第2感光ドラム11Bに関連するものである場合(ステップS504:yes)、プロセッサ105は、ドラムメモリ151の第1記憶領域とは異なる第2記憶領域に、エラー履歴を書き込む(ステップS505)。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも1つが含まれる。
On the other hand, if the error that occurred is not related to the first photosensitive drum 11A (step S502: no), the processor 105 then determines whether the error is related to the second photosensitive drum 11B. (Step S504). This determination is determined, for example, by whether or not the sensor that has detected the error is a sensor corresponding to the second photosensitive drum 11B. When the error is related to the second photosensitive drum 11B (step S504: yes), the processor 105 writes the error history in a second storage area different from the first storage area of the drum memory 151 (step S505). .. The error history includes, for example, at least one of the time of occurrence of the error and the type of error.
一方、発生したエラーが第2感光ドラム11Bに関連するものでない場合(ステップS504:no)、プロセッサ105は、次に、そのエラーが第3感光ドラム11Cに関連するものであるか否かを判定する(ステップS506)。この判定は、例えば、エラーを検出したセンサが、第3感光ドラム11Cに対応するセンサであるか否かにより、判定される。エラーが第3感光ドラム11Cに関連するものである場合(ステップS506:yes)、プロセッサ105は、ドラムメモリ151の第1記憶領域および第2記憶領域とは異なる第3記憶領域に、エラー履歴を書き込む(ステップS507)。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも1つが含まれる。
On the other hand, if the error that occurred is not related to the second photosensitive drum 11B (step S504: no), the processor 105 then determines whether the error is related to the third photosensitive drum 11C. (Step S506). This determination is determined, for example, by whether or not the sensor that has detected the error is a sensor corresponding to the third photosensitive drum 11C. When the error is related to the third photosensitive drum 11C (step S506: yes), the processor 105 puts the error history in a third storage area different from the first storage area and the second storage area of the drum memory 151. Write (step S507). The error history includes, for example, at least one of the time of occurrence of the error and the type of error.
一方、発生したエラーが第3感光ドラム11Cに関連するものでない場合(ステップS506:no)、プロセッサ105は、次に、そのエラーが第4感光ドラム11Dに関連するものであるか否かを判定する(ステップS508)。この判定は、例えば、エラーを検出したセンサが、第4感光ドラム11Dに対応するセンサであるか否かにより、判定される。エラーが第4感光ドラム11Dに関連するものである場合(ステップS508:yes)、プロセッサ105は、ドラムメモリ151の第1記憶領域~第3記憶領域とは異なる第4記憶領域に、エラー履歴を書き込む(ステップS509)。エラー履歴には、例えば、エラーの発生時刻およびエラーの種類の、少なくとも1つが含まれる。
On the other hand, if the error that occurred is not related to the third photosensitive drum 11C (step S506: no), the processor 105 then determines whether the error is related to the fourth photosensitive drum 11D. (Step S508). This determination is determined, for example, by whether or not the sensor that detected the error is a sensor corresponding to the fourth photosensitive drum 11D. When the error is related to the fourth photosensitive drum 11D (step S508: yes), the processor 105 puts the error history in the fourth storage area different from the first storage area to the third storage area of the drum memory 151. Write (step S509). The error history includes, for example, at least one of the time of occurrence of the error and the type of error.
<2.第2実施形態>
図15は、第2実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図15の例では、ドラムカートリッジ1は、ドラム回路基板15と、ドラムメモリ151と、マルチプレクサ34と、を備える。ドラム回路基板15は、本体側端子31と、トナー側端子32と、中継線33と、を有する。ドラムメモリ151およびマルチプレクサ34は、ドラム回路基板15上に位置する。なお、ドラムメモリ151およびマルチプレクサ34は、ドラム回路基板15上に位置していなくても良い。具体的には、ドラムメモリ151は、フレーム12の表面に位置していても良い。
<2. 2nd Embodiment>
FIG. 15 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the second embodiment. In the example of FIG. 15, the drum cartridge 1 includes a drum circuit board 15, a drum memory 151, and a multiplexer 34. The drum circuit board 15 has a main body side terminal 31, a toner side terminal 32, and a relay line 33. The drum memory 151 and the multiplexer 34 are located on the drum circuit board 15. The drum memory 151 and the multiplexer 34 do not have to be located on the drum circuit board 15. Specifically, the drum memory 151 may be located on the surface of the frame 12.
<2-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。図15に示すように、本実施形態の本体側端子31の数は複数であり、具体的には7つである。具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は4つである。
<2-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 15, the number of main body side terminals 31 of this embodiment is a plurality, specifically seven. Specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d is one. The number is four.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminal 104a of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminal 104b of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminal 104c of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The main body side signal terminal 31d is electrically connected to the signal terminal 104d of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
<2-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図15に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<2-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 15, the number of toner-side terminals 32 in this embodiment is a plurality, specifically 16.
トナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、4つのトナー側端子32を有する第2グループ32Bと、4つのトナー側端子32を有する第3グループ32Cと、4つのトナー側端子32を有する第4グループ32Dと、を含む。
There are four toner-side terminals 32, a first group 32A having four toner-side terminals 32, a second group 32B having four toner-side terminals 32, and a third group 32C having four toner-side terminals 32. Includes a fourth group 32D having toner-side terminals 32.
第1グループ32Aのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The toner side terminal 32 of the first group 32A is electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the second group 32B is electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the third group 32C is electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the fourth group 32D is electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループのトナー側端子32は、トナー側電圧端子32a、トナー側接地端子32b、トナー側クロック端子32c、およびトナー側信号端子32dを含む。
The toner side terminal 32 of each group includes a toner side voltage terminal 32a, a toner side ground terminal 32b, a toner side clock terminal 32c, and a toner side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33aを介して、本体側電圧端子31aと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の端子242の電圧端子242aと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、電源電圧が供給される。
The toner side voltage terminal 32a is electrically connected to the main body side voltage terminal 31a via a voltage relay line 33a described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminal 242a of the terminal 242 of the toner circuit board 24. As a result, the power supply voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the terminal 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、本体側クロック端子31cと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の端子242のクロック端子242cと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、一定の時間間隔でクロック信号が供給される。
The toner side clock terminal 32c is electrically connected to the main body side clock terminal 31c via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminal 242c of the terminal 242 of the toner circuit board 24. As a result, the clock signal is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15 at regular time intervals.
トナー側信号端子32dは、後述する信号中継線33dを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の端子242の信号端子242dと、電気的に接続される。
The toner side signal terminal 32d is electrically connected to the multiplexer 34 via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminal 242d of the terminal 242 of the toner circuit board 24.
<2-3.中継線ついて>
図15に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。具体的には、電圧中継線33aの数は1つであり、接地中継線33bの数は1つであり、クロック中継線33cの数は1つであり、信号中継線33dの数は複数ある。
<2-3. About the relay line>
As shown in FIG. 15, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d. Specifically, the number of voltage relay lines 33a is one, the number of ground relay lines 33b is one, the number of clock relay lines 33c is one, and the number of signal relay lines 33d is multiple. ..
電圧中継線33aの一方の端部は、本体側電圧端子31aと電気的に接続される。電圧中継線33aの他方の端部は、5つに分岐する。具体的には、電圧中継線33aの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。電圧中継線33aの第1端部は、第1グループ32Aのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第2端部は、第2グループ32Bのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第3端部は、第3グループ32Cのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第4端部は、第4グループ32Dのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、4つのトナー側電圧端子32aおよびドラムメモリ151へ供給される。このように、本体側電圧端子31aを共通化することによって、本体側端子31の数を低減できる。
One end of the voltage relay line 33a is electrically connected to the main body side voltage terminal 31a. The other end of the voltage relay line 33a branches into five. Specifically, the other end of the voltage relay line 33a includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the first group 32A. The second end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the second group 32B. The third end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the third group 32C. The fourth end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the fourth group 32D. The fifth end of the voltage relay line 33a is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the four toner side voltage terminals 32a and the drum memory 151. By sharing the main body side voltage terminals 31a in this way, the number of main body side terminals 31 can be reduced.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、5つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32bおよびドラムメモリ151へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into five. Specifically, the other end of the ground relay line 33b includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b and the drum memory 151. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cの一方の端部は、本体側クロック端子31cと電気的に接続される。クロック中継線33cの他方の端部は、5つに分岐する。具体的には、クロック中継線33cの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。クロック中継線33cの第1端部は、第1グループ32Aのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第2端部は、第2グループ32Bのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第3端部は、第3グループ32Cのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第4端部は、第4グループ32Dのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側クロック端子31cに入力されたクロック信号が、4つのトナー側クロック端子32cおよびドラムメモリ151へ供給される。このように、本体側クロック端子31cを共通化することによって、本体側端子31の数を低減できる。
One end of the clock relay line 33c is electrically connected to the clock terminal 31c on the main body side. The other end of the clock relay line 33c branches into five. Specifically, the other end of the clock relay line 33c includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the first group 32A. The second end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the second group 32B. The third end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the third group 32C. The fourth end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the fourth group 32D. The fifth end of the clock relay line 33c is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the clock signal input to the main body side clock terminal 31c is supplied to the four toner side clock terminals 32c and the drum memory 151. By sharing the clock terminals 31c on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
信号中継線33dは、本体側信号中継線331dと、トナー側信号中継線332dと、ドラム信号線333dとを含む。本実施形態の本体側信号中継線331dの数は複数であり、具体的には4つである。トナー側信号中継線332dの数は複数であり、具体的には、4つである。ドラム信号線333dの数は1つである。本体側信号中継線331dは、それぞれ、本体側信号端子31dとマルチプレクサ34とを、電気的に接続する。トナー側信号中継線332dは、それぞれ、マルチプレクサ34とトナー側信号端子32dとを、電気的に接続する。ドラム信号線333dは、マルチプレクサ34とドラムメモリ151とを、電気的に接続する。
The signal relay line 33d includes a main body side signal relay line 331d, a toner side signal relay line 332d, and a drum signal line 333d. The number of the main body side signal relay lines 331d of the present embodiment is a plurality, specifically four. The number of toner-side signal relay lines 332d is plural, specifically four. The number of drum signal lines 333d is one. The main body side signal relay line 331d electrically connects the main body side signal terminal 31d and the multiplexer 34, respectively. The toner-side signal relay line 332d electrically connects the multiplexer 34 and the toner-side signal terminal 32d, respectively. The drum signal line 333d electrically connects the multiplexer 34 and the drum memory 151.
<2-4.マルチプレクサについて>
マルチプレクサ34は、信号線の接続を切り替えるスイッチ回路である。本体側信号端子31dは、本体側アドレス信号端子と、本体側データ信号端子とを有する。本実施形態において、本体側信号端子31dの数は4つである。具体的には、本体側アドレス信号端子の数は3つであり、本体側データ信号端子の数は1つである。
<2-4. About multiplexers>
The multiplexer 34 is a switch circuit for switching the connection of signal lines. The main body side signal terminal 31d has a main body side address signal terminal and a main body side data signal terminal. In this embodiment, the number of signal terminals 31d on the main body side is four. Specifically, the number of address signal terminals on the main body side is three, and the number of data signal terminals on the main body side is one.
マルチプレクサ34は、制御部102から、本体側アドレス信号端子を介して、アドレス信号を受信する。アドレス信号は、通信先を指定するための信号である。マルチプレクサ34は、本体側アドレス信号端子を介して受信したアドレス信号に応じて、ドラムメモリ151またはトナー側信号端子32dへの通信を切り替える。
The multiplexer 34 receives an address signal from the control unit 102 via the address signal terminal on the main body side. The address signal is a signal for designating a communication destination. The multiplexer 34 switches communication to the drum memory 151 or the toner side signal terminal 32d according to the address signal received via the main body side address signal terminal.
また、マルチプレクサ34は、制御部102から、本体側データ信号端子を介して、データ信号を受信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。マルチプレクサ34は、本体側データ信号端子を介して受信したデータ信号を、ドラムメモリ151またはトナー側信号端子32dへ出力する。
Further, the multiplexer 34 receives a data signal from the control unit 102 via the data signal terminal on the main body side. The data signal is a signal indicating various information to be sent to the communication destination. The multiplexer 34 outputs the data signal received via the main body side data signal terminal to the drum memory 151 or the toner side signal terminal 32d.
このように、マルチプレクサ34を用いれば、ドラムメモリ151および4つのトナーメモリ241の中から、通信先となるドラムメモリ151またはトナーメモリ241を切り替えて、データ信号を出力できる。このため、ドラムメモリ151およびトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
In this way, if the multiplexer 34 is used, the drum memory 151 or the toner memory 241 to be communicated can be switched from the drum memory 151 and the four toner memories 241 to output a data signal. Therefore, it is not necessary to separately prepare the main body side signal terminal 31d for each of the drum memory 151 and the toner side signal terminal 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図15の例では、本体側信号端子31dの数が4つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図15の例では、制御部102の信号端子104dの数が4つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 15 of the present embodiment, the number of main body side signal terminals 31d is large. You only need four. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 15 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only four.
<2-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図15のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図15のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図15のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
<2-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 15, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 15, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 15, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図15のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図15のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図15のように、4つのトナー回路基板24へ供給すべきクロック信号を、1つの1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 15, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 15, the ground voltage to be supplied to the four toner circuit boards 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 15, the clock signals to be supplied to the four toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<3.第3実施形態>
図16は、第3実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図16の例では、ドラムカートリッジ1は、ドラム回路基板15と、ドラムメモリ151と、マルチプレクサ34と、を備える。ドラム回路基板15は、本体側端子31と、トナー側端子32と、中継線33とを有する。ドラムメモリ151およびマルチプレクサ34は、ドラム回路基板15上に位置する。なお、ドラムメモリ151およびマルチプレクサ34は、ドラム回路基板15上に位置していなくても良い。具体的には、ドラムメモリ151は、フレーム12の表面に位置していても良い。
<3. Third Embodiment>
FIG. 16 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the third embodiment. In the example of FIG. 16, the drum cartridge 1 includes a drum circuit board 15, a drum memory 151, and a multiplexer 34. The drum circuit board 15 has a main body side terminal 31, a toner side terminal 32, and a relay line 33. The drum memory 151 and the multiplexer 34 are located on the drum circuit board 15. The drum memory 151 and the multiplexer 34 do not have to be located on the drum circuit board 15. Specifically, the drum memory 151 may be located on the surface of the frame 12.
<3-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。図16に示すように、本実施形態の本体側端子31の数は複数であり、具体的には4つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は1つである。
<3-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 16, the number of main body side terminals 31 of this embodiment is a plurality, specifically four. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d. The number of is one.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminal 104a of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminal 104b of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminal 104c of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The main body side signal terminal 31d is electrically connected to the signal terminal 104d of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
<3-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図16に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<3-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 16, the number of toner-side terminals 32 in this embodiment is a plurality, specifically 16.
トナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、4つのトナー側端子32を有する第2グループ32Bと、4つのトナー側端子32を有する第3グループ32Cと、4つのトナー側端子32を有する第4グループ32Dと、を含む。
There are four toner-side terminals 32, a first group 32A having four toner-side terminals 32, a second group 32B having four toner-side terminals 32, and a third group 32C having four toner-side terminals 32. Includes a fourth group 32D having toner-side terminals 32.
第1グループ32Aのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The toner side terminal 32 of the first group 32A is electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the second group 32B is electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the third group 32C is electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the fourth group 32D is electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループのトナー側端子32は、トナー側電圧端子32a、トナー側接地端子32b、トナー側クロック端子32c、およびトナー側信号端子32dを含む。
The toner side terminal 32 of each group includes a toner side voltage terminal 32a, a toner side ground terminal 32b, a toner side clock terminal 32c, and a toner side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33aを介して、本体側電圧端子31aと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の端子242の電圧端子242aと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、電源電圧が供給される。
The toner side voltage terminal 32a is electrically connected to the main body side voltage terminal 31a via a voltage relay line 33a described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminal 242a of the terminal 242 of the toner circuit board 24. As a result, the power supply voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the terminal 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の端子242のクロック端子242cと、電気的に接続される。
The toner side clock terminal 32c is electrically connected to the multiplexer 34 via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminal 242c of the terminal 242 of the toner circuit board 24.
トナー側信号端子32dは、後述する信号中継線33dを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の端子242の信号端子242dと、電気的に接続される。
The toner side signal terminal 32d is electrically connected to the multiplexer 34 via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminal 242d of the terminal 242 of the toner circuit board 24.
<3-3.中継線ついて>
図16に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。
<3-3. About the relay line>
As shown in FIG. 16, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d.
電圧中継線33aの一方の端部は、本体側電圧端子31aと電気的に接続される。電圧中継線33aの他方の端部は、5つに分岐する。具体的には、電圧中継線33aの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。電圧中継線33aの第1端部は、第1グループ32Aのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第2端部は、第2グループ32Bのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第3端部は、第3グループ32Cのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第4端部は、第4グループ32Dのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、4つのトナー側電圧端子32aおよびドラムメモリ151へ供給される。このように、本体側電圧端子31aを共通化することによって、本体側端子31の数を低減できる。
One end of the voltage relay line 33a is electrically connected to the main body side voltage terminal 31a. The other end of the voltage relay line 33a branches into five. Specifically, the other end of the voltage relay line 33a includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the first group 32A. The second end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the second group 32B. The third end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the third group 32C. The fourth end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the fourth group 32D. The fifth end of the voltage relay line 33a is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the four toner side voltage terminals 32a and the drum memory 151. By sharing the main body side voltage terminals 31a in this way, the number of main body side terminals 31 can be reduced.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、5つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32bおよびドラムメモリ151へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into five. Specifically, the other end of the ground relay line 33b includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b and the drum memory 151. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cは、本体側クロック中継線331cと、トナー側クロック中継線332cと、ドラムクロック線333cとを含む。本実施形態の本体側クロック中継線331cの数は1つである。トナー側クロック中継線332cの数は複数であり、具体的には4つである。ドラムクロック線333cの数は1つである。本体側クロック中継線331cは、本体側クロック端子31cとマルチプレクサ34とを、電気的に接続する。トナー側クロック中継線332cは、それぞれ、マルチプレクサ34とトナー側クロック端子32cとを、電気的に接続する。ドラムクロック線333cは、マルチプレクサ34とドラムメモリ151とを、電気的に接続する。
The clock relay line 33c includes a main body side clock relay line 331c, a toner side clock relay line 332c, and a drum clock line 333c. The number of clock relay lines 331c on the main body side of this embodiment is one. The number of the toner side clock relay lines 332c is a plurality, specifically four. The number of drum clock lines 333c is one. The main body side clock relay line 331c electrically connects the main body side clock terminal 31c and the multiplexer 34. The toner-side clock relay line 332c electrically connects the multiplexer 34 and the toner-side clock terminal 32c, respectively. The drum clock line 333c electrically connects the multiplexer 34 and the drum memory 151.
信号中継線33dは、本体側信号中継線331dと、トナー側信号中継線332dと、ドラム信号線333dとを含む。本実施形態の本体側信号中継線331dの数は1つである。トナー側信号中継線332dの数は複数であり、具体的には、4つである。ドラム信号線333dの数は1つである。本体側信号中継線331dは、本体側信号端子31dとマルチプレクサ34とを、電気的に接続する。トナー側信号中継線332dは、それぞれ、マルチプレクサ34とトナー側信号端子32dとを、電気的に接続する。ドラム信号線333dは、マルチプレクサ34とドラムメモリ151とを、電気的に接続する。
The signal relay line 33d includes a main body side signal relay line 331d, a toner side signal relay line 332d, and a drum signal line 333d. The number of signal relay lines 331d on the main body side of the present embodiment is one. The number of toner-side signal relay lines 332d is plural, specifically four. The number of drum signal lines 333d is one. The main body side signal relay line 331d electrically connects the main body side signal terminal 31d and the multiplexer 34. The toner-side signal relay line 332d electrically connects the multiplexer 34 and the toner-side signal terminal 32d, respectively. The drum signal line 333d electrically connects the multiplexer 34 and the drum memory 151.
<3-4.マルチプレクサについて>
マルチプレクサ34は、信号線の接続を切り替えるスイッチ回路である。マルチプレクサ34は、制御部102から、本体側クロック端子31cを介して、クロック信号を受信する。また、マルチプレクサ34は、得られたクロック信号を、トナー側クロック端子32cを介して、各トナー回路基板24へ供給するとともに、ドラムメモリ151にも供給する。すなわち、このドラム回路基板15では、本体側クロック端子31cに入力されたクロック信号が、4つのトナー側クロック端子32cおよびドラムメモリ151へ供給される。このように、本体側クロック端子31cを共通化することによって、本体側端子31の数を低減できる。
<3-4. About multiplexers>
The multiplexer 34 is a switch circuit for switching the connection of signal lines. The multiplexer 34 receives a clock signal from the control unit 102 via the clock terminal 31c on the main body side. Further, the multiplexer 34 supplies the obtained clock signal to each toner circuit board 24 via the toner side clock terminal 32c, and also supplies the obtained clock signal to the drum memory 151. That is, in the drum circuit board 15, the clock signal input to the main body side clock terminal 31c is supplied to the four toner side clock terminals 32c and the drum memory 151. By sharing the clock terminals 31c on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
また、マルチプレクサ34は、制御部102から、本体側信号端子31dを介して、アドレス信号およびデータ信号を受信する。アドレス信号は、通信先を指定するための信号である。データ信号は、通信先へ送るべき種々の情報を示す信号である。マルチプレクサ34は、受信したアドレス信号に応じて、ドラムメモリ151またはトナー側信号端子32dへの通信を切り替える。また、マルチプレクサ34は、受信したデータ信号を、ドラムメモリ151またはトナー側信号端子32dへ出力する。
Further, the multiplexer 34 receives an address signal and a data signal from the control unit 102 via the main body side signal terminal 31d. The address signal is a signal for designating a communication destination. The data signal is a signal indicating various information to be sent to the communication destination. The multiplexer 34 switches communication to the drum memory 151 or the toner side signal terminal 32d according to the received address signal. Further, the multiplexer 34 outputs the received data signal to the drum memory 151 or the toner side signal terminal 32d.
このように、マルチプレクサ34を用いれば、ドラムメモリ151および4つのトナーメモリ241の中から、通信先となるドラムメモリ151またはトナーメモリ241を切り替えて、データ信号を出力できる。このため、ドラムメモリ151および4つのトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
In this way, if the multiplexer 34 is used, the drum memory 151 or the toner memory 241 to be communicated can be switched from the drum memory 151 and the four toner memories 241 to output a data signal. Therefore, it is not necessary to separately prepare the main body side signal terminal 31d for each of the drum memory 151 and the four toner side signal terminals 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
特に、本実施形態のマルチプレクサ34は、アドレス信号とデータ信号とを、1つの本体側信号端子31dを介して受信する。これにより、本体側信号端子31dの数を、より減らすことができる。また、制御部102の信号端子104dの数も、より減らすことができる。
In particular, the multiplexer 34 of the present embodiment receives an address signal and a data signal via one main body side signal terminal 31d. As a result, the number of signal terminals 31d on the main body side can be further reduced. Further, the number of signal terminals 104d of the control unit 102 can be further reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図16の例では、本体側信号端子31dの数が1つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図16の例では、制御部102の信号端子104dの数が1つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 16 of the present embodiment, the number of main body side signal terminals 31d is large. Only one is needed. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 16 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only one is needed.
<3-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図16のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図16のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図16のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
<3-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 16, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 16, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 16, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図16のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図16のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図16のように、4つのトナー回路基板24へ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 16, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 16, the ground voltage to be supplied to the four toner circuit boards 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 16, the clock signals to be supplied to the four toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<4.第4実施形態>
図17は、第4実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図17の例では、ドラムカートリッジ1は、ドラム回路基板15と、ドラムメモリ151と、マルチプレクサ34と、を備える。ドラム回路基板15は、複数の本体側端子31と、複数のトナー側端子32と、複数の中継線33とを有する。ドラムメモリ151およびマルチプレクサ34は、ドラム回路基板15上に位置する。なお、ドラムメモリ151は、ドラム回路基板15上に位置していなくても良い。具体的には、ドラムメモリ151は、フレーム12の表面に位置していても良い。
<4. Fourth Embodiment>
FIG. 17 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the fourth embodiment. In the example of FIG. 17, the drum cartridge 1 includes a drum circuit board 15, a drum memory 151, and a multiplexer 34. The drum circuit board 15 has a plurality of main body side terminals 31, a plurality of toner side terminals 32, and a plurality of relay lines 33. The drum memory 151 and the multiplexer 34 are located on the drum circuit board 15. The drum memory 151 does not have to be located on the drum circuit board 15. Specifically, the drum memory 151 may be located on the surface of the frame 12.
<4-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。図17に示すように、本実施形態の本体側端子31の数は複数であり、具体的には4つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は1つである。
<4-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 17, the number of main body side terminals 31 of this embodiment is a plurality, specifically four. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d. The number of is one.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminal 104a of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminal 104b of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminal 104c of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The main body side signal terminal 31d is electrically connected to the signal terminal 104d of the terminal 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
<4-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12に4つのトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図17に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<4-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the four toner cartridges 2 are mounted on the frame 12 of the drum cartridge 1. Toner. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 17, the number of toner-side terminals 32 in this embodiment is plural, specifically 16.
トナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、4つのトナー側端子32を有する第2グループ32Bと、4つのトナー側端子32を有する第3グループ32Cと、4つのトナー側端子32を有する第4グループ32Dと、を含む。
There are four toner-side terminals 32, a first group 32A having four toner-side terminals 32, a second group 32B having four toner-side terminals 32, and a third group 32C having four toner-side terminals 32. Includes a fourth group 32D having toner-side terminals 32.
第1グループ32Aのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The toner side terminal 32 of the first group 32A is electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the second group 32B is electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the third group 32C is electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The toner side terminal 32 of the fourth group 32D is electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループのトナー側端子32は、トナー側電圧端子32a、トナー側接地端子32b、トナー側クロック端子32c、およびトナー側信号端子32dを含む。
The toner side terminal 32 of each group includes a toner side voltage terminal 32a, a toner side ground terminal 32b, a toner side clock terminal 32c, and a toner side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33aを介して、本体側電圧端子31aと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の端子242の電圧端子242aと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、電源電圧が供給される。
The toner side voltage terminal 32a is electrically connected to the main body side voltage terminal 31a via a voltage relay line 33a described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminal 242a of the terminal 242 of the toner circuit board 24. As a result, the power supply voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the terminal 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の端子242のクロック端子242cと、電気的に接続される。
The toner side clock terminal 32c is electrically connected to the multiplexer 34 via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminal 242c of the terminal 242 of the toner circuit board 24.
トナー側信号端子32dは、後述する信号中継線33dを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の端子242の信号端子242dと、電気的に接続される。
The toner side signal terminal 32d is electrically connected to the multiplexer 34 via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminal 242d of the terminal 242 of the toner circuit board 24.
<4-3.中継線ついて>
図17に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。具体的には、電圧中継線33aの数は1つであり、接地中継線33bの数は1つであり、クロック中継線33cの数は複数であり、信号中継線33dの数は複数である。
<4-3. About the relay line>
As shown in FIG. 17, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d. Specifically, the number of voltage relay lines 33a is one, the number of ground relay lines 33b is one, the number of clock relay lines 33c is plural, and the number of signal relay lines 33d is plural. ..
電圧中継線33aの一方の端部は、本体側電圧端子31aと電気的に接続される。電圧中継線33aの他方の端部は、5つに分岐する。具体的には、電圧中継線33aの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。電圧中継線33aの第1端部は、第1グループ32Aのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第2端部は、第2グループ32Bのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第3端部は、第3グループ32Cのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第4端部は、第4グループ32Dのトナー側電圧端子32aと電気的に接続される。電圧中継線33aの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、4つのトナー側電圧端子32aおよびドラムメモリ151へ供給される。このように、本体側電圧端子31aを共通化することによって、本体側端子31の数を低減できる。
One end of the voltage relay line 33a is electrically connected to the main body side voltage terminal 31a. The other end of the voltage relay line 33a branches into five. Specifically, the other end of the voltage relay line 33a includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the first group 32A. The second end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the second group 32B. The third end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the third group 32C. The fourth end of the voltage relay line 33a is electrically connected to the toner side voltage terminal 32a of the fourth group 32D. The fifth end of the voltage relay line 33a is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the four toner side voltage terminals 32a and the drum memory 151. By sharing the main body side voltage terminals 31a in this way, the number of main body side terminals 31 can be reduced.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、5つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、ドラムメモリ151と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32bおよびドラムメモリ151へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into five. Specifically, the other end of the ground relay line 33b includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the drum memory 151. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b and the drum memory 151. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cは、本体側クロック中継線331cと、トナー側クロック中継線332cとを含む。本実施形態の本体側クロック中継線331cの数は1つである。トナー側クロック中継線332cの数は複数であり、具体的には4つである。本体側クロック中継線331cの一方の端部は、本体側クロック端子31cと電気的に接続される。本体側クロック中継線331cの他方の端部は、2つに分岐する。具体的には、本体側クロック中継線331cの他方の端部は、第1端部と、第2端部とを含む。本体側クロック中継線331cの第1端部は、ドラムメモリ151と電気的に接続される。本体側クロック中継線331cの第2端部は、マルチプレクサ34と電気的に接続される。トナー側クロック中継線332cは、それぞれ、マルチプレクサ34とトナー側クロック端子32cとを、電気的に接続する。
The clock relay line 33c includes a main body side clock relay line 331c and a toner side clock relay line 332c. The number of clock relay lines 331c on the main body side of this embodiment is one. The number of the toner side clock relay lines 332c is a plurality, specifically four. One end of the clock relay line 331c on the main body side is electrically connected to the clock terminal 31c on the main body side. The other end of the clock relay line 331c on the main body side branches into two. Specifically, the other end of the main body side clock relay line 331c includes a first end and a second end. The first end of the clock relay line 331c on the main body side is electrically connected to the drum memory 151. The second end of the clock relay line 331c on the main body side is electrically connected to the multiplexer 34. The toner-side clock relay line 332c electrically connects the multiplexer 34 and the toner-side clock terminal 32c, respectively.
信号中継線33dは、本体側信号中継線331dと、トナー側信号中継線332dとを含む。本実施形態の本体側信号中継線331dの数は1つである。トナー側信号中継線332dの数は複数であり、具体的には、4つである。本体側信号中継線331dの一方の端部は、本体側信号端子31dと電気的に接続される。本体側信号中継線331dの他方の端部は、2つに分岐する。具体的には、本体側信号中継線331dの他方の端部は、第1端部と、第2端部とを含む。本体側信号中継線331dの第1端部は、ドラムメモリ151と電気的に接続される。本体側信号中継線331dの第2端部は、マルチプレクサ34と電気的に接続される。トナー側信号中継線332dは、それぞれ、マルチプレクサ34とトナー側信号端子32dとを、電気的に接続する。
The signal relay line 33d includes a main body side signal relay line 331d and a toner side signal relay line 332d. The number of signal relay lines 331d on the main body side of the present embodiment is one. The number of toner-side signal relay lines 332d is plural, specifically four. One end of the main body side signal relay line 331d is electrically connected to the main body side signal terminal 31d. The other end of the main body side signal relay line 331d branches into two. Specifically, the other end of the main body side signal relay line 331d includes a first end and a second end. The first end of the main body side signal relay line 331d is electrically connected to the drum memory 151. The second end of the main body side signal relay line 331d is electrically connected to the multiplexer 34. The toner-side signal relay line 332d electrically connects the multiplexer 34 and the toner-side signal terminal 32d, respectively.
すなわち、本実施形態では、ドラムメモリ151は、マルチプレクサ34を介することなく、本体側クロック端子31cと接続されている。このため、ドラムメモリ151は、制御部102から本体側クロック端子31cへ入力されるクロック信号を、マルチプレクサ34を介することなく受信する。また、本実施形態では、ドラムメモリ151は、マルチプレクサ34を介することなく、本体側信号端子31dと接続されている。このため、ドラムメモリ151は、制御部102から本体側信号端子31dへ入力されるデータ信号を、マルチプレクサ34を介することなく受信する。
That is, in the present embodiment, the drum memory 151 is connected to the clock terminal 31c on the main body side without going through the multiplexer 34. Therefore, the drum memory 151 receives the clock signal input from the control unit 102 to the clock terminal 31c on the main body side without going through the multiplexer 34. Further, in the present embodiment, the drum memory 151 is connected to the main body side signal terminal 31d without going through the multiplexer 34. Therefore, the drum memory 151 receives the data signal input from the control unit 102 to the main body side signal terminal 31d without going through the multiplexer 34.
<4-4.マルチプレクサについて>
マルチプレクサ34は、信号線の接続を切り替えるスイッチ回路である。マルチプレクサ34は、制御部102から、本体側クロック端子31cを介して、クロック信号を受信する。また、マルチプレクサ34は、得られたクロック信号を、トナー側クロック端子32cを介して、各トナー回路基板24へ供給する。すなわち、このドラム回路基板15では、本体側クロック端子31cに入力されたクロック信号が、4つのトナー側クロック端子32cおよびドラムメモリ151へ供給される。このように、本体側クロック端子31cを共通化することによって、本体側端子31の数を低減できる。
<4-4. About multiplexers>
The multiplexer 34 is a switch circuit for switching the connection of signal lines. The multiplexer 34 receives a clock signal from the control unit 102 via the clock terminal 31c on the main body side. Further, the multiplexer 34 supplies the obtained clock signal to each toner circuit board 24 via the toner side clock terminal 32c. That is, in the drum circuit board 15, the clock signal input to the main body side clock terminal 31c is supplied to the four toner side clock terminals 32c and the drum memory 151. By sharing the clock terminals 31c on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
また、マルチプレクサ34は、制御部102から、本体側信号端子31dを介して、アドレス信号およびデータ信号を受信する。アドレス信号は、通信先を指定するための信号である。データ信号は、通信先へ送るべき種々の情報を示す信号である。マルチプレクサ34は、受信したアドレス信号に応じて、4つのトナー側信号端子32dのうち、通信先となるトナー側信号端子32dを切り替える。また、マルチプレクサ34は、受信したデータ信号を、通信先として選択されたトナー側信号端子32dへ出力する。
Further, the multiplexer 34 receives an address signal and a data signal from the control unit 102 via the main body side signal terminal 31d. The address signal is a signal for designating a communication destination. The data signal is a signal indicating various information to be sent to the communication destination. The multiplexer 34 switches the toner side signal terminal 32d as the communication destination among the four toner side signal terminals 32d according to the received address signal. Further, the multiplexer 34 outputs the received data signal to the toner side signal terminal 32d selected as the communication destination.
このように、マルチプレクサ34を用いれば、4つのトナーメモリ241の中から、通信先となるトナーメモリ241を切り替えて、データ信号を出力できる。このため、4つのトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
In this way, if the multiplexer 34 is used, the toner memory 241 to be communicated can be switched from the four toner memories 241 and a data signal can be output. Therefore, it is not necessary to separately prepare the main body side signal terminal 31d for each of the four toner side signal terminals 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
特に、本実施形態のマルチプレクサ34は、アドレス信号とデータ信号とを、1つの本体側信号端子31dを介して受信する。これにより、本体側信号端子31dの数を、より減らすことができる。また、制御部102の信号端子104dの数も、より減らすことができる。
In particular, the multiplexer 34 of the present embodiment receives an address signal and a data signal via one main body side signal terminal 31d. As a result, the number of signal terminals 31d on the main body side can be further reduced. Further, the number of signal terminals 104d of the control unit 102 can be further reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図17の例では、本体側信号端子31dの数が1つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図17の例では、制御部102の信号端子104dの数が1つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 17 of the present embodiment, the number of main body side signal terminals 31d is large. Only one is needed. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 17 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only one is needed.
<4-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図17のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図17のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図17のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
<4-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 17, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 17, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 17, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図17のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図17のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図17のように、4つのトナー回路基板24へ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 17, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 17, the grounding voltage to be supplied to the four toner circuit boards 24 can be output from one main body side grounding terminal 31b. Further, as shown in FIG. 17, the clock signals to be supplied to the four toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<4-6.異常の切り分けについて>
上述した第3実施形態(図16)では、制御部102からドラムメモリ151へ上述した認証情報を送信して、ドラムメモリ151からの応答が無い場合、ドラムメモリ151自体に異常があるのか、それとも、マルチプレクサ34を含む通信経路に異常があるのかを判定しにくい。
<4-6. About the isolation of abnormalities>
In the above-mentioned third embodiment (FIG. 16), if the above-mentioned authentication information is transmitted from the control unit 102 to the drum memory 151 and there is no response from the drum memory 151, is there an abnormality in the drum memory 151 itself, or is there an abnormality? , It is difficult to determine whether there is an abnormality in the communication path including the multiplexer 34.
しかしながら、本実施形態では、ドラムメモリ151は、マルチプレクサ34を介することなく、本体側クロック端子31cおよび本体側信号端子31dと接続されている。すなわち、本体側クロック中継線331cは、本体側クロック端子31cとマルチプレクサ34とを電気的に接続するとともに、本体側クロック端子31cとドラムメモリ151とを電気的に接続する。また、本体側信号中継線331dは、本体側信号端子31dとマルチプレクサ34とを電気的に接続するとともに、本体側信号端子31dとドラムメモリ151とを電気的に接続する。
However, in the present embodiment, the drum memory 151 is connected to the main body side clock terminal 31c and the main body side signal terminal 31d without going through the multiplexer 34. That is, the main body side clock relay line 331c electrically connects the main body side clock terminal 31c and the multiplexer 34, and also electrically connects the main body side clock terminal 31c and the drum memory 151. Further, the main body side signal relay line 331d electrically connects the main body side signal terminal 31d and the multiplexer 34, and also electrically connects the main body side signal terminal 31d and the drum memory 151.
このようにすれば、制御部102からドラムメモリ151へ認証情報を送信した後の、異常判定が容易となる。図18は、制御部102からドラムメモリ151へ認証情報を送信した後の異常判定の手順を示したフローチャートである。
By doing so, it becomes easy to determine the abnormality after the authentication information is transmitted from the control unit 102 to the drum memory 151. FIG. 18 is a flowchart showing a procedure for determining an abnormality after the authentication information is transmitted from the control unit 102 to the drum memory 151.
制御部102のプロセッサ105は、上述した図8のステップS14において、ドラムメモリ151へ認証情報を送信した後、まず、ドラムメモリ151からの応答があるか否かを判定する(ステップS601)。
In step S14 of FIG. 8 described above, the processor 105 of the control unit 102 first determines whether or not there is a response from the drum memory 151 after transmitting the authentication information to the drum memory 151 (step S601).
ドラムメモリ151からの応答がある場合(ステップS601:yes)、次に、プロセッサ105は、マルチプレクサ34からの応答があるか否かを判定する(ステップS602)。
When there is a response from the drum memory 151 (step S601: yes), the processor 105 then determines whether or not there is a response from the multiplexer 34 (step S602).
マルチプレクサ34からの応答がある場合(ステップS602:yes)、ドラムメモリ151も、マルチプレクサ34も正常である(ステップS603)。この場合、プロセッサ105は、図8のステップS17以降の処理へ進む。
When there is a response from the multiplexer 34 (step S602: yes), both the drum memory 151 and the multiplexer 34 are normal (step S603). In this case, the processor 105 proceeds to the process after step S17 in FIG.
一方、ステップS602において、マルチプレクサ34からの応答が無い場合(ステップS602:no)、ドラムメモリ151が正常であり、マルチプレクサ34が異常である。この場合、プロセッサ105は、エラーを出力する(ステップS604)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたドラム通信経路エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したドラム通信経路エラーメッセージ情報を、ディスプレイ103に表示する。
On the other hand, in step S602, when there is no response from the multiplexer 34 (step S602: no), the drum memory 151 is normal and the multiplexer 34 is abnormal. In this case, the processor 105 outputs an error (step S604). Specifically, for example, the processor 105 reads out the drum communication path error message information stored in the main body memory 106. After that, the processor 105 displays the read drum communication path error message information on the display 103.
また、ステップS601において、ドラムメモリ151からの応答が無い場合(ステップS601:no)、次に、プロセッサ105は、マルチプレクサ34からの応答があるか否かを判定する(ステップS605)。
Further, in step S601, when there is no response from the drum memory 151 (step S601: no), the processor 105 then determines whether or not there is a response from the multiplexer 34 (step S605).
マルチプレクサ34からの応答がある場合(ステップS605:yes)、ドラムメモリ151は異常であり、マルチプレクサ34は正常である。この場合、プロセッサ105は、エラーを出力する(ステップS606)。具体的には、例えば、プロセッサ105は、本体メモリ106に記憶されたドラムメモリエラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したドラムメモリエラーメッセージ情報を、ディスプレイ103に表示する。
If there is a response from the multiplexer 34 (step S605: yes), the drum memory 151 is abnormal and the multiplexer 34 is normal. In this case, the processor 105 outputs an error (step S606). Specifically, for example, the processor 105 reads out the drum memory error message information stored in the main body memory 106. After that, the processor 105 displays the read drum memory error message information on the display 103.
一方、ステップS605において、マルチプレクサ34からの応答が無い場合(ステップS605:no)、ドラムメモリ151およびマルチプレクサ34の双方が異常であるか、あるいは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着されていないと考えられる。この場合、プロセッサ105は、エラーを出力する(ステップS607)。ドラムメモリ151とマルチプレクサ34とが同時に故障する可能性は低いので、ステップS607では、例えば、プロセッサ105は、本体メモリ106に記憶されたドラムカートリッジ装着エラーメッセージ情報を、読み出す。その後、プロセッサ105は、読み出したドラムカートリッジ装着エラーメッセージ情報を、ディスプレイ103に表示する。
On the other hand, in step S605, when there is no response from the multiplexer 34 (step S605: no), both the drum memory 151 and the multiplexer 34 are abnormal, or the drum cartridge 1 is placed in the main body casing 101 of the image forming apparatus 100. It is considered that it is not installed. In this case, the processor 105 outputs an error (step S607). Since it is unlikely that the drum memory 151 and the multiplexer 34 will fail at the same time, in step S607, for example, the processor 105 reads out the drum cartridge mounting error message information stored in the main body memory 106. After that, the processor 105 displays the read drum cartridge mounting error message information on the display 103.
<5.第5実施形態>
図19は、第5実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図19の例では、ドラムカートリッジ1は、ドドラム回路基板15と、ドラムメモリ151と、トランジスタアレイ35と、汎用入出力ポート36とを備える。ドラム回路基板15は、複数の本体側端子31と、複数のトナー側端子32と、複数の中継線33とを有する。ドラムメモリ151、トランジスタアレイ35および汎用入出力ポート36は、ドラム回路基板15上に位置する。なお、ドラムメモリ151は、ドラム回路基板15上に位置していなくても良い。具体的には、ドラムメモリ151は、フレーム12の表面に位置していても良い。
<5. Fifth Embodiment>
FIG. 19 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the fifth embodiment. In the example of FIG. 19, the drum cartridge 1 includes a drum circuit board 15, a drum memory 151, a transistor array 35, and a general-purpose input / output port 36. The drum circuit board 15 has a plurality of main body side terminals 31, a plurality of toner side terminals 32, and a plurality of relay lines 33. The drum memory 151, the transistor array 35, and the general-purpose input / output port 36 are located on the drum circuit board 15. The drum memory 151 does not have to be located on the drum circuit board 15. Specifically, the drum memory 151 may be located on the surface of the frame 12.
<5-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。図19に示すように、本実施形態の本体側端子31の数は複数であり、具体的には4つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は1つである。
<5-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 19, the number of main body side terminals 31 of this embodiment is a plurality, specifically four. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d. The number of is one.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminals 104a of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminals 104b of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminals 104c of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The main body side signal terminal 31d is electrically connected to the signal terminals 104d of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
<5-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12に4つのトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図19に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<5-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the four toner cartridges 2 are mounted on the frame 12 of the drum cartridge 1. Toner. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 19, the number of toner-side terminals 32 in this embodiment is a plurality, specifically 16.
16個のトナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、他の4つのトナー側端子32を有する第2グループ32Bと、他の4つのトナー側端子32を有する第3グループ32Cと、他の4つのトナー側端子32を有する第4グループ32Dと、を含む。
The 16 toner-side terminals 32 have a first group 32A having four toner-side terminals 32, a second group 32B having four other toner-side terminals 32, and a second group having four other toner-side terminals 32. Includes 3 group 32C and 4th group 32D having 4 other toner side terminals 32.
第1グループ32Aの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The four toner-side terminals 32 of the first group 32A are electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the second group 32B are electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the third group 32C are electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the fourth group 32D are electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループの4つのトナー側端子32は、1つのトナー側電圧端子32a、1つのトナー側接地端子32b、1つのトナー側クロック端子32c、および1つのトナー側信号端子32dを含む。
The four toner-side terminals 32 of each group include one toner-side voltage terminal 32a, one toner-side ground terminal 32b, one toner-side clock terminal 32c, and one toner-side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33aを介して、トランジスタアレイ35と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の4つの端子242の電圧端子242aと、電気的に接続される。
The toner side voltage terminal 32a is electrically connected to the transistor array 35 via a voltage relay line 33a described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminals 242a of the four terminals 242 of the toner circuit board 24.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の4つの端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the four terminals 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、本体側クロック端子31cと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の4つの端子242のクロック端子242cと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、一定の時間間隔でクロック信号が供給される。
The toner side clock terminal 32c is electrically connected to the main body side clock terminal 31c via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminals 242c of the four terminals 242 of the toner circuit board 24. As a result, the clock signal is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15 at regular time intervals.
トナー側信号端子32dは、後述する信号中継線33dを介して、本体側信号端子31dと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の4つの端子242の信号端子242dと、電気的に接続される。これにより、制御部102とトナー回路基板24との間で、ドラム回路基板15を介して、種々の情報を示す信号を送受信することが可能となる。
The toner side signal terminal 32d is electrically connected to the main body side signal terminal 31d via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminals 242d of the four terminals 242 of the toner circuit board 24. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the toner circuit board 24 via the drum circuit board 15.
<5-3.中継線ついて>
図19に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。具体的には、電圧中継線33aの数は複数であり、接地中継線33bの数は1つであり、クロック中継線33cの数は1つであり、信号中継線33dの数は1つである。
<5-3. About the relay line>
As shown in FIG. 19, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d. Specifically, the number of voltage relay lines 33a is plural, the number of ground relay lines 33b is one, the number of clock relay lines 33c is one, and the number of signal relay lines 33d is one. be.
電圧中継線33aは、本体側電圧中継線331aと、トナー側電圧中継線332aと、ドラム電圧線333aとを含む。本実施形態の本体側電圧中継線331aの数は1つである。トナー側電圧中継線332aの数は複数であり、具体的には、4つである。ドラム電圧線333aの数は1つである。本体側電圧中継線331aの一方の端部は、本体側電圧端子31aと電気的に接続される。本体側電圧中継線331aの他方の端部は、2つに分岐する。具体的には、本体側電圧中継線331aの他方の端部は、第1端部と、第2端部とを含む。本体側電圧中継線331aの第1端部は、トランジスタアレイ35と電気的に接続される。本体側電圧中継線331aの第2端部は、汎用入出力ポート36と電気的に接続される。トナー側電圧中継線332aは、それぞれ、トランジスタアレイ35とトナー側電圧端子32aとを、電気的に接続する。ドラム電圧線333aは、トランジスタアレイ35とドラムメモリ151とを、電気的に接続する。
The voltage relay line 33a includes a main body side voltage relay line 331a, a toner side voltage relay line 332a, and a drum voltage line 333a. The number of main body side voltage relay lines 331a of this embodiment is one. The number of toner-side voltage relay lines 332a is plural, specifically four. The number of drum voltage lines 333a is one. One end of the main body side voltage relay line 331a is electrically connected to the main body side voltage terminal 31a. The other end of the main body side voltage relay line 331a branches into two. Specifically, the other end of the main body side voltage relay line 331a includes a first end and a second end. The first end of the main body side voltage relay line 331a is electrically connected to the transistor array 35. The second end of the main body side voltage relay line 331a is electrically connected to the general-purpose input / output port 36. The toner-side voltage relay line 332a electrically connects the transistor array 35 and the toner-side voltage terminal 32a, respectively. The drum voltage line 333a electrically connects the transistor array 35 and the drum memory 151.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、6つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部と、第6端子とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、ドラムメモリ151と電気的に接続される。接地中継線33bの第6端部は、汎用入出力ポート36と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32b、ドラムメモリ151、および汎用入出力ポート36へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into six. Specifically, the other end of the ground relay line 33b includes a first end, a second end, a third end, a fourth end, a fifth end, and a sixth terminal. including. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the drum memory 151. The sixth end of the ground relay line 33b is electrically connected to the general-purpose input / output port 36. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b, the drum memory 151, and the general-purpose input / output port 36. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cの一方の端部は、本体側クロック端子31cと電気的に接続される。クロック中継線33cの他方の端部は、6つに分岐する。具体的には、クロック中継線33cの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部と、第6端子とを含む。クロック中継線33cの第1端部は、第1グループ32Aのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第2端部は、第2グループ32Bのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第3端部は、第3グループ32Cのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第4端部は、第4グループ32Dのトナー側クロック端子32cと電気的に接続される。クロック中継線33cの第5端部は、ドラムメモリ151と電気的に接続される。クロック中継線33cの第6端部は、汎用入出力ポート36と電気的に接続される。したがって、ドラム回路基板15では、本体側クロック端子31cに入力されたクロック信号が、4つのトナー側クロック端子32c、ドラムメモリ151、および汎用入出力ポート36へ供給される。このように、本体側クロック端子31cを共通化することによって、本体側端子31の数を低減できる。
One end of the clock relay line 33c is electrically connected to the clock terminal 31c on the main body side. The other end of the clock relay line 33c branches into six. Specifically, the other end of the clock relay line 33c includes a first end, a second end, a third end, a fourth end, a fifth end, and a sixth terminal. including. The first end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the first group 32A. The second end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the second group 32B. The third end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the third group 32C. The fourth end of the clock relay line 33c is electrically connected to the toner side clock terminal 32c of the fourth group 32D. The fifth end of the clock relay line 33c is electrically connected to the drum memory 151. The sixth end of the clock relay line 33c is electrically connected to the general-purpose input / output port 36. Therefore, in the drum circuit board 15, the clock signal input to the main body side clock terminal 31c is supplied to the four toner side clock terminals 32c, the drum memory 151, and the general-purpose input / output port 36. By sharing the clock terminals 31c on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
信号中継線33dの一方の端部は、本体側信号端子31dと電気的に接続される。信号中継線33dの他方の端部は、6つに分岐する。具体的には、信号中継線33dの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部と、第6端子とを含む。信号中継線33dの第1端部は、第1グループ32Aのトナー側信号端子32dと電気的に接続される。信号中継線33dの第2端部は、第2グループ32Bのトナー側信号端子32dと電気的に接続される。信号中継線33dの第3端部は、第3グループ32Cのトナー側信号端子32dと電気的に接続される。信号中継線33cの第4端部は、第4グループ32Dのトナー側信号端子32dと電気的に接続される。信号中継線33dの第5端部は、ドラムメモリ151と電気的に接続される。信号中継線33dの第6端部は、汎用入出力ポート36と電気的に接続される。したがって、ドラム回路基板15では、本体側信号端子31dに入力された信号が、4つのトナー側信号端子32d、ドラムメモリ151、および汎用入出力ポート36へ供給される。このように、本体側信号端子31dを共通化することによって、本体側端子31の数を低減できる。
One end of the signal relay line 33d is electrically connected to the main body side signal terminal 31d. The other end of the signal relay line 33d branches into six. Specifically, the other end of the signal relay line 33d includes a first end, a second end, a third end, a fourth end, a fifth end, and a sixth terminal. including. The first end of the signal relay line 33d is electrically connected to the toner side signal terminal 32d of the first group 32A. The second end of the signal relay line 33d is electrically connected to the toner side signal terminal 32d of the second group 32B. The third end of the signal relay line 33d is electrically connected to the toner side signal terminal 32d of the third group 32C. The fourth end of the signal relay line 33c is electrically connected to the toner side signal terminal 32d of the fourth group 32D. The fifth end of the signal relay line 33d is electrically connected to the drum memory 151. The sixth end of the signal relay line 33d is electrically connected to the general-purpose input / output port 36. Therefore, in the drum circuit board 15, the signal input to the main body side signal terminal 31d is supplied to the four toner side signal terminals 32d, the drum memory 151, and the general-purpose input / output port 36. By sharing the signal terminals 31d on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
<5-4.トランジスタアレイについて>
トランジスタアレイ35は、電圧線の接続を切り替えるスイッチ回路である。トランジスタアレイ35は、制御部102から、本体側電圧端子31aを介して、電源電圧の供給を受ける。また、トランジスタアレイ35は、制御部102から、本体側信号端子31dおよび汎用入出力ポート36を介して、アドレス信号を受信する。アドレス信号は、通信先を指定するための信号である。トランジスタアレイ35は、受信したアドレス信号に応じて、ドラムメモリ151および4つのトナー側信号端子32dのうち、通信先となるドラムメモリ151またはトナー側信号端子32dを切り替える。そして、トランジスタアレイ35は、通信先として選択されたドラムメモリ151またはトナー側信号端子32dへ、電源電圧を供給する。
<5-4. About transistor array>
The transistor array 35 is a switch circuit for switching the connection of voltage lines. The transistor array 35 receives power supply voltage from the control unit 102 via the main body side voltage terminal 31a. Further, the transistor array 35 receives an address signal from the control unit 102 via the main body side signal terminal 31d and the general-purpose input / output port 36. The address signal is a signal for designating a communication destination. The transistor array 35 switches the drum memory 151 or the toner side signal terminal 32d as the communication destination among the drum memory 151 and the four toner side signal terminals 32d according to the received address signal. Then, the transistor array 35 supplies a power supply voltage to the drum memory 151 or the toner side signal terminal 32d selected as the communication destination.
すなわち、トランジスタアレイ35は、ドラムメモリ151および4つのトナーメモリ241のうち、通信先として指定されたドラムメモリ151またはトナーメモリ241にのみ、電源電圧を供給する。ドラムメモリ151および4つのトナーメモリ241は、それぞれ、電源電圧の供給時にのみ、信号端子242dから入力されるデータ信号を受信する。したがって、ドラムメモリ151および4つのトナーメモリ241のうち、指定された通信先に必要なデータ信号を送ることができる。このようにすれば、4つのトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
That is, the transistor array 35 supplies the power supply voltage only to the drum memory 151 or the toner memory 241 designated as the communication destination among the drum memory 151 and the four toner memories 241. The drum memory 151 and the four toner memories 241 each receive the data signal input from the signal terminal 242d only when the power supply voltage is supplied. Therefore, the necessary data signal can be sent to the designated communication destination among the drum memory 151 and the four toner memories 241. By doing so, it is not necessary to separately prepare the main body side signal terminal 31d for each of the four toner side signal terminals 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
特に、本実施形態のドラム回路基板15は、アドレス信号とデータ信号とを、1つの本体側信号端子31dを介して受信する。これにより、本体側信号端子31dの数を、より減らすことができる。また、制御部102の信号端子104dの数も、より減らすことができる。
In particular, the drum circuit board 15 of the present embodiment receives an address signal and a data signal via one main body side signal terminal 31d. As a result, the number of signal terminals 31d on the main body side can be further reduced. Further, the number of signal terminals 104d of the control unit 102 can be further reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図19の例では、本体側信号端子31dの数が1つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図19の例では、制御部102の信号端子104dの数が1つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 19 of the present embodiment, the number of main body side signal terminals 31d is large. Only one is needed. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 19 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only one is needed.
<5-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図19のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図19のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図19のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
<5-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 19, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 19, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 19, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図19のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図19のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図19のように、4つのトナー回路基板24へ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 19, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 19, the ground voltage to be supplied to the four toner circuit boards 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 19, the clock signals to be supplied to the four toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<6.第6実施形態>
図20は、第6実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図20の例では、ドラムカートリッジ1は、ドラム回路基板15と、CPU37とを有する。ドラム回路基板15は、複数の本体側端子31と、複数のトナー側端子32と、複数の中継線33とを有する。CPU37は、ドラム回路基板15上に位置する。
<6. 6th Embodiment>
FIG. 20 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the sixth embodiment. In the example of FIG. 20, the drum cartridge 1 has a drum circuit board 15 and a CPU 37. The drum circuit board 15 has a plurality of main body side terminals 31, a plurality of toner side terminals 32, and a plurality of relay lines 33. The CPU 37 is located on the drum circuit board 15.
<6-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。図20に示すように、本実施形態の本体側端子31の数は複数であり、具体的には4つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側信号端子31dの数は2つである。
<6-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 20, the number of main body side terminals 31 of this embodiment is a plurality, specifically four. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, and the number of main body side signal terminals 31d is two.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminals 104a of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminals 104b of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
2つの本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The two main body side signal terminals 31d are electrically connected to the signal terminals 104d of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
2つの本体側信号端子31dの一方は、送信端子である。2つの本体側信号端子31dの他方は、受信端子である。本実施形態では、調歩同期式のシリアル通信により、情報の送受信を行う。このため、クロック信号を受けるための本体側クロック端子は不要である。これにより、本体側端子31の数をより減らすことができる。
One of the two main body side signal terminals 31d is a transmission terminal. The other of the two main body side signal terminals 31d is a receiving terminal. In the present embodiment, information is transmitted and received by a pace-synchronized serial communication. Therefore, the clock terminal on the main body side for receiving the clock signal is unnecessary. As a result, the number of terminals 31 on the main body side can be further reduced.
<6-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12に4つのトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図20に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<6-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the four toner cartridges 2 are mounted on the frame 12 of the drum cartridge 1. Toner. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 20, the number of toner-side terminals 32 in this embodiment is a plurality, specifically 16.
16個のトナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、他の4つのトナー側端子32を有する第2グループ32Bと、他の4つのトナー側端子32を有する第3グループ32Cと、他の4つのトナー側端子32を有する第4グループ32Dと、を含む。
The 16 toner-side terminals 32 have a first group 32A having four toner-side terminals 32, a second group 32B having four other toner-side terminals 32, and a second group having four other toner-side terminals 32. Includes 3 group 32C and 4th group 32D having 4 other toner side terminals 32.
第1グループ32Aの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The four toner-side terminals 32 of the first group 32A are electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the second group 32B are electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the third group 32C are electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the fourth group 32D are electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループの4つのトナー側端子32は、1つのトナー側電圧端子32a、1つのトナー側接地端子32b、および2つのトナー側信号端子32dを含む。
The four toner-side terminals 32 of each group include one toner-side voltage terminal 32a, one toner-side ground terminal 32b, and two toner-side signal terminals 32d.
トナー側電圧端子32aは、後述する電圧中継線33a、CPU37、および電源回路38を介して、本体側電圧端子31aと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の4つの端子242の電圧端子242aと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、電源電圧が供給される。
The toner side voltage terminal 32a is electrically connected to the main body side voltage terminal 31a via a voltage relay line 33a, a CPU 37, and a power supply circuit 38, which will be described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminals 242a of the four terminals 242 of the toner circuit board 24. As a result, the power supply voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の4つの端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the four terminals 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側信号端子32dは、後述する信号中継線33dを介して、CPU37と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の4つの端子242の信号端子242dと、電気的に接続される。
The toner side signal terminal 32d is electrically connected to the CPU 37 via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminals 242d of the four terminals 242 of the toner circuit board 24.
各グループの4つのトナー側端子32の2つのトナー側信号端子32dの一方は、送信端子である。各グループの4つのトナー側端子32の2つのトナー側信号端子32dの他方は、受信端子である。上述の通り、本実施形態では、調歩同期式のシリアル通信により、情報の送受信を行う。このため、クロック信号を出力するためのトナー側クロック端子は不要である。
One of the two toner-side signal terminals 32d of the four toner-side terminals 32 of each group is a transmission terminal. The other of the two toner-side signal terminals 32d of the four toner-side terminals 32 of each group is a receiving terminal. As described above, in the present embodiment, information is transmitted and received by the pace-synchronized serial communication. Therefore, the toner side clock terminal for outputting the clock signal is unnecessary.
<6-3.中継線ついて>
図20に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、および信号中継線33dを含む。具体的には、電圧中継線33aの数は複数であり、接地中継線33bの数は1つであり、クロック中継線33cの数は複数であり、信号中継線33dの数は複数である。
<6-3. About the relay line>
As shown in FIG. 20, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, and a signal relay line 33d. Specifically, the number of voltage relay lines 33a is plural, the number of ground relay lines 33b is one, the number of clock relay lines 33c is plural, and the number of signal relay lines 33d is plural.
電圧中継線33aは、本体側電圧中継線331aと、トナー側電圧中継線332aとを含む。本実施形態の本体側電圧中継線331aの数は1つである。トナー側電圧中継線332aの数は1つである。本体側電圧中継線331aの一方の端部は、本体側電圧端子31aと電気的に接続される。本体側電圧中継線331aの他方の端部は、2つに分岐する。具体的には、本体側電圧中継線331aの他方の端部は、第1端部と、第2端部とを含む。本体側電圧中継線331aの第1端部は、CPU37と電気的に接続される。本体側電圧中継線331aの第2端部は、電源回路38と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、CPU37および電源回路38へ供給される。
The voltage relay line 33a includes a main body side voltage relay line 331a and a toner side voltage relay line 332a. The number of main body side voltage relay lines 331a of this embodiment is one. The number of toner-side voltage relay lines 332a is one. One end of the main body side voltage relay line 331a is electrically connected to the main body side voltage terminal 31a. The other end of the main body side voltage relay line 331a branches into two. Specifically, the other end of the main body side voltage relay line 331a includes a first end and a second end. The first end of the main body side voltage relay line 331a is electrically connected to the CPU 37. The second end of the main body side voltage relay line 331a is electrically connected to the power supply circuit 38. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the CPU 37 and the power supply circuit 38.
CPU37と電源回路38とは、電気的に接続されている。また、トナー側電圧中継線332aの一方の端部は、電源回路38と電気的に接続される。トナー側電圧中継線332aの他方の端部は、4つに分岐する。具体的には、トナー側電圧中継線332aの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部とを含む。トナー側電圧中継線332aの第1端部は、第1グループ32Aのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第2端部は、第2グループ32Bのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第3端部は、第3グループ32Cのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第4端部は、第4グループ32Dのトナー側電圧端子32aと電気的に接続される。したがって、ドラム回路基板15では、電源回路38から出力される電源電圧が、4つのトナー側電圧端子32aへ供給される。
The CPU 37 and the power supply circuit 38 are electrically connected to each other. Further, one end of the toner side voltage relay line 332a is electrically connected to the power supply circuit 38. The other end of the toner side voltage relay line 332a branches into four. Specifically, the other end of the toner-side voltage relay line 332a includes a first end, a second end, a third end, and a fourth end. The first end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the first group 32A. The second end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the second group 32B. The third end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the third group 32C. The fourth end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the fourth group 32D. Therefore, in the drum circuit board 15, the power supply voltage output from the power supply circuit 38 is supplied to the four toner-side voltage terminals 32a.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、5つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、CPU37と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32bおよびCPU37へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into five. Specifically, the other end of the ground relay line 33b includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the CPU 37. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b and the CPU 37. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
信号中継線33dは、本体側信号中継線331dと、トナー側信号中継線332dとを含む。本実施形態の本体側信号中継線331dの数は複数であり、具体的には2つである。トナー側信号中継線332dの数は複数であり、具体的には8つである。本体側信号中継線331dの一方の端部は、本体側信号端子31dと電気的に接続される。本体側信号中継線331dの他方の端部は、CPU37と電気的に接続される。トナー側信号中継線332dの一方の端部は、CPU37と電気的に接続される。トナー側信号中継線332dの他方の端部は、トナー側信号端子32dと電気的に接続される。
The signal relay line 33d includes a main body side signal relay line 331d and a toner side signal relay line 332d. The number of the main body side signal relay lines 331d of the present embodiment is a plurality, specifically two. The number of toner-side signal relay lines 332d is plural, specifically eight. One end of the main body side signal relay line 331d is electrically connected to the main body side signal terminal 31d. The other end of the main body side signal relay line 331d is electrically connected to the CPU 37. One end of the toner side signal relay line 332d is electrically connected to the CPU 37. The other end of the toner-side signal relay line 332d is electrically connected to the toner-side signal terminal 32d.
<6-4.CPUについて>
CPU(Central Processing Unit)37は、プログラムに従って信号線の接続を切り替えるプロセッサである。本実施形態では、CPU37とドラムメモリ151とが、単一のチップとして一体化されている。ただし、CPU37とドラムメモリ151とは、別体であってもよい。ドラムメモリ(メモリ)151には、CPU37により読み取り可能なプログラムが、記憶されている。プログラムは、ドラムカートリッジ1の製品としての出荷時に、既にドラムメモリ151に記憶されていてもよい。あるいは、プログラムは、画像形成装置100の本体メモリ106に記憶されていて、画像形成装置100の電源を入れたときに、本体メモリ106から読み出されて、ドラムメモリ151に記憶されてもよい。
<6-4. About CPU>
The CPU (Central Processing Unit) 37 is a processor that switches the connection of signal lines according to a program. In this embodiment, the CPU 37 and the drum memory 151 are integrated as a single chip. However, the CPU 37 and the drum memory 151 may be separate bodies. A program readable by the CPU 37 is stored in the drum memory (memory) 151. The program may already be stored in the drum memory 151 at the time of shipment of the drum cartridge 1 as a product. Alternatively, the program may be stored in the main body memory 106 of the image forming apparatus 100, read from the main body memory 106 when the power of the image forming apparatus 100 is turned on, and stored in the drum memory 151.
CPU37は、制御部102から、本体側信号端子31dを介して、データ信号を受信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。また、CPU37は、ドラムメモリ151から読み出されたプログラムに従って、ドラムメモリ151および4つのトナー側信号端子32dのうち、通信先となるドラムメモリ151またはトナー側信号端子32dを切り替える。また、CPU37は、受信したデータ信号を、通信先として選択されたドラムメモリ151またはトナー側信号端子32dへ出力する。
The CPU 37 receives a data signal from the control unit 102 via the main body side signal terminal 31d. The data signal is a signal indicating various information to be sent to the communication destination. Further, the CPU 37 switches the drum memory 151 or the toner side signal terminal 32d, which is the communication destination, among the drum memory 151 and the four toner side signal terminals 32d according to the program read from the drum memory 151. Further, the CPU 37 outputs the received data signal to the drum memory 151 or the toner side signal terminal 32d selected as the communication destination.
このように、CPU37を用いれば、ドラムメモリ151および4つのトナーメモリ241の中から、通信先となるドラムメモリ151またはトナーメモリ241を切り替えて、データ信号を出力できる。このため、ドラムメモリ151および4つのトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
In this way, if the CPU 37 is used, the drum memory 151 or the toner memory 241, which is the communication destination, can be switched from the drum memory 151 and the four toner memories 241 to output a data signal. Therefore, it is not necessary to separately prepare the main body side signal terminal 31d for each of the drum memory 151 and the four toner side signal terminals 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図20の例では、本体側信号端子31dの数が2つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図20の例では、制御部102の信号端子104dの数が2つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 20 of the present embodiment, the number of main body side signal terminals 31d is large. You only need two. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 20 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only two.
<6-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図20のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図20のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。
<6-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 20, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 20, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図20のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図20のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 20, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 20, the grounding voltage to be supplied to the four toner circuit boards 24 can be output from one main body side grounding terminal 31b.
<7.第7実施形態>
図21は、第7実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図21の例では、ドラムカートリッジ1は、ドラム回路基板15と、マルチプレクサ34と、CPU37とを有する。ドラム回路基板15は、複数の本体側端子31と、複数のトナー側端子32と、複数の中継線33とを有する。マルチプレクサ34およびCPU37は、ドラム回路基板15上に位置する。
<7. Seventh Embodiment>
FIG. 21 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the seventh embodiment. In the example of FIG. 21, the drum cartridge 1 has a drum circuit board 15, a multiplexer 34, and a CPU 37. The drum circuit board 15 has a plurality of main body side terminals 31, a plurality of toner side terminals 32, and a plurality of relay lines 33. The multiplexer 34 and the CPU 37 are located on the drum circuit board 15.
<7-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。図21に示すように、本実施形態の本体側端子31の数は複数であり、具体的には4つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は1つである。
<7-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 21, the number of main body side terminals 31 of this embodiment is a plurality, specifically four. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d. The number of is one.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminals 104a of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminals 104b of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminals 104c of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The main body side signal terminal 31d is electrically connected to the signal terminals 104d of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
<7-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12に4つのトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図21に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<7-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the four toner cartridges 2 are mounted on the frame 12 of the drum cartridge 1. Toner. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 21, the number of toner-side terminals 32 in this embodiment is a plurality, specifically 16.
16個のトナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、他の4つのトナー側端子32を有する第2グループ32Bと、他の4つのトナー側端子32を有する第3グループ32Cと、他の4つのトナー側端子32を有する第4グループ32Dと、を含む。
The 16 toner-side terminals 32 have a first group 32A having four toner-side terminals 32, a second group 32B having four other toner-side terminals 32, and a second group having four other toner-side terminals 32. Includes 3 group 32C and 4th group 32D having 4 other toner side terminals 32.
第1グループ32Aの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The four toner-side terminals 32 of the first group 32A are electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the second group 32B are electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the third group 32C are electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the fourth group 32D are electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループの4つのトナー側端子32は、1つのトナー側電圧端子32a、1つのトナー側接地端子32b、1つのトナー側クロック端子32c、および1つのトナー側信号端子32dを含む。
The four toner-side terminals 32 of each group include one toner-side voltage terminal 32a, one toner-side ground terminal 32b, one toner-side clock terminal 32c, and one toner-side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33a、CPU37、および電源回路38を介して、本体側電圧端子31aと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の4つの端子242の電圧端子242aと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、電源電圧が供給される。
The toner side voltage terminal 32a is electrically connected to the main body side voltage terminal 31a via a voltage relay line 33a, a CPU 37, and a power supply circuit 38, which will be described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminals 242a of the four terminals 242 of the toner circuit board 24. As a result, the power supply voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の4つの端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the four terminals 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の4つの端子242のクロック端子242cと、電気的に接続される。
The toner side clock terminal 32c is electrically connected to the multiplexer 34 via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminals 242c of the four terminals 242 of the toner circuit board 24.
トナー側信号端子32dは、後述する信号中継線33dを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の4つの端子242の信号端子242dと、電気的に接続される。
The toner side signal terminal 32d is electrically connected to the multiplexer 34 via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminals 242d of the four terminals 242 of the toner circuit board 24.
<7-3.中継線ついて>
図21に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。具体的には、電圧中継線33aの数は複数であり、接地中継線33bの数は1つであり、クロック中継線33cの数は複数であり、信号中継線33dの数は複数である。
<7-3. About the relay line>
As shown in FIG. 21, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d. Specifically, the number of voltage relay lines 33a is plural, the number of ground relay lines 33b is one, the number of clock relay lines 33c is plural, and the number of signal relay lines 33d is plural.
電圧中継線33aは、本体側電圧中継線331aと、トナー側電圧中継線332aとを含む。本実施形態の本体側電圧中継線331aの数は1つである。トナー側電圧中継線332aの数は1つである。本体側電圧中継線331aの一方の端部は、本体側電圧端子31aと電気的に接続される。本体側電圧中継線331aの他方の端部は、2つに分岐する。具体的には、本体側電圧中継線331aの他方の端部は、第1端部と、第2端部とを含む。本体側電圧中継線331aの第1端部は、CPU37と電気的に接続される。本体側電圧中継線331aの第2端部は、電源回路38と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、CPU37および電源回路38へ供給される。
The voltage relay line 33a includes a main body side voltage relay line 331a and a toner side voltage relay line 332a. The number of main body side voltage relay lines 331a of this embodiment is one. The number of toner-side voltage relay lines 332a is one. One end of the main body side voltage relay line 331a is electrically connected to the main body side voltage terminal 31a. The other end of the main body side voltage relay line 331a branches into two. Specifically, the other end of the main body side voltage relay line 331a includes a first end and a second end. The first end of the main body side voltage relay line 331a is electrically connected to the CPU 37. The second end of the main body side voltage relay line 331a is electrically connected to the power supply circuit 38. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the CPU 37 and the power supply circuit 38.
CPU37と電源回路38とは、電気的に接続されている。また、トナー側電圧中継線332aの一方の端部は、電源回路38と電気的に接続される。トナー側電圧中継線332aの他方の端部は、5つに分岐する。具体的には、トナー側電圧中継線332aの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。トナー側電圧中継線332aの第1端部は、第1グループ32Aのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第2端部は、第2グループ32Bのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第3端部は、第3グループ32Cのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第4端部は、第4グループ32Dのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第5端部は、マルチプレクサ34と電気的に接続される。したがって、ドラム回路基板15では、電源回路38から出力される電源電圧が、4つのトナー側電圧端子32aおよびマルチプレクサ34へ供給される。
The CPU 37 and the power supply circuit 38 are electrically connected to each other. Further, one end of the toner side voltage relay line 332a is electrically connected to the power supply circuit 38. The other end of the toner side voltage relay line 332a branches into five. Specifically, the other end of the toner-side voltage relay line 332a includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the first group 32A. The second end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the second group 32B. The third end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the third group 32C. The fourth end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the fourth group 32D. The fifth end of the toner-side voltage relay line 332a is electrically connected to the multiplexer 34. Therefore, in the drum circuit board 15, the power supply voltage output from the power supply circuit 38 is supplied to the four toner side voltage terminals 32a and the multiplexer 34.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、6つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部と、第6端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、CPU37と電気的に接続される。接地中継線33bの第6端部は、マルチプレクサ34と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32b、CPU37、およびマルチプレクサ34へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into six. Specifically, the other end of the ground relay line 33b is the first end, the second end, the third end, the fourth end, the fifth end, and the sixth end. And include. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the CPU 37. The sixth end of the ground relay line 33b is electrically connected to the multiplexer 34. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b, the CPU 37, and the multiplexer 34. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cは、本体側クロック中継線331cと、トナー側クロック中継線332cとを含む。本実施形態の本体側クロック中継線331cの数は1つである。トナー側クロック中継線332cの数は複数であり、具体的には4つである。本体側クロック中継線331cの一方の端部は、本体側クロック端子31cと電気的に接続される。本体側クロック中継線331cの他方の端部は、CPU37と電気的に接続される。トナー側クロック中継線332cの一方の端部は、マルチプレクサ34と電気的に接続される。トナー側クロック中継線332cの他方の端部は、トナー側クロック端子32cと電気的に接続される。
The clock relay line 33c includes a main body side clock relay line 331c and a toner side clock relay line 332c. The number of clock relay lines 331c on the main body side of this embodiment is one. The number of the toner side clock relay lines 332c is a plurality, specifically four. One end of the clock relay line 331c on the main body side is electrically connected to the clock terminal 31c on the main body side. The other end of the clock relay line 331c on the main body side is electrically connected to the CPU 37. One end of the toner-side clock relay line 332c is electrically connected to the multiplexer 34. The other end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c.
信号中継線33dは、本体側信号中継線331dと、トナー側信号中継線332dとを含む。本実施形態の本体側信号中継線331dの数は1つである。トナー側信号中継線332dの数は複数であり、具体的には4つである。本体側信号中継線331dの一方の端部は、本体側信号端子31dと電気的に接続される。本体側信号中継線331dの他方の端部は、CPU37と電気的に接続される。トナー側信号中継線332dの一方の端部は、マルチプレクサ34と電気的に接続される。トナー側信号中継線332dの他方の端部は、トナー側信号端子32dと電気的に接続される。
The signal relay line 33d includes a main body side signal relay line 331d and a toner side signal relay line 332d. The number of signal relay lines 331d on the main body side of the present embodiment is one. The number of toner-side signal relay lines 332d is plural, specifically four. One end of the main body side signal relay line 331d is electrically connected to the main body side signal terminal 31d. The other end of the main body side signal relay line 331d is electrically connected to the CPU 37. One end of the toner-side signal relay line 332d is electrically connected to the multiplexer 34. The other end of the toner-side signal relay line 332d is electrically connected to the toner-side signal terminal 32d.
CPU37とマルチプレクサ34とは、電気的に接続されている。
The CPU 37 and the multiplexer 34 are electrically connected to each other.
<7-4.CPUおよびマルチプレクサについて>
CPU(Central Processing Unit)37は、プログラムに従ってアドレス信号を出力するプロセッサである。本実施形態では、CPU37とドラムメモリ151とが、単一のチップとして一体化されている。ただし、CPU37とドラムメモリ151とは、別体であってもよい。ドラムメモリ151には、CPU37により読み取り可能なプログラムが、記憶されている。プログラムは、ドラムカートリッジ1の製品としての出荷時に、既にドラムメモリ151に記憶されていてもよい。あるいは、プログラムは、画像形成装置100の本体メモリ106に記憶されていて、画像形成装置100の電源を入れたときに、本体メモリ106から読み出されて、ドラムメモリ151に記憶されてもよい。
<7-4. About CPU and multiplexer>
The CPU (Central Processing Unit) 37 is a processor that outputs an address signal according to a program. In this embodiment, the CPU 37 and the drum memory 151 are integrated as a single chip. However, the CPU 37 and the drum memory 151 may be separate bodies. A program readable by the CPU 37 is stored in the drum memory 151. The program may already be stored in the drum memory 151 at the time of shipment of the drum cartridge 1 as a product. Alternatively, the program may be stored in the main body memory 106 of the image forming apparatus 100, read from the main body memory 106 when the power of the image forming apparatus 100 is turned on, and stored in the drum memory 151.
CPU37は、制御部102から、本体側信号端子31dを介して、データ信号を受信する。また、CPU37は、受信したデータ信号を、マルチプレクサ34へ送信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。また、CPU37は、ドラムメモリ151から読み出されたプログラムに従って、アドレス信号を生成する。そして、CPU37は、生成されたアドレス信号を、マルチプレクサ34へ送信する。アドレス信号は、通信先を指定するための信号である。
The CPU 37 receives a data signal from the control unit 102 via the main body side signal terminal 31d. Further, the CPU 37 transmits the received data signal to the multiplexer 34. The data signal is a signal indicating various information to be sent to the communication destination. Further, the CPU 37 generates an address signal according to the program read from the drum memory 151. Then, the CPU 37 transmits the generated address signal to the multiplexer 34. The address signal is a signal for designating a communication destination.
マルチプレクサ34は、信号線の接続を切り替えるスイッチ回路である。マルチプレクサ34は、CPU37からアドレス信号を受信する。そして、マルチプレクサ34は、受信したアドレス信号に応じて、4つのトナー側信号端子32dのうち、通信先となるトナー側信号端子32dを切り替える。すなわち、マルチプレクサ34は、CPU37によって制御される。また、マルチプレクサ34は、CPU37からデータ信号を受信する。そして、マルチプレクサ34は、受信したデータ信号を、通信先として指定されたトナー側信号端子32dへ出力する。
The multiplexer 34 is a switch circuit for switching the connection of signal lines. The multiplexer 34 receives an address signal from the CPU 37. Then, the multiplexer 34 switches the toner side signal terminal 32d which is the communication destination among the four toner side signal terminals 32d according to the received address signal. That is, the multiplexer 34 is controlled by the CPU 37. Further, the multiplexer 34 receives a data signal from the CPU 37. Then, the multiplexer 34 outputs the received data signal to the toner side signal terminal 32d designated as the communication destination.
このように、CPU37およびマルチプレクサ34を用いれば、4つのトナーメモリ241の中から、通信先となるトナーメモリ241を切り替えて、データ信号を出力できる。このため、4つのトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
In this way, if the CPU 37 and the multiplexer 34 are used, the toner memory 241 that is the communication destination can be switched from the four toner memories 241 and a data signal can be output. Therefore, it is not necessary to separately prepare the main body side signal terminal 31d for each of the four toner side signal terminals 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図21の例では、本体側信号端子31dの数が1つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図21の例では、制御部102の信号端子104dの数が1つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 21 of the present embodiment, the number of main body side signal terminals 31d is large. Only one is needed. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 21 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only one is needed.
<7-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図21のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図21のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図21のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
<7-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 21, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 21, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 21, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図21のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図21のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図21のように、4つのトナー回路基板24へ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 21, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 21, the grounding voltage to be supplied to the four toner circuit boards 24 can be output from one main body side grounding terminal 31b. Further, as shown in FIG. 21, the clock signals to be supplied to the four toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<8.第8実施形態>
図22は、第8実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図22の例では、ドラムカートリッジ1は、ドラム回路基板15と、トランジスタアレイ35と、CPU37とを有する。ドラム回路基板15は、複数の本体側端子31と、複数のトナー側端子32と、複数の中継線33とを有する。トランジスタアレイ35およびCPU37は、ドラム回路基板15上に位置する。
<8. Eighth Embodiment>
FIG. 22 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the eighth embodiment. In the example of FIG. 22, the drum cartridge 1 has a drum circuit board 15, a transistor array 35, and a CPU 37. The drum circuit board 15 has a plurality of main body side terminals 31, a plurality of toner side terminals 32, and a plurality of relay lines 33. The transistor array 35 and the CPU 37 are located on the drum circuit board 15.
<8-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドドラム回路基板15と制御部102とが、電気的に接続される。図22に示すように、本実施形態の本体側端子31の数は複数であり、具体的には4つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は1つである。
<8-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the dodrum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 22, the number of main body side terminals 31 of this embodiment is a plurality, specifically four. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d. The number of is one.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminals 104a of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminals 104b of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminals 104c of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The main body side signal terminal 31d is electrically connected to the signal terminals 104d of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
<8-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12に4つのトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図22に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<8-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the four toner cartridges 2 are mounted on the frame 12 of the drum cartridge 1. Toner. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 22, the number of toner-side terminals 32 in this embodiment is a plurality, specifically 16.
16個のトナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、他の4つのトナー側端子32を有する第2グループ32Bと、他の4つのトナー側端子32を有する第3グループ32Cと、他の4つのトナー側端子32を有する第4グループ32Dと、を含む。
The 16 toner-side terminals 32 have a first group 32A having four toner-side terminals 32, a second group 32B having four other toner-side terminals 32, and a second group having four other toner-side terminals 32. Includes 3 group 32C and 4th group 32D having 4 other toner side terminals 32.
第1グループ32Aの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The four toner-side terminals 32 of the first group 32A are electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the second group 32B are electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the third group 32C are electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the fourth group 32D are electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループの4つのトナー側端子32は、1つのトナー側電圧端子32a、1つのトナー側接地端子32b、1つのトナー側クロック端子32c、および1つのトナー側信号端子32dを含む。
The four toner-side terminals 32 of each group include one toner-side voltage terminal 32a, one toner-side ground terminal 32b, one toner-side clock terminal 32c, and one toner-side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33aを介して、トランジスタアレイ35と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の4つの端子242の電圧端子242aと、電気的に接続される。
The toner side voltage terminal 32a is electrically connected to the transistor array 35 via a voltage relay line 33a described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminals 242a of the four terminals 242 of the toner circuit board 24.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の4つの端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the four terminals 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、CPU37と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の4つの端子242のクロック端子242cと、電気的に接続される。
The toner side clock terminal 32c is electrically connected to the CPU 37 via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminals 242c of the four terminals 242 of the toner circuit board 24.
トナー側信号端子32dは、後述する信号中継線33dを介して、CPU37と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の4つの端子242の信号端子242dと、電気的に接続される。これにより、制御部102とトナー回路基板24との間で、ドラム回路基板15を介して、種々の情報を示す信号を送受信することが可能となる。
The toner side signal terminal 32d is electrically connected to the CPU 37 via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminals 242d of the four terminals 242 of the toner circuit board 24. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the toner circuit board 24 via the drum circuit board 15.
<8-3.中継線ついて>
図22に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。具体的には、電圧中継線33aの数は複数であり、接地中継線33bの数は1つであり、クロック中継線33cの数は複数であり、信号中継線33dの数は複数である。
<8-3. About the relay line>
As shown in FIG. 22, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d. Specifically, the number of voltage relay lines 33a is plural, the number of ground relay lines 33b is one, the number of clock relay lines 33c is plural, and the number of signal relay lines 33d is plural.
電圧中継線33aは、本体側電圧中継線331aと、トナー側電圧中継線332aとを含む。本実施形態の本体側電圧中継線331aの数は1つである。トナー側電圧中継線332aの数は複数であり、具体的には4つである。本体側電圧中継線331aの一方の端部は、本体側電圧端子31aと電気的に接続される。本体側電圧中継線331aの他方の端部は、2つに分岐する。具体的には、本体側電圧中継線331aの他方の端部は、第1端部と、第2端部とを含む。本体側電圧中継線331aの第1端部は、CPU37と電気的に接続される。本体側電圧中継線331aの第2端部は、トランジスタアレイ35と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、CPU37およびトランジスタアレイ35へ供給される。トナー側電圧中継線332aの一方の端部は、トランジスタアレイ35と電気的に接続される。トナー側電圧中継線332aの他方の端部は、トナー側電圧端子32aと電気的に接続される。また、CPU37とトランジスタアレイ35とは、電機的に接続される。
The voltage relay line 33a includes a main body side voltage relay line 331a and a toner side voltage relay line 332a. The number of main body side voltage relay lines 331a of this embodiment is one. The number of toner-side voltage relay lines 332a is plural, specifically four. One end of the main body side voltage relay line 331a is electrically connected to the main body side voltage terminal 31a. The other end of the main body side voltage relay line 331a branches into two. Specifically, the other end of the main body side voltage relay line 331a includes a first end and a second end. The first end of the main body side voltage relay line 331a is electrically connected to the CPU 37. The second end of the main body side voltage relay line 331a is electrically connected to the transistor array 35. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the CPU 37 and the transistor array 35. One end of the toner-side voltage relay line 332a is electrically connected to the transistor array 35. The other end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a. Further, the CPU 37 and the transistor array 35 are electrically connected.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、6つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部と、第6端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、CPU37と電気的に接続される。接地中継線33bの第6端部は、トランジスタアレイ35と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32b、CPU37、およびトランジスタアレイ35へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into six. Specifically, the other end of the ground relay line 33b is the first end, the second end, the third end, the fourth end, the fifth end, and the sixth end. And include. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the CPU 37. The sixth end of the grounded relay line 33b is electrically connected to the transistor array 35. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b, the CPU 37, and the transistor array 35. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cは、本体側クロック中継線331cと、トナー側クロック中継線332cとを含む。本実施形態の本体側クロック中継線331cの数は1つである。トナー側クロック中継線332cの数は1つである。本体側クロック中継線331cの一方の端部は、本体側クロック端子31cと電気的に接続される。本体側クロック中継線331cの他方の端部は、CPU37と電気的に接続される。トナー側クロック中継線332cの一方の端部は、CPU37と電気的に接続される。トナー側クロック中継線332cの他方の端部は、4つに分岐する。具体的には、トナー側クロック中継線332cの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部とを含む。トナー側クロック中継線332cの第1端部は、第1グループ32Aのトナー側クロック端子32cと電気的に接続される。トナー側クロック中継線332cの第2端部は、第2グループ32Bのトナー側クロック端子32cと電気的に接続される。トナー側クロック中継線332cの第3端部は、第3グループ32Cのトナー側クロック端子32cと電気的に接続される。トナー側クロック中継線332cの第4端部は、第4グループ32Dのトナー側クロック端子32cと電気的に接続される。したがって、ドラム回路基板15では、本体側クロック端子31cに入力されたクロック信号が、CPU37を介して、4つのトナー側クロック端子32cへ供給される。このように、本体側クロック端子31cを共通化することによって、本体側端子31の数を低減できる。
The clock relay line 33c includes a main body side clock relay line 331c and a toner side clock relay line 332c. The number of clock relay lines 331c on the main body side of this embodiment is one. The number of the toner side clock relay lines 332c is one. One end of the clock relay line 331c on the main body side is electrically connected to the clock terminal 31c on the main body side. The other end of the clock relay line 331c on the main body side is electrically connected to the CPU 37. One end of the toner side clock relay line 332c is electrically connected to the CPU 37. The other end of the toner side clock relay line 332c branches into four. Specifically, the other end of the toner-side clock relay line 332c includes a first end, a second end, a third end, and a fourth end. The first end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the first group 32A. The second end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the second group 32B. The third end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the third group 32C. The fourth end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the fourth group 32D. Therefore, in the drum circuit board 15, the clock signal input to the main body side clock terminal 31c is supplied to the four toner side clock terminals 32c via the CPU 37. By sharing the clock terminals 31c on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
信号中継線33dは、本体側信号中継線331dと、トナー側信号中継線332dとを含む。本実施形態の本体側信号中継線331dの数は1つである。トナー側信号中継線332dの数は1つである。本体側信号中継線331dの一方の端部は、本体側信号端子31dと電気的に接続される。本体側信号中継線331dの他方の端部は、CPU37と電気的に接続される。トナー側信号中継線332dの一方の端部は、CPU37と電気的に接続される。トナー側信号中継線332dの他方の端部は、4つに分岐する。具体的には、トナー側信号中継線332dの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部とを含む。トナー側信号中継線332dの第1端部は、第1グループ32Aのトナー側信号端子32dと電気的に接続される。トナー側信号中継線332dの第2端部は、第2グループ32Bのトナー側信号端子32dと電気的に接続される。トナー側信号中継線332dの第3端部は、第3グループ32Cのトナー側信号端子32dと電気的に接続される。トナー側信号中継線332dの第4端部は、第4グループ32Dのトナー側信号端子32dと電気的に接続される。したがって、ドラム回路基板15では、1つの本体側信号端子31dに入力された信号が、CPU37を介して、4つのトナー側信号端子32dへ供給される。このように、本体側信号端子31dを共通化することによって、本体側端子31の数を低減できる。
The signal relay line 33d includes a main body side signal relay line 331d and a toner side signal relay line 332d. The number of signal relay lines 331d on the main body side of the present embodiment is one. The number of toner-side signal relay lines 332d is one. One end of the main body side signal relay line 331d is electrically connected to the main body side signal terminal 31d. The other end of the main body side signal relay line 331d is electrically connected to the CPU 37. One end of the toner side signal relay line 332d is electrically connected to the CPU 37. The other end of the toner side signal relay line 332d branches into four. Specifically, the other end of the toner-side signal relay line 332d includes a first end, a second end, a third end, and a fourth end. The first end of the toner-side signal relay line 332d is electrically connected to the toner-side signal terminal 32d of the first group 32A. The second end of the toner-side signal relay line 332d is electrically connected to the toner-side signal terminal 32d of the second group 32B. The third end of the toner-side signal relay line 332d is electrically connected to the toner-side signal terminal 32d of the third group 32C. The fourth end of the toner-side signal relay line 332d is electrically connected to the toner-side signal terminal 32d of the fourth group 32D. Therefore, in the drum circuit board 15, the signal input to one main body side signal terminal 31d is supplied to the four toner side signal terminals 32d via the CPU 37. By sharing the signal terminals 31d on the main body side in this way, the number of terminals 31 on the main body side can be reduced.
<8-4.CPUおよびトランジスタアレイについて>
CPU(Central Processing Unit)37は、プログラムに従ってアドレス信号を出力するプロセッサである。本実施形態では、CPU37とドラムメモリ151とが、単一のチップとして一体化されている。ただし、CPU37とドラムメモリ151とは、別体であってもよい。ドラムメモリ151には、CPU37により読み取り可能なプログラムが、記憶されている。プログラムは、ドラムカートリッジ1の製品としての出荷時に、既にドラムメモリ151に記憶されていてもよい。あるいは、プログラムは、画像形成装置100の本体メモリ106に記憶されていて、画像形成装置100の電源を入れたときに、本体メモリ106から読み出されて、ドラムメモリ151に記憶されてもよい。
<8-4. About CPU and transistor array>
The CPU (Central Processing Unit) 37 is a processor that outputs an address signal according to a program. In this embodiment, the CPU 37 and the drum memory 151 are integrated as a single chip. However, the CPU 37 and the drum memory 151 may be separate bodies. A program readable by the CPU 37 is stored in the drum memory 151. The program may already be stored in the drum memory 151 at the time of shipment of the drum cartridge 1 as a product. Alternatively, the program may be stored in the main body memory 106 of the image forming apparatus 100, read from the main body memory 106 when the power of the image forming apparatus 100 is turned on, and stored in the drum memory 151.
CPU37は、制御部102から、本体側信号端子31dを介して、データ信号を受信する。また、CPU37は、受信したデータ信号を、4つのトナー側信号端子32dへ送信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。また、CPU37は、ドラムメモリ151から読み出されたプログラムに従って、アドレス信号を生成する。そして、CPU37は、生成されたアドレス信号を、トランジスタアレイ35へ送信する。アドレス信号は、通信先を指定するための信号である。
The CPU 37 receives a data signal from the control unit 102 via the main body side signal terminal 31d. Further, the CPU 37 transmits the received data signal to the four toner side signal terminals 32d. The data signal is a signal indicating various information to be sent to the communication destination. Further, the CPU 37 generates an address signal according to the program read from the drum memory 151. Then, the CPU 37 transmits the generated address signal to the transistor array 35. The address signal is a signal for designating a communication destination.
トランジスタアレイ35は、電圧線の接続を切り替えるスイッチ回路である。トランジスタアレイ35は、制御部102から、本体側電圧端子31aを介して、電源電圧の供給を受ける。また、トランジスタアレイ35は、CPU37から、アドレス信号を受信する。トランジスタアレイ35は、受信したアドレス信号に応じて、4つのトナー側信号端子32dのうち、通信先となるトナー側信号端子32dを切り替える。そして、トランジスタアレイ35は、通信先として選択されたトナー側信号端子32dへ、電源電圧を供給する。
The transistor array 35 is a switch circuit for switching the connection of voltage lines. The transistor array 35 receives power supply voltage from the control unit 102 via the main body side voltage terminal 31a. Further, the transistor array 35 receives an address signal from the CPU 37. The transistor array 35 switches the toner side signal terminal 32d, which is the communication destination, out of the four toner side signal terminals 32d according to the received address signal. Then, the transistor array 35 supplies the power supply voltage to the toner side signal terminal 32d selected as the communication destination.
すなわち、トランジスタアレイ35は、4つのトナーメモリ241のうち、通信先として指定されたトナーメモリ241にのみ、電源電圧を供給する。4つのトナーメモリ241は、それぞれ、電源電圧の供給時にのみ、CPU37から送信されるデータ信号を受信する。したがって、4つのトナーメモリ241のうち、指定された通信先に必要なデータ信号を送ることができる。このようにすれば、4つのトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
That is, the transistor array 35 supplies the power supply voltage only to the toner memory 241 designated as the communication destination among the four toner memories 241. Each of the four toner memories 241 receives a data signal transmitted from the CPU 37 only when the power supply voltage is supplied. Therefore, the necessary data signal can be sent to the designated communication destination among the four toner memories 241. By doing so, it is not necessary to separately prepare the main body side signal terminal 31d for each of the four toner side signal terminals 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
特に、本実施形態のドラム回路基板15は、アドレス信号とデータ信号とを、1つの本体側信号端子31dを介して受信する。これにより、本体側信号端子31dの数を、より減らすことができる。また、制御部102の信号端子104dの数も、より減らすことができる。
In particular, the drum circuit board 15 of the present embodiment receives an address signal and a data signal via one main body side signal terminal 31d. As a result, the number of signal terminals 31d on the main body side can be further reduced. Further, the number of signal terminals 104d of the control unit 102 can be further reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図22の例では、本体側信号端子31dの数が1つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図22の例では、制御部102の信号端子104dの数が1つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 22 of the present embodiment, the number of main body side signal terminals 31d is large. Only one is needed. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 22 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only one is needed.
<8-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図22のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図22のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図22のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
<8-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 22, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 22, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 22, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図22のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図22のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図22のように、4つのトナー回路基板24へ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 22, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 22, the ground voltage to be supplied to the four toner circuit boards 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 22, the clock signals to be supplied to the four toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<9.第9実施形態>
図23は、第9実施形態の制御部102、ドラム回路基板15、および4つのトナー回路基板24の間の電気的接続を示したブロック図である。図23の例では、ドラムカートリッジ1は、ドラム回路基板15と、マルチプレクサ34と、CPU37とを有する。ドラム回路基板15は、複数の本体側端子31と、複数のトナー側端子32と、複数の中継線33と、マルチプレクサ34と、CPU37とを有する。マルチプレクサ34およびCPU37は、ドラム回路基板15上に位置する。
<9. 9th Embodiment>
FIG. 23 is a block diagram showing an electrical connection between the control unit 102, the drum circuit board 15, and the four toner circuit boards 24 of the ninth embodiment. In the example of FIG. 23, the drum cartridge 1 has a drum circuit board 15, a multiplexer 34, and a CPU 37. The drum circuit board 15 has a plurality of main body side terminals 31, a plurality of toner side terminals 32, a plurality of relay lines 33, a multiplexer 34, and a CPU 37. The multiplexer 34 and the CPU 37 are located on the drum circuit board 15.
<9-1.本体側端子について>
本体側端子31は、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、上述した第1電気端子13を介して、制御部102の端子104と、電気的に接続される。これにより、ドラム回路基板15と制御部102とが、電気的に接続される。図23に示すように、本実施形態の本体側端子31の数は複数であり、具体的には4つである。より具体的には、本体側電圧端子31aの数は1つであり、本体側接地端子31bの数は1つであり、本体側クロック端子31cの数は1つであり、本体側信号端子31dの数は1つである。
<9-1. About the terminal on the main unit>
The main body side terminal 31 is electrically connected to the terminal 104 of the control unit 102 via the above-mentioned first electric terminal 13 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. .. As a result, the drum circuit board 15 and the control unit 102 are electrically connected. As shown in FIG. 23, the number of main body side terminals 31 of this embodiment is a plurality, specifically four. More specifically, the number of main body side voltage terminals 31a is one, the number of main body side ground terminals 31b is one, the number of main body side clock terminals 31c is one, and the number of main body side signal terminals 31d. The number of is one.
本体側電圧端子31aは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の電圧端子104aと、電気的に接続される。これにより、制御部102からドラム回路基板15に、電源電圧が供給される。
The main body side voltage terminal 31a is electrically connected to the voltage terminals 104a of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the power supply voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側接地端子31bは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の接地端子104bと、電気的に接続される。これにより、制御部102からドラム回路基板15に、接地電圧が供給される。
The main body side ground terminal 31b is electrically connected to the ground terminals 104b of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the ground voltage is supplied from the control unit 102 to the drum circuit board 15.
本体側クロック端子31cは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104のクロック端子104cと、電気的に接続される。これにより、制御部102からドラム回路基板15に、一定の時間間隔でクロック信号が供給される。
The clock terminal 31c on the main body side is electrically connected to the clock terminals 104c of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. As a result, the clock signal is supplied from the control unit 102 to the drum circuit board 15 at regular time intervals.
本体側信号端子31dは、画像形成装置100の本体ケーシング101にドラムカートリッジ1が装着された状態において、制御部102の複数の端子104の信号端子104dと、電気的に接続される。これにより、制御部102とドラム回路基板15との間において、種々の情報を示す信号を送受信することが可能となる。
The main body side signal terminal 31d is electrically connected to the signal terminals 104d of the plurality of terminals 104 of the control unit 102 in a state where the drum cartridge 1 is mounted on the main body casing 101 of the image forming apparatus 100. This makes it possible to transmit and receive signals indicating various information between the control unit 102 and the drum circuit board 15.
<9-2.トナー側端子について>
トナー側端子32は、ドラムカートリッジ1のフレーム12に4つのトナーカートリッジ2が装着された状態において、上述した第2電気端子14を介して、トナーカートリッジ2のトナー回路基板24と電気的に接続される。これにより、ドラム回路基板15とトナー回路基板24とが、電気的に接続される。図23に示すように、本実施形態のトナー側端子32の数は複数であり、具体的には16個である。
<9-2. Toner side terminals >
The toner side terminal 32 is electrically connected to the toner circuit board 24 of the toner cartridge 2 via the second electric terminal 14 described above in a state where the four toner cartridges 2 are mounted on the frame 12 of the drum cartridge 1. Toner. As a result, the drum circuit board 15 and the toner circuit board 24 are electrically connected. As shown in FIG. 23, the number of toner-side terminals 32 in this embodiment is a plurality, specifically 16.
16個のトナー側端子32は、4つのトナー側端子32を有する第1グループ32Aと、他の4つのトナー側端子32を有する第2グループ32Bと、他の4つのトナー側端子32を有する第3グループ32Cと、他の4つのトナー側端子32を有する第4グループ32Dと、を含む。
The 16 toner-side terminals 32 have a first group 32A having four toner-side terminals 32, a second group 32B having four other toner-side terminals 32, and a second group having four other toner-side terminals 32. Includes 3 group 32C and 4th group 32D having 4 other toner side terminals 32.
第1グループ32Aの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第1トナーカートリッジ2Aが装着された状態において、第1トナー回路基板24Aと電気的に接続される。第2グループ32Bの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第2トナーカートリッジ2Bが装着された状態において、第2トナー回路基板24Bと電気的に接続される。第3グループ32Cの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第3トナーカートリッジ2Cが装着された状態において、第3トナー回路基板24Cと電気的に接続される。第4グループ32Dの4つのトナー側端子32は、ドラムカートリッジ1のフレーム12に第4トナーカートリッジ2Dが装着された状態において、第4トナー回路基板24Dと電気的に接続される。
The four toner-side terminals 32 of the first group 32A are electrically connected to the first toner circuit board 24A in a state where the first toner cartridge 2A is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the second group 32B are electrically connected to the second toner circuit board 24B in a state where the second toner cartridge 2B is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the third group 32C are electrically connected to the third toner circuit board 24C in a state where the third toner cartridge 2C is mounted on the frame 12 of the drum cartridge 1. The four toner-side terminals 32 of the fourth group 32D are electrically connected to the fourth toner circuit board 24D in a state where the fourth toner cartridge 2D is mounted on the frame 12 of the drum cartridge 1.
各グループの4つのトナー側端子32は、1つのトナー側電圧端子32a、1つのトナー側接地端子32b、1つのトナー側クロック端子32c、および1つのトナー側信号端子32dを含む。
The four toner-side terminals 32 of each group include one toner-side voltage terminal 32a, one toner-side ground terminal 32b, one toner-side clock terminal 32c, and one toner-side signal terminal 32d.
トナー側電圧端子32aは、後述する電圧中継線33a、CPU37、および電源回路38を介して、本体側電圧端子31aと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側電圧端子32aは、トナー回路基板24の4つの端子242の電圧端子242aと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、電源電圧が供給される。
The toner side voltage terminal 32a is electrically connected to the main body side voltage terminal 31a via a voltage relay line 33a, a CPU 37, and a power supply circuit 38, which will be described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side voltage terminal 32a is electrically connected to the voltage terminals 242a of the four terminals 242 of the toner circuit board 24. As a result, the power supply voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側接地端子32bは、後述する接地中継線33bを介して、本体側接地端子31bと電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側接地端子32bは、トナー回路基板24の4つの端子242の接地端子242bと、電気的に接続される。これにより、制御部102からドラム回路基板15を介してトナー回路基板24に、接地電圧が供給される。
The toner side ground terminal 32b is electrically connected to the main body side ground terminal 31b via a ground relay line 33b described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side ground terminal 32b is electrically connected to the ground terminal 242b of the four terminals 242 of the toner circuit board 24. As a result, the ground voltage is supplied from the control unit 102 to the toner circuit board 24 via the drum circuit board 15.
トナー側クロック端子32cは、後述するクロック中継線33cを介して、CPU37と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側クロック端子32cは、トナー回路基板24の4つの端子242のクロック端子242cと、電気的に接続される。
The toner side clock terminal 32c is electrically connected to the CPU 37 via a clock relay line 33c described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side clock terminal 32c is electrically connected to the clock terminals 242c of the four terminals 242 of the toner circuit board 24.
トナー側信号端子32dは、後述する信号中継線33dを介して、マルチプレクサ34と電気的に接続される。また、ドラムカートリッジ1のフレーム12にトナーカートリッジ2が装着された状態において、トナー側信号端子32dは、トナー回路基板24の4つの端子242の信号端子242dと、電気的に接続される。
The toner side signal terminal 32d is electrically connected to the multiplexer 34 via a signal relay line 33d described later. Further, in a state where the toner cartridge 2 is mounted on the frame 12 of the drum cartridge 1, the toner side signal terminal 32d is electrically connected to the signal terminals 242d of the four terminals 242 of the toner circuit board 24.
<9-3.中継線ついて>
図23に示すように、本実施形態の中継線33は、電圧中継線33a、接地中継線33b、クロック中継線33c、および信号中継線33dを含む。具体的には、電圧中継線33aの数は複数であり、接地中継線33bの数は1つであり、クロック中継線33cの数は複数であり、信号中継線33dの数は複数である。
<9-3. About the relay line>
As shown in FIG. 23, the relay line 33 of the present embodiment includes a voltage relay line 33a, a ground relay line 33b, a clock relay line 33c, and a signal relay line 33d. Specifically, the number of voltage relay lines 33a is plural, the number of ground relay lines 33b is one, the number of clock relay lines 33c is plural, and the number of signal relay lines 33d is plural.
電圧中継線33aは、本体側電圧中継線331aと、トナー側電圧中継線332aとを含む。本実施形態の本体側電圧中継線331aの数は1つである。トナー側電圧中継線332aの数は1つである。本体側電圧中継線331aの一方の端部は、本体側電圧端子31aと電気的に接続される。本体側電圧中継線331aの他方の端部は、2つに分岐する。具体的には、本体側電圧中継線331aの他方の端部は、第1端部と、第2端部とを含む。本体側電圧中継線331aの第1端部は、CPU37と電気的に接続される。本体側電圧中継線331aの第2端部は、電源回路38と電気的に接続される。したがって、ドラム回路基板15では、本体側電圧端子31aに入力された電源電圧が、CPU37および電源回路38へ供給される。
The voltage relay line 33a includes a main body side voltage relay line 331a and a toner side voltage relay line 332a. The number of main body side voltage relay lines 331a of this embodiment is one. The number of toner-side voltage relay lines 332a is one. One end of the main body side voltage relay line 331a is electrically connected to the main body side voltage terminal 31a. The other end of the main body side voltage relay line 331a branches into two. Specifically, the other end of the main body side voltage relay line 331a includes a first end and a second end. The first end of the main body side voltage relay line 331a is electrically connected to the CPU 37. The second end of the main body side voltage relay line 331a is electrically connected to the power supply circuit 38. Therefore, in the drum circuit board 15, the power supply voltage input to the main body side voltage terminal 31a is supplied to the CPU 37 and the power supply circuit 38.
CPU37と電源回路38とは、電気的に接続されている。また、トナー側電圧中継線332aの一方の端部は、電源回路38と電気的に接続される。トナー側電圧中継線332aの他方の端部は、5つに分岐する。具体的には、トナー側電圧中継線332aの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部とを含む。トナー側電圧中継線332aの第1端部は、第1グループ32Aのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第2端部は、第2グループ32Bのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第3端部は、第3グループ32Cのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第4端部は、第4グループ32Dのトナー側電圧端子32aと電気的に接続される。トナー側電圧中継線332aの第5端部は、マルチプレクサ34と電気的に接続される。したがって、ドラム回路基板15では、電源回路38から出力される電源電圧が、4つのトナー側電圧端子32aおよびマルチプレクサ34へ供給される。
The CPU 37 and the power supply circuit 38 are electrically connected to each other. Further, one end of the toner side voltage relay line 332a is electrically connected to the power supply circuit 38. The other end of the toner side voltage relay line 332a branches into five. Specifically, the other end of the toner-side voltage relay line 332a includes a first end, a second end, a third end, a fourth end, and a fifth end. The first end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the first group 32A. The second end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the second group 32B. The third end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the third group 32C. The fourth end of the toner-side voltage relay line 332a is electrically connected to the toner-side voltage terminal 32a of the fourth group 32D. The fifth end of the toner-side voltage relay line 332a is electrically connected to the multiplexer 34. Therefore, in the drum circuit board 15, the power supply voltage output from the power supply circuit 38 is supplied to the four toner side voltage terminals 32a and the multiplexer 34.
接地中継線33bの一方の端部は、本体側接地端子31bと電気的に接続される。接地中継線33bの他方の端部は、6つに分岐する。具体的には、接地中継線33bの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部と、第5端部と、第6端部とを含む。接地中継線33bの第1端部は、第1グループ32Aのトナー側接地端子32bと電気的に接続される。接地中継線33bの第2端部は、第2グループ32Bのトナー側接地端子32bと電気的に接続される。接地中継線33bの第3端部は、第3グループ32Cのトナー側接地端子32bと電気的に接続される。接地中継線33bの第4端部は、第4グループ32Dのトナー側接地端子32bと電気的に接続される。接地中継線33bの第5端部は、CPU37と電気的に接続される。接地中継線33bの第6端部は、マルチプレクサ34と電気的に接続される。したがって、ドラム回路基板15では、本体側接地端子31bに入力された接地電圧が、4つのトナー側接地端子32b、CPU37、およびマルチプレクサ34へ供給される。このように、本体側接地端子31bを共通化することによって、本体側端子31の数を低減できる。
One end of the ground relay line 33b is electrically connected to the main body side ground terminal 31b. The other end of the ground relay line 33b branches into six. Specifically, the other end of the ground relay line 33b is the first end, the second end, the third end, the fourth end, the fifth end, and the sixth end. And include. The first end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the first group 32A. The second end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the second group 32B. The third end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the third group 32C. The fourth end of the ground relay line 33b is electrically connected to the toner side ground terminal 32b of the fourth group 32D. The fifth end of the ground relay line 33b is electrically connected to the CPU 37. The sixth end of the ground relay line 33b is electrically connected to the multiplexer 34. Therefore, in the drum circuit board 15, the ground voltage input to the main body side ground terminal 31b is supplied to the four toner side ground terminals 32b, the CPU 37, and the multiplexer 34. By sharing the main body side ground terminal 31b in this way, the number of main body side terminals 31 can be reduced.
クロック中継線33cは、本体側クロック中継線331cと、トナー側クロック中継線332cとを含む。本実施形態の本体側クロック中継線331cの数は1つである。トナー側クロック中継線332cの数は1つである。本体側クロック中継線331cの一方の端部は、本体側クロック端子31cと電気的に接続される。本体側クロック中継線331cの他方の端部は、CPU37と電気的に接続される。トナー側クロック中継線332cの一方の端部は、CPU37と電気的に接続される。トナー側クロック中継線332cの他方の端部は、4つに分岐する。具体的には、トナー側クロック中継線332cの他方の端部は、第1端部と、第2端部と、第3端部と、第4端部とを含む。トナー側クロック中継線332cの第1端部は、第1グループ32Aのトナー側クロック端子32cと電気的に接続される。トナー側クロック中継線332cの第2端部は、第2グループ32Bのトナー側クロック端子32cと電気的に接続される。トナー側クロック中継線332cの第3端部は、第3グループ32Cのトナー側クロック端子32cと電気的に接続される。トナー側クロック中継線332cの第4端部は、第4グループ32Dのトナー側クロック端子32cと電気的に接続される。したがって、ドラム回路基板15では、CPU37から出力されたクロック信号が、4つのトナー側クロック端子32cへ供給される。
The clock relay line 33c includes a main body side clock relay line 331c and a toner side clock relay line 332c. The number of clock relay lines 331c on the main body side of this embodiment is one. The number of the toner side clock relay lines 332c is one. One end of the clock relay line 331c on the main body side is electrically connected to the clock terminal 31c on the main body side. The other end of the clock relay line 331c on the main body side is electrically connected to the CPU 37. One end of the toner side clock relay line 332c is electrically connected to the CPU 37. The other end of the toner side clock relay line 332c branches into four. Specifically, the other end of the toner-side clock relay line 332c includes a first end, a second end, a third end, and a fourth end. The first end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the first group 32A. The second end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the second group 32B. The third end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the third group 32C. The fourth end of the toner-side clock relay line 332c is electrically connected to the toner-side clock terminal 32c of the fourth group 32D. Therefore, in the drum circuit board 15, the clock signal output from the CPU 37 is supplied to the four toner-side clock terminals 32c.
信号中継線33dは、本体側信号中継線331dと、トナー側信号中継線332dとを含む。本実施形態の本体側信号中継線331dの数は1つである。トナー側信号中継線332dの数は複数であり、具体的には4つである。本体側信号中継線331dの一方の端部は、本体側信号端子31dと電気的に接続される。本体側信号中継線331dの他方の端部は、CPU37と電気的に接続される。トナー側信号中継線332dの一方の端部は、マルチプレクサ34と電気的に接続される。トナー側信号中継線332dの他方の端部は、トナー側信号端子32dと電気的に接続される。
The signal relay line 33d includes a main body side signal relay line 331d and a toner side signal relay line 332d. The number of signal relay lines 331d on the main body side of the present embodiment is one. The number of toner-side signal relay lines 332d is plural, specifically four. One end of the main body side signal relay line 331d is electrically connected to the main body side signal terminal 31d. The other end of the main body side signal relay line 331d is electrically connected to the CPU 37. One end of the toner-side signal relay line 332d is electrically connected to the multiplexer 34. The other end of the toner-side signal relay line 332d is electrically connected to the toner-side signal terminal 32d.
CPU37とマルチプレクサ34とは、電気的に接続されている。
The CPU 37 and the multiplexer 34 are electrically connected to each other.
<9-4.CPUおよびマルチプレクサについて>
CPU(Central Processing Unit)37は、プログラムに従ってアドレス信号を出力するプロセッサである。本実施形態では、CPU37とドラムメモリ151とが、単一のチップとして一体化されている。ただし、CPU37とドラムメモリ151とは、別体であってもよい。ドラムメモリ151には、CPU37により読み取り可能なプログラムが、記憶されている。プログラムは、ドラムカートリッジ1の製品としての出荷時に、既にドラムメモリ151に記憶されていてもよい。あるいは、プログラムは、画像形成装置100の本体メモリ106に記憶されていて、画像形成装置100の電源を入れたときに、本体メモリ106から読み出されて、ドラムメモリ151に記憶されてもよい。
<9-4. About CPU and multiplexer>
The CPU (Central Processing Unit) 37 is a processor that outputs an address signal according to a program. In this embodiment, the CPU 37 and the drum memory 151 are integrated as a single chip. However, the CPU 37 and the drum memory 151 may be separate bodies. A program readable by the CPU 37 is stored in the drum memory 151. The program may already be stored in the drum memory 151 at the time of shipment of the drum cartridge 1 as a product. Alternatively, the program may be stored in the main body memory 106 of the image forming apparatus 100, read from the main body memory 106 when the power of the image forming apparatus 100 is turned on, and stored in the drum memory 151.
CPU37は、制御部102から、本体側信号端子31dを介して、データ信号を受信する。また、CPU37は、受信したデータ信号を、マルチプレクサ34へ送信する。データ信号は、通信先へ送るべき種々の情報を示す信号である。また、CPU37は、ドラムメモリ151から読み出されたプログラムに従って、アドレス信号を生成する。そして、CPU37は、生成されたアドレス信号を、マルチプレクサ34へ送信する。アドレス信号は、通信先を指定するための信号である。
The CPU 37 receives a data signal from the control unit 102 via the main body side signal terminal 31d. Further, the CPU 37 transmits the received data signal to the multiplexer 34. The data signal is a signal indicating various information to be sent to the communication destination. Further, the CPU 37 generates an address signal according to the program read from the drum memory 151. Then, the CPU 37 transmits the generated address signal to the multiplexer 34. The address signal is a signal for designating a communication destination.
マルチプレクサ34は、信号線の接続を切り替えるスイッチ回路である。マルチプレクサ34は、CPU37からアドレス信号を受信する。そして、マルチプレクサ34は、受信したアドレス信号に応じて、4つのトナー側信号端子32dのうち、通信先となるトナー側信号端子32dを切り替える。すなわち、マルチプレクサ34は、CPU37によって制御される。また、マルチプレクサ34は、CPU37からデータ信号を受信する。そして、マルチプレクサ34は、受信したデータ信号を、通信先として指定されたトナー側信号端子32dへ出力する。
The multiplexer 34 is a switch circuit for switching the connection of signal lines. The multiplexer 34 receives an address signal from the CPU 37. Then, the multiplexer 34 switches the toner side signal terminal 32d which is the communication destination among the four toner side signal terminals 32d according to the received address signal. That is, the multiplexer 34 is controlled by the CPU 37. Further, the multiplexer 34 receives a data signal from the CPU 37. Then, the multiplexer 34 outputs the received data signal to the toner side signal terminal 32d designated as the communication destination.
このように、CPU37およびマルチプレクサ34を用いれば、4つのトナーメモリ241の中から、通信先となるトナーメモリ241を切り替えて、データ信号を出力できる。このため、4つのトナー側信号端子32dのそれぞれに対して、本体側信号端子31dを個別に用意する必要がない。したがって、本体側信号端子31dの数を減らすことができる。また、制御部102の信号端子104dの数も、減らすことができる。
In this way, if the CPU 37 and the multiplexer 34 are used, the toner memory 241 that is the communication destination can be switched from the four toner memories 241 and a data signal can be output. Therefore, it is not necessary to separately prepare the main body side signal terminal 31d for each of the four toner side signal terminals 32d. Therefore, the number of signal terminals 31d on the main body side can be reduced. Further, the number of signal terminals 104d of the control unit 102 can also be reduced.
具体的には、第1実施形態の図6の例では、本体側信号端子31dが5つ必要であったのに対し、本実施形態の図23の例では、本体側信号端子31dの数が1つで済む。また、第1実施形態の図6の例では、制御部102の信号端子104dが5つ必要であったのに対し、本実施形態の図23の例では、制御部102の信号端子104dの数が1つで済む。
Specifically, in the example of FIG. 6 of the first embodiment, five main body side signal terminals 31d are required, whereas in the example of FIG. 23 of the present embodiment, the number of main body side signal terminals 31d is large. Only one is needed. Further, in the example of FIG. 6 of the first embodiment, five signal terminals 104d of the control unit 102 are required, whereas in the example of FIG. 23 of the present embodiment, the number of signal terminals 104d of the control unit 102 is required. Only one is needed.
<9-5.ドラム回路基板による情報の中継について>
本実施形態においても、制御部102とトナー回路基板24とは、ドラム回路基板15により中継される。このため、制御部102に対して、ドラム回路基板15とトナー回路基板24とを、それぞれ直接接続する場合よりも、端子の数を減らすことができる。例えば、図23のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図23のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図23のように、ドラム回路基板15のドラムメモリ151とトナー回路基板24のトナーメモリ241とへ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数を減らすことができる。
<9-5. About relaying information by drum circuit board>
Also in this embodiment, the control unit 102 and the toner circuit board 24 are relayed by the drum circuit board 15. Therefore, the number of terminals can be reduced as compared with the case where the drum circuit board 15 and the toner circuit board 24 are directly connected to the control unit 102. For example, as shown in FIG. 23, the power supply voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 23, the ground voltage to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side ground terminal 31b. Further, as shown in FIG. 23, a clock signal to be supplied to the drum memory 151 of the drum circuit board 15 and the toner memory 241 of the toner circuit board 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be reduced.
特に、本実施形態のように、トナー回路基板24が複数存在する場合、制御部102と複数のトナー回路基板24とを、ドラム回路基板15により中継することによって、端子の数をより減らすことができる。例えば、図23のように、4つのトナー回路基板24へ供給すべき電源電圧を、1つの本体側電圧端子31aから出力できる。また、図23のように、4つのトナー回路基板24へ供給すべき接地電圧を、1つの本体側接地端子31bから出力できる。また、図23のように、4つのトナー回路基板24へ供給すべきクロック信号を、1つの本体側クロック端子31cから出力できる。これにより、制御部102の端子104の数をより減らすことができる。
In particular, when a plurality of toner circuit boards 24 are present as in the present embodiment, the number of terminals can be further reduced by relaying the control unit 102 and the plurality of toner circuit boards 24 by the drum circuit board 15. can. For example, as shown in FIG. 23, the power supply voltage to be supplied to the four toner circuit boards 24 can be output from one main body side voltage terminal 31a. Further, as shown in FIG. 23, the grounding voltage to be supplied to the four toner circuit boards 24 can be output from one main body side grounding terminal 31b. Further, as shown in FIG. 23, the clock signals to be supplied to the four toner circuit boards 24 can be output from one main body side clock terminal 31c. As a result, the number of terminals 104 of the control unit 102 can be further reduced.
<10.変形例>
以上、本発明の第1実施形態~第9実施形態について説明したが、本発明は上記の実施形態に限定されるものではない。
<10. Modification example>
Although the first to ninth embodiments of the present invention have been described above, the present invention is not limited to the above-mentioned embodiments.
上記の各実施形態における構造、回路構成、および処理手順は、あくまで例示である。上記の各実施形態に登場した種々の要素を、本発明の趣旨を逸脱しない範囲で、他の公知の要素に置き換えてもよい。また、上記の各実施形態に登場した種々の要素を、矛盾が生じない範囲で、適宜に組み合わせてもよい。
The structure, circuit configuration, and processing procedure in each of the above embodiments are merely examples. The various elements appearing in each of the above embodiments may be replaced with other known elements without departing from the spirit of the present invention. In addition, various elements appearing in each of the above embodiments may be appropriately combined as long as there is no contradiction.