JP7026717B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7026717B2 JP7026717B2 JP2020065499A JP2020065499A JP7026717B2 JP 7026717 B2 JP7026717 B2 JP 7026717B2 JP 2020065499 A JP2020065499 A JP 2020065499A JP 2020065499 A JP2020065499 A JP 2020065499A JP 7026717 B2 JP7026717 B2 JP 7026717B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- film
- oxide semiconductor
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
装置に関する。
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、
半導体装置を有している場合がある。
ンジスタ(FET)、または薄膜トランジスタ(TFT)ともいう)を構成する技術が注
目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
てトランジスタを作製する技術が開示されている(特許文献1参照)。また、自己整列ト
ップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている(特
許文献2参照)。
絶縁層を用い、該酸化物半導体層の酸素欠損を低減する半導体装置が開示されている(特
許文献3参照)。
造ともいう)またはスタガ型(トップゲート構造ともいう)等が挙げられる。酸化物半導
体膜を有するトランジスタを表示装置に適用する場合、スタガ型のトランジスタよりも逆
スタガ型のトランジスタの方が、作製工程が比較的簡単であり製造コストを抑えられるた
め、利用される場合が多い。しかしながら、表示装置の画面の大型化、または表示装置の
画質の高精細化(例えば、4k×2k(水平方向画素数=3840画素、垂直方向画素数
=2160画素)または8k×4k(水平方向画素数=7680画素、垂直方向画素数=
4320画素)に代表される高精細な表示装置)が進むと、逆スタガ型のトランジスタで
は、ゲート電極とソース電極及びドレイン電極との間の寄生容量があるため、該寄生容量
によって信号遅延等が大きくなり、表示装置の画質が劣化するという問題があった。そこ
で、酸化物半導体膜を有するスタガ型のトランジスタについて、安定した半導体特性及び
高い信頼性を有する構造の開発が望まれている。
導体膜のチャネル領域中に形成される酸素欠損は、トランジスタ特性に影響を与えるため
問題となる。例えば、酸化物半導体膜のチャネル領域中に酸素欠損が形成されると、該酸
素欠損に起因してキャリアが生成される。酸化物半導体膜のチャネル領域中にキャリアが
生成されると、酸化物半導体膜をチャネル領域に有するトランジスタの電気特性の変動、
代表的にはしきい値電圧のシフトが生じる。また、トランジスタごとに電気特性がばらつ
くという問題がある。したがって、酸化物半導体膜のチャネル領域においては、酸素欠損
が少ないほど好ましい。一方で、酸化物半導体膜をチャネル領域に用いるトランジスタに
おいて、ソース電極及びドレイン電極と接する酸化物半導体膜としては、ソース電極及び
ドレイン電極との接触抵抗を低減するために酸素欠損が多く、抵抗が低い方が好ましい。
気特性の変動を抑制すると共に、信頼性を向上させることを課題の1つとする。または、
本発明の一態様は、酸化物半導体を有するスタガ型のトランジスタを提供することを課題
の1つとする。または、本発明の一態様は、酸化物半導体を有するオン電流が大きいトラ
ンジスタを提供することを課題の1つとする。または、本発明の一態様は、酸化物半導体
を有するオフ電流が小さいトランジスタを提供することを課題の1つとする。または、本
発明の一態様は、消費電力が低減された半導体装置を提供することを課題の1つとする。
または、本発明の一態様は、新規な半導体装置を提供することを課題の1つとする。
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
のゲート電極と、第1のゲート電極上の第1のゲート絶縁膜と、第1のゲート絶縁膜上の
第1の酸化物半導体膜と、第1の酸化物半導体膜上の第2のゲート絶縁膜と、第2のゲー
ト絶縁膜上の第2の酸化物半導体膜と、を有し、第1の酸化物半導体膜は、第2の酸化物
半導体膜が重畳するチャネル領域と、チャネル領域に接して設けられるソース領域と、チ
ャネル領域に接して設けられるドレイン領域と、を有し、チャネル領域は、第1の層と、
第1の層の上面と接し、且つ第1の層のチャネル幅方向の側面を覆う第2の層と、を有し
、第2の酸化物半導体膜は、第1の酸化物半導体膜よりもキャリア密度が高い半導体装置
である。
タは、第1のゲート電極と、第1のゲート電極上の第1のゲート絶縁膜と、第1のゲート
絶縁膜上の第1の酸化物半導体膜と、第1の酸化物半導体膜上の第2のゲート絶縁膜と、
第2のゲート絶縁膜上の第2の酸化物半導体膜と、を有し、第1の酸化物半導体膜は、第
2の酸化物半導体膜が重畳するチャネル領域と、チャネル領域に接して設けられるソース
領域と、チャネル領域に接して設けられるドレイン領域と、を有し、第1の酸化物半導体
膜は、第2の酸化物半導体膜が重畳するチャネル領域と、第2の絶縁膜が接するソース領
域と、第2の絶縁膜が接するドレイン領域と、を有し、チャネル領域は、第1の層と、第
1の層の上面と接し、且つ第1の層のチャネル幅方向の側面を覆う第2の層と、第1の層
の下面と接する第3の層と、を有し、第2の酸化物半導体膜は、第1の酸化物半導体膜よ
りもキャリア密度が高い半導体装置である。
と、絶縁膜に設けられた開口部を介して、ソース領域に接続するソース電極と、絶縁膜に
設けられた開口部を介して、ドレイン領域に接続するドレイン電極と、を有すると好まし
い。
、フッ素、リン、硫黄、または希ガスの1以上を有すると好ましい。
か一方または双方は、Inと、Znと、M(MはAl、Ga、Y、またはSn)と、を有
すると好ましい。また、上記態様において、第1の酸化物半導体膜、及び第2の酸化物半
導体膜のいずれか一方または双方は、結晶部を有し、結晶部は、c軸配向性を有すると好
ましい。
子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサ
とを有する表示モジュールである。また、本発明の他の一態様は、上記各態様にいずれか
一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたは
バッテリとを有する電子機器である。
を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、
酸化物半導体を有するスタガ型のトランジスタを提供することができる。または、本発明
の一態様により、酸化物半導体を有するオン電流が大きいトランジスタを提供することが
できる。または、本発明の一態様により、酸化物半導体を有するオフ電流が小さいトラン
ジスタを提供することができる。または、本発明の一態様により、消費電力が低減された
半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置
を提供することができる。
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイ
ン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
度で配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態を
いう。したがって、85°以上95°以下の場合も含まれる。
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
状態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧V
gsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Vgsがしきい値電圧Vthよりも高い状態をいう。例えば、nチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Vgsがしきい値電圧Vt
hよりも低いときのドレイン電流を言う場合がある。
フ電流がI以下である、とは、トランジスタのオフ電流がI以下となるVgsの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のVgsにおけるオフ状態
、所定の範囲内のVgsにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るVgsにおけるオフ状態、等におけるオフ電流を指す場合がある。
ン電流が1×10-9Aであり、Vgsが0.1Vにおけるドレイン電流が1×10-1
3Aであり、Vgsがー0.5Vにおけるドレイン電流が1×10-19Aであり、Vg
sがー0.8Vにおけるドレイン電流が1×10-22Aであるようなnチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Vgsが-0.5Vにおいて
、または、Vgsが-0.5V乃至-0.8Vの範囲において、1×10-19A以下で
あるから、当該トランジスタのオフ電流は1×10-19A以下である、と言う場合があ
る。当該トランジスタのドレイン電流が1×10-22A以下となるVgsが存在するた
め、当該トランジスタのオフ電流は1×10-22A以下である、と言う場合がある。
Wあたりを流れる電流値で表す場合がある。また、所定のチャネル幅(例えば1μm)あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流/長さの次
元を持つ単位(例えば、A/μm)で表される場合がある。
は、特に記載がない場合、室温、60℃、85℃、95℃、または125℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等に要求される
信頼性において用いられる温度、または、当該トランジスタが含まれる半導体装置等が使
用される温度(例えば、5℃乃至35℃のいずれか一の温度)におけるオフ電流、を表す
場合がある。トランジスタのオフ電流がI以下である、とは、室温、60℃、85℃、9
5℃、125℃、当該トランジスタが含まれる半導体装置に要求される信頼性において用
いられる温度、または、当該トランジスタが含まれる半導体装置等が使用される温度(例
えば、5℃乃至35℃のいずれか一の温度)、におけるトランジスタのオフ電流がI以下
となるVgsの値が存在することを指す場合がある。
。本明細書において、オフ電流は、特に記載がない場合、Vdsが0.1V、0.8V、
1V、1.2V、1.8V,2.5V,3V、3.3V、10V、12V、16V、また
は20Vにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等に要求される信頼性において用いられるVds、または、当該トランジスタが含
まれる半導体装置等において使用されるVdsにおけるオフ電流、を表す場合がある。ト
ランジスタのオフ電流がI以下である、とは、Vdsが0.1V、0.8V、1V、1.
2V、1.8V,2.5V,3V、3.3V、10V、12V、16V、20V、当該ト
ランジスタが含まれる半導体装置に要求される信頼性において用いられるVds、または
、当該トランジスタが含まれる半導体装置等において使用されるVds、におけるトラン
ジスタのオフ電流がI以下となるVgsの値が存在することを指す場合がある。
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
う。例えば、濃度が0.1原子%未満の元素は不純物である。不純物が含まれることによ
り、半導体にDOS(Density of State)が形成されることや、キャリ
ア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸
化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第1族元
素、第2族元素、第14族元素、第15族元素、主成分以外の遷移金属などがあり、特に
、水素(水にも含まれる)、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒
素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を
形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる
不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第
15族元素などがある。
本実施の形態では、トランジスタを有する半導体装置、及び該半導体装置の作製方法の
一例について、図1乃至図12を用いて説明する。
図1(A)(B)(C)に、トランジスタを有する半導体装置の一例を示す。なお、図
1(A)(B)(C)に示すトランジスタは、トップゲート構造である。
線X1-X2間の断面図であり、図1(C)は図1(A)の一点鎖線Y1-Y2間の断面
図である。なお、図1(A)では、明瞭化のため、絶縁膜110などの構成要素を省略し
て図示している。なお、トランジスタの上面図においては、以降の図面においても図1(
A)と同様に、構成要素の一部を省略して図示する場合がある。また、一点鎖線X1-X
2方向をチャネル長(L)方向、一点鎖線Y1-Y2方向をチャネル幅(W)方向と呼称
する場合がある。
膜106と、導電膜106上の絶縁膜104と、絶縁膜104上の酸化物半導体膜108
と、酸化物半導体膜108上の絶縁膜110と、絶縁膜110上の酸化物半導体膜112
と、酸化物半導体膜108、及び酸化物半導体膜112上の絶縁膜116と、を有する。
また、酸化物半導体膜108は、酸化物半導体膜112が重畳するチャネル領域108i
と、チャネル領域108iと接して設けられるソース領域108sと、チャネル領域10
8iと接して設けられるドレイン領域108dと、を有し、チャネル領域108iは、層
108_2と、層108_2の上面と接し、且つ層108_2のチャネル幅方向の側面を
覆う層108_3と、を有する。
る。当該不純物元素としては、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、または
希ガスが挙げられる。なお、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン
、クリプトン、及びキセノン等がある。ソース領域108s、及びドレイン領域108d
が上述の不純物元素を有する構成とすることで、酸化物半導体膜のキャリア密度を高くす
ることができる。
けられた開口部143を介して、導電膜106と電気的に接続される。よって、導電膜1
06と酸化物半導体膜112には、同じ電位が与えられる。ただし、これに限定されず、
開口部143を設けずに、導電膜106と、酸化物半導体膜112と、に異なる電位を与
えてもよい。
を有し、酸化物半導体膜112は、第2のゲート電極(トップゲート電極ともいう)とし
ての機能を有する。また、絶縁膜104は、第1のゲート絶縁膜としての機能を有し、絶
縁膜110は、第2のゲート絶縁膜としての機能を有する。
8、及び層108_3に設けられた開口部141aを介して、ソース領域108sに電気
的に接続される導電膜120aと、絶縁膜116、118、及び層108_3に設けられ
た開口部141bを介して、ドレイン領域108dに電気的に接続される導電膜120b
と、を有していてもよい。
Temperature Poly-Silicon))、または水素化アモルファスシ
リコン(a-Si:H)の製造装置を用いて、形成することができる。したがって、新た
な設備投資をする必要がない、または新たな設備投資が極めて小さい。
膜120bは、ドレイン電極としての機能を有する。
またはその近傍においては、加工におけるダメージにより欠陥(例えば、酸素欠損)が形
成されやすい、あるいは不純物の付着により汚染されやすい。そのため、チャネル領域1
08iが実質的に真性であっても、電界などのストレスが印加されることによって、チャ
ネル領域108iのチャネル幅(W)方向の側面またはその近傍が活性化され、低抵抗(
n型)領域となりやすい。また、チャネル領域108iのチャネル幅(W)方向の側面ま
たはその近傍がn型領域の場合、当該n型領域がキャリアのパスとなるため、寄生チャネ
ルが形成される場合がある。
し、チャネル領域108iのチャネル幅(W)方向の側面を、積層構造の一方の層で覆う
構成とする。当該構成とすることで、チャネル領域108iの側面またはその近傍の欠陥
、あるいは不純物の付着を低減することが可能となる。
08_2と、層108_3との2層構造としたがこれに限定されない。例えば、図2(A
)(B)(C)に示すような積層構造としてもよい。
鎖線X1-X2間の断面図であり、図2(C)は図2(A)の一点鎖線Y1-Y2間の断
面図である。
するチャネル領域108iと、チャネル領域108iと接して設けられるソース領域10
8sと、チャネル領域108iと接して設けられるドレイン領域108dと、を有する。
また、チャネル領域108iは、層108_2と、層108_2の上面と接し、且つ層1
08_2のチャネル幅方向の側面を覆う層108_3と、層108_2の下面と接する層
108_1と、を有する。
導体膜108の構成が異なる。それ以外の構成については、トランジスタ150と同様の
構成であり、同様の効果を奏する。
の元素を少なくとも一つ有する。そのため、層108_1と層108_2との界面、また
は層108_2と層108_3との界面において、界面散乱が生じにくい。したがって、
該界面においてはキャリアの動きが阻害されないため、トランジスタ150及びトランジ
スタ150Aの電界効果移動度(単に移動度、またはμFEという場合がある)が高くな
る。
物は少なくともインジウム(In)もしくは亜鉛(Zn)を有すると好ましい。
また、酸化物半導体膜がZnを有すると、酸化物半導体膜の結晶化が起こり易い。
ば酸化物半導体膜のエネルギーギャップ(Eg)が大きくなる。本発明の一態様に好適な
酸化物半導体膜としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上
、より好ましくは3eV以上である。このように、エネルギーギャップの大きい金属酸化
物を酸化物半導体膜108に用いることで、トランジスタ150、150Aのオフ電流を
低減することができる。なお、元素Mは、酸素との結合エネルギーが高い元素であり、酸
素との結合エネルギーがInよりも高い。
n酸化物、In-M酸化物、In-M-Zn酸化物を用いることができる。中でもIn-
M-Zn酸化物(Mはアルミニウム(Al)、ガリウム(Ga)、イットリウム(Y)、
またはスズ(Sn)を表す)を用いることが好ましい。特に、MをGaとする、In-G
a-Zn酸化物(以下、IGZOと呼ぶ場合がある。)を用いることが好ましい。
びMの原子数比率は、Inが25atomic%より大きく、Mが75atomic%未
満であることが好ましく、さらに好ましくはInが34atomic%より大きく、Mが
66atomic%未満である。特に、層108_2は、Inの原子数比がMの原子数比
以上である領域を有すると好ましい。
、トランジスタの電界効果移動度を高くすることができる。具体的には、トランジスタ1
50、150Aの電界効果移動度が10cm2/Vsを超える、さらに好ましくはトラン
ジスタ150、150Aの電界効果移動度が30cm2/Vsを超えることが可能となる
。
。よって、当該トランジスタを、ゲート信号を生成する走査線駆動回路(ゲートドライバ
ともいう)、または走査線駆動回路が有するシフトレジスタの出力端子に接続されるデマ
ルチプレクサに用いることで、走査線駆動回路のサイズを小さくすることができ、額縁幅
の狭い(狭額縁ともいう)半導体装置または表示装置を提供することができる。あるいは
、ゲート電圧を低減することが可能となるため、表示装置の消費電力を低減することがで
きる。
できる。例えば、4k×2k(水平方向画素数=3840画素、垂直方向画素数=216
0画素)または8k×4k(水平方向画素数=7680画素、垂直方向画素数=4320
画素)に代表される高精細な表示装置の画素回路または駆動回路のトランジスタとして好
適に用いることができる。
、エネルギーギャップ(Eg)が小さくなるため、光照射時にトランジスタの電気特性が
変動しやすくなる。しかしながら、本発明の一態様の半導体装置においては、層108_
2上に層108_3が形成されている。または、層108_1上に層108_2が形成さ
れている。
い領域を有する。そのため、層108_2よりもEgが大きくなる。したがって、層10
8_2と、層108_3とを積層する、あるいは層108_1と、層108_2と、層1
08_3とを積層することで、トランジスタの光負バイアスストレス試験による耐性を高
めることが可能となる。
いてのInおよびMの原子数比率は、Inが75atomic%未満、Mが25atom
ic%より大きいことが好ましく、さらに好ましくはInが66atomic%未満、M
が34atomic%より大きいである。特に、層108_1及び層108_3は、Mの
原子数比がInの原子数比以上である領域を有すると好ましい。
下の効果を有する場合がある。(1)エネルギーギャップが大きくなる。(2)電子親和
力が小さくなる。(3)外部からの不純物を遮蔽する。(4)絶縁性が高くなる。また、
元素Mは酸素との結合力が強い金属元素であるため、MをIn以上の原子数比で有するこ
とで、酸素欠損が生じにくくなる。
素Mの原子数以上であることが好ましい。代表的には、層108_2が有する元素Mと比
較して、層108_1、108_3が有する元素Mの原子数比は、1.5倍以上が好まし
く、より好ましくは2倍以上である。
の原子数以上であることが好ましい。代表的には、層108_1または層108_3が有
する元素Inと比較して、層108_2が有する元素Inの原子数比は、1.5倍以上が
好ましく、より好ましくは2倍以上である。このとき、層108_2は、トランジスタ1
50、150Aにおけるチャネル領域としての機能を有することができる。また、当該構
成によってトランジスタ150、150Aにおいてはオン電流が増大し、電界効果移動度
が高まる効果が期待できる。なお、電界効果移動度が高いトランジスタにおいて、しきい
値電圧がマイナスとなる電気特性(ノーマリーオン特性ともいう)になることがある。こ
れは、当該トランジスタが有する酸化物半導体膜に含まれる酸素欠損に起因して電荷が生
じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に
動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題
が生じる。そのため、層108_2としては、不純物や欠陥(酸素欠損など)が少ない、
後述のCAAC-OSであることが好ましい。
次に、図1に示すトランジスタ150、及び図2に示すトランジスタ150Aにおける
酸化物半導体膜、及び当該酸化物半導体膜に接する絶縁膜のバンド構造について、図8を
用いて説明する。
方向のバンド構造であり、図8(B)は、絶縁膜104、層108_1、層108_2、
層108_3、及び絶縁膜110の膜厚方向のバンド構造である。なお、バンド構造は、
理解を容易にするため絶縁膜104、層108_1、108_2、108_3、及び絶縁
膜110の伝導帯下端のエネルギー準位(Ec)を示す。
8_1として金属元素の原子数比をIn:Ga:Zn=1:1:1.2の金属酸化物ター
ゲットを用いて形成される酸化物半導体膜を用い、層108_2として金属元素の原子数
比をIn:Ga:Zn=4:2:4.1の金属酸化物ターゲットを用いて形成される酸化
物半導体膜を用い、層108_3として金属元素の原子数比をIn:Ga:Zn=1:1
:1.2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる。
いて、伝導帯下端のエネルギーは障壁がなく、なだらかに変化する。換言すると、連続的
に変化する、または連続接合する、ともいうことができる。そのため、このようなエネル
ギーバンドを埋め込みチャネル構造ともいう。
1と層108_2と層108_3との間で、酸素が相互に移動することで、混合層が形成
されるためである。また、このようなバンド構造を有するためには、層108_1と層1
08_2との界面、あるいはそう108_2と層108_3との界面において、トラップ
中心や再結合中心のような欠陥準位を形成する不純物が存在しないような積層構造とする
。
_2と層108_3との界面に不純物が混在すると、エネルギーバンドの連続性が失われ
、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層するこ
とが好ましい。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって、
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空ポンプを
用いて高真空(5×10-7Pa乃至1×10-4Pa程度まで)排気することが好まし
い。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系統からチャンバ
ー内に気体、特に炭素または水素を有する気体が逆流しないようにしておくことが好まし
い。
108_2、及び層108_3を有するトランジスタ150、並びに層108_1、層1
08_2、及び層108_3を有するトランジスタ150Aにおいて、チャネル領域が層
108_2に形成されることが分かる。
または欠陥に起因したトラップ準位が形成されても、層108_3が設けられることによ
って、層108_2とトラップ準位が形成される領域とを遠ざけることができる。また、
トランジスタ150Aにおいては、層108_1と絶縁膜104との界面近傍、及び層1
08_3と絶縁膜110との界面近傍に、不純物または欠陥に起因したトラップ準位が形
成されても、層108_1、108_3が設けられることによって、層108_2とトラ
ップ準位が形成される領域とを遠ざけることができる。
の伝導帯下端のエネルギー準位(Ec)より低くなる場合、トラップ準位に電子が捕捉さ
れやすくなる。トラップ準位に電子が捕獲され蓄積されることで、絶縁膜表面にマイナス
の固定電荷が生じ、トランジスタのしきい値電圧がプラス方向にシフトしてしまう。した
がって、トラップ準位のエネルギー準位が、層108_2の伝導帯下端のエネルギー準位
(Ec)より高くなるような構成とすると好ましい。このようにすることで、トラップ準
位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると
共に、電界効果移動度を高めることができる。また、トランジスタのしきい値電圧の変動
が低減され、安定した電気特性となるため好適である。
するため、層108_1及び層108_3には層108_2より導電率が低い材料を用い
ると好ましい。そのため、層108_1、108_3を、その物性及び/または機能から
、それぞれ酸化物絶縁膜とも呼べる。また、層108_1、108_3には、電子親和力
(真空準位と伝導帯下端のエネルギー準位との差)が層108_2よりも小さく、伝導帯
下端のエネルギー準位が層108_2の伝導帯下端エネルギー準位と差分(バンドオフセ
ット)を有する材料を用いると好ましい。また、ドレイン電圧の大きさに依存したしきい
値電圧の差が生じることを抑制するためには、層108_1、108_3の伝導帯下端の
エネルギー準位が、層108_2の伝導帯下端のエネルギー準位よりも0.2eVより真
空準位に近い材料、好ましくは0.5eV以上真空準位に近い材料を適用することが好ま
しい。
電流経路となる。すなわち、層108_2は、チャネル領域としての機能を有し、層10
8_1、108_3は、酸化物絶縁膜としての機能を有する。また、層108_1、10
8_3は、チャネル領域が形成される層108_2を構成する金属元素の一種以上から構
成される酸化物半導体膜であるため、層108_1と層108_2との界面、または層1
08_2と層108_3との界面において、界面散乱が起こりにくい。従って、該界面に
おいてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる
。
次に、第2のゲート電極として機能する酸化物半導体膜について、説明する。第2のゲ
ート電極として機能する酸化物半導体膜112は、絶縁膜110に酸素を供給する機能を
有する。酸化物半導体膜112が、絶縁膜110に酸素を供給する機能を有することで、
絶縁膜110は、過剰酸素領域を有する。絶縁膜110が過剰酸素領域を有することで、
酸化物半導体膜108、より具体的にはチャネル領域108i中に当該過剰酸素を供給す
ることができる。よって、チャネル領域108iの酸素欠損が過剰酸素により補填される
ことで、信頼性の高い半導体装置とすることができる。
8の下方に形成される絶縁膜104に過剰酸素を供給してもよい。また、酸化物半導体膜
108の上方に形成される絶縁膜110に過剰酸素を有する構成とし、絶縁膜110を介
してソース領域108s、及びドレイン領域108dに不純物を添加することで、チャネ
ル領域108i、ソース領域108s、及びドレイン領域108dに過剰酸素を供給させ
たのち、ソース領域108s、及びドレイン領域108dのキャリア密度を選択的に高め
ることができる。
16が窒素または水素のいずれか一方または双方を有する構成とすることで、酸化物半導
体膜112に窒素または水素のいずれか一方または双方を供給することができる。
ら窒素または水素のいずれか一方または双方が供給されることで、キャリア密度が高くな
る。別言すると、酸化物半導体膜112は、酸化物導電体(OC:Oxide Cond
uctor)としての機能も有する。したがって、酸化物半導体膜112は、酸化物半導
体膜108よりもキャリア密度が高くなり、第2のゲート電極として機能することができ
る。
、並びに酸化物半導体膜112は、それぞれ、酸素欠損を形成する元素を有していてもよ
い。上記酸素欠損を形成する元素としては、代表的には水素、ホウ素、炭素、窒素、フッ
素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘ
リウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加され
ると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素
から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキ
ャリア密度が増加し、導電性が高くなる。
導体膜の側面を覆い、且つチャネル領域の上方に形成される絶縁膜に、第2のゲート電極
として機能する酸化物半導体膜により、過剰酸素を含有させる。このような構成とするこ
とで、信頼性の高い半導体装置を提供することができる。
次に、s-channel構造について、説明する。
導電膜106と、第2のゲート電極として機能する酸化物半導体膜112のそれぞれと対
向するように位置し、2つのゲート電極として機能する導電膜または酸化物半導体膜に挟
まれている。
のチャネル幅(W)方向の長さよりも長く、酸化物半導体膜108のチャネル幅(W)方
向全体は、絶縁膜110を介して酸化物半導体膜112に覆われている。また、酸化物半
導体膜112と導電膜106とは、絶縁膜104、層108_3及び絶縁膜110に設け
られる開口部143において接続されるため、酸化物半導体膜108のチャネル幅(W)
方向の側面の一方は、絶縁膜110を介して酸化物半導体膜112と対向している。
酸化物半導体膜112は、絶縁膜104、層108_3、及び絶縁膜110に設けられる
開口部143において接続すると共に、絶縁膜104、層108_3、及び絶縁膜110
を介して酸化物半導体膜108を取り囲む構成である。
を、第1のゲート電極として機能する導電膜106及び第2のゲート電極として機能する
酸化物半導体膜112の電界によって電気的に取り囲むことができる。トランジスタ15
0のように、第1のゲート電極及び第2のゲート電極の電界によって、チャネル領域が形
成される酸化物半導体膜を電気的に取り囲むトランジスタのデバイス構造をsurrou
nded channel(s-channel)構造と呼ぶことができる。
化物半導体膜112によってチャネルを誘起させるための電界を効果的に酸化物半導体膜
108に印加することができるため、トランジスタ150の電流駆動能力が向上し、高い
オン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため
、トランジスタ150を微細化することが可能となる。また、トランジスタ150は、導
電膜106、及び酸化物半導体膜112によって取り囲まれた構造を有するため、トラン
ジスタ150の機械的強度を高めることができる。
ていない酸化物半導体膜108の側面側に、開口部143と異なる開口部を形成してもよ
い。あるいは、開口部143を設けない構成としてもよい。その場合の一例を図7(A)
(B)(C)に示す。図7(A)は、トランジスタ170の上面図であり、図7(B)は
図7(A)の一点鎖線X1-X2間の断面図であり、図7(C)は図7(A)の一点鎖線
Y1-Y2間の断面図である。
する一対のゲート電極を有している場合、一方のゲート電極には信号Aが、他方のゲート
電極には固定電位Vbが与えられてもよい。また、一方のゲート電極には信号Aが、他方
のゲート電極には信号Bが与えられてもよい。また、一方のゲート電極には固定電位Va
が、他方のゲート電極には固定電位Vbが与えられてもよい。
、電位V1、または電位V2(V1>V2とする)の2種類の電位をとるデジタル信号で
あってもよい。例えば、電位V1を高電源電位とし、電位V2を低電源電位とすることが
できる。信号Aは、アナログ信号であってもよい。
hAを制御するための電位である。固定電位Vbは、電位V1、または電位V2であって
もよい。この場合、特別な電位発生回路は不要である。固定電位Vbは、電位V1、また
は電位V2と異なる電位であってもよい。固定電位Vbを低くすることで、しきい値電圧
VthAを高くできる場合がある。その結果、ゲートーソース間電圧Vgsが0Vのとき
のドレイン電流を低減し、トランジスタを有する回路のリーク電流を低減できる場合があ
る。例えば、固定電位Vbを低電源電位よりも低くしてもよい。固定電位Vbを高くする
ことで、しきい値電圧VthAを低くできる場合がある。その結果、ゲートーソース間電
圧VgsがVDDのときのドレイン電流を向上させ、トランジスタを有する回路の動作速
度を向上できる場合がある。例えば、固定電位Vbを低電源電位よりも高くしてもよい。
、電位V3、または電位V4(V3>V4とする)の2種類の電位をとるデジタル信号で
あってもよい。例えば、電位V3を高電源電位とし、電位V4を低電源電位とすることが
できる。信号Bは、アナログ信号であってもよい。
持つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを
有する回路の動作速度を向上できる場合がある。このとき、信号Aにおける電位V1及び
電位V2は、信号Bにおける電位V3及び電位V4と、異なっていても良い。例えば、信
号Bが入力されるゲートに対応するゲート絶縁膜が、信号Aが入力されるゲートに対応す
るゲート絶縁膜よりも厚い場合、信号Bの電位振幅(V3-V4)を、信号Aの電位振幅
(V1-V2)より大きくしても良い。そうすることで、トランジスタの導通状態または
非導通状態に対して、信号Aが与える影響と、信号Bが与える影響と、を同程度とするこ
とができる場合がある。
を持つ信号であってもよい。この場合、トランジスタの制御を信号Aと信号Bによって別
々に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがn
チャネル型である場合、信号Aが電位V1であり、かつ、信号Bが電位V3である場合の
み導通状態となる場合や、信号Aが電位V2であり、かつ、信号Bが電位V4である場合
のみ非導通状態となる場合には、一つのトランジスタでNAND回路やNOR回路等の機
能を実現できる場合がある。また、信号Bは、しきい値電圧VthAを制御するための信
号であってもよい。例えば、信号Bは、トランジスタを有する回路が動作している期間と
、当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Bは、回
路の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Bは信号A
ほど頻繁には電位が切り替わらない場合がある。
グ信号、信号Aの電位を定数倍したアナログ信号、または、信号Aの電位を定数だけ加算
もしくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が
向上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Bは、信号
Aと異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Aと信号
Bによって別々に行うことができ、より高い機能を実現できる場合がある。
アナログ信号であり、信号Bがデジタル信号であってもよい。
と同等の素子として機能させることができる場合がある。例えば、トランジスタがnチャ
ネル型である場合、固定電位Vaまたは固定電位Vbを高く(低く)することで、トラン
ジスタの実効抵抗を低く(高く)することができる場合がある。固定電位Va及び固定電
位Vbを共に高く(低く)することで、一つのゲートしか有さないトランジスタによって
得られる実効抵抗よりも低い(高い)実効抵抗が得られる場合がある。
次に、図1(A)(B)(C)に示す半導体装置の構成要素の詳細について説明する。
基板102としては、様々な基板を用いることができ、特定のものに限定されることは
ない。基板の一例としては、半導体基板(例えば単結晶基板またはシリコン基板)、SO
I基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板
、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイル
を有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フ
ィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィル
ム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレン
テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフ
ォン(PES)に代表されるプラスチックがある。または、一例としては、アクリル等の
合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ
化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド
、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、
単結晶基板、またはSOI基板などを用いてトランジスタを製造することによって、特性
、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトラン
ジスタを製造することができる。このようなトランジスタによって回路を構成すると、回
路の低消費電力化、または回路の高集積化を図ることができる。
成してもよい。または、基板102とトランジスタの間に剥離層を設けてもよい。剥離層
は、その上に半導体装置を一部あるいは全部完成させた後、基板102より分離し、他の
基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可
撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シ
リコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成
された構成等を用いることができる。
が可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィ
ルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン
、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、
再生ポリエステル)などを含む)、皮革基板、またはゴム基板などがある。これらの基板
を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの
形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる
。
絶縁膜104としては、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(
PLD)法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜104
としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、酸化物半導体膜108との界面特性を向上させるため、絶縁膜104に
おいて少なくとも酸化物半導体膜108と接する領域は酸化物絶縁膜で形成することが好
ましい。また、絶縁膜104として加熱により酸素を放出する酸化物絶縁膜を用いること
で、加熱処理により絶縁膜104に含まれる酸素を、酸化物半導体膜108に移動させる
ことが可能である。
は200nm以上1000nm以下とすることができる。絶縁膜104を厚くすることで
、絶縁膜104の酸素放出量を増加させることができると共に、絶縁膜104と酸化物半
導体膜108との界面における界面準位、並びに酸化物半導体膜108のチャネル領域1
08iに含まれる酸素欠損を低減することが可能である。
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa-Zn酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜
104として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁膜104を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、酸化物半導体膜108中に効率よく酸素を導入することがで
きる。
酸化物半導体膜108、及び酸化物半導体膜112は、先に示す材料を用いることがで
きる。また、酸化物半導体膜108及び酸化物半導体膜112のいずれか一方または双方
は、In-M-Zn酸化物(MはAl、Ga、Y、またはSn)等の金属酸化物で形成さ
れる。また、酸化物半導体膜108及び酸化物半導体膜112として、In-Ga酸化物
、In-Zn酸化物を用いてもよい。とくに、酸化物半導体膜108と、酸化物半導体膜
112とは、同じ構成元素からなる金属酸化物で形成されると、製造コストを低減できる
ため好ましい。
、InとMの原子数比率は、In及びMの和を100atomic%としたときInが2
5atomic%より高く、Mが75atomic%未満、またはInが34atomi
c%より高く、Mが66atomic%未満とする。
、または2.5eV以上、または3eV以上であると好ましい。
00nm以下、さらに好ましくは3nm以上60nm以下である。また、酸化物半導体膜
112の厚さは、5nm以上500nm以下、好ましくは10nm以上300nm以下、
さらに好ましくは20nm以上100nm以下である。
n-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子
数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲ
ットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:
1:1.2、In:M:Zn=2:1:1.5、In:M:Zn=2:1:2.3、In
:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.
1、In:M:Zn=5:1:7等が好ましい。なお、成膜される酸化物半導体膜108
、及び酸化物半導体膜112の原子数比はそれぞれ、上記のスパッタリングターゲットに
含まれる金属元素の原子数比のプラスマイナス40%程度変動することがある。例えば、
スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用い
る場合、成膜される酸化物半導体膜原子数比は、In:Ga:Zn=4:2:3近傍とな
る場合がある。
つであるシリコンや炭素が含まれると、酸素欠損が増加し、n型となる場合がある。この
ため、酸化物半導体膜108、特にチャネル領域108iにおいて、シリコンあるいは炭
素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/c
m3以下、または2×1017atoms/cm3以下とすることができる。この結果、
トランジスタは、しきい値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。
)を有する。
金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、または2
×1016atoms/cm3以下とすることができる。アルカリ金属及びアルカリ土類
金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ
電流が増大してしまうことがある。このため、チャネル領域108iのアルカリ金属また
はアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しき
い値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
ャリア密度が増加し、n型となる場合がある。この結果、窒素が含まれている酸化物半導
体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、チャネル領域1
08iにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン
質量分析法により得られる窒素濃度を、5×1018atoms/cm3以下とすればよ
い。
のキャリア密度を低減することができる。このため、チャネル領域108iにおいては、
キャリア密度を1×1017個/cm3以下、または1×1015個/cm3以下、また
は1×1013個/cm3以下、または1×1011個/cm3以下とすることができる
。
を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。
ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真
性または実質的に高純度真性と呼ぶ。あるいは、真性、または実質的に真性と呼ぶ。高純
度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、
キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネ
ル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性(ノーマリー
オフ特性ともいう。)になりやすい。また、高純度真性または実質的に高純度真性である
酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく
小さい特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成され
るトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合があ
る。
ス領域108s、及びドレイン領域108dが不純物元素を有することで、キャリア密度
が高くなる。また、酸化物半導体膜112は、絶縁膜116と接する。酸化物半導体膜1
12が絶縁膜116と接することで、絶縁膜116から酸化物半導体膜112に水素及び
窒素のいずれか一方または双方が添加されるため、キャリア密度が高くなる。
、非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Ax
is Aligned Crystalline Oxide Semiconduct
or)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造にお
いて、非晶質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い
。
領域、CAAC-OSの領域、及び単結晶構造の領域の二種以上を有する単層膜、あるい
はこの膜が積層された構造であってもよい。また、酸化物半導体膜112が、非晶質構造
の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、及び単結晶構造
の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
及びドレイン領域108dとの結晶性が異なる場合がある。具体的には、酸化物半導体膜
108において、チャネル領域108iよりもソース領域108s及びドレイン領域10
8dの方が、結晶性が低い場合がある。これは、ソース領域108s及びドレイン領域1
08dに不純物元素が添加された際に、ソース領域108s及びドレイン領域108dに
ダメージが入ってしまい、結晶性が低下するためである。
絶縁膜110は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、酸化物半導体膜108との界面特性を向上させるため、絶縁膜110に
おいて少なくとも酸化物半導体膜108と接する領域は酸化物絶縁膜を用いて形成するこ
とが好ましい。絶縁膜110として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化
シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはGa
-Zn酸化物などを用いればよく、単層または積層で設けることができる。
けることで、酸化物半導体膜108からの酸素の外部への拡散と、外部から酸化物半導体
膜108への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効
果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、
酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒
化ハフニウム等がある。
たハフニウムシリケート(HfSixOyNz)、窒素が添加されたハフニウムアルミネ
ート(HfAlxOyNz)、酸化ハフニウム、酸化イットリウムなどのhigh-k材
料を用いることでトランジスタのゲートリークを低減できる。
加熱処理により絶縁膜110に含まれる酸素を、酸化物半導体膜108に移動させること
が可能である。
、または10nm以上250nm以下とすることができる。
絶縁膜116は、窒素または水素のいずれか一方または双方を有する。絶縁膜116と
しては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、
窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することが
できる。絶縁膜116に含まれる水素濃度は、1×1022atoms/cm3以上であ
ると好ましい。また、絶縁膜116は、酸化物半導体膜112と接する。したがって、絶
縁膜116と接する酸化物半導体膜112中の水素濃度が高くなり、酸化物半導体膜11
2のキャリア密度を高めることができる。
絶縁膜118としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成す
ることができる。絶縁膜118として、例えば酸化シリコン、酸化窒化シリコン、窒化酸
化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはG
a-Zn酸化物などを用いればよく、単層または積層で設けることができる。
ることが好ましい。
m以下とすることができる。
導電膜120a、120bとしては、スパッタリング法、真空蒸着法、パルスレーザー
堆積(PLD)法、熱CVD法等を用いて形成することができる。また、導電膜120a
、120bとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属
元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成すること
ができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元
素を用いてもよい。また、導電膜120a、120bは、単層構造でも、二層以上の積層
構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む
銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチ
タン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化
タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガン
を含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン
膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三
層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形
成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モ
リブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合
金膜、もしくは窒化膜を用いてもよい。
xide:ITO)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含
むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジ
ウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物(In-Sn
-Si酸化物:ITSOともいう)等の透光性を有する導電性材料を適用することもでき
る。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもでき
る。
0nm以上400nm以下とすることができる。
次に、図1(A)(B)(C)に示す半導体装置と異なる構成について、図3(A)(
B)(C)を用いて説明する。
鎖線X1-X2間の断面図であり、図3(C)は図3(A)の一点鎖線Y1-Y2間の断
面図である。
なる。それ以外の構成については、トランジスタ150Aと同様の構成であり、同様の効
果を奏する。
物半導体膜112と、上面図において、同様の形状を有する。すなわち、層108_3と
、酸化物半導体膜112とは、同じマスクを用いて形成されている。例えば、層108_
3を形成したのち、酸化物半導体膜112と同じマスクを用いて、層108_3を加工す
ることで、トランジスタ150Bの構造とすることができる。
次に、図1(A)(B)(C)、図2(A)(B)(C)、及び図3(A)(B)(C
)に示す半導体装置と異なる構成について、図4(A)(B)(C)、図5(A)(B)
(C)、及び図6(A)(B)(C)を用いて説明する。
線X1-X2間の断面図であり、図4(C)は図4(A)の一点鎖線Y1-Y2間の断面
図である。図5(A)は、トランジスタ160Aの上面図であり、図5(B)は図5(A
)の一点鎖線X1-X2間の断面図であり、図5(C)は図5(A)の一点鎖線Y1-Y
2間の断面図である。図6(A)は、トランジスタ160Bの上面図であり、図6(B)
は図6(A)の一点鎖線X1-X2間の断面図であり、図6(C)は図6(A)の一点鎖
線Y1-Y2間の断面図である。
150A、150Bと、絶縁膜117を有する点が異なる。それ以外の構成については、
先に示すトランジスタと同様であり、同様の効果を奏する。
絶縁膜117を酸化物半導体膜112上に形成することで、不純物元素の添加処理の際に
、酸化物半導体膜112の下方に位置する絶縁膜110、及びチャネル領域108iに拡
散する不純物を抑制することができる。
適宜組み合わせて用いてもよい。
次に、図1に示すトランジスタ150の作製方法の一例について、図9乃至図12を用
いて説明する。なお、図9乃至図12は、トランジスタ150の作製方法を説明するチャ
ネル長(L)方向、及びチャネル幅(W)方向の断面図である。
上に絶縁膜104を形成し、絶縁膜104上に酸化物半導体膜を形成する。その後、当該
酸化物半導体膜を島状に加工することで、層108_2を形成する(図9(A)参照)。
パッタリング法により形成する。
PLD)法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、絶縁膜104として、PECVD装置を用い、厚さ400nmの窒化シリコン膜と
、厚さ50nmの酸化窒化シリコン膜とを形成する。
4に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン
等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理
法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁
膜104に酸素を添加してもよい。
ム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンか
ら選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わ
せた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物
、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成するこ
とができる。
素プラズマを発生させることで、絶縁膜104への酸素添加量を増加させることができる
。
アブレーション法、熱CVD法等により形成することができる。なお、層108_2への
加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを
用いて酸化物半導体膜の一部をエッチングすること形成することができる。また、印刷法
を用いて、素子分離された層108_2を、絶縁膜104上に直接形成してもよい。
装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。また
、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス(代表的にはアルゴン
)、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの
場合、希ガスに対して酸素のガス比を高めることが好ましい。
温度を150℃以上750℃以下、または150℃以上450℃以下、または200℃以
上350℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができる
ため好ましい。
パッタリングターゲットとしてIn-Ga-Zn金属酸化物(In:Ga:Zn=4:2
:4.1[原子数比])を用いて、膜厚30nmの酸化物半導体膜を成膜する。
水化をしてもよい。加熱処理の温度は、代表的には、150℃以上基板歪み点未満、また
は250℃以上450℃以下、または300℃以上450℃以下である。
窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した
後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水な
どが含まれないことが好ましい。処理時間は3分以上24時間以下とすればよい。
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃
度を5×1019atoms/cm3以下、または1×1019atoms/cm3以下
、5×1018atoms/cm3以下、または1×1018atoms/cm3以下、
または5×1017atoms/cm3以下、または1×1016atoms/cm3以
下とすることができる。
該積層構造の酸化物半導体膜を島状に加工し、層108_1と、層108_2と、を形成
することで、先に説明したトランジスタ150Aを形成することができる。
る(図9(B)参照)。
3としては、先に記載の層108_2と、同様の材料及び同様の手法にて形成することが
できる。
リングターゲットとしてIn-Ga-Zn金属酸化物(In:Ga:Zn=1:3:4[
原子数比])を用いて、膜厚5nmの酸化物半導体膜を成膜する。
CVD法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む
堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例
としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては
、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
00倍未満、または40倍以上80倍以下とし、処理室内の圧力を100Pa未満、また
は50Pa以下とするPECVD法を用いることで、欠陥量の少ない酸化窒化シリコン膜
を形成することができる。
た基板を280℃以上400℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜110_
0として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる
。
よい。マイクロ波とは300MHzから300GHzの周波数域を指す。マイクロ波にお
いて、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子
の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可
能であり、密度の高いプラズマ(高密度プラズマ)を励起することができる。このため、
被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜110_0を形
成することができる。
できる。有機シランガスとしては、珪酸エチル(TEOS:化学式Si(OC2H5)4
)、テトラメチルシラン(TMS:化学式Si(CH3)4)、テトラメチルシクロテト
ラシロキサン(TMCTS)、オクタメチルシクロテトラシロキサン(OMCTS)、ヘ
キサメチルジシラザン(HMDS)、トリエトキシシラン(SiH(OC2H5)3)、
トリスジメチルアミノシラン(SiH(N(CH3)2)3)などのシリコン含有化合物
を用いることができる。有機シランガスを用いたCVD法を用いることで、被覆性の高い
絶縁膜110_0を形成することができる。
酸化窒化シリコン膜を形成する。
絶縁膜110_0、層108_3、及び絶縁膜104の一部をエッチングすることで、導
電膜106に達する開口部143を形成する(図9(C)参照)。
グ法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、
開口部143を形成する。
形成する。なお、酸化物半導体膜112_0の形成時において、酸化物半導体膜112_
0から絶縁膜110_0中に酸素が添加される(図9(D)参照)。
している。また、開口部143を覆うように、酸化物半導体膜112_0を形成すること
で、導電膜106と、酸化物半導体膜112_0とが電気的に接続される。
素ガスを含む雰囲気で形成すると好ましい。形成時に酸素ガスを含む雰囲気で酸化物半導
体膜112_0を形成することで、絶縁膜110_0中に酸素を好適に添加することがで
きる。
している。また、酸化物半導体膜112_0としては、先に記載の層108_2と同様の
材料を用いることができる。
い、スパッタリングターゲットとしてIn-Ga-Zn金属酸化物(In:Ga:Zn=
4:2:4.1[原子数比])を用いて、膜厚100nmの酸化物半導体膜を成膜する。
40を形成する(図10(A)参照)。
のち、マスク140を除去することで、島状の酸化物半導体膜112を形成する(図10
(B)参照)。
ライエッチング法を用いて行えばよい。本実施の形態においては、酸化物半導体膜112
_0の加工としては、ドライエッチング法を用いて行う。
う(図10(C)参照)。
処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラ
ズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができ
る。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、
プラズマCVD装置、高密度プラズマCVD装置等を用いることができる。
、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2及び希ガスの一以上
を用いることができる。または、希ガスで希釈されたB2H6、PH3、N2、NH3、
AlH3、AlCl3、F2、HF、及びH2の一以上を用いることができる。希ガスで
希釈されたB2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF、及び
H2の一以上を用いて不純物元素145を層108_2及び酸化物半導体膜112に添加
することで、希ガス、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、及び塩素の一以
上を層108_2及び酸化物半導体膜112に添加することができる。
AlCl3、SiH4、Si2H6、F2、HF、及びH2の一以上を層108_2及び
酸化物半導体膜112に添加してもよい。
、Si2H6、F2、HF、及びH2の一以上を添加した後、希ガスを層108_2及び
酸化物半導体膜112に添加してもよい。
ればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧10kV以上1
00kV以下、ドーズ量は1×1013ions/cm2以上1×1016ions/c
m2以下とすればよく、例えば、1×1014ions/cm2とすればよい。また、イ
オン注入法でリンイオンの添加を行う場合、加速電圧30kV、ドーズ量は1×1013
ions/cm2以上5×1016ions/cm2以下とすればよく、例えば、1×1
015ions/cm2とすればよい。
加する構成について例示したが、これに限定されず、例えば、マスク140を残したまま
の状態で不純物元素145の添加を行ってもよい。
リンイオンを酸化物半導体膜108及び酸化物半導体膜112に添加する。ただし、これ
に限定されず、例えば、不純物元素145を添加する工程を行わなくてもよい。
ス領域108s、及びドレイン領域108dが形成される。また、酸化物半導体膜112
と重なる層108_2、及び層108_3には、チャネル領域108iが形成される。こ
れにより、本発明の一態様の酸化物半導体膜108が形成される(図10(C)参照)。
108iと、チャネル領域108iと接して設けられるソース領域108sと、チャネル
領域108iと接して設けられるドレイン領域108dと、を有し、チャネル領域108
iは、層108_2と、層108_2の上面と接し、且つ層108_2のチャネル幅方向
の側面を覆う層108_3と、を有する構造となる。
加する構成の場合、不純物元素145の添加の際のダメージにより、ソース領域108s
及びドレイン領域108dの結晶性が低下する場合がある。一方で、ソース領域108s
と、ドレイン領域108dとを形成する際に、絶縁膜110を介して不純物元素145を
添加することで、不純物元素145の添加の際のダメージを抑制し、ソース領域108s
及びドレイン領域108dの結晶性の低下を抑制することができる。
(A)参照)。
で形成できる。本実施の形態においては、絶縁膜116として、PECVD装置を用い、
厚さ100nmの窒化シリコン膜を形成する。
導体膜112中に窒化シリコン膜中の水素が入り込み、酸化物半導体膜112のキャリア
密度を高めることができる。
できる。本実施の形態においては、絶縁膜118として、PECVD装置を用い、厚さ3
00nmの酸化窒化シリコン膜を形成する。
118、絶縁膜116、絶縁膜110、及び層108_3の一部をエッチングすることで
、ソース領域108sに達する開口部141aと、ドレイン領域108dに達する開口部
141bと、を形成する(図11(C)参照)。
としては、ウエットエッチング法及び/またはドライエッチング法を用いることができる
。本実施の形態においては、ドライエッチング法を用い、絶縁膜118、絶縁膜116、
絶縁膜110、及び層108_3を加工する。
する(図12(A)参照)。
ることで形成できる。本実施の形態においては、導電膜120として、スパッタリング装
置を用い、厚さ50nmのチタン膜と、厚さ400nmのアルミニウム膜と、厚さ100
nmのチタン膜の積層膜を形成する。
導電膜120の一部をエッチングすることで、導電膜120a、120bを形成する(図
12(B)参照)。
グ法を用いることができる。本実施の形態では、ドライエッチング法を用い、導電膜12
0を加工し、導電膜120a、120bを形成する。
層は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザー堆積
(PLD)法、ALD(原子層成膜)法を用いて形成することができる。あるいは、塗布
法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化
学気相堆積(PECVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例と
して、MOCVD(有機金属化学堆積)法が挙げられる。
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
チャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活
性ガス(アルゴン、或いは窒素など)をキャリアガスとして導入しても良い。例えば2種
類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混
ざらないように第1の原料ガスの反応後、不活性ガスを導入し、第2の原料ガスを導入す
る。あるいは、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出し
た後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着・反応して
第1の層を成膜し、後から導入される第2の原料ガスが吸着・反応して、第2の層が第1
の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになる
まで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚
さは、ガス導入を繰り返す回数によって調節することができるため、精密な膜厚調節が可
能であり、微細なFETを作製する場合に適している。
酸化膜などの膜を形成することができ、例えば、In-Ga-Zn-O膜を成膜する場合
には、トリメチルインジウム(In(CH3)3)、トリメチルガリウム(Ga(CH3
)3)、及びジメチル亜鉛を用いる(Zn(CH3)2)。これらの組み合わせに限定さ
れず、トリメチルガリウムに代えてトリエチルガリウム(Ga(C2H5)3)を用いる
こともでき、ジメチル亜鉛に代えてジエチル亜鉛(Zn(C2H5)2)を用いることも
できる。
とハフニウム前駆体を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミド
ハフニウム(TDMAH、Hf[N(CH3)2]4)やテトラキス(エチルメチルアミ
ド)ハフニウムなどのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン
(O3)の2種類のガスを用いる。
媒とアルミニウム前駆体を含む液体(トリメチルアルミニウム(TMA、Al(CH3)
3)など)を気化させた原料ガスと、酸化剤としてH2Oの2種類のガスを用いる。他の
材料としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、
アルミニウムトリス(2,2,6,6-テトラメチル-3,5-ヘプタンジオナート)な
どがある。
クロロジシランを被成膜面に吸着させ、酸化性ガス(O2、一酸化二窒素)のラジカルを
供給して吸着物と反応させる。
ガスとB2H6ガスを順次導入して初期タングステン膜を形成し、その後、WF6ガスと
H2ガスとを用いてタングステン膜を形成する。なお、B2H6ガスに代えてSiH4ガ
スを用いてもよい。
O膜を成膜する場合には、In(CH3)3ガスとO3ガスを用いてIn-O層を形成し
、その後、Ga(CH3)3ガスとO3ガスとを用いてGaO層を形成し、更にその後Z
n(CH3)2ガスとO3ガスとを用いてZnO層を形成する。なお、これらの層の順番
はこの例に限らない。また、これらのガスを用いてIn-Ga-O層やIn-Zn-O層
、Ga-Zn-O層などの混合化合物層を形成しても良い。なお、O3ガスに変えてAr
等の不活性ガスで水をバブリングして得られたH2Oガスを用いても良いが、Hを含まな
いO3ガスを用いる方が好ましい。
合わせて用いることができる。
本実施の形態においては、酸化物半導体の構造等について、図13乃至図17を参照し
て説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、CAAC-OS(c-axis-aligne
d crystalline oxide semiconductor)、多結晶酸化
物半導体、nc-OS(nanocrystalline oxide semicon
ductor)、擬似非晶質酸化物半導体(a-like OS:amorphous-
like oxide semiconductor)および非晶質酸化物半導体などが
ある。
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC
-OS、多結晶酸化物半導体およびnc-OSなどがある。
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
orphous)酸化物半導体とは呼べない。また、等方的でない(例えば、微小な領域
において周期構造を有する)酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。
一方、a-like OSは、等方的でないが、鬆(ボイドともいう。)を有する不安定
な構造である。不安定であるという点では、a-like OSは、物性的に非晶質酸化
物半導体に近い。
まずは、CAAC-OSについて説明する。
半導体の一種である。
解析した場合について説明する。例えば、空間群R-3mに分類されるInGaZnO4
の結晶を有するCAAC-OSに対し、out-of-plane法による構造解析を行
うと、図13(A)に示すように回折角(2θ)が31°近傍にピークが現れる。このピ
ークは、InGaZnO4の結晶の(009)面に帰属されることから、CAAC-OS
では、結晶がc軸配向性を有し、c軸がCAAC-OSの膜を形成する面(被形成面とも
いう。)、または上面に略垂直な方向を向いていることが確認できる。なお、2θが31
°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°
近傍のピークは、空間群Fd-3mに分類される結晶構造に起因する。そのため、CAA
C-OSは、該ピークを示さないことが好ましい。
ane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、
InGaZnO4の結晶の(110)面に帰属される。そして、2θを56°近傍に固定
し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)
を行っても、図13(B)に示すように明瞭なピークは現れない。一方、単結晶InGa
ZnO4に対し、2θを56°近傍に固定してφスキャンした場合、図13(C)に示す
ように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、
XRDを用いた構造解析から、CAAC-OSは、a軸およびb軸の配向が不規則である
ことが確認できる。
ZnO4の結晶を有するCAAC-OSに対し、CAAC-OSの被形成面に平行にプロ
ーブ径が300nmの電子線を入射させると、図13(D)に示すような回折パターン(
制限視野電子回折パターンともいう。)が現れる場合がある。この回折パターンには、I
nGaZnO4の結晶の(009)面に起因するスポットが含まれる。したがって、電子
回折によっても、CAAC-OSに含まれるペレットがc軸配向性を有し、c軸が被形成
面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面
に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図13(E
)に示す。図13(E)より、リング状の回折パターンが確認される。したがって、プロ
ーブ径が300nmの電子線を用いた電子回折によっても、CAAC-OSに含まれるペ
レットのa軸およびb軸は配向性を有さないことがわかる。なお、図13(E)における
第1リングは、InGaZnO4の結晶の(010)面および(100)面などに起因す
ると考えられる。また、図13(E)における第2リングは(110)面などに起因する
と考えられる。
icroscope)によって、CAAC-OSの明視野像と回折パターンとの複合解析
像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができ
る。一方、高分解能TEM像であってもペレット同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を明確に確認することができない場合がある。そのため、CAA
C-OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical A
berration Corrector)機能を用いた。球面収差補正機能を用いた高
分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像は
、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM-ARM200Fなどに
よって観察することができる。
ができる。ペレット一つの大きさは1nm以上のものや、3nm以上のものがあることが
わかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこ
ともできる。また、CAAC-OSを、CANC(C-Axis Aligned na
nocrystals)を有する酸化物半導体と呼ぶこともできる。ペレットは、CAA
C-OSの膜を被形成面または上面の凹凸を反映しており、CAAC-OSの被形成面ま
たは上面と平行となる。
C-OSの平面のCs補正高分解能TEM像を示す。図14(D)および図14(E)は
、それぞれ図14(B)および図14(C)を画像処理した像である。以下では、画像処
理の方法について説明する。まず、図14(B)を高速フーリエ変換(FFT:Fast
Fourier Transform)処理することでFFT像を取得する。次に、取
得したFFT像において原点を基準に、2.8nm-1から5.0nm-1の間の範囲を
残すマスク処理する。次に、マスク処理したFFT像を、逆高速フーリエ変換(IFFT
:Inverse Fast Fourier Transform)処理することで画
像処理した像を取得する。こうして取得した像をFFTフィルタリング像と呼ぶ。FFT
フィルタリング像は、Cs補正高分解能TEM像から周期成分を抜き出した像であり、格
子配列を示している。
、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部で
ある。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペ
レットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示してい
る。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点
を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませる
ことによって結晶粒界の形成を抑制していることがわかる。これは、CAAC-OSが、
a-b面方向において原子間の結合距離が稠密でないことや、金属元素が置換することで
原子間の結合距離が変化することなどによって、歪みを許容することができるためと考え
られる。
複数のペレット(ナノ結晶)が連結し、歪みを有した結晶構造となっている。よって、C
AAC-OSを、CAA crystal(c-axis-aligned a-b-p
lane-anchored crystal)と称することもできる。
混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとCAAC-O
Sは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
ある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャ
リア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップ
となる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
ある。具体的には、8×1011個/cm3未満、好ましくは1×1011/cm3未満
、さらに好ましくは1×1010個/cm3未満であり、1×10-9個/cm3以上の
キャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真
性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC-OSは、不純物濃度が低
く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
次に、nc-OSについて説明する。
し、out-of-plane法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、nc-OSの結晶は配向性を有さない。
mの領域に対し、被形成面に平行にプローブ径が50nmの電子線を入射させると、図1
5(A)に示すようなリング状の回折パターン(ナノビーム電子回折パターン)が観測さ
れる。また、同じ試料にプローブ径が1nmの電子線を入射させたときの回折パターン(
ナノビーム電子回折パターン)を図15(B)に示す。図15(B)より、リング状の領
域内に複数のスポットが観測される。したがって、nc-OSは、プローブ径が50nm
の電子線を入射させることでは秩序性が確認されないが、プローブ径が1nmの電子線を
入射させることでは秩序性が確認される。
、図15(C)に示すように、スポットが略正六角状に配置された電子回折パターンを観
測される場合がある。したがって、厚さが10nm未満の範囲において、nc-OSが秩
序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いている
ため、規則的な電子回折パターンが観測されない領域もある。
分解能TEM像を示す。nc-OSは、高分解能TEM像において、補助線で示す箇所な
どのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできな
い領域と、を有する。nc-OSに含まれる結晶部は、1nm以上10nm以下の大きさ
であり、特に1nm以上3nm以下の大きさであることが多い。なお、結晶部の大きさが
10nmより大きく100nm以下である酸化物半導体を微結晶酸化物半導体(fine
crystalline oxide semiconductor)と呼ぶことがあ
る。nc-OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、CAAC-OSにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではnc-OSの結晶部をペレットと呼ぶ場合がある。
に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc-OS
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、nc-OSは、分析方法によっては、a-like OSや非晶
質酸化物半導体と区別が付かない場合がある。
、RANC(Random Aligned nanocrystals)を有する酸化
物半導体、またはNANC(Non-Aligned nanocrystals)を有
する酸化物半導体と呼ぶこともできる。
、nc-OSは、a-like OSや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、nc-OSは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、nc-OSは、CAAC-OSと比べて欠陥準位密度が高くなる。
a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
は電子照射開始時におけるa-like OSの高分解能断面TEM像である。図16(
B)は4.3×108e-/nm2の電子(e-)照射後におけるa-like OSの
高分解能断面TEM像である。図16(A)および図16(B)より、a-like O
Sは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。ま
た、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低
密度領域と推測される。
e OSが、CAAC-OSおよびnc-OSと比べて不安定な構造であることを示すた
め、電子照射による構造の変化を示す。
れの試料もIn-Ga-Zn酸化物である。
料は、いずれも結晶部を有する。
-O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と
同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、
以下では、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZ
nO4の結晶部と見なした。なお、格子縞は、InGaZnO4の結晶のa-b面に対応
する。
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図17より、a-lik
e OSは、TEM像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図17より、TEMによる観察初期においては1.2nm程度の大き
さだった結晶部(初期核ともいう。)が、電子(e-)の累積照射量が4.2×108e
-/nm2においては1.9nm程度の大きさまで成長していることがわかる。一方、n
c-OSおよびCAAC-OSは、電子照射開始時から電子の累積照射量が4.2×10
8e-/nm2までの範囲で、結晶部の大きさに変化が見られないことがわかる。図17
より、電子の累積照射量によらず、nc-OSおよびCAAC-OSの結晶部の大きさは
、それぞれ1.3nm程度および1.8nm程度であることがわかる。なお、電子線照射
およびTEMの観察は、日立透過電子顕微鏡H-9000NARを用いた。電子線照射条
件は、加速電圧を300kV、電流密度を6.7×105e-/(nm2・s)、照射領
域の直径を230nmとした。
ある。一方、nc-OSおよびCAAC-OSは、電子照射による結晶部の成長がほとん
ど見られない。即ち、a-like OSは、nc-OSおよびCAAC-OSと比べて
、不安定な構造であることがわかる。
べて密度の低い構造である。具体的には、a-like OSの密度は、同じ組成の単結
晶の密度の78.6%以上92.3%未満となる。また、nc-OSの密度およびCAA
C-OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結
晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
菱面体晶構造を有する単結晶InGaZnO4の密度は6.357g/cm3となる。よ
って、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体におい
て、a-like OSの密度は5.0g/cm3以上5.9g/cm3未満となる。ま
た、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において
、nc-OSの密度およびCAAC-OSの密度は5.9g/cm3以上6.3g/cm
3未満となる。
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、a-like OS、nc-OS
、CAAC-OSのうち、二種以上を有する積層膜であってもよい。
、組み合わせて用いることができる。
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の
一例について、図18乃至図20を用いて以下説明を行う。
の基板701上に設けられた画素部702と、第1の基板701に設けられたソースドラ
イバ回路部704及びゲートドライバ回路部706と、画素部702、ソースドライバ回
路部704、及びゲートドライバ回路部706を囲むように配置されるシール材712と
、第1の基板701に対向するように設けられる第2の基板705と、を有する。なお、
第1の基板701と第2の基板705は、シール材712によって封止されている。すな
わち、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706は
、第1の基板701とシール材712と第2の基板705によって封止されている。なお
、図18には図示しないが、第1の基板701と第2の基板705の間には表示素子が設
けられる。
領域とは異なる領域に、画素部702、ソースドライバ回路部704、ゲートドライバ回
路部706、及びゲートドライバ回路部706と、それぞれ電気的に接続されるFPC端
子部708(FPC:Flexible printed circuit)が設けられ
る。また、FPC端子部708には、FPC716が接続され、FPC716によって画
素部702、ソースドライバ回路部704、及びゲートドライバ回路部706に各種信号
等が供給される。また、画素部702、ソースドライバ回路部704、ゲートドライバ回
路部706、及びFPC端子部708には、信号線710が各々接続されている。FPC
716により供給される各種信号等は、信号線710を介して、画素部702、ソースド
ライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708に与えられ
る。
装置700としては、ソースドライバ回路部704、及びゲートドライバ回路部706を
画素部702と同じ第1の基板701に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部706のみを第1の基板701に形成しても良
い、またはソースドライバ回路部704のみを第1の基板701に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板(例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を、第1の基板701に実装す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、COG(Chip On Glass)方法、ワイヤボンディング方法など
を用いることができる。
ドライバ回路部706は、複数のトランジスタを有しており、本発明の一態様の半導体装
置であるトランジスタを適用することができる。
例えば、エレクトロルミネッセンス(EL)素子(有機物及び無機物を含むEL素子、有
機EL素子、無機EL素子、LEDなど)、発光トランジスタ素子(電流に応じて発光す
るトランジスタ)、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイ(PDP)、MEMS(マイクロ・エレク
トロ・メカニカル・システム)ディスプレイ(例えば、グレーティングライトバルブ(G
LV)、デジタルマイクロミラーデバイス(DMD)、デジタル・マイクロ・シャッター
(DMS)素子、インターフェアレンス・モジュレーション(IMOD)素子など)、圧
電セラミックディスプレイなどが挙げられる。
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FE
D)又はSED方式平面型ディスプレイ(SED:Surface-conductio
n Electron-emitter Display)などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ)などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、R
GB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの
画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、RGBのうちの2色分で一つの色要素を構成し、色要素よって、異なる2色
を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以上
追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい
。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表
示の表示装置に適用することもできる。
(W)を用いて表示装置をフルカラー表示させるために、着色層(カラーフィルタともい
う。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B
)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2
割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発
光素子を用いてフルカラー表示する場合、R、G、B、Y、Wを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
すことで赤色、緑色、青色に変換する方式(カラーフィルタ方式)の他、赤色、緑色、青
色の発光をそれぞれ用いる方式(3色方式)、または青色発光からの発光の一部を赤色や
緑色に変換する方式(色変換方式、量子ドット方式)を適用してもよい。
、図19及び図20を用いて説明する。なお、図19は、図18に示す一点鎖線Q-Rに
おける断面図であり、表示素子として液晶素子を用いた構成である。また、図20は、図
18に示す一点鎖線Q-Rにおける断面図であり、表示素子としてEL素子を用いた構成
である。
て以下説明する。
図19及び図20に示す表示装置700は、引き回し配線部711と、画素部702と
、ソースドライバ回路部704と、FPC端子部708と、を有する。また、引き回し配
線部711は、信号線710を有する。また、画素部702は、トランジスタ750及び
容量素子790を有する。また、ソースドライバ回路部704は、トランジスタ752を
有する。
構成である。なお、トランジスタ750及びトランジスタ752の構成については、先の
実施の形態に示す、その他のトランジスタを用いてもよい。
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ750が有するソ
ース電極及びドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て
形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ
750が有する第2の絶縁膜として機能する絶縁膜、及び第3の絶縁膜として機能する絶
縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、
容量素子790は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構
造である。
量素子790上に平坦化絶縁膜770が設けられている。
、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料
を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで
、平坦化絶縁膜770を形成してもよい。また、平坦化絶縁膜770を設けない構成とし
てもよい。
して機能する導電膜と同じ工程を経て形成される。なお、信号線710は、トランジスタ
750、752のソース電極及びドレイン電極と異なる工程を経て形成された導電膜、例
えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導
体膜を用いてもよい。信号線710として、例えば、銅元素を含む材料を用いた場合、配
線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
6を有する。なお、接続電極760は、トランジスタ750、752のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極760は
、FPC716が有する端子と異方性導電膜780を介して、電気的に接続される。
とができる。また、第1の基板701及び第2の基板705として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
造体778は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設け
られる。なお、構造体778として、球状のスペーサを用いていても良い。
カラーフィルタとして機能する着色膜736と、遮光膜738及び着色膜736に接する
絶縁膜734が設けられる。
図19に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電膜
772、導電膜774、及び液晶層776を有する。導電膜774は、第2の基板705
側に設けられ、対向電極としての機能を有する。図19に示す表示装置700は、導電膜
772と導電膜774に印加される電圧によって、液晶層776の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
て機能する導電膜に接続される。導電膜772は、平坦化絶縁膜770上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。また、導電膜772は、反射電極
としての機能を有する。図19に示す表示装置700は、外光を利用し導電膜772で光
を反射して着色膜736を介して表示する、所謂反射型のカラー液晶表示装置である。
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜772として、
可視光において、反射性のある導電膜を用いる。
一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜770を樹脂膜で形成し
、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機
能する導電膜772は、上記凹凸に沿って形成される。したがって、外光が導電膜772
に入射した場合において、導電膜772の表面で光を乱反射することが可能となり、視認
性を向上させることができる。
が、これに限定されない、例えば、導電膜772を可視光において、透光性のある導電膜
を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置
の場合、平坦化絶縁膜770に設けられる凹凸については、設けない構成としてもよい。
に、それぞれ配向膜を設ける構成としてもよい。また、図19において図示しないが、偏
光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい
。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバッ
クライト、サイドライトなどを用いてもよい。
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組
成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、
応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなく
てもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電
破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することがで
きる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
)モード、IPS(In-Plane-Switching)モード、FFS(Frin
ge Field Switching)モード、ASM(Axially Symme
tric aligned Micro-cell)モード、OCB(Optical
Compensated Birefringence)モード、FLC(Ferroe
lectric Liquid Crystal)モード、AFLC(AntiFerr
oelectric Liquid Crystal)モードなどを用いることができる
。
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、MVA(Multi-Domain Vertical Alignment
)モード、PVA(Patterned Vertical Alignment)モー
ド、ASVモードなどを用いることができる。
図20に示す表示装置700は、発光素子782を有する。発光素子782は、導電膜
784、EL層786、及び導電膜788を有する。図20に示す表示装置700は、発
光素子782が有するEL層786が発光することによって、画像を表示することができ
る。
て機能する導電膜に接続される。導電膜784は、平坦化絶縁膜770上に形成され画素
電極、すなわち表示素子の一方の電極として機能する。導電膜784としては、可視光に
おいて透光性のある導電膜、または可視光において反射性のある導電膜を用いることがで
きる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛
(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光において
反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよ
い。
縁膜730が設けられる。絶縁膜730は、導電膜784の一部を覆う。なお、発光素子
782はトップエミッション構造である。したがって、導電膜788は透光性を有し、E
L層786が発する光を透過する。なお、本実施の形態においては、トップエミッション
構造について、例示するが、これに限定されない。例えば、導電膜784側に光を射出す
るボトムエミッション構造や、導電膜784及び導電膜788の双方に光を射出するデュ
アルエミッション構造にも適用することができる。
る位置、引き回し配線部711、及びソースドライバ回路部704に遮光膜738が設け
られている。また、着色膜736及び遮光膜738は、絶縁膜734で覆われている。ま
た、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、図20
に示す表示装置700においては、着色膜736を設ける構成について例示したが、これ
に限定されない。例えば、EL層786を塗り分けにより形成する場合においては、着色
膜736を設けない構成としてもよい。
ができる。
本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込
み回数にも制限が無い半導体装置の回路構成の一例について図21を用いて説明する。
図21は、半導体装置の回路構成を説明する図である。図21において、第1の配線(
1st Line)と、p型トランジスタ1280aのソース電極またはドレイン電極の
一方とは、電気的に接続されている。また、p型トランジスタ1280aのソース電極ま
たはドレイン電極の他方と、n型トランジスタ1280bのソース電極またはドレイン電
極の一方とは、電気的に接続されている。また、n型トランジスタ1280bのソース電
極またはドレイン電極の他方と、n型トランジスタ1280cのソース電極またはドレイ
ン電極の一方とは、電気的に接続されている。
ドレイン電極の一方とは、電気的に接続されている。また、トランジスタ1282のソー
ス電極またはドレイン電極の他方と、容量素子1281の電極の一方及びn型トランジス
タ1280cのゲート電極とは、電気的に接続されている。
ンジスタ1280bのゲート電極とは、電気的に接続されている。また、第4の配線(4
th Line)と、トランジスタ1282のゲート電極とは、電気的に接続されている
。また、第5の配線(5th Line)と、容量素子1281の電極の他方及びn型ト
ランジスタ1280cのソース電極またはドレイン電極の他方とは、電気的に接続されて
いる。また、第6の配線(6th Line)と、p型トランジスタ1280aのソース
電極またはドレイン電極の他方及びn型トランジスタ1280bのソース電極またはドレ
イン電極の一方とは、電気的に接続されている。
uctor)により形成することができる。したがって、図21において、トランジスタ
1282に「OS」の記号を付記してある。なお、トランジスタ1282を酸化物半導体
以外の材料により形成してもよい。
と、容量素子1281の電極の一方と、n型トランジスタ1280cのゲート電極と、の
接続箇所には、フローティングノード(FN)を付記してある。トランジスタ1282を
オフ状態とすることで、フローティングノード、容量素子1281の電極の一方、及びn
型トランジスタ1280cのゲート電極に与えられた電位を保持することができる。
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
まず、情報の書き込み及び保持について説明する。第4の配線の電位を、トランジスタ
1282がオン状態となる電位にして、トランジスタ1282をオン状態とする。これに
より、第2の配線の電位がn型トランジスタ1280cのゲート電極、及び容量素子12
81に与えられる。すなわち、n型トランジスタ1280cのゲート電極には、所定の電
荷が与えられる(書き込み)。その後、第4の配線の電位を、トランジスタ1282がオ
フ状態となる電位にして、トランジスタ1282をオフ状態とする。これにより、n型ト
ランジスタ1280cのゲート電極に与えられた電荷が保持される(保持)。
ゲート電極の電荷は長時間にわたって保持される。
次に、情報の読み出しについて説明する。第3の配線の電位をLowレベル電位とした
際、p型トランジスタ1280aがオン状態となり、n型トランジスタ1280bがオフ
状態となる。この時、第1の配線の電位は第6の配線に与えられる。一方、第3の配線の
電位をHighレベル電位とした際、p型トランジスタ1280aがオフ状態となり、n
型トランジスタ1280bがオン状態となる。この時、フローティングノード(FN)に
保持された電荷量に応じて、第6の配線は異なる電位をとる。このため、第6の配線の電
位をみることで、保持されている情報を読み出すことができる(読み出し)。
てオフ電流が小さいトランジスタである。酸化物半導体を用いたトランジスタ1282の
オフ電流は、シリコン半導体などで形成されるトランジスタの10万分の1以下のオフ電
流であるため、トランジスタ1282のリークによる、フローティングノード(FN)に
蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトラ
ンジスタ1282により、電力の供給が無くても情報の保持が可能な不揮発性の記憶回路
を実現することが可能である。
記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐこ
とができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰
することができる。よって、記憶装置全体、もしくは記憶装置を構成する一または複数の
論理回路において、待機状態のときに短い時間でも電源停止を行うことができるため、消
費電力を抑えることができる。
適宜組み合わせて用いることができる。
本実施の形態では、本発明の一態様の半導体装置に用いることのできる画素回路の構成
について、図22(A)を用いて以下説明を行う。
図22(A)は、画素回路の構成を説明する図である。図22(A)に示す回路は、光
電変換素子1360、トランジスタ1351、トランジスタ1352、トランジスタ13
53、及びトランジスタ1354を有する。
1351のソース電極またはドレイン電極の一方と接続される。トランジスタ1351の
ソース電極またはドレイン電極の他方は電荷蓄積部(FD)と接続され、ゲート電極は配
線1312(TX)と接続される。トランジスタ1352のソース電極またはドレイン電
極の一方は配線1314(GND)と接続され、ソース電極またはドレイン電極の他方は
トランジスタ1354のソース電極またはドレイン電極の一方と接続され、ゲート電極は
電荷蓄積部(FD)と接続される。トランジスタ1353のソース電極またはドレイン電
極の一方は電荷蓄積部(FD)と接続され、ソース電極またはドレイン電極の他方は配線
1317と接続され、ゲート電極は配線1311(RS)と接続される。トランジスタ1
354のソース電極またはドレイン電極の他方は配線1315(OUT)と接続され、ゲ
ート電極は配線1313(SE)に接続される。なお、上記接続は全て電気的な接続とす
る。
。ここで、電位や電圧は相対的なものである。そのため、GNDの電位の大きさは、必ず
しも、0ボルトであるとは限らないものとする。
る機能を有する。トランジスタ1353は、光電変換素子1360による電荷蓄積部(F
D)への電荷蓄積を制御する機能を有する。トランジスタ1354は、電荷蓄積部(FD
)の電位に応じた信号を出力する機能を有する。トランジスタ1352は、電荷蓄積部(
FD)の電位のリセットする機能を有する。トランジスタ1352は、読み出し時に画素
回路の選択を制御する機能を有する。
光の量に応じて変化する電荷を保持する。
4との間で、直列接続されていればよい。したがって、配線1314、トランジスタ13
52、トランジスタ1354、配線1315の順で並んでもよいし、配線1314、トラ
ンジスタ1354、トランジスタ1352、配線1315の順で並んでもよい。
を有する。配線1312(TX)は、トランジスタ1351を制御するための信号線とし
ての機能を有する。配線1313(SE)は、トランジスタ1354を制御するための信
号線としての機能を有する。配線1314(GND)は、基準電位(例えばGND)を設
定する信号線としての機能を有する。配線1315(OUT)は、トランジスタ1352
から出力される信号を読み出すための信号線としての機能を有する。配線1316は電荷
蓄積部(FD)から光電変換素子1360を介して電荷を出力するための信号線としての
機能を有し、図22(A)の回路においては低電位線である。また、配線1317は電荷
蓄積部(FD)の電位をリセットするための信号線としての機能を有し、図22(A)の
回路においては高電位線である。
光電変換素子1360には、セレンまたはセレンを含む化合物(以下、セレン系材料と
する)を有する素子、あるいはシリコンを有する素子(例えば、pin型の接合が形成さ
れた素子)を用いることができる。また、酸化物半導体を用いたトランジスタと、セレン
系材料を用いた光電変換素子とを組み合わせることで信頼性を高くすることができるため
好ましい。
トランジスタ1351、トランジスタ1352、トランジスタ1353、およびトラン
ジスタ1354は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコン
などのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトラ
ンジスタで形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトラン
ジスタは、極めてオフ電流が低い特性を示す特徴を有している。また、酸化物半導体でチ
ャネル形成領域を形成したトランジスタとしては、例えば、実施の形態1に示すトランジ
スタを用いることができる。
1353のリーク電流が大きいと、電荷蓄積部(FD)に蓄積された電荷が保持できる時
間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を
用いたトランジスタを使用することで、電荷蓄積部(FD)からの不要な電荷の流出を防
止することができる。
きいと、配線1314または配線1315に不必要な電荷の出力が起こるため、これらの
トランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジスタを用いる
ことが好ましい。
たが、これに限定されず、例えば、複数のゲート電極を有する構成としてもよい。複数の
ゲート電極を有するトランジスタとしては、例えば、チャネル形成領域が形成される半導
体膜重なる、第1のゲート電極と、第2のゲート電極(バックゲート電極ともいう)と、
有する構成とすればよい。バックゲート電極としては、例えば、第1のゲート電極と同じ
電位、フローティング、または第1のゲート電極と異なる電位を与えればよい。
次に、図22(A)に示す回路の回路動作の一例について図22(B)に示すタイミン
グチャートを用いて説明する。
る。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々
の値を取り得る。なお、図22(B)に示す信号1401は配線1311(RS)の電位
、信号1402は配線1312(TX)の電位、信号1403は配線1313(SE)の
電位、信号1404は電荷蓄積部(FD)の電位、信号1405は配線1315(OUT
)の電位に相当する。なお、配線1316の電位は常時”Low”、配線1317の電位
は常時”High”とする。
の電位(信号1402)を”High”とすると、電荷蓄積部(FD)の電位(信号14
04)は配線1317の電位(”High”)に初期化され、リセット動作が開始される
。なお、配線1315の電位(信号1405)は、”High”にプリチャージしておく
。
動作が終了し、蓄積動作が開始される。ここで、光電変換素子1360には逆方向バイア
スが印加されるため、逆方向電流により、配電荷蓄積部(FD)(信号1404)が低下
し始める。光電変換素子1360は、光が照射されると逆方向電流が増大するので、照射
される光の量に応じて電荷蓄積部(FD)の電位(信号1404)の低下速度は変化する
。すなわち、光電変換素子1360に照射する光の量に応じて、トランジスタ1354の
ソースとドレイン間のチャネル抵抗が変化する。
が終了し、電荷蓄積部(FD)の電位(信号1404)は一定となる。ここで、当該電位
は、蓄積動作中に光電変換素子1360が生成した電荷量により決まる。すなわち、光電
変換素子1360に照射されていた光の量に応じて変化する。また、トランジスタ135
1およびトランジスタ1353は、酸化膜半導体でチャネル形成領域を形成したオフ電流
が極めて低いトランジスタで構成されているため、後の選択動作(読み出し動作)を行う
まで、電荷蓄積部(FD)の電位を一定に保つことが可能である。
電荷蓄積部(FD)との間における寄生容量により、電荷蓄積部(FD)の電位に変化が
生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子136
0が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには
、トランジスタ1351のゲート電極-ソース電極(もしくはゲート電極-ドレイン電極
)間容量を低減する、トランジスタ1352のゲート容量を増大する、電荷蓄積部(FD
)に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対
策により当該電位の変化を無視できるものとしている。
タ1354が導通して選択動作が開始され、配線1314と配線1315が、トランジス
タ1352とトランジスタ1354とを介して導通する。そして、配線1315の電位(
信号1405)は、低下していく。なお、配線1315のプリチャージは、時刻D以前に
終了しておけばよい。ここで、配線1315の電位(信号1405)が低下する速さは、
トランジスタ1352のソース電極とドレイン電極間の電流に依存する。すなわち、蓄積
動作中に光電変換素子1360に照射されている光の量に応じて変化する。
ジスタ1354が遮断されて選択動作は終了し、配線1315の電位(信号1405)は
、一定値となる。ここで、一定値となる値は、光電変換素子1360に照射されていた光
の量に応じて変化する。したがって、配線1315の電位を取得することで、蓄積動作中
に光電変換素子1360に照射されていた光の量を知ることができる。
D)の電位、すなわちトランジスタ1352のゲート電圧は低下する。そのため、トラン
ジスタ1352のソース電極-ドレイン電極間に流れる電流は小さくなり、配線1315
の電位(信号1405)はゆっくりと低下する。したがって、配線1315からは比較的
高い電位を読み出すことができる。
、すなわち、トランジスタ1352のゲート電圧は高くなる。そのため、トランジスタ1
352のソース電極-ドレイン電極間に流れる電流は大きくなり、配線1315の電位(
信号1405)は速く低下する。したがって、配線1315からは比較的低い電位を読み
出すことができる。
能である。
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図23を
用いて説明を行う。
図23(A)に示す表示装置は、表示素子の画素を有する領域(以下、画素部502と
いう)と、画素部502の外側に配置され、画素を駆動するための回路を有する回路部(
以下、駆動回路部504という)と、素子の保護機能を有する回路(以下、保護回路50
6という)と、端子部507と、を有する。なお、保護回路506は、設けない構成とし
てもよい。
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部504
の一部、または全部が、画素部502と同一基板上に形成されていない場合には、駆動回
路部504の一部、または全部は、COGやTAB(Tape Automated B
onding)によって、実装することができる。
た複数の表示素子を駆動するための回路(以下、画素回路501という)を有し、駆動回
路部504は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ
504aという)、画素の表示素子を駆動するための信号(データ信号)を供給するため
の回路(以下、ソースドライバ504b)などの駆動回路を有する。
端子部507を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ504aは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ504aは、走査信号が与えられる配線(以
下、走査線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲート
ドライバ504aを複数設け、複数のゲートドライバ504aにより、走査線GL_1乃
至GL_Xを分割して制御してもよい。または、ゲートドライバ504aは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ50
4aは、別の信号を供給することも可能である。
端子部507を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号(画像信号)が入力される。ソースドライバ504bは、画像信号を元に画素回路
501に書き込むデータ信号を生成する機能を有する。また、ソースドライバ504bは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ504bは、データ信号が与え
られる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有す
る。または、ソースドライバ504bは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ504bは、別の信号を供給することも
可能である。
ソースドライバ504bは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ504bを構成してもよい。
介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介し
てデータ信号が入力される。また。複数の画素回路501のそれぞれは、ゲートドライバ
504aによりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列
目の画素回路501は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ
504aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(
nはY以下の自然数)を介してソースドライバ504bからデータ信号が入力される。
01の間の配線である走査線GLに接続される。または、保護回路506は、ソースドラ
イバ504bと画素回路501の間の配線であるデータ線DLに接続される。または、保
護回路506は、ゲートドライバ504aと端子部507との間の配線に接続することが
できる。または、保護回路506は、ソースドライバ504bと端子部507との間の配
線に接続することができる。なお、端子部507は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
配線と別の配線とを導通状態にする回路である。
6を設けることにより、ESD(Electro Static Discharge:
静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路506の構成はこれに限定されず、例えば、ゲートドライバ504aに
保護回路506を接続した構成、またはソースドライバ504bに保護回路506を接続
した構成とすることもできる。あるいは、端子部507に保護回路506を接続した構成
とすることもできる。
よって駆動回路部504を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ504aのみを形成し、別途用意されたソースドライバ回路が形成
された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実
装する構成としても良い。
とすることができる。
量素子560と、を有する。トランジスタ550に先の実施の形態に示すトランジスタを
適用することができる。
される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位
(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の
電極の一方に異なる電位を与えてもよい。
ード、VAモード、ASM(Axially Symmetric Aligned M
icro-cell)モード、OCB(Optically Compensated
Birefringence)モード、FLC(Ferroelectric Liqu
id Crystal)モード、AFLC(AntiFerroelectric Li
quid Crystal)モード、MVAモード、PVA(Patterned Ve
rtical Alignment)モード、IPSモード、FFSモード、又はTBA
(Transverse Bend Alignment)モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electric
ally Controlled Birefringence)モード、PDLC(P
olymer Dispersed Liquid Crystal)モード、PNLC
(Polymer Network Liquid Crystal)モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
ン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子570の一対の
電極の他方に電気的に接続される。また、トランジスタ550のゲート電極は、走査線G
L_mに電気的に接続される。トランジスタ550は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
)に電気的に接続され、他方は、液晶素子570の一対の電極の他方に電気的に接続され
る。なお、電位供給線VLの電位の値は、画素回路501の仕様に応じて適宜設定される
。容量素子560は、書き込まれたデータを保持する保持容量としての機能を有する。
に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ
550をオン状態にしてデータ信号のデータを書き込む。
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
とすることができる。
子562と、発光素子572と、を有する。トランジスタ552及びトランジスタ554
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
配線(以下、信号線DL_nという)に電気的に接続される。さらに、トランジスタ55
2のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL_mという)に電気
的に接続される。
タの書き込みを制御する機能を有する。
_aという)に電気的に接続され、他方は、トランジスタ552のソース電極及びドレイ
ン電極の他方に電気的に接続される。
気的に接続される。さらに、トランジスタ554のゲート電極は、トランジスタ552の
ソース電極及びドレイン電極の他方に電気的に接続される。
され、他方は、トランジスタ554のソース電極及びドレイン電極の他方に電気的に接続
される。
いう)などを用いることができる。ただし、発光素子572としては、これに限定されず
、無機材料からなる無機EL素子を用いても良い。
えられ、他方には、低電源電位VSSが与えられる。
ートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ552を
オン状態にしてデータ信号のデータを書き込む。
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ554の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子572は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
ができる。
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の
一例について、図24乃至53を用いて説明する。
ンジスタを、OSトランジスタと呼称して以下説明を行う。
図24(A)には、駆動回路が有するシフトレジスタやバッファ等に適用することがで
きるインバータの回路図を示す。インバータ800は、入力端子INの論理を反転した信
号を出力端子OUTに出力する。インバータ800は、複数のOSトランジスタを有する
。信号SBGは、OSトランジスタの電気特性を可変するための信号である。
OSトランジスタ810、およびOSトランジスタ820を有する。インバータ800は
、nチャネル型で作製することができ、所謂単極性の回路構成とすることができる。その
ため、CMOSインバータと比較して、低コストで作製することが可能である。
ックゲートとして機能する第2ゲートと、ソースまたはドレインの一方として機能する第
1端子、ソースまたはドレインの他方として機能する第2端子を有する。
10の第2ゲートは、信号SBGを伝える配線に接続される。OSトランジスタ810の
第1端子は、電圧VDDを与える配線に接続される。OSトランジスタ810の第2端子
は、出力端子OUTに接続される。
タ820の第2ゲートは、入力端子INに接続される。OSトランジスタ820の第1端
子は、出力端子OUTに接続される。OSトランジスタ820の第2端子は、電圧VSS
を与える配線に接続される。
。図24(C)のタイミングチャートでは、入力端子INの信号波形、出力端子OUTの
信号波形、信号SBGの信号波形、およびOSトランジスタ810(FET810)のし
きい値電圧の変化について示している。
810のしきい値電圧(VTH)を制御することができる。
シフトさせるための電圧VBG_Bを有する。第2ゲートに電圧VBG_Aを与えること
で、OSトランジスタ810はしきい値電圧VTH_Aにマイナスシフトさせることがで
きる。また、第2ゲートに電圧VBG_Bを与えることで、OSトランジスタ810は、
しきい値電圧VTH_Bにプラスシフトさせることができる。
電圧を大きくすることで、破線840で表される曲線にシフトさせることができる。また
第2ゲートの電圧を小さくすることで、実線841で表される曲線にシフトさせることが
できる。
が流れにくい状態とすることができる。図25(B)に図示するように、このとき流れる
電流IBを極めて小さくすることができる。そのため、入力端子INに与える信号がハイ
レベルでOSトランジスタ820はオン状態(ON)のとき、出力端子OUTの電圧の上
昇を急峻に行うことができる。したがって、図24(C)に示すタイミングチャートにお
ける出力端子の信号波形831を急峻な変化にすることができる。また電圧VDDを与え
る配線と、電圧VSSを与える配線との間に流れる貫通電流を少なくすることができるた
め、低消費電力での動作を行うことができる。
0は電流が流れやすい状態とすることができる。図25(C)に図示するように、このと
き流れる電流IAを少なくとも電流IBよりも大きくすることができる。そのため、入力
端子INに与える信号がローレベルでOSトランジスタ820はオフ状態(OFF)のと
き、出力端子OUTの電圧の下降を急峻に行うことができる。したがって、図24(C)
に示すタイミングチャートにおける出力端子の信号波形832を急峻な変化にすることが
できる。
20の状態が切り替わる以前、すなわち時刻T1やT2よりも前に行うことが好ましい。
例えば、図24(C)に図示するように、入力端子INに与える信号がハイレベルに切り
替わる時刻T1よりも前に、しきい値電圧VTH_Aから、しきい値電圧VTH_BにO
Sトランジスタ810のしきい値電圧を切り替えることが好ましい。また、図24(C)
に図示するように、入力端子INに与える信号がローレベルに切り替わる時刻T2よりも
前に、しきい値電圧VTH_Bからしきい値電圧VTH_AにOSトランジスタ810の
しきい値電圧を切り替えることが好ましい。
号SBGを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を
制御するための電圧は、フローティング状態としたOSトランジスタ810の第2ゲート
に保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図26
(A)に示す。
を有する。OSトランジスタ850の第1端子は、OSトランジスタ810の第2ゲート
に接続される。またOSトランジスタ850の第2端子は、電圧VBG_B(あるいは電
圧VBG_A)を与える配線に接続される。OSトランジスタ850の第1ゲートは、信
号SFを与える配線に接続される。OSトランジスタ850の第2ゲートは、電圧VBG
_B(あるいは電圧VBG_A)を与える配線に接続される。
は、入力端子INに与える信号がハイレベルに切り替わる時刻T3よりも前に、OSトラ
ンジスタ810の第2ゲートに与える構成とする。信号SFをハイレベルとしてOSトラ
ンジスタ850をオン状態とし、ノードNBGにしきい値電圧を制御するための電圧VB
G_Bを与える。
る。OSトランジスタ850は、オフ電流が極めて小さいため、オフ状態にし続けること
で、一旦ノードに保持させたしきい値電圧VTH_Aを保持することができる。そのため
、OSトランジスタ850の第2ゲートに電圧VBG_Bを与える動作の回数が減るため
、電圧VBG_Bの書き換えに要する分の消費電力を小さくすることができる。
2ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成
としてもよい。例えば、しきい値電圧を制御するための電圧を、入力端子INに与える信
号を基に生成し、OSトランジスタ810の第2ゲートに与える構成としてもよい。当該
構成を実現可能な回路構成の一例について、図27(A)に示す。
ンジスタ810の第2ゲートとの間にCMOSインバータ860を有する。CMOSイン
バータ860の入力端子は、入力端子INに接続される。CMOSインバータ860の出
力端子は、OSトランジスタ810の第2ゲートに接続される。
図27(B)のタイミングチャートでは、入力端子INの信号波形、出力端子OUTの信
号波形、CMOSインバータ860の出力波形IN_B、およびOSトランジスタ810
(FET810)のしきい値電圧の変化について示している。
C)と同様に、OSトランジスタ810のしきい値電圧を制御できる。したがって、電圧
が異なるものの、図25(A)乃至図25(C)で説明したように、OSトランジスタ8
10のしきい値電圧を制御できる。例えば、図27(B)における時刻T4となるとき、
入力端子INに与える信号がハイレベルでOSトランジスタ820はオン状態となる。こ
のとき、出力波形IN_Bはローレベルとなる。そのため、OSトランジスタ810は電
流が流れにくい状態とすることができ、出力端子OUTの電圧の上昇を急峻に行うことが
できる。
ベルでOSトランジスタ820はオフ状態となる。このとき、出力波形IN_Bはハイレ
ベルとなる。そのため、OSトランジスタ810は電流が流れやすい状態とすることがで
き、出力端子OUTの電圧の上昇を急峻に行うことができる。
おける、バックゲートの電圧を入力端子INの信号の論理にしたがって切り替える。当該
構成とすることで、OSトランジスタのしきい値電圧を制御することができる。OSトラ
ンジスタのしきい値電圧の制御を入力端子INに与える信号に併せて制御することで、出
力端子OUTの電圧の変化を急峻にすることができる。また、電源電圧を与える配線間の
貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
ができる。
本実施の形態では、本発明の一態様の入出力装置について図28を用いて説明する。
本発明の一態様の入出力装置は、画像を表示する機能と、タッチセンサとしての機能と
、を有する、インセル型のタッチパネルである。
icro Electro Mechanical System)を利用した光学素子
、有機EL(Electro Luminescence)素子や発光ダイオード(LE
D:Light Emitting Diode)等の発光素子、電気泳動素子など、様
々な素子を、表示素子として適用することができる。
説明する。
指やスタイラスなどの被検知体の近接又は接触を検知することのできる様々なセンサを、
検知素子として適用することができる。
式、光学方式、感圧方式など様々な方式を用いることができる。
。
影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用い
ると、同時多点検出が可能となるため好ましい。
がある。セミインセル型は、表示素子を支持する基板と対向基板の両方又は対向基板のみ
に、検知素子を構成する電極等が設けられた構成をいう。一方、フルインセル型は、表示
素子を支持する基板のみに、検知素子を構成する電極等を設けた構成をいう。本発明の一
態様の入出力装置は、フルインセル型のタッチパネルである。フルインセル型のタッチパ
ネルは、対向基板の構成を簡略化できるため、好ましい。
る電極を兼ねるため、作製工程を簡略化でき、かつ、作製コストを低減でき、好ましい。
貼り合わせる構成や、対向基板側に検知素子を作製する構成に比べて、入出力装置を薄型
化もしくは軽量化することができる、又は、入出力装置の部品点数を少なくすることがで
きる。
素子を駆動する信号を供給するFPCの両方を、一方の基板側に配置する。これにより、
電子機器に組み込みやすく、また、部品点数を削減することが可能となる。なお、一つの
FPCにより、画素を駆動する信号と検知素子を駆動する信号が供給されてもよい。
図28(A)に、入出力装置の隣り合う2つの副画素の断面図を示す。図28(A)に
示す2つの副画素はそれぞれ異なる画素が有する副画素である。
トランジスタ203a、及び液晶素子207a等を有する。また基板211上には、絶縁
層212、絶縁層213、絶縁層215、絶縁層219等の絶縁層が設けられている。
1つの画素が構成されることで、表示部ではフルカラーの表示を行うことができる。なお
、副画素が呈する色は、赤、緑、及び青に限られない。画素には、例えば、白、黄、マゼ
ンタ、又はシアン等の色を呈する副画素を用いてもよい。
適用することができる。
ドが適用された液晶素子である。液晶素子207aは、導電膜251、導電膜252、及
び液晶249を有する。導電膜251と導電膜252との間に生じる電界により、液晶2
49の配向を制御することができる。導電膜251は、画素電極として機能することがで
きる。導電膜252は、共通電極として機能することができる。
力装置を、透過型の液晶表示装置として機能させることができる。また、導電膜251に
、可視光を反射する導電性材料を用い、導電膜252に可視光を透過する導電性材料を用
いることで、入出力装置を、反射型の液晶表示装置として機能させることができる。
錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウ
ム、インジウム錫酸化物(ITO:Indium Tin Oxide)、インジウム亜
鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化
物、酸化ケイ素を添加したインジウム錫酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛
などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む
膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる
。
電膜を用いることが好ましい。酸化物導電膜は、酸化物半導体膜223に含まれる金属元
素を一種類以上有することが好ましい。例えば、導電膜251は、インジウムを含むこと
が好ましく、In-M-Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、N
d、Sn又はHf)膜であることがさらに好ましい。同様に、導電膜252は、インジウ
ムを含むことが好ましく、In-M-Zn酸化物膜であることがさらに好ましい。
形成してもよい。上述の通り、同一の金属元素を有する酸化物半導体を、入出力装置を構
成する層のうち2層以上に用いることで、製造装置(例えば、成膜装置、加工装置等)を
2以上の工程で共通で用いることが可能となるため、製造コストを抑制することができる
。
体を用いると、絶縁膜253から供給される水素によって、酸化物半導体の導電率を高め
ることができる。
材料を含む合金等が挙げられる。
と電気的に接続される。
上面形状を有する。導電膜251と導電膜252の間には、絶縁膜253が設けられてい
る。導電膜251は、絶縁膜253を介して導電膜252と重なる部分を有する。また、
導電膜251と着色膜241とが重なる領域において、導電膜251上に導電膜252が
配置されていない部分を有する。
と電気的に接続されており、導電膜252の補助配線として機能することができる。共通
電極と電気的に接続する補助配線を設けることで、共通電極の抵抗に起因する電圧降下を
抑制することができる。また、このとき、金属酸化物を含む導電膜と、金属を含む導電膜
の積層構造とする場合には、ハーフトーンマスクを用いたパターニング技術により形成す
ると、工程を簡略化できるため好ましい。
例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、銀
、ネオジム、スカンジウム等の金属材料又はこれらの元素を含む合金材料を用いて、単層
で又は積層して形成することができる。
位置に設けられることが好ましい。
スタ201a、203aのうち、少なくとも一方と重なる部分を有する。
することを防ぐオーバーコートとしての機能を有することが好ましい。絶縁膜245は、
不要であれば設けなくてもよい。
いてもよい。配向膜は、液晶249の配向を制御することができる。例えば、図28(A
)において、導電膜252を覆う配向膜を形成してもよい。また、図28(A)において
、絶縁膜245と液晶249の間に、配向膜を有していてもよい。また、絶縁膜245が
、配向膜としての機能と、オーバーコートとしての機能の双方を有していてもよい。
261との距離が一定以上近づくことを防ぐ機能を有する。
ている例を示すが、本発明の一態様はこれに限られない。スペーサ247は、基板211
側に設けられていてもよいし、基板261側に設けられていてもよい。例えば、絶縁膜2
45上にスペーサ247を形成してもよい。また、図28(A)では、スペーサ247が
、絶縁膜253及び絶縁膜245と接する例を示すが、基板211側又は基板261側の
いずれかに設けられた構造物と接していなくてもよい。
カなどの材料を用いることもできるが、樹脂やゴムなどの弾性を有する材料を用いること
が好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
11、基板261、及び接着層に囲まれた領域に、液晶249が封止されている。
を挟むように2つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光
板を介して入射される。このとき、導電膜251と導電膜252の間に与える電圧によっ
て液晶249の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板
を介して射出される光の強度を制御することができる。また、入射光は着色膜241によ
って特定の波長領域以外の光が吸収されるため、射出される光は例えば赤色、青色、又は
緑色を呈する光となる。
えば直線偏光板と1/4波長位相差板を積層したものを用いることができる。円偏光板に
より、入出力装置の表示の視野角依存を低減することができる。
れに限られず様々なモードが適用された液晶素子を用いることができる。例えば、VA(
Vertical Alignment)モード、TN(Twisted Nemati
c)モード、IPS(In-Plane-Switching)モード、ASM(Axi
ally Symmetric aligned Micro-cell)モード、OC
B(Optically Compensated Birefringence)モー
ド、FLC(Ferroelectric Liquid Crystal)モード、A
FLC(AntiFerroelectric Liquid Crystal)モード
等が適用された液晶素子を用いることができる。
ードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、MV
A(Multi-Domain Vertical Alignment)モード、PV
A(Patterned Vertical Alignment)モード、ASVモー
ドなどを用いることができる。
ある。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界
又は斜め方向の電界を含む)によって制御される。なお、液晶素子に用いる液晶としては
、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Po
lymer Dispersed Liquid Crystal)、強誘電性液晶、反
強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリッ
ク相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
用するモードや設計に応じて最適な液晶材料を用いればよい。
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組
成物を液晶249に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応
答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液
晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくても
よいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊
を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる
。
を設けてもよい。またこのとき、基板261と当該基板との間に偏光板又は円偏光板を設
けることが好ましい。その場合、当該基板上に保護層(セラミックコート等)を設けるこ
とが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、
イットリア安定化ジルコニア(YSZ)などの無機絶縁材料を用いることができる。また
、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等に
より物理的、又は化学的な処理が施され、その表面に圧縮応力を加えたものを用いること
ができる。
52との間に形成される容量を利用して、被検知体の近接又は接触等を検知することがで
きる。すなわち本発明の一態様の入出力装置において、導電膜252は、液晶素子の共通
電極と、検知素子の電極と、の両方を兼ねる。
を構成する電極を兼ねるため、作製工程を簡略化でき、かつ作製コストを低減できる。ま
た、入出力装置の薄型化、軽量化を図ることができる。
電膜255を設けることで、検知素子の電極の抵抗を低減させることができる。検知素子
の電極の抵抗の抵抗が低下することで、検知素子の電極の時定数を小さくすることができ
る。検知素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検
出の精度を高めることができる。
が大きくなる場合がある。そのため、トランジスタと検知素子の電極との間に、平坦化機
能を有する絶縁膜を設け、検知素子の電極と信号線との間の容量を削減することが好まし
い。例えば、図28(A)では、平坦化機能を有する絶縁膜として絶縁層219を有する
。絶縁層219を設けることで、導電膜252と信号線との容量を小さくすることができ
る。これにより、検知素子の電極の時定数を小さくすることができる。前述の通り、検知
素子の電極の時定数が小さいほど、検出感度を高めることができ、さらには、検出の精度
を高めることができる。
0秒より大きく5×10-5秒以下、より好ましくは0秒より大きく5×10-6秒以下
、より好ましくは0秒より大きく5×10-7秒以下、より好ましくは0秒より大きく2
×10-7秒以下であるとよい。特に、時定数を1×10-6秒以下とすることで、ノイ
ズの影響を抑制しつつ高い検出感度を実現することができる。
図28(B)に、図28(A)とは異なる、隣り合う2つの画素の断面図を示す。図2
8(B)に示す2つの副画素はそれぞれ異なる画素が有する副画素である。
電膜255の積層順が、図28(A)に示す構成例1と異なる。なお、構成例2において
、構成例1と同様の部分に関しては、上記を参照することができる。
電膜252を有し、導電膜252上に絶縁膜253を有し、絶縁膜253上に導電膜25
1を有する。
状の上面形状を有する導電膜251を画素電極とし、下層に設けられる導電膜252を共
通電極として用いることもできる。その場合にも、導電膜251がトランジスタ203a
のソース又はドレインと電気的に接続されればよい。
52との間に形成される容量を利用して、被検知体の近接又は接触等を検知することがで
きる。すなわち本発明の一態様の入出力装置において、導電膜252は、液晶素子の共通
電極と、検知素子の電極と、の両方を兼ねる。
2が、画素電極として機能する導電膜251よりも表示面側(被検知体に近い側)に位置
する。これにより、導電膜251が導電膜252よりも表示面側に位置する構成例2より
も、構成例1では、検出感度が向上する場合がある。
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図29及び図30を用いて説明を行う。
図29に示す表示モジュール8000は、上部カバー8001と下部カバー8002と
の間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続され
た表示パネル8006、バックライト8007、フレーム8009、プリント基板801
0、バッテリ8011を有する。
8006のサイズに合わせて、形状や寸法を適宜変更することができる。
8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基
板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル8
006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
ト8007上に光源8008を配置する構成について例示したが、これに限定さない。例
えば、バックライト8007の端部に光源8008を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト8007を設けない構成としてもよい。
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム8009は、放熱板としての機能を有していてもよい。
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は
、商用電源を用いる場合には、省略可能である。
加して設けてもよい。
図30(A)乃至図30(G)は、電子機器を示す図である。これらの電子機器は、筐
体9000、表示部9001、スピーカ9003、操作キー9005(電源スイッチ、又
は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、
加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電
場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する
機能を含むもの)、マイクロフォン9008、等を有することができる。
例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(
プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信ま
たは受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表
示部に表示する機能、等を有することができる。なお、図30(A)乃至図30(G)に
示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有すること
ができる。また、図30(A)乃至図30(H)には図示していないが、電子機器には、
複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を
撮影する機能、動画を撮影する機能、撮影した画像を記録媒体(外部またはカメラに内蔵
)に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
100は、表示部9001を大画面、例えば、50インチ以上、または100インチ以上
の表示部9001を組み込むことが可能である。
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末9101は、
スピーカ9003、接続端子9006、センサ9007等を設けてもよい。また、携帯情
報端末9101は、文字や画像情報をその複数の面に表示することができる。例えば、3
つの操作ボタン9050(操作アイコンまたは単にアイコンともいう)を表示部9001
の一の面に表示することができる。また、破線の矩形で示す情報9051を表示部900
1の他の面に表示することができる。なお、情報9051の一例としては、電子メールや
SNS(ソーシャル・ネットワーキング・サービス)や電話などの着信を知らせる表示、
電子メールやSNSなどの題名、電子メールやSNSなどの送信者名、日時、時刻、バッ
テリの残量、アンテナ受信の強度などがある。または、情報9051が表示されている位
置に、情報9051の代わりに、操作ボタン9050などを表示してもよい。
、表示部9001の3面以上に情報を表示する機能を有する。ここでは、情報9052、
情報9053、情報9054がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末9102の使用者は、洋服の胸ポケットに携帯情報端末9102を収納した状
態で、その表示(ここでは情報9053)を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末9102の上方から観察できる位
置に表示する。使用者は、携帯情報端末9102をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
9200は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部9001はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末9200は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末9200は、接続端子9006を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子9006を介して充電を行うこともできる。なお、充電動作は接続端子900
6を介さずに無線給電により行ってもよい。
る。また、図30(E)が携帯情報端末9201を展開した状態の斜視図であり、図30
(F)が携帯情報端末9201を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図30(G)が携帯情報端末9201を折り畳んだ状
態の斜視図である。携帯情報端末9201は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末92
01が有する表示部9001は、ヒンジ9055によって連結された3つの筐体9000
に支持されている。ヒンジ9055を介して2つの筐体9000間を屈曲させることによ
り、携帯情報端末9201を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末9201は、曲率半径1mm以上150mm以下で曲
げることができる。
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
ができる。
104 絶縁膜
106 導電膜
108 酸化物半導体膜
108_1 層
108_2 層
108_3 層
108d ドレイン領域
108i チャネル領域
108s ソース領域
110 絶縁膜
110_0 絶縁膜
112 酸化物半導体膜
112_0 酸化物半導体膜
116 絶縁膜
117 絶縁膜
118 絶縁膜
120 導電膜
120a 導電膜
120b 導電膜
140 マスク
141a 開口部
141b 開口部
143 開口部
145 不純物元素
150 トランジスタ
150A トランジスタ
150B トランジスタ
160 トランジスタ
160A トランジスタ
160B トランジスタ
170 トランジスタ
201a トランジスタ
203a トランジスタ
207a 液晶素子
207b 液晶素子
211 基板
212 絶縁層
213 絶縁層
215 絶縁層
219 絶縁層
223 酸化物半導体膜
241 着色膜
243 遮光膜
245 絶縁膜
247 スペーサ
249 液晶
251 導電膜
252 導電膜
253 絶縁膜
255 導電膜
261 基板
501 画素回路
502 画素部
504 駆動回路部
504a ゲートドライバ
504b ソースドライバ
506 保護回路
507 端子部
550 トランジスタ
552 トランジスタ
554 トランジスタ
560 容量素子
562 容量素子
570 液晶素子
572 発光素子
700 表示装置
701 基板
702 画素部
704 ソースドライバ回路部
705 基板
706 ゲートドライバ回路部
708 FPC端子部
710 信号線
711 配線部
712 シール材
716 FPC
730 絶縁膜
732 封止膜
734 絶縁膜
736 着色膜
738 遮光膜
750 トランジスタ
752 トランジスタ
760 接続電極
770 平坦化絶縁膜
772 導電膜
774 導電膜
775 液晶素子
776 液晶層
778 構造体
780 異方性導電膜
782 発光素子
784 導電膜
786 EL層
788 導電膜
790 容量素子
800 インバータ
810 OSトランジスタ
820 OSトランジスタ
831 信号波形
832 信号波形
840 破線
841 実線
850 OSトランジスタ
860 CMOSインバータ
1280a p型トランジスタ
1280b n型トランジスタ
1280c n型トランジスタ
1281 容量素子
1282 トランジスタ
1311 配線
1312 配線
1313 配線
1314 配線
1315 配線
1316 配線
1317 配線
1351 トランジスタ
1352 トランジスタ
1353 トランジスタ
1354 トランジスタ
1360 光電変換素子
1401 信号
1402 信号
1403 信号
1404 信号
1405 信号
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8007 バックライト
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリ
9000 筐体
9001 表示部
9003 スピーカ
9005 操作キー
9006 接続端子
9007 センサ
9008 マイクロフォン
9050 操作ボタン
9051 情報
9052 情報
9053 情報
9054 情報
9055 ヒンジ
9100 テレビジョン装置
9101 携帯情報端末
9102 携帯情報端末
9200 携帯情報端末
9201 携帯情報端末
Claims (1)
- トランジスタを有する半導体装置であって、
前記トランジスタは、
第1のゲート電極と、
前記第1のゲート電極上の第1のゲート絶縁膜と、
前記第1のゲート絶縁膜上の第1の酸化物半導体膜と、
前記第1の酸化物半導体膜上の第2の酸化物半導体膜と、
前記第2の酸化物半導体膜上の第2のゲート絶縁膜と、
前記第2のゲート絶縁膜上の第2のゲート電極と、
前記第2のゲート電極上の絶縁膜と、
ソース電極及びドレイン電極と、を有し、
前記第2の酸化物半導体膜は、前記第1の酸化物半導体膜の上面及び側面と接し、
前記絶縁膜は前記第2のゲート電極の上面に接し、
前記ソース電極及びドレイン電極のそれぞれは、前記絶縁膜の側面、前記第2のゲート絶縁膜の側面及び前記第2の酸化物半導体膜の側面に接し、
前記第2のゲート電極は酸化物半導体を有する、半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020065499A JP7026717B2 (ja) | 2020-04-01 | 2020-04-01 | 半導体装置 |
JP2022021001A JP2022058993A (ja) | 2020-04-01 | 2022-02-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020065499A JP7026717B2 (ja) | 2020-04-01 | 2020-04-01 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015116178A Division JP2017005064A (ja) | 2015-06-08 | 2015-06-08 | 半導体装置、該半導体装置を有する表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022021001A Division JP2022058993A (ja) | 2020-04-01 | 2022-02-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020127016A JP2020127016A (ja) | 2020-08-20 |
JP7026717B2 true JP7026717B2 (ja) | 2022-02-28 |
Family
ID=72084271
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020065499A Active JP7026717B2 (ja) | 2020-04-01 | 2020-04-01 | 半導体装置 |
JP2022021001A Withdrawn JP2022058993A (ja) | 2020-04-01 | 2022-02-15 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022021001A Withdrawn JP2022058993A (ja) | 2020-04-01 | 2022-02-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7026717B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120032173A1 (en) | 2010-08-03 | 2012-02-09 | Canon Kabushiki Kaisha | Top gate thin film transistor and display apparatus including the same |
US20130009148A1 (en) | 2011-07-08 | 2013-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2014045178A (ja) | 2012-08-03 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 酸化物半導体積層膜及び半導体装置 |
JP2014232870A (ja) | 2013-05-02 | 2014-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015015457A (ja) | 2013-06-05 | 2015-01-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015038974A (ja) | 2013-07-16 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015043415A (ja) | 2013-07-25 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443984B2 (en) * | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2013247270A (ja) * | 2012-05-28 | 2013-12-09 | Sony Corp | 撮像装置および撮像表示システム |
TWI646690B (zh) * | 2013-09-13 | 2019-01-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
-
2020
- 2020-04-01 JP JP2020065499A patent/JP7026717B2/ja active Active
-
2022
- 2022-02-15 JP JP2022021001A patent/JP2022058993A/ja not_active Withdrawn
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120032173A1 (en) | 2010-08-03 | 2012-02-09 | Canon Kabushiki Kaisha | Top gate thin film transistor and display apparatus including the same |
JP2012033836A (ja) | 2010-08-03 | 2012-02-16 | Canon Inc | トップゲート型薄膜トランジスタ及びこれを備えた表示装置 |
US20130009148A1 (en) | 2011-07-08 | 2013-01-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013038402A (ja) | 2011-07-08 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014045178A (ja) | 2012-08-03 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 酸化物半導体積層膜及び半導体装置 |
US20150349133A1 (en) | 2012-08-03 | 2015-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor stacked film and semiconductor device |
JP2014232870A (ja) | 2013-05-02 | 2014-12-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015015457A (ja) | 2013-06-05 | 2015-01-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015038974A (ja) | 2013-07-16 | 2015-02-26 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015043415A (ja) | 2013-07-25 | 2015-03-05 | 株式会社半導体エネルギー研究所 | 半導体装置および半導体装置の作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020127016A (ja) | 2020-08-20 |
JP2022058993A (ja) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6999758B2 (ja) | 半導体装置 | |
JP6803682B2 (ja) | 半導体装置の作製方法 | |
JP7352607B2 (ja) | 半導体装置 | |
JP7059419B2 (ja) | トランジスタの作製方法 | |
JP7254867B2 (ja) | 半導体装置の作製方法 | |
JP7066324B2 (ja) | 表示装置、表示モジュール、および電子機器 | |
JP6608633B2 (ja) | 半導体装置 | |
US10381486B2 (en) | Semiconductor device and display device including the semiconductor device | |
JP6851166B2 (ja) | 半導体装置の作製方法 | |
JP2020194977A (ja) | 半導体装置 | |
US20170104090A1 (en) | Method for manufacturing semiconductor device | |
US20230268445A1 (en) | Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device | |
JP2023009058A (ja) | 半導体装置 | |
JP6942845B2 (ja) | 半導体装置 | |
JP2017005064A (ja) | 半導体装置、該半導体装置を有する表示装置 | |
JP7026717B2 (ja) | 半導体装置 | |
WO2017122110A1 (ja) | 表示装置、表示モジュール、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210420 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7026717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |