JP7010628B2 - Display devices and electronic devices - Google Patents
Display devices and electronic devices Download PDFInfo
- Publication number
- JP7010628B2 JP7010628B2 JP2017162288A JP2017162288A JP7010628B2 JP 7010628 B2 JP7010628 B2 JP 7010628B2 JP 2017162288 A JP2017162288 A JP 2017162288A JP 2017162288 A JP2017162288 A JP 2017162288A JP 7010628 B2 JP7010628 B2 JP 7010628B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- display
- light emitting
- pixel
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Led Devices (AREA)
Description
本発明の一態様は、表示装置、および電子機器に関する。 One aspect of the present invention relates to a display device and an electronic device.
なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。 It should be noted that one embodiment of the present invention is not limited to the above technical fields. The technical field of the invention disclosed in the present specification and the like relates to a product, a method, or a manufacturing method. Alternatively, one embodiment of the invention relates to a process, machine, manufacture, or composition (composition of matter).
そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例としてあげることができる。 Therefore, as a technical field of one embodiment of the present invention disclosed more specifically in the present specification and the like, a semiconductor device, a display device, an electronic device, a driving method thereof, or a manufacturing method thereof may be given as an example. can.
反射型素子と発光型素子を組み合わせた、表示装置が提案されている（特許文献１）。明るい環境では反射型素子、暗い環境では発光型素子を用いることで、外光環境に依存しない良好な表示品質と、消費電力が少ない表示装置、を提供することができる。 A display device in which a reflection type element and a light emitting type element are combined has been proposed (Patent Document 1). By using a reflective element in a bright environment and a light emitting element in a dark environment, it is possible to provide a display device having good display quality independent of the external light environment and low power consumption.
一方、酸化物半導体トランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼称する）を、液晶ディスプレイや有機ＥＬ（エレクトロルミネッセンス）ディスプレイなどの表示装置に用いる技術が提案されている。ＯＳトランジスタはオフ電流が非常に小さいため、静止画を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献２、特許文献３）。なお、本明細書において、上述の表示装置の消費電力を減らす技術を、「アイドリング・ストップ」または「ＩＤＳ駆動」と呼称する。
On the other hand, a technique has been proposed in which an oxide semiconductor transistor (Oxide Semiconductor transistor, hereinafter referred to as an OS transistor) is used in a display device such as a liquid crystal display or an organic EL (electroluminescence) display. Since the off-current of the OS transistor is very small, a technique for reducing the refresh frequency when displaying a still image and reducing the power consumption of a liquid crystal display or an organic EL display is disclosed (
また、オフ電流が小さいことを利用して、ＯＳトランジスタを不揮発性の記憶装置に用いた例が開示されている（特許文献４）。 Further, an example in which an OS transistor is used in a non-volatile storage device by utilizing the small off-current is disclosed (Patent Document 4).
反射型素子と発光型素子とによる相補的な輝度の表示を行う場合、外光を検知して、それぞれの表示素子に画像データを分配することが有効である。 When displaying complementary brightness by a reflection type element and a light emitting type element, it is effective to detect external light and distribute image data to each display element.
しかしながら、反射型素子と発光型素子とでは、各々画像データを書き込んでから所望の輝度に達すまでの時間、すなわち、応答時間には差がある。そのため、反射型素子と発光型素子とによる相補的な輝度の表示を行う場合、応答時間が異なることに起因して良好な表示品位が得られないといった虞がある。また、発光型素子は、表示期間中、電流を消費し続けるので、消費電力が増加するといった虞がある。 However, there is a difference in the time from writing the image data to reaching the desired luminance, that is, the response time, between the reflection type element and the light emitting type element. Therefore, when the complementary luminance display is performed by the reflection type element and the light emitting type element, there is a possibility that good display quality cannot be obtained due to the difference in response time. Further, since the light emitting element continues to consume the current during the display period, there is a risk that the power consumption will increase.
本発明の一形態は、新規な表示装置および電子機器を提供することを課題の一つとする。または、消費電力を低減できる、表示装置等を提供することを課題の一つとする。または、本発明の一形態は、良好な表示品位を確保できる、表示装置等を提供することを課題の一つとする。 One of the objects of the present invention is to provide a new display device and an electronic device. Alternatively, one of the issues is to provide a display device or the like that can reduce power consumption. Alternatively, one of the problems of one embodiment of the present invention is to provide a display device or the like that can ensure good display quality.
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。 It should be noted that one embodiment of the present invention does not necessarily have to solve all of the above problems, but may solve at least one problem. Moreover, the description of the above-mentioned problem does not prevent the existence of other problems. Issues other than these are self-evident from the description of the description, claims, drawings, etc., and it is possible to extract issues other than these from the description of the specification, claims, drawings, etc. It is possible.
本発明の一形態は、反射型素子と、発光型素子と、反射型素子を駆動する機能を有する第１の画素回路と、発光型素子を駆動する機能を有する第２の画素回路と、を有する画素を有し、第１の画素回路に書き込んだ第１の画像データを更新して反射型素子の透過率を更新する第１の期間において、第１の期間より短い第２の期間だけ第２の画素回路において第２の画像データを書き込んで発光型素子を発光させる表示装置である。 One embodiment of the present invention comprises a reflective element, a light emitting element, a first pixel circuit having a function of driving the reflective element, and a second pixel circuit having a function of driving the light emitting element. In the first period in which the first image data written in the first pixel circuit is updated to update the transmission rate of the reflective element, the second period is shorter than the first period. It is a display device that writes the second image data in the pixel circuit of 2 and causes the light emitting element to emit light.
本発明の一形態において、第２の画像データは、発光時間に応じた輝度の時間積分値を有し、時間積分値は、第１の画像データを第１の画素回路に書き込むことで反射型素子の透過率が変化し、当該変化の遅れに応じた輝度の時間積分値に等しい表示装置が好ましい。 In one embodiment of the present invention, the second image data has a time integrated value of luminance according to the light emission time, and the time integrated value is a reflection type by writing the first image data to the first pixel circuit. A display device in which the transmittance of the element changes and is equal to the time-integrated value of the brightness according to the delay of the change is preferable.
本発明の一形態において、反射型素子は、反射電極を有する液晶素子である表示装置が好ましい。 In one embodiment of the present invention, the reflective element is preferably a display device which is a liquid crystal element having a reflective electrode.
本発明の一形態において、第１の画像データの更新は、１フレーム期間毎に行い、更新される第１の画像データは１フレーム期間毎に極性を反転させて出力される信号である表示装置が好ましい。 In one embodiment of the present invention, the first image data is updated every frame period, and the updated first image data is a display device which is a signal output with the polarity reversed every frame period. Is preferable.
本発明の一形態は、新規な表示装置および電子機器を提供することができる。または、消費電力を低減できる、表示装置等を提供するができる。または、本発明の一形態は、良好な表示品位を確保できる、表示装置等を提供することができる。 One embodiment of the present invention can provide novel display devices and electronic devices. Alternatively, it is possible to provide a display device or the like that can reduce power consumption. Alternatively, one embodiment of the present invention can provide a display device or the like that can ensure good display quality.
なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。 The effect of one embodiment of the present invention is not limited to the effects listed above. The effects listed above do not preclude the existence of other effects. The other effects are the effects not mentioned in this item, which are described below. Effects not mentioned in this item can be derived from the description in the specification, drawings, etc. by those skilled in the art, and can be appropriately extracted from these descriptions. It should be noted that one embodiment of the present invention has at least one of the above-listed effects and other effects. Therefore, in some cases, one embodiment of the present invention may not have the effects listed above.
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。 Hereinafter, embodiments will be described with reference to the drawings. However, it is easily understood by those skilled in the art that the embodiments can be implemented in many different embodiments, and the embodiments and details can be variously changed without departing from the spirit and scope thereof. To. Therefore, the present invention is not construed as being limited to the description of the following embodiments. In addition, the plurality of embodiments shown below can be appropriately combined.
本明細書等において、酸化物半導体をＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と表記する場合がある。そのため、チャネル形成領域に酸化物半導体を有するトランジスタを、酸化物半導体トランジスタ、ＯＳトランジスタ、またはＯＳＦＥＴという場合がある。 In the present specification and the like, an oxide semiconductor may be referred to as an OS (Oxide Semiconductor). Therefore, a transistor having an oxide semiconductor in the channel forming region may be referred to as an oxide semiconductor transistor, an OS transistor, or an OSFET.
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。 Further, in drawings and the like, the size, layer thickness, region and the like may be exaggerated for clarification. Therefore, it is not necessarily limited to that scale. The drawings schematically show an ideal example, and are not limited to the shapes or values shown in the drawings.
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略する場合がある。 Further, in drawings and the like, the same elements or elements having the same function, elements of the same material, elements formed at the same time, etc. may be designated by the same reference numerals, and the repeated description thereof may be omitted. be.
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。 Further, in the present specification and the like, the term "membrane" and the term "layer" can be interchanged with each other. For example, it may be possible to change the term "conductive layer" to the term "conductive layer". Alternatively, for example, it may be possible to change the term "insulating film" to the term "insulating layer".
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。 Further, in the present specification and the like, the terms indicating the arrangement such as "upper" and "lower" do not limit the positional relationship of the components to be "directly above" or "directly below". For example, the expression "gate electrode on the gate insulating layer" does not exclude those containing other components between the gate insulating layer and the gate electrode.
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。 Further, in the present specification and the like, "parallel" means a state in which two straight lines are arranged at an angle of −10 ° or more and 10 ° or less. Therefore, the case of −5 ° or more and 5 ° or less is also included. Further, "vertical" means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
また、本明細書等において、「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。 Further, in the present specification and the like, the ordinal numbers such as "first", "second", and "third" are added to avoid confusion of the components, and are not limited numerically.
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。 Further, in the present specification and the like, "electrically connected" includes the case where they are connected via "something having some kind of electrical action". Here, the "thing having some kind of electrical action" is not particularly limited as long as it enables the exchange of electric signals between the connection targets. For example, "things having some kind of electrical action" include electrodes, wirings, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
また、本明細書等において、「電圧」とは、ある電位と基準の電位（例えば、グラウンド電位）との電位差のことを示す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換えることが可能である。 Further, in the present specification and the like, the “voltage” often refers to a potential difference between a certain potential and a reference potential (for example, a ground potential). Therefore, the voltage, the potential, and the potential difference can be paraphrased as the potential, the voltage, and the voltage difference, respectively.
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む、少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域、またはドレイン電極）とソース（ソース端子、ソース領域、またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。 Further, in the present specification and the like, a transistor is an element having at least three terminals including a gate, a drain, and a source. A channel region is provided between the drain (drain terminal, drain region, or drain electrode) and the source (source terminal, source region, or source electrode), and a current is passed through the drain, the channel region, and the source. It can be shed. In the present specification and the like, the channel region refers to a region in which a current mainly flows.
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。 Further, the functions of the source and the drain may be switched when transistors having different polarities are adopted or when the direction of the current changes in the circuit operation. Therefore, in the present specification and the like, the terms source and drain can be used interchangeably.
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。つまり、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流、という場合がある。 Further, in the present specification and the like, unless otherwise specified, the off current means a drain current when the transistor is in an off state (also referred to as a non-conducting state or a cutoff state). Unless otherwise specified, the off state is a state in which the voltage Vgs between the gate and the source is lower than the threshold voltage Vth in the n-channel transistor, and the voltage Vgs between the gate and the source in the p-channel transistor. Is higher than the threshold voltage Vth. That is, the off-current of the n-channel transistor may be the drain current when the voltage Vgs between the gate and the source is lower than the threshold voltage Vth.
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合がある。 In the above description of the off-current, the drain may be read as the source. That is, the off current may refer to the current flowing through the source when the transistor is in the off state.
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合がある。 Further, in the present specification and the like, it may be described as a leak current in the same meaning as an off current. Further, in the present specification and the like, the off current may refer to the current flowing between the source and the drain when the transistor is in the off state.
（実施の形態１）
本実施の形態では、１つの画素に反射型素子と発光型素子とが設けられているハイブリッド型表示装置について説明する。特に、表示装置の画素に書き込む信号について説明する。なお、反射型素子としては、液晶や電子ペーパー等を適用することができる。以下、反射型素子を反射素子１０ａ、発光型素子を発光素子１０ｂとして説明する。
(Embodiment 1)
In this embodiment, a hybrid display device in which a reflection type element and a light emitting type element are provided in one pixel will be described. In particular, a signal to be written to the pixels of the display device will be described. As the reflective element, a liquid crystal display, electronic paper, or the like can be applied. Hereinafter, the reflective element will be described as a
＜表示装置＞
図１は、表示装置の構成例を示すブロック図である。表示装置９９は、表示ユニット１１０を有する。
<Display device>
FIG. 1 is a block diagram showing a configuration example of a display device. The
＜表示ユニット＞
表示ユニット１１０は、画素アレイ１１１、ゲートドライバ１１３、ゲートドライバ１１４、およびコントローラＩＣ１１５を有する。
<Display unit>
The
画素アレイ１１１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて駆動されるアクティブ型の素子である。また、画素１０は、反射素子１０ａと発光素子１０ｂを有する。画素アレイ１１１のより具体的な構成例については、実施の形態３にて、説明する。
The
ゲートドライバ１１３は、反射素子１０ａを選択するためのゲート線を駆動する機能をもち、ゲートドライバ１１４は、発光素子１０ｂを選択するためのゲート線を駆動する機能をもつ。反射素子１０ａにデータ信号を供給するソース線を駆動するソースドライバ、および発光素子１０ｂにデータ信号を供給するソース線を駆動するソースドライバは、それぞれ、コントローラＩＣ１１５に設けられている。コントローラＩＣ１１５は、表示装置１００の動作を統括的に制御する機能を備える。コントローラＩＣ１１５の数は、画素アレイの画素数に応じて決定される。コントローラＩＣ１１５は、光センサ１４３からの信号が入力される。
The
図１（Ａ）の例では、画素アレイ１１１と共にゲートドライバ１１３、１１４が同一基板上に集積されている例を示しているが、ゲートドライバ１１３、１１４を専用ＩＣとすることもできる。あるいは、コントローラＩＣ１１５に、ゲートドライバ１１３またはゲートドライバ１１４を組み込んでもよい。
Although the example of FIG. 1A shows an example in which the
ここでは、コントローラＩＣ１１５の実装方式は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などでもよい。
Here, the mounting method of the
なお、画素１０に使用されるトランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタ（「ＯＳトランジスタ」ともいう。）であり、Ｓｉトランジスタに比べてオフ電流が低いトランジスタである。ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることで、オフ電流を極めて低くすることができる。
The transistor used for the
もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければ酸化物半導体を適用しないトランジスタとすることができる。例えば、バンドギャップが大きい半導体を適用したトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。
Alternatively, as the transistor used for the
画素１０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）、一時的にゲートドライバ１１３、１１４およびソースドライバを停止することができる（以下、「アイドリング・ストップ」、もしくは「ＩＤＳ駆動」と呼ぶ。）。ＩＤＳ駆動によって、表示装置９９の消費電力を低減することができる。
By using a transistor having a low off current for the
＜画素の構成＞
画素１０の構成について説明する。
<Pixel configuration>
The configuration of the
図１（Ｂ）では、画素１０の模式図を図示している。画素１０は、画素回路１１、画素回路１２、反射素子１０ａおよび発光素子１０ｂを有する。画素回路１１は、反射素子１０ａを駆動するための回路である。画素回路１２は、発光素子１０ｂを駆動するための回路である。なお反射素子１０ａは反射電極を有する。反射素子１０ａは、反射光の強度を調節して表示を行う。発光素子１０ｂは、電流量を調節して表示を行う。なお画素の断面の構造等の詳細については後述する。
FIG. 1B illustrates a schematic diagram of the
図１（Ｂ）に示す画素１０の模式図では、画素回路１１、画素回路１２、反射素子１０ａおよび発光素子１０ｂの配置を示している。図１（Ｂ）に示す反射素子１０ａは開口１３を有する。この開口１３は、反射電極に設けられる開口を表している。図１（Ｂ）に示す発光素子１０ｂは、反射素子１０ａが有する開口１３に重ねて設けられる。
The schematic diagram of the
図１（Ｂ）に示す画素回路１１および画素回路１２は、反射素子１０ａが設けられる層と発光素子１０ｂが設けられる層の間に設けられる。反射素子１０ａを駆動するための画素回路１１と発光素子１０ｂを駆動するための画素回路１２とのトランジスタを有する素子層を同じ工程で設けることで、画素回路１１と画素回路１２とを同層に配置する構成とする。当該構成とすることで、反射素子１０ａに画像データを与えるソースドライバと、発光素子１０ｂに画像データを与えるソースドライバとを一体化したソースドライバとすることができる。なお図１（Ｂ）では、反射素子１０ａが設けられる層と発光素子１０ｂが設けられる層の間に画素回路１１および画素回路１２を設ける構成を図示したが、画素回路は反射素子１０ａおよび発光素子１０ｂの上層または下層に設ける構成としてもよい。
The
図１（Ｂ）に示す構成とすることで画素１０は、反射素子１０ａによる反射光１４の制御と、開口１３を透過する発光素子１０ｂの発する光１５の強度の制御と、によって表示を行うことができる。なお反射光１４が射出される方向および発光素子１０ｂが発する光１５が射出される方向は、表示装置９９の表示面となる。
With the configuration shown in FIG. 1B, the
図１（Ｂ）に示す画素１０の構成では、反射素子１０ａが有する反射電極の下に画素回路１１および画素回路１２といった画素を駆動するための回路を配置することができる。そのため、発光素子１０ｂを駆動するための画素回路１２が増える分の開口率の低下を抑制することができる。
In the configuration of the
また図１（Ｂ）に示す画素１０の構成では、反射素子１０ａが有する反射電極によって反射された外光の強度を液晶層で調節して階調表示を行う。そのため図１（Ｂ）の画素１０を有する表示装置９９は、屋外での視認性を向上することができる。
Further, in the configuration of the
また図１（Ｂ）に示す画素１０の構成では、発光素子１０ｂの発する光１５の強度を調節して階調表示を行う。そのため図１の画素１０を有する表示装置９９は、外光の強度が小さい屋内での視認性を向上することができる。
Further, in the configuration of the
また図１（Ｂ）に示す構成では、画素ごとに反射素子１０ａを制御することができる画素回路１１、及び発光素子１０ｂを制御することができる画素回路１２を有する。つまり、画素１０ごとに反射素子１０ａおよび発光素子１０ｂの表示を別々に制御することができる。このような構成では、複数の画素で一様に点灯するバックライトの制御とは異なり、表示する画像に応じた発光素子１０ｂの発光を画素レベルといった最小単位で制御することができるため、余分な発光を抑えることができる。そのため図１（Ｂ）の画素１０を有する表示装置９９は、低消費電力化を図ることができる。
Further, the configuration shown in FIG. 1B has a
画素１０は、モノクロ表示の表示装置の画素に適用するだけでなく、カラーフィルターを設けることでカラー表示の表示装置の画素に適用することができる。カラー表示する際には、画素１０は、色要素をＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色とするときのサブ画素に相当する。一つの画素を構成するサブ画素の数は、３つに限らない。例えば、Ｒのサブ画素とＧのサブ画素とＢのサブ画素とＷ（白）のサブ画素の４つのサブ画素から１つの画素が構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。
The
＜表示装置の動作モード＞
図１（Ａ）の表示装置９９の動作モードについて、図２（Ａ）乃至（Ｅ）を参照して説明する。
<Display device operation mode>
The operation mode of the
なお図１（Ａ）の表示装置９９の動作モードは、例えば、光センサ１４３で得られる照度に応じ切り替える構成とすればよい。図２（Ａ）のブロック図では、図１（Ａ）に示す光センサ１４３およびコントローラＩＣ１１５を抜き出して図示している。
The operation mode of the
図２（Ａ）において光センサ１４３は、例えば、照度に応じた信号ＳＩＬＬを生成する機能を有する。コントローラＩＣ１１５は、信号ＳＩＬＬに応じて表示モードを切り替える機能を有する。
In FIG. 2A, the
また図２（Ｂ）から図２（Ｄ）までは、照度に応じて表示装置９９が取り得る表示モードを説明するための画素の模式図である。なお図２（Ｂ）から図２（Ｄ）までにおいては、図１（Ｂ）と同様に、画素回路１１、画素回路１２、反射素子１０ａ、発光素子１０ｂ、開口１３、反射素子１０ａが有する反射電極が反射する反射光１４、および開口１３より射出される発光素子１０ｂが発する光１５を図示している。
Further, FIGS. 2B to 2D are schematic views of pixels for explaining a display mode that the
表示装置が取り得る表示モードとしては、図２（Ｂ）から図２（Ｄ）までに示す、反射表示モード（Ｒ ｍｏｄｅ）と、反射表示＋発光表示モード（ＥＲ ｍｏｄｅ）と、発光表示モード（Ｅ ｍｏｄｅ）と、を挙げて説明する。 The display modes that the display device can take are the reflection display mode (R mode), the reflection display + emission display mode (ER mode), and the emission display mode (Emission display mode) shown in FIGS. 2 (B) to 2 (D). E mode) and will be described.
反射表示モードは、画素が有する反射素子を駆動して反射光を調節して表示を行う表示モードである。具体的には図２（Ｂ）に示す画素１０の模式図のように反射素子１０ａが有する反射電極による反射光１４の強度を液晶層で調節して表示を行う。
The reflection display mode is a display mode in which a reflection element of a pixel is driven to adjust the reflected light for display. Specifically, as shown in the schematic diagram of the
反射表示＋発光表示モード（ＥＲ ｍｏｄｅ）は、反射素子の駆動と発光素子の駆動とによって反射光と発光素子の発光との双方を調節して表示を行う表示モードである。具体的には図２（Ｃ）に示す画素１０の模式図のように反射素子１０ａが有する反射電極による反射光１４と、発光素子１０ｂが開口１３より射出する光１５とを調節して表示を行う。
The reflection display + light emission display mode (ER mode) is a display mode in which both the reflected light and the light emission of the light emitting element are adjusted and displayed by driving the reflecting element and driving the light emitting element. Specifically, as shown in the schematic diagram of the
発光表示モード（Ｅ ｍｏｄｅ）は、発光素子を駆動して発光を調節して表示を行う表示モードである。具体的には図２（Ｄ）に示す画素１０の模式図のように、発光素子１０ｂが開口１３より射出する光１５を調節して階調表示を行う。
The light emission display mode (Emode) is a display mode in which a light emitting element is driven to adjust light emission and display. Specifically, as shown in the schematic diagram of the
図２（Ｅ）には、上述した３つのモード（反射表示モード、反射表示＋発光表示モード、発光表示モード）の状態遷移図を示す。状態Ｃ１は反射表示モードを表し、状態Ｃ２は反射表示＋発光表示モードを表し、状態Ｃ３は発光表示モードを表している。 FIG. 2E shows a state transition diagram of the above-mentioned three modes (reflection display mode, reflection display + emission display mode, and emission display mode). The state C1 represents the reflection display mode, the state C2 represents the reflection display + light emission display mode, and the state C3 represents the light emission display mode.
表示装置９９は、照度に応じて、状態Ｃ１から状態Ｃ３のいずれかの状態の表示モードを取り得る。例えば屋外のように照度が大きい場合、状態Ｃ１を取り得る。また屋外から屋内に移動するような照度が小さくなる場合、状態Ｃ１から状態Ｃ３に遷移する。また屋内であっても照度が大きく、反射光による階調表示が可能な場合、状態Ｃ３から状態Ｃ２に遷移する。
The
以上のように照度に応じて表示モードを切り替える構成とすることで、消費電力が比較的大きい発光素子の光の強度による階調表示の頻度を減らすことができる。そのため、表示装置の消費電力を低減することができる。 By configuring the display mode to be switched according to the illuminance as described above, it is possible to reduce the frequency of gradation display due to the light intensity of the light emitting element having a relatively large power consumption. Therefore, the power consumption of the display device can be reduced.
また表示装置９９は、バッテリーの残容量、表示するコンテンツ、あるいは周辺環境の照度に応じて、さらに動作モードを切り替えることができる。例えば、通常のフレーム周波数（代表的には６０Ｈｚ以上２４０Ｈｚ以下）で動作する通常動作モード（Ｎｏｒｍａｌ ｍｏｄｅ）と、低速のフレーム周波数（通常動作モードの１／１００乃至１／１０程度のフレーム周波数）で操作するアイドリング・ストップ（ＩＤＳ）駆動モードと、を挙げることができる。
Further, the
なお、アイドリング・ストップ（ＩＤＳ）駆動とは、画像データの書き込み処理を実行した後、画像データの書き換えを停止する駆動方法のことをいう。一旦画像データの書き込みをして、その後次の画像データの書き込みまでの間隔を延ばすことで、その間の画像データの書き込みに要する分の消費電力を削減することができる。 The idling stop (IDS) drive is a drive method for stopping the rewriting of the image data after executing the image data writing process. By writing the image data once and then extending the interval until the next image data is written, it is possible to reduce the power consumption required for writing the image data during that period.
ここでアイドリング・ストップ（ＩＤＳ）駆動モードについて、図３を用いて説明を行う。 Here, the idling stop (IDS) drive mode will be described with reference to FIG.
図３（Ａ）（Ｂ）（Ｃ）は、通常駆動モードとアイドリング・ストップ（ＩＤＳ）駆動モードを説明する回路図及びタイミングチャートである。なお、図３（Ａ）では、反射素子１０ａ（例えば液晶素子）と、反射素子１０ａに電気的に接続される画素回路１１と、を明示している。また、図３（Ａ）に示す画素回路１１では、信号線ＳＬと、ゲート線ＧＬと、信号線ＳＬ及びゲート線ＧＬに接続されたトランジスタＭ１と、トランジスタＭ１に接続される容量素子ＣｓＬＣとを図示している。
3A, 3B, and 3C are circuit diagrams and timing charts illustrating a normal drive mode and an idling stop (IDS) drive mode. Note that FIG. 3A clearly shows the reflecting
トランジスタＭ１としては、半導体層に金属酸化物を有するトランジスタを用いることが好ましい。金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）または酸化物半導体（ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、トランジスタの代表例として、酸化物半導体を有するトランジスタ（ＯＳトランジスタ）を用いて説明する。ＯＳトランジスタは、非導通状態時のリーク電流（オフ電流）が極めて低いため、ＯＳトランジスタを非導通状態とすることで液晶素子の画素電極に電荷の保持をすることができる。 As the transistor M1, it is preferable to use a transistor having a metal oxide in the semiconductor layer. When a metal oxide has at least one of an amplification action, a rectifying action, and a switching action, the metal oxide is referred to as a metal oxide semiconductor or an oxide semiconductor, or OS for short. be able to. Hereinafter, a transistor having an oxide semiconductor (OS transistor) will be described as a typical example of the transistor. Since the leak current (off current) of the OS transistor in the non-conducting state is extremely low, the charge can be retained in the pixel electrode of the liquid crystal element by setting the OS transistor in the non-conducting state.
図３（Ｂ）は、通常駆動モードでの信号線ＳＬおよびゲート線ＧＬにそれぞれ与える信号の波形を示すタイミングチャートである。通常駆動モードでは通常のフレーム周波数（例えば６０Ｈｚ）で動作する。１フレーム期間を第１サブフレームＴ１、第２サブフレームＴ２、第３サブフレームＴ３で表すと、各フレーム期間でゲート線ＧＬに走査信号を与え、信号線ＳＬからデータＤｐを書き込む動作を行う。この動作は、第１サブフレームＴ１から第３サブフレームＴ３までで同じデータＤｐを書き込む場合、または異なるデータを書き込む場合でも同じである。 FIG. 3B is a timing chart showing waveforms of signals given to the signal line SL and the gate line GL in the normal drive mode. In the normal drive mode, it operates at a normal frame frequency (for example, 60 Hz). When one frame period is represented by the first subframe T 1 , the second subframe T 2 , and the third subframe T 3 , a scan signal is given to the gate line GL in each frame period, and data D p is written from the signal line SL. Do the action. This operation is the same even when the same data Dp is written in the first subframe T1 to the third subframe T3, or when different data are written.
一方、図３（Ｃ）は、アイドリング・ストップ（ＩＤＳ）駆動モードでの信号線ＳＬおよびゲート線ＧＬに、それぞれ与える信号の波形を示すタイミングチャートである。アイドリング・ストップ（ＩＤＳ）駆動では低速のフレーム周波数（例えば１Ｈｚ）で動作する。１フレーム期間を期間ＴＦで表し、その中でデータの書き込み期間を期間ＴＷ、データの保持期間を期間ＴＲで表す。アイドリング・ストップ（ＩＤＳ）駆動モードは、期間ＴＷでゲート線ＧＬに走査信号を与え、信号線ＳＬのデータＤｐを書き込み、期間ＴＲでゲート線ＧＬをローレベルの電圧に固定し、トランジスタＭ１を非導通状態として一旦書き込んだデータＤｐを保持させる動作を行う。 On the other hand, FIG. 3C is a timing chart showing waveforms of signals given to the signal line SL and the gate line GL in the idling stop (IDS) drive mode. In idling stop (IDS) drive, it operates at a low frame frequency (for example, 1 Hz). The one-frame period is represented by the period TF , the data writing period is represented by the period TW , and the data retention period is represented by the period TR. The idling stop (IDS) drive mode gives a scan signal to the gate line GL during the period TW , writes the data D p of the signal line SL, fixes the gate line GL to a low level voltage during the period TR, and a transistor. The operation of holding the data Dp once written with M1 in a non-conducting state is performed.
アイドリング・ストップ（ＩＤＳ）駆動モードは、上述した反射表示モードまたは反射表示＋発光表示モードといった表示モードと組み合わせることで、さらなる低消費電力化を図ることができるため有効である。 The idling stop (IDS) drive mode is effective because it is possible to further reduce power consumption by combining it with a display mode such as the reflection display mode or the reflection display + light emission display mode described above.
＜画素回路の構成＞
画素回路の構成と、本発明の一態様である反射表示時の各画素回路の動作について、図４乃至から図９までを参照して説明する。なお回路図の説明において、反射素子１０ａとして液晶素子、発光素子１０ｂとしてＥＬ素子として説明する。
<Pixel circuit configuration>
The configuration of the pixel circuit and the operation of each pixel circuit at the time of reflection display, which is one aspect of the present invention, will be described with reference to FIGS. 4 to 9. In the description of the circuit diagram, the reflecting
画素１０について説明する。図４は、画素１０の回路図の一例である。画素１０は、図１（Ｂ）で説明したように画素回路１１、画素回路１２、反射素子１０ａおよび発光素子１０ｂを有する。
図４において、画素回路１１は、トランジスタＭ１および容量素子ＣｓＬＣを有する。画素回路１２は、トランジスタＭ２、トランジスタＭ３および容量素子ＣｓＥＬを有する。画素１０が有する各素子は、図４に示すように、ゲート線ＧＬＬＣ、ゲート線ＧＬＥＬ、信号線ＳＬＬＣ、信号線ＳＬＥＬ、容量線ＬＣＳ、アノード線Ｌａｎｏ、およびカソード線Ｌｃａｓに接続される。
In FIG. 4, the
なお容量素子ＣｓＥＬは、発光素子１０ｂを駆動するための画像データに基づく電圧をトランジスタＭ３のゲートに保持するために設けている。このような構成とすることで、発光素子１０ｂを駆動するための電圧の保持をより確実に行うことができる。
The capacitive element Cs EL is provided to hold the voltage based on the image data for driving the
トランジスタＭ１は、導通状態を制御することで、反射素子１０ａを駆動するための画像データに基づく電圧を容量素子ＣｓＬＣに与える。トランジスタＭ２は、導通状態を制御することで、発光素子１０ｂを駆動するための電圧をトランジスタＭ３のゲートに与える。トランジスタＭ３は、ゲートの電圧に応じてアノード線Ｌａｎｏとカソード線Ｌｃａｓとの間に電流を流して発光素子１０ｂを駆動する。
The transistor M1 applies a voltage based on image data for driving the
トランジスタＭ１乃至Ｍ３は、ｎチャネル型トランジスタを用いることができる。ｎチャネル型トランジスタは、各配線の電圧の大小関係を変えることで、ｐチャネル型トランジスタに置き換えることもできる。トランジスタＭ１乃至Ｍ３の半導体材料は、シリコンを用いることができる。シリコンは、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを適宜選択して用いることができる。あるいはトランジスタＭ１乃至Ｍ３の半導体材料は、酸化物半導体を用いることができる。これにより、先述のＩＤＳ駆動が可能になる。 As the transistors M1 to M3, n-channel transistors can be used. The n-channel transistor can be replaced with a p-channel transistor by changing the magnitude relationship of the voltage of each wiring. Silicon can be used as the semiconductor material of the transistors M1 to M3. As the silicon, single crystal silicon, polysilicon, microcrystalline silicon, amorphous silicon and the like can be appropriately selected and used. Alternatively, an oxide semiconductor can be used as the semiconductor material of the transistors M1 to M3. This enables the IDS drive described above.
＜画素回路の動作＞
本発明の一態様は、図４の画素１０の構成において、発光素子１０ｂをパルス状に発光させる駆動（パルス駆動）をさせて、反射素子１０ａが所望の輝度に達するまでに不足した輝度の時間積分値に相当する分を補う構成とする。
<Operation of pixel circuit>
In one aspect of the present invention, in the configuration of the
具体的には、反射素子１０ａを駆動する画素回路１１に書き込んだ画像データの更新時、もしくは、表示リフレッシュ時に、所望の輝度に対して不足する輝度の第１の時間積分値を算出する。そして、発光素子１０ｂが発光する輝度の第２の時間積分値が当該第１の時間積分値に等しくなるような画像データの生成、及び発光素子１０ｂをパルス駆動させる期間を算出し、画素回路１２に画像データを書き込む。発光素子１０ｂをパルス駆動させる期間後は、パルス駆動をするために書き込んだ画像データをリセットする。なお、発光素子１０ｂをパルス駆動させる期間（パルス期間）は一定とし、画像データのみ算出する方法も可能である。
Specifically, when the image data written in the
図５（Ａ）は、図４における反射素子１０ａおよび画素回路１１について抜き出して図示した回路図である。また図５（Ｂ）に示すタイミングチャートは、反射素子１０ａおよび画素回路１１の駆動を説明するためのものである。なお図５（Ａ）では、反射素子１０ａの一方の電極をノードＮＬとし、他方の電極に与えられるコモン電位ＶＣＯＭを図示している。
FIG. 5A is a circuit diagram showing the
図５（Ｂ）において、時刻Ｔ１にゲート線ＧＬＬＣをＨレベルとする。ゲート線ＧＬＬＣをＨレベルとし、画素回路１１に書き込んだ画像データを更新して反射素子１０ａの透過率を更新する期間を第１の期間ともいう。この第１の期間において、信号線ＳＬＬＣから画像データ（第１の画像データ）を書き込んだ場合、時刻Ｔ１から期間Ｐ１だけ遅れてノードＮＬの電位、すなわち、画素電極の電位が変化する。また、当該画素電極の電位の変化に期間Ｐ２だけ遅れて、反射素子１０ａの透過率Ｌ＿ＬＣが変化する。図５（Ｂ）では、当該透過率Ｌ＿ＬＣの変化をΔＬで図示している。なお、ノードＮＬの電位の変化に対する反射素子１０ａの透過率Ｌ＿ＬＣの変化は、反射素子１０ａに用いる液晶材料の動特性に依存する。また、反射素子１０ａの焼き付きを防止するため、液晶表示素子に正負の電圧を交互（例えばフレーム期間Ｆ１乃至Ｆ３毎）に印加する所謂交流駆動を行う。そのため、表示画像を変更する場合のみならず、表示画像が変化しない表示リフレッシュをする場合にも、反射素子１０ａの透過率は大きく変化する。この透過率の変動時において、所望の輝度に対して不足する輝度の時間積分値を、第１の時間積分値という。
In FIG. 5B, the gate line GL LC is set to the H level at time T1. The period in which the gate line GL LC is set to H level and the image data written in the
図６（Ａ）は、図４における発光素子１０ｂおよび画素回路１２について抜き出して図示した回路図である。また図６（Ｂ）、（Ｃ）に示すタイミングチャートは、発光素子１０ｂおよび画素回路１２の駆動を説明するためのものである。なお図６（Ａ）では、発光素子１０ｂの一方の電極をノードＮＥとして図示している。
FIG. 6A is a circuit diagram showing the
図６（Ｂ）において、時刻Ｔ１にゲート線ＧＬＥＬをＨレベルとして、時刻Ｔ２で信号線ＳＬＥＬから画像データ（第２の画像データ）を書き込んだ後、時刻Ｔ３に信号線ＳＬＥＬの電位を“０”、つまり発光素子１０ｂが発光しない電位になるよう駆動させる。この時刻Ｔ１乃至Ｔ３の期間の長さで決まる、第２の画像データを書き込んで発光素子１０ｂをパルス駆動させる期間をパルス期間、または第２の期間ともいう。このとき、画素回路１２に書き込む第２の画像データは、反射素子１０ａの応答時間の遅さに起因する輝度の不足分（第１の時間積分値）と等しくなるように決定する。このパルス期間において、発光する発光素子１０ｂの輝度の時間積分値を、第２の時間積分値ともいう。第２の時間積分値は、第１の時間積分値に等しくなるような画像データ及びパルス期間を算出し、画素回路１２に画像データを書き込む。発光素子１０ｂをパルス駆動させる期間後は、パルス駆動をするために書き込んだ画像データをリセットする。
In FIG. 6B, the gate line GL EL is set to H level at time T1, the image data (second image data) is written from the signal line SL EL at time T2, and then the potential of the signal line SL EL is written at time T3. Is driven to "0", that is, to a potential at which the
図６（Ｂ）による発光素子１０ｂの駆動によって、時刻Ｔ１から遅れてノードＮＥの電位、すなわちトランジスタＭ３のゲートの電位が変化する。当該トランジスタＭ３のゲートの電位の変化に遅れて、発光素子１０ｂの発光輝度Ｌ＿ＥＬが増大する。さらに、時刻Ｔ３から遅れてノードＮＥの電位、すなわち、トランジスタＭ３のゲートの電位が変化する。当該駆動トランジスタのゲート電極の電位の変化に遅れて、発光素子１０ｂの発光輝度Ｌ＿ＥＬが低下して発光しなくなる。なお図６（Ｂ）において、トランジスタＭ３のゲートの電位の変化に対する発光素子１０ｂの発光輝度Ｌ＿ＥＬの変化は、反射素子１０ａの透過率Ｌ＿ＬＣより早い。
By driving the
図６（Ｃ）は、図６（Ｂ）とは異なり、時刻Ｔ１より前、例えばゲート線ＧＬＥＬをＨレベルとするより前から信号線ＳＬＥＬを第２の画像データに応じた電位にしておく構成を図示している。図６（Ｂ）に示す構成のようにゲート線ＧＬＬＣをＨレベルの期間に、信号線ＳＬＥＬに供給する電位を上下させるのは、一行あたりの選択期間を増大することになるので、行数の多い表示装置、すなわち、高画素数の表示装置に応用する際には不便である。そのため、ゲート線ＧＬＥＬをＨレベルとする前に、信号線ＳＬＥＬの電位を確定しておき、ゲート線ＧＬＥＬをＨレベルとした後、パルス期間後に信号線ＳＬＥＬを“０”とする構成が有効である。 In FIG. 6C, unlike FIG. 6B, the signal line SL EL is set to the potential corresponding to the second image data before the time T1, for example, before the gate line GL EL is set to the H level. The configuration to be placed is illustrated. As shown in FIG. 6B, raising or lowering the potential supplied to the signal line SL EL during the H level period of the gate line GL LC increases the selection period per line. It is inconvenient when applied to a display device having a large number of display devices, that is, a display device having a high number of pixels. Therefore, before setting the gate line GL EL to H level, the potential of the signal line SL EL is determined, the gate line GL EL is set to H level, and then the signal line SL EL is set to “0” after the pulse period. The configuration is valid.
図６（Ｃ）のタイミングチャートの動作を実現する場合、つまり信号線ＳＬＥＬに供給する画像データおよび“０”を高速で切り替えて動作させる場合のソースドライバの構成において図７（Ａ）、（Ｂ）に示す。 In the case of realizing the operation of the timing chart of FIG. 6 (C), that is, in the configuration of the source driver when the image data supplied to the signal line SL EL and "0" are switched at high speed and operated, FIGS. Shown in B).
図７（Ａ）の構成では、ソースドライバが有するシフトレジスタ４１、第１のラッチ回路４２、第２のラッチ回路４３、およびデジタルアナログ回路４４を図示している。図７（Ｂ）のタイミングチャートにおける画像データ（ＶＤＡＴＡ）および“０”の切り替えは、第１のラッチ回路４２および第２のラッチ回路４３に保持するデータを交互に入力する構成とすることができる。
In the configuration of FIG. 7A, the
図７（Ｂ）の構成では、第１のラッチ回路４２および第２のラッチ回路４３で保持するデータと、信号線ＳＬＥＬの電位と、ゲート線ＧＬＥＬの電位との変化について図示している。図７（Ｂ）の構成は、第１のラッチ回路４２および第２のラッチ回路４３に対して、交互に“ＶＤＡＴＡ”および“０”が与えられる。そのため、画像データ（ＶＤＡＴＡ）に基づく電位と“０”との間で変動するパルス状の波形を信号線ＳＬＥＬで得ることができる。画像データ（ＶＤＡＴＡ）に基づく電位が信号線ＳＬＥＬに与えられる期間において、ゲート線ＧＬＥＬの電位をＨレベルとすることで発光素子１０ｂをパルス駆動させる時刻Ｔ１乃至Ｔ３の長さ（パルス期間）が定まる。
The configuration of FIG. 7B illustrates the changes between the data held by the
また図８（Ａ）は、図５（Ｂ）および図６（Ｂ）のタイミングチャートで図示した反射素子１０ａの透過率Ｌ＿ＬＣの変化と、発光素子１０ｂの発光輝度Ｌ＿ＥＬと、を併せて図示したタイミングチャートである。
Further, FIG. 8A also illustrates the change in the transmittance L_LC of the reflecting
反射素子１０ａの透過率Ｌ＿ＬＣの変化が遅いため、交流駆動を行う場合、表示画像が変動しない場合であっても透過率Ｌ＿ＬＣが変動し、表示品位の低下を招く虞がある。本発明の一態様では、発光素子１０ｂの発光輝度Ｌ＿ＥＬの変化が反射素子１０ａの透過率Ｌ＿ＬＣの変化よりも早いことを利用して、上述の透過率Ｌ＿ＬＣの変動が遅いことによる輝度の不足分を補うように発光素子１０ｂの発光輝度Ｌ＿ＥＬをパルス駆動させる。
Since the change of the transmittance L_LC of the reflecting
反射素子１０ａの透過率Ｌ＿ＬＣの変化の遅れによる理想値との違い（輝度の時間積分値、第１の時間積分値）は、図８（Ａ）中の面積ＳＬＣとなる。この面積に相当する輝度の変化が、利用者には輝度が不足した分として視認されることになる。一方で本発明の一態様においては、輝度の不足する期間において、発光素子１０ｂの発光輝度Ｌ＿ＥＬをパルス駆動させて、時間積分値（第２の時間積分値）を図８（Ａ）中の面積ＳＥＬとなるようにする。この面積ＳＥＬが、反射素子１０ａの応答時間の遅さに起因する輝度の不足分（第１の時間積分値）と等しくなるように、画素回路１２に書き込む画像データ、及び時刻Ｔ１乃至Ｔ３の長さ（パルス期間）を決定する。
The difference from the ideal value (time integral value of luminance, first time integral value) due to the delay in the change of the transmittance L_LC of the reflecting
なお図８（Ａ）の構成では、第２の時間積分値に相当する面積ＳＥＬを得るために発光素子を１回パルス駆動させる構成を示したが、他の構成でもよい。例えば図８（Ｂ）の構成のように、第２の時間積分値に相当する面積ＳＥＬを複数回、発光素子をパルス駆動させて得る構成としてもよい。あるいは、図８（Ｃ）の構成のように、第２の時間積分値に相当する面積ＳＥＬは、発光素子を小さい輝度となるように画像データを書き込んで一定期間パルス駆動をして得る構成としてもよい。 In the configuration of FIG. 8A, the configuration in which the light emitting element is pulse-driven once in order to obtain the area SEL corresponding to the second time integral value is shown, but other configurations may be used. For example, as in the configuration of FIG. 8B, the area SEL corresponding to the second time integral value may be pulse-driven a plurality of times to obtain the light emitting element. Alternatively, as in the configuration of FIG. 8C, the area SEL corresponding to the second time integral value is obtained by writing image data to the light emitting element so as to have a small brightness and driving the light emitting element with a pulse for a certain period of time. May be.
第１の時間積分値は、反射素子１０ａの動特性及び画像データ、当該画像データを書き込む直前の画像データより求めることができる。第２の時間積分値は、発光素子１０ｂの動特性、ならびに第３の画像データ及びパルス期間より求めることができる。
The first time integral value can be obtained from the dynamic characteristics and image data of the
なお当該不足分を補う目的で、反射素子１０ａを駆動する画素回路１１に書き込む画像データを補正する構成、例えば、画像データに不足分を追加した補正画像データを書き込む構成も可能である。しかし、ＩＤＳ駆動を用いる場合、補正画像データを書き込む時点で次の画像データの書き込みまでの時間が必ずしも確定していない可能性がある。したがって、当該補正画像データを保持する時間が不明のため、補正量を正確に決めるのは困難である。
For the purpose of compensating for the shortage, a configuration for correcting the image data to be written in the
なお、パルス期間を画素毎に変更もしくは画素行毎に変更、あるいは、フレーム毎に変更することは回路構成を複雑にする可能性があるため、パルス期間は一定として、第３の画像データのみ算出する方法も可能である。また、対応する輝度により、第３の画像データのみ変更する方式、第３の画像データ及びパルス期間を変更する方式、を併用する構成も有効である。 Since changing the pulse period for each pixel, each pixel row, or each frame may complicate the circuit configuration, the pulse period is fixed and only the third image data is calculated. It is also possible to do this. Further, it is also effective to use a method of changing only the third image data and a method of changing the third image data and the pulse period according to the corresponding luminance.
以上のような構成とすることで、反射素子と発光素子との応答時間の違いを考慮した相補的な表示が可能となる。また、発光素子をパルス駆動させることで、発光期間を短くすることができる。したがって、良好な表示品位および低消費電力化が可能である。 With the above configuration, complementary display is possible in consideration of the difference in response time between the reflecting element and the light emitting element. Further, the light emitting period can be shortened by driving the light emitting element in a pulsed manner. Therefore, good display quality and low power consumption are possible.
また別の構成として画素回路１１の構成に別途構成を追加して、発光素子１０ｂをパルス駆動させる構成としてもよい。
As another configuration, a configuration may be added to the configuration of the
図９（Ａ）に示す画素回路１１Ａが上述の画素回路１１と異なる点は、信号線ＧＬＲＳにゲートが接続されたトランジスタＭ４を有する点にある。トランジスタＭ４は、信号線ＧＬＲＳの信号によって導通状態が制御され、ノードＮＥの電位として与えられた画像データに対応する電位を初期化する電位ＶＲＳ（例えば”０”）を与える機能を有する。図９（Ａ）の構成によって時刻Ｔ３に発光素子１０ｂが発光しない電位になるよう駆動させることができる。
The
また別の構成として図９（Ｂ）に示す画素回路１１Ｂが上述の画素回路１１と異なる点は、信号線ＧＬＲＳにゲートが接続されたトランジスタＭ５を有する点にある。トランジスタＭ５は、信号線ＧＬＲＳの信号によって発光素子１０ｂに流れる電流を遮断するよう制御する機能を有する。図９（Ｂ）の構成によって時刻Ｔ３に発光素子１０ｂが発光しない電位になるよう駆動させることができる。
As another configuration, the
また別の構成として図９（Ｃ）に示す画素回路１１Ｃが上述の画素回路１１と異なる点は、信号線ＧＬＲＳにバックゲートが接続されたトランジスタＭ３を有する点にある。トランジスタＭ３は、信号線ＧＬＲＳの信号によって、ノードＮＥに画像データが与えられても発光素子１０ｂに流れる電流を小さくするようにトランジスタＭ３の閾値電圧を制御する機能を有する。図９（Ｃ）の構成によって時刻Ｔ３に発光素子１０ｂが発光しない電位になるよう駆動させることができる。
As another configuration, the
（実施の形態２）
本実施の形態では、実施の形態１で説明した表示ユニット１１０にタッチセンサユニットを加えた表示装置の構成について説明する。
(Embodiment 2)
In the present embodiment, the configuration of the display device in which the touch sensor unit is added to the
＜＜表示装置＞＞
図１０は、表示装置の構成例を示すブロック図である。表示装置１００は、表示ユニット１１０、タッチセンサユニット１２０を有する。
<< Display device >>
FIG. 10 is a block diagram showing a configuration example of the display device. The
＜表示ユニット＞
表示ユニット１１０は、実施の形態１で説明した構成と同様であるため、ここでは説明を省略する。
<Display unit>
Since the
＜タッチセンサユニット＞
図１０に示す、タッチセンサユニット１２０は、センサアレイ１２１、および周辺回路１２５を有する。周辺回路１２５は、タッチセンサドライバ（以下、「ＴＳドライバ」と呼ぶ。）１２６、センス回路１２７を有する。周辺回路１２５は専用ＩＣで構成することができる。
<Touch sensor unit>
The
図１１に、タッチセンサユニット１２０の構成例を示す。ここでは、タッチセンサユニット１２０が相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本（ｍは１以上の整数）の配線ＤＲＬ、ｎ本（ｎは１以上の整数）の配線ＳＮＬを有する。配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α番の配線ＤＲＬを配線ＤＲＬ＜α＞と呼び、第β番の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととする。容量ＣＴαβは、配線ＤＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量である。
FIG. 11 shows a configuration example of the
ｍ本の配線ＤＲＬはＴＳドライバ１２６に電気的に接続されている。ＴＳドライバ１２６は配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬはセンス回路１２７に電気的に接続されている。センス回路１２７は、配線ＳＮＬの信号を検出する機能を有する。ＴＳドライバ１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の信号は、容量ＣＴαβの容量値の変化量の情報をもつ。ｎ本の配線ＳＮＬの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。
The m wiring DRLs are electrically connected to the
＜＜コントローラＩＣ＞＞
図１２は、コントローラＩＣ１１５の構成例を示すブロック図である。コントローラＩＣ１１５は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコントローラ１５３、コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０、およびタッチセンサコントローラ１８４を有する。
<< Controller IC >>
FIG. 12 is a block diagram showing a configuration example of the
ソースドライバ１８０は、ソースドライバ１８１、１８２を有する。ソースドライバ１８１は、反射素子１０ａを駆動するためのドライバであり、ソースドライバ１８２は、発光素子１０ｂを駆動するためのドライバである。ここでは、反射素子１０ａとして液晶（ＬＣ）素子、発光素子１０ｂとしてエレクトロルミネッセンス（有機ＥＬ）素子である場合の、コントローラＩＣを説明する。
The
コントローラＩＣ１１５とホスト１４０との通信は、インターフェース１５０を介して行われる。ホスト１４０からは、画像データ、各種制御信号等がコントローラＩＣ１１５に送られる。また、コントローラＩＣ１１５からは、タッチセンサコントローラ１８４が取得したタッチ位置などの情報が、ホスト１４０に送られる。なお、コントローラＩＣ１１５が有するそれぞれの回路は、ホスト１４０の規格、表示装置１００の仕様等によって、適宜取捨される。
Communication between the
フレームメモリ１５１は、コントローラＩＣ１１５に入力された画像データを保存するためのメモリである。ホストから圧縮された画像データが送られる場合、フレームメモリ１５１は、圧縮された画像データを格納することが可能である。デコーダ１５２は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ１５２は処理を行わない。または、デコーダ１５２を、フレームメモリ１５１とインターフェース１５０との間に、配置することもできる。
The
画像処理部１６０は、画像データに対して各種画像処理を行う機能を有する。例えば、画像処理部１６０は、ガンマ補正回路１６１、調光回路１６２、調色回路１６３、ＥＬ補正回路１６４を有する。
The
ＥＬ補正回路１６４は、ソースドライバ１８２に発光素子１０ｂを流れる電流を検出する電流検出回路を備えている場合、設けられる。ＥＬ補正回路１６４は、ソースドライバ１８２の電流検出回路から送信される信号に基づいて、発光素子１０ｂの輝度を調節する機能をもつ。
The
画像処理部１６０で処理された画像データは、メモリ１７０を経て、ソースドライバ１８０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。ソースドライバ１８１、１８２は、それぞれ、入力された画像データを処理し、画素アレイ１１１のソース線に書き込む機能をもつ。
The image data processed by the
タイミングコントローラ１７３は、ソースドライバ１８０、タッチセンサコントローラ１８４、表示ユニット１１０のゲートドライバ１１３、１１４で使用するタイミング信号を生成する機能を有する。
The
タッチセンサコントローラ１８４は、タッチセンサユニット１２０のＴＳドライバ１２６、センス回路１２７を制御する機能をもつ。センス回路１２７で読み出されたタッチ情報を含む信号は、タッチセンサコントローラ１８４で処理され、インターフェース１５０を介して、ホスト１４０に送出される。ホスト１４０は、タッチ情報を反映した画像データを生成し、コントローラＩＣ１１５に送出する。なお、コントローラＩＣ１１５で、画像データにタッチ情報を反映する構成も可能である。
The
クロック生成回路１５５は、コントローラＩＣ１１５で使用されるクロック信号を生成する機能を有する。コントローラ１５４は、インターフェース１５０を介してホスト１４０から送られる各種制御信号を処理し、コントローラＩＣ１１５内の各種回路を制御する機能を有する。また、コントローラ１５４は、コントローラＩＣ１１５内の各種回路への電源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。
The
レジスタ１７５は、コントローラＩＣ１１５の動作に用いられるデータを格納する。レジスタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレジスタを備える。なお、先述の反射素子１０ａの応答時間の遅さに起因する輝度の不足分（第１の時間積分値）と等しくなるように、画素回路１２に書き込む画像データ及び時刻Ｔ１乃至Ｔ３の長さ（パルス期間）を決定し、当該画像データ及びパルス期間に対応した反射素子１０ａの反射強度及びタイミング信号を調整するパラメータを格納する。
The
センサコントローラ１５３には、光センサ１４３が電気的に接続されている。光センサ１４３には外光１４５を検知し、検知信号を生成する。センサコントローラ１５３は検知信号を基に、制御信号を生成する。センサコントローラ１５３で生成される制御信号は、例えば、コントローラ１５４に出力される。
An
また、反射素子１０ａと発光素子１０ｂが同じ画像データを表示する場合、画像処理部１６０は、反射素子１０ａが表示する画像データと、発光素子１０ｂが表示する画像データとを、分けて作成する機能を有する。この場合、光センサ１４３およびセンサコントローラ１５３を用いて測定した、外光１４５の明るさに応じて、反射素子１０ａと発光素子１０ｂの反射強度および発光強度を調整することができる。ここでは、当該調整を調光、あるいは調光処理と呼ぶ。また、当該処理を実行する回路を調光回路と呼ぶ。
Further, when the reflecting
晴れの日の日中に外で表示装置１００を使用する場合、反射素子１０ａのみで十分な輝度が得られるときは、発光素子１０ｂを光らせる必要はない。これは、発光素子１０ｂで表示を行おうとしても、外光に負けて良好な表示が得られないからである。また、夜間や暗所で表示装置１００を使用する場合、発光素子１０ｂを光らせて表示を行う。
When the
外光の明るさに応じて、画像処理部１６０は、反射素子１０ａのみで表示を行う画像データを作成、もしくは発光素子１０ｂのみで表示を行う画像データを作成、もしくは反射素子１０ａと発光素子１０ｂを組み合わせて表示を行う画像データを作成することができる。外光の明るい環境においても、外光の暗い環境においても、表示装置１００は良好な表示を行うことができる。さらに、外光の明るい環境においては、発光素子１０ｂを光らせない、もしくは発光素子１０ｂの輝度を低くすることで、消費電力を低減することができる。
Depending on the brightness of the external light, the
また、反射素子１０ａの表示に、発光素子１０ｂの表示を組み合わせることで、色調を補正することができる。このような色調補正のためには、光センサ１４３およびセンサコントローラ１５３に、外光１４５の色調を測定する機能を追加すればよい。例えば、夕暮れ時の赤みがかった環境において表示装置１００を使用する場合、反射素子１０ａによる表示のみではＢ（青）成分が足りないため、発光素子１０ｂを発光させることで、色調を補正することができる。ここでは、当該補正を調色、あるいは調色処理と呼ぶ。また、当該処理を実行する回路を調色回路と呼ぶ。
Further, the color tone can be corrected by combining the display of the
画像処理部１６０は、表示装置１００の仕様によって、ＲＧＢ－ＲＧＢＷ変換回路など、他の処理回路を有している場合がある。ＲＧＢ－ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像データに変換する機能をもつ回路である。すなわち、表示装置１００がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、ＲＧＢ－ＲＧＢＷ変換回路はこれに限らず、例えば、ＲＧＢ－ＲＧＢＹ（赤、緑、青、黄）変換回路などでもよい。
The
また、反射素子１０ａと発光素子１０ｂは、異なる画像データを表示することができる。一般に、反射型素子として適用できる液晶や電子ペーパー等は、動作速度が遅いものが多い（絵を表示するまでに時間を要する。）。そのため、反射素子１０ａに背景となる静止画を表示し、発光素子１０ｂに動きのあるマウスポインタ等を表示することができる。静止画に対しては、前述したＩＤＳ駆動を行い、動画に対しては、発光素子１０ｂを光らせることで、表示装置１００は、なめらかな動画表示と低消費電力を両立することができる。この場合、フレームメモリ１５１には、反射素子１０ａと発光素子１０ｂ、それぞれに表示する画像データを保存する領域を設ければよい。
Further, the reflecting
＜パラメータ＞
ガンマ補正、調光、調色などの画像補正処理は、入力の画像データＸに対して出力の補正データＹを作成する処理に相当する。画像処理部１６０が使用するパラメータは、画像データＸを、補正データＹに変換するためのパラメータである。また、反射素子１０ａの応答時間の遅さに起因する輝度の不足分（第１の時間積分値）と等しくなるように、画素回路１２に書き込む画像データ及び時刻Ｔ１乃至Ｔ３の長さ（パルス期間）を決定し、当該画像データに対応した反射素子１０ａの反射強度に調整するパラメータを格納する。
<Parameter>
Image correction processing such as gamma correction, dimming, and toning corresponds to processing for creating output correction data Y for input image data X. The parameter used by the
パラメータの設定方式には、テーブル方式、関数近似方式がある。図１３（Ａ）に示すテーブル方式では、画像データＸｎに対して、補正データＹｎをパラメータとしてテーブルに格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタを多数必要とするが、補正の自由度が高い。一方、あらかじめ経験的に画像データＸに対する補正データＹを決められる場合には、図１３（Ｂ）のように、関数近似方式を採用する構成が有効である。ａ１、ａ２、ｂ２等がパラメータである。ここで、区間毎に線形近似する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。 The parameter setting method includes a table method and a function approximation method. In the table method shown in FIG. 13A, the correction data Yn is stored in the table as a parameter for the image data Xn. The table method requires a large number of registers for storing the parameters corresponding to the table, but the degree of freedom of correction is high. On the other hand, when the correction data Y for the image data X can be determined empirically in advance, it is effective to adopt the function approximation method as shown in FIG. 13B. The parameters are a1, a2, b2, and the like. Here, the method of linear approximation for each section is shown, but the method of approximation by a nonlinear function is also possible. In the function approximation method, the degree of freedom of correction is low, but the number of registers that store the parameters that define the function is small.
タイミングコントローラ１７３が使用するパラメータは、例えば、図１３（Ｃ）に示すように、タイミングコントローラ１７３の生成信号が、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングを示すものである。パラメータＲａ（またはＲｂ）は、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングが、クロック何周期分であるかを示している。
The parameter used by the
上記、補正のためのパラメータは、レジスタ１７５に格納することができる。また、上記以外にレジスタ１７５に格納できるパラメータとしては、ＥＬ補正回路１６４のデータ、ユーザーが設定した表示装置１００の輝度、色調、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、タッチセンサコントローラ１８４の感度などがある。また、反射素子１０ａの輝度の不足分（第１の時間積分値）と等しくなるように、画素回路１２に書き込む画像データ及び時刻Ｔ１乃至Ｔ３の長さ（パルス期間）を決定し、当該パルス期間に対応したタイミング信号を調整するパラメータも含まれる。
The above parameters for correction can be stored in the
＜パワーゲーティング＞
コントローラ１５４は、ホスト１４０から送られる画像データに変化がない場合、コントローラＩＣ１１５内の一部回路をパワーゲーティングすることができる。具体的には、例えば、領域１９０内の回路（フレームメモリ１５１、デコーダ１５２、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０）を指す。ホスト１４０から画像データに変化がないことを示す制御信号をコントローラＩＣ１１５に送信し、当該制御信号をコントローラ１５４で検出した場合にパワーゲーティングする構成が可能である。
<Power gating>
The
領域１９０内の回路は、画像データに関する回路と、表示ユニット１１０を駆動するための回路であるため、画像データに変化がない場合は、一時的に領域１９０内の回路を停止することができる。なお、画像データに変化がない場合でも、画素１０に使用されるトランジスタがデータを保持できる時間（アイドリングストップが可能な時間）、および反射素子１０ａとして適用した液晶（ＬＣ）素子が焼き付き防止のため行う反転駆動の時間を考慮してもよい。
Since the circuit in the
例えば、コントローラ１５４はタイマを組み込むことで、タイマで測定した時間に基づいて、領域１９０内の回路への電源供給を再開するタイミングを決定してもよい。なお、フレームメモリ１５１もしくはメモリ１７０に画像データを保存しておき、当該画像データを反転駆動時に表示ユニット１１０に供給する画像データとする構成が可能である。このような構成とすることで、ホスト１４０から画像データを送信することなく反転駆動が実行できる。したがって、ホスト１４０からのデータ送信量を低減でき、コントローラＩＣ１１５の消費電力を低減することができる。
For example, the
以下、フレームメモリ１５１、レジスタ１７５の具体的な回路構成を説明する。なお、パワーゲーティングすることができる回路として説明した、領域１９０内の回路、センサコントローラ１５３、およびタッチセンサコントローラ１８４等は、この限りではない。コントローラＩＣ１１５の構成、ホスト１４０の規格、表示装置１００の仕様等によって、様々な組み合わせが考えられる。
Hereinafter, a specific circuit configuration of the
＜フレームメモリ１５１＞
図１４（Ａ）に、フレームメモリ１５１の構成例を示す。フレームメモリ１５１は、制御部２０２、セルアレイ２０３、周辺回路２０８を有する。周辺回路２０８は、センスアンプ回路２０４、ドライバ２０５、メインアンプ２０６、入出力回路２０７を有する。
<
FIG. 14A shows a configuration example of the
制御部２０２は、フレームメモリ１５１を制御する機能を有する。例えば、制御部２０２は、ドライバ２０５、メインアンプ２０６、および入出力回路２０７を制御する。
The
ドライバ２０５には、複数の配線ＷＬ、ＣＳＥＬが電気的に接続されている。ドライバ２０５は、複数の配線ＷＬ、ＣＳＥＬに出力する信号を生成する。
A plurality of wiring WLs and CSELs are electrically connected to the
セルアレイ２０３は、複数のメモリセル２０９を有する。メモリセル２０９は、配線ＷＬ、ＬＢＬ（またはＬＢＬＢ）、ＢＧＬに、電気的に接続されている。配線ＷＬはワード線であり、配線ＬＢＬ、ＬＢＬＢは、ローカルビット線である。図１４（Ａ）の例では、セルアレイ２０３の構成は、折り返しビット線方式であるが、開放ビット線方式とすることもできる。
The
図１４（Ｂ）に、メモリセル２０９の構成例を示す。メモリセル２０９は、トランジスタＭＷ１、容量素子ＣＳ１を有する。メモリセル２０９は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のメモリセルと同様の回路構成を有する。ここでは、トランジスタＭＷ１はバックゲートをもつトランジスタである。トランジスタＭＷ１のバックゲートは、配線ＢＧＬに電気的に接続されている。配線ＢＧＬには、電圧Ｖｂｇ＿ｗ１が入力される。
FIG. 14B shows a configuration example of the
トランジスタＭＷ１は、チャネル形成領域に酸化物半導体を有するトランジスタ（「ＯＳトランジスタ」ともいう。）である。ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル２０９を構成することで、容量素子ＣＳ１から電荷がリークすることを抑えられるため、フレームメモリ１５１のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されても、フレームメモリ１５１は長時間画像データを保持することが可能である。また、電圧Ｖｂｇ＿ｗ１を負電圧にすることで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさせることができ、メモリセル２０９の保持時間を長くすることができる。
The transistor MW1 is a transistor (also referred to as an “OS transistor”) having an oxide semiconductor in a channel forming region. Since the off-current of the OS transistor is extremely small, by configuring the
ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０Ｖ乃至２Ｖ程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１０－２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化されたオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１０ｙＡ／μｍ（ｙ；ヨクト、１０－２４）以下であることがより好ましい。 The off-current here means the current flowing between the source and the drain when the transistor is in the off state. When the transistor is an n-channel type, for example, when the threshold voltage is about 0V to 2V, the current flowing between the source and the drain when the gate voltage with respect to the source is a negative voltage is turned off. Can be called. Further, the extremely small off-current means that, for example, the off-current per 1 μm of the channel width is 100 zA (z; Zepto, 10-21 ) or less. Since the smaller the off current is, the more preferable it is, so that the normalized off current is preferably 10 zA / μm or less, or 1 zA / μm or less, and more preferably 10 yA / μm (y; Yocto, 10-24) or less. preferable.
酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、また上掲のようにオフ電流が極めて小さい。チャネル形成領域に適用される酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分または水素等の不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性半導体）にする、あるいはｉ型に限りなく近づけることができる。ここでは、このような酸化物半導体は高純度化された酸化物半導体と呼ぶことができる。高純度化された酸化物半導体を適用することで、チャネル幅で規格化されたＯＳトランジスタのオフ電流を数ｙＡ／μｍ以上数ｚＡ／μｍ以下程度に低くすることができる。 Since the band gap of the oxide semiconductor is 3.0 eV or more, the leakage current due to thermal excitation of the OS transistor is small, and the off current is extremely small as described above. The oxide semiconductor applied to the channel forming region is preferably an oxide semiconductor containing at least one of indium (In) and zinc (Zn). As such an oxide semiconductor, In—M—Zn oxide (element M is, for example, Al, Ga, Y or Sn) is typical. By reducing impurities such as water or hydrogen that serve as electron donors and reducing oxygen deficiency, it is possible to make oxide semiconductors i-type (intrinsic semiconductors) or to make them as close as possible to i-type. .. Here, such an oxide semiconductor can be referred to as a highly purified oxide semiconductor. By applying a highly purified oxide semiconductor, the off-current of the OS transistor standardized by the channel width can be reduced to about several yA / μm or more and several zA / μm or less.
セルアレイ２０３が有する複数のメモリセル２０９の、トランジスタＭＷ１はＯＳトランジスタであるため、その他の回路のトランジスタは、例えば、シリコンウエハに作製されるＳｉトランジスタとすることができる。これにより、セルアレイ２０３をセンスアンプ回路２０４に積層して設けることができる。よって、フレームメモリ１５１の回路面積を縮小でき、コントローラＩＣ１１５の小型化につながる。
Since the transistor MW1 of the plurality of
セルアレイ２０３は、センスアンプ回路２０４に積層して設けられている。センスアンプ回路２０４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢＬ、ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、ＧＢＬＢ（グローバルビット線対）、複数の配線ＣＳＥＬに電気的に接続されている。センスアンプＳＡは、配線ＬＢＬと配線ＬＢＬＢとの電位差を増幅する機能を有する。
The
センスアンプ回路２０４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路２０４の構成は、図１４（Ａ）の構成例に限定されない。
The
メインアンプ２０６は、センスアンプ回路２０４および入出力回路２０７に接続されている。メインアンプ２０６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する。メインアンプ２０６は省略することができる。
The
入出力回路２０７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、またはメインアンプ２０６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメインアンプ２０６の出力電位を読み出し、データとして外部に出力する機能を有する。配線ＣＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、およびデータを書き込むセンスアンプＳＡを選択することができる。よって、入出力回路２０７は、マルチプレクサなどの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。
The input /
＜レジスタ１７５＞
図１５は、レジスタ１７５の構成例を示すブロック図である。レジスタ１７５は、スキャンチェーンレジスタ部１７５Ａ、およびレジスタ部１７５Ｂを有する。スキャンチェーンレジスタ部１７５Ａは、複数のレジスタ２３０を有する。複数のレジスタ２３０によって、スキャンチェーンレジスタが構成されている。レジスタ部１７５Ｂは、複数のレジスタ２３１を有する。
<
FIG. 15 is a block diagram showing a configuration example of the
レジスタ２３０は、電源が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ２３０を不揮発化するため、ここでは、レジスタ２３０は、ＯＳトランジスタを用いた保持回路を備えている。
The
他方、レジスタ２３１は揮発性レジスタである。レジスタ２３１の回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部１７５Ｂにアクセスし、対応するレジスタ２３１からデータを取り込む。あるいは、画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部１７５Ｂから供給されるデータにしたがって、処理内容が制御される。
On the other hand, register 231 is a volatile register. There are no particular restrictions on the circuit configuration of the
レジスタ１７５に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部１７５Ａのデータを変更する。スキャンチェーンレジスタ部１７５Ａの各レジスタ２３０のデータを書き換えた後、スキャンチェーンレジスタ部１７５Ａの各レジスタ２３０のデータを、レジスタ部１７５Ｂの各レジスタ２３１に一括してロードする。
When updating the data stored in the
これにより、画像処理部１６０、およびタイミングコントローラ１７３等は、一括して更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保たれるため、コントローラＩＣ１１５の安定した動作を実現できる。スキャンチェーンレジスタ部１７５Ａとレジスタ部１７５Ｂとを備えることで、画像処理部１６０、およびタイミングコントローラ１７３が動作中でも、スキャンチェーンレジスタ部１７５Ａのデータを更新することができる。
As a result, the
コントローラＩＣ１１５のパワーゲーティング実行時には、レジスタ２３０において、保持回路にデータを格納（セーブ）してから電源を遮断する。電源復帰後、レジスタ２３０のデータをレジスタ２３１に復帰（ロード）して通常動作を再開する。なお、レジスタ２３０に格納されているデータとレジスタ２３１に格納されているデータとが整合しない場合は、レジスタ２３１のデータをレジスタ２３０にセーブした後、あらためて、レジスタ２３０の保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部１７５Ａに更新データを挿入中などが挙げられる。
When power gating of the
図１６に、レジスタ２３０、レジスタ２３１の回路構成例を示す。図１６には、スキャンチェーンレジスタ部１７５Ａの２段分のレジスタ２３０と、これらレジスタ２３０に対応する２個のレジスタ２３１を示している。
FIG. 16 shows an example of a circuit configuration of the
レジスタ２３０は、保持回路１７、セレクタ１８、フリップフロップ回路１９を有する。セレクタ１８とフリップフロップ回路１９とでスキャンフリップフロップ回路が構成されている。
The
保持回路１７には、信号ＳＡＶＥ２、ＬＯＡＤ２が入力される。保持回路１７は、トランジスタＴ１乃至Ｔ６、容量素子Ｃ４、Ｃ６を有する。トランジスタＴ１、Ｔ２はＯＳトランジスタである。トランジスタＴ１、Ｔ２をメモリセル２０９のトランジスタＭＷ１（図１４（Ｂ）参照）と同様にバックゲート付きのＯＳトランジスタとしてもよい。
The signals SAVE2 and LOAD2 are input to the holding
トランジスタＴ１、Ｔ３、Ｔ４および容量素子Ｃ４により、３トランジスタ型のゲインセルが構成される。同様に、トランジスタＴ２、Ｔ５、Ｔ６および容量素子Ｃ６により、３トランジスタ型のゲインセルが構成される。２個のゲインセルによって、フリップフロップ回路１９が保持する相補データを記憶する。トランジスタＴ１、Ｔ２がＯＳトランジスタであるので、保持回路１７は、電源が遮断された状態でも長時間データを保持することが可能である。レジスタ２３０において、トランジスタＴ１、Ｔ２以外のトランジスタはＳｉトランジスタで構成すればよい。
The transistors T1, T3, T4 and the capacitive element C4 form a three-transistor type gain cell. Similarly, the transistors T2, T5, T6 and the capacitive element C6 form a three-transistor type gain cell. The two gain cells store complementary data held by the flip-
保持回路１７は、信号ＳＡＶＥ２に従い、フリップフロップ回路１９が保持する相補データを格納し、信号ＬＯＡＤ２に従い、保持しているデータをフリップフロップ回路１９にロードする。
The holding
フリップフロップ回路１９の入力端子には、セレクタ１８の出力端子が電気的に接続され、データ出力端子には、レジスタ２３１の入力端子が電気的に接続されている。フリップフロップ回路１９は、インバータ２０乃至２５、アナログスイッチ２７、２８を有する。アナログスイッチ２７、２８の導通状態は、スキャンクロック（Ｓｃａｎ Ｃｌｏｃｋと表記）信号によって制御される。フリップフロップ回路１９は、図１６の回路構成に限定されず、様々なフリップフロップ回路１９を適用することができる。
The output terminal of the
セレクタ１８の２個の入力端子の一方には、レジスタ２３１の出力端子が電気的に接続され、他方には、前段のフリップフロップ回路１９の出力端子が電気的に接続されている。なお、スキャンチェーンレジスタ部１７５Ａの初段のセレクタ１８の入力端子は、レジスタ１７５の外部からデータが入力される。
The output terminal of the
レジスタ２３１は、インバータ３１乃至３３、クロックドインバータ３４、アナログスイッチ３５、バッファ３６を有する。レジスタ２３１は信号ＬＯＡＤ１に基づいて、フリップフロップ回路１９のデータをロードする。レジスタ２３１のトランジスタはＳｉトランジスタで構成すればよい。
The
次に、レジスタ１７５の動作例を説明する。図１７に、図１５に示すレジスタ１７５の構成を簡略化して示す。ここでは、レジスタ１７５がＮ段（Ｎは２以上の整数）のレジスタ２３０（２３０［１］乃至［Ｎ］）、保持回路１７（１７［１］乃至［Ｎ］）、フリップフロップ回路１９（１９［１］乃至［Ｎ］）を有する場合について説明する。
Next, an operation example of the
図１７において、データＤＲはフリップフロップ回路１９からレジスタ２３１に出力されるデータを示し、データＤＳはレジスタ２３１からフリップフロップ回路１９に出力されるデータを示し、データＤＳＲはフリップフロップ回路１９と保持回路１７の間で入出力されるデータを示し、データＤＯＳは保持回路１７に格納されているデータを表す。また、レジスタ２３１［１］乃至［Ｎ］からは、それぞれデータＱ１乃至ＱＮが出力される。データＱ１乃至ＱＮは、図１２においてレジスタ１７５から出力されるパラメータなどに対応する。
In FIG. 17, the data DR shows the data output from the
図１８は、図１７に示すレジスタ１７５の動作例を示すタイミングチャートである。ここでは一例として、フリップフロップ回路１９［１］乃至［Ｎ］に、データＤ１乃至ＤＮが格納される場合について説明する。
FIG. 18 is a timing chart showing an operation example of the
まず、期間Ｔ４１において、データＤＮ乃至Ｄ１が、信号Ｓｃａｎ Ｉｎとして順に入力され、フリップフロップ回路１９［１］乃至［Ｎ］にデータＤ１乃至ＤＮが格納される。その結果、データＤＲ［１］乃至［Ｎ］、及びデータＤＳＲ［１］乃至［Ｎ］として、データＤ１乃至ＤＮが出力される。 First, in the period T41, the data DN to D 1 are sequentially input as signals Scan In, and the data D 1 to DN are stored in the flip-flop circuits 19 [1] to [N]. As a result, the data D 1 to DN are output as the data DR [1] to [N] and the data DSR [1] to [N].
次に、期間Ｔ４２において、信号ＬＯＡＤ１がハイレベルとなる。これにより、データＤＲ［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、レジスタ２３１［１］乃至［Ｎ］に格納される。その結果、データＱ１乃至ＱＮ、及びデータＤＳ［１］乃至［Ｎ］として、データＤ１乃至ＤＮが出力される。このように、信号Ｓｃａｎ Ｉｎとして順次入力されたデータは、データＱ１乃至ＱＮとして一括で出力される。これにより、レジスタ１７５から出力されるパラメータなどを一括して変更することが出来る。
Next, in the period T42, the signal LOAD1 becomes a high level. As a result, the data D 1 to DN output as the data DR [1] to [ N ] are stored in the registers 231 [1] to [N]. As a result, the data D 1 to DN are output as the data Q1 to QN and the data DS [1] to [N]. In this way, the data sequentially input as the signal Scan In are collectively output as data Q1 to QN. This makes it possible to collectively change the parameters and the like output from the
次に、期間Ｔ４３において、信号ＳＡＶＥ１がハイレベルとなる。これにより、データＤＳ［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、フリップフロップ回路１９［１］乃至［Ｎ］に格納される。その結果、データＤＲ［１］乃至［Ｎ］、及びデータＤＳＲ［１］乃至［Ｎ］として、データＤ１乃至ＤＮが出力される。 Next, in the period T43, the signal SAVE1 becomes a high level. As a result, the data D 1 to DN output as the data DS [1] to [ N ] are stored in the flip-flop circuits 19 [1] to [N]. As a result, the data D 1 to DN are output as the data DR [1] to [N] and the data DSR [1] to [N].
なお、図１８に示すように、期間Ｔ４２と期間Ｔ４３の間の期間において、信号Ｓｃａｎ Ｉｎが変動し、フリップフロップ回路１９［１］乃至［Ｎ］に格納されたデータが変更されても、データＱ１乃至ＱＮは変更されない。また、期間Ｔ４３における動作により、フリップフロップ回路１９［１］乃至［Ｎ］のデータを、データＱ１乃至ＱＮで上書きすることができ、レジスタ２３１［１］乃至［Ｎ］に格納されているデータとフリップフロップ回路１９［１］乃至［Ｎ］に格納されているデータを整合させることができる。これにより、フリップフロップ回路１９［１］乃至［Ｎ］に格納されるデータが更新されている最中に後述するデータの退避を行う場合でも、データの整合性が保たれた状態でデータを退避することができる。また、退避されたデータの復帰を高速に行うことができる。 As shown in FIG. 18, even if the signal Scan In fluctuates during the period between the period T42 and the period T43 and the data stored in the flip-flop circuits 19 [1] to [N] is changed, the data Q1 to QN are not changed. Further, by the operation in the period T43, the data of the flip-flop circuits 19 [1] to [N] can be overwritten by the data Q1 to QN, and the data stored in the registers 231 [1] to [N] can be overwritten. The data stored in the flip-flop circuits 19 [1] to [N] can be matched. As a result, even when the data to be described later is saved while the data stored in the flip-flop circuits 19 [1] to [N] is being updated, the data is saved while the data consistency is maintained. can do. In addition, the saved data can be restored at high speed.
次に、期間Ｔ４４において、信号ＳＡＶＥ２がハイレベルとなる。これにより、データＤＳＲ［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、保持回路１７［１］乃至［Ｎ］に格納される。すなわち、フリップフロップ回路１９［１］乃至［Ｎ］に格納されたデータが、保持回路１７［１］乃至［Ｎ］に退避される。その結果、データＤＯＳ［１］乃至［Ｎ］が、データＤ１乃至ＤＮとなる。具体的には、図１６の容量素子Ｃ３、Ｃ４の電極の電位が、データＤ１乃至ＤＮに対応した電位となる。 Next, in the period T44, the signal SAVE2 becomes a high level. As a result, the data D 1 to DN output as the data DSR [1] to [ N ] are stored in the holding circuits 17 [1] to [N]. That is, the data stored in the flip-flop circuits 19 [1] to [N] is saved in the holding circuits 17 [1] to [N]. As a result, the data DOS [1] to [ N ] become the data D 1 to DN. Specifically, the potentials of the electrodes of the capacitive elements C3 and C4 in FIG. 16 are potentials corresponding to the data D 1 to DN .
次に、期間Ｔ４５において、レジスタ１７５への電源電位ＶＤＤ３の供給が停止される、これにより、レジスタ２３１、保持回路１７、フリップフロップ回路１９からのデータの出力が停止される。ただし、保持回路１７に格納されているデータＤＯＳ［１］乃至［Ｎ］は、レジスタ１７５への電力の供給が停止された期間においても保持されている。具体的には、図１６の容量素子Ｃ４、Ｃ６によって、データＤ１乃至ＤＮに対応した電位が保持されている。
Next, in the period T45, the supply of the power supply potential VDD3 to the
次に、期間Ｔ４６において、レジスタ１７５への電力の供給が再開され、信号ＬＯＡＤ２がハイレベルとなる。このとき、保持回路１７に保持されていたデータＤ１乃至ＤＮが、データＤＲＳ［１］乃至［Ｎ］として出力され、フリップフロップ回路１９［１］乃至［Ｎ］に格納される。すなわち、保持回路１７［１］乃至［Ｎ］に退避されたデータが、フリップフロップ回路１９［１］乃至［Ｎ］に復帰される。その結果、データＤＲ［１］乃至［Ｎ］としてデータＤ１乃至ＤＮが出力される。
Next, in the period T46, the power supply to the
次に、期間Ｔ４７において、信号ＬＯＡＤ１がハイレベルとなる。これにより、データＤＲ［１］乃至［Ｎ］として出力されたデータＤ１乃至ＤＮが、レジスタ２３１［１］乃至［Ｎ］に格納される。その結果、データＱ１乃至ＱＮ、及びデータＤＳ［１］乃至［Ｎ］として、データＤ１乃至ＤＮが出力される。これにより、保持回路１７［１］乃至［Ｎ］から復帰されたデータが、データＱ１乃至ＱＮとして外部に出力される。 Next, in the period T47, the signal LOAD1 becomes a high level. As a result, the data D 1 to DN output as the data DR [1] to [ N ] are stored in the registers 231 [1] to [N]. As a result, the data D 1 to DN are output as the data Q1 to QN and the data DS [1] to [N]. As a result, the data restored from the holding circuits 17 [1] to [N] are output to the outside as data Q1 to QN.
以上のように、レジスタ１７５は、順次入力されたデータに対応して、外部への出力を一括で変更することができる。また、レジスタ１７５は、電力の供給が停止される期間において、退避したデータを保持することができる。
As described above, the
＜コントローラＩＣの他の構成例＞
以下に、コントローラＩＣの他の構成例を説明する。
<Other configuration examples of controller IC>
Other configuration examples of the controller IC will be described below.
図１９に、ソースドライバを内蔵しないコントローラＩＣの構成例を示す。図１９に示すコントローラＩＣ１１７は、コントローラＩＣ１１５の変形例であり、領域１９１を有する。コントローラ１５４は、領域１９１内の回路への電源供給を制御する。
FIG. 19 shows a configuration example of a controller IC that does not have a built-in source driver. The
領域１９１には、ソースドライバが設けられていない。そのため、表示ユニット１１０は、ソースドライバＩＣ１８６を有する。ソースドライバＩＣ１８６の数は、画素アレイ１１１の画素数に応じて決定される。
The
ソースドライバＩＣ１８６は、反射素子１０ａ、および発光素子１０ｂの双方を駆動する機能を備える。そのため、ここでは１種類のソースドライバＩＣ１８６でソースドライバを構成しているが、ソースドライバの構成はこれに限定されない。例えば、反射素子１０ａを駆動するためのソースドライバＩＣと、発光素子１０ｂを駆動するためのソースドライバＩＣとで、ソースドライバを構成してもよい。
The source driver IC186 has a function of driving both the reflecting
ゲートドライバ１１３、１１４と同様に、画素アレイ１１１の基板上にソースドライバを作製してもよい。
Similar to the
コントローラＩＣ１１７に、ＴＳドライバ１２６およびセンス回路１２７の一方または双方を設けてもよい。コントローラＩＣ１１５も同様である。
The
＜＜動作例＞＞
表示装置１００に関するコントローラＩＣ１１５とレジスタ１７５の動作例について、出荷前と、表示装置１００を有する電子機器の起動時、および通常動作時に分けて説明する。
<< Operation example >>
An operation example of the
＜出荷前＞
出荷前には、表示装置１００の仕様等に関するパラメータを、レジスタ１７５に格納する。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ１７３が各種タイミング信号の生成に用いるパラメータ、ソースドライバ１８２に発光素子１０ｂを流れる電流を検出する電流検出回路を備えている場合、ＥＬ補正回路１６４の補正データ等がある。これらのパラメータは、レジスタ１７５以外に、専用のＲＯＭを設けて格納してもよい。
<Before shipping>
Prior to shipment, parameters related to the specifications of the
＜起動時＞
表示装置１００を有する電子機器の起動時には、ホスト１４０より送られるユーザー設定等のパラメータを、レジスタ１７５に格納する。これらのパラメータには、例えば、表示の輝度や色調、タッチセンサの感度、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、また、ガンマ補正のカーブやテーブル等がある。なお、当該パラメータをレジスタ１７５に格納する際、コントローラ１５４からレジスタ１７５にスキャンクロック信号及び当該スキャンクロック信号に同期して当該パラメータに相当するデータが送信される。
<At startup>
When the electronic device having the
＜通常動作＞
通常動作には、動画等を表示している状態、静止画を表示中でＩＤＳ駆動が可能な状態、表示を行わない状態等に分けられる。動画等を表示している状態は、画像処理部１６０、およびタイミングコントローラ１７３等は動作中であるが、レジスタ１７５のデータ変更は、スキャンチェーンレジスタ部１７５Ａに対して行われるため、画像処理部１６０等への影響はない。スキャンチェーンレジスタ部１７５Ａのデータ変更が終わった後、スキャンチェーンレジスタ部１７５Ａのデータをレジスタ部１７５Ｂへ一括してロードすることで、レジスタ１７５のデータ変更が完了する。また、画像処理部１６０等は当該データに対応した動作に切り替わる。
<Normal operation>
The normal operation is divided into a state in which a moving image or the like is displayed, a state in which an IDS drive is possible while displaying a still image, a state in which the display is not performed, and the like. While the
静止画を表示中でＩＤＳ駆動が可能な状態では、レジスタ１７５は、例えば、領域１９０内の他の回路と同様、パワーゲーティングすることができる。この場合、パワーゲーティングの前に、スキャンチェーンレジスタ部１７５Ａが有するレジスタ２３０内では、信号ＳＡＶＥ２に従い、フリップフロップ回路１９が保持する相補データを保持回路１７に格納する作業が行われる。
When the still image is being displayed and the IDS can be driven, the
パワーゲーティングから復帰する際は、信号ＬＯＡＤ２に従い、保持回路１７が保持しているデータをフリップフロップ回路１９にロードし、信号ＬＯＡＤ１に従い、フリップフロップ回路１９のデータをレジスタ２３１にロードする。このようにして、パワーゲーティング前と同じ状態で、レジスタ１７５のデータは有効となる。なお、パワーゲーティングの状態であっても、ホスト１４０よりレジスタ１７５のパラメータ変更要求があった場合、レジスタ１７５のパワーゲーティングを解除し、パラメータを変更することができる。
When returning from power gating, the data held by the holding
表示を行わない状態では、例えば、領域１９０内の回路（レジスタ１７５を含む）は、パワーゲーティングすることができる。この場合、ホスト１４０も停止することがあるが、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、パワーゲーティングから復帰する際には、ホスト１４０の復帰を待たずに、パワーゲーティング前の表示（静止画）を行うことができる。
In the non-display state, for example, the circuit (including the register 175) in the
例えば、折りたたみ式の携帯電話の表示部に表示装置１００を適用する場合、開閉センサ１４４の信号によって、携帯電話が折りたたまれ、表示装置１００の表示面が使用されないことが検出されたとき、領域１９０内の回路に加えて、センサコントローラ１５３、およびタッチセンサコントローラ１８４等をパワーゲーティングすることができる。
For example, when the
携帯電話が折りたたまれたとき、ホスト１４０の規格によっては、ホスト１４０が停止する場合がある。ホスト１４０が停止した状態で、携帯電話が再び展開されても、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、ホスト１４０から画像データ、各種制御信号等が送られる前に、フレームメモリ１５１内の画像データを表示することができる。
When the mobile phone is folded, the
このように、レジスタ１７５はスキャンチェーンレジスタ部１７５Ａとレジスタ部１７５Ｂを有し、スキャンチェーンレジスタ部１７５Ａに対してデータ変更を行うことで、画像処理部１６０およびタイミングコントローラ１７３等へ影響を与えることなく、スムーズなデータ変更を行うことができる。また、スキャンチェーンレジスタ部１７５Ａの各レジスタ２３０は、保持回路１７を有し、パワーゲーティング状態への移行と復帰をスムーズに行うことができる。
As described above, the
（実施の形態３）
本実施の形態では、実施の形態１および実施の形態２に記載の表示ユニット１１０の詳細について説明を行う。
(Embodiment 3)
In the present embodiment, the details of the
＜表示パネルの構成例＞
図２０は、表示ユニット１１０の構成例を説明するブロック図である。
<Display panel configuration example>
FIG. 20 is a block diagram illustrating a configuration example of the
表示ユニット１１０は、画素アレイ１１１を有する。また、表示ユニット１１０は、ゲートドライバＧＤ、またはソースドライバＳＤを備えることができる。
The
《画素アレイ１１１》
画素アレイ１１１は、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と、走査線Ｇ１（ｉ）と、を有する。また、走査線Ｇ２（ｉ）と、配線ＣＳＣＯＭと、配線ＡＮＯと、信号線Ｓ２（ｊ）と、を有する。なお、ｉは１以上ｍ以下の整数であり、ｊは１以上ｎ以下の整数であり、ｍおよびｎは１以上の整数である。
<<
The
一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は画素７０２（ｉ，ｊ）を含み、一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は行方向（図中に矢印Ｒ１で示す方向）に配設される。 A group of plurality of pixels 702 (i, 1) to pixel 702 (i, n) includes pixel 702 (i, j), and a group of plurality of pixels 702 (i, 1) to pixel 702 (i, n). It is arranged in the row direction (the direction indicated by the arrow R1 in the figure).
他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，ｊ）を含み、他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は行方向と交差する列方向（図中に矢印Ｃ１で示す方向）に配設される。 The plurality of pixels 702 (1, j) to the pixels 702 (m, j) in the other group includes the pixels 702 (i, j), and the plurality of pixels 702 (1, j) to the pixels 702 (in the other group). m, j) are arranged in the column direction (direction indicated by the arrow C1 in the figure) intersecting the row direction.
走査線Ｇ１（ｉ）および走査線Ｇ２（ｉ）は、行方向に配設される一群の複数の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。 The scanning lines G1 (i) and the scanning lines G2 (i) are electrically connected to a group of a plurality of pixels 702 (i, 1) to pixels 702 (i, n) arranged in the row direction.
列方向に配設される他の一群の複数の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、信号線Ｓ１（ｊ）および信号線Ｓ２（ｊ）と電気的に接続される。 Another group of plurality of pixels 702 (1, j) to pixels 702 (m, j) arranged in the column direction are electrically connected to the signal line S1 (j) and the signal line S2 (j). ..
《ゲートドライバＧＤ》
ゲートドライバＧＤは、制御情報に基づいて選択信号を供給する機能を有する。
<< Gate Driver GD >>
The gate driver GD has a function of supplying a selection signal based on control information.
一例を挙げれば、制御情報に基づいて、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給する機能を備える。これにより、動画像をなめらかに表示することができる。 As an example, it has a function of supplying a selection signal to one scanning line at a frequency of 30 Hz or higher, preferably 60 Hz or higher, based on control information. As a result, the moving image can be displayed smoothly.
例えば、制御情報に基づいて、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給する機能を備える。これにより、フリッカーが抑制された状態で静止画像を表示することができる。 For example, it has a function of supplying a selection signal to one scanning line at a frequency of less than 30 Hz, preferably less than 1 Hz, preferably less than once a minute, based on control information. This makes it possible to display a still image with flicker suppressed.
《ソースドライバＳＤ、ソースドライバＳＤ１、ソースドライバＳＤ２》
ソースドライバＳＤは、ソースドライバＳＤ１と、ソースドライバＳＤ２と、を有する。ソースドライバＳＤ１およびソースドライバＳＤ２は、コントローラＩＣ１１５からの信号に基づいて、データ信号を供給する機能を有する。
<< Source driver SD, Source driver SD1, Source driver SD2 >>
The source driver SD includes a source driver SD1 and a source driver SD2. The source driver SD1 and the source driver SD2 have a function of supplying a data signal based on the signal from the
ソースドライバＳＤ１は、一の表示素子と電気的に接続される画素回路に供給するデータ信号を生成する機能を備える。具体的には、極性が反転する信号を生成する機能を備える。これにより、例えば、液晶表示素子を駆動することができる。 The source driver SD1 has a function of generating a data signal to be supplied to a pixel circuit electrically connected to one display element. Specifically, it has a function of generating a signal whose polarity is inverted. Thereby, for example, the liquid crystal display element can be driven.
ソースドライバＳＤ２は、一の表示素子とは異なる方法を用いて表示をする他の表示素子（以下、第２の表示素子ともいう）と電気的に接続される画素回路に供給するデータ信号を生成する機能を備える。例えば、有機ＥＬ素子を駆動することができる。 The source driver SD2 generates a data signal to be supplied to a pixel circuit electrically connected to another display element (hereinafter, also referred to as a second display element) that displays using a method different from that of one display element. It has a function to do. For example, an organic EL element can be driven.
例えば、シフトレジスタ等のさまざまな順序回路等をソースドライバＳＤに用いることができる。 For example, various sequential circuits such as shift registers can be used for the source driver SD.
例えば、ソースドライバＳＤ１およびソースドライバＳＤ２が集積された集積回路を、ソースドライバＳＤに用いることができる。具体的には、シリコン基板上に形成された集積回路をソースドライバＳＤに用いることができる。 For example, an integrated circuit in which the source driver SD1 and the source driver SD2 are integrated can be used for the source driver SD. Specifically, an integrated circuit formed on a silicon substrate can be used for the source driver SD.
ソースドライバＳＤを、コントローラＩＣ１１５と同じ集積回路に含めてもよい。具体的には、シリコン基板上に形成された集積回路を、コントローラＩＣ１１５およびソースドライバＳＤに用いることができる。
The source driver SD may be included in the same integrated circuit as the
例えば、ＣＯＧ法またはＣＯＦ法を用いて、上記集積回路を端子にすることが実装できる。具体的には、異方性導電膜を用いて、集積回路を端子に実装することができる。 For example, the COG method or the COF method can be used to implement the integrated circuit as a terminal. Specifically, an integrated circuit can be mounted on a terminal by using an anisotropic conductive film.
《画素回路》
図２１は、画素７０２の構成例を示す回路図である。画素７０２（ｉ，ｊ）は、反射素子１０ａ（ｉ，ｊ）および発光素子１０ｂ（ｉ，ｊ）を駆動する機能を備える。これにより、例えば同一の工程を用いて形成することができる画素回路を用いて、反射素子１０ａと、反射素子１０ａとは異なる方法を用いて表示をする発光素子１０ｂと、を駆動することができる。反射型の表示素子、反射素子１０ａを用いて表示を行うことで、消費電力を低減することができる。または、外光が明るい環境下において高いコントラストで画像を良好に表示することができる。光を射出する表示素子、発光素子１０ｂを用いて表示を行うことで、暗い環境下で画像を良好に表示することができる。
《Pixel circuit》
FIG. 21 is a circuit diagram showing a configuration example of the
画素７０２（ｉ，ｊ）は、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭおよび配線ＡＮＯと電気的に接続される。 The pixels 702 (i, j) are electrically connected to the signal line S1 (j), the signal line S2 (j), the scanning line G1 (i), the scanning line G2 (i), the wiring CSCOM, and the wiring ANO.
画素７０２（ｉ，ｊ）は、スイッチＳＷ１、容量素子Ｃ１１、スイッチＳＷ２、トランジスタＭおよび容量素子Ｃ１２を含む。 Pixels 702 (i, j) include a switch SW1, a capacitive element C11, a switch SW2, a transistor M, and a capacitive element C12.
走査線Ｇ１（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ１（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ１に用いることができる。 A transistor having a gate electrode electrically connected to the scanning line G1 (i) and a first electrode electrically connected to the signal line S1 (j) can be used for the switch SW1.
容量素子Ｃ１１は、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、配線ＣＳＣＯＭと電気的に接続される第２の電極と、を有する。 The capacitive element C11 has a first electrode electrically connected to the second electrode of the transistor used for the switch SW1 and a second electrode electrically connected to the wiring CSCOM.
走査線Ｇ２（ｉ）と電気的に接続されるゲート電極と、信号線Ｓ２（ｊ）と電気的に接続される第１の電極と、を有するトランジスタを、スイッチＳＷ２に用いることができる。 A transistor having a gate electrode electrically connected to the scanning line G2 (i) and a first electrode electrically connected to the signal line S2 (j) can be used for the switch SW2.
トランジスタＭは、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続されるゲート電極と、配線ＡＮＯと電気的に接続される第１の電極と、を有する。 The transistor M has a gate electrode electrically connected to the second electrode of the transistor used for the switch SW2, and a first electrode electrically connected to the wiring ANO.
なお、トランジスタＭは、第１のゲート電極と第２のゲート電極を有していてもよい。第１のゲート電極と第２のゲート電極は、電気的に接続されていてもよい。第１のゲート電極と第２のゲート電極は、半導体膜を間に介して互いに重なる領域を有することが好ましい。 The transistor M may have a first gate electrode and a second gate electrode. The first gate electrode and the second gate electrode may be electrically connected. It is preferable that the first gate electrode and the second gate electrode have regions that overlap each other with the semiconductor film interposed therebetween.
容量素子Ｃ１２は、スイッチＳＷ２に用いるトランジスタの第２の電極と電気的に接続される第１の電極と、トランジスタＭの第１の電極と電気的に接続される第２の電極と、を有する。 The capacitive element C12 has a first electrode electrically connected to the second electrode of the transistor used for the switch SW2, and a second electrode electrically connected to the first electrode of the transistor M. ..
反射素子１０ａ（ｉ，ｊ）の第１の電極を、スイッチＳＷ１に用いるトランジスタの第２の電極と電気的に接続する。また、反射素子１０ａ（ｉ，ｊ）の第２の電極を、配線ＶＣＯＭ１と電気的に接続する。これにより、反射素子１０ａ（ｉ，ｊ）を駆動することができる。
The first electrode of the reflecting
発光素子１０ｂ（ｉ，ｊ）の第１の電極をトランジスタＭの第２の電極と電気的に接続し、発光素子１０ｂ（ｉ，ｊ）の第２の電極を配線ＶＣＯＭ２と電気的に接続する。これにより、発光素子１０ｂ（ｉ，ｊ）を駆動することができる。
The first electrode of the
＜表示パネル上面図＞
図２２は、表示ユニット１１０の構成を説明する図である。図２２（Ａ）は、表示ユニット１１０の上面図であり、図２２（Ｂ）は、図２２（Ａ）に示す表示ユニット１１０の画素の一部を説明する上面図である。図２２（Ｃ）は、図２２（Ｂ）に示す画素の構成を説明する模式図である。
<Top view of display panel>
FIG. 22 is a diagram illustrating the configuration of the
図２２（Ａ）は、フレキシブルプリント基板ＦＰＣ１上に、ソースドライバＳＤと端子５１９Ｂが配置されている。 In FIG. 22A, the source driver SD and the terminal 519B are arranged on the flexible printed circuit board FPC1.
図２２（Ｃ）において、画素７０２（ｉ，ｊ）は、反射素子１０ａ（ｉ，ｊ）および発光素子１０ｂ（ｉ，ｊ）を備える。
In FIG. 22C, the pixel 702 (i, j) includes a reflecting
＜表示パネル断面図＞
図２３および図２４は、表示ユニット１１０の構成を説明する断面図である。図２３（Ａ）は、図２２（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、切断線Ｘ５－Ｘ６における断面図であり、図２３（Ｂ）は、図２３（Ａ）の一部を説明する図である。
<Cross section of display panel>
23 and 24 are cross-sectional views illustrating the configuration of the
図２４（Ａ）は、図２２（Ｂ）の切断線Ｘ７－Ｘ８、切断線Ｘ９－Ｘ１０における断面図であり、図２４（Ｂ）は、図２４（Ａ）の一部を説明する図である。 24 (A) is a cross-sectional view taken along the cutting lines X7-X8 and X9-X10 of FIG. 22 (B), and FIG. 24 (B) is a diagram illustrating a part of FIG. 24 (A). be.
以下、図２３および図２４用いて、表示ユニット１１０の各構成要素について説明を行う。
Hereinafter, each component of the
《基板５７０》
作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基板５７０等に用いることができる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板５７０に用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。
<<
A material having heat resistance sufficient to withstand the heat treatment during the manufacturing process can be used for the
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を基板５７０等に用いることができる。これにより、大型の表示装置を作製することができる。
For example, the area of the 6th generation (1500 mm × 1850 mm), the 7th generation (1870 mm × 2200 mm), the 8th generation (2200 mm × 2400 mm), the 9th generation (2400 mm × 2800 mm), the 10th generation (2950 mm × 3400 mm), etc. A large glass substrate can be used for the
有機材料、無機材料または有機材料と無機材料等の複合材料等を基板５７０等に用いることができる。例えば、ガラス、セラミックス、金属等の無機材料を基板５７０等に用いることができる。
An organic material, an inorganic material, or a composite material such as an organic material and an inorganic material can be used for the
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基板５７０等に用いることができる。具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を、基板５７０等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を、基板５７０等に用いることができる。ステンレス・スチールまたはアルミニウム等を、基板５７０等に用いることができる。
Specifically, non-alkali glass, soda-lime glass, potash glass, crystal glass, aluminosilicate glass, tempered glass, chemically tempered glass, quartz, sapphire and the like can be used for the
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基板５７０等に用いることができる。これにより、半導体素子を基板５７０等に形成することができる。
For example, a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be used as the
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基板５７０等に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を、基板５７０等に用いることができる。
For example, an organic material such as resin, resin film or plastic can be used for the
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基板５７０等に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を、基板５７０等に用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を、基板５７０等に用いることができる。
For example, a composite material in which a film such as a metal plate, a thin glass plate, or an inorganic material is bonded to a resin film or the like can be used for the
また、単層の材料または複数の層が積層された材料を、基板５７０等に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を、基板５７０等に用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を、基板５７０等に用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を、基板５７０等に用いることができる。
Further, a single-layer material or a material in which a plurality of layers are laminated can be used for the
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート若しくはアクリル樹脂等の樹脂フィルム、樹脂板または積層材料等を基板５７０等に用いることができる。
Specifically, a resin film such as polyester, polyolefin, polyamide, polyimide, polycarbonate or acrylic resin, a resin plate or a laminated material can be used for the
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基板５７０等に用いることができる。
Specifically, a material containing a resin having a siloxane bond such as polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, polyurethane, acrylic resin, epoxy resin, or silicone can be used for the
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）またはアクリル樹脂等を基板５７０等に用いることができる。または、シクロオレフィンポリマー（ＣＯＰ）、シクロオレフィンコポリマー（ＣＯＣ）等を用いることができる。
Specifically, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), acrylic resin and the like can be used for the
また、紙または木材などを基板５７０等に用いることができる。
Further, paper, wood, or the like can be used for the
例えば、可撓性を有する基板を基板５７０等に用いることができる。
For example, a flexible substrate can be used as the
なお、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。また、例えば作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を基板５７０等に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
A method of directly forming a transistor, a capacitive element, or the like on a substrate can be used. Further, for example, a method can be used in which a transistor or a capacitive element or the like is formed on a substrate for a process having heat resistance to heat applied during the manufacturing process, and the formed transistor or the capacitive element or the like is transposed to the
《基板７７０》
例えば、透光性を備える材料を基板７７０に用いることができる。具体的には、基板５７０に用いることができる材料から選択された材料を基板７７０に用いることができる。
<<
For example, a translucent material can be used for the
例えば、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基板７７０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
For example, aluminosilicate glass, tempered glass, chemically tempered glass, sapphire, or the like can be suitably used for the
また、例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を基板７７０に用いることができる。具体的には、厚さを薄くするために研磨した基板を用いることができる。これにより、機能膜７７０Ｄを反射素子１０ａ（ｉ，ｊ）に近づけて配置することができる。その結果、画像のボケを低減し、画像を鮮明に表示することができる。
Further, for example, a material having a thickness of 0.7 mm or less and a thickness of 0.1 mm or more can be used for the
《構造体ＫＢ１》
例えば、有機材料、無機材料または有機材料と無機材料の複合材料を構造体ＫＢ１等に用いることができる。これにより、所定の間隔を、構造体ＫＢ１等を挟む構成の間に設けることができる。
<< Structure KB1 >>
For example, an organic material, an inorganic material, or a composite material of an organic material and an inorganic material can be used for the structure KB1 and the like. Thereby, a predetermined interval can be provided between the configurations sandwiching the structure KB1 and the like.
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１に用いることができる。また、感光性を有する材料を用いて形成してもよい。 Specifically, polyester, polyolefin, polyamide, polyimide, polycarbonate, polysiloxane, acrylic resin, etc., or a composite material of a plurality of resins selected from these can be used for the structure KB1. Further, it may be formed by using a material having photosensitivity.
《封止材７０５》
無機材料、有機材料または無機材料と有機材料の複合材料等を、封止材７０５等に用いることができる。
<<
An inorganic material, an organic material, a composite material of an inorganic material and an organic material, or the like can be used as a sealing
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５等に用いることができる。
For example, an organic material such as a heat-meltable resin or a curable resin can be used for the sealing
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を、封止材７０５等に用いることができる。
For example, organic materials such as reaction-curable adhesives, photo-curable adhesives, thermosetting adhesives and / and anaerobic adhesives can be used for the
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を、封止材７０５等に用いることができる。
Specifically, an adhesive containing an epoxy resin, an acrylic resin, a silicone resin, a phenol resin, a polyimide resin, an imide resin, a PVC (polyvinyl chloride) resin, a PVB (polyvinyl butyral) resin, an EVA (ethylene vinyl acetate) resin and the like. Can be used as a sealing
《接合層５０５》
例えば、封止材７０５に用いることができる材料を、接合層５０５に用いることができる。
<<
For example, a material that can be used for the sealing
《絶縁膜５２１、絶縁膜５１８》
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜５２１、５１８等に用いることができる。
<< Insulating
For example, an insulating inorganic material, an insulating organic material, or an insulating composite material containing an inorganic material and an organic material can be used for the insulating
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜５２１、５１８等に用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等、またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１、５１８等に用いることができる。
Specifically, an inorganic oxide film, an inorganic nitride film, an inorganic nitride film, or the like, or a laminated material in which a plurality of laminated materials selected from these are laminated can be used for the insulating
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等、またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを、絶縁膜５２１、５１８等に用いることができる。また、感光性を有する材料を用いて形成してもよい。
Specifically, polyester, polyolefin, polyamide, polyimide, polycarbonate, polysiloxane, acrylic resin, etc., or a laminated material or composite material of a plurality of resins selected from these can be used for the insulating
これにより、例えば絶縁膜５２１、５１８と重なるさまざまな構造に由来する段差を平坦化することができる。
Thereby, for example, it is possible to flatten the step derived from various structures overlapping with the insulating
《絶縁膜５２８》
例えば、絶縁膜５２１に用いることができる材料を、絶縁膜５２８等に用いることができる。具体的には、厚さ１μｍのポリイミドを含む膜を絶縁膜５２８に用いることができる。
<< Insulating
For example, a material that can be used for the insulating
《絶縁膜５０１Ａ》
例えば、絶縁膜５２１に用いることができる材料を、絶縁膜５０１Ａに用いることができる。また、例えば、水素を供給する機能を備える材料を、絶縁膜５０１Ａに用いることができる。
<< Insulating
For example, a material that can be used for the insulating
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を備える材料を、絶縁膜５０１Ａに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。
Specifically, a material in which a material containing silicon and oxygen and a material containing silicon and nitrogen are laminated can be used for the insulating
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、絶縁膜５０１Ａに用いることができる。
For example, a film containing silicon and oxygen formed by a chemical vapor deposition method using silane or the like as a raw material gas can be used for the insulating
具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シリコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を絶縁膜５０１Ａに用いることができる。
Specifically, a material obtained by laminating a material having a thickness of 200 nm or more and 600 nm or less containing silicon and oxygen and a material having a thickness of about 200 nm containing silicon and nitrogen can be used for the insulating
《絶縁膜５０１Ｃ》
例えば、絶縁膜５２１に用いることができる材料を、絶縁膜５０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を、絶縁膜５０１Ｃに用いることができる。これにより、画素回路または第２の表示素子等への不純物の拡散を抑制することができる。
<<
For example, a material that can be used for the insulating
例えば、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜を絶縁膜５０１Ｃに用いることができる。
For example, a 200 nm thick film containing silicon, oxygen and nitrogen can be used as the insulating
《中間膜７５４Ａ、中間膜７５４Ｂ、中間膜７５４Ｃ》
例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下の厚さを有する膜を、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃに用いることができる。なお、本明細書において、中間膜７５４Ａ、中間膜７５４Ｂまたは中間膜７５４Ｃを中間膜という。
<<
For example, a film having a thickness of 10 nm or more and 500 nm or less, preferably 10 nm or more and 100 nm or less can be used for the
例えば、水素を透過または供給する機能を備える材料を、中間膜に用いることができる。 For example, a material having the function of permeating or supplying hydrogen can be used for the interlayer film.
例えば、導電性を備える材料を中間膜に用いることができる。 For example, a conductive material can be used for the interlayer film.
例えば、透光性を備える材料を中間膜に用いることができる。 For example, a translucent material can be used for the interlayer film.
具体的には、インジウムおよび酸素を含む材料、インジウム、ガリウム、亜鉛および酸素を含む材料、またはインジウム、スズおよび酸素を含む材料等を中間膜に用いることができる。なお、これらの材料は水素を透過する機能を備える。 Specifically, a material containing indium and oxygen, a material containing indium, gallium, zinc and oxygen, a material containing indium, tin and oxygen and the like can be used for the interlayer film. In addition, these materials have a function of permeating hydrogen.
具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜または厚さ１００ｎｍの膜を中間膜に用いることができる。 Specifically, a film having a thickness of 50 nm or a film having a thickness of 100 nm containing indium, gallium, zinc and oxygen can be used as the intermediate film.
なお、エッチングストッパーとして機能する膜が積層された材料を中間膜に用いることができる。具体的には、インジウム、ガリウム、亜鉛および酸素を含む厚さ５０ｎｍの膜と、インジウム、スズおよび酸素を含む厚さ２０ｎｍの膜と、をこの順で積層した積層材料を中間膜に用いることができる。 A material in which a film that functions as an etching stopper is laminated can be used as the interlayer film. Specifically, a laminated material in which a film having a thickness of 50 nm containing indium, gallium, zinc and oxygen and a film having a thickness of 20 nm containing indium, tin and oxygen are laminated in this order can be used as an intermediate film. can.
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、信号線Ｓ２（ｊ）、走査線Ｇ１（ｉ）、走査線Ｇ２（ｉ）、配線ＣＳＣＯＭ、配線ＡＮＯ、端子５１９Ｂ、端子５１９Ｃ、導電膜５１１Ｂまたは導電膜５１１Ｃ等に用いることができる。
<< Wiring, terminals, conductive film >>
A material having conductivity can be used for wiring and the like. Specifically, the material having conductivity is a signal line S1 (j), a signal line S2 (j), a scanning line G1 (i), a scanning line G2 (i), a wiring CSCOM, a wiring ANO, a terminal 519B, and a terminal. It can be used for 519C,
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。 For example, an inorganic conductive material, an organic conductive material, a metal, a conductive ceramic, or the like can be used for wiring or the like.
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウム、またはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。 Specifically, metal elements selected from aluminum, gold, platinum, silver, copper, chromium, tantalum, titanium, molybdenum, tungsten, nickel, iron, cobalt, palladium, or manganese can be used for wiring and the like. can. Alternatively, the above-mentioned alloy containing a metal element or the like can be used for wiring or the like. In particular, an alloy of copper and manganese is suitable for microfabrication using a wet etching method.
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。 Specifically, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a titanium nitride film, a two-layer structure in which a tungsten film is laminated on a titanium nitride film, a tantalum nitride film or A two-layer structure in which a titanium film is laminated on a tungsten nitride film, a titanium film, and a three-layer structure in which an aluminum film is laminated on the titanium film and a titanium film is formed on the titanium film can be used for wiring and the like. ..
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。 Specifically, conductive oxides such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, and zinc oxide to which gallium is added can be used for wiring and the like.
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。 Specifically, a film containing graphene or graphite can be used for wiring or the like.
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。 For example, a film containing graphene can be formed by forming a film containing graphene oxide and reducing the film containing graphene oxide. Examples of the method of reduction include a method of applying heat and a method of using a reducing agent.
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。 For example, a film containing metal nanowires can be used for wiring and the like. Specifically, nanowires containing silver can be used.
具体的には、導電性高分子を配線等に用いることができる。 Specifically, a conductive polymer can be used for wiring and the like.
なお、例えば、導電材料ＡＣＦ１を用いて、端子５１９Ｂとフレキシブルプリント基板ＦＰＣ１を電気的に接続することができる。 For example, the conductive material ACF1 can be used to electrically connect the terminal 519B and the flexible printed circuit board FPC1.
《反射素子１０ａ（ｉ，ｊ）》
反射素子１０ａ（ｉ，ｊ）は、光の反射を制御する機能を備えた表示素子であり、例えば、液晶素子、電気泳動素子、またはＭＥＭＳ表示素子等を用いることができる。具体的には、反射型の液晶表示素子を反射素子１０ａ（ｉ，ｊ）に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。
<<
The
例えば、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。 For example, IPS (In-Plane-Switching) mode, TN (Twisted Nematic) mode, FFS (Fringe Field Switching) mode, ASM (Axially Cymetric Specified Micro-cell) mode, OCB (Optical Liquid Crystal) mode. A liquid crystal element that can be driven by using a driving method such as a Crystal) mode or an AFLC (Atiferroelectric Liquid Crystal) mode can be used.
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ－Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。 Further, for example, a vertical alignment (VA) mode, specifically, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ECB (Electrical Alignment Birefringence) mode, and a CB (Electrical Alignment Birefringence) mode. A liquid crystal element that can be driven by using a driving method such as the (Advanced Super-View) mode can be used.
反射素子１０ａ（ｉ，ｊ）は、電極７５１（ｉ，ｊ）と、電極７５２と、液晶材料を含む層７５３と、を有する。層７５３は、電極７５１（ｉ，ｊ）および電極７５２の間の電圧を用いて配向を制御することができる液晶材料を含む。例えば、層７５３の厚さ方向（縦方向ともいう）、縦方向と交差する方向（横方向または斜め方向ともいう）の電界を、液晶材料の配向を制御する電界に用いることができる。
The
例えば、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を、層７５３に用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。
For example, a thermotropic liquid crystal, a low molecular weight liquid crystal, a polymer liquid crystal, a polymer dispersion type liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used for the
なお、液晶層の誘電率の異方性を２以上３．８以下とし、液晶層の抵抗率を１．０×１０１４（Ω・ｃｍ）以上１．０×１０１５（Ω・ｃｍ）以下とすることで、、ＩＤＳ駆動が可能であり、表示装置１００の消費電力を低減することができるため好ましい。
The dielectric constant of the liquid crystal layer is 2 or more and 3.8 or less, and the resistivity of the liquid crystal layer is 1.0 × 10 14 (Ω · cm) or more and 1.0 × 10 15 (Ω · cm) or less. This is preferable because IDS drive is possible and the power consumption of the
例えば、配線等に用いる材料を電極７５１（ｉ，ｊ）に用いることができる。具体的には、反射膜を電極７５１（ｉ，ｊ）に用いることができる。例えば、透光性を備える導電膜と、開口部を備える反射膜と、を積層した材料を電極７５１（ｉ，ｊ）に用いることができる。 For example, a material used for wiring or the like can be used for the electrode 751 (i, j). Specifically, the reflective film can be used for the electrode 751 (i, j). For example, a material obtained by laminating a conductive film having a translucent property and a reflective film having an opening can be used for the electrode 751 (i, j).
例えば、導電性を備える材料を、電極７５２に用いることができる。可視光について透光性を備える材料を、電極７５２に用いることができる。
For example, a conductive material can be used for the
例えば、導電性酸化物、光が透過する程度に薄い金属膜または金属ナノワイヤーを、電極７５２に用いることができる。
For example, a conductive oxide, a metal film thin enough to transmit light, or metal nanowires can be used for the
具体的には、インジウムを含む導電性酸化物を電極７５２に用いることができる。または、厚さ１ｎｍ以上１０ｎｍ以下の金属薄膜を電極７５２に用いることができる。また、銀を含む金属ナノワイヤーを電極７５２に用いることができる。
Specifically, a conductive oxide containing indium can be used for the
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛、アルミニウムを添加した酸化亜鉛などを、電極７５２に用いることができる。
Specifically, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide added with gallium, zinc oxide added with aluminum, and the like can be used for the
《反射膜》
例えば、可視光を反射する材料を反射膜に用いることができる。具体的には、銀を含む材料を反射膜に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を反射膜に用いることができる。
《Reflective film》
For example, a material that reflects visible light can be used for the reflective film. Specifically, a material containing silver can be used for the reflective film. For example, a material containing silver, palladium, or the like, or a material containing silver, copper, or the like can be used for the reflective film.
反射膜は、例えば、層７５３を透過してくる光を反射する。これにより、反射素子１０ａを反射型の表示素子にすることができる。また、例えば、表面に凹凸を備える材料を、反射膜に用いることができる。これにより、入射する光をさまざまな方向に反射して、白色の表示をすることができる。
The reflective film reflects, for example, the light transmitted through the
例えば、電極７５１（ｉ，ｊ）等を反射膜に用いることができる。 For example, electrodes 751 (i, j) and the like can be used for the reflective film.
例えば、層７５３と電極７５１（ｉ，ｊ）の間に挟まれる領域を備える膜を、反射膜に用いることができる。または、電極７５１（ｉ，ｊ）が透光性を有する場合、電極７５１（ｉ，ｊ）を間に介して、層７５３と重なる領域を有する膜を、反射膜に用いることができる。
For example, a film having a region sandwiched between the
反射膜は、例えば、発光素子１０ｂ（ｉ，ｊ）が射出する光を遮らない領域を有することが好ましい。例えば、単数または複数の開口部７５１Ｈを備える形状を反射膜に用いることが好ましい。
The reflective film preferably has, for example, a region that does not block the light emitted by the
多角形、四角形、楕円形、円形または十字等の形状を開口部７５１Ｈに用いることができる。また、細長い筋状、スリット状、市松模様状の形状を開口部７５１Ｈに用いることができる。
Shapes such as polygons, quadrangles, ellipses, circles or crosses can be used for the
非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が大きすぎると、反射素子１０ａ（ｉ，ｊ）を用いた表示が暗くなってしまう。
If the value of the ratio of the total area of the
また、非開口部の総面積に対する開口部７５１Ｈの総面積の比の値が小さすぎると、発光素子１０ｂ（ｉ，ｊ）を用いた表示が暗くなってしまう。
Further, if the value of the ratio of the total area of the
図２５は、表示ユニット１１０の画素に用いることができる反射膜の形状を説明する模式図である。
FIG. 25 is a schematic diagram illustrating the shape of the reflective film that can be used for the pixels of the
例えば、画素７０２（ｉ，ｊ）に隣接する画素７０２（ｉ，ｊ＋１）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る行方向（図中に矢印Ｒ１で示す方向）に延びる直線上に配設されない（図２５（Ａ）参照）。または、例えば、画素７０２（ｉ，ｊ）に隣接する画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、列方向（図中に矢印Ｃ１で示す方向）に延びる直線上に配設されない（図２５（Ｂ）参照）。
For example, the
例えば、画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、行方向に延びる直線上に配設される（図２５（Ａ）参照）。また、画素７０２（ｉ，ｊ＋１）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈおよび画素７０２（ｉ，ｊ＋２）の開口部７５１Ｈの間において当該直線と直交する直線上に配設される。
For example, the
または、例えば、画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈを通る、列方向に延びる直線上に配設される（図２５（Ｂ）参照）。また、例えば、画素７０２（ｉ＋１，ｊ）の開口部７５１Ｈは、画素７０２（ｉ，ｊ）の開口部７５１Ｈおよび画素７０２（ｉ＋２，ｊ）の開口部７５１Ｈの間において、当該直線と直交する直線上に配設される。
Alternatively, for example, the
これにより、一の画素に隣接する他の画素の開口部に重なる領域を備える第２の表示素子を、一の画素の開口部に重なる領域を備える第２の表示素子から遠ざけることができる。または、一の画素に隣接する他の画素の第２の表示素子に、一の画素の第２の表示素子が表示する色とは異なる色を表示する表示素子を配設することができる。または、異なる色を表示する複数の表示素子を、隣接して配設する難易度を軽減することができる。 As a result, the second display element having a region overlapping the opening of another pixel adjacent to one pixel can be kept away from the second display element having a region overlapping the opening of one pixel. Alternatively, a display element that displays a color different from the color displayed by the second display element of one pixel can be arranged on the second display element of another pixel adjacent to one pixel. Alternatively, it is possible to reduce the difficulty of arranging a plurality of display elements displaying different colors adjacent to each other.
なお、例えば、発光素子１０ｂ（ｉ，ｊ）が射出する光を遮らない領域７５１Ｅが形成されるように、端部が切除されたような形状を備える材料を、反射膜に用いることができる（図２５（Ｃ）参照）。具体的には、列方向（図中に矢印Ｃ１で示す方向）が短くなるように端部が切除された電極７５１（ｉ．ｊ）を、反射膜に用いることができる。
In addition, for example, a material having a shape such that the end portion is cut off can be used for the reflective film so that the
《配向膜ＡＦ１、配向膜ＡＦ２》
例えば、ポリイミド等を含む材料を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。具体的には、液晶材料が所定の方向に配向するようにラビング処理または光配向技術を用いて形成された材料を用いることができる。
<< Alignment film AF1, Alignment film AF2 >>
For example, a material containing polyimide or the like can be used for the alignment film AF1 or the alignment film AF2. Specifically, a material formed by a rubbing treatment or a photo-alignment technique so that the liquid crystal material is oriented in a predetermined direction can be used.
例えば、可溶性のポリイミドを含む膜を配向膜ＡＦ１または配向膜ＡＦ２に用いることができる。これにより、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に必要とされる温度を低くすることができる。その結果、配向膜ＡＦ１または配向膜ＡＦ２を形成する際に他の構成に与える損傷を軽減することができる。 For example, a film containing a soluble polyimide can be used for the alignment film AF1 or the alignment film AF2. Thereby, the temperature required for forming the alignment film AF1 or the alignment film AF2 can be lowered. As a result, it is possible to reduce damage to other configurations when forming the alignment film AF1 or the alignment film AF2.
《着色膜ＣＦ１、着色膜ＣＦ２》
所定の色の光を透過する材料を、着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。これにより、着色膜ＣＦ１または着色膜ＣＦ２を、例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を、着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。また、黄色の光または白色の光等を透過する材料を着色膜ＣＦ１または着色膜ＣＦ２に用いることができる。
<< Colored film CF1, Colored film CF2 >>
A material that transmits light of a predetermined color can be used for the colored film CF1 or the colored film CF2. Thereby, the colored film CF1 or the colored film CF2 can be used, for example, as a color filter. For example, a material that transmits blue, green, or red light can be used for the colored film CF1 or the colored film CF2. Further, a material that transmits yellow light, white light, or the like can be used for the colored film CF1 or the colored film CF2.
なお、照射された光を所定の色の光に変換する機能を備える材料を着色膜ＣＦ２に用いることができる。具体的には、量子ドットを着色膜ＣＦ２に用いることができる。これにより、色純度の高い表示をすることができる。 A material having a function of converting the irradiated light into light of a predetermined color can be used for the colored film CF2. Specifically, the quantum dots can be used for the colored film CF2. As a result, it is possible to display with high color purity.
《遮光膜ＢＭ》
光の透過を妨げる材料を遮光膜ＢＭに用いることができる。これにより、遮光膜ＢＭを例えばブラックマトリクスに用いることができる。
<< Shading film BM >>
A material that obstructs the transmission of light can be used for the light-shielding film BM. Thereby, the light-shielding film BM can be used for, for example, a black matrix.
《絶縁膜７７１》
例えば、ポリイミド、エポキシ樹脂、アクリル樹脂等を絶縁膜７７１に用いることができる。
<< Insulating
For example, polyimide, epoxy resin, acrylic resin and the like can be used for the insulating
《機能膜７７０Ｐ、機能膜７７０Ｄ》
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。
<<
For example, an antireflection film, a polarizing film, a retardation film, a light diffusing film, a light collecting film, or the like can be used for the
具体的には、２色性色素を含む膜を機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。または、基材の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜７７０Ｐまたは機能膜７７０Ｄに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。
Specifically, a film containing a dichroic dye can be used for the
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
Further, an antistatic film that suppresses the adhesion of dust, a water-repellent film that makes it difficult for dirt to adhere, a hard coat film that suppresses the generation of scratches due to use, and the like can be used for the
具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。また、光拡散フィルムを機能膜７７０Ｄに用いることができる。
Specifically, a circularly polarizing film can be used for the
《発光素子１０ｂ（ｉ，ｊ）》
例えば、有機ＥＬ素子、無機ＥＬ素子、または発光ダイオードなどを、発光素子１０ｂ（ｉ，ｊ）に用いることができる。
<<
For example, an organic EL element, an inorganic EL element, a light emitting diode, or the like can be used for the
発光素子１０ｂ（ｉ，ｊ）は、電極５５１（ｉ，ｊ）と、電極５５２と、発光性の材料を含む層５５３（ｊ）と、を備える。
The
例えば、発光性の有機化合物を層５５３（ｊ）に用いることができる。 For example, a luminescent organic compound can be used for layer 553 (j).
例えば、量子ドットを層５５３（ｊ）に用いることができる。これにより、半値幅が狭く、鮮やかな色の光を発することができる。 For example, quantum dots can be used for layer 553 (j). As a result, the half-value width is narrow and brightly colored light can be emitted.
例えば、青色の光を射出するように積層された積層材料、緑色の光を射出するように積層された積層材料、または赤色の光を射出するように積層された積層材料等を、層５５３（ｊ）に用いることができる。 For example, a laminated material laminated to emit blue light, a laminated material laminated to emit green light, a laminated material laminated to emit red light, or the like is provided in layer 553 ( It can be used for j).
例えば、信号線Ｓ２（ｊ）に沿って列方向に長い帯状の積層材料を、層５５３（ｊ）に用いることができる。 For example, a strip-shaped laminated material long in the column direction along the signal line S2 (j) can be used for the layer 553 (j).
また、例えば、白色の光を射出するように積層された積層材料を、層５５３（ｊ）に用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、層５５３（ｊ）に用いることができる。 Further, for example, a laminated material laminated so as to emit white light can be used for the layer 553 (j). Specifically, other than a layer containing a luminescent material containing a fluorescent material that emits blue light and a layer containing a material other than the fluorescent material that emits green and red light or a fluorescent material that emits yellow light. A laminated material obtained by laminating a layer containing the material of the above can be used for the layer 553 (j).
例えば、配線等に用いることができる材料を電極５５１（ｉ，ｊ）に用いることができる。 For example, a material that can be used for wiring or the like can be used for the electrode 551 (i, j).
例えば、配線等に用いることができる材料から選択された、可視光について透光性を有する材料を、電極５５１（ｉ，ｊ）に用いることができる。 For example, a material having transparency for visible light selected from materials that can be used for wiring and the like can be used for the electrode 551 (i, j).
具体的には、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを、電極５５１（ｉ，ｊ）に用いることができる。または、光が透過する程度に薄い金属膜を電極５５１（ｉ，ｊ）に用いることができる。または、光の一部を透過し、光の他の一部を反射する金属膜を電極５５１（ｉ，ｊ）に用いることができる。これにより、微小共振器構造を発光素子１０ｂ（ｉ，ｊ）に設けることができる。その結果、所定の波長の光を他の波長の光より効率よく取り出すことができる。
Specifically, a conductive oxide or a conductive oxide containing indium, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide to which gallium is added, or the like is used in the electrode 551 (i, j). Can be used for. Alternatively, a metal film thin enough to transmit light can be used for the electrode 551 (i, j). Alternatively, a metal film that transmits a part of the light and reflects the other part of the light can be used for the electrode 551 (i, j). As a result, the microcavity structure can be provided in the
例えば、配線等に用いることができる材料を電極５５２に用いることができる。具体的には、可視光について反射性を有する材料を、電極５５２に用いることができる。
For example, a material that can be used for wiring or the like can be used for the
《ゲートドライバＧＤ》
シフトレジスタ等のさまざまな順序回路等をゲートドライバＧＤに用いることができる。例えば、トランジスタＭＤ、容量素子等をゲートドライバＧＤに用いることができる。具体的には、スイッチＳＷ１に用いることができるトランジスタ、またはトランジスタＭと同一の工程で形成することができる半導体膜を備えるトランジスタを用いることができる。
<< Gate Driver GD >>
Various sequential circuits such as shift registers can be used for the gate driver GD. For example, a transistor MD, a capacitive element, or the like can be used for the gate driver GD. Specifically, a transistor that can be used for the switch SW1 or a transistor having a semiconductor film that can be formed in the same process as the transistor M can be used.
例えば、スイッチＳＷ１に用いることができるトランジスタと異なる構成をトランジスタＭＤに用いることができる。具体的には、導電膜５２４を有するトランジスタをトランジスタＭＤに用いることができる。
For example, a configuration different from the transistor that can be used for the switch SW1 can be used for the transistor MD. Specifically, a transistor having a
なお、トランジスタＭと同一の構成を、トランジスタＭＤに用いることができる。 The same configuration as that of the transistor M can be used for the transistor MD.
《トランジスタ》
例えば、同一の工程で形成することができる半導体膜を、ゲートドライバ、ソースドライバ、および画素回路のトランジスタに用いることができる。
《Transistor》
For example, semiconductor films that can be formed in the same process can be used for gate drivers, source drivers, and transistors in pixel circuits.
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを、ゲートドライバ、ソースドライバのトランジスタ、または画素回路のトランジスタに用いることができる。 For example, a bottom gate type transistor or a top gate type transistor can be used as a gate driver, a source driver transistor, or a pixel circuit transistor.
例えば、半導体材料に酸化物半導体を用いるトランジスタ（ＯＳトランジスタ）を利用することができる。半導体材料に酸化物半導体を用いる場合、ＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成とすることが好適である。 For example, a transistor (OS transistor) that uses an oxide semiconductor as a semiconductor material can be used. When an oxide semiconductor is used as the semiconductor material, it is preferable to have a CAC (Cloud-Aligned Complex) -OS configuration.
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。 The CAC-OS is, for example, a composition of a material in which the elements constituting the oxide semiconductor are unevenly distributed in a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 2 nm or less, or in the vicinity thereof. In the following, in the oxide semiconductor, one or more metal elements are unevenly distributed, and the region having the metal elements is mixed in a size of 0.5 nm or more and 10 nm or less, or 1 nm or more and 2 nm or less, or a size close to the same. The state is also called a mosaic or a patch.
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。 The oxide semiconductor preferably contains at least indium. In particular, it preferably contains indium and zinc. Also, in addition to them, aluminum, gallium, ittrium, copper, vanadium, berylium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium, etc. One or more selected from the above may be included.
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。 For example, CAC-OS in In-Ga-Zn oxide (In-Ga-Zn oxide may be particularly referred to as CAC-IGZO in CAC-OS) is an indium oxide (hereinafter, InO). X1 (X1 is a real number larger than 0), or indium zinc oxide (hereinafter, In X2 Zn Y2 O Z2 (X2, Y2, and Z2 are real numbers larger than 0)) and gallium. With an oxide (hereinafter, GaO X3 (X3 is a real number larger than 0)) or gallium zinc oxide (hereinafter, Ga X4 Zn Y4 O Z4 (X4, Y4, and Z4 are real numbers larger than 0)). In _ _ _ be.
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
That is, the CAC-OS is a composite oxide semiconductor having a structure in which a region containing GaO X3 as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component are mixed. In the present specification, for example, the atomic number ratio of In to the element M in the first region is larger than the atomic number ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。 In addition, IGZO is a common name and may refer to one compound consisting of In, Ga, Zn, and O. As a typical example, it is represented by InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (-1≤x0≤1, m0 is an arbitrary number). Crystalline compounds can be mentioned.
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without orientation on the ab plane.
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。 On the other hand, CAC-OS relates to the material composition of oxide semiconductors. CAC-OS is a region that is observed in the form of nanoparticles mainly composed of Ga in a material structure containing In, Ga, Zn, and O, and nanoparticles mainly composed of In. The regions observed in the shape are randomly dispersed in a mosaic pattern. Therefore, in CAC-OS, the crystal structure is a secondary element.
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。 The CAC-OS does not include a laminated structure of two or more types of films having different compositions. For example, it does not include a structure consisting of two layers, a film containing In as a main component and a film containing Ga as a main component.
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。 In some cases, a clear boundary cannot be observed between the region containing GaO X3 as the main component and the region containing In X2 Zn Y2 O Z2 or InO X1 as the main component.
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。 Instead of gallium, choose from aluminum, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium. When one or more of these species are contained, CAC-OS has a region observed in the form of nanoparticles mainly composed of the metal element and a nano portion containing In as a main component. The regions observed in the form of particles refer to a configuration in which the regions are randomly dispersed in a mosaic pattern.
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。 The CAC-OS can be formed by a sputtering method, for example, under the condition that the substrate is not intentionally heated. When the CAC-OS is formed by the sputtering method, one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as the film forming gas. good. Further, the lower the flow rate ratio of the oxygen gas to the total flow rate of the film-forming gas at the time of film formation is preferable, and for example, the flow rate ratio of the oxygen gas is preferably 0% or more and less than 30%, preferably 0% or more and 10% or less. ..
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。 CAC-OS is characterized by the fact that no clear peak is observed when measured using the θ / 2θ scan by the Out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, from the X-ray diffraction, it can be seen that the orientation of the measurement region in the ab plane direction and the c-axis direction is not observed.
またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。 Further, CAC-OS has an electron beam diffraction pattern obtained by irradiating an electron beam having a probe diameter of 1 nm (also referred to as a nanobeam electron beam) in a ring-shaped high-luminance region and a plurality of bright regions in the ring region. A point is observed. Therefore, from the electron diffraction pattern, it can be seen that the crystal structure of CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.
また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。 Further, for example, in CAC-OS in In-Ga-Zn oxide, a region containing GaO X3 as a main component by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX). And, it can be confirmed that the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component is unevenly distributed and has a mixed structure.
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 CAC-OS has a structure different from that of the IGZO compound in which metal elements are uniformly distributed, and has properties different from those of the IGZO compound. That is, the CAC-OS is phase-separated into a region containing GaO X3 or the like as a main component and a region containing In X2 Zn Y2 O Z2 or InO X1 as a main component, and a region containing each element as a main component. Has a mosaic-like structure.
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。 Here, the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component is a region having higher conductivity than the region in which GaO X3 or the like is the main component. That is, the conductivity as an oxide semiconductor is exhibited by the carrier flowing through the region where In X2 Zn Y2 O Z2 or InO X1 is the main component. Therefore, a high field effect mobility (μ) can be realized by distributing the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component in the oxide semiconductor in a cloud shape.
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, the region in which GaO X3 or the like is the main component is a region having higher insulating properties than the region in which In X2 Zn Y2 O Z2 or InO X1 is the main component. That is, since the region containing GaO X3 or the like as the main component is distributed in the oxide semiconductor, leakage current can be suppressed and good switching operation can be realized.
従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulation property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act in a complementary manner, so that the insulation is high. On current (Ion) and high field effect mobility (μ) can be achieved.
また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 Further, the semiconductor element using CAC-OS has high reliability. Therefore, CAC-OS is most suitable for various semiconductor devices such as displays.
例えば、酸化物半導体膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを備えるトランジスタをスイッチＳＷ１に用いることができる（図２４（Ｂ）参照）。なお、絶縁膜５０６は、酸化物半導体膜５０８および導電膜５０４の間に挟まれる領域を備える。
For example, a transistor including an
導電膜５０４は、酸化物半導体膜５０８と重なる領域を備える。導電膜５０４はゲート電極の機能を備える。絶縁膜５０６はゲート絶縁膜の機能を備える。
The
導電膜５１２Ａおよび導電膜５１２Ｂは、酸化物半導体膜５０８と電気的に接続される。導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
The
また、導電膜５２４を有するトランジスタを、ゲートドライバ、ソースドライバ、または画素回路のトランジスタに用いることができる。導電膜５２４は、導電膜５０４との間に酸化物半導体膜５０８を挟む領域を備える。なお、絶縁膜５１６は、導電膜５２４および酸化物半導体膜５０８の間に挟まれる領域を備える。また、例えば、導電膜５０４と同じ電位を供給する配線に導電膜５２４を電気的に接続する。
Further, a transistor having a
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、を積層した導電膜を導電膜５０４に用いることができる。なお、銅を含む膜は、絶縁膜５０６との間に、タンタルおよび窒素を含む膜を挟む領域を備える。
For example, a conductive film in which a film having a thickness of 10 nm containing tantalum and nitrogen and a film having a thickness of 300 nm containing copper is laminated can be used for the
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した材料を絶縁膜５０６に用いることができる。なお、シリコンおよび窒素を含む膜は、酸化物半導体膜５０８との間に、シリコン、酸素および窒素を含む膜を挟む領域を備える。
For example, a material in which a film having a thickness of 400 nm containing silicon and nitrogen and a film having a thickness of 200 nm containing silicon, oxygen and nitrogen are laminated can be used for the insulating
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、酸化物半導体膜５０８に用いることができる。
For example, a film having a thickness of 25 nm containing indium, gallium, and zinc can be used for the
例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。なお、タングステンを含む膜は、酸化物半導体膜５０８と接する領域を備える。
For example, a conductive film in which a film having a thickness of 50 nm containing tungsten, a film having a thickness of 400 nm containing aluminum, and a film having a thickness of 100 nm containing titanium are laminated in this order is formed on the
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 It should be noted that this embodiment can be appropriately combined with other embodiments shown in the present specification.
図２６（Ａ）は、図２２（Ｂ）に示す表示パネルの画素の一部を説明する下面図であり、図２６（Ｂ）は、図２６（Ａ）に示す構成の一部を省略して説明する下面図である。 26 (A) is a bottom view illustrating a part of the pixels of the display panel shown in FIG. 22 (B), and FIG. 26 (B) omits a part of the configuration shown in FIG. 26 (A). It is a bottom view to explain.
（実施の形態４）
本実施の形態では、上記実施の形態の表示ユニットにタッチセンサユニットを適用した表示装置について説明を行う。
(Embodiment 4)
In the present embodiment, a display device to which the touch sensor unit is applied to the display unit of the above-described embodiment will be described.
図２７は、タッチセンサユニット１２０と表示ユニット１１０を備えた、表示装置１００の構成を説明するブロック図である。図２８（Ａ）は、表示装置１００の上面図である。図２８（Ｂ）は、表示装置１００の入力部の一部を説明する模式図である。
FIG. 27 is a block diagram illustrating a configuration of a
タッチセンサユニット１２０は、センサアレイ１２１、ＴＳドライバ１２６およびセンス回路１２７を備える（図２７参照）。
The
センサアレイ１２１は、表示ユニット１１０の画素アレイ１１１と重なる領域を備える。センサアレイ１２１は、画素アレイ１１１と重なる領域に近接するものを検知する機能を備える。
The
センサアレイ１２１は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。
The
一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。 The group of detection elements 775 (g, 1) to detection element 775 (g, q) includes the detection element 775 (g, h) and are arranged in the row direction (direction indicated by arrow R2 in the figure).
また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設される。 Further, another group of detection elements 775 (1, h) to detection element 775 (p, h) includes the detection element 775 (g, h), and the column direction intersecting the row direction (arrow C2 in the figure). It is arranged in the direction shown).
行方向に配設される一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、制御線ＳＬ（ｇ）と電気的に接続される電極ＳＥ（ｇ）を含む（図２８（Ｂ）参照）。 A group of detection elements 775 (g, 1) to detection elements 775 (g, q) arranged in the row direction include an electrode SE (g) electrically connected to the control line SL (g) (FIG. 28 (B)).
列方向に配設される他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知信号線ＭＬ（ｈ）と電気的に接続される電極ＭＥ（ｈ）を含む（図２８（Ｂ）参照）。 Another group of detection elements 775 (1, h) to detection elements 775 (p, h) arranged in the row direction have electrodes ME (h) electrically connected to the detection signal line ML (h). Includes (see FIG. 28 (B)).
電極ＳＥ（ｇ）および電極ＭＥ（ｈ）は、透光性を備えることが好ましい。 The electrode SE (g) and the electrode ME (h) are preferably provided with translucency.
配線ＤＲＬ（ｇ）は、制御信号を供給する機能を備える。 The wiring DRL (g) has a function of supplying a control signal.
配線ＳＮＬ（ｈ）は、検知信号を供給される機能を備える。 The wiring SNL (h) has a function of supplying a detection signal.
電極ＭＥ（ｈ）は、電極ＳＥ（ｇ）との間に電界を形成するように配置される。センサアレイ１２１に、指などの物体が近接すると上記電界が遮蔽され、検知素子７７５（ｇ，ｈ）は、検知信号を供給する。
The electrode ME (h) is arranged so as to form an electric field with the electrode SE (g). When an object such as a finger comes close to the
ＴＳドライバ１２６は、配線ＤＲＬ（ｇ）と電気的に接続され、制御信号を供給する機能を備える。例えば、矩形波、のこぎり波また三角波等を制御信号に用いることができる。
The
センス回路１２７は、配線ＳＮＬ（ｈ）と電気的に接続され、配線ＳＮＬ（ｈ）の電位の変化に基づいて検知信号を供給する機能を備える。なお、検知信号は、例えば、位置情報を含む。
The
検知信号は、コントローラＩＣ１１５に供給される。コントローラＩＣ１１５は、検知信号に対応した情報をホスト１４０に供給し、画素アレイ１１１に表示される画像が更新される。
The detection signal is supplied to the
図２９および図３０は、表示装置１００の構成を説明する図である。図２９（Ａ）は、図２８（Ａ）の切断線Ｘ１－Ｘ２、切断線Ｘ３－Ｘ４、切断線Ｘ５－Ｘ６における断面図であり、図２９（Ｂ）は、図２９（Ａ）の一部の構成を説明する断面図である。
29 and 30 are diagrams illustrating the configuration of the
図３０は、図２８（Ａ）の切断線Ｘ７－Ｘ８、Ｘ９－Ｘ１０、Ｘ１１－Ｘ１２における断面図である。 FIG. 30 is a cross-sectional view taken along the cutting lines X7-X8, X9-X10, and X11-X12 of FIG. 28 (A).
表示装置１００は、機能層７２０を備える点およびトップゲート型のトランジスタを有する点が、例えば、実施の形態２の表示ユニット１１０とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分については、上記の説明を援用する。
The
機能層７２０は、例えば、基板７７０、絶縁膜５０１Ｃおよび封止材７０５に囲まれる領域を備える（図２９参照）。
The
機能層７２０は、例えば、配線ＤＲＬ（ｇ）と、配線ＳＮＬ（ｈ）と、検知素子７７５（ｇ，ｈ）と、を備える。
The
なお、配線ＤＲＬ（ｇ）および電極７５２の間、または、配線ＳＮＬ（ｈ）および電極７５２の間に、０．２μｍ以上１６μｍ以下、好ましくは１μｍ以上８μｍ以下、より好ましくは２．５μｍ以上４μｍ以下の間隔を備える。
Between the wiring DRL (g) and the
また、表示装置１００は、導電膜５１１Ｄを有する（図３０参照）。
Further, the
なお、配線ＤＲＬ（ｇ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、配線ＤＲＬ（ｇ）と導電膜５１１Ｄを電気的に接続することができる。または、配線ＳＮＬ（ｈ）および導電膜５１１Ｄの間に導電材料ＣＰ等を配設し、配線ＳＮＬ（ｈ）と導電膜５１１Ｄを、電気的に接続することができる。例えば、配線等に用いることができる材料を導電膜５１１Ｄに用いることができる。
A conductive material CP or the like can be arranged between the wiring DRL (g) and the
また、表示装置１００は、端子５１９Ｄを有する（図３０参照）。端子５１９Ｄは、導電膜５１１Ｄと電気的に接続する。
Further, the
端子５１９Ｄは、導電膜５１１Ｄと、中間膜７５４Ｄと、を備え、中間膜７５４Ｄは、導電膜５１１Ｄと接する領域を備える。
The terminal 519D includes a
例えば、配線等に用いることができる材料を端子５１９Ｄに用いることができる。具体的には、端子５１９Ｂまたは端子５１９Ｃと同じ構成を端子５１９Ｄに用いることができる。 For example, a material that can be used for wiring or the like can be used for the terminal 519D. Specifically, the same configuration as the terminal 519B or the terminal 519C can be used for the terminal 519D.
なお、例えば、導電材料ＡＣＦ２を用いて、端子５１９Ｄとフレキシブルプリント基板ＦＰＣ２を電気的に接続することができる。これにより、例えば、端子５１９Ｄを用いて制御信号を配線ＤＲＬ（ｇ）に供給することができる。または、端子５１９Ｄを用いて検知信号を、配線ＳＮＬ（ｈ）から供給されることができる。
For example, the conductive material ACF2 can be used to electrically connect the terminal 519D and the flexible printed circuit board FPC2. Thereby, for example, the control signal can be supplied to the wiring DRL (g) by using the
スイッチＳＷ１に用いることができるトランジスタ、トランジスタＭおよびトランジスタＭＤは、絶縁膜５０１Ｃと重なる領域を備える導電膜５０４と、絶縁膜５０１Ｃおよび導電膜５０４の間に挟まれる領域を備える酸化物半導体膜５０８と、を備える。なお、導電膜５０４はゲート電極の機能を備える（図２９（Ｂ）参照）。
The transistor, transistor M, and transistor MD that can be used in the switch SW1 include a
酸化物半導体膜５０８は、導電膜５０４と重ならない第１の領域５０８Ａおよび第２の領域５０８Ｂと、第１の領域５０８Ａおよび第２の領域５０８Ｂの間に導電膜５０４と重なる第３の領域５０８Ｃと、を備える。
The
トランジスタＭＤは、第３の領域５０８Ｃおよび導電膜５０４の間に絶縁膜５０６を備える。なお、絶縁膜５０６はゲート絶縁膜の機能を備える。
The transistor MD includes an insulating
第１の領域５０８Ａおよび第２の領域５０８Ｂは、第３の領域５０８Ｃに比べて抵抗率が低く、ソース領域の機能またはドレイン領域の機能を備える。
The
例えば、酸化物半導体膜に希ガスを含むガスを用いるプラズマ処理を施して、第１の領域５０８Ａおよび第２の領域５０８Ｂを酸化物半導体膜５０８に形成することができる。
For example, the oxide semiconductor film can be subjected to plasma treatment using a gas containing a rare gas to form the
また、例えば、導電膜５０４をマスクに用いることができる。これにより、第３の領域５０８Ｃの一部の形状を、導電膜５０４の端部の形状に自己整合させることができる。
Further, for example, the
トランジスタＭＤは、第１の領域５０８Ａと接する導電膜５１２Ａと、第２の領域５０８Ｂと接する導電膜５１２Ｂと、を備える。導電膜５１２Ａおよび導電膜５１２Ｂは、ソース電極またはドレイン電極の機能を備える。
The transistor MD includes a
例えば、トランジスタＭＤと同一の工程で形成することができるトランジスタを、トランジスタＭに用いることができる。 For example, a transistor that can be formed in the same process as the transistor MD can be used for the transistor M.
（実施の形態５）
本発明の一態様の入出力パネルの構成について、図３１および図３２を参照しながら説明する。
(Embodiment 5)
The configuration of the input / output panel of one aspect of the present invention will be described with reference to FIGS. 31 and 32.
図３１は、本発明の一態様の入出力パネルの構成を説明する図である。図３１は入出力パネルが備える画素の断面図である。 FIG. 31 is a diagram illustrating a configuration of an input / output panel according to an aspect of the present invention. FIG. 31 is a cross-sectional view of the pixels included in the input / output panel.
図３２は、本発明の一態様の入出力パネルの構成を説明する図である。図３２（Ａ）は図３１に示す入出力パネルの機能膜の構成を説明する断面図であり、図３２（Ｂ）は入力ユニットの構成を説明する断面図であり、図３２（Ｃ）は第２のユニットの構成を説明する断面図であり、図３２（Ｄ）は第１のユニットの構成を説明する断面図である。 FIG. 32 is a diagram illustrating a configuration of an input / output panel according to an aspect of the present invention. 32 (A) is a cross-sectional view illustrating the configuration of the functional membrane of the input / output panel shown in FIG. 31, FIG. 32 (B) is a cross-sectional view illustrating the configuration of the input unit, and FIG. 32 (C) is a sectional view illustrating the configuration of the input unit. FIG. 32 (D) is a cross-sectional view illustrating the configuration of the second unit, and FIG. 32 (D) is a cross-sectional view illustrating the configuration of the first unit.
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。 In the present specification, a variable having an integer of 1 or more as a value may be used as a code. For example, (p) containing a variable p having a value of one or more integers may be used as a part of a code for specifying any of the maximum p components. Further, for example, a variable m having a value of one or more integers and a variable (m, n) including the variable n may be used as a part of a code for specifying any of a maximum of m × n components.
本構成例で説明する入出力パネル７００ＴＰ３は、画素７０２（ｉ，ｊ）を有する（図３１参照）。また、入出力パネル７００ＴＰ３は、第１のユニット３１０と、第２のユニット３２０と、入力ユニット３３０と、機能膜７７０Ｐと、を有する（図３２参照）。第１のユニット３１０は機能層５２０を含み、第２のユニット３２０は機能層７２０を含む。
The input / output panel 700TP3 described in this configuration example has pixels 702 (i, j) (see FIG. 31). Further, the input / output panel 700TP3 has a
《画素７０２（ｉ，ｊ）》
画素７０２（ｉ，ｊ）は、機能層５２０の一部と、第１の表示素子７５０（ｉ，ｊ）と、第２の表示素子５５０（ｉ，ｊ）と、を有する（図３１参照）。
<< Pixel 702 (i, j) >>
The pixel 702 (i, j) has a part of the
機能層５２０は、第１の導電膜、第２の導電膜、絶縁膜５０１Ｃおよび画素回路５３０（ｉ，ｊ）を含む。なお、図示しない画素回路５３０（ｉ，ｊ）は、例えば、トランジスタＭを含む。また、機能層５２０は、光学素子５６０、被覆膜５６５およびレンズ５８０を含んでいてもよい。また、機能層５２０は、絶縁膜５２８および絶縁膜５２１を備えていてもよい。絶縁膜５２１Ａおよび絶縁膜５２１Ｂを積層した材料を、絶縁膜５２１に用いることができる。
The
例えば、屈折率１．５５近傍の材料を絶縁膜５２１Ａまたは絶縁膜５２１Ｂに用いることができる。または、屈折率１．６近傍の材料を絶縁膜５２１Ａまたは絶縁膜５２１Ｂに用いることができる。または、アクリル樹脂またはポリイミドを絶縁膜５２１Ａまたは絶縁膜５２１Ｂに用いることができる。
For example, a material having a refractive index of around 1.55 can be used for the insulating
絶縁膜５０１Ｃは、第１の導電膜および第２の導電膜の間に挟まれる領域を備え、絶縁膜５０１Ｃは開口部５９１Ａを備える。
The insulating
第１の導電膜は、第１の表示素子７５０（ｉ，ｊ）と電気的に接続される。具体的には、第１の表示素子７５０（ｉ，ｊ）の電極７５１（ｉ，ｊ）と電気的に接続される。なお、電極７５１（ｉ，ｊ）を、第１の導電膜に用いることができる。 The first conductive film is electrically connected to the first display element 750 (i, j). Specifically, it is electrically connected to the electrode 751 (i, j) of the first display element 750 (i, j). The electrode 751 (i, j) can be used as the first conductive film.
第２の導電膜は、第１の導電膜と重なる領域を備える。第２の導電膜は、開口部５９１Ａにおいて、第１の導電膜と電気的に接続される。例えば、導電膜５１２Ｂを第２の導電膜に用いることができる。第２の導電膜は、画素回路５３０（ｉ，ｊ）と電気的に接続される。例えば、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いるトランジスタのソース電極またはドレイン電極として機能する導電膜を第２の導電膜に用いることができる。ところで、絶縁膜５０１Ｃに設けられた開口部５９１Ａにおいて第２の導電膜と電気的に接続される第１の導電膜を、貫通電極ということができる。
The second conductive film includes a region that overlaps with the first conductive film. The second conductive film is electrically connected to the first conductive film at the
第２の表示素子５５０（ｉ，ｊ）は、画素回路５３０（ｉ，ｊ）と電気的に接続される。第２の表示素子５５０（ｉ，ｊ）は、機能層５２０に向けて光を射出する機能を備える。また、第２の表示素子５５０（ｉ，ｊ）は、例えば、レンズ５８０または光学素子５６０に向けて光を射出する機能を備える。
The second display element 550 (i, j) is electrically connected to the pixel circuit 530 (i, j). The second display element 550 (i, j) has a function of emitting light toward the
第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部において第２の表示素子５５０（ｉ，ｊ）を用いた表示を視認できるように、上記第２の表示素子５５０（ｉ，ｊ）が配設される。例えば、第２の表示素子５５０（ｉ，ｊ）が射出する光を遮らない領域７５１Ｈを備える形状を第１の表示素子７５０（ｉ，ｊ）の電極７５１（ｉ，ｊ）に用いる。なお、外光を反射する強度を制御して画像情報を表示する第１の表示素子７５０（ｉ，ｊ）に外光が入射し反射する方向を、破線の矢印を用いて図中に示す。また、第１の表示素子７５０（ｉ，ｊ）を用いた表示を視認できる範囲の一部に第２の表示素子５５０（ｉ，ｊ）が光を射出する方向を、実線の矢印を用いて図中に示す。
The second display element is so that the display using the second display element 550 (i, j) can be visually recognized in a part of the range in which the display using the first display element 750 (i, j) can be visually recognized. 550 (i, j) is arranged. For example, a shape including a
これにより、第１の表示素子を用いた表示を視認することができる領域の一部において、第２の表示素子を用いた表示を視認することができる。または、入出力パネルの姿勢等を変えることなく使用者は表示を視認することができる。または、第１の表示素子が反射する光が表現する物体色と、第２の表示素子が射出する光が表現する光源色とを掛け合わせることができる。または、物体色および光源色を用いて絵画的な表示をすることができる。その結果、利便性または信頼性に優れた新規な入出力パネルを提供することができる。 As a result, the display using the second display element can be visually recognized in a part of the region where the display using the first display element can be visually recognized. Alternatively, the user can visually recognize the display without changing the posture of the input / output panel. Alternatively, the object color expressed by the light reflected by the first display element can be multiplied by the light source color expressed by the light emitted by the second display element. Alternatively, a pictorial display can be made using the object color and the light source color. As a result, it is possible to provide a new input / output panel having excellent convenience or reliability.
例えば、第１の表示素子７５０（ｉ，ｊ）は、電極７５１（ｉ，ｊ）と、電極７５２と、液晶材料を含む層７５３と、を備える。また、配向膜ＡＦ１と、配向膜ＡＦ２とを備える。具体的には、反射型の液晶素子を第１の表示素子７５０（ｉ，ｊ）に用いることができる。
For example, the first display element 750 (i, j) includes an electrode 751 (i, j), an
例えば、屈折率２．０近傍の透明導電膜を電極７５２または電極７５１（ｉ，ｊ）に用いることができる。具体的には、インジウムとスズとシリコンを含む酸化物を電極７５２または電極７５１（ｉ，ｊ）に用いることができる。または、屈折率１．６近傍の材料を配向膜に用いることができる。
For example, a transparent conductive film having a refractive index of around 2.0 can be used for the
例えば、第２の表示素子５５０（ｉ，ｊ）は、電極５５１（ｉ，ｊ）と、電極５５２と、発光性の材料を含む層５５３（ｊ）と、を備える。電極５５２は、電極５５１（ｉ，ｊ）と重なる領域を備える。発光性の材料を含む層５５３（ｊ）は、電極５５１（ｉ，ｊ）および電極５５２の間に挟まれる領域を備える。電極５５１（ｉ，ｊ）は、接続部５２２において、画素回路５３０（ｉ，ｊ）と電気的に接続される。具体的には、有機ＥＬ素子を第２の表示素子５５０（ｉ，ｊ）に用いることができる。
For example, the second display element 550 (i, j) includes an electrode 551 (i, j), an
例えば、屈折率２．０近傍の透明導電膜を電極５５１（ｉ，ｊ）に用いることができる。具体的には、インジウムとスズとシリコンを含む酸化物を電極５５１（ｉ，ｊ）に用いることができる。または、屈折率１．８近傍の材料を発光性の材料を含む層５５３（ｊ）に用いることができる。 For example, a transparent conductive film having a refractive index of around 2.0 can be used for the electrode 551 (i, j). Specifically, an oxide containing indium, tin, and silicon can be used for the electrode 551 (i, j). Alternatively, a material having a refractive index of around 1.8 can be used for the layer 553 (j) containing the luminescent material.
光学素子５６０は透光性を備え、光学素子５６０は第１の領域、第２の領域および第３の領域を備える。
The
第１の領域は第２の表示素子５５０（ｉ，ｊ）から可視光を供給される領域を含み、第２の領域は被覆膜５６５と接する領域を含み、第３の領域は可視光の一部を射出する機能を備える。また、第３の領域は第１の領域の可視光を供給される領域の面積以下の面積を備える。
The first region includes a region to which visible light is supplied from the second display element 550 (i, j), the second region includes a region in contact with the
被覆膜５６５は可視光に対する反射性を備え、被覆膜５６５は可視光の一部を反射して、第３の領域に供給する機能を備える。
The
例えば、金属を被覆膜５６５に用いることができる。具体的には、銀を含む材料を被覆膜５６５に用いることができる。例えば、銀およびパラジウム等を含む材料または銀および銅等を含む材料を被覆膜５６５に用いることができる。
For example, a metal can be used for the
《レンズ５８０》
可視光を透過する材料をレンズ５８０に用いることができる。または、１．３以上２．５以下の屈折率を備える材料をレンズ５８０に用いることができる。例えば、無機材料または有機材料をレンズ５８０に用いることができる。
A material that transmits visible light can be used for the
例えば、酸化物または硫化物を含む材料をレンズ５８０に用いることができる。
For example, a material containing oxides or sulfides can be used for the
具体的には、酸化セリウム、酸化ハフニウム、酸化ランタン、酸化マグネシウム、酸化ニオブ、酸化タンタル、酸化チタン、酸化イットリウム、酸化亜鉛、インジウムとスズを含む酸化物またはインジウムとガリウムと亜鉛を含む酸化物などを、レンズ５８０に用いることができる。または、硫化亜鉛などを、レンズ５８０に用いることができる。
Specifically, cerium oxide, hafnium oxide, lanthanum oxide, magnesium oxide, niobium oxide, tantalum oxide, titanium oxide, yttrium oxide, zinc oxide, oxides containing indium and tin, or oxides containing indium, gallium and zinc, etc. Can be used for the
例えば、樹脂を含む材料をレンズ５８０に用いることができる。具体的には、塩素、臭素またはヨウ素が導入された樹脂、重金属原子が導入された樹脂、芳香環が導入された樹脂、硫黄が導入された樹脂などをレンズ５８０に用いることができる。または、樹脂と樹脂より屈折率の高い材料のナノ粒子を含む樹脂をレンズ５８０に用いることができる。酸化チタンまたは酸化ジルコニウムなどをナノ粒子に用いることができる。
For example, a material containing resin can be used for the
《機能層７２０》
機能層７２０は、基板７７０および絶縁膜５０１Ｃの間に挟まれる領域を備える。機能層７２０は、絶縁膜７７１と、着色膜ＣＦ１と、を有する。
<<
The
着色膜ＣＦ１は、基板７７０および第１の表示素子７５０（ｉ，ｊ）の間に挟まれる領域を備える。
The colored film CF1 includes a region sandwiched between the
絶縁膜７７１は、着色膜ＣＦ１と液晶材料を含む層７５３の間に挟まれる領域を備える。これにより、着色膜ＣＦ１の厚さに基づく凹凸を平坦にすることができる。または、着色膜ＣＦ１等から液晶材料を含む層７５３への不純物の拡散を、抑制することができる。
The insulating
例えば、屈折率１．５５近傍のアクリル樹脂を、絶縁膜７７１に用いることができる。
For example, an acrylic resin having a refractive index of around 1.55 can be used for the insulating
《基板５７０、基板７７０》
また、本実施の形態で説明する入出力パネルは、基板５７０と、基板７７０と、を有する。
<<
Further, the input / output panel described in this embodiment includes a
基板７７０は、基板５７０と重なる領域を備える。基板７７０は、基板５７０との間に機能層５２０を挟む領域を備える。
The
基板７７０は、第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。例えば、複屈折が抑制された材料を当該領域に用いることができる。
The
例えば、屈折率１．５近傍の樹脂材料を基板７７０に用いることができる。
For example, a resin material having a refractive index of around 1.5 can be used for the
《接合層５０５》
また、本実施の形態で説明する入出力パネルは、接合層５０５を有する。
<<
Further, the input / output panel described in this embodiment has a
接合層５０５は、機能層５２０および基板５７０の間に挟まれる領域を備え、機能層５２０および基板５７０を貼り合せる機能を備える。
The
《構造体ＫＢ１、構造体ＫＢ２》
また、本実施の形態で説明する入出力パネルは、構造体ＫＢ１と、構造体ＫＢ２とを有する。
<< Structure KB1, Structure KB2 >>
Further, the input / output panel described in the present embodiment has a structure KB1 and a structure KB2.
構造体ＫＢ１は、機能層５２０および基板７７０の間に所定の間隙を設ける機能を備える。構造体ＫＢ１は領域７５１Ｈと重なる領域を備え、構造体ＫＢ１は透光性を備える。これにより、第２の表示素子５５０（ｉ，ｊ）によって射出される光を一方の面に供給され、他方の面から射出することができる。
The structure KB1 has a function of providing a predetermined gap between the
また、構造体ＫＢ１は光学素子５６０と重なる領域を備え、例えば、光学素子５６０に用いる材料の屈折率との差が０．２以下になるように選択された材料を構造体ＫＢ１に用いる。これにより、第２の表示素子５５０（ｉ，ｊ）が射出する光を効率よく利用することができる。または、第２の表示素子５５０（ｉ，ｊ）の面積を広くすることができる。または、有機ＥＬ素子に流す電流の密度を下げることができる。
Further, the structure KB1 has a region overlapping with the
構造体ＫＢ２は、偏光層７７０ＰＢの厚さを所定の厚さに制御する機能を備える。構造体ＫＢ２は第２の表示素子５５０（ｉ，ｊ）と重なる領域を備え、構造体ＫＢ２は透光性を備える。 The structure KB2 has a function of controlling the thickness of the polarizing layer 770PB to a predetermined thickness. The structure KB2 has a region overlapping with the second display element 550 (i, j), and the structure KB2 has translucency.
または、所定の色の光を透過する材料を構造体ＫＢ１または構造体ＫＢ２に用いることができる。これにより、構造体ＫＢ１または構造体ＫＢ２を例えばカラーフィルターに用いることができる。例えば、青色、緑色または赤色の光を透過する材料を構造体ＫＢ１または構造体ＫＢ２に用いることができる。また、黄色の光または白色の光等を透過する材料を構造体ＫＢ１または構造体ＫＢ２に用いることができる。 Alternatively, a material that transmits light of a predetermined color can be used for the structure KB1 or the structure KB2. Thereby, the structure KB1 or the structure KB2 can be used, for example, as a color filter. For example, a material that transmits blue, green, or red light can be used for structure KB1 or structure KB2. Further, a material that transmits yellow light, white light, or the like can be used for the structure KB1 or the structure KB2.
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の複合材料などを構造体ＫＢ１または構造体ＫＢ２に用いることができる。また、感光性を有する材料を用いて形成してもよい。 Specifically, polyester, polyolefin, polyamide, polyimide, polycarbonate, polysiloxane, acrylic resin, or a composite material of a plurality of resins selected from these can be used for the structure KB1 or the structure KB2. Further, it may be formed by using a material having photosensitivity.
例えば、屈折率１．５近傍のアクリル樹脂を構造体ＫＢ１に用いることができる。また、屈折率１．５５近傍のアクリル樹脂を構造体ＫＢ２に用いることができる。 For example, an acrylic resin having a refractive index of around 1.5 can be used for the structure KB1. Further, an acrylic resin having a refractive index of around 1.55 can be used for the structure KB2.
《入力ユニット３３０》
入力ユニット３３０は検知素子を備える。検知素子は、画素７０２（ｉ，ｊ）と重なる領域に近接するものを検知する機能を備える。これにより、表示部に近接させる指などをポインタに用いて、位置情報を入力することができる。
<<
The
例えば、静電容量型の近接センサ、電磁誘導型の近接センサ、光学方式の近接センサ、抵抗膜方式の近接センサまたは表面弾性波方式の近接センサなどを、入力ユニット３３０に用いることができる。具体的には、表面型静電容量方式、投影型静電容量方式または赤外線検知型の近接センサを用いることができる。
For example, a capacitance type proximity sensor, an electromagnetic induction type proximity sensor, an optical type proximity sensor, a resistance film type proximity sensor, a surface acoustic wave type proximity sensor, or the like can be used for the
例えば、静電容量方式の近接センサを備える屈折率１．６近傍のタッチセンサを入力ユニット３３０に用いることができる。
For example, a touch sensor having a refractive index near 1.6 equipped with a capacitance type proximity sensor can be used for the
《機能膜７７０Ｄ、機能膜７７０Ｐ》
また、本実施の形態で説明する入出力パネル７００ＴＰ３は、機能膜７７０Ｄと、機能膜７７０Ｐと、を有する。
<<
Further, the input / output panel 700TP3 described in the present embodiment has a
機能膜７７０Ｄは第１の表示素子７５０（ｉ，ｊ）と重なる領域を備える。機能膜７７０Ｄは機能層５２０との間に第１の表示素子７５０（ｉ，ｊ）を挟む領域を備える。
The
例えば、光拡散フィルムを機能膜７７０Ｄに用いることができる。具体的には、基板の表面と交差する方向に沿った軸を備える柱状構造を有する材料を、機能膜７７０Ｄに用いることができる。これにより、光を軸に沿った方向に透過し易く、他の方向に散乱し易くすることができる。または、例えば、第１の表示素子７５０（ｉ，ｊ）が反射する光を拡散することができる。
For example, a light diffusing film can be used for the
機能膜７７０Ｐは、偏光層７７０ＰＢ、位相差フィルム７７０ＰＡおよび構造体ＫＢ２を備える。偏光層７７０ＰＢは開口部を備え、位相差フィルム７７０ＰＡは偏光層７７０ＰＢと重なる領域を備える。なお、構造体ＫＢ２は開口部に設けられる。
The
例えば、二色性色素、液晶材料および樹脂を偏光層７７０ＰＢに用いることができる。偏光層７７０ＰＢは、偏光性を備える。これにより、機能膜７７０Ｐを偏光板に用いることができる。
For example, a dichroic dye, a liquid crystal material and a resin can be used for the polarizing layer 770PB. The polarizing layer 770PB has a polarization property. Thereby, the
偏光層７７０ＰＢは第１の表示素子７５０（ｉ，ｊ）と重なる領域を備え、構造体ＫＢ２は第２の表示素子５５０（ｉ，ｊ）と重なる領域を備える。これにより、液晶素子を第１の表示素子に用いることができる。例えば、反射型の液晶素子を第１の表示素子に用いることができる。または、第２の表示素子が射出する光を効率よく取り出すことができる。または、有機ＥＬ素子に流す電流の密度を下げることができる。または、有機ＥＬ素子の信頼性を高めることができる。 The polarizing layer 770PB has a region overlapping with the first display element 750 (i, j), and the structure KB2 has a region overlapping with the second display element 550 (i, j). As a result, the liquid crystal element can be used as the first display element. For example, a reflective liquid crystal element can be used as the first display element. Alternatively, the light emitted by the second display element can be efficiently extracted. Alternatively, the density of the current flowing through the organic EL element can be reduced. Alternatively, the reliability of the organic EL element can be improved.
例えば、反射防止フィルム、偏光フィルムまたは位相差フィルムを機能膜７７０Ｐに用いることができる。具体的には、２色性色素を含む膜および位相差フィルムを機能膜７７０Ｐに用いることができる。
For example, an antireflection film, a polarizing film or a retardation film can be used for the
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
Further, an antistatic film that suppresses the adhesion of dust, a water-repellent film that makes it difficult for dirt to adhere, a hard coat film that suppresses the generation of scratches due to use, and the like can be used for the
例えば、屈折率１．６近傍の材料を光拡散フィルムに用いることができる。また、屈折率１．６近傍の材料を位相差フィルム７７０ＰＡに用いることができる。 For example, a material having a refractive index of around 1.6 can be used for the light diffusion film. Further, a material having a refractive index of around 1.6 can be used for the retardation film 770PA.
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 It should be noted that this embodiment can be appropriately combined with other embodiments shown in the present specification.
（実施の形態６）
本実施の形態では、本発明の一態様の表示装置を有する表示モジュールおよび電子機器について、図３３乃至図３４を用いて説明を行う。
(Embodiment 6)
In the present embodiment, the display module and the electronic device having the display device of one aspect of the present invention will be described with reference to FIGS. 33 to 34.
図３３（Ａ）に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００５に接続された表示パネル８００６、フレーム８００９、プリント基板８０１０、及びバッテリ８０１１を有する。
The
例えば、本発明の一態様を用いて作製された表示装置を、表示パネル８００６に用いることができる。これにより、表示品位が良好で、且つ低消費電力化が図られた表示モジュールとすることができる。
For example, a display device manufactured using one aspect of the present invention can be used for the
上部カバー８００１及び下部カバー８００２は、表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
The shape and dimensions of the
また、表示パネル８００６に重ねてタッチパネルを設けてもよい。タッチパネルとしては、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、タッチパネルを設けず、表示パネル８００６に、タッチパネル機能を持たせるようにすることも可能である。例えば、表示パネル９０６の各画素内あるいは筐体内に光センサを設け、光学式のタッチパネルとすることも可能である。
Further, a touch panel may be provided on the
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
In addition to the protective function of the
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号生成回路等の回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
The printed
また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
Further, the
図３３（Ｂ）は、光学式のタッチパネルを備える表示モジュール８０００の断面概略図である。
FIG. 33B is a schematic cross-sectional view of the
表示モジュール８０００は、プリント基板８０１０に設けられた発光部８０１５及び受光部８０１６を有する。また、上部カバー８００１と下部カバー８００２により囲まれた領域に一対の導光部（導光部８０１７ａ、導光部８０１７ｂ）を有する。
The
表示パネル８００６は、フレーム８００９を間に介してプリント基板８０１０やバッテリ８０１１と重ねて設けられている。表示パネル８００６とフレーム８００９は、導光部８０１７ａ、導光部８０１７ｂに固定されている。
The
発光部８０１５から発せられた光８０１８は、導光部８０１７ａにより表示パネル８００６の上部を経由し、導光部８０１７ｂを通って受光部８０１６に達する。例えば指やスタイラスなどの被検知体により、光８０１８が遮られることにより、タッチ操作を検出することができる。
The light 8018 emitted from the
発光部８０１５は、例えば表示パネル８００６の隣接する２辺に沿って複数設けられる。受光部８０１６は、発光部８０１５を挟んで対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。
A plurality of light emitting
発光部８０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部８０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。
As the
受光部８０１６は、発光部８０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。
As the
導光部８０１７ａ、導光部８０１７ｂとしては、少なくとも光８０１８を透過する部材を用いることができる。導光部８０１７ａ及び導光部８０１７ｂを用いることで、発光部８０１５と受光部８０１６とを表示パネル８００６の下側に配置することができ、外光が受光部８０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。
As the
図３４（Ａ）乃至図３４（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することができる。
34 (A) to 34 (G) are views showing electronic devices. These electronic devices include a
図３４（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、赤外線ポート５０１０、等を有することができる。図３４（Ｂ）は記録媒体を備えた携帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３４（Ｃ）はゴーグル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、イヤホン５０１３、等を有することができる。図３４（Ｄ）は携帯型遊技機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図３４（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図３４（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１、等を有することができる。図３４（Ｇ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる。
FIG. 34 (A) is a mobile computer, which may have a
図３４（Ａ）乃至図３４（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図３４（Ａ）乃至図３４（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。 The electronic devices shown in FIGS. 34 (A) to 34 (G) can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, etc., and a function to control processing by various software (programs). , Wireless communication function, function to connect to various computer networks using wireless communication function, function to transmit or receive various data using wireless communication function, read out program or data recorded on recording medium It can have a function of displaying on a display unit, and the like. Further, in an electronic device having a plurality of display units, a function of mainly displaying image information on one display unit and mainly displaying character information on another display unit, or consideration of parallax on a plurality of display units. It is possible to have a function of displaying a three-dimensional image by displaying the image. Further, in an electronic device having an image receiving unit, a function of shooting a still image, a function of shooting a moving image, a function of automatically or manually correcting the shot image, and a function of recording the shot image as a recording medium (external or built in the camera). It can have a function of saving, a function of displaying a captured image on a display unit, and the like. The functions that the electronic devices shown in FIGS. 34 (A) to 34 (G) can have are not limited to these, and can have various functions.
図３４（Ｈ）は、スマートウオッチであり、筐体７３０２、表示パネル７３０４、操作ボタン７３１１、７３１２、接続端子７３１３、バンド７３２１、留め金７３２２、等を有する。
FIG. 34 (H) is a smart watch, which has a
ベゼル部分を兼ねる筐体７３０２に搭載された表示パネル７３０４は、非矩形状の表示領域を有している。なお、表示パネル７３０４としては、矩形状の表示領域としてもよい。表示パネル７３０４は、時刻を表すアイコン７３０５、その他のアイコン７３０６等を表示することができる。
The
なお、図３４（Ｈ）に示すスマートウオッチは、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウエア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。 The smart watch shown in FIG. 34 (H) can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, etc., and a function to control processing by various software (programs). , Wireless communication function, function to connect to various computer networks using wireless communication function, function to transmit or receive various data using wireless communication function, read out program or data recorded on recording medium It can have a function of displaying on a display unit, and the like.
また、筐体７３０２の内部に、スピーカ、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン等を有することができる。なお、スマートウオッチは、発光素子をその表示パネル７３０４に用いることにより作製することができる。
Further, inside the
ＡＣＦ１ 導電材料
ＡＣＦ２ 導電材料
ＡＦ１ 配向膜
ＡＦ２ 配向膜
Ｃ１ 矢印
Ｃ２ 矢印
Ｃ４ 容量素子
Ｃ６ 容量素子
Ｃ１１ 容量素子
Ｃ１２ 容量素子
ＣＦ１ 着色膜
ＣＦ２ 着色膜
ＣＳ１ 容量素子
Ｆ１ フレーム期間
Ｆ２ フレーム期間
Ｆ３ フレーム期間
Ｇ１ 走査線
Ｇ２ 走査線
ＫＢ１ 構造体
ＫＢ２ 構造体
ＬＯＡＤ１ 信号
ＬＯＡＤ２ 信号
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ４ トランジスタ
Ｍ５ トランジスタ
ＭＷ１ トランジスタ
Ｐ１ 期間
Ｐ２ 期間
Ｒ１ 矢印
Ｒ２ 矢印
Ｓ１ 信号線
Ｓ２ 信号線
ＳＡＶＥ２ 信号
ＳＤ１ ソースドライバ
ＳＤ２ ソースドライバ
ＳＷ１ スイッチ
ＳＷ２ スイッチ
Ｔ１ トランジスタ
Ｔ２ トランジスタ
Ｔ６ トランジスタ
ＶＣＯＭ１ 配線
ＶＣＯＭ２ 配線
Ｘ１－Ｘ２ 切断線
Ｘ３－Ｘ４ 切断線
Ｘ５－Ｘ６ 切断線
Ｘ７－Ｘ８ 切断線
Ｘ９－Ｘ１０ 切断線
１０ 画素
１０ａ 反射素子
１０ｂ 発光素子
１１ 画素回路
１１Ａ 画素回路
１１Ｂ 画素回路
１１Ｃ 画素回路
１２ 画素回路
１３ 開口
１４ 反射光
１５ 光
１７ 保持回路
１８ セレクタ
１９ フリップフロップ回路
２０ インバータ
２５ インバータ
２７ アナログスイッチ
２８ アナログスイッチ
３１ インバータ
３３ インバータ
３４ クロックドインバータ
３５ アナログスイッチ
３６ バッファ
９９ 表示装置
１００ 表示装置
１１０ 表示ユニット
１１１ 画素アレイ
１１３ ゲートドライバ
１１４ ゲートドライバ
１１５ コントローラＩＣ
１１７ コントローラＩＣ
１２０ タッチセンサユニット
１２１ センサアレイ
１２５ 周辺回路
１２６ ＴＳドライバ
１２７ センス回路
１４０ ホスト
１４３ 光センサ
１４４ 開閉センサ
１４５ 外光
１５０ インターフェース
１５１ フレームメモリ
１５２ デコーダ
１５３ センサコントローラ
１５４ コントローラ
１５５ クロック生成回路
１６０ 画像処理部
１６１ ガンマ補正回路
１６２ 調光回路
１６３ 調色回路
１６４ ＥＬ補正回路
１７０ メモリ
１７３ タイミングコントローラ
１７５ レジスタ
１７５Ａ スキャンチェーンレジスタ部
１７５Ｂ レジスタ部
１８０ ソースドライバ
１８１ ソースドライバ
１８２ ソースドライバ
１８４ タッチセンサコントローラ
１８６ ソースドライバＩＣ
１９０ 領域
１９１ 領域
２０２ 制御部
２０３ セルアレイ
２０４ センスアンプ回路
２０５ ドライバ
２０６ メインアンプ
２０７ 入出力回路
２０８ 周辺回路
２０９ メモリセル
２３０ レジスタ
２３１ レジスタ
３１０ ユニット
３２０ ユニット
３３０ 入力ユニット
５０１Ａ 絶縁膜
５０１Ｃ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 酸化物半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１１Ｂ 導電膜
５１１Ｃ 導電膜
５１１Ｄ 導電膜
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１８ 絶縁膜
５１９Ｂ 端子
５１９Ｃ 端子
５１９Ｄ 端子
５２１ 絶縁膜
５２４ 導電膜
５２８ 絶縁膜
５５１ 電極
５５２ 電極
５５３ 層
５６０ 光学素子
５６５ 被覆膜
５７０ 基板
５８０ レンズ
７０２ 画素
７０５ 封止材
７２０ 機能層
７５１ 電極
７５１Ｅ 領域
７５１Ｈ 開口部
７５２ 電極
７５３ 層
７５４Ａ 中間膜
７５４Ｂ 中間膜
７５４Ｃ 中間膜
７５４Ｄ 中間膜
７７０ 基板
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７１ 絶縁膜
７７５ 検知素子
９０６ 表示パネル
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
７３０２ 筐体
７３０４ 表示パネル
７３０５ アイコン
７３０６ アイコン
７３１１ 操作ボタン
７３１２ 操作ボタン
７３１３ 接続端子
７３２１ バンド
７３２２ 留め金
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００５ ＦＰＣ
８００６ 表示パネル
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
８０１５ 発光部
８０１６ 受光部
８０１７ａ 導光部
８０１７ｂ 導光部
８０１８ 光
ACF1 Conductive material ACF2 Conductive material AF1 Alignment film AF2 Alignment film C1 Arrow C2 Arrow C4 Capacitive element C6 Capacitive element C11 Capacitive element C12 Capacitive element CF1 Colored film CF2 Colored film CS1 Capacitive element F1 Frame period F2 Frame period F3 Frame period G1 Scanning line G2 Scan line KB1 Structure KB2 Structure LOAD1 Signal LOAD2 Signal M1 Transistor M2 Transistor M3 Transistor M4 Transistor M5 Transistor MW1 Transistor P1 Period P2 Period R1 Arrow R2 Arrow S1 Signal line S2 Signal line SAVE2 Signal SD1 Source driver SD2 Source driver SW1 Switch SW2 T1 transistor T2 transistor T6 transistor VCOM1 wiring VCOM2 wiring X1-X2 cutting line X3-X4 cutting line X5-X6 cutting line X7-X8 cutting line X9-
117 controller IC
120
190
8006
Claims (5)
前記光センサに電気的に接続され、前記検知信号に応じて表示モードを切り替える機能を有するコントローラＩＣと、
前記コントローラＩＣと電気的に接続された画素アレイと、を有し、
前記画素アレイは、反射型素子、発光型素子、前記反射型素子を駆動する機能を有する第１の画素回路、及び前記発光型素子を駆動する機能を有する第２の画素回路を有する画素を有し、
前記第１の画素回路に書き込んだ第１の画像データを更新して前記反射型素子の透過率を更新する第１の期間において、前記第１の期間より短い第２の期間だけ前記第２の画素回路に第２の画像データを書き込んで前記発光型素子を発光させ、
前記第２の画像データは、前記発光型素子の発光時間に応じた輝度の時間積分値を有し、
前記時間積分値は、前記第１の画像データを前記第１の画素回路に書き込むことで前記反射型素子の透過率が変化し、当該変化の遅れに応じた輝度の時間積分値に等しい、表示装置。 An optical sensor that detects the intensity of external light and generates a detection signal,
A controller IC that is electrically connected to the optical sensor and has a function of switching a display mode according to the detection signal.
It has a pixel array electrically connected to the controller IC, and has.
The pixel array has a pixel having a reflective element, a light emitting element, a first pixel circuit having a function of driving the reflective element, and a second pixel circuit having a function of driving the light emitting element. death,
In the first period in which the first image data written in the first pixel circuit is updated to update the transmittance of the reflective element, the second period is shorter than the first period. The second image data is written in the pixel circuit to cause the light emitting element to emit light.
The second image data has a time integral value of luminance according to the light emission time of the light emitting type element.
The time integral value is displayed, in which the transmittance of the reflective element changes by writing the first image data to the first pixel circuit, and is equal to the time integral value of the brightness according to the delay of the change. Device.
前記光センサに電気的に接続され、前記検知信号に応じて表示モードを切り替える機能を有するコントローラＩＣと、A controller IC that is electrically connected to the optical sensor and has a function of switching the display mode according to the detection signal.
前記コントローラＩＣと電気的に接続された画素アレイと、を有し、It has a pixel array electrically connected to the controller IC, and has.
前記画素アレイは、反射型素子、発光型素子、前記反射型素子を駆動する機能を有する第１の画素回路、及び前記発光型素子を駆動する機能を有する第２の画素回路を有する画素を有し、The pixel array has a pixel having a reflective element, a light emitting element, a first pixel circuit having a function of driving the reflective element, and a second pixel circuit having a function of driving the light emitting element. death,
前記表示モードは、反射表示を行う第１のモードと、反射表示及び発光表示を行う第２のモードと、発光表示を行う第３のモードと、を有し、The display mode has a first mode for performing reflection display, a second mode for performing reflection display and light emission display, and a third mode for performing light emission display.
前記第２のモードにおいて、前記第１の画素回路に書き込んだ第１の画像データを更新して前記反射型素子の透過率を更新する第１の期間内に、前記第２の画素回路に第２の画像データを書き込んで前記発光型素子を発光させる第２の期間があり、In the second mode, within the first period in which the first image data written in the first pixel circuit is updated to update the transmittance of the reflective element, the second pixel circuit is seconded. There is a second period in which the image data of 2 is written and the light emitting element is made to emit light.
前記第２の画像データは、前記発光型素子の発光時間に応じた輝度の時間積分値を有し、The second image data has a time integral value of luminance according to the light emission time of the light emitting type element.
前記時間積分値は、前記第１の画像データを前記第１の画素回路に書き込むことで前記反射型素子の透過率が変化し、当該変化の遅れに応じた輝度の時間積分値に等しい、表示装置。The time integral value is displayed, in which the transmittance of the reflective element changes by writing the first image data to the first pixel circuit, and is equal to the time integral value of the brightness according to the delay of the change. Device.
前記反射型素子は、反射電極を有する液晶素子である、表示装置。 In claim 1 or 2,
The reflective element is a display device which is a liquid crystal element having a reflective electrode.
前記第１の画像データの更新は、１フレーム期間毎に行い、更新される前記第１の画像データは１フレーム期間毎に極性を反転させて出力される信号である、表示装置。 In any one of claims 1 to 3,
A display device in which the first image data is updated every one frame period, and the updated first image data is a signal output with the polarity reversed every one frame period.
操作ボタンと、を有する電子機器。 The display device according to any one of claims 1 to 4.
An electronic device that has an operation button and.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016173287 | 2016-09-06 | ||
| JP2016173287 | 2016-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018041073A JP2018041073A (en) | 2018-03-15 |
| JP7010628B2 true JP7010628B2 (en) | 2022-01-26 |
Family
ID=61626000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017162288A Active JP7010628B2 (en) | 2016-09-06 | 2017-08-25 | Display devices and electronic devices |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7010628B2 (en) |
| TW (1) | TWI732799B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2019220265A1 (en) * | 2018-05-17 | 2021-07-08 | 株式会社半導体エネルギー研究所 | Display panel, display device, input / output device, information processing device |
| US10937362B1 (en) * | 2019-09-23 | 2021-03-02 | Au Optronics Corporation | Electronic apparatus and operating method thereof |
| CN114694580B (en) * | 2022-03-31 | 2023-07-04 | 武汉天马微电子有限公司 | Display panel, driving method thereof and display device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006146017A (en) | 2004-11-24 | 2006-06-08 | Mitsubishi Electric Corp | Display device |
| JP2007232882A (en) | 2006-02-28 | 2007-09-13 | Casio Comput Co Ltd | Display device and electronic apparatus |
| JP2016038586A (en) | 2014-08-08 | 2016-03-22 | 株式会社半導体エネルギー研究所 | Display panel, data processing device, and program |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3240125B2 (en) * | 1998-08-24 | 2001-12-17 | 松下電器産業株式会社 | Reflective liquid crystal display |
| KR100491144B1 (en) * | 2001-12-26 | 2005-05-24 | 삼성에스디아이 주식회사 | Flat Panel Display Device and Fabrication Method thereof |
| JP4017499B2 (en) * | 2002-11-06 | 2007-12-05 | シャープ株式会社 | Liquid crystal display |
| KR102337889B1 (en) * | 2015-02-16 | 2021-12-10 | 삼성디스플레이 주식회사 | Display device |
-
2016
- 2016-11-21 TW TW105138113A patent/TWI732799B/en not_active IP Right Cessation
-
2017
- 2017-08-25 JP JP2017162288A patent/JP7010628B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006146017A (en) | 2004-11-24 | 2006-06-08 | Mitsubishi Electric Corp | Display device |
| JP2007232882A (en) | 2006-02-28 | 2007-09-13 | Casio Comput Co Ltd | Display device and electronic apparatus |
| JP2016038586A (en) | 2014-08-08 | 2016-03-22 | 株式会社半導体エネルギー研究所 | Display panel, data processing device, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018041073A (en) | 2018-03-15 |
| TW201810241A (en) | 2018-03-16 |
| TWI732799B (en) | 2021-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI753908B (en) | Semiconductor device, display device, and electronic device | |
| US20210373372A1 (en) | Touch panel | |
| US11256361B2 (en) | Display device and operating method thereof | |
| TWI752014B (en) | Display panel, input/output panel, and data processing device | |
| TW201702712A (en) | Display panel, data processor, and method for manufacturing display panel | |
| US20170365209A1 (en) | Semiconductor device, display device, and electronic device | |
| US10490130B2 (en) | Display system comprising controller which process data | |
| US12008185B2 (en) | Input/output panel, input/output device, and semiconductor device | |
| JP7010628B2 (en) | Display devices and electronic devices | |
| US10540944B2 (en) | Semiconductor device comprising register | |
| JP6975569B2 (en) | Semiconductor device | |
| JP7044495B2 (en) | Semiconductor device | |
| WO2018042286A1 (en) | Display device, method for operating same, and electronic apparatus | |
| JP2018032030A (en) | Semiconductor device, display device, and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220113 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7010628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |