以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については説明を適宜省略する。また、同様の名称で異なる符号を付した構成については、第1構成、第2構成、第3構成・・・などとして区別することが可能である。
図1(a)は本発明の実施形態に係る光電変換装置APRを備える機器EQPの模式図である。光電変換装置APRは、半導体デバイスICを含む。半導体デバイスICは、半導体集積回路が設けられた半導体チップである。光電変換装置APRは半導体デバイスICに加えて、これらを格納するパッケージPKGを含むことができる。光電変換装置APRは、イメージセンサーやAF(Auto Focus)センサー、測光センサー、測距センサーとして用いることができる。
機器EQPは、光学系OPT、制御装置CTRL、処理装置PRCS、表示装置DSPL、記憶装置MMRYおよび機械装置MCHNの少なくともいずれかをさらに備え得る。機器EQPの詳細は後述する。
半導体デバイスICは光電変換部を含む画素回路PXCが2次元状に配列された画素エリアPXを有する。半導体デバイスICは画素エリアPXの周囲に周辺エリアPRを有することができる。また、周辺エリアPRには画素回路PXCを駆動するための駆動回路、画素回路PXCからの信号を処理するための信号処理回路、駆動回路や信号処理回路を制御するための制御回路を配置することができる。信号処理回路は、相関二重サンプリング(CDS:Correlated Double Sampling)処理や増幅処理、AD(Analog-Digital)変換処理などの信号処理を行うことができる。半導体デバイスICの別の例としては、周辺エリアPRに配される周辺回路の少なくとも一部を、画素エリアPXが配された半導体チップとは別の半導体チップに配置して、両方の半導体チップを積層することもできる。
図1(b)には、画素回路PXCの一例を示している、画素回路部PXCは、光電変換素子PD1と、光電変換素子PD2と、転送ゲートTX1と、転送ゲートTX2と、容量素子FDとを含む。また、画素回路PXCは、増幅トランジスタSFと、リセットトランジスタRSと、選択トランジスタSLとを含むことができる。光電変換素子PD1、PD2はそれぞれフォトダイオードまたはフォトゲートである。転送ゲートTX1、TX2はMIS(Metal-Insulator-Semiconductor)ゲート、増幅トランジスタSFと、リセットトランジスタRSと、選択トランジスタSLはMISトランジスタである。増幅トランジスタSFは接合型電界効果トランジスタであってもよい。本例では、2つの光電変換素子PD1、PD2が1つの増幅トランジスタSFを共有しているが、3つ以上の光電変換素子が1つの増幅トランジスタSFを共有してもよいし、光電変換素子PD1、PD2毎に増幅トランジスタSFを設けてもよい。なお、増幅トランジスタSF、リセットトランジスタRS、選択トランジスタSLの構造は共通していてもよく、リセットトランジスタRSや選択トランジスタSL、増幅トランジスタSFを、画素トランジスタと総称する。転送ゲートTX1、TX2や画素トランジスタ、周辺トランジスタはゲート電極を含む半導体素子である。このほか、光電変換装置APRはダイオードや抵抗素子、容量素子などの半導体素子を含むことができる。
光電変換素子PD1、PD2で生成された信号電荷は、転送ゲートTX1、TX2を介して容量素子FDのフローティングノードFNに転送される。電流源CSと共にソースフォロワ回路を構成する増幅トランジスタSFのゲートはフローティングノードFNに接続されており、電圧信号としての画素信号が信号出力線OUTに出力される。リセットトランジスタRSはフローティングノードFNの電荷、電位のリセットを行い、選択トランジスタSLは増幅トランジスタSFと信号出力線OUTとの接続の切り替えを行う。リセットトランジスタRSと増幅トランジスタSFは電源供給線VDDに接続されている。信号出力線OUTと電源供給線VDDは画素回路PXCの列毎に設けられている。光電変換素子PD1、PD2のそれぞれで信号の違いに基づき、位相差検出方式による焦点検出や測距が可能となる。また、光電変換素子PD1、PD2の片方あるいは両方の信号により撮像が可能となる。
図2(a)は光電変換装置APRが備える半導体基板10の画素エリアPXにおける表面近傍の模式的平面図であり、図2(b)は、図2(a)のA-B線における断面を含む、光電変換装置APRの模式的断面図である。以下では、平面図と断面図を区別せずに光電変換装置APRの構造を説明する。なお、画素エリアPXの画素列において画素が並ぶ方向である列方向をX方向とし、画素エリアPXの画素行の画素が並ぶ方向である行方向をY方向とし、層や膜の厚さを示す厚さ方向をZ方向としている。X方向、Y方向およびZ方向は互いに直交する。
本実施形態は、酸化シリコンからなる部材(層または膜)と、窒化シリコンからなる部材(層または膜)との位置関係に特徴がある。別々の部材として説明する酸化シリコンからなる部材同士は、両者に間に別の材料からなる部材があるか、類似の材料であっても組成が異なる部材である。窒化シリコンからなる部材についても同様である。膜は平面的に連続したもの指すが、層は平面的に不連続であってもよい。以下の説明における酸化シリコンとは、酸素(O)とシリコン(Si)の化合物であって、当該化合物の構成元素の組成比の上位の2つを占める、軽元素(水素(H)とヘリウム(He))以外の元素が酸素(O)とシリコン(Si)である化合物を意味する。酸化シリコンは水素(H)などの軽元素を含むことができ、その量(原子%)は、酸素(O)およびシリコン(Si)よりも多くても少なくてもよい。酸化シリコンは、酸素(O)およびシリコン(Si)よりも低い濃度で、酸素(O)とシリコン(Si)と水素(H)とヘリウム(He)以外の元素を含むことができる。酸化シリコンに含まれうる典型的な元素としては、水素(H)、ホウ素(B)、炭素(C)、窒素(N)、フッ素(F)、リン(P)、塩素(Cl)、Ar(アルゴン)である。酸化シリコンの構成元素のうち3番目に多い軽元素以外の元素が窒素である場合に、この酸化シリコンを窒化酸化シリコンあるいは窒素含有酸化シリコンと称することができる。
同様に、窒化シリコンとは、窒素(N)とシリコン(Si)の化合物であって、当該化合物の構成元素の組成比の上位の2つを占める軽元素以外の元素が窒素(N)とシリコン(Si)である化合物を意味する。窒化シリコンの構成元素のうち3番目に多い軽元素以外の元素が酸素である場合に、この窒化シリコンを酸化窒化シリコンあるいは酸素含有窒化シリコンと称することができる。窒化シリコンは、窒素(N)およびシリコン(Si)よりも低い濃度で、窒素(N)とシリコン(Si)以と軽元素外の元素を含むことができる。窒化シリコンに含まれうる典型的な元素としては、ホウ素(B)、炭素(C)、酸素(O)、フッ素(F)、リン(P)、塩素(Cl)、Ar(アルゴン)である。窒化シリコンの構成元素のうち3番目に多い軽元素以外の元素が酸素である場合に、この窒化シリコンを酸化窒化シリコンあるいは酸素含有窒化シリコンと称することができる。なお、光電変換装置APRの構成部材に含まれる元素は、エネルギー分散型X線分析(EDX:Energy dispersive X-ray spectrometry)で分析が可能である。また、水素含有量は弾性反跳検出分析(ERDA:Elastic Recoil Detection Analysis:)法により、分析が可能である。
半導体基板10のうち画素エリアPXには、素子分離領域9で画定された素子領域に、光電変換部11、電荷検出部12、画素トランジスタのドレイン13、画素トランジスタのソース14が設けられている。また、半導体基板10のうち周辺エリアPRには、素子分離領域9で画定された素子領域に、周辺トランジスタのソース16とドレイン17が設けられている。
半導体基板10の上には、転送ゲートTX1、TX2のゲート電極42、画素トランジスタのゲート電極43が配されている。光電変換部11の上には窒化シリコン層31を介して誘電体領域61が配されている。図2(a)には窒化シリコン層31と誘電体領域61の輪郭を示している。また、半導体基板10の上には、周辺トランジスタのゲート電極47が配されている。周辺トランジスタは周辺エリアPRに配置され、例えばCMOS回路を構成するNMOSトランジスタやPMOSトランジスタであり、本例ではPMOSトランジスタとしている。
半導体基板10の上には、層間絶縁膜40を貫通してコンタクトプラグ501、502、503、504が配されている。コンタクトプラグ501、502、503、504はチタンや窒化チタンなどのバリアメタルとタングステンなどの導電体を含む導電部材である。典型的には、コンタクトプラグ501、502、503、504のバリアメタルが層間絶縁膜40に接する。コンタクトプラグ501、502、503、504はそれが貫通する膜や層に形成された孔(コンタクトホール)の中に設けられている。コンタクトプラグ501は電荷検出部12、ドレイン13に接続され、コンタクトプラグ502はゲート電極42、43に接続されている。コンタクトプラグ503はソース16、ドレイン17に接続され、コンタクトプラグ504はゲート電極47に接続されている。
半導体基板10の上には、層間絶縁膜50、70が配されている。層間絶縁膜50は層間絶縁層56と拡散防止層57の積層膜であり、複数の層間絶縁層56の間には拡散防止層57で覆われた配線層51、52、53が設けられている。配線層51はコンタクトプラグ501、502、503、504に接触している。拡散防止層57を含む炭化シリコン層の層数は銅配線層の層数の1倍以上2倍未満であってもよい。本例では、炭化シリコン層の層数は3層、銅配線層の層数も3層である。層間絶縁層56は酸化シリコン層であり、当該酸化シリコン層が5~30原子%の水素を含有することが好ましい。拡散防止層57は炭化シリコン層であり、当該炭化シリコン層が20~60原子%の水素を含有することができる。
半導体基板10の上には誘電体部材60が設けられている。誘電体部材60は層間絶縁膜40、50に囲まれた誘電体領域61と、層間絶縁膜50の上に位置する誘電体膜62とが一体となった部材である。本例の誘電体領域61は、図2(a)に示すように複数の光電変換部11の上に跨って配置することで感度を向上できるが、複数の光電変換部11の各々毎に誘電体領域61を配置することで、光の分離精度を高めることもできる。誘電体部材60の材料は酸化シリコン、窒化シリコンおよび/または樹脂である。誘電体部材60の屈折率は、層間絶縁層56の屈折率よりも高いことが好ましいが、層間絶縁層56の屈折率と等しくてもよいし、層間絶縁層56の屈折率よりも低くてもよい。誘電体部材60の屈折率は、拡散防止層57よりも低くてもよい。誘電体領域61と誘電体膜62との境界は、層間絶縁膜50の上面を含む仮想的な平面(図2(b)の点線)で規定される。層間絶縁膜70は誘電体部材60を覆っており、層間絶縁膜70の上の配線層55が層間絶縁膜70を貫通するビアプラグ54を介して配線層53に接続されている。層間絶縁膜70は酸化シリコン膜であり、当該酸化シリコン膜が5~30原子%の水素を含有することができる。層間絶縁膜70の上には層内レンズを有する無機材料膜80が設けられている。無機材料膜80はパッシーベション膜や反射防止膜として機能しうる。無機材料膜80は窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層および酸化シリコン層のうちの少なくとも2層を含む複層膜であってもよい。窒化シリコン膜の上には平坦化層91、カラーフィルタ層92、平坦化層93、マイクロレンズ層94からなる有機材料膜90が設けられている。カラーフィルタ層92はマルチカラーフィルタアレイを構成し、マイクロレンズ層94はマイクロレンズアレイを構成する。
図3は、図2で説明した光電変換装置APRにおける、半導体基板10と層間絶縁膜40および誘電体領域61との間の詳細な構成を示した模式的断面図である。
光電変換部11はフォトダイオードとしての光電変換素子PD1、PD2を構成する。光電変換部11は、電荷蓄積領域(カソード)としてのn型の半導体領域111と、半導体基板10において半導体領域111よりも深部に設けられたウェル領域(アノード)としてのp型の半導体領域112を含む。光電変換部11は、半導体領域111と半導体基板10の表面との間に設けられた、表面分離領域としてのp型の半導体領域113とを含む。半導体領域113により光電変換部11は埋め込み型のフォトダイオードとなっている。
ゲート電極42、43は例えばn型のポリシリコン電極である。ゲート電極42の厚さT42は例えば50~300nmであり、典型的には100~200nmである。ゲート電極42の厚さは厚さT42と同等である。ゲート電極47はp型のポリシリコン部471と金属含有部473とを含むポリサイド構造を有する。ゲート電極47の厚さは厚さT42よりも大きくてもよいし、同等であってもよい。なお、周辺エリアPRに配置される抵抗素子や容量素子等の半導体素子もポリシリコン電極で構成することができ、ゲート電極42、43、47と同様の構成をとることができる。コンタクトプラグ504が金属含有部473にコンタクト(接触)する。サイドウォールスペーサ48は窒化シリコン層483と酸化シリコン層482とを含む複層部材である。酸化シリコン層482が、窒化シリコン層483とゲート電極47の側面との間、および、窒化シリコン層483と半導体基板10(半導体領域151、161)との間に位置する。
ゲート電極42、43と半導体基板10との間にはゲート絶縁膜24が配されている。ゲート電極47と半導体基板10との間にはゲート絶縁膜26が配されている。ゲート絶縁膜24はゲート絶縁膜26よりも薄くすることができ、例えばゲート絶縁膜24の厚さは5~10nm、ゲート絶縁膜26の厚さは1~5nmである。ゲート絶縁膜24とゲート絶縁膜26は窒素を含有する酸化シリコン膜でありうる。
ゲート電極47の側面を覆うように、ゲート電極47のサイドウォールスペーサ48が設けられている。
容量素子FDを構成する電荷検出部12は低濃度のn型の半導体領域121と、高濃度のn型の半導体領域122とを含む。半導体領域121はフローティングディフュージョン領域として機能する。半導体領域121はコンタクトプラグ501の下に位置し、コンタクトプラグ501がコンタクトするコンタクト領域として機能する。コンタクトプラグ501と半導体基板10(半導体領域122、132)との間にコンタクトプラグ501の金属成分と半導体基板10の半導体成分との金属化合物(シリサイド)が形成されていてもよい。この場合も、コンタクトプラグ501は半導体基板10(半導体領域122、132)に接触すると云える。半導体基板10と化合物を形成するコンタクトプラグ501の金属成分はコンタクトプラグ501のバリアメタルに含まれる金属(例えばチタン)でありうる。ドレイン13は低濃度のn型の半導体領域131と、高濃度のn型の半導体領域132とを含む。半導体領域131はコンタクトプラグ501の下に位置し、コンタクトプラグ501がコンタクトするコンタクト領域として機能する。ソース16はLDD領域としての低濃度のp型の半導体領域161と、中濃度のp型の半導体領域162と、金属含有部163とを含む。ドレイン17も同様に、低濃度のp型の半導体領域171と、中濃度のp型の半導体領域172と、金属含有部173とを含む。半導体領域161、171はサイドウォールスペーサ48の下に位置し、半導体領域162、172は金属含有部173の下に位置する。コンタクトプラグ503が金属含有部163、173にコンタクト(接触)する。金属含有部163、173、473を周辺トランジスタのソース16とドレイン17とゲート電極47に設けているが、いずれか1つでもよい。また、画素トランジスタに金属含有部を設けてもよいが、ノイズの発生が増大するため、画素トランジスタに金属含有部を設ける場合にはコンタクトプラグ501、502の下だけに限定的に配置するとよい。
金属含有部163、173、473は、金属を含有する領域であり、金属あるいは金属化合物からなる。金属含有部163、173、473が含有する金属は、例えばコバルト(Co)、ニッケル(Ni)、チタン(Ti)、タンタル(Ta)、タングステン(W)である。典型的には、金属含有部163、173、473は半導体の金属化合物からなる部分であり、より典型的には、シリコンの金属化合物すなわちシリサイドからなる部分(シリサイド部)である。シリサイドとしては、コバルトシリシサイド、ニッケルシリサイド、タングステンシリサイド、チタンシリサイドなどが好適である。金属含有部163、173、473は、金属とゲルマニウムとの化合物であってもよい。金属含有部473は、窒化タンタルや窒化チタン、窒化アルミニウム、などの金属窒化物やであってもよいし、金属炭化物であってもよい。金属含有部163、173、473はトランジスタとコンタクトプラグ503、504との抵抗を低くする目的で設けられる。金属含有部を他の目的、例えば、ゲート電極をメタルゲートにするために設けてもよいし、半導体基板10に対する遮光部材として設けてよい。光電変換部11が受光可能なように、金属含有部は少なくとも光電変換部11には重ならないように設けられる。本例では金属含有部163、173、473は周辺エリアPRに配されるため、金属含有部163、173、473は光電変換部11に重ならない。画素エリアPXに金属含有部を設ける場合にも、金属含有部は光電変換部11に重ならないように設けることが好ましい。
光電変換装置APRは、半導体基板10の上に配された、窒化シリコン層31、酸化シリコン膜21、窒化シリコン層32を備える。コンタクトプラグ501、502は層間絶縁膜40に加えて、酸化シリコン膜21をも貫通する。コンタクトプラグ501、502は層間絶縁膜40に加えて、酸化シリコン膜21に接する。典型的には、コンタクトプラグ501、502のバリアメタルが層間絶縁膜40と酸化シリコン膜21に接する。コンタクトプラグ503、504は層間絶縁膜40に加えて、酸化シリコン膜21と窒化シリコン層32をも貫通する。コンタクトプラグ503、504は酸化シリコン膜21と窒化シリコン層32に接する。典型的には、コンタクトプラグ503、504のバリアメタルが酸化シリコン膜21と窒化シリコン層32に接する。
窒化シリコン層31は層間絶縁膜40と半導体基板10との間に位置する部分311を有するように光電変換部11の上に配されている。窒化シリコン層31は誘電体領域61と光電変換部11との間に配された部分312も有する。窒化シリコン層31のうちの部分312の厚さT312は、窒化シリコン層31のうちの部分311の厚さT311よりも小さくてもよい(T312<T311)。厚さT312は厚さT311の25~75%であってもよい。厚さT311は、例えば30~120nmであり、厚さT312は、例えば10~60nmである。なお、誘電体領域61を設けない場合には、窒化シリコン層31の全体が層間絶縁膜40と半導体基板10との間に位置し、窒化シリコン層31の全体が略均一な厚さ(厚さの分布は±10%以下)を有しうる。光電変換部11上の窒化シリコン層31は、窒化シリコン層31自体が保護層として機能し、光電変換装置APRの製造時や使用時の光電変換部11へのダメージや汚染を低減できる。
窒化シリコン層31が光電変換部11に対する光学的特性を向上する上では、窒化シリコン層31はある程度、光電変換部11に近いことが好ましい。窒化シリコン層31と光電変換部11との距離D1は、半導体基板10と配線層51との距離D5よりも小さいこと(D1<D5)が好ましい。また、窒化シリコン層31と光電変換部11との距離D1は、コンタクトプラグ503の長さL3よりも小さいこと(D1<L3)が好ましく、コンタクトプラグ501の長さよりも小さいことも好ましい。なお、コンタクトプラグ501の長さはコンタクトプラグ503の長さL3と等しいと考えてよい。さらに、また、窒化シリコン層31と光電変換部11との距離D1は、コンタクトプラグ504の長さL4よりも小さいこと(D1<L4)が好ましく、コンタクトプラグ502の長さよりも小さいことも好ましい。なお、コンタクトプラグ502の長さはコンタクトプラグ504の長さL4と等しいと考えてよい。なお、距離D5は長さL3とおおむね等しいが、距離D5は長さL3よりも小さくてもよい(D5≦L3)。
酸化シリコン膜21が層間絶縁膜40と半導体基板10との間に配されている。酸化シリコン膜21は、画素エリアPXに設けられた部分211と周辺エリアPRに設けられた部分212とを有する。部分211は少なくとも窒化シリコン層31と光電変換部11との間に配されている。部分212は少なくとも層間絶縁膜40と周辺トランジスタとの間に配されている。酸化シリコン膜21の層間絶縁膜40側の面(半導体基板10側のとは反対側の面)である上面は、ゲート電極42、43、47の形状に応じた凹凸を有する。なお、層間絶縁膜40の半導体基板10側のとは反対側の面である上面は平坦化されており、ゲート電極42、43、47の形状に応じた凹凸を有していない。そのため、酸化シリコン膜21の層間絶縁膜40の上面は、層間絶縁膜40の上面よりも高低差が大きい。層間絶縁膜40と酸化シリコン膜21は共に酸化シリコンからなりうるが、シリコン(Si)や酸素(O)、アルゴン(Ar)や硼素(B)、リン(P)などの濃度を測定することで層間絶縁膜40と酸化シリコン膜21を区別可能である。酸化シリコン膜21の厚さT21は、例えば50~150nmである。なお、部分211と部分212とで厚さの違いは小さい方が良い。酸化シリコン膜21は全体が略均一な厚さ(厚さの分布は±10%以下)を有しうる。なお、酸化シリコン膜21が部分211のみを有する場合には、コンタクトプラグ503、504は酸化シリコン膜21を貫通しない。
酸化シリコン膜21と周辺トランジスタとの間には窒化シリコン層32が配されている。窒化シリコン層32はソース16、ドレイン17、ゲート電極47およびサイドウォールスペーサ48を覆う。窒化シリコン層32の厚さT32は、例えば10~100nmである。窒化シリコン層32はソース16、ドレイン17、ゲート電極47およびサイドウォールスペーサ48に接していてもよい。より詳細には、窒化シリコン層32は金属含有部163、173、窒化シリコン層483および金属含有部473に接しうる。そのため、窒化シリコン層32と金属含有部163、173、473との間の距離はゼロでありうる。
窒化シリコン層31の部分311の厚さT311を大きくすることで層間絶縁膜40を介した汚染を低減することができる。特に、厚さT311を窒化シリコン層32の厚さT32よりも大きくすることが好ましい。厚さT311は厚さT32の110%以上であることが好ましく、厚さT311は厚さT32の150%以上であってもよい。厚さT311は厚さT32の300%以下であってもよく、厚さT311は厚さT32の150%以下であってもよい。
部分312の上面を半導体基板10から極力離すことで、光電変換部11へのダメージを低減できる。部分312の上面と半導体基板10との距離は、部分312の厚さT312と、部分312と半導体基板10との距離D1との和(D1+T312)で表される。部分312の上面と半導体基板10との距離はゲート電極42の厚さT42よりも大きいことが好ましい。酸化シリコン膜21を設けることで、この距離D1を大きくすることができる。
厚さT312も極力大きくすることで誘電体領域61を介した汚染を低減することができる。厚さT312は、厚さT32の25%以上であることが好ましく、厚さT32の50%以上であることがより好ましい。厚さT312は厚さT32よりも小さくてもよく、厚さT312は厚さT32の75%以下であってもよい。窒化シリコン層31の厚さが窒化シリコン層32の厚さの150%以下である場合、厚さT32が、厚さT312と厚さT311の間の厚さとなりうる。厚さT311が厚さT32よりも十分に大きければ、厚さT312が厚さT32よりも大きくなる場合もある。
酸化シリコン膜21が部分211と部分212の片方のみに存在すると、画素エリアPXと周辺エリアPRとでの層間絶縁膜40の下地に高低差が生じ得る。これに対して、部分211と部分212の両方を設けることにより、部分211と部分212の片方のみを設ける場合に比べて、画素エリアPXと周辺エリアPRとでの層間絶縁膜40の下地の高低差を低減できる。そのため、層間絶縁膜40の上面の平坦性を高め、画素毎の光路長の違いに起因して生じる光の干渉ムラを低減できる。また、コンタクトプラグ501、502、503、504の信頼性向上や配線層の信頼性を向上することができる。酸化シリコン膜21の厚さT21は、窒化シリコン層31の部分311の厚さT311および窒化シリコン層32の厚さT32よりも大きくすることができる(T21>T311、T32)。
窒化シリコン層32は金属含有部163、173、473からの金属の拡散を抑制することができる。酸化シリコン膜21の部分212よりも金属含有部163、173、473側に窒化シリコン層32を配置することで、金属含有部163、173、473の金属の拡散を効果的に抑制できる。窒化シリコン層32と金属含有部163、173、473との間の距離が小さい方が効果的であり、上述のようにこの距離をゼロにすることが好ましい。
光電変換装置APRは、半導体基板10の上に配された、酸化シリコン層22、窒化シリコン層33、酸化シリコン層23の少なくともいずれかをさらに備えることができる。本例では3層とも備えているが、この3層のうちでは、窒化シリコン層33を設けることが特に好ましい。窒化シリコン層33は酸化シリコン膜21と光電変換部11との間に配されている。酸化シリコン層22は酸化シリコン膜21と窒化シリコン層33との間に配されている。酸化シリコン層23は半導体基板10と窒化シリコン層33との間に配されている。画素エリアPXでは、酸化シリコン層22、窒化シリコン層33、酸化シリコン層23を含む複層膜である絶縁体膜49が半導体基板10およびゲート電極42、43を覆っている。コンタクトプラグ501、502は層間絶縁膜40に加えて、酸化シリコン層22、窒化シリコン層33、酸化シリコン層23をも貫通する。コタクトプラグ501、502は酸化シリコン層22、窒化シリコン層33、酸化シリコン層23に接しうる。典型的には、コンタクトプラグ501、502のバリアメタルが酸化シリコン膜21と窒化シリコン層32に接する。
窒化シリコン層33は光電変換部11へ入射する光に対する反射防止の機能を有しうる。さらに窒化シリコン層33と窒化シリコン層31とを酸化シリコン膜21を介して積層して、多重反射を生じさせることで、より反射防止の機能を高めることができる。窒化シリコン層33のうちで光電変換部11以外の半導体領域を覆う部分については、半導体基板10の汚染やダメージから保護する機能を有しうる。光電変換部11以外の半導体領域の上には窒化シリコン層31が設けられていないため、光電変換部11の上で窒化シリコン層31が担う役割の一部を窒化シリコン層33が担うことになる。酸化シリコン層23は、窒化シリコン層33が半導体基板10に接触することを防止するための緩衝層としての機能を有しうる。窒化シリコン層33が半導体基板10から離間していることで、暗電流の発生を抑制できる。窒化シリコン層33と半導体基板10との間の距離D3は、窒化シリコン層32と金属含有部163、173との間の距離よりも大きいことが好ましい。本例では、ゲート絶縁膜24が半導体基板10とゲート電極42、43との間から、ゲート電極42、43で覆われていない半導体領域上に延在している。そのため、窒化シリコン層33と半導体基板10との間の距離D3は、酸化シリコン層23の厚さとゲート絶縁膜24との間の厚さとの和に等しくなる。
誘電体領域61が窒化シリコンからなる場合、窒化シリコン層31と誘電体領域61とは同一の材料からなる。このような構成によって、窒化シリコン層31と誘電体領域61との界面における反射が生じにくく、光利用効率が向上する。
光電変換部11上の酸化シリコン層23と、窒化シリコン層33と、酸化シリコン層22と、酸化シリコン膜21と、窒化シリコン層31と、は、半導体基板10に入射すべき光に対する反射防止層として機能する。この多層の反射防止層の性能は、窒化シリコン層31と窒化シリコン層33との距離D2が重要となる。窒化シリコン層33と窒化シリコン層31との間で多重反射が生じ、多重反射光の干渉により反射を低減する機能を有するためである。この距離D2を制御するためには、酸化シリコン層22と、酸化シリコン膜21との合計の厚さを制御すればよい。窒化シリコン層31と窒化シリコン層33との距離D2は、λ/8n~4λ/8n(λ:入射する光の波長(400nm≦λ≦800nm)、n:酸化シリコンの屈折率(n≒1.5))であることが好ましい。距離D2は例えば50~150nmである。感度向上や迷光防止のためには、距離L3はλの最大値未満、つまり800nm未満にするのがよい。
酸化シリコン層23の厚さは例えば5~20nm、窒化シリコン層33の厚さT33は例えば20~100nm、酸化シリコン層22の厚さは例えば10~100nmである。酸化シリコン膜21の厚さは例えば20~200nm、窒化シリコン層31の厚さは例えば20~100nmである。酸化シリコン膜21の厚さは、酸化シリコン層22の厚さよりも大きくすることができる。
光電変換装置APRの性能や信頼性向上のための効果を得るための、上述した層や膜などの部材の寸法、距離に関するより好適な関係を整理すると、D3<T312<T32≦T33<T311<T21<D2<D1<T42<L4<D5≦L3である。また、T21<100nm、L4>200nm、L3<800nmである。なお、この関係をすべての寸法、距離に対して満たす必要はなく、少なくとも2つの寸法、距離の組み合わせにおいてここで規定した大小関係を満たしていてもよい。
図4~8を用いて光電変換装置APRの製造方法を説明する。図4~8は図3に示した断面図に対応した部分の構造を工程順に示したものであるが、工程の順番は必ずしも図4~8の通りでなくてもよい。図4~8において、既出の部分と変化がなくてもよい部分については符号の表示を省略する。
図4(a)に示す工程aでは、素子分離領域9によって画定された素子領域を有する半導体基板10を用意する。素子分離領域9はLOCOS構造やSTI構造を有する、周知の方法で形成できる。半導体基板10の素子領域にウェル領域としてのp型の半導体領域112やn型の半導体領域111を形成する。
図4(b)に示す工程bでは、半導体基板10の上にゲート電極42、43、47を形成する。まず、半導体基板10の上にゲート絶縁膜24、26を形成した後、ゲート絶縁膜24、26の上にポリシリコンなどからなる導電体膜を形成する。この導電体膜をパターニングすることでゲート電極42、43、47が形成される。さらに、半導体領域113、121、131、14、131、171をイオン注入により形成する。半導体領域111の形成をゲート電極42の形成後に行ってもよい。
図4(c)に示す工程cでは、光電変換部11を覆うように絶縁体膜490を形成する。絶縁体膜490は、酸化シリコン層220と、酸化シリコン層220と半導体基板10との間の窒化シリコン層330と、窒化シリコン層330と半導体基板10との間の酸化シリコン層230を含む複層膜である。絶縁体膜490は、酸化シリコン層230と、窒化シリコン層330と、酸化シリコン層220とが半導体基板10側からこの順に積層して形成されている。絶縁体膜490の各層は熱CVD(Chemical Vapor Deposition;化学気相成長)法、例えばLP(Low Pressure;減圧)-CVD法によって成膜できる。
図4(d)に示す工程dでは、絶縁体膜490からサイドウォールスペーサ48を形成する。サイドウォールスペーサ48は、画素エリアPXにおいてレジストパターンで絶縁体膜490をマスクして、周辺エリアPRにおいて絶縁体膜490を異方性エッチングすることにより形成できる。サイドウォールスペーサ48の窒化シリコン層483は絶縁体膜490の窒化シリコン層330から形成され、サイドウォールスペーサ48の酸化シリコン層482は絶縁体膜490の酸化シリコン層230から形成される。サイドウォールスペーサ48には酸化シリコン層220から形成された酸化シリコン層(不図示)が含まれてもよい。
絶縁体膜490のうちで画素エリアPXに位置する部分は絶縁体膜49として残る。絶縁体膜49の酸化シリコン層22は絶縁体膜490の酸化シリコン層220から形成される。絶縁体膜49の窒化シリコン層33は絶縁体膜490の窒化シリコン層330から形成される。絶縁体膜49の酸化シリコン層23は絶縁体膜490の酸化シリコン層230から形成さる。
さらに工程dでは、サイドウォールスペーサ48をマスクとして用いて、ソース16の中濃度の半導体領域162と、ドレイン17の中濃度の半導体領域172とを形成する。
図5(e)に示す工程eでは、絶縁体膜49のうちで光電変換部11の上に位置する部分および半導体基板10に接する金属膜300を形成する。金属膜300は絶縁体膜49の酸化シリコン層22に接することが好ましい。換言すれば、金属膜300を形成する段階では、絶縁体膜49の窒化シリコン層33の上には酸化シリコン層22が残っていることが好ましい。金属膜300はゲート電極47にも接しうる。金属膜300は、例えば、コバルト膜、ニッケル膜、タングステン膜、チタン膜である。金属膜300は、周辺エリアPRにおいては半導体領域162、172とゲート電極47とを覆うように、例えばスパッタ法などで成膜できる。
周辺エリアPRにおいては、半導体基板10の半導体領域162、172とゲート電極47を露出させる必要がある。そのため、半導体領域162、172とゲート電極47が雰囲気中の酸素と反応し、表面に自然酸化膜が形成されている場合がある。あるいは、半導体領域162、172とゲート電極47の表面に絶縁体膜490やゲート絶縁膜26の一部が残留している場合がある。その上に形成される金属膜300と、シリコンとの間に自然酸化膜や絶縁体膜が存在すると、熱処理による反応が阻害され、金属含有部の形成不良が発生してしまう可能性がある。これを回避するために、金属膜300を形成する直前に、エッチングによって自然酸化膜や絶縁体膜を除去する。エッチングは、例えばフッ酸を含む薬液を用いたウェットエッチングを用いることができる。
この自然酸化膜や絶縁体膜のエッチングに伴って、その下地である絶縁体膜49のうちで光電変換部11の上に位置する部分が薄くなりうる。具体的には、絶縁体膜49の酸化シリコン層22がエッチングによって薄くなる。
図5(f)に示す工程fでは、金属膜300を用いて半導体基板10の上に金属含有部163、173、473を形成する。金属膜300が形成された後、金属膜300の金属と半導体基板10のシリコン(単結晶シリコン)やゲート電極47のシリコン(多結晶シリコン)とが反応するように熱処理を行う。これにより、金属とシリコンとの化合物であるシリサイドからなる金属含有部163、173、473が形成される。金属含有部163、173、473は、金属膜300の金属種に応じて、コバルトシリサイド、ニッケルシリサイド、タングステンシリサイド、チタンシリサイドとすることできる。画素エリアPXでは、窒化シリコン層33および酸化シリコン層22が半導体基板10を覆っているため、シリサイドが形成されていない。このような構成によって、コバルトやニッケル等の金属の拡散が低減され、光電変換部11でのリーク電流や光電変換部11でのノイズ(いわゆる白傷)を低減することが可能となる。なお、画素エリアPXの任意の構成に金属含有部を設けてもよく、周辺エリアPRの任意の構成に金属含有部を設けないようにしてもよい。
金属含有部163、173、473の形成後、金属膜300のうちの未反応の金属をエッチングにより除去する。
金属膜300のエッチングに伴って、その下地である絶縁体膜49のうちで光電変換部11の上に位置する部分が薄くなりうる。具体的には、絶縁体膜49の酸化シリコン層22がエッチングによって薄くなる。
なお、工程dで形成されたサイドウォールスペーサ48の上に残る酸化シリコン層220の残渣は、上述した自然酸化膜や絶縁体膜のエッチング、あるいは、金属膜300のエッチングで除去されうる。
図5(g)に示す工程gでは、半導体基板10の上の金属含有部163、173、473を覆うように窒化シリコン膜320を形成する。窒化シリコン膜320は、画素エリアPXと周辺エリアPRに渡って形成され、例えばプラズマCVD法によって成膜できる。
図5(h)に示す工程hでは、光電変換部11の上において窒化シリコン膜320を除去する。窒化シリコン膜320のうちで周辺トランジスタの上に位置する部分は窒化シリコン層32として残る。
窒化シリコン膜320のエッチングに伴って、その下地である絶縁体膜49のうちで光電変換部11の上に位置する部分が薄くなりうる。具体的には、絶縁体膜49の酸化シリコン層22がエッチングによって薄くなる。
図6(i)に示す工程iでは、窒化シリコン膜320(窒化シリコン層32)の上に、半導体基板10に設けられた光電変換部11を覆うように酸化シリコン膜21を形成する。酸化シリコン膜21は、画素エリアPXと周辺エリアPRに渡って形成され、例えばプラズマCVD法によって成膜できる。
上述のように、光電変換部11の上では窒化シリコン層31と半導体基板10との間の距離、さらには、窒化シリコン層31と窒化シリコン層33との間の距離が、反射率に影響する。本実施形態では、酸化シリコン膜21を適切な厚さで形成することで、光学特性を最適化することができる。また、いくつかの工程で薄くなった酸化シリコン層22の厚さに応じて、酸化シリコン膜21の厚さを設定することができる。予め、酸化シリコン層22の厚さの減少量を把握しておき、その減少量に応じて酸化シリコン膜21の厚さを決定することができる。あるいは、製造時に酸化シリコン層22の厚さを測定して、その測定結果に応じて、酸化シリコン膜21の厚さを決定してもよい。例えば、酸化シリコン膜21の厚さは、最終的に残った酸化シリコン層22の厚さよりも大きくする必要がある場合に、酸化シリコン膜21を形成することは極めて有効である。厚さが小さくなった酸化シリコン層22の厚さは例えば10~100nmであり、酸化シリコン膜21の厚さは例えば20~200nmである。
図6(j)に示す工程jでは、酸化シリコン膜21の上に、半導体基板10に設けられた光電変換部11を覆うように窒化シリコン膜310を形成する。窒化シリコン膜310は、画素エリアPXと周辺エリアPRに渡って形成され、例えばプラズマCVD法によって成膜できる。窒化シリコン膜310の厚さは、窒化シリコン膜320(窒化シリコン層32)より厚くすることが好ましい。
図6(k)に示す工程kでは、画素トランジスタの上において窒化シリコン膜310を除去する。窒化シリコン膜310のうちで光電変換部11の上に位置する部分は窒化シリコン層31として残る。窒化シリコン膜310は、リソグラフィ技術及びエッチング技術によって、所望の形状の窒化シリコン層31にパターニングできる。窒化シリコン層31は、n型の半導体領域111の上、すなわち光電変換部11の上から転送ゲートTX1,TX2のゲート電極42の一部上に延在して設けられる。窒化シリコン層31の上面はゲート電極42による高低差を踏襲した形状を有する。画素エリアPXのコンタクトプラグ501、502が配される領域では、窒化シリコン膜310をエッチングによって除去することが好ましい。
図6(l)に示す工程lでは、層間絶縁膜40を形成する。層間絶縁膜40は、窒化シリコン膜320のうちで電極を含むトランジスタの上に位置する部分(窒化シリコン層32)と、窒化シリコン膜310のうちで光電変換部11の上に位置する部分(窒化シリコン層31)と、を覆うように形成する。層間絶縁膜40はリフロー法やエッチバック法、CMP法などの平坦化法を用いて平坦化される。
図7(m)に示す工程mでは、層間絶縁膜40、酸化シリコン膜21、絶縁体膜49に、画素トランジスタの上に位置するコンタクトホール401、402を形成する。コンタクトホール401、402は少なくとも層間絶縁膜40に設けられた孔である。
画素エリアPXのコンタクトホール401、402を形成するには、層間絶縁膜40、酸化シリコン膜21、酸化シリコン層22、窒化シリコン層33、酸化シリコン層23を順次、プラズマエッチングによってエッチングする。このとき、窒化シリコン層33はエッチングストッパとして機能しうる。より詳細には、酸化シリコン層22をエッチングする際のエッチング条件は、窒化シリコン層33に対するエッチングレートが、酸化シリコン層22に対するエッチングレートより低くなる。なお、画素エリアPXに酸化シリコン層22が無い場合には、酸化シリコン層22を酸化シリコン膜21に置き換えて考えればよい。
エッチングストッパとしての窒化シリコン層33は、窒化シリコン層33の上層までをエッチングする際のコンタクトホール401、402の深さのばらつきをキャンセルする。そして、コンタクトホール401、402の深さのばらつきを低減した状態で、半導体基板10に近接した薄い窒化シリコン層33をエッチングすることで半導体基板10へのダメージを抑制することができる。窒化シリコン層33は半導体基板10に近接させることが好ましいが、窒化シリコン層33が半導体基板10に接するとノイズを生じやすいため、窒化シリコン層33と半導体基板10との間に酸化シリコン層23を配置している。
工程hを行わない場合には、画素トランジスタの上に窒化シリコン膜320が配置されていることになる。そして、コンタクトホール401、402を形成するには、層間絶縁膜40、酸化シリコン膜21、窒化シリコン膜320、酸化シリコン層22、窒化シリコン層33、酸化シリコン層23の順にエッチングを行う。この場合には、窒化シリコン膜320が存在することにより、エッチング条件の切り替えやエッチング停止条件が複雑になってしまい、歩留まりが低下しうる。これに対して、工程hで画素トランジスタの上において窒化シリコン膜320を除去することで、窒化シリコン層をエッチングする条件の切り替え回数を低減できる(1回にできる)。そのため、コンタクトホール401、402の形成が容易であり、バラツキが低減され、歩留まりが向上する。
同様に、工程kを行わない場合には、画素トランジスタの上に窒化シリコン膜310が配置されていることになる。そして、コンタクトホール401、402を形成するには、層間絶縁膜40、窒化シリコン膜310、酸化シリコン膜21、酸化シリコン層22、窒化シリコン層33、酸化シリコン層23の順にエッチングを行う。この場合には、窒化シリコン膜310が存在することにより、エッチング条件の切り替えやエッチング停止条件が複雑になってしまい、歩留まりが低下しうる。これに対して、工程kで画素トランジスタの上において窒化シリコン膜310を除去することで、窒化シリコン層31をエッチングする条件の切り替え回数を低減できる(1回にできる)。そのため、コンタクトホール401、402の形成が容易であり、バラツキが低減され、歩留まりが向上する。
コンタクトホール401を介して半導体基板10にイオン注入することにより、コンタクト領域としての半導体領域122、132を形成する。半導体領域122、132を形成する際に、コンタクトホール401をレジストマスクで塞いでおくことで、ゲート電極42、43を貫通してチャネル領域に不純物が注入されることを抑制できる。
図7(n)に示す工程nでは、層間絶縁膜40、酸化シリコン膜21、窒化シリコン膜320(窒化シリコン層32)に、周辺トランジスタの上に位置するコンタクトホール403、404を形成する。コンタクトホール403、404は少なくとも層間絶縁膜40に設けられた孔である。
周辺エリアPRのコンタクトホール403、404を形成するには、層間絶縁膜40、酸化シリコン膜21、窒化シリコン層32を順次、プラズマエッチングによってエッチングする。このとき、窒化シリコン層32はエッチングストッパとして機能しうる。より詳細には、酸化シリコン膜21をエッチングする際のエッチング条件は、窒化シリコン層32に対するエッチングレートが、酸化シリコン膜21に対するエッチングレートより低くなる。なお、周辺エリアPRに酸化シリコン膜21が無い場合には、酸化シリコン膜21を層間絶縁膜40に置き換えて考えればよい。
エッチングストッパとしての窒化シリコン層32は、窒化シリコン層32の上層までをエッチングする際のコンタクトホール403、404の深さのばらつきをキャンセルする。そして、コンタクトホール403、404の深さのばらつきを低減した状態で、半導体基板10に近接した薄い窒化シリコン層32をエッチングする。これにより、半導体基板10へのダメージや、金属含有部163、173、473からの金属の飛散を抑制することができる。そのために、窒化シリコン層32は金属含有部163、173、473に極力近い方が良く、窒化シリコン層32は金属含有部163、173、473に接することが好ましい。また、窒化シリコン層32は極力薄い方が良いのである。
工程kを行わない場合には、周辺トランジスタの上に窒化シリコン膜310が配置されていることになる。そして、コンタクトホール403、404を形成するには、層間絶縁膜40、窒化シリコン膜310、酸化シリコン膜21、窒化シリコン層32の順にエッチングを行う。この場合には、窒化シリコン膜310が存在することにより、エッチング条件の切り替えやエッチング停止条件が複雑になってしまい、歩留まりが低下しうる。これに対して、工程kで周辺トランジスタの上において窒化シリコン膜310を除去することで、窒化シリコン層をエッチングする条件の切り替え回数を低減できる(1回にできる)。そのため、コンタクトホール403、404の形成が容易であり、バラツキが低減され、歩留まりが向上する。
図7(o)に示す工程oでは、コンタクトホール401、402、403、404の中に導電体を配置する。導電体はバリアメタルとタングステンの積層体でありうる。層間絶縁膜40上の余分な導電体をCMP法などで除去してコンタクトプラグ501、502、503、504を形成する。
工程m、nのように、コンタクトホール401、402とコンタクトホール403、404とを別々に形成することが好ましい。周辺エリアPRの少なくとも一部に金属含有部163、173、473が形成されており、コンタクトホール403、404は金属含有部163、173、473を露出させる。このような場合、周辺エリアPRのコンタクトホール403、404形成時のエッチングによって、金属含有部163、173、473の金属が飛散する可能性がある。そのため、コンタクトホール403、404を形成する際に、コンタクトホール401、402は、まだ形成されていないか、レジストマスクで塞がれているか、すでにコンタクトプラグ501、502で塞がれているか、のいずれか状態とすることが好ましい。本例では、コンタクトホール403、404の形成の前にコンタクトホール401、402を形成し、レジストマスクでコンタクトホール401、402を塞いだ状態でコンタクトホール403、404を形成している。レジストマスクによって金属含有部163、173、473の金属がコンタクトホール401、402に入りこむことを抑制できる。
金属含有部163、173、473の金属の飛散の影響が小さければ、コンタクトホール401、402とコンタクトホール403、404とを同時に形成してもよい。その場合には、窒化シリコン層33と窒化シリコン層32の厚さの差が小さいことが好ましい。例えば窒化シリコン層33と窒化シリコン層32の厚さの差は10nm以下であることが好ましい。同等であれば、画素エリアPXのコンタクトホール401、402と周辺エリアPRのコンタクトホール403、404を同時に形成することもできる。しかし、窒化シリコン層33と窒化シリコン層32の厚さの差が10nm以下であっても、工程m、nのように別々の工程にするのが良い。特に、窒化シリコン層33と半導体基板10との距離が、窒化シリコン層32と金属含有部163、173との距離と異なる場合には、工程m、nのように別々の工程にするのが良い。
工程mと工程nの順番を逆にしてもよい。また、本例では、工程mと工程nの後に工程oを行うが、例えば、コンタクトホール401、402の中に導電体を配置してコンタクトプラグ501、502を形成した後に、コンタクトホール403、404を形成してもよい。コンタクトホール403、404の中に導電体を配置してコンタクトプラグ503、504を形成した後に、コンタクトホール401、402を形成してもよい。
次の工程では、図2(b)に対応する図8(p1)に示すように層間絶縁膜40の上に層間絶縁膜50と複数の配線層51、52、53とを形成する。配線層51、52、53は銅層であり、配線層51はシングルダマシン法で、配線層52、53はデュアルダマシン法で形成できる。層間絶縁層56は100nm~1000nmの厚さの酸化シリコン層であり、拡散防止層57は10~100nmの厚さを有する炭化シリコン層である。層間絶縁層56と拡散防止層57はプラズマCVD法によって形成できる。層間絶縁層56はシラン系ガスを原料ガスとして用いたプラズマCVD法によって形成されうる。
図2(b)に対応する図8(p1)、および図3に対応する(p2)に示す工程pでは、層間絶縁膜50の上に、光電変換部11に対応した開口を有するレジストパターンを形成する。そして、このレジストパターンをマスクとして用いて層間絶縁膜50をエッチングする。さらに、層間絶縁膜40をエッチングして窒化シリコン膜310(窒化シリコン層31)が底を成す開口406を形成する。層間絶縁膜40をエッチングするとき、窒化シリコン層31はエッチングストッパとして機能しうる。より詳細には、層間絶縁膜40をエッチングする際のエッチング条件は、窒化シリコン層31に対するエッチングレートが、層間絶縁膜40に対するエッチングレートより低くなる。
開口406の形成時のエッチングにより、窒化シリコン層31はエッチングされうる。窒化シリコン層31のうちの開口406の下の部分がエッチングされることで、厚さT311から厚さが減少して、厚さT312となる。これにより、部分311と部分312が形成される。厚さT312の厚さT311は25~75%であってもよい。窒化シリコン層31を十分に厚くしておくことで、開口406の形成時に、開口406が窒化シリコン層31を貫通する可能性を低減できる。また、窒化シリコン層31は、開口406を形成するためのエッチング時における光電変換部11へのプラズマダメージを低減する機能を有しうる。窒化シリコン層31が開口406形成時のプラズマダメージを低減する効果も、窒化シリコン層31を十分に厚くしておくことで有効に作用する。
図2(b)に対応する図8(q1)および図3に対応する図8(q2)に示す工程qでは、図3に示すように開口406に誘電体を配置することにより、誘電体領域61を含む誘電体部材60が形成される。複数の層間絶縁層56よりも屈折率の高い誘電体、例えば窒化シリコンを開口406に配置することで、誘電体領域61がコアとなり、複数の層間絶縁層56がクラッドとなる光導波路が構成される。開口406に配置される誘電体は複数の層間絶縁層56よりも屈折率が高くなくてもよく、例えば酸化シリコンであってもよい。層間絶縁膜40に開口406を形成する際のエッチングによって窒化シリコン層31の厚さが変化しても、誘電体領域61に窒化シリコンを用いれば、窒化シリコン層31と誘電体領域61との界面の位置の光学特性への影響が小さくなる。
誘電体部材60の形成方法の詳細例を説明する。まず、複数の層間絶縁層56を構成する主な材料である酸化シリコンよりも屈折率の高い窒化シリコンを用いて開口406の埋め込みを行う。具体的には、HDP(High Density Plasma;高密度プラズマ)-CVD法によって、窒化シリコンを半導体基板10の全面に堆積し、開口406に窒化シリコンを埋め込む。窒化シリコン層31はプラズマCVD法によって誘電体を堆積する際にも光電変換部11へのプラズマダメージを低減する機能を有しうる。開口406への誘電体の埋め込み時のプラズマダメージを低減する効果も、窒化シリコン層31を十分に厚くしておくことで有効に作用する。そして、周辺エリアPRに形成された余分な窒化シリコンを、プラズマエッチングによって除去する。さらに、開口406の外の層間絶縁膜50の上にある窒化シリコンをCMP(Chemical Mechanical Polishing;化学機械研磨)法によって平坦化する。このとき、層間絶縁膜50の上に配置された窒化シリコンを全て除去せずに、誘電体膜62としてを残す。誘電体膜62は、誘電体領域61の上から層間絶縁膜50の上面に渡って延在する、厚さが例えば100nm~500nmの層である。これは、配線層へのダメージを抑制するためである。
次に、周辺エリアPRにおいて、誘電体膜62をエッチングにより除去する。窒化シリコンからなる誘電体膜62は残留応力が高いため、誘電体膜62の面積を小さくすることで半導体基板10の反りや誘電体膜62、層間絶縁膜50の剥がれを低減できる。
次の工程rでは、図2(b)に示すように、誘電体膜62を覆うように、層間絶縁膜70を形成する。層間絶縁膜70は、例えば酸化シリコンからなり、シランを原料ガスとして用いたプラズマCVD法によって形成されうる。
次の工程sでは、図2(b)に示すように、周辺エリアPRにおいて層間絶縁膜70にビアホールを形成する。誘電体膜62が周辺エリアPRから除去されていることで、層間絶縁膜70と層間絶縁膜50とを貫通して配線層53に達するビアホールを形成することが容易になる。ビアホール内にビアプラグ54を形成する。層間絶縁膜70の上に配線層55を形成する。配線層55はアルミニウム層で構成でき、パッド電極や遮光パターンを含むようにパターニングできる。
次の工程tでは、図2(b)に示すように、プラズマCVD法により窒化シリコン膜を形成し、この窒化シリコン膜を、層内レンズ81を有するように加工して、無機材料膜80を形成する。
次の工程uでは、図2(b)に示すように、無機材料膜80の上に平坦化層91、カラーフィルタ層92、平坦化層93、マイクロレンズ層94からなる有機材料膜90を形成する。
次の工程vでは、ウエハをダイシングして、複数の半導体デバイスICに分割する。
次の工程wでは、半導体デバイスICをパッケージPKGに実装する。
以上の工程によって、光電変換装置APRを製造することができる。
酸化シリコン膜21が画素エリアPXに部分211を有し、周辺エリアPRに部分212を有するようにすることは信頼性向上の上で有利である。これは、酸化シリコン膜21が部分211と部分212を有することで、半導体基板10上に形成された構造物の高さに画素エリアPXと周辺エリアPRとでの差を小さくするためである。半導体基板10上に形成された構造物とは、ゲート電極42、43や窒化シリコン層31、32、33などである。画素エリアPXでは、酸化シリコン層22、酸化シリコン膜21などに加え、窒化シリコン層31があり、周辺エリアPRの窒化シリコン層32などに比べ、合計の高さが大きくなる。この高さの差は、この構造物の上に形成される層間絶縁膜40の上面の高低差に踏襲される。層間絶縁膜40は、CMP法によって平坦化される。この際に、層間絶縁膜40の上面の高低差が大きいと、高低差を解消できずに層間絶縁膜40の上面には、半導体基板10からの距離が大きい部分と小さい部分が生じやすくなる。つまり、層間絶縁膜40の平坦化後であっても、構造物の高さが高い画素エリアPXは、層間絶縁膜40が高く、低い周辺エリアPRは、層間絶縁膜40が低くなりうる。また、画素エリアPXにおいても、周辺エリアPRに近いほど層間絶縁膜40が低くなりうる。このような形状では、コンタクトホール401、402、403、404を形成する際のエッチングで、エッチングされるべき厚さの差がある。そのため、開口不良が発生したり、半導体基板10にエッチングダメージを与えたりする可能性がある。この場合、コンタクトプラグのショートや画像品質の低下などが懸念される。また、コンタクトプラグ501、502、503、504や配線層51をダマシン法で形成する際の金属材料の除去工程で、意図しない部分に金属が残留する可能性がある。この場合、コンタクトプラグや配線の短絡不良などが懸念される。
上述した製造方法において、工程j(および工程k)を工程g(および工程h)の後に行うこともできる。そして、窒化シリコン層31(窒化シリコン膜310)を窒化シリコン層32(窒化シリコン膜320)よりも厚くすることもできる。しかし、窒化シリコン層31(窒化シリコン膜310)は光電変換部11から離し、窒化シリコン層32(窒化シリコン膜320)は金属含有部163、173、473に近づけることが好ましい。よって、工程gおよび工程hを工程jおよび工程kの後に行うのがよい。
工程h、工程i、工程kの少なくともいずれかを省略することもできる。しかし、上述のようにコンタクトホールの形成を容易にする上では、工程hと工程kを行って、窒化シリコン膜の重複を解消することが好ましい。また、窒化シリコン層31(窒化シリコン膜310)を光電変換部11から離す上では、工程iを行って、酸化シリコン膜21を形成することが好ましい。工程iは、光電変換部11の窒化シリコン層31と窒化シリコン層33との距離を調整して、光学特性を最適化する上でも好ましい。
窒化シリコン層32となる窒化シリコン膜320は、厚さ、組成、膜質、成膜方法および/または成膜条件が、窒化シリコン層31となる窒化シリコン膜310と異なっていてもよい。
上述のように、窒化シリコン層31は厚い方が好ましく、窒化シリコン層32は薄い方が好ましい。本実施形態では、窒化シリコン膜310をと窒化シリコン膜320とを別々の工程gと工程jとで形成しているため、厚さの最適化が容易である。窒化シリコン膜320と窒化シリコン膜310の厚さの違いは5nm以上であることが好ましい。両者の厚みは10~100nmとすることができ、窒化シリコン膜320と窒化シリコン膜310の厚さの違いは50nm以下であってもよい。
窒化シリコン膜310と窒化シリコン膜320は組成が異なっていてもよい。例えばシリコン(Si)と窒素(N)の組成比が異なっていてもよいし、シリコン(Si)と窒素(N)以外の元素、例えばアルゴン(Ar)や塩素(Cl)の濃度が異なっていてもよい。
窒化シリコン膜310と窒化シリコン膜320は膜質が異なっていてもよい。窒化シリコン膜310(窒化シリコン層31)と窒化シリコン膜320(窒化シリコン層32)とで、残留応力が異なっていてもよい。窒化シリコン膜310(窒化シリコン層31)の残留応力は窒化シリコン膜320(窒化シリコン層32)の残留応力よりも小さいことが好ましい。残留応力の効果について説明する。窒化シリコン層32は、半導体基板10のチャネル領域に、圧縮または引張応力を印加し、シリコン結晶に歪みを生じさせ、そこを通過するキャリアの移動度を向上させることができる。トランジスタの多数キャリアの移動度が向上することで、駆動能力が向上する。圧縮か、または引張か、及びその応力の大きさは、得たい効果によって任意に選択することができる。窒化シリコン層32は、トランジスタの駆動能力を向上させることも可能である。画素エリアPXでは、酸化シリコン層22との密着性の問題から、窒化シリコン膜310の圧縮または引張残留応力が大きい膜の場合、膜剥がれの懸念がある。そのため、本実施例では、画素エリアPXの窒化シリコン膜310は、少なくとも一部が除去されることが好ましい。また同様の理由から、画素エリアPXに形成される窒化シリコン層31の残留応力は小さいほうが好ましい。すなわち、窒化シリコン層32と窒化シリコン層31は、残留応力が異なることが好ましい。窒化シリコン層32と窒化シリコン層31とは、それぞれ別の工程で、別の条件によって形成する。このため、残留応力を個別に選択でき、残留応力が異なる膜を形成できる。窒化シリコン層32と窒化シリコン層31とは、いずれも窒化シリコンからなる絶縁膜で、例えばプラズマCVD法によって堆積される。プラズマの温度や圧力などのパラメータを調整することで、堆積される膜の残留応力を制御することが可能である。また、熱処理工程を追加することによって、窒化シリコン層32の残留応力を変化させることもできる。この場合、窒化シリコン層32のみを熱処理する必要があるため、窒化シリコン膜310を堆積させる前に熱処理をすればよい。窒化シリコン層32と窒化シリコン層31とで、残留応力が異なることで、トランジスタの駆動能力を向上と、膜剥がれの抑制を両立することが可能である。このことから光電変換装置APRの性能を向上できる。
窒化シリコン膜310と窒化シリコン膜320の成膜方法が異なっていてもよい。例えば窒化シリコン膜320を熱CVD法で形成し、窒化シリコン膜310をプラズマCVD法で形成してもよい。窒化シリコン膜310と窒化シリコン膜320の一方を原料ガスとしてDCS(ジクロロシラン)を用いて形成し、窒化シリコン膜310と窒化シリコン膜320の他方を原料ガスとしてHCD(ヘキサクロロジシラン)を用いて形成してもよい。
窒化シリコン膜310と窒化シリコン膜320の成膜条件が異なっていてもよい。窒化シリコン膜310と窒化シリコン膜320の一方のプラズマのパワー、ガスの流量、ガスの圧力、成膜温度が窒化シリコン膜310と窒化シリコン膜320の他方と異なっていてもよい。
(第2実施形態)
図9は第2実施形態に係る光電変換装置APRの模式的断面図である。図9は図3の模式的断面図に相当する部分の断面である。図9では、図3に示した配線層51は省略している。
本実施形態では、画素エリアPXにおける窒化シリコン層31と同様に、周辺エリアPRにおいて、層間絶縁膜40と酸化シリコン膜21との間に窒化シリコン層34が配されている。なお、コンタクトプラグ503、504は窒化シリコン層34を貫通せずに、コンタクトプラグ503、504と窒化シリコン層34との間には層間絶縁膜40が介在している。窒化シリコン層34を配することで、窒化シリコン層31の厚さに起因する、層間絶縁膜40の下地の高低差を低減できる。また、窒化シリコン層31が窒化シリコン層32よりも厚いことに起因する、層間絶縁膜40の下地の高低差を低減できる。また、絶縁体膜49の厚さに起因する、層間絶縁膜40の下地の高低差を低減できる。
本実施形態は、第1実施形態の製造方法の工程jにおける窒化シリコン膜310のパターニングが相違する。第1実施形態では、窒化シリコン膜310を形成した後、周辺エリアPRの窒化シリコン膜310はエッチングで除去されるが、本実施形態では、周辺エリアPRの少なくとも一部に窒化シリコン膜310を残す。窒化シリコン膜310をパターニングする際、窒化シリコン膜310のうちで周辺エリアPRの任意の位置の部分を窒化シリコン層34として残るようにパターニングする。つまり、窒化シリコン膜320と層間絶縁膜40との間に窒化シリコン膜310の一部が位置する。窒化シリコン層34の厚さは、窒化シリコン層31の厚さと同等であり、誤差を考慮しても、窒化シリコン層31の厚さの95~105%となる。
本実施形態では、第1実施形態で酸化シリコン膜21が画素エリアPXに部分211を有し、周辺エリアPRに部分212を有するのと同様の理由で、光電変換装置APRの信頼性を向上できる。すなわち、層間絶縁膜40の下では、少なくとも窒化シリコン膜310の厚さに起因した、画素エリアPXと周辺エリアPRとの高低差を低減でき、層間絶縁膜40の上面の平坦性を向上できるからである。
ここで、窒化シリコン層34の位置は、後の工程でコンタクトプラグ501、502、503、504が形成される位置を避けた位置にすることが好ましい。換言すれば、窒化シリコン層34は、コンタクトプラグ501、502、503、504から離れて設けられる。そのためには、窒化シリコン層34がコンタクトプラグ503、504に対応した開口を有するように窒化シリコン膜310がパターニングされうる。これは、工程n、mで説明したように、コンタクトホール401、402、403、404を形成する際に、窒化シリコン膜310のエッチングを伴うと、エッチング条件の切り替えやエッチング停止条件の設定が困難になってしまうためである。以上のように、本実施例によれば、周辺エリアPRに窒化シリコン膜310を少なくとも一部を残すことによって、不良の発生を抑制し、また画像の品質の低下を抑制することが可能となる。
(第3実施形態)
図10は第3実施形態に係る光電変換装置APRの模式的断面図である。図10は図3の模式的断面図に相当する部分の断面である。図9では、図3に示した配線層51は省略している。
本実施形態では、画素エリアPXにおいて、半導体基板10には光電変換部11で生成された電荷を保持する電荷保持部18が設けられている。ゲート電極41を含む転送ゲートにより光電変換部11で生成された電荷が電荷保持部18へ転送される。電荷保持部18で保持された電荷はゲート電極42を含む転送ゲートにより電荷検出部12へ転送される。なお、ゲート電極41の厚さゲート電極42の厚さと等しいと考えてよいため、ゲート電極41の厚さをT42として示している。電荷保持部18は、電荷保持領域としてのn型の半導体領域181と、ウェル領域としてのp型の半導体領域182と、半導体領域181と半導体基板10の表面との間のp型の半導体領域183とを含む。
本実施形態の光電変換装置APRは、酸化シリコン膜21と電荷保持部18との間にて電荷保持部18を覆う遮光膜58を更に備える。遮光膜58は光電変換部11の上に開口580を有し、開口580を介して光電変換部11は受光する。換言すれば、遮光膜58は光電変換部11のうちの開口580の下の部分に重ならない。遮光膜58によって遮光された電荷保持部18を設けることにより、グローバル電子シャッター機能を実現できる。本例では電荷保持部18への遮光性を高めるために遮光膜58は光電変換部11の一部に重なっている。
遮光膜58の厚さの分だけ画素エリアPXと周辺エリアPRとの間に高低差が生じうる。酸化シリコン膜21は層間絶縁膜40と遮光膜58との間に位置する部分213を有する。酸化シリコン膜21の部分212が周辺エリアPRに位置することで、遮光膜58の厚さの分の高低差を低減できる。遮光膜58と酸化シリコン層22との間には酸化シリコン膜25が設けられている。酸化シリコン膜25のうちで遮光膜58の下に位置する部分253はゲート電極41、42による、遮光膜58の下地の高低差を緩和する平坦化の機能を有しうる。酸化シリコン膜25は酸化シリコン膜21と窒化シリコン層32との間に位置する部分252を有する。
図示しないが、遮光膜58は金属含有部材であり、遮光膜58に接触するコンタクトプラグを、層間絶縁膜40と酸化シリコン膜21を貫通するコンタクトホールに形成することができる。その場合には、コンタクトホールのエッチングストッパとして、また遮光膜58の金属の拡散防止用に、層間絶縁膜40と酸化シリコン膜21との間に窒化シリコン層を設けると良い。
(光電変換装置を備えた機器について)
図1(a)に示した機器EQPについて詳述する。光電変換装置APRは半導体基板10を有する半導体デバイスICの他に、半導体デバイスICを収容するパッケージPKGを含みうる。パッケージPKGは、半導体デバイスICが固定された基体と、半導体デバイスICに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスICに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。
機器EQPは、光学系OPT、制御装置CTRL、処理装置PRCS、表示装置DSPL、記憶装置MMRYの少なくともいずれかをさらに備え得る。光学系OPTは光電変換装置APRに結像するものであり、例えばレンズやシャッター、ミラーである。制御装置CTRLは光電変換装置APRを制御するものであり、例えばASICなどの半導体デバイスである。処理装置PRCSは光電変換装置APRから出力された信号を処理するものであり、AFE(アナログフロントエンド)あるいはDFE(デジタルフロントエンド)を構成するための、CPUやASICなどの半導体デバイスである。表示装置DSPLは光電変換装置APRで得られた情報(画像)を表示する、EL表示装置や液晶表示装置である。記憶装置MMRYは、光電変換装置APRで得られた情報(画像)を記憶する、磁気デバイスや半導体デバイスである。記憶装置MMRYは、SRAMやDRAMなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置MCHNはモーターやエンジン等の可動部あるいは推進部を有する。機器EQPでは、光電変換装置APRから出力された信号を表示装置DSPLに表示したり、機器EQPが備える通信装置(不図示)によって外部に送信したりする。そのために、機器EQPは、光電変換装置APRが有する記憶回路部や演算回路部とは別に、記憶装置MMRYや処理装置PRCSを更に備えることが好ましい。
図1(a)に示した機器EQPは、撮影機能を有する情報端末(例えばスマートフォンやウエアラブル端末)やカメラ(例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ)などの電子機器でありうる。カメラにおける機械装置MCHNはズーミングや合焦、シャッター動作のために光学系OPTの部品を駆動することができる。また、機器EQPは、車両や船舶、飛行体などの輸送機器(移動体)でありうる。輸送機器における機械装置MCHNは移動装置として用いられうる。輸送機器としての機器EQPは、光電変換装置APRを輸送するものや、撮影機能により運転(操縦)の補助および/または自動化を行うものに好適である。運転(操縦)の補助および/または自動化のための処理装置PRCSは、光電変換装置APRで得られた情報に基づいて移動装置としての機械装置MCHNを操作するための処理を行うことができる。
本実施形態による光電変換装置APRを用いれば、高性能化が可能となる。そのため、光電変換装置APRを輸送機器に搭載して輸送機器の外部の撮影や外部環境の測定を行う際に優れた画質や測定精度を得ることができる。また、輸送機器のような厳しい環境で使用される機器に搭載するのに十分なように信頼性を高めることができる。よって、輸送機器の製造、販売を行う上で、本実施形態の光電変換装置APRの輸送機器への搭載を決定することは、輸送機器の性能を高める上で有利である。
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、実施形態の開示内容は、本明細書に明記したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。