JP7007502B2 - 絶縁基体、半導体パッケージおよび半導体装置 - Google Patents

絶縁基体、半導体パッケージおよび半導体装置 Download PDF

Info

Publication number
JP7007502B2
JP7007502B2 JP2021006525A JP2021006525A JP7007502B2 JP 7007502 B2 JP7007502 B2 JP 7007502B2 JP 2021006525 A JP2021006525 A JP 2021006525A JP 2021006525 A JP2021006525 A JP 2021006525A JP 7007502 B2 JP7007502 B2 JP 7007502B2
Authority
JP
Japan
Prior art keywords
insulating substrate
metal layer
groove
insulating
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021006525A
Other languages
English (en)
Other versions
JP2021064812A (ja
JP2021064812A5 (ja
Inventor
真実 重田
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2021064812A publication Critical patent/JP2021064812A/ja
Publication of JP2021064812A5 publication Critical patent/JP2021064812A5/ja
Priority to JP2022000784A priority Critical patent/JP7350902B2/ja
Application granted granted Critical
Publication of JP7007502B2 publication Critical patent/JP7007502B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Structure Of Printed Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、絶縁基体、絶縁基体を用いた半導体パッケージ、および半導体装置に関する。
近年、携帯電話等の普及により、無線通信機器では、より高速化、大容量の情報を伝送するために高周波化がすすめられている。そのなかでも、高周波の信号を伝達する金属層が位置した絶縁基板と、金属層に固定されるとともに外部に信号を伝達するためのリード端子とを備えた絶縁基体が知られている（特開２００６－１７９８３９号公報参照）。
特開２００６－１７９８３９号公報に開示された技術では、絶縁基板の側面に溝部を有しており、溝部にもリードを固定する接合材が位置している絶縁基体が記載されている。しかしながら、特許文献１の技術では、溝部が一定の幅であるために、金属層とリード端子との間に接合材が溜まり難い場合があった。
本発明の一実施形態に係る絶縁基体は、絶縁基板と、金属層とを備えている。絶縁基板は、上面と側面と上面から側面にかけて位置する溝部とを有し、板状である。金属層は、絶縁基板に位置するとともに、外部に信号を伝達する部材が接合される。金属層は、絶縁基板の上面に位置するとともに、第１方向に延びた第１金属層と、第１金属層と連続して、溝部の内面に位置した第２金属層とを有する。溝部は、絶縁基板の上面と交差する第１領域と、該第１領域の下方に位置するとともに第１領域と接続する第２領域と、を有している。上面視において、第２領域の第１方向と直交する第２方向における幅は、第１領域の幅よりも小さい。
本発明の一実施形態に係る半導体パッケージは、基板と、枠体と、上述した絶縁基体を備えている。基板は、上面に半導体素子が実装される実装領域を有する。枠体は、基板の実装領域を取り囲んで位置している。上述した絶縁基体は、枠体に取り付けられている。
本発明の一実施形態に係る半導体装置は、上述した半導体パッケージと、半導体素子と、蓋体とを備えている。半導体素子は、半導体パッケージの実装領域に実装されている。蓋体は、半導体素子を覆って、半導体パッケージの枠体の上端に接合されている。
本発明の一実施形態に係る半導体装置の斜視図である。 図１に示した本発明の一実施形態に係る半導体装置のうち、Ａの拡大図である。 本発明の一実施形態に係る半導体パッケージを示す上面からの斜視図である。 本発明の一実施形態に係る半導体パッケージの上面からの平面図である。 図４に示した本発明の一実施形態に係る半導体パッケージの、Ｂ－Ｂ線での断面図である。 本発明の一実施形態に係る半導体パッケージの分解斜視図である。 本発明の一実施形態に係る絶縁基体の上面からの斜視図である。 本発明の一実施形態に係る絶縁基体の下面からの斜視図である。 本発明の一実施形態に係る絶縁基体（接合材なし）の上面からの斜視図である。 本発明の他の実施形態に係る絶縁基体の上面からの斜視図である。 本発明の他の実施形態に係る絶縁基体（接合材なし）の上面からの斜視図である。
本発明の実施形態に係る半導体装置は、後述する半導体パッケージおよび絶縁基体を備えている。絶縁基体は、半導体装置および半導体パッケージにおいて、例えば、半導体素子と外部回路とを電気的に接続して、電気信号を伝送するとともに入出力するための入出力端子として使用される。図１は、本発明の一実施形態に係る半導体装置の斜視図である。図１では、蓋体は取り外した状態で示している。また、図２は、図１に示した本発明の一実施形態に係る半導体装置のうち、Ａの拡大図である。以下、本発明の実施形態に係る半導体装置、半導体パッケージおよび絶縁基体について、図面を参照しながら説明する。
＜半導体装置の構成＞
図１は本発明の一実施形態に係る半導体装置１００の上面からの斜視図を示している。この図において、半導体装置１００は、本発明の実施形態に係る半導体パッケージ１０、半導体素子１１および蓋体１２を備えている。
半導体素子１１は、たとえばレーザーダイオード（ＬＤ：Laser Diode）である。半導
体素子１１は、フォトダイオード（ＰＤ：Photo Diode）等であってもよい。ＬＤの場合
には、枠体７に絶縁基体１を取り付ける貫通孔７１以外に、貫通孔を設けて光ファイバを取り付けてもよい。
蓋体１２は、枠体７の上端に、半導体パッケージ１０の内部を覆うように接合される。蓋体１２は、平面視において、矩形状であり、大きさが５ｍｍ×５ｍｍ～４５ｍｍ×４５ｍｍで、高さが０．５ｍｍ～３ｍｍである。蓋体１２は、たとえば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、基板６を構成する金属部材を作製することができる。
＜半導体パッケージの構成＞
図３は、本発明の一実施形態に係る半導体パッケージを示す上面からの斜視図である。また、図４は、本発明の一実施形態に係る半導体パッケージの上面からの平面図である。また、図５は、図４に示した本発明の一実施形態に係る半導体パッケージの、Ｂ－Ｂ線での断面図である。そして、図６は、本発明の一実施形態に係る半導体パッケージの分解斜視図である。これらの図において、半導体パッケージ１０は、基板６、枠体７および上述した本発明の実施形態に係る絶縁基体１を備えている。
図３～図６に示すように、基板６は、平面視において、例えば矩形状である。基板６は、大きさ５ｍｍ×５ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．３ｍｍ～３ｍｍである。
基板６の上面を取り囲むように、枠体７が位置している。枠体７は、平面視において矩形状であり、大きさが５ｍｍ×５ｍｍ～４５ｍｍ×４５ｍｍで、高さが３ｍｍ～１０ｍｍである。また、厚みは０．５ｍｍ～３ｍｍである。枠体７の外縁は、平面視において、基板６よりも小さい。このことによって、後述する絶縁基体１が基板６に強固に固定しやすくなる。
基板６、枠体７は、たとえば、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金、たとえば銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、基板６を構成する金属部材を作製することができる。
図６に示すように、枠体７の側壁部には貫通孔７１が位置している。貫通孔７１には、後述する絶縁基体１が挿入固定されている。つまり、半導体パッケージ１０において、絶縁基体１は、入出力端子として使用される。
＜絶縁基体の構成＞
図７は、本発明の一実施形態に係る絶縁基体の上面からの斜視図である。また、図８は、本発明の一実施形態に係る絶縁基体の下面からの斜視図である。また、図９は、本発明の一実施形態に係る絶縁基体（接合材なし）の上面からの斜視図である。また、図１０は、本発明の他の実施形態に係る絶縁基体の上面からの斜視図である。そして、図１１は、本発明の他の実施形態に係る絶縁基体（接合材なし）の上面からの斜視図である。図９、図１０および図１１においては、説明の便宜上リード端子５を省略している。これらの図において、絶縁基体１は、絶縁基板２、金属層３、接合材４、リード端子５を備えている。また、図１０および図１１に示すように、他の実施形態に係る絶縁基体１としては、上述した構成に加えて、絶縁基板２の上面に立壁部８を有していてもよい。
図７および図８に示すように、絶縁基板２は、複数の誘電体からなる第１絶縁層２２および第２絶縁層２３が積層されてなる。絶縁基板２は、たとえば平面視において、矩形状であり、大きさが２ｍｍ×２ｍｍ～２０ｍｍ×２０ｍｍで、高さが０．５ｍｍ～５ｍｍである。絶縁基板２を構成する絶縁層の各層は、誘電体材料からなる。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
絶縁基板２の上面（リード端子５が接合される面）から側面にかけては、溝部２１が位置している。溝部２１は、側面視において、たとえば矩形状であり、大きさが０．３ｍｍ×０．３ｍｍ～４ｍｍ×４ｍｍである。溝部２１は、平面視において、たとえば深さが０．３ｍｍ～４ｍｍである。
溝部２１は、一部の内壁が突出した突出部２１１を有している。突出部２１１は、上面視において、溝部２１の幅の５％～７０％突出している。突出部２１１は、溝部２１の幅の５％以上突出していることによって、より接合材４が突出部２１１からリード端子５側に溜まりやすくなる。また、突出部２１１は、溝部２１の幅の７０％を超えて突出していないことによって、接合材４が突出部２１１から第２絶縁層２３側にも溜めることができる。その結果、突出部２１１は、接合材４を突出部２１１からリード端子５側に溜めることができるとともに、リード端子５付近に余分な接合材４を溜めることを抑制することができる。
突出部２１１は、溝部２１において、第１絶縁層２２の側壁（溝部が位置している側壁）の積層方向（第２絶縁層２３からリード端子５の方向）の中間よりも下方に位置している。突出部２１１が、中間よりも下方に位置していることによって、後述するリード端子５に近い、突出部２１１よりリード端子５側の溝部２１の箇所に接合材４をより多く溜めやすくすることができるとともに、リード端子５に遠い、突出部２１１より第２絶縁層２３側の溝部２１の箇所に接合材４をより少なくすることができる。さらに、突出部２１１よりリード端子５側の接合材４と連続するように溜めやすくすることができる。
また、突出部２１１は、第１絶縁層２２の側壁を側面視して、溝部２１の内壁（絶縁基板２の上面に対して直交する方向の壁部）の一方ではなく、両方の内壁同士が突出する。また、図５に示す溝部２１の断面視において、溝部２１の内壁から第１絶縁層２２の側壁の方向に連続して突出している。また、突出部２１１は、溝部２１において、溝部２１の内壁に直交する方向における高さが、同じ高さで溝部２１の内壁に沿って連続するように全てが突出している。
なお、突出部２１１は、第１絶縁層２２の側壁を側面視において、溝部２１の両方の内壁同士が同じ上述の高さで突出している。このことによって、突出部２１１からリード端子５側の溝部２１の箇所において、リード端子５の両端側（溝部２１の内壁側）に接合材４を均等、かつより多く設けることができる。このため、上述のリード端子５の両端側において、接合材４を介したリード端子５と金属層３との接合強度を向上させることができる。また、リード端子５に外部からの力が加えられる際に、リード端子５と金属層３との接合部に作用する力を接合材４によって拘束することができる。その結果、本発明の一実施形態に係る絶縁基体１は、絶縁基板２にクラックおよび割れが生じるおそれを低減することができる。
絶縁基板２は、下面（絶縁基板２の上面に対向する面）に接地導体が位置していてもよい。接地導体は、たとえば平面視において、矩形状であり、大きさが２ｍｍ×２ｍｍ～２０ｍｍ×２０ｍｍである。また、接地導体は、たとえば、タングステン、モリブデン、マンガン、ニッケルおよび金などの金属材料から成っている。
図９に示すように、絶縁基板２の上面、つまり第１絶縁層２２の上面から溝部２１の内壁にかけて、金属層３が位置している。この金属層３は、絶縁基板２の上面に、電気信号を伝達する線路導体である第１金属層３１と、溝部２１の内壁に位置している第２金属層３２とを有している。第１金属層３１は、溝部２１の上側（リード端子５側）の端部から、溝部２１が位置している第１絶縁層２２の側壁と対向する他方の側壁の方向に延びるように位置している。第１金属層３１と第２金属層３２とは、連続的に位置している。金属層３は、たとえば、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料から成り、第１絶縁層２２の表面にメタライズ層やめっき層等の形態で同時焼成されたり、金属めっきされたりしてなる。
第１金属層３１は、少なくとも絶縁基板２の下面または第１絶縁層２２と第２絶縁層２３との間に接地導体が位置している場合には、各層の接地導体と重なるように位置している。このような構成であることにより、第１金属層３１と各層の接地導体は、ストリップライン構造となり、高周波信号の伝送を円滑に行なうことができる。
また、溝部２１は、内壁に第２金属層３２が位置している。第２金属層３２は、第１金属層３１と連続して位置している。第２金属層３２は、例えば溝部２１の内壁の全部に位置している。また、第２金属層３２は、たとえば、金、銀、銅、ニッケル、タングステン、モリブデンおよびマンガンなどの金属材料から成り、第１金属層３１と同様に、溝部２１の内壁にメタライズ層やめっき層等の形態で同時焼成されたり、金属めっきされたりしてなる。
図１０に示すように、金属層３の表面には接合材４が位置している。接合材４は、後述するリード端子５を、金属層３を介して絶縁基板２の上面に接合固定する。接合材４は、第１金属層３１の表面に位置して、リード端子５を第１金属層３１に接合固定する第１接合材４１と、溝部２１の内壁の第２金属層３２を介して位置した第２接合材４２とを有している。接合材４は、第１接合材４１と第２接合材４２とが連続するように位置している
。接合材４は、例えば、銀ろうから成る。他にも、りん銅ろう、アルミマグネシウムろう等から成っていてもよい。
第１接合材４１は、第１金属層３１の表面に位置している。リード端子５は、第１接合材４１に接合固定される。
第２接合材４２は、溝部２１の突出部２１１と、リード端子５との間に位置している。また、第２接合材４２は、突出部２１１とリード端子５との間の他にも、突出部２１１の下方にも位置している。つまり、突出部２１１と、第２絶縁層２３との間に位置した第２金属層３２に位置している。この場合には、第２接合材４２は、溝部２１の内壁において、突出部２１１の上側（リード端子５側）に、突出部２１１の下側（第２絶縁層２３側）よりも多く位置している。このことによって、突出部２１１と第２絶縁層２３との間に位置した第２金属層３２に余分な接合材４が溜り、接合することがない。また、接合材４が突出部２１１とリード端子５との間に位置した第２金属層３２に溜められて、リード端子５を接合固定することにより、リード端子５と金属層３との接合強度を向上させることができる。
第２接合材４２が、突出部２１１と第２絶縁層２３との間に位置した第２金属層３２に多く溜まると、第２絶縁層２３と第２接合材４２との熱膨張係数差によって、熱が加わった際に、突出部２１１を含む第２絶縁層２３にクラックおよび割れが生じるおそれがある。突出部２１１があることによって、接合材４を介したリード端子５と第２金属層３２との接合強度を向上させるために、接合材４の量を多くしたとしても、突出部２１１と第２絶縁層２３との間に位置した第２金属層３２に流れて固定される接合材４の量を少なく保つことができる。加えて、突出部２１１とリード端子５との間に位置した第２金属層３２に流れて固定される接合材４の量を多く保つことができる。
以上のような構成であることによって、本発明の実施形態に係る絶縁基体１は、絶縁基板２とリード端子５との接合強度を向上させることができるとともに、絶縁基板２にクラックや割れが生じる可能性を低減することができる。これは、リード端子５と絶縁基板２に位置した溝部２１の突出部２１１との間に接合材４が溜まりやすくなるためである。また、突出部２１１が有ることによって、突出部２１より下側に溜められる接合材４の量を少なくすることができる。このため、接合材４がリード端子５の周囲に溜まりやすくなる。つまり、リード端子５の絶縁基板２に対する接合強度が向上し、リード端子５に加えられる外部からの力に起因してリード端子５と金属層３との接合部に作用する応力を低減することができる。その結果、絶縁基板２にクラックおよび割れが生じる可能性を低減する。ひいては、安定した信号伝送を行なうことができる。
溝部２１は、第１絶縁層２２のみに位置している。この場合には、第２絶縁層の側面に溝は設けられていない。このことによって、絶縁基板２としての剛性を保つことができる。
第２金属層３２は、上面視において、溝部２１と重なる位置の第２絶縁層２３の上面には設けられていない。つまり、上面視において、第２絶縁層２３の上面は露出している。このことによって、第２絶縁層２３は、第２金属層３２および第２接合材４２との間の熱膨張係数差による応力の負荷がかからない。よって、第２絶縁層２３にクラックおよび割れが生じるおそれを低減することができる。
溝部２１の幅は、上面視において、第１金属層３１の幅よりも小さい。このことによって、接合材４は、リード端子５の第１金属層３１と対向する面と溝部２１の内壁によって取り囲まれる空間に溜められることによりに、より強固にリード端子５を金属層３に固定
することができる。
図１０および図１１に示すように、絶縁基体１は、第１絶縁層２２の上面に立壁部８が位置していてもよい。立壁部８が位置していることによって、信号を伝送する第１金属層３１を外部から保護することができる。また、この場合には、立壁部８の上面が後述する枠体７と接合される。特に、枠体７が金属材料から成り、絶縁基体１がセラミック材料から成る場合には、互いの熱膨張係数差によって応力が生じる。このとき、絶縁基体１に負荷がかかったとしても、第１金属層３１に影響を及ぼしにくくすることができるとともに、第１金属層３１と枠体７との絶縁性を維持することができる。
立壁部８は、例えば、誘電体材料からなる。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。立壁部８は、絶縁基板２と一体的に形成されているのがよい。一体的に形成されていることによって、接合するための接合材等が不要であるため、工程の簡略化および薄型化を可能とすることができる。また、絶縁基板２、接合材および立壁部８との間の熱膨張係数差による応力が生じることもないため、絶縁基板２および立壁部８への応力の負荷を低減させることができる。
＜絶縁基体の製造方法＞
絶縁基板２は、たとえば複数の第１絶縁層２２および第２絶縁層２３が酸化アルミニウム焼結体からなる場合であれば、次のようにして製作される。まず、酸化アルミニウムからなる原料粉末に適当な有機バインダおよび溶剤等を添加混合してスラリーを作製する。次に、スラリーをドクターブレード法等の成形法でシート状に成形することにより複数枚のセラミックグリーンシートを作製する。そして、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とする。このとき、一番上方に位置するグリーンシートの一部に溝部２１になる溝が形成されている。その後、複数のセラミックグリーンシートを積層して、圧着する。
次に、金属層３（第１金属層３１、第２金属層３２）および各層の上面に位置している接地導体は、たとえば、タングステンやモリブデン、マンガン等の高融点の金属からなるメタライズ層からなる場合であれば、次のようにして形成することができる。すなわち、まず高融点の金属の粉末を有機溶剤およびバインダとともによく混ざるように練って作製した金属ペーストを、第１絶縁層２２および第２絶縁層２３の上面となるセラミックグリーンシートの所定部位にスクリーン印刷等の方法で印刷する。その後、これらを積層されたセラミックグリーンシートとともに、還元雰囲気中において約１６００℃の温度で焼成することによって絶縁基板２を作製することができる。
以上の工程によって、絶縁基板２の上面や内部、つまり絶縁層の間にメタライズ層が金属層および各層の上面に位置した接地導体として被着される。
以上、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更等が可能である。さらに、特許請求の範囲に属する変更等は全て本発明の範囲内のものである。
１ 絶縁基体
２ 絶縁基板
２１ 溝部
２１１ 突出部
２２ 第１絶縁層
２３ 第２絶縁層
２４ 接地導体層
３ 金属層
３１ 第１金属層
３２ 第２金属層
４ 接合材
４１ 第１接合材
４２ 第２接合材
５ リード端子
６ 基板
６１ 実装領域
７ 枠体
７１ 貫通孔
８ 立壁部
１０ 半導体パッケージ
１１ 半導体素子
１２ 蓋体
１００ 半導体装置

Claims (14)

  1. 上面と側面と前記上面から前記側面にかけて位置する溝部とを有する板状の絶縁基板と、
    前記絶縁基板に位置するとともに、外部に信号を伝達する部材が接合される金属層と、を備えており、
    前記金属層は、
    前記絶縁基板の前記上面に位置するとともに、第１方向に延びた第１金属層と、
    前記第１金属層と連続して、前記溝部の内面に位置した第２金属層と、を有しており、
    前記溝部は、前記絶縁基板の前記上面と交差する第１領域と、該第１領域の下方に位置するとともに前記第１領域と接続する第２領域と、を有しており、
    上面視において、前記第２領域の前記第１方向と直交する第２方向における幅は、前記第１領域の幅よりも小さいことを特徴とする絶縁基体。
  2. 前記溝部は、前記第２領域よりも下方に位置するとともに前記第２領域と接続する第３領域を更に有しており、
    上面視において、前記第２領域の前記第２方向における幅は、前記第３領域の前記第２方向における幅よりも小さいことを特徴とする請求項１に記載の絶縁基体。
  3. 前記第２領域は、側面視において、前記絶縁基板の上下方向における前記溝部の長さの中間よりも下方に位置していることを特徴とする請求項１または請求項２に記載の絶縁基体。
  4. 前記第２領域は、前記溝部の内面に位置する突出部を有しており、
    側面視において、前記突出部は、前記溝部の前記内面の対向面側に突出していることを特徴とする請求項１～３のいずれか１つに記載の絶縁基体。
  5. 前記突出部は、上面視において、前記溝部の幅の５％～７０％突出していることを特徴とする請求項４に記載の絶縁基体。
  6. 上面視において、前記突出部は、前記溝部の前記内面に沿って連続して突出していることを特徴とする請求項４または請求項５に記載の絶縁基体。
  7. 上面視において、前記突出部の前記第２方向における幅は、前記溝部の両端に位置する第１金属層の幅よりも大きいことを特徴とする請求項４～６のいずれか１つに記載の絶縁基体。
  8. 前記絶縁基板は、複数の絶縁層が積層されているとともに、
    前記複数の絶縁層は、上面に前記第１金属層が位置した第１絶縁層と、
    前記第１絶縁層の下面に位置した第２絶縁層とを有しており、
    前記溝部は前記第１絶縁層のみに位置していることを特徴とする請求項１～７のいずれか１つに記載の絶縁基体。
  9. 前記第２金属層は、前記溝部の内面の全部に位置していることを特徴とする請求項１～８のいずれか１つに記載の絶縁基体。
  10. 上面視において、前記溝部の前記第２方向における幅は、前記第１金属層の前記第２方向における幅よりも小さいことを特徴する請求項１～９のいずれか１つに記載の絶縁基体。
  11. 上面視における前記第１金属層の前記溝部が位置する端部において、前記溝部の前記第２方向における幅は、前記溝部の両端に位置する第１金属層の前記第２方向における幅よりも大きいことを特徴とする請求項１～１０のいずれか１つに記載の絶縁基体。
  12. 前記第１金属層の上面に位置した、第１接合材と、
    前記第１接合材と連続して、前記第２金属層の上面に位置した第２接合材とを更に有していることを特徴とする請求項１～１１のいずれか１つに記載の絶縁基体。
  13. 上面に半導体素子が実装される実装領域を有する基板と、
    前記基板の前記実装領域を取り囲んで位置した枠体と、
    前記枠体に取り付けられた請求項１～１２のいずれか１つに記載の絶縁基体とを備えていることを特徴とする半導体パッケージ。
  14. 請求項１３に記載の半導体パッケージと、
    前記半導体パッケージの前記実装領域に実装された半導体素子と、
    前記半導体素子を覆って、前記半導体パッケージの前記枠体の上端に接合された蓋体とを備えていることを特徴とする半導体装置。
JP2021006525A 2017-02-23 2021-01-19 絶縁基体、半導体パッケージおよび半導体装置 Active JP7007502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022000784A JP7350902B2 (ja) 2017-02-23 2022-01-06 絶縁基体、半導体パッケージおよび半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017031899 2017-02-23
JP2017031899 2017-02-23

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019501252A Division JP6829303B2 (ja) 2017-02-23 2018-02-14 絶縁基体、半導体パッケージおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022000784A Division JP7350902B2 (ja) 2017-02-23 2022-01-06 絶縁基体、半導体パッケージおよび半導体装置

Publications (3)

Publication Number Publication Date
JP2021064812A JP2021064812A (ja) 2021-04-22
JP2021064812A5 JP2021064812A5 (ja) 2021-11-11
JP7007502B2 true JP7007502B2 (ja) 2022-01-24

Family

ID=63252569

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2019501252A Active JP6829303B2 (ja) 2017-02-23 2018-02-14 絶縁基体、半導体パッケージおよび半導体装置
JP2021006525A Active JP7007502B2 (ja) 2017-02-23 2021-01-19 絶縁基体、半導体パッケージおよび半導体装置
JP2022000784A Active JP7350902B2 (ja) 2017-02-23 2022-01-06 絶縁基体、半導体パッケージおよび半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019501252A Active JP6829303B2 (ja) 2017-02-23 2018-02-14 絶縁基体、半導体パッケージおよび半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022000784A Active JP7350902B2 (ja) 2017-02-23 2022-01-06 絶縁基体、半導体パッケージおよび半導体装置

Country Status (5)

Country Link
US (2) US11335613B2 (ja)
EP (1) EP3588549A4 (ja)
JP (3) JP6829303B2 (ja)
CN (1) CN110337718B (ja)
WO (1) WO2018155282A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113937613A (zh) * 2021-09-22 2022-01-14 中国电子科技集团公司第十一研究所 一种星载泵浦ld强化组件及激光器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289960A (ja) 2001-03-27 2002-10-04 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006179839A (ja) 2004-11-29 2006-07-06 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2009158511A (ja) 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc 入出力端子及び半導体素子収納用パッケージ
JP2012222079A (ja) 2011-04-06 2012-11-12 Kyocera Corp 端子構造体、電子部品収納用パッケージおよび電子装置
WO2015046292A1 (ja) 2013-09-25 2015-04-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294667A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 半導体パッケージおよびその製造方法
JP2002141596A (ja) * 2000-10-31 2002-05-17 Kyocera Corp 光半導体素子収納用パッケージ
JP3619473B2 (ja) * 2001-06-25 2005-02-09 京セラ株式会社 半導体素子収納用パッケージ
JP2004228532A (ja) * 2003-01-27 2004-08-12 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004296577A (ja) * 2003-03-26 2004-10-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP5241562B2 (ja) * 2009-02-25 2013-07-17 京セラ株式会社 接続装置、フレキシブル基板付き半導体素子収納用パッケージ、およびフレキシブル基板付き半導体装置
EP2634797B1 (en) * 2010-10-27 2019-05-08 Kyocera Corporation Wiring board
JP5518260B2 (ja) * 2011-05-31 2014-06-11 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
US9596747B2 (en) * 2011-07-22 2017-03-14 Kyocera Corporation Wiring substrate and electronic device
WO2013015216A1 (ja) * 2011-07-26 2013-01-31 京セラ株式会社 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
JP2015103619A (ja) * 2013-11-22 2015-06-04 京セラ株式会社 素子収納用パッケージおよび実装構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289960A (ja) 2001-03-27 2002-10-04 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006179839A (ja) 2004-11-29 2006-07-06 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP2009158511A (ja) 2007-12-25 2009-07-16 Sumitomo Metal Electronics Devices Inc 入出力端子及び半導体素子収納用パッケージ
JP2012222079A (ja) 2011-04-06 2012-11-12 Kyocera Corp 端子構造体、電子部品収納用パッケージおよび電子装置
WO2015046292A1 (ja) 2013-09-25 2015-04-02 京セラ株式会社 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
CN110337718A (zh) 2019-10-15
JP7350902B2 (ja) 2023-09-26
US11335613B2 (en) 2022-05-17
EP3588549A4 (en) 2020-12-02
JP2021064812A (ja) 2021-04-22
US11901247B2 (en) 2024-02-13
US20200058578A1 (en) 2020-02-20
CN110337718B (zh) 2023-06-16
JP2022046748A (ja) 2022-03-23
JPWO2018155282A1 (ja) 2019-12-12
WO2018155282A1 (ja) 2018-08-30
JP6829303B2 (ja) 2021-02-10
US20220238400A1 (en) 2022-07-28
EP3588549A1 (en) 2020-01-01

Similar Documents

Publication Publication Date Title
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP7025504B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP6633656B2 (ja) 配線基板、光半導体素子パッケージおよび光半導体装置
JP7021041B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP7007502B2 (ja) 絶縁基体、半導体パッケージおよび半導体装置
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP2015103619A (ja) 素子収納用パッケージおよび実装構造体
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP7254011B2 (ja) 配線基体、半導体素子収納用パッケージ、および半導体装置
WO2020218608A1 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP7230251B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP5725886B2 (ja) 素子収納用パッケージおよび実装構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220106

R150 Certificate of patent or registration of utility model

Ref document number: 7007502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150