JP6998991B2 - 情報処理用方法及び装置 - Google Patents
情報処理用方法及び装置 Download PDFInfo
- Publication number
- JP6998991B2 JP6998991B2 JP2020096666A JP2020096666A JP6998991B2 JP 6998991 B2 JP6998991 B2 JP 6998991B2 JP 2020096666 A JP2020096666 A JP 2020096666A JP 2020096666 A JP2020096666 A JP 2020096666A JP 6998991 B2 JP6998991 B2 JP 6998991B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- information
- configuration
- register set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 42
- 238000003672 processing method Methods 0.000 title description 20
- 238000012546 transfer Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 30
- 238000012790 confirmation Methods 0.000 claims description 26
- 230000004044 response Effects 0.000 claims description 13
- 230000004913 activation Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 12
- 238000012545 processing Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000013473 artificial intelligence Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000013528 artificial neural network Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
- G06F9/3881—Arrangements for communication of instructions and data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
Description
Claims (13)
- 情報処理用方法であって、
取得された命令の命令オペコードに基づき、レジスタ選択情報、ベースアドレス情報及び読み取り対象データ長を含む専用命令を含む前記命令の命令タイプを確定することと、前記命令が専用命令であると判定されたことに応答し、前記専用命令を事前設置された演算装置に送信し、前記演算装置は、
前記レジスタ選択情報に基づいて事前設置されたコンフィギュレーションレジスタセットからコンフィギュレーションレジスタセットを選択して目標コンフィギュレーションレジスタセットとすることと、
前記ベースアドレス情報及び前記読み取り対象データ長に基づき、前記目標コンフィギュレーションレジスタセットからコンフィギュレーション情報を読み出すことと、
前記コンフィギュレーション情報に対して事前設定された演算を実行することと、
を含む演算ステップを実行することと、を備える情報処理用方法。 - 命令タイプにはさらに、事前設置されたレジスタセットからレジスタを確定するための第1のレジスタ確定情報、第2のレジスタ確定情報及び第3のレジスタ確定情報を含む汎用命令が含まれ、
前記方法はさらに、前記命令が汎用命令であると判定されたことに応答し、
前記第1のレジスタ確定情報により確定されたレジスタにおけるデータを取得して第1のオペランドとすることと、
前記第2のレジスタ確定情報により確定されたレジスタにおけるデータを取得して第2のオペランドとすることと、
前記第1のオペランドおよび前記第2のオペランドに対して事前設定された操作を行って操作結果を取得することと、
前記操作結果を前記第3のレジスタ確定情報により確定されたレジスタに格納することと、
を備える操作ステップを実行することを備える請求項1に記載の方法。 - 命令を取得する前に、前記方法はさらに、事前設定されたコンフィギュレーション情報を事前設置されたメモリに記憶する、請求項1に記載の方法。
- 前記方法はさらに、
DMAコントローラの、転送対象データを示すためのデータ転送コンフィギュレーション情報を設定することと、
起動命令を前記DMAコントローラに送信することであって、それによって、前記DMAコントローラが起動命令を受信した後、前記データ転送コンフィギュレーション情報に基づいて前記メモリに記憶されたコンフィギュレーション情報を前記コンフィギュレーションレジスタセットに転送するデータ転送ステップを実行することと、
を備える請求項3に記載の方法。 - 前記データ転送コンフィギュレーション情報に基づいて前記メモリに記憶されたコンフィギュレーション情報を前記コンフィギュレーションレジスタセットに転送することは、
前記コンフィギュレーションレジスタセットの状態を確定することと、
確定された状態に基づいて前記メモリからコンフィギュレーション情報を前記コンフィギュレーションレジスタセットに転送することと、
を備える請求項4に記載の方法。 - 情報処理用装置と演算装置とを備える情報処理システムであって、
取得された命令の命令オペコードに基づき、レジスタ選択情報、ベースアドレス情報及び読み取り対象データ長を含む専用命令を含む前記命令の命令タイプを確定するように構成される確定手段と、
前記命令が専用命令であると判定されたことに応答し、前記専用命令を事前設置された演算装置に送信するように構成される演算手段と、
前記専用命令を受信したことに応答して、
前記レジスタ選択情報に基づいて事前設置されたコンフィギュレーションレジスタセットからコンフィギュレーションレジスタセットを選択して目標コンフィギュレーションレジスタセットとすることと、
前記ベースアドレス情報及び前記読み取り対象データ長に基づき、前記目標コンフィギュレーションレジスタセットからコンフィギュレーション情報を読み出すことと、
前記コンフィギュレーション情報に対して事前設定された演算を実行することと、を含む演算ステップを実行するように構成される前記演算装置と、を備える情報処理システム。 - 命令タイプにはさらに汎用命令が含まれ、汎用命令は事前設置されたレジスタセットからレジスタを確定するための第1のレジスタ確定情報、第2のレジスタ確定情報及び第3のレジスタ確定情報を含み、
前記情報処理用装置はさらに、前記命令が汎用命令であると判定されたことに応答し、
前記第1のレジスタ確定情報により確定されたレジスタにおけるデータを取得して第1のオペランドとすることと、
前記第2のレジスタ確定情報により確定されたレジスタにおけるデータを取得して第2のオペランドとすることと、
前記第1のオペランドおよび前記第2のオペランドに対して事前設定された操作を行って操作結果を取得することと、
前記操作結果を前記第3のレジスタ確定情報により確定されたレジスタに格納することと
を備える操作ステップを実行するように構成される操作手段を備える、
請求項6に記載の情報処理システム。 - 前記情報処理用装置は、事前設定されたコンフィギュレーション情報を事前設置されたメモリに記憶するように構成される記憶手段をさらに備える請求項6に記載の情報処理システム。
- 前記情報処理用装置はさらに、
DMAコントローラの、転送対象データを示すためのデータ転送コンフィギュレーション情報を設定するように構成される設定手段と、
起動命令を前記DMAコントローラに送信するように構成される起動手段であって、それによって、前記DMAコントローラが起動命令を受信した後、事前設定されたデータ転送ステップを実行する、起動手段と、を備え、
前記DMAコントローラは、前記データ転送コンフィギュレーション情報に基づいて前記メモリに記憶されたコンフィギュレーション情報を前記コンフィギュレーションレジスタセットに転送するように構成される転送手段を備える、請求項8に記載の情報処理システム。 - 前記転送手段はさらに、
前記コンフィギュレーションレジスタセットの状態を確定することと、
確定された状態に基づいて前記メモリから前記コンフィギュレーション情報を前記コンフィギュレーションレジスタセットに転送することと、を実行するように構成される請求項9に記載の情報処理システム。 - 1つまたは複数のプロセッサと、
1つまたは複数のプログラムが記憶される記憶装置と、を備える端末であって、
前記1つまたは複数のプログラムが前記1つまたは複数のプロセッサによって実行される場合、前記1つまたは複数のプロセッサに請求項1~5のいずれか1項に記載の方法を実現させる端末。 - コンピュータプログラムが記憶されるコンピュータ可読媒体であって、
前記プログラムがプロセッサによって実行される時、請求項1~5のいずれか1項に記載の方法を実現するコンピュータ可読媒体。 - コンピュータプログラムであって、
前記コンピュータプログラムがプロセッサにより実行されると、請求項1~5のいずれか1項に記載の方法を実現する、コンピュータプログラム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911402401.9A CN111158756B (zh) | 2019-12-31 | 2019-12-31 | 用于处理信息的方法和装置 |
CN201911402401.9 | 2019-12-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021111313A JP2021111313A (ja) | 2021-08-02 |
JP6998991B2 true JP6998991B2 (ja) | 2022-01-18 |
Family
ID=70559410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020096666A Active JP6998991B2 (ja) | 2019-12-31 | 2020-06-03 | 情報処理用方法及び装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11016769B1 (ja) |
JP (1) | JP6998991B2 (ja) |
CN (1) | CN111158756B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112633505B (zh) * | 2020-12-24 | 2022-05-27 | 苏州浪潮智能科技有限公司 | 一种基于risc-v的人工智能推理方法和*** |
CN113138800B (zh) * | 2021-03-25 | 2023-05-09 | 沐曦集成电路(上海)有限公司 | 定长指令集的编解码方法及计算*** |
CN116126252B (zh) * | 2023-04-11 | 2023-08-08 | 南京砺算科技有限公司 | 数据加载方法及图形处理器、计算机可读存储介质 |
CN117193861B (zh) * | 2023-11-07 | 2024-03-15 | 芯来智融半导体科技(上海)有限公司 | 指令处理方法、装置、计算机设备和存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000250895A (ja) | 1999-03-01 | 2000-09-14 | Sanyo Electric Co Ltd | データ処理装置 |
JP2008530689A (ja) | 2005-02-09 | 2008-08-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 効率的なデジタル信号処理に適用するデータプロセッサとその方法 |
US20180046903A1 (en) | 2016-08-12 | 2018-02-15 | DeePhi Technology Co., Ltd. | Deep processing unit (dpu) for implementing an artificial neural network (ann) |
CN109857460A (zh) | 2019-02-20 | 2019-06-07 | 南京华捷艾米软件科技有限公司 | 基于risc-v架构的矩阵卷积计算方法、接口、协处理器及*** |
CN110502278A (zh) | 2019-07-24 | 2019-11-26 | 福州瑞芯微电子股份有限公司 | 基于RiscV扩展指令的神经网络协处理器及其协处理方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5761524A (en) * | 1996-03-15 | 1998-06-02 | Renditon, Inc. | Method and apparatus for performing and operation multiple times in response to a single instruction |
US6128728A (en) * | 1997-08-01 | 2000-10-03 | Micron Technology, Inc. | Virtual shadow registers and virtual register windows |
GB2402763B (en) | 2003-06-13 | 2006-03-01 | Advanced Risc Mach Ltd | Data access program instruction encoding |
US8484441B2 (en) * | 2004-03-31 | 2013-07-09 | Icera Inc. | Apparatus and method for separate asymmetric control processing and data path processing in a configurable dual path processor that supports instructions having different bit widths |
JP2006011924A (ja) * | 2004-06-28 | 2006-01-12 | Fujitsu Ltd | 再構成可能演算装置および半導体装置 |
JP6308095B2 (ja) * | 2014-10-08 | 2018-04-11 | 富士通株式会社 | 演算回路及び演算回路の制御方法 |
KR102270789B1 (ko) * | 2014-12-10 | 2021-06-29 | 삼성전자주식회사 | 프로세서 및 프로세서의 명령어 처리 방법 |
CN106557442B (zh) * | 2015-09-28 | 2019-05-21 | 北京兆易创新科技股份有限公司 | 一种芯片*** |
CN105426274B (zh) * | 2015-11-13 | 2018-12-25 | 上海交通大学 | 一种容软错误的粗粒度可重构阵列 |
CN111857820B (zh) * | 2016-04-26 | 2024-05-07 | 中科寒武纪科技股份有限公司 | 一种用于执行矩阵加/减运算的装置和方法 |
CN106775579B (zh) * | 2016-11-29 | 2019-06-04 | 北京时代民芯科技有限公司 | 基于可配置技术的浮点运算加速单元 |
US10409615B2 (en) * | 2017-06-19 | 2019-09-10 | The Regents Of The University Of Michigan | Configurable arithmetic unit |
CN107562549B (zh) * | 2017-08-21 | 2019-12-03 | 西安电子科技大学 | 基于片上总线和共享内存的异构众核asip架构 |
US10747286B2 (en) * | 2018-06-11 | 2020-08-18 | Intel Corporation | Dynamic power budget allocation in multi-processor system |
CN110390385B (zh) * | 2019-06-28 | 2021-09-28 | 东南大学 | 一种基于bnrp的可配置并行通用卷积神经网络加速器 |
US11593156B2 (en) * | 2019-08-16 | 2023-02-28 | Red Hat, Inc. | Instruction offload to processor cores in attached memory |
-
2019
- 2019-12-31 CN CN201911402401.9A patent/CN111158756B/zh active Active
-
2020
- 2020-06-02 US US16/890,665 patent/US11016769B1/en active Active
- 2020-06-03 JP JP2020096666A patent/JP6998991B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000250895A (ja) | 1999-03-01 | 2000-09-14 | Sanyo Electric Co Ltd | データ処理装置 |
JP2008530689A (ja) | 2005-02-09 | 2008-08-07 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 効率的なデジタル信号処理に適用するデータプロセッサとその方法 |
US20180046903A1 (en) | 2016-08-12 | 2018-02-15 | DeePhi Technology Co., Ltd. | Deep processing unit (dpu) for implementing an artificial neural network (ann) |
CN109857460A (zh) | 2019-02-20 | 2019-06-07 | 南京华捷艾米软件科技有限公司 | 基于risc-v架构的矩阵卷积计算方法、接口、协处理器及*** |
CN110502278A (zh) | 2019-07-24 | 2019-11-26 | 福州瑞芯微电子股份有限公司 | 基于RiscV扩展指令的神经网络协处理器及其协处理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021111313A (ja) | 2021-08-02 |
CN111158756A (zh) | 2020-05-15 |
US11016769B1 (en) | 2021-05-25 |
CN111158756B (zh) | 2021-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6998991B2 (ja) | 情報処理用方法及び装置 | |
JP6124463B2 (ja) | 一方のアーキテクチャのコードモジュールが他方のアーキテクチャのライブラリモジュールを用いることを可能にするインターアーキテクチャ互換性モジュール | |
WO2017185396A1 (zh) | 一种用于执行矩阵加/减运算的装置和方法 | |
CN108369511A (zh) | 用于基于通道的跨步存储操作的指令和逻辑 | |
KR20160075669A (ko) | 하이브리드 프로세서 코어를 포함하는 시스템-온-칩(soc) | |
TW201729077A (zh) | 用於設置多重向量元素操作之指令及邏輯 | |
TW201723815A (zh) | 用於偶數與奇數向量取得操作之指令及邏輯 | |
CN110825435A (zh) | 用于处理数据的方法和装置 | |
US20220269622A1 (en) | Data processing methods, apparatuses, electronic devices and computer-readable storage media | |
US10031734B2 (en) | Device and method for generating application package | |
WO2023274135A1 (zh) | 一种数据的处理***、方法以及装置 | |
CN114924792A (zh) | 指令译码单元、指令执行单元及相关装置和方法 | |
CN111209231B (zh) | 数据处理方法、装置及相关产品 | |
CN111966399B (zh) | 指令处理方法、装置及相关产品 | |
KR102467544B1 (ko) | 연산 장치 및 그 조작 방법 | |
CN112306558A (zh) | 处理单元、处理器、处理***、电子设备和处理方法 | |
CN111210012A (zh) | 数据处理方法、装置及相关产品 | |
WO2020192587A1 (zh) | 人工智能计算装置及相关产品 | |
CN116991593B (zh) | 操作指令处理方法、装置、设备及存储介质 | |
CN115437603B (zh) | 用于生成随机数的方法及其相关产品 | |
CN111260045B (zh) | 译码器和原子指令解析方法 | |
CN111338694B (zh) | 运算方法、装置、计算机设备和存储介质 | |
CN111325331B (zh) | 运算方法、装置及相关产品 | |
CN111047027A (zh) | 运算方法、装置及相关产品 | |
CN112394998A (zh) | 运算方法、装置及相关产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200609 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6998991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |