JP6986066B2 - ノイズ除去回路 - Google Patents

ノイズ除去回路 Download PDF

Info

Publication number
JP6986066B2
JP6986066B2 JP2019509013A JP2019509013A JP6986066B2 JP 6986066 B2 JP6986066 B2 JP 6986066B2 JP 2019509013 A JP2019509013 A JP 2019509013A JP 2019509013 A JP2019509013 A JP 2019509013A JP 6986066 B2 JP6986066 B2 JP 6986066B2
Authority
JP
Japan
Prior art keywords
voltage
signal terminal
terminal
input signal
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019509013A
Other languages
English (en)
Other versions
JPWO2018180111A1 (ja
Inventor
隆 龍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of JPWO2018180111A1 publication Critical patent/JPWO2018180111A1/ja
Application granted granted Critical
Publication of JP6986066B2 publication Critical patent/JP6986066B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/24Frequency-independent attenuators

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

本開示は、ノイズ除去回路に関する。
ノイズ環境下において任意の電圧信号を検出する場合、入力信号の接地電位と信号検出回路の接地電位の間に発生したノイズが、信号検出回路の正負両入力信号端子に同位相・同振幅(コモン・モード・ノイズ)で重畳した場合でも、信号検出回路が入力信号を正しく検出する為に、オペアンプを用いた減算回路構成でコモン・モード・ノイズを除去する技術が開示されている。(例えば、特許文献1、2参照)。
米国特許第8803595号明細書 米国特許第5568561号明細書
しかしながら、特許文献1、2のオペアンプを用いた回路はフィードバック制御が行われることを前提とした減算回路構成であり、有限の回路遅延時間を持つオペアンプは、当然任意の周波数帯域以上では目標値に対してフィードバック制御を追従できず、フィードバック制御が外れ減算機能が果たせなくなることがある。このため、特許文献1、2の回路構成では高周波帯域において充分なコモン・モード・ノイズの除去効果が得られなくなるという課題がある。
本開示は、このような従来の課題を解決するものであり、シンプルな回路構成でコモン・モード・ノイズを効果的に除去できるノイズ除去回路を提供する事を目的とする。
上記目的を達成する為に、本開示の一態様に係るノイズ除去回路は、第1の入力信号端子と第2の入力信号端子との間の差電圧信号を、所定の比率で減衰させ、基準電圧端子の電圧を基準とする電圧信号に変換して出力信号端子に出力する減衰器の機能を有し、前記第1の入力信号端子および前記第2の入力信号端子と基準電圧端子との間に同相で入力されるノイズを、前記出力信号端子から出力される出力信号から除去するためのノイズ除去回路であって、一端が前記第1の入力信号端子に接続され、他端が前記出力信号端子に接続される第1の抵抗と、一端が前記出力信号端子と前記第1の抵抗の他端とを結ぶ経路に接続され、他端が前記基準電圧端子に接続される第2の抵抗と、前記基準電圧端子と前記第2の入力信号端子との差電圧を電流に変換し、前記出力信号端子に電流信号を出力する電圧−電流変換器と、を備えている事を特徴とする。
本開示により、シンプルな回路構成でコモン・モード・ノイズを効果的に除去できるノイズ除去回路が実現される。
図1は、実施の形態に係るノイズ除去回路の回路構成図である。 図2は、一般的なノイズ除去回路の一例を示す回路構成図である。 図3は、一般的なノイズ除去回路の別の一例を示す回路構成図である。 図4Aは、実施の形態に係る電圧−電流変換器の一例を示す回路構成図である。 図4Bは、実施の形態に係る電圧−電流変換器の別の一例を示す回路構成図である。
本願発明者による知見に基づいて、本開示の一態様の概要は以下のとおりである。
本開示の一形態にかかるノイズ除去回路は、第1の入力信号端子と第2の入力信号端子との間の差電圧信号を、所定の比率で減衰させ、基準電圧端子の電圧を基準とする電圧信号に変換して出力信号端子に出力する減衰器の機能を有し、前記第1の入力信号端子および前記第2の入力信号端子と基準電圧端子との間に同相で入力されるノイズを、前記出力信号端子から出力される出力信号から除去するためのノイズ除去回路であって、一端が前記第1の入力信号端子に接続され、他端が前記出力信号端子に接続される第1の抵抗と、一端が前記出力信号端子と前記第1の抵抗の他端とを結ぶ経路に接続され、他端が前記基準電圧端子に接続される第2の抵抗と、前記基準電圧端子と前記第2の入力信号端子との差電圧を電流に変換し、前記出力信号端子に電流信号を出力する電圧−電流変換器と、を備えている事を特徴とする。
これによれば、本開示のノイズ除去回路は、少なくとも2つの抵抗と電圧−電流変換器とで構成されたシンプルな回路構成であり、また、演算増幅器を用いていないため、高周波帯域で利得低下や位相ずれが起こりにくく、高周波帯域までコモン・モード・ノイズを充分に除去する事ができる。このように、本開示のノイズ除去回路によれば、シンプルな回路構成でコモン・モード・ノイズを効果的に除去できる。
また、前記電圧−電流変換器は、入力信号端子に出力信号が戻る負帰還ループが存在しなくてもよい。
本開示のノイズ除去回路には、発振の原因である負帰還ループが存在しないため、発振する危険性が少ない。従って、位相補償回路などが不要で、回路を単純化でき、半導体集積回路の場合はチップ面積を縮小できる。
また、前記第2の入力信号端子には第1の接地点の接地電位が印加され、前記基準電圧端子には第2の接地点の接地電位が印加され、前記電圧−電流変換器は、前記第2の入力信号端子に接続されることで前記第1の接地点の接地電位が印加される負極入力信号端子と、前記基準電圧端子に接続されることで前記第2の接地点の接地電位が印加される正極入力信号端子とを有していてもよい。
これによれば、第1の接地点の接地電位および第2の接地点の接地電位間に存在するノイズを出力信号端子から出力される出力信号から除去できる。また、電圧−電流変換器の相互コンダクタンスを、第2の抵抗の抵抗値に依存せず、第1の抵抗の抵抗値の逆数とすることができる。具体的には、本開示のノイズ除去回路では、ノイズ成分を除去する条件に第2の抵抗が含まれないが、入出力電圧利得は、第1の抵抗の抵抗値と第2の抵抗の抵抗値との比で変えることができる。従って、第1の抵抗の抵抗値を一定にして第2の抵抗の抵抗値を変えることで入出力信号の入出力電圧利得、すなわち減衰比(所定の比率)を変えるときに、電圧−電流変換器の相互コンダクタンスを第1の抵抗の抵抗値の逆数となっていれば、第2の抵抗の抵抗値を変えても電圧−電流変換器の相互コンダクタンスを変えることなく、十分なノイズ除去を行うことができる。
また、前記電圧−電流変換器は、前記電圧−電流変換器の相互コンダクタンスを前記第1の抵抗の抵抗値の逆数に適合させてもよい。また、前記電圧−電流変換器の相互コンダクタンスは、前記第2の抵抗の抵抗値に依存しておらず、前記電圧−電流変換器は、前記第2の抵抗の抵抗値を変えることによって前記所定の比率を変え、前記電圧−電流変換器の相互コンダクタンスを前記第1の抵抗の抵抗値の逆数のみに適合させてもよい。
このように、電圧−電流変換器は、相互コンダクタンスを第1の抵抗の抵抗値の逆数に適合させることができる。
また、前記電圧−電流変換器は、前記基準電圧端子に対して負電圧の電源供給が不要な回路で構成されていてもよい。
これによれば、よりシンプルな回路構成でコモン・モード・ノイズを効果的に除去できる。
以下、本開示の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、駆動タイミング等は、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、必ずしも厳密に図示したものではない。各図において、実質的に同一の構成について、重複する説明は省略又は簡略化する。
(実施の形態)
図1は、実施の形態に係るノイズ除去回路100の回路構成図である。なお、図1には、ノイズ除去回路100の他に、ノイズ除去回路100に接続される入力信号8、第1の接地点11および第2の接地点10を示している。入力信号8は、正極側がノイズ除去回路100の第1の入力信号端子1に接続され、負極側がノイズ除去回路100の第2の入力信号端子2に接続される。また、入力信号8の負極側は、第1の接地点11に接続される。
ノイズ除去回路100は、第1の入力信号端子1と第2の入力信号端子2との間の差電圧信号を、所定の比率で減衰させ、基準電圧端子3の電圧を基準とする電圧信号に変換して出力信号端子4に出力する減衰器の機能を有する。一般的に、電子機器の入力段において、入力信号の振幅を当該電子機器の電子回路で処理できる適切な振幅に変換するためにこのような減衰器を用いる場合に、入力信号の接地電位と、当該減衰器を構成する電圧信号検出回路の接地電位の間に発生したノイズによって、電圧信号検出回路の正負両入力信号端子に同位相・同振幅で重畳することがある。この重畳した信号は、コモン・モード・ノイズと呼ばれ、正しい検出を阻害する信号となる為、除去することが必要である。これに対して、ノイズ除去回路100は、電子機器で使われる減衰器において、上記正負両入力信号端子に同位相・同振幅で重畳するコモン・モード・ノイズを除去する機能を有する回路である。具体的には、ノイズ除去回路100は、第1の入力信号端子1および第2の入力信号端子2と基準電圧端子3との間に同相で入力されるノイズを、出力信号端子4から出力される出力信号から除去するための回路である。ノイズ除去回路100は、当該機能を実現するために、第1の抵抗5、第2の抵抗6および電圧−電流変換器7を備える。
第1の抵抗5は、一端が第1の入力信号端子1に接続され、他端が出力信号端子4に接続される。第1の抵抗5の一端は、図1における第1の抵抗5の左側端であり、第1の抵抗5の他端は、図1における第1の抵抗5の右側端である。第1の抵抗の一端は、第1の入力信号端子1を介して入力信号8の正極側に接続される。
第2の抵抗6は、一端が出力信号端子4と第1の抵抗5の他端とを結ぶ経路に接続され、他端が基準電圧端子3に接続される。第2の抵抗6の一端は、図1における第2の抵抗6の上側端であり、第2の抵抗6の他端は、図1における第2の抵抗6の下側端である。第2の抵抗6の他端は、基準電圧端子3を介して第2の接地点10に接続される。第2の抵抗6は、例えば、可変抵抗である。
電圧−電流変換器7は、基準電圧端子3と第2の入力信号端子2との差電圧を電流に変換して出力信号端子4に電流信号を出力する。第2の入力信号端子2には第1の接地点11の接地電位Vg1が印加され、基準電圧端子3には第2の接地点10の接地電位Vg2が印加される。電圧−電流変換器7は、第2の入力信号端子2に接続されることで第1の接地点11の接地電位Vg1が印加される負極入力信号端子と、基準電圧端子3に接続されることで第2の接地点10の接地電位Vg2が印加される正極入力信号端子とを有する。
また、図1に示されるように、入力信号8の接地電位Vg1の、接地電位Vg2に対する電位差Vcmnは、接地電位Vg1と接地電位Vg2の間に発生するノイズ信号の振幅を表しており、第2の接地点10(接地電位Vg2)から見て入力信号8の正負両入力信号端子に同位相かつ同振幅で重畳されるコモン・モード・ノイズは正しい入力信号の検出を阻害するノイズであり、これをノイズ除去回路100で除去する。
ここで、本実施の形態の理解を容易化する為、以下、図面を用いて一般的な回路を説明する。
図2は、一般的なノイズ除去回路の一例を示す回路構成図である。図2は、一般的な回路(ノイズ除去回路100a)を示しており、ノイズ除去回路100aは、具体的には、一般的な演算増幅器(オペアンプ)を用いた差動増幅回路であり、コモン・モード・ノイズ除去を目的として使用される。
ノイズ除去回路100aは、第1の入力信号端子1と第2の入力信号端子2の差電圧を出力信号端子4に、基準電圧端子3に対する電圧信号として出力する。入力信号8の正極側が第1の入力信号端子1を介して第1の抵抗5の一端に接続され、第1の抵抗5の他端が第2の抵抗6の一端と演算増幅器33の正極入力信号端子とに接続され、第2の抵抗6の他端が基準電圧端子3を介して第2の接地点10に接続される。入力信号8の負極側が第2の入力信号端子2を介して第3の抵抗31の一端に接続され、第3の抵抗31の他端が第4の抵抗32の一端と演算増幅器33の負極入力信号端子とに接続され、第4の抵抗32の他端が演算増幅器33の出力信号端子4に接続されている。
図1と同様にノイズ除去回路100aにおいて、入力信号8の接地電位(第1の接地点11の接地電位Vg1)の、第2の接地点10の接地電位Vg2に対する電位差Vcmnは、接地電位Vg1と接地電位Vg2の間に発生するノイズ信号の振幅を表している。
ノイズ除去回路100aにおいて、第1の抵抗5、第2の抵抗6、第3の抵抗31、第4の抵抗32それぞれの抵抗値をR1、2、3、とすると、入力信号8に対する出力信号の電圧利得GVinは、演算増幅器33の電圧利得が充分に高い場合、下記の式(1)で表すことができる。
Vin=(1+R/R)/(1+R/R) 式(1)
従って、R/RあるいはR/Rの値を変えれば電圧利得を変える事ができる。
一方、ノイズ信号の振幅Vcmnに対する出力信号の電圧利得GVcmは、下記の式(2)で表すことができる。
Vcm=(R/R−R/R)/(1+R/R) 式(2)
Vcmをゼロにすることにより出力からノイズ成分を除去することができる。その条件は、下記の式(3)で表すことができる。
/R=R/R 式(3)
すなわち抵抗比R/RとR/Rの値を等しくすることでコモン・モード・ノイズ成分を除去することが可能である。
ノイズ除去回路100aにおいて、式(1)で表される電圧利得GVinをRの値を変えて切り換える場合は、ノイズ信号に対する電圧利得GVcmがゼロになるように、すなわち、式(3)が成り立つようにRあるいはRの値を変える必要がある。この場合、一般的にはRの値をRの値に応じて変える方法を用いる。従って、Rの値を変えて電圧利得を変える場合、Rの値に比例するようにRの値を変える必要がある。
この場合、回路が複雑になり規模も大きくなる問題と、RとRを変えることによってR/RとR/Rの相対比を正確に等しくすることが難しくなり、抵抗の相対比に不一致が生じた場合にノイズが充分に除去できなくなる問題が生じる。
また、ノイズ除去回路100aは、演算増幅器33を用いて出力から入力に負帰還を掛けているが、負帰還を掛けることには常に発振の危険性を伴うので発振安定性に注意して設計する必要がある。一般的に、演算増幅器33の内部に位相補償回路を付加して発振しないようにするなどの対策が必要であり、回路が複雑となり、半導体集積回路が用いられる場合にはチップ面積が増大するという問題が生じる。
さらに、演算増幅器には、発振の危険性を回避する為に周波数帯域が制限されるという特性がある。この特性によって高周波帯域では利得低下や位相ずれが生じるためにコモン・モード・ノイズを充分に除去できないという問題が生じる。
図3は、一般的なノイズ除去回路の別の一例を示す回路構成図である。図3は、一般的な回路(ノイズ除去回路100b)を示しており、ノイズ除去回路100bは、具体的には、図2記載の回路とは別の一般的な差動増幅回路である。
ノイズ除去回路100bは、ノイズ除去回路100aと同様に、第1の入力信号端子1と第2の入力信号端子2の差電圧を出力信号端子4に基準電圧端子3に対する電圧信号として出力する。
ノイズ除去回路100bは、図2で示した差動増幅回路に加えて、図3に示されるように、入力ステージに差動入力・差動出力の平衡型増幅回路を持った構成となっている。
入力信号8の正極側が第1の入力信号端子1を介して演算増幅器34の正極入力信号端子に接続され、入力信号8の負極側が第2の入力信号端子2を介して演算増幅器35の正極入力信号端子に接続される。演算増幅器34の負極入力信号端子と演算増幅器35の負極入力信号端子の間に第5の抵抗36が接続され、演算増幅器34の負極入力信号端子と演算増幅器34の出力信号端子の間に第6の抵抗37が接続され、演算増幅器35の負極入力信号端子と演算増幅器35の出力信号端子の間に第7の抵抗38が接続されている。演算増幅器34の出力信号端子が図2で説明した第1の抵抗5に接続され、演算増幅器35の出力信号端子が図2で説明した第3の抵抗31に接続されている。
図2同様にノイズ除去回路100bにおいて、入力信号8の接地電位Vg1の接地電位Vg2に対する電位差Vcmnは、接地電位Vg1と接地電位Vg2の間に発生するノイズ信号の振幅を表している。
ノイズ信号の振幅Vcmnに対する演算増幅器34の出力と演算増幅器35の出力の電圧利得は、どちらも1であるので、ノイズ信号の振幅Vcmnに対する演算増幅器33の出力信号の電圧利得GVcmは、式(2)と等しい。従って、出力からノイズ成分を除去する条件も、式(3)と等しい。
ノイズ除去回路100bにおいて、入力信号8に対する電圧利得を変える場合、第5の抵抗36の値のみで変えられ、他の抵抗の値を同時に変えなくても同相信号除去比への影響は少ない。
しかし、ノイズ除去回路100bは、演算増幅器3個と抵抗7個を用いた回路であるため複雑で規模も大きくなる問題が生じる。
また、ノイズ除去回路100bは、3個の演算増幅器それぞれにおいて負帰還を掛けているため発振の危険性があり、それを対策する位相補償回路をそれぞれに付加しなければならないという問題が生じる。
さらに、上述したように、演算増幅器には、発振の危険性を回避する為に周波数帯域が制限されるという特性があり、ノイズ除去回路100bには、当該特性によって高周波帯域では利得低下や位相ずれが生じるためにコモン・モード・ノイズが充分に除去できないという問題が生じる。
一方、本実施の形態に係るノイズ除去回路100は、上述した問題を解決することが出来る。以下、その詳細について図1を用いて説明する。
まず、ノイズ除去回路100において、電圧−電流変換器7の相互コンダクタンスをgとし、第1の抵抗5および第2の抵抗6それぞれの抵抗値をR1、とすると、入力信号8に対する出力信号の電圧利得GVinは、下記の式(4)で表すことができる。
Vin=1/(1+R/R) 式(4)
従って、ノイズ除去回路100はR/Rの値を変えれば電圧利得を変えることができる。
一方、ノイズ信号の振幅Vcmnに対する出力信号の電圧利得GVcmは、下記の式(5)で表すことができる。
Vcm=(1−R)/(1+R/R) 式(5)
Vcmをゼロにすることにより出力からノイズ成分を除去することができる。
その条件は、下記の式(6)で表すことができる。
=1/R式(6)
式(6)に示されるように、電圧−電流変換器7の相互コンダクタンスgは、第2の抵抗6の抵抗値に依存しておらず、第1の抵抗5の抵抗値の逆数である。すなわちノイズ除去回路100は、電圧−電流変換器7の相互コンダクタンスgを第1の抵抗5の抵抗値の逆数である1/Rにすることでコモン・モード・ノイズ成分を最も効果的に除去できる。例えば、電圧−電流変換器7は、電圧−電流変換器7の相互コンダクタンスgを第1の抵抗5の抵抗値の逆数に適合させる。
また、ノイズ除去回路100では、ノイズ成分を除去する条件の式(6)にはRは含まれないが、式(4)で表される入出力電圧利得GVinは、R/Rの値で変えることができる。
従って、ノイズ除去回路100は、第1の抵抗5の抵抗値Rを一定にして第2の抵抗6の抵抗値Rを変えることで入出力信号の入出力電圧利得、すなわち減衰比を変えるときに、電圧−電流変換器7の相互コンダクタンスgを第1の抵抗5の抵抗値Rの逆数に適合させていれば、抵抗値Rを変えても相互コンダクタンスgを変えることなく、十分なノイズ除去を行うことができる。例えば、電圧−電流変換器7は、第2の抵抗6の抵抗値を変えることによって所定の比率(減衰比)を変え、電圧−電流変換器7の相互コンダクタンスgを第1の抵抗の抵抗値5の逆数のみに適合させる。
また、本実施の形態のノイズ除去回路100は、入力信号端子に出力信号が戻る負帰還ループが存在しないため、発振する危険性も無い。従って、演算増幅器の内部に付加する必要のあった位相補償回路などが不要で、回路を単純化でき、半導体集積回路の場合はチップ面積を縮小できる。
さらに、演算増幅器を用いず、電圧−電流変換器7を用いているので、高周波帯域で利得低下や位相ずれが起こりにくく、高周波帯域までコモン・モード・ノイズを充分に除去する事ができる。また、同等のノイズ除去効果を得るために、ノイズ除去回路100bでは、演算増幅器3個と抵抗7個を用いられたが、ノイズ除去回路100では、電圧−電流変換器7が1個と抵抗2個が用いられ、シンプルな回路構成となっている。
次に、本実施の形態のノイズ除去回路100に備わる電圧−電流変換器7の詳細を説明する。
図4Aは、本実施の形態に係る電圧−電流変換器7の一例を示す回路構成図である。
図4A記載の電圧−電流変換器7において、端子12は電圧−電流変換器7の正極入力信号端子、端子13は電圧−電流変換器7の負極入力信号端子、端子14は電圧−電流変換器7の出力信号端子である。
電圧−電流変換器7において、ベースが端子12に接続されるPNPトランジスタ16のエミッタには定電流源18と抵抗19の一端とが接続され、ベースが端子13に接続されるPNPトランジスタ15のエミッタには定電流源17と抵抗19の他端が接続されている。
定電流源18の電流と定電流源17の電流がIrefで等しく、PNPトランジスタ16のベース・エミッタ間電圧とPNPトランジスタ15のベース・エミッタ間電圧が一定値で等しいと見なすと、抵抗19には正負入力信号端子間電圧を抵抗値で除算した値の電流が流れ、PNPトランジスタ16のエミッタには定電流源18から抵抗19に流れる電流を減算した電流が流れ、PNPトランジスタ15のエミッタには定電流源17から抵抗19に流れる電流を加算した電流が流れる。
PNPトランジスタ16のコレクタ電流は、NPNトランジスタ20とNPNトランジスタ21からなるカレントミラーを介して端子14に負の電流を供給し、PNPトランジスタ15のコレクタ電流は、NPNトランジスタ22とNPNトランジスタ23からなるカレントミラーを介し、さらにPNPトランジスタ24とPNPトランジスタ25からなるカレントミラーを介して端子14に正の電流を供給している。
端子14からはPNPトランジスタ15のコレクタ電流とPNPトランジスタ16のコレクタ電流の差の電流が出力される。抵抗19の抵抗値をRとすると、電圧−電流変換器7の相互コンダクタンスgは、g=2/Rになる。
本実施の形態のノイズ除去回路100に備わる電圧−電流変換器7として、図4A記載の回路を使用した場合は、負帰還が掛かっていないので発振の危険性が無く、さらに、高周波帯域で利得低下や位相ずれを防いで高周波までコモン・モード・ノイズを充分に除去することができる。
図4Bは、本実施の形態に係る電圧−電流変換器7の別の一例を示す回路構成図である。
図4B記載の電圧−電流変換器7において、端子12は電圧−電流変換器7の正極入力信号端子、端子13は電圧−電流変換器7の負極入力信号端子、端子14は電圧−電流変換器7の出力信号端子である。
端子12は抵抗40の一端に接続され、抵抗40の他端はNchMOSFET29のソースに接続され、端子13は抵抗39の一端に接続され、抵抗39の他端はNchMOSFET28のソースに接続に接続されている。NchMOSFET28のゲートおよびドレインは定電流源17とNchMOSFET29のゲートとに接続され、NchMOSFET29のドレインは定電流源18と端子14に接続されている。
定電流源17と定電流源18の電流値がIrefで等しく、NchMOSFET28のゲート・ソース間電圧とNchMOSFET29のゲート・ソース間電圧が一定値で等しく、抵抗39と抵抗40の抵抗値が等しいとすると、端子14からは正極入力信号端子と負極入力信号端子との間の電圧を抵抗40の抵抗値R10で除算した値の電流が出力される。これより、電圧−電流変換器7の相互コンダクタンスgは、g=1/R10になる。
図4B記載の電圧−電流変換器7では、負極入力信号端子にIref、正極入力信号端子にIref±Vcmn/R10の電流が流れる欠点があるが、接続先は図1における第1の接地点11と第2の接地点10であり、両方ともインピーダンスが低く電流が流れ込んでも電位の変動は起きないので、電圧利得特性への影響は無い。
また、図1に示したように、電圧−電流変換器7の各入力信号端子が接地点に接続されて電位がゼロの場合、図4A記載の電圧−電流変換器7では端子26に正電圧の電源と端子27に負電圧の電源を供給することが求められるのに対し、図4B記載の電圧−電流変換器7では、負電圧の電源供給が不要で端子26に正電圧の電源を供給するだけで動作できることが利点である。このように、図4B記載の電圧−電流変換器7は、基準電圧端子3に対して負電圧の電源供給が不要な回路で構成される。
また、本実施の形態のノイズ除去回路100に備わる電圧−電流変換器7として、図4Bの回路を使用した場合も、図4Aの場合と同様に、負帰還が掛かっていないので発振の危険性が無く、さらに、高周波帯域で利得低下や位相ずれを防いで高周波帯域までコモン・モード・ノイズを充分に除去することができる。
以上、図4Aおよび図4Bで示した電圧−電流変換器7のいずれかを、図1で示した本実施の形態のノイズ除去回路100に使用することにより、相互コンダクタンスgを式(6)が成り立つように、第1の抵抗5の抵抗値に応じて設定でき、高周波帯域まで最適な同相信号除去比を得ることができる。また、負帰還が掛かっていないので発振の危険性が無く、高周波帯域で利得低下や位相ずれを防ぐことができる。
以上、図面を用いて説明したように、本実施の形態に係るノイズ除去回路は、抵抗と電圧−電流変換器のみの簡素な回路で構成でき、減衰器として設定される電圧利得の変化に依存せずに常に最適で、かつ、広い周波数帯域でコモン・モード・ノイズを除去することができる。
1 第1の入力信号端子
2 第2の入力信号端子
3 基準電圧端子
4 出力信号端子
5 第1の抵抗
6 第2の抵抗
7 電圧−電流変換器
8 入力信号
10 第2の接地点
11 第1の接地点
12〜14、26、27 端子
15、16、24、25 PNPトランジスタ
17、18 定電流源
19、39、40 抵抗
20〜23 NPNトランジスタ
28、29 NchMOSFET
31 第3の抵抗
32 第4の抵抗
33〜35 演算増幅器
36 第5の抵抗
37 第6の抵抗
38 第7の抵抗
100、100a、100b ノイズ除去回路

Claims (6)

  1. 第1の入力信号端子と第2の入力信号端子との間の差電圧信号を、所定の比率で減衰させ、基準電圧端子の電圧を基準とする電圧信号に変換して出力信号端子に出力する減衰器の機能を有し、前記第1の入力信号端子および前記第2の入力信号端子と基準電圧端子との間に同相で入力されるノイズを、前記出力信号端子から出力される出力信号から除去するためのノイズ除去回路であって、
    一端が前記第1の入力信号端子に接続され、他端が前記出力信号端子に接続される第1の抵抗と、
    一端が前記出力信号端子と前記第1の抵抗の他端とを結ぶ経路に接続され、他端が前記基準電圧端子に接続される第2の抵抗と、
    前記基準電圧端子と前記第2の入力信号端子との差電圧を電流に変換し、前記出力信号端子に電流信号を出力する電圧−電流変換器と、
    を備えている事を特徴とする
    ノイズ除去回路。
  2. 前記電圧−電流変換器は、入力信号端子に出力信号が戻る負帰還ループが存在しないことを特徴とする請求項1記載のノイズ除去回路。
  3. 前記第2の入力信号端子には第1の接地点の接地電位が印加され、前記基準電圧端子には第2の接地点の接地電位が印加され、
    前記電圧−電流変換器は、前記第2の入力信号端子に接続されることで前記第1の接地点の接地電位が印加される負極入力信号端子と、前記基準電圧端子に接続されることで前記第2の接地点の接地電位が印加される正極入力信号端子とを有する事を特徴とする請求項1または2に記載のノイズ除去回路。
  4. 記電圧−電流変換器の相互コンダクタンスは、前記第1の抵抗の抵抗値の逆数である事を特徴とする請求項1〜3のいずれか一項に記載のノイズ除去回路。
  5. 前記電圧−電流変換器の相互コンダクタンスは、前記第2の抵抗の抵抗値に依存しておらず、
    前記電圧−電流変換器は、前記第2の抵抗の抵抗値を変えることによって前記所定の比率を変え、前記電圧−電流変換器の相互コンダクタンスは、前記第1の抵抗の抵抗値の逆数である事を特徴とする請求項1〜4のいずれか一項に記載のノイズ除去回路。
  6. 前記電圧−電流変換器は、前記基準電圧端子に対して負電圧の電源供給が不要な回路で構成されたことを特徴とする請求項1〜5のいずれか一項に記載のノイズ除去回路。
JP2019509013A 2017-03-30 2018-02-27 ノイズ除去回路 Active JP6986066B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762478915P 2017-03-30 2017-03-30
US62/478,915 2017-03-30
PCT/JP2018/007108 WO2018180111A1 (ja) 2017-03-30 2018-02-27 ノイズ除去回路

Publications (2)

Publication Number Publication Date
JPWO2018180111A1 JPWO2018180111A1 (ja) 2020-02-06
JP6986066B2 true JP6986066B2 (ja) 2021-12-22

Family

ID=63675311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019509013A Active JP6986066B2 (ja) 2017-03-30 2018-02-27 ノイズ除去回路

Country Status (2)

Country Link
JP (1) JP6986066B2 (ja)
WO (1) WO2018180111A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7852248B1 (en) * 2008-12-09 2010-12-14 Alvand Technology, Inc. Analog-to-digital converter (ADC) with reduced jitter sensitivity and power consumption
JP5200927B2 (ja) * 2008-12-29 2013-06-05 セイコーエプソン株式会社 アナログ回路及び電子機器
JP2012049955A (ja) * 2010-08-30 2012-03-08 Hioki Ee Corp 電流電圧変換回路および電流検出装置
JP2012194151A (ja) * 2011-03-18 2012-10-11 Hioki Ee Corp 電流検出装置
EP2653846A1 (en) * 2012-04-18 2013-10-23 Nxp B.V. Sensor circuit and a method of calibration
EP2899882B1 (en) * 2014-01-28 2018-07-25 Nxp B.V. Noise sensor

Also Published As

Publication number Publication date
JPWO2018180111A1 (ja) 2020-02-06
WO2018180111A1 (ja) 2018-10-04

Similar Documents

Publication Publication Date Title
US9136904B2 (en) High bandwidth equalizer and limiting amplifier
JP2016515791A (ja) 広範な入力電流レンジを伴うトランスインピーダンス増幅器のための装置及び方法
US9685914B2 (en) Amplifier circuit
US6882216B2 (en) On-chip high-pass filter with large time constant
Nauta et al. Analog line driver with adaptive impedance matching
JP5454366B2 (ja) パワーアンプモジュール及び携帯情報端末
JP6986066B2 (ja) ノイズ除去回路
JP4573602B2 (ja) 増幅装置
JP2006319388A (ja) 自動利得制御回路及びそれを用いた正弦波発振回路
US6963238B2 (en) Level shift circuit
JPS5975708A (ja) 緩衝増幅器
JP3613232B2 (ja) 増幅回路
US9099975B2 (en) Current divider based voltage controlled gain amplifier
JP5375680B2 (ja) 単相差動変換器
TW202303165A (zh) 電流感測電路
US11171612B2 (en) Gain modulation circuit
JP4180411B2 (ja) トランスコンダクタンス増幅器
JP2011254338A (ja) 半導体装置
JP4839572B2 (ja) 入力回路
JP4417673B2 (ja) 電気測定器の信号入力回路
US11349442B2 (en) Low-noise differential to single-ended converter
JP2011188117A (ja) 増幅器、及び通信装置
JP6053997B1 (ja) フィルタ装置
JPH06232654A (ja) 演算増幅回路
JP4598459B2 (ja) 入力回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211126

R150 Certificate of patent or registration of utility model

Ref document number: 6986066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150