JP6982794B2 - キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 - Google Patents
キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 Download PDFInfo
- Publication number
- JP6982794B2 JP6982794B2 JP2017199704A JP2017199704A JP6982794B2 JP 6982794 B2 JP6982794 B2 JP 6982794B2 JP 2017199704 A JP2017199704 A JP 2017199704A JP 2017199704 A JP2017199704 A JP 2017199704A JP 6982794 B2 JP6982794 B2 JP 6982794B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- capacitor
- substrate
- inorganic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
以下、本開示の実施の形態について説明する。まず、本実施の形態に係るキャパシタ内蔵部品10の構成について説明する。図1は、キャパシタ内蔵部品10を示す断面図である。
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14に至る複数の貫通孔20が設けられている。
図2は、貫通孔20に設けられた貫通電極22を拡大して示す断面図である。貫通電極22は、貫通孔20の内部に少なくとも部分的に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。貫通電極22の厚みは、例えば5μm以上且つ22μm以下である。
次に、第1配線構造部30について説明する。第1配線構造部30は、基板12の第1面13側に電気的な回路を構成するよう第1面13側に設けられた導電層や絶縁層などの層を有する。後述するように、第1配線構造部30の一部によって、キャパシタ15が構成されている。また、第1配線構造部30の一部によって、インダクタ16の一部が構成されている。本実施の形態において、第1配線構造部30は、第1面第1導電層31、第1面第1無機層32、第1面第2導電層33、第1面第1有機層34、第1面第3導電層35及び第1面第2有機層36を有する。
第1面第1導電層31は、基板12の第1面13上に位置する、導電性を有する層である。第1面第1導電層31は、貫通電極22に電気的に接続されていてもよい。また、第1面第1導電層31は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。例えば、第1面第1導電層31は、貫通電極22と同様に、基板12の第1面13上に順に積層された第1層221及び第2層222を含んでいてもよい。また、第1面第1導電層31は、第1層221及び第2層222のうちの一部の導電層のみを含んでいてもよい。第1面第1導電層31を構成する材料は、貫通電極22を構成する材料と同様である。第1面第1導電層31の厚みは、例えば100nm以上且つ20μm以下であり、5μm以上且つ20μm以下であってもよい。
第1面第1無機層32は、少なくとも部分的に第1面第1導電層31上及び基板12の第1面13上に位置し、無機材料を含み、且つ絶縁性を有する層である。第1面第1無機層32の無機材料は、好ましくは6MV/cm以上、より好ましくは8MV/cm以上の絶縁破壊電界を有する。第1面第1無機層32の無機材料としては、SiNなどの珪素窒化物を用いることができる。その他にも、第1面第1無機層32の無機材料の例として、酸化シリコン、酸化アルミ、五酸化タンタルなどを挙げることができる。第1面第1無機層32の無機材料の比誘電率は、例えば3以上且つ50以下である。また、第1面第1無機層32の厚みは、例えば50nm以上且つ400nm以下である。第1面第1無機層32は、単一の層から構成されていてもよく、複数の層を含んでいてもよい。
第1面第2導電層33は、第1面第1無機層32上に位置する、導電性を有する層である。図1に示すように、第1面第2導電層33の端部33eは、第1面第1無機層32上に位置する。上述の第1面第1導電層31と、第1面第1導電層31上に位置する上述の第1面第1無機層32と、第1面第1無機層32上に位置する第1面第2導電層33とによって、キャパシタ15が構成されている。このように、本実施の形態においては、キャパシタ15の誘電体が第1面第1無機層32によって構成され、誘電体に基板12側から対向する下側導電層が第1面第1導電層31によって構成され、誘電体に基板12とは反対側から対向する上側導電層が第1面第2導電層33によって構成される。
第1面第1有機層34は、第1面第1無機層32上及び第1面第2導電層33に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第1有機層34の有機材料としては、ポリイミド、エポキシなどを用いることができる。第1面第1有機層34の有機材料は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する。誘電正接の小さい有機材料を用いて第1面第1有機層34を構成することにより、キャパシタ15やインダクタ16を通るべき電気信号が第1面第1有機層34を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16を備えるキャパシタ内蔵部品10の帯域を高周波側に広げることができる。
第1面第3導電層35は、第1面第1導電層31上、又は第1面第2導電層33上に位置する、導電性を有する層である。図1に示す例において、第1面第3導電層35は、キャパシタ15の下側導電層を構成する第1面第1導電層31に電気的に接続されるように第1面第1有機層34の開口部34aに位置する部分を含む。また、第1面第3導電層35は、キャパシタ15の上側導電層を構成する第1面第2導電層33に電気的に接続されるように第1面第1有機層34の開口部34aに位置する部分を含む。
第1面第2有機層36は、第1面第1有機層34上及び第1面第3導電層35上に位置し、有機材料を含み、且つ絶縁性を有する層である。第1面第2有機層36は、第1面第1有機層34と同様に、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第1面第2有機層36の有機材料としては、第1面第1有機層34と同様に、ポリイミド、エポキシなどを用いることができる。
次に、第2配線構造部40について説明する。第2配線構造部40は、基板12の第2面14側に電気的な回路を構成するよう第2面14側に設けられた導電層や絶縁層などの層を有する。第2配線構造部40の一部、上述の第1配線構造部30の一部及び貫通電極22によって、インダクタ16が構成されている。本実施の形態において、第2配線構造部40は、第2面第1導電層41及び第2面第1有機層43を有する。
第2面第1導電層41は、基板12の第2面14上に位置する、導電性を有する層である。第2面第1導電層41は、貫通電極22に電気的に接続されていてもよい。
第2面第1有機層43は、第2面第1導電層41上及び基板12の第2面14上に位置し、有機材料を含み、且つ絶縁性を有する層である。第2面第1有機層43は、第1面第1有機層34や第1面第2有機層36と同様に、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。第2面第1有機層43の有機材料としては、第1面第1有機層34や第1面第2有機層36と同様に、ポリイミド、エポキシなどを用いることができる。
次に、図5及び図6を参照して、キャパシタ15について詳細に説明する。図5は、キャパシタ15を拡大して示す平面図である。また、図6は、キャパシタ15を図5の線B−Bに沿って切断した場合の断面図である。なお、図5及び図6においては、上述の第1面第1有機層34、第1面第3導電層35及び第1面第2有機層36が省略されている。
図7は、貫通孔20の一変形例を示す断面図である。図7に示すように、キャパシタ内蔵部品10は、貫通電極22よりも貫通孔20の中心側に位置する有機層26を備えていてもよい。なお、「中心側」とは、貫通孔20の内部において、有機層26と側壁21との間の距離が貫通電極22と側壁21との間の距離よりも大きいことを意味する。有機層26は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。有機層26の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて有機層26を構成することにより、キャパシタ15やインダクタ16を通るべき電気信号の一部が有機層26を通ってしまうことを抑制することができる。これにより、キャパシタ15やインダクタ16を備えるキャパシタ内蔵部品10の帯域を高周波側に広げることができる。
以下、キャパシタ内蔵部品10の製造方法の一例について、図8乃至図15を参照して説明する。
まず、基板12を準備する。次に、第1面13又は第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図8に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
次に、貫通孔20の側壁21に貫通電極22を形成する。本実施の形態においては、貫通電極22と同時に、基板12の第1面13の一部分上に第1面第1導電層31を形成し、基板12の第2面14の一部分上に第2面第1導電層41を形成する例について説明する。
その後、図12に示すように、レジスト層37を除去する。続いて、図13に示すように、第1層221のうちレジスト層37によって覆われていた部分を、言い換えると第1層221のうち第2層222から露出している部分を、例えばウェットエッチングにより除去する。このようにして、第1層221及び第2層222を含む貫通電極22、第1面第1導電層31及び第2面第1導電層41を形成することができる。これにより、第2面第1導電層41と、第2面第1導電層41に電気的に接続された貫通電極22と、貫通電極22に電気的に接続された第1面第1導電層31とを備えるインダクタ16を構成することができる。なお、第2層222などの導電層をアニールする工程を実施してもよい。
次に、図14に示すように、第1面第1導電層31の第2層222上及び基板12の第1面13上に第1面第1無機層32を形成する。第1面第1無機層32を形成する方法としては、例えば、プラズマCVD、スパッタリング、原子層堆積法などを採用することができる。また、図14に示すように、第1面第1無機層32の一部分上に第1面第2導電層33を形成する。これにより、第1面第1導電層31と、第1面第1導電層31上の第1面第1無機層32と、第1面第1無機層32上の第1面第2導電層33と、を備えるキャパシタ15を構成することができる。第1面第2導電層33を形成する工程は、第1面第1導電層31を形成する工程と同様であるので、説明を省略する。
次に、図15に示すように、第1面第2導電層33の一部分上及び第1面第1無機層32の一部分上に第1面第1有機層34を形成する。例えば、まず、有機材料を含む感光層と、基材とを有する、図示しない第1面側フィルムを、基板12の第1面13側に貼り付ける。続いて、第1面側フィルムに露光処理及び現像処理を施す。これによって、第1面側フィルムの感光層からなり、第1面第2導電層33又は第1面第1導電層31に重なる開口部34aが形成された第1面第1有機層34を、基板12の第1面13側に形成することができる。この際、第1面第1有機層34の場合と同様にして、図15に示すように、基板12の第2面14の一部分上及び第2面第1導電層41の一部分上に第2面第1有機層43を形成してもよい。
上述の実施の形態においては、図5に示すように、基板12の第1面13の法線方向に沿ってキャパシタ15の第1面第2導電層33を見た場合、キャパシタ15の第1面第2導電層33の端部33eが、第1面第1導電層31の端部31eよりも内側に位置する例を示した。しかしながら、第1面第1導電層31と第1面第2導電層33との位置関係が、図5に示す例に限られることはない。
図18は、本変形例に係るキャパシタ内蔵部品10のキャパシタ15を示す平面図である。また、図19は、キャパシタ15を図18の線D−Dに沿って切断した場合の断面図である。本変形例においては、キャパシタ15の誘電体である第1面第1無機層32に基板12とは反対側から対向する上側導電層が、第1面第3導電層35によって構成されている。なお、図18及び図19においては、第1面第2有機層36が省略されている。
上述の実施の形態においては、基板12の面方向における貫通孔20の幅が、基板12の第1面13及び第2面14から基板12の厚み方向における中央部分に向かうにつれて小さくなる例を示した。しかしながら、これに限られることはなく、図20に示すように、貫通孔20の幅が、第1面13側から第2面14側に向かうにつれて小さくなっていてもよい。
上述の実施の形態においては、第1面第1導電層31の上面311及び側面312の平均表面粗さとして、JIS B 0601:2001に規定される算術平均表面粗さを採用する例を示した。また、平均表面粗さの測定範囲の例として、一辺の長さが150μmの正方形の領域を示した。すなわち、測定の際に測定器によって走査される領域の寸法が150μmである例を示した。また、JIS B 0601:2001に基づいて150μmの領域を走査することによって算出される、第1面第1導電層31の上面311及び側面312の平均表面粗さが、好ましくは0.1μm以上且つ0.4μm以下である例を示した。しかしながら、平均表面粗さの測定方法及び好ましい範囲が、上述の例に限られることはない。以下、上述の方法とは異なる方法によって第1面第1導電層31の上面311及び側面312の平均表面粗さを測定する例について説明する。このような別個の測定方法は、上述の測定方法に替えて採用されてもよく、若しくは、上述の測定方法に加えて採用されてもよい。また、以下の説明において、表面粗さの測定の際に測定器によって走査される領域の寸法のことを、評価長さとも称する。
図22は、キャパシタ内蔵部品10と、キャパシタ内蔵部品10に搭載された素子50と、を備える実装基板60の一例を示す断面図である。素子50は、ロジックICやメモリICなどのLSIチップである。また、素子50は、MEMS(Micro Electro Mechanical Systems)チップであってもよい。MEMSチップとは、機械要素部品、センサ、アクチュエータ、電子回路などが1つの基板上に集積化された電子デバイスである。図22に示すように、素子50は、キャパシタ内蔵部品10の第1面第3導電層35などの導電層に電気的に接続された端子51を有する。
図23は、本開示の実施形態に係るキャパシタ内蔵部品10が搭載されることができる製品の例を示す図である。本開示の実施形態に係るキャパシタ内蔵部品10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
上述の基板12側から順に積層された第1面第1導電層31、第1面第1無機層32及び第1面第2導電層33を有するキャパシタ15を備えるサンプル1〜15をそれぞれ作製した。第1面第1導電層31としては、シード層として機能する第1層221と、電解めっき法によって第1層221上に形成される銅の第2層222と、を含むものを用いた。第1面第1無機層32としては、プラズマCVDによって形成された窒化珪素(SiN)の層を用いた。また、第1面第1導電層31上に第1面第1無機層32を形成する前に、第1面第1導電層31の平均表面粗さを測定した。平均表面粗さの測定は、一辺の長さL1が150μmの正方形の領域内で、JIS B 0601:2001に準拠して行った。第1面第1導電層31の平均表面粗さには、不要な第1層221をエッチングによって除去する際に荒らされた第1層221の表面の粗さが反映されている。各サンプルにおける第1面第1無機層32の厚み、及び第1面第1導電層31の平均表面粗さの測定結果を図24に示す。
平均表面粗さの測定を、JIS R 1683:2007に準拠して2.5μmの評価長さで行ったこと以外は、上述の第1の測定の場合と同様にして、各サンプルの第1面第1導電層31の平均表面粗さを測定した。また、上述の第1の測定の場合と同様にして、各サンプルの漏れ電流及び密着性を評価した。結果を図24に併せて示す。
12 基板
13 第1面
14 第2面
15 キャパシタ
16 インダクタ
20 貫通孔
21 側壁
22 貫通電極
221 第1層
222 第2層
26 有機層
30 第1配線構造部
31 第1面第1導電層
311 上面
312 側面
32 第1面第1無機層
33 第1面第2導電層
34 第1面第1有機層
35 第1面第3導電層
36 第1面第2有機層
37 レジスト層
40 第2配線構造部
41 第2面第1導電層
43 第2面第1有機層
50 素子
51 端子
60 実装基板
Claims (20)
- 第1面及び前記第1面とは反対側に位置する第2面を含む基板と、
前記基板の前記第1面に位置するキャパシタと、を備え、
前記キャパシタは、前記基板の前記第1面に位置する第1面第1導電層と、前記第1面第1導電層上に位置する第1面第1無機層と、前記第1面第1無機層上に位置する上側導電層と、を有し、
前記キャパシタの前記第1面第1導電層の上面の、評価長さが150μmの場合の平均表面粗さが、0.1μm以上且つ0.4μm以下であり、
前記キャパシタの前記第1面第1導電層は、0.05μm以上且つ1.0μm以下の厚みを有し、かつ導電性を有する第1層と、5μm以上且つ20μm以下の厚みを有し、前記第1層上に位置し、且つ導電性を有する第2層と、を含む、キャパシタ内蔵部品。 - 前記キャパシタの前記第1面第1導電層の上面の、評価長さが2.5μmの場合の平均表面粗さが、0.22μm以下である、請求項1に記載のキャパシタ内蔵部品。
- 前記キャパシタの前記第1面第1導電層の側面の、評価長さが150μmの場合の平均表面粗さが、0.1μm以上且つ0.4μm以下であり、
前記第1面第1無機層は、少なくとも部分的に前記第1面第1導電層の前記側面を覆っている、請求項1又は2に記載のキャパシタ内蔵部品。 - 前記第1層は、チタン又はクロムを含む、請求項1乃至3のいずれか一項に記載のキャパシタ内蔵部品。
- 前記第2層は、銅を含む、請求項1乃至4のいずれか一項に記載のキャパシタ内蔵部品。
- 前記基板が、ガラスを含む、請求項1乃至5のいずれか一項に記載のキャパシタ内蔵部品。
- 前記基板には貫通孔が設けられており、
前記キャパシタ内蔵部品は、前記キャパシタに電気的に接続されたインダクタを更に備え、
前記インダクタは、前記第1面第1導電層と、前記第1面第1導電層に電気的に接続され、且つ前記貫通孔の壁面に位置する前記第1層及び前記第2層を含む貫通電極と、前記貫通電極に電気的に接続され、且つ前記基板の前記第2面に位置する前記第1層及び前記第2層を含む第2面第1導電層と、を有する、請求項1乃至5のいずれか一項に記載のキャパシタ内蔵部品。 - 前記キャパシタ内蔵部品は、
前記第1面第1無機層上に位置する第1面第2導電層と、
少なくとも部分的に前記第1面第2導電層上に位置するとともに、前記第1面第2導電層に重なる開口部が形成された第1面第1有機層と、
前記第1面第2導電層上の前記第1面第1有機層の前記開口部に少なくとも部分的に位置する第1面第3導電層と、を更に備え、
前記キャパシタの前記上側導電層は、前記第1面第2導電層によって構成されており、
前記基板の前記第1面の法線方向に沿って前記キャパシタの前記第1面第2導電層を見た場合、前記キャパシタの前記第1面第2導電層の端部が、前記第1面第1導電層の端部よりも内側に位置している、請求項1乃至7のいずれか一項に記載のキャパシタ内蔵部品。 - 前記キャパシタ内蔵部品は、
前記第1面第1無機層上に位置する第1面第2導電層と、
少なくとも部分的に前記第1面第2導電層上に位置するとともに、前記第1面第2導電層に重なる開口部が形成された第1面第1有機層と、
前記第1面第2導電層上の前記第1面第1有機層の前記開口部に少なくとも部分的に位置する第1面第3導電層と、を更に備え、
前記キャパシタの前記上側導電層は、前記第1面第2導電層によって構成されており、
前記基板の前記第1面の法線方向に沿って前記キャパシタの前記第1面第2導電層を見た場合、前記キャパシタの前記第1面第2導電層が、少なくとも部分的に、前記第1面第1導電層の端部と重なっている、請求項1乃至7のいずれか一項に記載のキャパシタ内蔵部品。 - 前記キャパシタ内蔵部品は、
少なくとも部分的に前記第1面第1無機層上に位置するとともに、前記第1面第1無機層に重なる開口部が形成された第1面第1有機層と、
前記第1面第1無機層上の前記第1面第1有機層の前記開口部に位置する第1面第3導電層と、を更に備え、
前記キャパシタの前記上側導電層は、前記第1面第3導電層によって構成されている、請求項1乃至7のいずれか一項に記載のキャパシタ内蔵部品。 - 請求項1乃至10のいずれか一項に記載のキャパシタ内蔵部品と、
前記キャパシタ内蔵部品に搭載された素子と、を備える、実装基板。 - 第1面及び前記第1面の反対側に位置する第2面を含む基板を準備する工程と、
前記基板の前記第1面上に、導電性を有する第1層を形成する工程と、
前記第1層上に部分的にレジスト層を形成する工程と、
前記レジスト層によって覆われていない前記第1層上に、電解めっき法によって、導電性を有する第2層を形成する工程と、
前記第2層をアニールする工程と、
前記レジスト層を除去する工程と、
前記第1層のうち前記第2層から露出している部分をエッチングにより除去する工程と、
前記第2層上に第1面第1無機層を形成する工程と、
前記第1面第1無機層上に上側導電層を形成する工程と、を備え、
前記第1層及び前記第2層を含む第1面第1導電層と、前記第1面第1導電層の前記第2層上の前記第1面第1無機層と、前記第1面第1無機層上の前記上側導電層とが、キャパシタを構成し、
前記キャパシタの前記第1面第1導電層の上面の、評価長さが150μmの場合の平均表面粗さが、0.1μm以上且つ0.4μm以下である、キャパシタ内蔵部品の製造方法。 - 前記キャパシタの前記第1面第1導電層の上面の、評価長さが2.5μmの場合の平均表面粗さが、0.22μm以下である、請求項12に記載のキャパシタ内蔵部品の製造方法。
- 前記キャパシタの前記第1面第1導電層の側面の、評価長さが150μmの場合の平均表面粗さが、0.1μm以上且つ0.4μm以下であり、
前記第1面第1無機層は、少なくとも部分的に前記第1面第1導電層の前記側面を覆っている、請求項12又は13に記載のキャパシタ内蔵部品の製造方法。 - 前記第1層の厚みは、0.05μm以上且つ1.0μm以下であり、
前記第2層の厚みは、5μm以上且つ20μm以下である、請求項12乃至14のいずれか一項に記載のキャパシタ内蔵部品の製造方法。 - 前記基板が、ガラスを含む、請求項12乃至15のいずれか一項に記載のキャパシタ内蔵部品の製造方法。
- 前記基板には貫通孔が設けられており、
前記第1層及び前記第2層は、前記貫通孔の壁面上及び前記基板の前記第2面上にも形成され、
前記第1面第1導電層と、前記貫通孔の前記壁面上の前記第1層及び前記第2層を含む貫通電極と、前記第2面上の前記第1層及び前記第2層を含む第2面第1導電層とにより、前記キャパシタに電気的に接続されたインダクタが構成される、請求項12乃至16のいずれか一項に記載のキャパシタ内蔵部品の製造方法。 - 前記キャパシタ内蔵部品の製造方法は、
前記上側導電層に重なる開口部を有する第1面第1有機層を少なくとも部分的に前記上側導電層上に形成する工程と、
前記上側導電層上の前記第1面第1有機層の前記開口部に第1面第3導電層を形成する工程と、を更に備え、
前記基板の前記第1面の法線方向に沿って前記キャパシタの前記上側導電層を見た場合、前記キャパシタの前記上側導電層の端部が、前記第1面第1導電層の端部よりも内側に位置している、請求項12乃至17のいずれか一項に記載のキャパシタ内蔵部品の製造方法。 - 前記キャパシタ内蔵部品の製造方法は、
前記上側導電層に重なる開口部を有する第1面第1有機層を少なくとも部分的に前記上側導電層上に形成する工程と、
前記上側導電層上の前記第1面第1有機層の前記開口部に第1面第3導電層を形成する工程と、を更に備え、
前記基板の前記第1面の法線方向に沿って前記キャパシタの前記上側導電層を見た場合、前記キャパシタの前記上側導電層が、少なくとも部分的に、前記第1面第1導電層の端部と重なっている、請求項12乃至17のいずれか一項に記載のキャパシタ内蔵部品の製造方法。 - 前記キャパシタ内蔵部品の製造方法は、
前記キャパシタの前記第1面第1無機層に重なる開口部を有する第1面第1有機層を少なくとも部分的に前記第1面第1無機層上に形成する工程を更に備え、
前記上側導電層を形成する工程においては、前記キャパシタの前記第1面第1無機層上の前記第1面第1有機層の前記開口部に、前記上側導電層を形成する、請求項12乃至17のいずれか一項に記載のキャパシタ内蔵部品の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021189477A JP7298667B2 (ja) | 2017-04-07 | 2021-11-22 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
JP2023098746A JP2023120327A (ja) | 2017-04-07 | 2023-06-15 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017076969 | 2017-04-07 | ||
JP2017076969 | 2017-04-07 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021189477A Division JP7298667B2 (ja) | 2017-04-07 | 2021-11-22 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018182283A JP2018182283A (ja) | 2018-11-15 |
JP6982794B2 true JP6982794B2 (ja) | 2021-12-17 |
Family
ID=64276974
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017199704A Active JP6982794B2 (ja) | 2017-04-07 | 2017-10-13 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
JP2021189477A Active JP7298667B2 (ja) | 2017-04-07 | 2021-11-22 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
JP2023098746A Pending JP2023120327A (ja) | 2017-04-07 | 2023-06-15 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021189477A Active JP7298667B2 (ja) | 2017-04-07 | 2021-11-22 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
JP2023098746A Pending JP2023120327A (ja) | 2017-04-07 | 2023-06-15 | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6982794B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7383215B2 (ja) * | 2018-12-13 | 2023-11-20 | Toppanホールディングス株式会社 | 回路基板 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5291446U (ja) * | 1975-12-29 | 1977-07-08 | ||
JP2007142109A (ja) * | 2005-11-17 | 2007-06-07 | Tdk Corp | 電子部品 |
JP2007149970A (ja) * | 2005-11-28 | 2007-06-14 | Tdk Corp | 薄膜デバイスおよびその製造方法 |
JP2007184499A (ja) * | 2006-01-10 | 2007-07-19 | Tdk Corp | 薄膜デバイスの製造方法 |
EP2166549B1 (en) * | 2007-05-30 | 2017-07-05 | Kyocera Corporation | Capacitor, resonator, filter device, communication device and electric circuit |
KR100881695B1 (ko) * | 2007-08-17 | 2009-02-06 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 및 그 제조 방법 |
US9203373B2 (en) * | 2013-01-11 | 2015-12-01 | Qualcomm Incorporated | Diplexer design using through glass via technology |
-
2017
- 2017-10-13 JP JP2017199704A patent/JP6982794B2/ja active Active
-
2021
- 2021-11-22 JP JP2021189477A patent/JP7298667B2/ja active Active
-
2023
- 2023-06-15 JP JP2023098746A patent/JP2023120327A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2022028847A (ja) | 2022-02-16 |
JP7298667B2 (ja) | 2023-06-27 |
JP2018182283A (ja) | 2018-11-15 |
JP2023120327A (ja) | 2023-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7447982B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7363972B2 (ja) | 貫通電極基板及びその製造方法、並びに実装基板 | |
CN107256797B (zh) | 嵌入式多层陶瓷电子元件 | |
JP7068638B2 (ja) | 配線基板及び実装基板 | |
CN115943470A (zh) | 薄膜电容器及具备其的电子电路基板 | |
JP7279769B2 (ja) | 有孔基板及び実装基板 | |
JP7096992B2 (ja) | 貫通電極基板及び実装基板 | |
JP2023120327A (ja) | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 | |
JP6852415B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2022050582A (ja) | 実装基板及びその製造方法 | |
JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7236059B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP6965589B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7405183B2 (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
JP6909435B2 (ja) | 貫通電極基板およびその製造方法 | |
JP2018110157A (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2022046713A (ja) | 導電基板およびその製造方法 | |
JP2021145125A (ja) | 電子部品およびその製造方法 | |
JP2005347329A (ja) | 電子部品用容器体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211022 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6982794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |