JP6969539B2 - 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 - Google Patents

固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 Download PDF

Info

Publication number
JP6969539B2
JP6969539B2 JP2018508540A JP2018508540A JP6969539B2 JP 6969539 B2 JP6969539 B2 JP 6969539B2 JP 2018508540 A JP2018508540 A JP 2018508540A JP 2018508540 A JP2018508540 A JP 2018508540A JP 6969539 B2 JP6969539 B2 JP 6969539B2
Authority
JP
Japan
Prior art keywords
unit
photoelectric conversion
charge
conversion unit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018508540A
Other languages
English (en)
Other versions
JPWO2017169216A1 (ja
Inventor
貴志 町田
実 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Group Corp
Original Assignee
Sony Corp
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Group Corp filed Critical Sony Corp
Publication of JPWO2017169216A1 publication Critical patent/JPWO2017169216A1/ja
Application granted granted Critical
Publication of JP6969539B2 publication Critical patent/JP6969539B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本開示は、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。
固体撮像素子において、光電変換部を含む単位画素からは、光電変換によって光電変換部に蓄積される電荷量に対してほぼ線形な出力信号が得られる。そして、固体撮像素子のダイナミックレンジは、単位画素が光電変換部に蓄積できる電荷量（飽和電荷量）とノイズレベルで一義的に決まる。すなわち、固体撮像素子の出力レベルの下限はノイズレベルで限定され、上限は光電変換部の飽和レベルで限定される。その結果、固体撮像素子のダイナミックレンジは、光電変換部の飽和電荷量とノイズレベルで一義的に決まる。
従来、固体撮像素子のダイナミックレンジの拡大を図る技術として、次の３つの方式が知られている。
（１）時分割方式：蓄積時間の違いによる異なる感度で時分割で撮影し、時分割に撮影した複数の画像を合成し、ダイナミックレンジを拡大する（例えば、特許文献１参照）。
（２）空間分割方式：感度が異なる画素を複数設け、これら感度が異なる複数の画素でそれぞれ撮影した複数の画像を合成し、ダイナミックレンジを拡大する（例えば、特許文献２参照）。
（３）画素内メモリ追加方式：各画素内に光電変換部から溢れた電荷を蓄積するメモリを設け、１回の露光期間に蓄積できる電荷量を増やすことによってダイナミックレンジを拡大する（例えば、特許文献３参照）。
特開２００１−３４６０９６号公報 特開平５−６４０８３号公報 特開２００５−３２８４９３号公報
上述した特許文献１乃至特許文献３に記載の従来技術には、次のような問題がある。
（１）特許文献１に記載の時分割方式：時分割の分割数を増やすことによってダイナミックレンジを拡大することができる一方、分割数が増えるとアーチファクトが生じる。
（２）特許文献２に記載の空間分割方式：空間分割の分割数を増やすことによってダイナミックレンジを拡大することができる一方、分割数が増えると解像度の低下等による画質の劣化が発生する。
（３）特許文献３に記載の画素内メモリ追加方式：メモリの容量が限られるため、拡大できるダイナミックレンジに限界がある。
本開示は、時分割方式、空間分割方式、及び、画素内メモリ追加方式とは異なる方式にて、任意に制御可能な感度比で複数の画像を撮影し、ダイナミックレンジを拡大できる固体撮像素子、その駆動方法、及び、当該固体撮像素子を有する電子機器を提供することを目的とする。
上記の目的を達成するための本開示の固体撮像素子は、
複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
を備え、
複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を第１の光電変換部へ排出する排出する排出ゲート部を有する。また、上記の目的を達成するための本開示の電子機器は、上記の構成の固体撮像素子を撮像部として有する。
上記の目的を達成するための本開示の固体撮像素子の駆動方法は、
複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部を備え、
複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を第１の光電変換部へ排出する排出する排出ゲート部を有する、
固体撮像素子の駆動に当たって、
複数の光電変換部の信号電荷の蓄積に関して間欠駆動し、かつ、第２の光電変換部で光電変換された電荷を第１の光電変換部で光電変換された電荷に加算することによって複数の光電変換部の感度比を変える。
上記の構成の固体撮像素子、その駆動方法、あるいは、電子機器においては、複数の光電変換部の信号電荷の蓄積に関して間欠駆動（間欠的な駆動）を行うという、時分割方式、空間分割方式、及び、画素内メモリ追加方式とは異なる方式により、複数の光電変換部の感度比を任意に制御できる。そして、任意に制御可能な感度比で複数の画像を撮影することで、ダイナミックレンジの拡大を図ることができる。
本開示によれば、複数の光電変換部の信号電荷の蓄積に関する間欠駆動によって複数の光電変換部の感度比を任意に制御できるため、物理的に感度差をつける場合に比べて、自由にダイナミックレンジを変更できる。
尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。
図１は、本開示の技術が適用されるＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。 図２は、本開示の技術が適用されるＣＭＯＳイメージセンサの他のシステム構成の概略を示すシステム構成図（その１）である。 図３は、本開示の技術が適用されるＣＭＯＳイメージセンサの他のシステム構成の概略を示すシステム構成図（その２）である。 図４は、本開示の技術の技術が適用されるＣＭＯＳイメージセンサの使用例を示す図である。 図５は、第１実施形態に係る単位画素の回路構成を示す回路図である。 図６は、第１実施形態に係る単位画素の平面レイアウトを示すレイアウト図である。 図７は、第１実施形態に係る単位画素の回路動作の説明に供するタイミング波形図である。 図８Ａは、シャッター信号及び転送信号のパルス信号に基づく、信号電荷の蓄積に関する間欠駆動の際の回路動作をより具体的に説明するためのタイミング波形図であり、図８Ｂは、図８Ａの間欠駆動の変形例となるタイミング波形図である。 図９は、第１実施形態に係る単位画素におけるダイナミックレンジ拡大についての説明図である。 図１０Ａは、第１のフォトダイオードと第２のフォトダイオードのサイズが同じ場合のレイアウト図であり、図１０Ｂは、第２のフォトダイオードの方が第１のフォトダイオードよりも大きい場合のレイアウト図である。 図１１は、第２実施形態に係る単位画素の回路構成を示す回路図である。 図１２は、第２実施形態に係る単位画素におけるダイナミックレンジ拡大についての説明図である。 図１３は、第２実施形態に係る単位画素の回路動作の説明に供するポテンシャル図である。 図１４は、第２実施形態の変形例１に係る単位画素の回路動作の説明に供するポテンシャル図である。 図１５は、第２実施形態の変形例２に係る単位画素の回路構成を示す回路図である。 図１６は、第２実施形態の変形例２に係る単位画素の回路動作の説明に供するポテンシャル図である。 図１７は、第３実施形態に係る単位画素の回路構成を示す回路図である。 図１８は、第３実施形態に係る単位画素の他の回路構成を示す回路図である。 図１９は、第３実施形態に係る単位画素における高変換効率モードの回路動作の説明に供するタイミング波形図である。 図２０は、第３実施形態に係る単位画素における低変換効率モードの回路動作の説明に供するタイミング波形図である。 図２１は、第４実施形態に係る単位画素の回路構成を示す回路図である。 図２２は、第４実施形態に係る単位画素の他の回路構成を示す回路図である。 図２３は、第４実施形態に係る単位画素の回路動作の説明に供するタイミング波形図である。 図２４は、第５実施形態に係る単位画素の回路構成を示す回路図である。 図２５は、第５実施形態に係る単位画素の平面レイアウトを示すレイアウト図である。 図２６は、第５実施形態に係る単位画素の回路動作の説明に供するタイミング波形図である。 図２７は、入射光量に対する低感度差分信号ＳＮＬ、高感度差分信号ＳＮＨ、及び、補正低感度差分信号ＳＮＬ’の関係を示す図である。 図２８Ａは、画素信号の演算処理の処理例１についての説明図であり、図２８Ｂは、画素信号の演算処理の処理例２についての説明図である。 図２９は、第６実施形態に係る単位画素及びその制御系の構成の一例を示す構成図である。 図３０は、第６実施形態に係る単位画素の制御系の処理の流れを示すフローチャートである。 図３１は、第６実施形態に係る単位画素の制御系の処理についての説明図である。 図３２は、第６実施形態に係る単位画素及びその制御系の構成の他の例を示す構成図である。 図３３は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。 図３４は、第７実施形態に係るＣＭＯＳイメージセンサのシステム構成の概略を示すシステム構成図である。 図３５は、第７実施形態に係るＣＭＯＳイメージセンサにおける単位画素の内部構成図である。 図３６Ａは、４水準の参照電圧を用いる被写体輝度評価ユニットの構成例を示す図であり、図３６Ｂは、２水準の参照電圧を用いる被写体輝度評価ユニットの構成例を示す図である。 図３７は、第７実施形態に係るＣＭＯＳイメージセンサのシステムの立体構成を示す概略斜視図である。 図３８は、第７実施形態に係るＣＭＯＳイメージセンサにおける、第１の半導体素子層における光電変換部と画素トランジスタの平面レイアウトを示すレイアウト図である。 図３９Ａ、図３９Ｂは、第７実施形態に係るＣＭＯＳイメージセンサが画像として撮影する被写体の輝度分布を表すヒストグラムである。 図４０は、被写体輝度評価ユニットによる電荷量の評価内容と、露光時間制御ユニットによる露光時間の長さの設定についての説明図である。 図４１Ａ、図４１Ｂは、被写体輝度評価ユニットによる電荷量の評価結果に基づき、露光時間制御ユニットによって露光時間の長さが設定された結果を表す図である。 図４２は、間欠的な駆動を用いない撮像装置を自動車に搭載した場合における画素データの分析及び撮像条件の制御についての説明図である。 図４３は、間欠的な駆動を用いる撮像装置を自動車に搭載した場合における画素データの分析及び撮像条件の制御についての説明図である。 図４４は、被写体輝度評価ユニットによる電荷量の評価と、露光時間制御ユニットによる間欠駆動の設定についての処理の流れを示すフローチャートである。 図４５は、デューティ比＝１００％の場合の第１の光電変換部及び第２の光電変換部の露光時間の制御に関するタイミング波形図である。 図４６は、デューティ比＝５０％の場合の第１の光電変換部及び第２の光電変換部の露光時間の制御に関するタイミング波形図である。 図４７は、デューティ比＝２５％の場合の第１の光電変換部及び第２の光電変換部の露光時間の制御に関するタイミング波形図である。 図４８は、第７実施形態に係るＣＭＯＳイメージセンサの第１の光電変換部と第２の光電変換部との露光動作によって得られる出力電圧をプロットした図である。 図４９は、第７実施形態の変形例１に係るＣＭＯＳイメージセンサのシステムの立体構成を示す概略斜視図である。 図５０は、第７実施形態の変形例２に係るＣＭＯＳイメージセンサにおける単位画素の内部構成図である。 図５１は、第７実施形態の変形例２に係るＣＭＯＳイメージセンサの第２の光電変換部の露光動作によって得られる出力電圧をプロットした図である。 図５２は、第７実施形態の変形例３に係るＣＭＯＳイメージセンサにおける単位画素の内部構成図である。
以下、本開示の技術を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。本開示の技術は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は以下の順序で行う。
１．本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明
２．本開示の技術が適用される固体撮像素子
２−１．基本的なシステム構成
２−２．他のシステム構成
３．ノイズ除去処理に関する説明
３−１．ノイズ除去処理の処理例１
３−２．ノイズ除去処理の処理例２
４．本開示の技術術が適用される固体撮像素子の使用例
５．第１実施形態（第２のフォトダイオードの信号電荷の排出先が電源ＶDDの例）
５−１．単位画素の回路構成
５−２．単位画素の回路動作
５−３．ダイナミックレンジの拡大方法
６．第２実施形態（第２のフォトダイオードの信号電荷の排出先が第１のフォトダイオードの例）
６−１．単位画素の回路構成
６−２．単位画素の回路動作
６−３．第２実施形態の変形例１
６−４．第２実施形態の変形例２
７．第３実施形態（ＦＤ切替えトランジスタを第１のフォトダイオード側の転送トランジスタとリセットトランジスタとの間に配置する例）
７−１．単位画素の回路構成
７−２．高変換効率モードの回路動作
７−３．低変換効率モードの回路動作
８．第４実施形態（ＦＤ切替えトランジスタを第２のフォトダイオード側の転送トランジスタとリセットトランジスタとの間に配置する例）
８−１．単位画素の回路構成
８−２．単位画素の回路動作
９．第５実施形態（第２実施形態、第３実施形態、及び、第４実施形態を合体した例）
９−１．単位画素の回路構成
９−２．単位画素の回路動作
９−３．画素信号の演算処理
１０．第６実施形態（フォトダイオードの感度を適応的に制御する例）
１０−１．制御系の構成
１０−２．制御系の処理の流れ
１１．第１実施形態乃至第６実施形態の作用、効果
１２．第１実施形態乃至第６実施形態の変形例
１３．本開示の電子機器（撮像装置の例）
１４．第７実施形態（単位画素の露光時間を画素毎に調整する機構を備える例）
１４−１．システム構成
１４−２．単位画素の内部構成
１４−３．システムの立体構成
１４−４．単位画素の平面レイアウト
１４−５．１つの露光期間内のある時点での被写体対輝度評価
１４−６．画素データの分析及び撮像条件の制御
１４−７．露光時間の制御フロー
１４−７−１．デューティ比＝１００％で露光を続ける場合
１４−７−２．デューティ比＝５０％で露光を続ける場合
１４−７−３．デューティ比＝２５％で露光を続ける場合
１４−７−４．露光動作によって得られる第１、第２の光電変換部の出力について
１４−８．第７実施形態の変形例１（１つの画素制御ユニット及び画素信号処理ユニットが、複数個の単位画素の制御と信号処理とを担う例）
１４−９．第７実施形態の変形例２（単位画素が光電変換部を１個有する例）
１４−１０．第７実施形態の変形例３（被写体輝度に応じて、画素毎に電荷蓄積部の容量の大きさを変える例）
１４−１１．第７実施形態の変形例４（露光時間制御と電荷蓄積部の容量制御の双方を備える例）
１５．本開示の構成
＜本開示の固体撮像素子、その駆動方法、及び、電子機器、全般に関する説明＞
本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、複数の光電変換部について、第１の光電変換部及び第２の光電変換部から成る構成とすることができる。また、単位画素について、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を排出する排出ゲート部を有する構成とすることができる。
上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、排出ゲート部について、第２の光電変換部で光電変換された電荷を第１の光電変換部へ排出する構成とすることができる。また、間欠駆動について、排出ゲート部及び第２の転送ゲート部を駆動するパルス信号による間欠的な駆動とすることができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、駆動部について、第２の転送ゲート部及び排出ゲート部を、露光期間において、導通期間が重ならないように、交互に同じ周波数で動作させる構成とすることができる。また、排出ゲート部を形成するゲート電極は、第１の光電変換部の一部と重なるように設けられている構成とすることができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、排出ゲート部について、第２の光電変換部と第１の光電変換部との間に直列に配置された２つのゲート部から成る構成とすることができる。このとき、２つのゲート部のうち、第１の光電変換部側のゲート部のゲート電極については、第１の光電変換部の一部と重なるように設けられていることが好ましい。
あるいは又、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、第１の転送ゲート部とリセットトランジスタとの間に設けられた第１の切換ゲート部を有する構成とすることができる。また、電荷電圧変換部について、第１の転送ゲート部と増幅トランジスタと第１の切換ゲート部とによって囲まれる第１領域、及び、第１の切換ゲート部とリセットトランジスタと第２の転送ゲート部とによって囲まれる第２領域から成る構成とすることができる。
更に、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、第１の切換ゲート部について、第１の光電変換部の信号電荷を読み出す際に、電荷電圧変換部に関して、高変換効率モードと低変換効率モードとの切替えが可能な構成とすることができる。また、単位画素について、第２領域に接続された容量素子を有する構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、及び、第２の転送ゲート部とリセットトランジスタとの間に設けられた第２の切換ゲート部を有する構成とすることができる。また、電荷電圧変換部について、第１の転送ゲート部と増幅トランジスタと第２の切換ゲート部とによって囲まれる第１領域、及び、第２の転送ゲート部と第２の切換ゲート部との間に位置する第２領域から成る構成とすることができる。また、単位画素について、第２領域に接続された容量素子を有する構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、単位画素について、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、第１の転送ゲート部とリセットトランジスタとの間に設けられた第１の切換ゲート部、及び、第２の転送ゲート部とリセットトランジスタとの間に設けられた第２の切換ゲート部を有する構成とすることができる。また、電荷電圧変換部について、第１の転送ゲート部と増幅トランジスタと第１の切換ゲート部とによって囲まれる第１領域、第１の切換ゲート部と第２の切換ゲート部とリセットトランジスタとによって囲まれる第２領域、及び、第２の転送ゲート部と第２の切換ゲート部との間に位置する第３領域から成る構成とすることができる。また、単位画素について、第３領域に接続された容量素子を有する構成とすることができる。
あるいは又、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、複数の光電変換部について、第１の光電変換部及び第２の光電変換部から成る構成とすることができる。また、単位画素について、電荷蓄積部、第１の転送ゲート部、第２及び第３の転送ゲート部、第４の転送ゲート部、排出ゲート部、露光時間制御部、並びに、電荷量評価部を有する構成とすることができる。第１の転送ゲート部は、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する。第２及び第３の転送ゲート部は、電荷蓄積部と電荷電圧変換部とのポテンシャルを結合する。第４の転送ゲート部は、第２の光電変換部で光電変換された電荷を電荷蓄積部に転送する。排出ゲート部は、第２の光電変換部で光電変換された電荷を排出する。露光時間制御部は、第４の転送ゲート部及び排出ゲート部の導通／非導通を制御することによって第２の光電変換部での露光動作の露光時間を制御する。電荷量評価部は、１回の第２の光電変換部での露光動作の期間内のある時点で電荷蓄積部に蓄積された電荷の量を評価する。このとき、転送ゲート部のゲート電極の下部には、第２の光電変換部から溢れた電荷を電荷蓄積部に転送するオーバーフローパスが形成されていることが好ましい。また、露光時間制御部について、電荷量評価部の評価結果に応じて、１回の第２の光電変換部での露光動作における、電荷量評価部による評価以降の露光時間を制御する構成とすることができる。
本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、
光電変換部を含む単位画素が複数配置されて成る画素アレイ部、
光電変換部の信号電荷の蓄積に関して間欠駆動する駆動部、及び、
光電変換部から得られる信号レベルを基に、当該光電変換部の露光時間を制御する制御系、
を備える構成とすることができる。
また、上述した好ましい構成を含む本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、制御系について、被写体輝度評価部及び露光時間制御部を有する構成とすることができる。被写体輝度評価部は、光電変換部から得られる信号レベルに基づいて被写体の輝度を評価する。露光時間制御部は、被写体輝度評価部の評価結果に基づいて、光電変換部の信号電荷の蓄積に関して間欠駆動するパルス信号のパルス幅を制御することによって露光時間を制御する。
本開示の固体撮像素子、その駆動方法、及び、電子機器にあっては、光電変換部を含む単位画素が複数配置されて成る画素アレイ部を備える構成とすることができる。また、単位画素は、電荷蓄積部、転送ゲート部、排出ゲート部、露光時間制御部、及び、電荷量評価部を有する構成とすることができる。転送ゲート部は、光電変換部で光電変換された電荷を電荷蓄積部に転送する。排出ゲート部は、光電変換部で光電変換された電荷を排出する。露光時間制御部は、転送ゲート部及び排出ゲート部の導通／非導通を制御することによって光電変換部での露光動作の露光時間を制御する。電荷量評価部は、１回の光電変換部での露光動作の期間内のある時点で電荷蓄積部に蓄積された電荷の量を評価する。また、露光時間制御部について、電荷量評価部の評価結果に応じて、１回の光電変換部における露光動作における、電荷量評価部による評価以降の露光時間を制御する構成とすることができる。
＜本開示の技術が適用される固体撮像素子＞
［基本的なシステム構成］
図１は、本開示の技術が適用される固体撮像素子、例えばＸ−Ｙアドレス方式固体撮像素子の一種であるＣＭＯＳイメージセンサの構成の概略を示すシステム構成図である。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、または、部分的に使用して作成されたイメージセンサである。
本適用例に係るＣＭＯＳイメージセンサ１０は、図示せぬ半導体基板（半導体チップ）上に形成された画素アレイ部１１と、当該画素アレイ部１１と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、垂直駆動部１２、カラム処理部１３、水平駆動部１４、及び、システム制御部１５から構成されている。
ＣＭＯＳイメージセンサ１０は更に、信号処理部１８及びデータ格納部１９を備えている。信号処理部１８及びデータ格納部１９については、本ＣＭＯＳイメージセンサ１０と同じ基板上に搭載しても構わないし、本ＣＭＯＳイメージセンサ１０とは別の基板上に配置するようにしても構わない。また、信号処理部１８及びデータ格納部１９の各処理については、本ＣＭＯＳイメージセンサ１０とは別の基板に設けられる外部信号処理部、例えば、ＤＳＰ(Digital Signal Processor)回路やソフトウェアによる処理でも構わない。
画素アレイ部１１は、光電変換を行うことで、受光した光量に応じた光電荷を生成しかつ蓄積する光電変換部を含む単位画素（以下、単に「画素」と記述する場合がある）２０が行方向及び列方向に、即ち、行列状に２次元配置された構成となっている。ここで、行方向とは画素行の画素の配列方向（即ち、水平方向）を言い、列方向とは画素列の画素の配列方向（即ち、垂直方向）を言う。単位画素２０の具体的な回路構成や画素構造の詳細については後述する。
画素アレイ部１１において、行列状の画素配列に対して、画素行毎に画素駆動線１６（１６1〜１６m）が行方向に沿って配線され、画素列毎に垂直信号線１７（１７1〜１７n）が列方向に沿って配線されている。画素駆動線１６は、画素から信号を読み出す際の駆動を行うための、後述する駆動信号を伝送する。図１では、画素駆動線１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直駆動部１２の各行に対応した出力端に接続されている。
垂直駆動部１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部１２は、当該垂直駆動部１２を制御するシステム制御部１５と共に、画素アレイ部１１の各画素を駆動する駆動部を構成している。この垂直駆動部１２はその具体的な構成については図示を省略するが、一般的に、読出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
読出し走査系は、単位画素２０から信号を読み出すために、画素アレイ部１１の単位画素２０を行単位で順に選択走査する。単位画素２０から読み出される信号はアナログ信号である。掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読出し行の単位画素２０の光電変換部から不要な電荷が掃き出されることによって当該光電変換部がリセットされる。そして、この掃出し走査系による不要電荷の掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の露光期間となる。
垂直駆動部１２によって選択走査された画素行の各単位画素２０から出力される信号は、画素列毎に垂直信号線１７の各々を通してカラム処理部１３に入力される。カラム処理部１３は、画素アレイ部１１の画素列毎に、選択行の各画素２０から垂直信号線１７を通して出力される信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
具体的には、カラム処理部１３は、信号処理として少なくとも、ノイズ除去処理、例えばＣＤＳ(Correlated Double Sampling;相関二重サンプリング）処理や、ＤＤＳ（Double Data Sampling）処理を行う。例えば、ＣＤＳ処理により、リセットノイズや画素２０内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。カラム処理部１３にノイズ除去処理以外に、例えば、ＡＤ（アナログ−デジタル）変換機能を持たせ、アナログの画素信号をデジタル信号に変換して出力することも可能である。
水平駆動部１４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部１３の画素列に対応する単位回路を順番に選択する。この水平駆動部１４による選択走査により、カラム処理部１３において単位回路ごとに信号処理された画素信号が順番に出力される。
システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、当該タイミングジェネレータで生成された各種のタイミングを基に、垂直駆動部１２、カラム処理部１３、及び、水平駆動部１４などの駆動制御を行う。
信号処理部１８は、少なくとも演算処理機能を有し、カラム処理部１３から出力される画素信号に対して演算処理等の種々の信号処理を行う。データ格納部１９は、信号処理部１８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
上記構成のＣＭＯＳイメージセンサ１０において、本開示の技術は、単位画素２０の回路構成及び単位画素２０の駆動部、特に、垂直駆動部１２の駆動タイミングを特徴としている。単位画素２０の回路構成及び垂直駆動部１２の駆動タイミングの具体的な実施形態については後述する。
［他のシステム構成］
本開示の技術が適用されるＣＭＯＳイメージセンサ１０としては、上述したシステム構成のものに限られるものではない。他のシステム構成として、以下のようなシステム構成のものを挙げることができる。
例えば、図２に示すように、データ格納部１９をカラム処理部１３の後段に配置し、カラム処理部１３から出力される画素信号を、データ格納部１９を経由して信号処理部１８に供給するシステム構成のＣＭＯＳイメージセンサ１０Ａを挙げることができる。
更には、図３に示すように、画素アレイ部１１の列ごとあるいは複数の列ごとにＡＤ変換するＡＤ変換機能をカラム処理部１３に持たせるとともに、当該カラム処理部１３に対してデータ格納部１９及び信号処理部１８を並列的に設けるシステム構成のＣＭＯＳイメージセンサ１０Ｂを挙げることができる。
＜ノイズ除去処理に関する説明＞
上述したＣＭＯＳイメージセンサ１０（１０Ａ，１０Ｂ）において、単位画素２０からは、低感度データ信号ＳＬ、低感度リセット信号ＮＬ、高感度リセット信号ＮＨ、及び、高感度データ信号ＳＨの順に、垂直信号線１７に対して各信号が出力される。あるいは又、単位画素２０からは、高感度リセット信号ＮＨ、高感度データ信号ＳＨ、低感度データ信号ＳＬ、及び、低感度リセット信号ＮＬの順に、垂直信号線１７に対して各信号が出力される。
そして、後段の信号処理部、例えば、画１乃至図３に示すカラム処理部１３や信号処理部１８において、低感度データ信号ＳＬ、低感度リセット信号ＮＬ、高感度リセット信号ＮＨ、及び、高感度データ信号ＳＨに対して所定のノイズ除去処理及び信号処理が行われる。低感度データ信号ＳＬ、低感度リセット信号ＮＬ、高感度リセット信号ＮＨ、及び、高感度データ信号ＳＨを出力する単位画素２０の具体的な構成については、後述する実施形態で詳細に説明する。
以下では、低感度データ信号ＳＬ、低感度リセット信号ＮＬ、高感度リセット信号ＮＨ、及び、高感度データ信号ＳＨの順に垂直信号線１７に出力する場合を例に挙げて、カラム処理部１３におけるノイズ除去処理及び信号処理部１８における演算処理の例について説明する。
［ノイズ除去処理の処理例１］
まず、カラム処理部１３は、低感度データ信号ＳＬと低感度リセット信号ＮＬとの差分をとることにより、低感度差分信号ＳＮＬを生成する。従って、低感度差分信号ＳＮＬ＝低感度データ信号ＳＬ−低感度リセット信号ＮＬとなる。次に、カラム処理部１３は、高感度データ信号ＳＨと高感度リセット信号ＮＨとの差分をとることにより、高感度差分信号ＳＮＨを生成する。従って、高感度差分信号ＳＮＨ＝高感度データ信号ＳＨ−高感度リセット信号ＮＨとなる。
このように、処理例１では、低感度の信号ＳＬ、ＮＬに対しては、画素２０内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズは除去されるものの、リセットノイズは除去されないＤＤＳ処理が行われる。高感度の信号ＳＨ、ＮＨについては、リセットノイズや画素２０内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるＣＤＳ処理が行われる。また、処理例１では、フレームメモリを用いる必要がない演算処理であることから、回路構成の簡略化、及び、低コスト化が図れる利点がある。
［ノイズ除去処理の処理例２］
ノイズ除去処理の処理例２では、前のフレームの情報を用いるために、記憶手段、例えば、フレームメモリが必要になる。従って、処理例２の演算処理は、例えば、信号処理部１８において、データ格納部１９を記憶手段として用いたり、外部のＤＳＰ回路において、フレームメモリを用いたりして行うことになる。
具体的には、まず、カラム処理部１３は、低感度データ信号ＳＬと、前フレームにおける低感度リセット信号ＮＬとの差分をとることにより、低感度差分信号ＳＮＬを生成する。従って、低感度差分信号ＳＮＬ＝低感度データ信号ＳＬ−低感度リセット信号ＮＬとなる。次に、カラム処理部１３は、高感度データ信号ＳＨと高感度リセット信号ＮＨとの差分をとることにより、高感度差分信号ＳＮＨを生成する。従って、高感度差分信号ＳＮＨ＝高感度データ信号ＳＨ−高感度リセット信号ＮＨとなる。
このように、ノイズ除去処理の処理例２では、低感度の信号ＳＬ、ＮＬについても、リセットノイズや画素２０内の増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去されるＣＤＳ処理が行われる。従って、処理例２によれば、フレームメモリ等の記憶手段が必要になるものの、処理例１に比べてリセットノイズを大幅に抑制できる利点がある。
＜本開示の技術が適用される固体撮像素子の使用例＞
次に、本開示の技術が適用されるＣＭＯＳイメージセンサの使用例について説明する。図４は、上記構成の本開示の技術が適用されるＣＭＯＳイメージセンサの使用例を示す図である。
上述したＣＭＯＳイメージセンサ１０（１０Ａ，１０Ｂ）は、例えば、以下のように、可視光、赤外光、紫外光、Ｘ線等の光をセンシングする様々な装置に使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用途に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の分野で用いる装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビジョン受像機、冷蔵庫、エアーコンディショナ等の家電の分野で用いる装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの分野で用いる装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの分野で用いる装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の分野で用いる装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの分野で用いる装置
・畑や作物の状態を監視するためのカメラ等の、農業の分野で用いる装置
＜第１実施形態＞
第１実施形態は、固体撮像素子及びその駆動方法に関し、より具体的には、単位画素２０の回路構成及び垂直駆動部１２の駆動タイミングの基本形に関する。図５〜図９を用いて、本開示の第１実施形態に係る固体撮像素子及びその駆動方法について説明する。第１実施形態に係る単位画素２０の回路構成を図５に示し、第１実施形態に係る単位画素２０の平面レイアウトを図６に示す。
［単位画素の回路構成］
第１実施形態に係る単位画素２０は、複数の光電変換部として、例えば、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2の２つのフォトダイオードを有する。単位画素２０は、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2に加えて、転送トランジスタ（転送ゲート部）２１、転送トランジスタ２２、シャッタートランジスタ（排出ゲート部）２３、リセットトランジスタ２４、増幅トランジスタ２５、及び、選択トランジスタ２６を有する構成となっている。
尚、ここでは、転送トランジスタ２１、転送トランジスタ２２、シャッタートランジスタ２３、リセットトランジスタ２４、増幅トランジスタ２５、及び、選択トランジスタ２６の６つのトランジスタとして、例えばＮ型ＭＯＳＦＥＴを用いている。但し、ここで例示した６つのトランジスタ２１〜２６の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。後述する各実施形態においても同様である。
この単位画素２０に対して、先述した画素駆動線１６（１６1〜１６m）として、複数の画素駆動線が同一画素行の各画素に対して共通に配線されている。これら複数の画素駆動線は、垂直駆動部１２の各画素行に対応した出力端に画素行単位で接続されている。垂直駆動部１２は、複数の画素駆動線に対して転送信号ＴＧ1、転送信号ＴＧ2、シャッター信号ＳＨＧ、リセット信号ＲＳＴ、及び、選択信号ＳＥＬを適宜出力する。
第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2は、アノード電極が低電位側電源ＶSS(例えば、グランド)に接続されており、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。第１のフォトダイオードＰＤ1のカソード電極は、転送トランジスタ２１を介して増幅トランジスタ２５のゲート電極と電気的に接続されている。同様に、第２のフォトダイオードＰＤ2のカソード電極は、転送トランジスタ２２を介して増幅トランジスタ２５のゲート電極と電気的に接続されている。
ここで、増幅トランジスタ２５のゲート電極が電気的に繋がった領域は、フローティングディフュージョン（浮遊拡散領域／不純物拡散領域）ＦＤである。フローティングディフュージョンＦＤは、電荷を電圧に変換する電荷電圧変換部である。
転送トランジスタ２１のゲート電極２１Gには、高レベル（例えば、ＶDDレベル）がアクティブとなる転送信号ＴＧ1が垂直駆動部１２から与えられる。転送トランジスタ２１は、転送信号ＴＧ1に応答して導通状態となることで、第１のフォトダイオードＰＤ1で光電変換され、当該フォトダイオードＰＤ1に蓄積された光電荷をフローティングディフュージョンＦＤに転送する。転送トランジスタ２２のゲート電極２２Gには、高レベルがアクティブとなる転送信号ＴＧ2が垂直駆動部１２から与えられる。転送トランジスタ２２は、転送信号ＴＧ2に応答して導通状態となることで、第２のフォトダイオードＰＤ2で光電変換され、当該フォトダイオードＰＤ2に蓄積された光電荷をフローティングディフュージョンＦＤに転送する。
シャッタートランジスタ２３は、第２のフォトダイオードＰＤ2のカソード電極と高電位側電源ＶDDとの間に接続されている。シャッタートランジスタ２３のゲート電極２３Gには、高レベルがアクティブとなるシャッター信号ＳＨＧが垂直駆動部１２から与えられる。シャッタートランジスタ２３は、シャッター信号ＳＨＧに応答して導通状態となることで、第２のフォトダイオードＰＤ2に蓄積された電荷を、例えば高電位側電源ＶDDに排出する（捨てる）。すなわち、本実施形態では、高電位側電源ＶDDが第２のフォトダイオードＰＤ2の電荷の排出部となっている。
リセットトランジスタ２４は、高電位側電源ＶDDとフローティングディフュージョンＦＤとの間に接続されている。リセットトランジスタ２４のゲート電極２４Gには、高レベルがアクティブとなるリセット信号ＲＳＴが垂直駆動部１２から与えられる。リセットトランジスタ２４は、リセット信号ＲＳＴに応答して導通状態となり、フローティングディフュージョンＦＤの電荷を高電位側電源ＶDDのノードに捨てることによってフローティングディフュージョンＦＤをリセットする。
増幅トランジスタ２５は、ゲート電極２５GがフローティングディフュージョンＦＤに、ドレイン電極が高電位側電源ＶDDにそれぞれ接続されている。増幅トランジスタ２５は、第１のフォトダイオードＰＤ1又は第２のフォトダイオードＰＤ2での光電変換によって得られる信号を読み出すソースフォロワの入力部となる。すなわち、増幅トランジスタ２５は、ソース電極が選択トランジスタ２６を介して垂直信号線１７に接続される。そして、増幅トランジスタ２５と、垂直信号線１７の一端に接続される電流源３１とは、フローティングディフュージョンＦＤの電圧を垂直信号線１７の電位に変換するソースフォロワを構成している。
選択トランジスタ２６は、例えば、ドレイン電極が増幅トランジスタ２５のソース電極に、ソース電極が垂直信号線１７にそれぞれ接続されている。選択トランジスタ２６のゲート電極２６Gには、高レベルがアクティブとなる選択信号ＳＥＬが垂直駆動部１２から与えられる。選択トランジスタ２６は、選択信号ＳＥＬに応答して導通状態となることで、単位画素２０を選択状態として増幅トランジスタ２５から出力される信号を垂直信号線１７に伝達する。
尚、選択トランジスタ２６については、高電位側電源ＶDDと増幅トランジスタ２５のドレイン電極との間に接続する回路構成を採ることも可能である。また、本例では、単位画素２０の画素回路として、転送トランジスタ２１、転送トランジスタ２２、シャッタートランジスタ２３、リセットトランジスタ２４、増幅トランジスタ２５、及び、選択トランジスタ２６から成る、即ち６つのトランジスタ（Ｔｒ）から成る６Ｔｒ構成を例に挙げたが、これに限られるものではない。例えば、選択トランジスタ２６を省略し、増幅トランジスタ２５に選択トランジスタ２６の機能を持たせる５Ｔｒ構成とすることもできるし、必要に応じて、トランジスタの数を増やした構成とすることもできる。後述する各実施形態においても同様である。
［単位画素の回路動作］
次に、上記の構成の第１実施形態に係る単位画素２０の回路動作について、図７のタイミング波形図を用いて説明する。図７には、垂直駆動部１２から出力される、選択信号ＳＥＬ、リセット信号ＲＳＴ、転送信号ＴＧ1、転送信号ＴＧ2、及び、シャッター信号ＳＨＧの各波形を示している。
時刻ｔ11でリセット信号ＲＳＴをアクティブ状態（高レベル状態）にすることによって、リセットトランジスタ２４を導通状態にし、リセット信号ＲＳＴのアクティブ期間における時刻ｔ12で転送信号ＴＧ1及び転送信号ＴＧ2をアクティブ状態する。これにより、転送トランジスタ２１及び転送トランジスタ２２が導通状態になるため、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2がリセットされる。もちろん、リセット信号ＲＳＴがアクティブ状態になり、リセットトランジスタ２４が導通状態になることにより、フローティングディフュージョンＦＤもリセットされる。
リセット信号ＲＳＴのアクティブ期間において、時刻ｔ13で転送信号ＴＧ1を非アクティブ状態（低レベル状態）にし、転送トランジスタ２１を非導通状態にすることで、第１のフォトダイオードＰＤ1において、光電変換した信号電荷の当該フォトダイオードＰＤ1への蓄積が開始される（露光開始）。第２のフォトダイオードＰＤ2においても、時刻ｔ13で転送信号ＴＧ2を非アクティブ状態にし、転送トランジスタ２２を非導通状態にすることで、光電変換した信号電荷の当該フォトダイオードＰＤ2への蓄積が開始される。
次に、時刻ｔ14でリセット信号ＲＳＴを非アクティブ状態にし、リセットトランジスタ２４を非導通状態にした後、シャッター信号ＳＨＧ及び転送信号ＴＧ2のアクティブ状態／非アクティブ状態を交互に繰り返す。シャッター信号ＳＨＧがアクティブ状態になると、シャッタートランジスタ２３が導通状態になるため、第２のフォトダイオードＰＤ2に蓄積された信号電荷が高電位側電源ＶDDに排出される。また、転送信号ＴＧ2がアクティブ状態になると、転送トランジスタ２２が導通状態になるため、第２のフォトダイオードＰＤ2に蓄積された信号電荷がフローティングディフュージョンＦＤに転送される。
この動作を、時刻ｔ14以降の露光期間に交互に繰り返すと、露光期間に第２のフォトダイオードＰＤ2で光電変換した信号電荷のうち、シャッター信号ＳＨＧのアクティブ期間を除く、転送信号ＴＧ2のアクティブ期間だけで発生した信号電荷のみがフローティングディフュージョンＦＤに転送される。そして、この第２のフォトダイオードＰＤ2から転送された信号電荷は、フローティングディフュージョンＦＤで蓄積／保持される。すなわち、時刻ｔ14以降の露光期間において、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関して、シャッター信号ＳＨＧ及び転送信号ＴＧ2のパルス信号による間欠的な駆動（以下、単に「間欠駆動」と記述する場合がある）が行われる。
フローティングディフュージョンＦＤで電荷電圧変換された信号の読出しは、フローティングディフュージョンＦＤに蓄積した第２のフォトダイオードＰＤ2の信号から先に行う。
具体的には、時刻ｔ15で選択信号ＳＥＬをアクティブ状態にし、選択トランジスタ２６を導通状態にして単位画素２０を選択状態にする。これにより、フローティングディフュージョンＦＤに蓄積されている第２のフォトダイオードＰＤ2の信号を、増幅トランジスタ２５及び選択トランジスタ２６を介して垂直信号線１７に読み出す。このとき読み出される第２のフォトダイオードＰＤ2の信号が、先述した低感度データ（Ｄ相）信号ＳＬである。
その後、選択信号ＳＥＬのアクティブ期間、即ち、単位画素２０の選択期間において、時刻ｔ16でリセット信号ＲＳＴをアクティブ状態にし、リセットトランジスタ２４を導通状態にすることで、フローティングディフュージョンＦＤをリセットする。そして、時刻ｔ17でリセット信号ＲＳＴを非アクティブ状態にした後、フローティングディフュージョンＦＤのレベルを垂直信号線１７に読み出す。このとき読み出される信号が、先述した低感度リセット（Ｐ相）信号ＮＬである。このときの低感度リセット（Ｐ相）信号ＮＬは、次の第１のフォトダイオードＰＤ1のための、先述した高感度リセット（Ｐ相）信号ＮＨでもある。
次に、選択信号ＳＥＬのアクティブ期間において、時刻ｔ18で転送信号ＴＧ1をアクティブ状態にし、転送トランジスタ２１を導通状態にして、第１のフォトダイオードＰＤ1で露光／蓄積した信号電荷をフローティングディフュージョンＦＤに転送する。そして、転送した第１のフォトダイオードＰＤ1の信号電荷に基づくフローティングディフュージョンＦＤのレベルを、増幅トランジスタ２５及び選択トランジスタ２６を介して垂直信号線１７に読み出す。このとき読み出される第１のフォトダイオードＰＤ1の信号が、先述した高感度データ（Ｄ相）信号ＳＨである。
上述したシャッター信号ＳＨＧ及び転送信号ＴＧ2のパルス信号に基づく、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠駆動の際の回路動作について、図８Ａのタイミング波形図を用いてより詳しく説明する。この間欠駆動は、転送トランジスタ２２及びシャッタートランジスタ２３を、露光期間において、導通期間が重ならないように、交互に同じ周波数で動作させることによって実現される。
図８Ａのタイミング波形図は、シャッター信号ＳＨＧ及び転送信号ＴＧ2を、それぞれＴ11，Ｔ12のアクティブ時間で交互に駆動している状態を表している。これにより、全露光期間×Ｔ11／（Ｔ11＋Ｔ12）で光電変換した信号電荷のみを転送トランジスタ２２を介してフローティングディフュージョンＦＤに転送することになる。つまり、実効的に感度をＴ11／（Ｔ11＋Ｔ12）に落とすことができる。このＴ11，Ｔ12の時間を変えれば、任意の感度調整を行うことができる。
因みに、１回の短シャッタでもシャッタ時間で感度の低下を実現できるが、ＬＥＤ照明下での撮像の場合には、ＬＥＤフリッカなどの問題が生じてしまう。ＬＥＤは、常時点灯ではなくある周波数で点滅している。このため、短シャッタにしたときに、露光タイミングがこのＬＥＤ点滅の消灯タイミングと重なると、ＬＥＤが消えた画素が取れてしまう。これがＬＥＤフリッカである。従って、ＬＥＤフリッカなどの観点からすると、１回の短シャッタは好ましくない。
尚、図８Ａの駆動タイミングに基づく動作では、シャッター信号ＳＨＧと転送信号ＴＧ2とを排他的に動作させているが、これに限られるものではない。すなわち、信号電荷を完全転送ができるパルス幅があれば、図８Ｂの駆動タイミングに基づく動作でも構わない。具体的には、シャッター信号ＳＨＧ及び転送信号ＴＧ2の一方のパルス信号を立ち下げてから他方のパルス信号を立ち下げるまでの期間が、Ｔ11，Ｔ12の時間となることで、図８Ａの駆動タイミングに基づく動作の場合と同様の効果を得ることができる。
［ダイナミックレンジの拡大方法］
次に、第１実施形態に係る単位画素２０において、上述した回路動作によって読み出した信号電荷を用いて、ダイナミックレンジを拡大する方法について、図９を用いて説明する。
図９において、横軸は入射光の光量、縦軸は出力（電子数）を表している。第１のフォトダイオードＰＤ1の単位時間当たりの感度をα、第２のフォトダイオードＰＤ2の単位時間当たりの感度をβとする。第１のフォトダイオードＰＤ1の出力は光量に対し感度αの傾きで増加し、第１のフォトダイオードＰＤ1の飽和レベルに達したところで収束する。一方、第２のフォトダイオードＰＤ2の出力は光量に対し、β×｛Ｔ11／（Ｔ11＋Ｔ12）｝の傾きで増加し、転送トランジスタ２２で転送する先のフローティングディフュージョンＦＤが飽和に達したところで収束する。
図９では、第１のフォトダイオードＰＤ1の飽和レベルよりもフローティングディフュージョンＦＤの飽和レベルが大きいとして書いているが、同程度でも、フローティングディフュージョンＦＤの方が小さくても破綻はしない。ただし、ダイナミックレンジ拡大の効果については、フローティングディフュージョンＦＤの飽和レベルをより大きくした方が効果も大きくなる。
このようにして、第２のフォトダイオードＰＤ2の信号を、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2の感度比の分だけゲインアップし、第１のフォトダイオードＰＤ1の傾き(感度)と同じにした出力を得る。そして、第１のフォトダイオードＰＤ1の飽和前の光量は第１のフォトダイオードＰＤ1の信号を使い、それ以上の光量ではゲインアップした第２のフォトダイオードＰＤ2の信号を使うことで、ダイナミックレンジを拡大することができる。
尚、全領域をゲインアップした第２のフォトダイオードＰＤ2の出力を使う、というのは不適である。何故なら、第２のフォトダイオードＰＤ2はフローティングディフュージョンＦＤでの保持を前提としているため、第１のフォトダイオードＰＤ1と比べてノイズ成分が大きい。そのため、出力の小さい領域では出力に対するノイズの影響が大きくなってしまう。
上述したように、第１実施形態に係る固体撮像素子及びその駆動方法では、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関して、露光期間において、シャッター信号ＳＨＧ及び転送信号ＴＧ2のパルス信号によって間欠駆動する。ここで、第１のフォトダイオードＰＤ1の信号電荷の蓄積に関しては、第１のフォトダイオードＰＤ1の感度を相対的に高く設定することから、露光期間の全体で（デューティ比１００％で）信号電荷の蓄積が行われる。この第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠的な駆動により、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2の感度比を制御できる。
そして、任意に制御可能な感度比で複数の画像を撮影することで、上述したように、ダイナミックレンジの拡大を図ることができる。また、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠的な駆動によって第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2の感度比を任意に制御できることで、物理的に感度差をつける場合に比べて、自由にダイナミックレンジを変更できる。
また、信号電荷の蓄積に関する間欠的な駆動によって第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2の感度差を制御できることで、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2のサイズの大小関係を問わなくて済む。すなわち、図１０Ａに示すよう、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2が同じ大きさでも、図１０Ｂに示すように、第２のフォトダイオードＰＤ2の方が第１のフォトダイオードＰＤ1よりも大きい構造でも構わない。このように、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2のサイズの大小関係を問わないことで、単位画素２０のレイアウトの自由度を上げることができる。
＜第２実施形態＞
第２のフォトダイオードＰＤ2の電荷の排出先を、第１実施形態では、高電位側電源ＶDDとしているのに対し、第２実施形態では、第１のフォトダイオードＰＤ1としている。図１１〜図１３を用いて、本開示の第２実施形態に係る固体撮像素子及びその駆動方法について説明する。図１１は、第２実施形態に係る単位画素２０の回路構成を示す回路図である。
［単位画素の回路構成］
第２実施形態に係る単位画素２０の構成素子は、第１実施形態に係る単位画素２０の構成素子と同じである。すなわち、第２実施形態に係る単位画素２０は、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2に加えて、転送トランジスタ２１、転送トランジスタ２２、シャッタートランジスタ２３、リセットトランジスタ２４、増幅トランジスタ２５、及び、選択トランジスタ２６を有する構成となっている。
そして、シャッタートランジスタ２３は、第１のフォトダイオードＰＤ1のカソード電極と第２のフォトダイオードＰＤ2のカソード電極との間に接続されている。すなわち、第２のフォトダイオードＰＤ2の信号電荷を高電位側電源ＶDDに排出するのではなく、第１のフォトダイオードＰＤ1に排出し、当該フォトダイオードＰＤ1の信号電荷に加算する構成となっている。
第２実施形態に係る単位画素２０におけるダイナミックレンジ拡大についての説明図を図１２に示す。図１２に示すように、第２のフォトダイオードＰＤ2の信号電荷を第１のフォトダイオードＰＤ1の信号電荷に加算することにより、第１のフォトダイオードＰＤ1の感度が、α+β×{Ｔ12／（Ｔ11＋Ｔ12）｝と、第１実施形態より大きくなる。これにより、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2とにより感度差をつけることができるため、ダイナミックレンジをより拡大することができる。
［単位画素の回路動作］
次に、上記の構成の第２実施形態に係る単位画素２０の回路動作について、図１３のポテンシャル図を用いて説明する。
図１３の最上部には、転送トランジスタ２２−第２のフォトダイオードＰＤ2−シャッタートランジスタ２３−第１のフォトダイオードＰＤ1−転送トランジスタ２１の断面構造を示している。また、状態１、状態２、及び、状態３には、各動作時の上記の断面のポテンシャルを表している。尚、図１３の各動作状態では、簡単のため、第１のフォトダイオードＰＤ1で発生した信号電荷については図示していないが、実動作では、第２のフォトダイオードＰＤ2に信号電荷が発生するのと同じように、第１のフォトダイオードＰＤ1にも信号が発生する。
図１１に示すように、シャッタートランジスタ２３は、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2との間に設けられている。この場合、第１のフォトダイオードＰＤ1のポテンシャルについては、第２のフォトダイオードＰＤ2のポテンシャルよりも深くなるように設定する（状態１）。
このようなポテンシャル関係の下で、シャッター信号ＳＨＧ及び転送信号ＴＧ2のパルス信号による、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠駆動が行われる。この間欠駆動において、シャッター信号ＳＨＧのアクティブ期間では、シャッタートランジスタ２３のゲート電極２３G下のポテンシャルが深くなるため、第２のフォトダイオードＰＤ2の信号電荷が第１のフォトダイオードＰＤ1へ転送される（状態２）。これにより、図１２で説明したように、第１のフォトダイオードＰＤ1の感度向上の効果が得られる。
また、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠駆動において、転送信号ＴＧ2のアクティブ期間では、転送トランジスタ２２のゲート電極２２G下のポテンシャルが深くなるため、第２のフォトダイオードＰＤ2の信号電荷がフローティングディフュージョンＦＤに転送される（状態３）。
［第２実施形態の変形例１］
図１４は、第２実施形態の変形例１に係る単位画素２０の回路動作の説明に供するポテンシャル図である。図１４の最上部には、転送トランジスタ２２−第２のフォトダイオードＰＤ2−シャッタートランジスタ２３−第１のフォトダイオードＰＤ1−転送トランジスタ２１の断面構造を示している。
図１４に示すように、第２実施形態の変形例１では、シャッタートランジスタ２３のゲート電極２３Gを第１のフォトダイオードＰＤ1の上まで延伸させた画素構造となっている。すなわち、シャッタートランジスタ２３のゲート電極２３Gは、第１のフォトダイオードＰＤ1の一部と重なるように設けられている。このとき、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2のポテンシャル関係については、同程度であってもよい（状態１）。あるいは又、第２のフォトダイオードＰＤ2の方が第１のフォトダイオードＰＤ1よりも浅くてもよい。
このような画素構造にすることで、シャッター信号ＳＨＧをアクティブ状態にし、シャッタートランジスタ２３を導通状態としたとき、シャッタートランジスタ２３のゲート電極２３G下のポテンシャルと同時に、第１のフォトダイオードＰＤ1のポテンシャルも深くなる（状態２）。従って、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2のポテンシャルが同程度であっても、第２のフォトダイオードＰＤ2 から第１のフォトダイオードＰＤ1へ信号電荷を転送することができる。
［第２実施形態の変形例２］
図１５は、第２実施形態の変形例２に係る単位画素の回路構成を示す回路図である。また、変形例２に係る単位画素２０の回路動作の説明に供するポテンシャル図を図１６に示す。図１６の最上部には、転送トランジスタ２２−第２のフォトダイオードＰＤ2−シャッタートランジスタ２３−第１のフォトダイオードＰＤ1−転送トランジスタ２１の断面構造を示している。
第２実施形態の変形例２では、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2との間に、排出ゲート部として、シャッタートランジスタ２３とシャッタートランジスタ２７の２つのシャッタートランジスタを直列に配置した画素構造となっている。この変形例２に係る画素構造は、変形例１に係る画素構造のシャッタートランジスタ２３を２つに分割した形態である。具体的には、図１６の最上部に示すように、直列に配置された２つのシャッタートランジスタのうち、第１のフォトダイオードＰＤ1側のシャッタートランジスタ２７はそのゲート電極２７Gが、第１のフォトダイオードＰＤ1の一部と重なるように設けられている。
続いて、図１６のポテンシャル図を参照して、変形例２に係る画素構造の回路動作について説明する。ここでは、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2のポテンシャル関係を同程度に設定している（状態１）。この状態で、シャッタートランジスタ２３を駆動するシャッター信号ＳＨＧ1と、シャッタートランジスタ２７を駆動するシャッター信号ＳＨＧ2とを、これまでのシャッター信号ＳＨＧと同じタイミングで同時にアクティブ状態にする（状態２）。
また、シャッター信号ＳＨＧ1とシャッター信号ＳＨＧ2とを非アクティブ状態にするときに、シャッター信号ＳＨＧ1を先に非アクティブ状態にしてから、シャッター信号ＳＨＧ2を非アクティブ状態にするという回路動作を行う（状態３）。転送信号ＴＧ2のアクティブ期間では、転送トランジスタ２２のゲート電極２２G下のポテンシャルが深くなるため、第２のフォトダイオードＰＤ2の信号電荷がフローティングディフュージョンＦＤに転送される（状態４）。
第２実施形態の変形例２では、状態３のような回路動作を行う、即ち、シャッター信号ＳＨＧ1を先に非アクティブ状態にしてから、シャッター信号ＳＨＧ2を非アクティブ状態にすることを特徴としている。このような回路動作とすることにより、第２のフォトダイオードＰＤ2と第１のフォトダイオードＰＤ1との間において、シャッタートランジスタ２３を先に非導通状態にすることができる。従って、シャッタートランジスタ２３及びシャッタートランジスタ２７の動作時に、第１のフォトダイオードＰＤ1から第２のフォトダイオードＰＤ2に電荷が逆流することを防止できる。換言すれば、第１のフォトダイオードＰＤ1と第２のフォトダイオードＰＤ2のポテンシャル関係を自由に設定できるため、当該ポテンシャル関係の設定の自由度が上がる。
＜第３実施形態＞
第３実施形態は、第２実施形態に係る単位画素２０において、第１のフォトダイオードＰＤ1側の転送トランジスタ２１とリセットトランジスタ２４との間に、第１の切換ゲート部としてＦＤ切替えトランジスタ２８1を配置した例である。第３実施形態に係る単位画素２０の回路構成を図１７に示す。
［単位画素の回路構成］
図１７に示すように、転送トランジスタ２１とリセットトランジスタ２４との間にＦＤ切替えトランジスタ２８1を配置することにより、第２実施形態に係る単位画素２０でフローティングディフュージョンＦＤとしている部分が２つに分割されたことと等価となる。この２つに分割された部分のうち、転送トランジスタ２１と増幅トランジスタ２５とＦＤ切替えトランジスタ２８1とによって囲まれる第１領域をフローティングディフュージョンＦＤ11とし、ＦＤ切替えトランジスタ２８1とリセットトランジスタ２４と転送トランジスタ２２とによって囲まれる第２領域をフローティングディフュージョンＦＤ12とする。ＦＤ切替えトランジスタ２８1のゲート電極には、高レベルがアクティブとなるスイッチ信号ＳＷ1が垂直駆動部１２（図１参照）から与えられる。
ＦＤ切替えトランジスタ２８1を駆動するスイッチ信号ＳＷ1による制御により、第１のフォトダイオードＰＤ1の信号電荷を読み出す際に、フローティングディフュージョンＦＤに関して、高変換効率モードと低変換効率モードの２つのモードの切替えが可能になる。高変換効率モードでは、フローティングディフュージョンＦＤ11だけを電荷電圧変換部として使う動作となる。低変換効率モードでは、ＦＤ切替えトランジスタ２８1を導通状態にしてフローティングディフュージョンＦＤ11とフローティングディフュージョンＦＤ12とを電荷電圧変換部として使う動作となる。
第３実施形態に係る単位画素２０によれば、転送トランジスタ２１とリセットトランジスタ２４との間に配置したＦＤ切替えトランジスタ２８1により、高変換効率モードと低変換効率モードとを任意に切り替えて動作させることができる。高変換効率モード及び低変換効率モードの動作の詳細については後述する。
また、ＦＤ切替えトランジスタ２８1により、フローティングディフュージョンＦＤ12を、フローティングディフュージョンＦＤ11と分離できるため、図１８に示すように、フローティングディフュージョンＦＤ12に容量素子Ｃapを付加することができる。容量素子Ｃapとしては、ＭＯＳ(Metal Oxide Semiconductor)容量やＭＩＭ(Metal Insulator Metal)容量などを例示することができる。
フローティングディフュージョンＦＤ12に容量素子Ｃapを付加することにより、フローティングディフュージョンＦＤ12による電荷電圧変換の際の変換効率を下げ、保持できる信号電荷を増大させることができるため、ダイナミックレンジを更に拡大することが可能となる。
尚、転送トランジスタ２１とリセットトランジスタ２４との間にＦＤ切替えトランジスタ２８1を配置しなくても、容量素子Ｃapを付加すること自体は可能である。但し、第１のフォトダイオードＰＤ1の信号電荷を読み出す際の変換効率も下がってしまうことになるため、ダイナミックレンジ拡大の観点からすると、ＦＤ切替えトランジスタ２８1を配置しない構成は好ましくない。
［高変換効率モードの回路動作］
第３実施形態に係る単位画素２０における高変換効率モードの回路動作について、図１９のタイミング波形図を用いて説明する。図１９には、垂直駆動部１２から出力される、選択信号ＳＥＬ、スイッチ信号ＳＷ1、リセット信号ＲＳＴ、転送信号ＴＧ1、転送信号ＴＧ2、及び、シャッター信号ＳＨＧの各波形を示している。
露光開始前に、第１のフォトダイオードＰＤ1、第２のフォトダイオードＰＤ2、フローティングディフュージョンＦＤ11、及び、フローティングディフュージョンＦＤ12をリセットするために、時刻ｔ21でスイッチ信号ＳＷ1及びリセット信号ＲＳＴをアクティブ状態にする。しかる後、時刻ｔ22で転送信号ＴＧ1及び転送信号ＴＧ2をアクティブ状態にする。
リセット信号ＲＳＴのアクティブ期間において、時刻ｔ23で転送信号ＴＧ1を非アクティブ状態（低レベル状態）にし、転送トランジスタ２１を非導通状態にすることで、第１のフォトダイオードＰＤ1において、光電変換した信号電荷の当該フォトダイオードＰＤ1への蓄積が開始される（露光開始）。第２のフォトダイオードＰＤ2においても、時刻ｔ23で転送信号ＴＧ2を非アクティブ状態にし、転送トランジスタ２２を非導通状態にすることで、光電変換した信号電荷の当該フォトダイオードＰＤ2への蓄積が開始される。
時刻ｔ23での露光開始以降の回路動作については、第１実施形態の場合と同じであるため、ここでの説明は省略する。尚、図１９のタイミング波形図では、露光期間中、スイッチ信号ＳＷ1を非アクティブ状態としているが、アクティブ状態のままでも構わない。
露光期間における、シャッター信号ＳＨＧ及び転送信号ＴＧ2による、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠駆動の後、時刻ｔ25で選択信号ＳＥＬをアクティブ状態にし、選択トランジスタ２６を導通状態にすることで、単位画素２０を選択状態にする。
その後、選択信号ＳＥＬのアクティブ期間、即ち、単位画素２０の選択期間において、時刻ｔ26でスイッチ信号ＳＷ1をアクティブ状態にし、ＦＤ切替えトランジスタ２８1を導通状態にする。そして、第２のフォトダイオードＰＤ2のＤ相（低感度データ信号ＳＬ）を、ＦＤ切替えトランジスタ２８1、増幅トランジスタ２５、及び、選択トランジスタ２６を通して垂直信号線１７に読み出す。露光期間中、スイッチ信号ＳＷ1をアクティブ状態にしていた場合はそのままアクティブ状態を継続する。
次に、時刻ｔ27でリセット信号ＲＳＴをアクティブ状態にし、リセットトランジスタ２４を導通状態にすることで、フローティングディフュージョンＦＤ11及びフローティングディフュージョンＦＤ12をリセットする。そして、時刻ｔ28でリセット信号ＲＳＴを非アクティブ状態にした後、フローティングディフュージョンＦＤ（ＦＤ11＋ＦＤ12）のレベルを、第２のフォトダイオードＰＤ2のＰ相（低感度リセット信号ＮＬ）として垂直信号線１７に読み出す。
その後、時刻ｔ29でスイッチ信号ＳＷ1を非アクティブ状態にし、ＦＤ切替えトランジスタ２８1を非導通状態にすることで、フローティングディフュージョンＦＤがフローティングディフュージョンＦＤ11だけになる。この状態において、フローティングディフュージョンＦＤ11のレベルを、第１のフォトダイオードＰＤ1のＰ相（低感度リセット信号ＮＬ）として垂直信号線１７に読み出す。
次に、時刻ｔ30で転送信号ＴＧ1をアクティブ状態にし、転送トランジスタ２１を導通状態にして、第１のフォトダイオードＰＤ1で露光／蓄積した信号電荷をフローティングディフュージョンＦＤ11に転送する。そして、フローティングディフュージョンＦＤ11のレベルを、第１のフォトダイオードＰＤ1のＤ相（高感度データ信号ＳＨ）として垂直信号線１７に読み出す。しかる後、時刻ｔ31で転送信号ＴＧ1を非アクティブ状態にする。
［低変換効率モードの回路動作］
続いて、第３実施形態に係る単位画素２０における低変換効率モードの回路動作について、図２０のタイミング波形図を用いて説明する。図２０には、図１９と同様に、垂直駆動部１２から出力される、選択信号ＳＥＬ、スイッチ信号ＳＷ1、リセット信号ＲＳＴ、転送信号ＴＧ1、転送信号ＴＧ2、及び、シャッター信号ＳＨＧの各波形を示している。
低変換効率モードの場合は、図２０のタイミング波形図に示すように、時刻ｔ26でアクティブ状態にしたスイッチ信号ＳＷ1を、選択信号ＳＥＬのアクティブ期間において、転送信号ＴＧ1を非アクティブ状態にした時刻ｔ31以降の時刻ｔ32で非アクティブ状態にする。これにより、フローティングディフュージョンＦＤがＦＤ11＋ＦＤ12の状態において、第１のフォトダイオードＰＤ1のＰ相（低感度リセット信号ＮＬ）及びＤ相（高感度データ信号ＳＨ）を、垂直信号線１７に読み出すことになる。
尚、以上では、第３実施形態に係る単位画素２０の回路構成について、第２実施形態に係る単位画素２０の回路構成をベースに説明したが、第１実施形態に係る単位画素２０の回路構成に、ＦＤ切替えトランジスタ２８1を加える回路構成でも、同様の作用、効果を得ることができる。
＜第４実施形態＞
第４実施形態は、第３実施形態の変形例である。第３実施形態は、ＦＤ切替えトランジスタ２８1を第１の切換ゲート部として、第１のフォトダイオードＰＤ1側の転送トランジスタ２１とリセットトランジスタ２４との間に、配置する例である。これに対して、第４実施形態では、ＦＤ切替えトランジスタ２８2を第２の切換ゲート部として、第２のフォトダイオードＰＤ2側の転送トランジスタ２２とリセットトランジスタ２４との間に配置する例である。第４実施形態に係る単位画素２０の回路構成を図２１に示す。
［単位画素の回路構成］
図２１に示すように、転送トランジスタ２２とリセットトランジスタ２４との間にＦＤ切替えトランジスタ２８2を配置することにより、第２実施形態に係る単位画素２０でフローティングディフュージョンＦＤとしている部分が２つに分割されたことと等価となる。この２つに分割された部分のうち、転送トランジスタ２１と増幅トランジスタ２５とＦＤ切替えトランジスタ２８2とによって囲まれる第１領域をフローティングディフュージョンＦＤ21とし、転送トランジスタ２２とＦＤ切替えトランジスタ２８2との間に位置する第２領域をフローティングディフュージョンＦＤ22とする。ＦＤ切替えトランジスタ２８2のゲート電極には、高レベルがアクティブとなるスイッチ信号ＳＷ2が垂直駆動部１２（図１参照）から与えられる。
第４実施形態に係る単位画素２０によれば、転送トランジスタ２２とリセットトランジスタ２４との間にＦＤ切替えトランジスタ２８2を配置したことにより、第１のフォトダイオードＰＤ1の信号を、第２のフォトダイオードＰＤ2の信号よりも先に読み出すことができるようになる。
また、ＦＤ切替えトランジスタ２８2により、フローティングディフュージョンＦＤ22を、フローティングディフュージョンＦＤ21と分離できるため、図２２に示すように、フローティングディフュージョンＦＤ22に容量素子Ｃapを付加することができる。これにより、フローティングディフュージョンＦＤ22の変換効率を下げ、保持できる信号電荷を増大させることができるため、ダイナミックレンジを更に拡大することが可能となる。
尚、転送トランジスタ２２とリセットトランジスタ２４との間にＦＤ切替えトランジスタ２８2を配置しなくても、容量素子Ｃapを付加すること自体は可能である。但し、第１のフォトダイオードＰＤ1の信号電荷を読み出す際の変換効率も下がってしまうことになるため、ダイナミックレンジ拡大の観点からすると、ＦＤ切替えトランジスタ２８2を配置しない構成は好ましくない。
［単位画素の回路動作］
次に、上記の構成の第４実施形態に係る単位画素２０の回路動作について、図２３のタイミング波形図を用いて説明する。図２３には、垂直駆動部１２から出力される、選択信号ＳＥＬ、スイッチ信号ＳＷ2、リセット信号ＲＳＴ、転送信号ＴＧ1、転送信号ＴＧ2、及び、シャッター信号ＳＨＧの各波形を示している。
第４実施形態の場合の回路動作は、第１のフォトダイオードＰＤ1の信号を、第２のフォトダイオードＰＤ2の信号よりも先に読み出すモードの動作となる。このモードの動作について、以下に具体的に説明する。
露光開始前に、第１のフォトダイオードＰＤ1、第２のフォトダイオードＰＤ2、フローティングディフュージョンＦＤ21、及び、フローティングディフュージョンＦＤ22をリセットするために、時刻ｔ41でスイッチ信号ＳＷ2及びリセット信号ＲＳＴをアクティブ状態にする。しかる後、時刻ｔ42で転送信号ＴＧ1及び転送信号ＴＧ2をアクティブ状態にする。
次に、リセット信号ＲＳＴのアクティブ期間において、時刻ｔ43で転送信号ＴＧ1を非アクティブ状態にし、転送トランジスタ２１を非導通状態にすることで、第１のフォトダイオードＰＤ1において、光電変換した信号電荷の当該フォトダイオードＰＤ1への蓄積が開始される（露光開始）。第２のフォトダイオードＰＤ2においても、時刻ｔ43で転送信号ＴＧ2を非アクティブ状態にし、転送トランジスタ２２を非導通状態にすることで、光電変換した信号電荷の当該フォトダイオードＰＤ2への蓄積が開始される。
時刻ｔ43での露光開始以降の回路動作については、第１実施形態の場合と同じであるため、ここでの説明は省略する。図２３の例では、露光期間中、スイッチ信号ＳＷ2を非アクティブ状態にする。
露光期間における、シャッター信号ＳＨＧ及び転送信号ＴＧ2による、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠駆動の後、時刻ｔ45で選択信号ＳＥＬをアクティブ状態にし、選択トランジスタ２６を導通状態にすることで、単位画素２０を選択状態にする。
その後、選択信号ＳＥＬのアクティブ期間、即ち、単位画素２０の選択期間において、時刻ｔ46でリセット信号ＲＳＴをアクティブ状態にし、リセットトランジスタ２４を導通状態にすることで、フローティングディフュージョンＦＤ21をリセットする。そして、時刻ｔ47でリセット信号ＲＳＴを非アクティブ状態にした後、フローティングディフュージョンＦＤ21のレベルを、第１のフォトダイオードＰＤ1のＰ相（高感度リセット信号ＮＨ）として垂直信号線１７に読み出す。
次いで、時刻ｔ48で転送信号ＴＧ1をアクティブ状態にし、転送トランジスタ２１を導通状態にして、第１のフォトダイオードＰＤ1で露光／蓄積した信号電荷をフローティングディフュージョンＦＤ21に転送する。そして、フローティングディフュージョンＦＤ21のレベルを、第１のフォトダイオードＰＤ1のＤ相（高感度データ信号ＳＨ）として垂直信号線１７に読み出す。
次に、時刻ｔ50でリセット信号ＲＳＴをアクティブ状態にし、リセットトランジスタ２４を導通状態にすることで、フローティングディフュージョンＦＤ21をリセットし、次いで、時刻ｔ51でリセット信号ＲＳＴを非アクティブ状態にする。その後、時刻ｔ52でスイッチ信号ＳＷ2をアクティブ状態にし、ＦＤ切替えトランジスタ２８2を導通状態にする。
ＦＤ切替えトランジスタ２８2が導通状態になることで、フローティングディフュージョンＦＤ22に蓄積していた第２のフォトダイオードＰＤ2の信号電荷が、フローティングディフュージョンＦＤ（ＦＤ21＋ＦＤ22）で保持される。そして、この保持状態でのフローティングディフュージョンＦＤのレベルを、第２のフォトダイオードＰＤ2のＤ相（低感度データ信号ＳＬ）として垂直信号線１７に読み出す。
次に、スイッチ信号ＳＷ2のアクティブ期間において、時刻ｔ53でリセット信号ＲＳＴをアクティブ状態にし、リセットトランジスタ２４を導通状態にすることで、フローティングディフュージョンＦＤ22をリセットする。そして、時刻ｔ54でリセット信号ＲＳＴを非アクティブ状態にした後、フローティングディフュージョンＦＤ22のレベルを、第２のフォトダイオードＰＤ2のＰ相（低感度リセット信号ＮＬ）として垂直信号線１７に読み出す。しかる後、時刻ｔ55でスイッチ信号ＳＷ2を非アクティブ状態にする。
尚、以上では、第４実施形態に係る単位画素２０の回路構成について、第２実施形態に係る単位画素２０の回路構成をベースに説明したが、第１実施形態に係る単位画素２０の回路構成に、ＦＤ切替えトランジスタ２８2を加える回路構成でも、同様の作用、効果を得ることができる。
また、第４実施形態におけるＦＤ切替えトランジスタ２８2を、第３実施形態におけるＦＤ切替えトランジスタ２８1と同様に、第１のフォトダイオードＰＤ1の低変換効率モードとして使うこともできる。但し、この場合は、信号の読出し順が第２のフォトダイオードＰＤ2→第１のフォトダイオードＰＤ1の順に限定される。
＜第５実施形態＞
第５実施形態は、第２実施形態、第３実施形態、及び、第４実施形態を合体させたものである。第５実施形態に係る単位画素２０の回路構成を図２４に示し、第５実施形態に係る単位画素２０の平面レイアウトの構成を図２５に示す。
［単位画素の回路構成］
第５実施形態では、ＦＤ切替えトランジスタを２つ備えている。具体的には、図２４に示すように、転送トランジスタ２１とリセットトランジスタ２４との間に第１の切換ゲート部として配置されたＦＤ切替えトランジスタ２８1と、転送トランジスタ２２とリセットトランジスタ２４との間に第２の切換ゲート部として配置されたＦＤ切替えトランジスタ２８2とを備えている。ＦＤ切替えトランジスタ２８1のゲート電極２８1Gには、高レベルがアクティブとなるスイッチ信号ＳＷ1が印加され、ＦＤ切替えトランジスタ２８2のゲート電極２８2Gには、高レベルがアクティブとなるスイッチ信号ＳＷ2が印加される。
これにより、第２実施形態に係る単位画素２０でフローティングディフュージョンＦＤとしている部分が３つに分割されたことと等価となる。この３つに分割された部分のうち、転送トランジスタ２１と増幅トランジスタ２５とＦＤ切替えトランジスタ２８1とによって囲まれる第１領域をフローティングディフュージョンＦＤ31とする。また、ＦＤ切替えトランジスタ２８1とＦＤ切替えトランジスタ２８2とリセットトランジスタ２４とによって囲まれる第２領域をフローティングディフュージョンＦＤ32とし、転送トランジスタ２２とＦＤ切替えトランジスタ２８2との間に位置する第３領域をフローティングディフュージョンＦＤ33とする。
このように、２つのＦＤ切替えトランジスタ２８1，２８2により、フローティングディフュージョンＦＤを、ＦＤ31、ＦＤ32、及び、ＦＤ33の３つの領域に選択的に分割することで、第１のフォトダイオードＰＤ1の信号電荷の変換効率を３通りに切り替えることができる。具体的には、フローティングディフュージョンＦＤがＦＤ31のみの場合の高変換効率、ＦＤ31＋ＦＤ32の場合の低変換効率、及び、ＦＤ31＋ＦＤ32＋ＦＤ33の場合の超低変換効率の３通りである。また、ＦＤ31のみの高変換効率と、ＦＤ31＋ＦＤ32の低変換効率の場合には、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2の各信号の読出し順を自由に変えることができる。
また、ＦＤ切替えトランジスタ２８2により、フローティングディフュージョンＦＤ33を、フローティングディフュージョンＦＤ32と分離できるため、フローティングディフュージョンＦＤ22に容量素子Ｃapを付加することができる。これにより、フローティングディフュージョンＦＤ33の変換効率を下げ、保持できる信号電荷を増大させることができるため、ダイナミックレンジを更に拡大することが可能となる。
［単位画素の回路動作］
次に、上記の構成の第５実施形態に係る単位画素２０の回路動作について、図２６のタイミング波形図を用いて説明する。図２６には、垂直駆動部１２から出力される、選択信号ＳＥＬ、スイッチ信号ＳＷ1、スイッチ信号ＳＷ2、リセット信号ＲＳＴ、転送信号ＴＧ1、転送信号ＴＧ2、及び、シャッター信号ＳＨＧの各波形を示している。
ここで、第５実施形態に係る単位画素２０の回路動作の動作の一例として、第１のフォトダイオードＰＤ1の信号を先に、高変換効率モードで読み出す場合の動作を例に挙げて説明する。
露光開始前に、第１のフォトダイオードＰＤ1、第２のフォトダイオードＰＤ2、フローティングディフュージョンＦＤ31、フローティングディフュージョンＦＤ32、及び、フローティングディフュージョンＦＤ33をリセットするために、時刻ｔ61でスイッチ信号ＳＷ1、スイッチ信号ＳＷ2、及び、リセット信号ＲＳＴをアクティブ状態にする。その後、時刻ｔ62で転送信号ＴＧ1及び転送信号ＴＧ2をアクティブ状態にする。
次に、リセット信号ＲＳＴのアクティブ期間において、時刻ｔ63で転送信号ＴＧ1を非アクティブ状態にし、転送トランジスタ２１を非導通状態にすることで、第１のフォトダイオードＰＤ1において、光電変換した信号電荷の当該フォトダイオードＰＤ1への蓄積が開始される（露光開始）。第２のフォトダイオードＰＤ2においても、時刻ｔ63で転送信号ＴＧ2を非アクティブ状態にし、転送トランジスタ２２を非導通状態にすることで、光電変換した信号電荷の当該フォトダイオードＰＤ2への蓄積が開始される。
時刻ｔ63での露光開始以降の回路動作については、第１実施形態の場合と同じであるため、ここでの説明は省略する。図２６の例では、露光期間中、スイッチ信号ＳＷ1及びスイッチ信号ＳＷ2を非アクティブ状態にする。
露光期間における、シャッター信号ＳＨＧ及び転送信号ＴＧ2による、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠駆動の後、時刻ｔ65で選択信号ＳＥＬをアクティブ状態にし、選択トランジスタ２６を導通状態にすることで、単位画素２０を選択状態にする。
その後、選択信号ＳＥＬのアクティブ期間において、時刻ｔ66でスイッチ信号ＳＷ1及びリセット信号ＲＳＴをアクティブ状態にすることで、フローティングディフュージョンＦＤ31をリセットする。そして、時刻ｔ67でスイッチ信号ＳＷ1及びリセット信号ＲＳＴを非アクティブ状態にした後、フローティングディフュージョンＦＤ31のレベルを、第１のフォトダイオードＰＤ1のＰ相（高感度リセット信号ＮＨ）として垂直信号線１７に読み出す。
次いで、時刻ｔ68で転送信号ＴＧ1をアクティブ状態にし、転送トランジスタ２１を導通状態にして、第１のフォトダイオードＰＤ1で露光／蓄積した信号電荷をフローティングディフュージョンＦＤ31に転送する。そして、フローティングディフュージョンＦＤ31のレベルを、第１のフォトダイオードＰＤ1のＤ相（高感度データ信号ＳＨ）として垂直信号線１７に読み出す。
次に、時刻ｔ70でスイッチ信号ＳＷ1及びリセット信号ＲＳＴをアクティブ状態にすることで、フローティングディフュージョンＦＤ31をリセットし、次いで、時刻ｔ71でスイッチ信号ＳＷ1及びリセット信号ＲＳＴを非アクティブ状態にする。その後、時刻ｔ72でスイッチ信号ＳＷ1及びスイッチ信号ＳＷ2をアクティブ状態にし、ＦＤ切替えトランジスタ２８1及びＦＤ切替えトランジスタ２８2を共に導通状態にする。
ＦＤ切替えトランジスタ２８1及びＦＤ切替えトランジスタ２８2が共に導通状態になることで、フローティングディフュージョンＦＤ33に蓄積していた第２のフォトダイオードＰＤ2の信号電荷が、フローティングディフュージョンＦＤ（ＦＤ31＋ＦＤ32＋ＦＤ33）で保持される。そして、この保持状態でのフローティングディフュージョンＦＤのレベルを、第２のフォトダイオードＰＤ2のＤ相（低感度データ信号ＳＬ）として垂直信号線１７に読み出す。
次に、スイッチ信号ＳＷ1及びスイッチ信号ＳＷ2のアクティブ期間において、時刻ｔ73でリセット信号ＲＳＴをアクティブ状態にすることで、フローティングディフュージョンＦＤ33をリセットする。そして、時刻ｔ74でリセット信号ＲＳＴを非アクティブ状態にした後、フローティングディフュージョンＦＤ33のレベルを、第２のフォトダイオードＰＤ2のＰ相（低感度リセット信号ＮＬ）として垂直信号線１７に読み出す。しかる後、時刻ｔ75でスイッチ信号ＳＷ1及びスイッチ信号ＳＷ2を非アクティブ状態にする。
以上では、第１のフォトダイオードＰＤ1の信号を高変換効率モードで読み出す場合の動作について説明したが、低変換効率モードで読み出す場合には、第１のフォトダイオードＰＤ1のＰ相／Ｄ相の読出し時にＦＤ切替えトランジスタ２８1を非導通状態にしておけばよい。また、第１のフォトダイオードＰＤ1のＰ相／Ｄ相と、第２のフォトダイオードＰＤ2のＰ相／Ｄ相を入れ替えれば、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2の各信号の読出し順を変えることもできる。
［画素信号の演算処理］
ここで、ＣＭＯＳイメージセンサ１０（１０Ａ，１０Ｂ）において、単位画素２０として、第５実施形態に係る単位画素２０を用いる場合の、信号処理部１８での画素信号の演算処理について説明する。
（画素信号の演算処理の処理例１）
まず、画素信号の演算処理の処理例１について説明する。処理例１では、信号処理部１８は、低感度差分信号ＳＮＬが所定の範囲内となったときに、低感度差分信号ＳＮＬと高感度差分信号ＳＮＨとの比を画素毎、複数画素毎、色毎、共有画素単位内の特定画素毎、もしくは全画素一律にゲインとして算出してゲインテーブルを生成する。そして、信号処理部１８は、低感度差分信号ＳＮＬと当該ゲインテーブルとの積を低感度差分信号ＳＮＬの補正値として算出する。
ここで、ゲインをＧ、低感度差分信号ＳＮＬの補正値（以下、「補正低感度差分信号」と称する）をＳＮＬ’とすると、ゲインＧ及び補正低感度差分信号ＳＮＬ’は、次式(1)−(4)に基づいて求めることができる。
(1) Ｇ＝ＳＮＨ／ＳＮＬ
＝（Ｃfd31＋Ｃfd32＋Ｃfd33)/Ｃfd31×ＳＥＮＳ_H/ＳＥＮＳ_L
(2) ＳＥＮＳ_H＝α＋β×{Ｔ2/(Ｔ1＋Ｔ2)}
(3) ＳＥＮＳ_L＝β×{Ｔ2/(Ｔ1＋Ｔ2)}
(4) ＳＮＬ’＝Ｇ×ＳＮＬ
ここで、Ｃfd31，Ｃfd32，Ｃfd33は、フローティングディフュージョンＦＤ31，32，33の容量値、αは第１のフォトダイオードＰＤ1の単位時間あたりの感度、βは第２のフォトダイオードＰＤ2の単位時間あたりの感度である。従って、ゲインＧは、感度比と容量比との積と等価である。
図２７に、入射光量に対する低感度差分信号ＳＮＬ、高感度差分信号ＳＮＨ、及び、補正低感度差分信号ＳＮＬ’の関係を示している。
次に、信号処理部１８は、図２８Ａに示すように、予め設定された所定の閾値Ｖtを用いて信号処理を行う。所定の閾値Ｖtは、光応答特性において、高感度差分信号ＳＮＨが飽和前かつ光応答特性がリニアな領域において予め設定される。
そして、信号処理部１８は、高感度差分信号ＳＮＨが所定の閾値Ｖtに達しない場合、当該高感度差分信号ＳＮＨを処理対象画素の画素信号ＳＮとして出力する。すなわち、ＳＮＨ＜Ｖtの場合、画素信号ＳＮ＝高感度差分信号ＳＮＨとなる。
一方、信号処理部１８は、高感度差分信号ＳＮＨが所定の閾値Ｖt以下の場合、低感度差分信号ＳＮＬの補正低感度差分信号ＳＮＬ’を処理対象画素の画素信号ＳＮとして出力する。すなわち、Ｖt≦ＳＮＨの場合、画素信号ＳＮ＝補正低感度差分信号ＳＮＬ’となる。
（画素信号の演算処理の処理例２）
次に、画素信号の演算処理の処理例２について説明する。処理例２では、信号処理部１８は、図２８Ｂに示すように、高感度差分信号ＳＮＨが所定の範囲内において、補正低感度差分信号ＳＮＬ’と高感度差分信号ＳＮＨとを予め設定された比率で合成し、画素信号ＳＮとして出力する。
例えば、信号処理部１８は、所定の閾値Ｖtを基準としてその前後の範囲において、下記のように、段階的に、補正低感度差分信号ＳＮＬ’と高感度差分信号ＳＮＨとの合成比率を変化させる。所定の閾値Ｖtは、先述したように、光応答特性において、高感度差分信号ＳＮＨが飽和前かつ光応答特性がリニアな領域において予め設定される値である。
・ＳＮＨ＜Ｖt×０．９０の場合に、ＳＮ=ＳＮＨ
・Ｖt×０．９０≦ＳＮＨ＜Ｖ t ×０．９４の場合に、
ＳＮ＝０．９×ＳＮＨ＋０．１×ＳＮＬ’
・Ｖt×０．９４≦ＳＮＨ＜Ｖ t ×０．９８の場合に、
ＳＮ＝０．７×ＳＮＨ＋０．３×ＳＮＬ’
・Ｖt×０．９８≦ＳＮＨ＜Ｖ t ×１．０２の場合に、
ＳＮ＝０．５×ＳＮＨ＋０．５×ＳＮＬ’
・Ｖt×１．０２≦ＳＮＨ＜Ｖ t ×１．０６の場合に、
ＳＮ＝０．３×ＳＮＨ＋０．７×ＳＮＬ’
・Ｖt×１．０６≦ＳＮＨ＜Ｖ t ×１．１０の場合に、
ＳＮ＝０．１×ＳＮＨ＋０．９×ＳＮＬ’
・Ｖt×１．１０≦ＳＮＨの場合に、ＳＮ＝ＳＮＬ’
因みに、第１実施形態乃至第４実施形態に係る単位画素２０を用いる場合には、高感度データ信号ＳＨ及び高感度リセット信号ＮＨの読出し時の容量や感度が可変であるため、その容量／感度の値により、上述した式(1)のゲインＧの値が変化する。
信号処理部１８において、上述した処理例１や処理例２の演算処理を行うことにより、低照度時の信号から高照度時の信号へより滑らかに切り替えることができる。
＜第６実施形態＞
第６実施形態は、被写体輝度に応じてフォトダイオードの感度を適応的に制御する例である。第６実施形態に係る単位画素２０及びその制御系の構成の一例を図２９に示す。図２９では、図１１に示す第２実施形態に係る単位画素２０をベースとしている。
［制御系の構成］
図２９に示すように、第６実施形態に係る単位画素２０の制御系は、被写体輝度評価部３１及び露光時間制御部３２を有し、間欠駆動対象の第２のフォトダイオードＰＤ2から得られる信号レベルを基に、当該第２のフォトダイオードＰＤ2の露光時間を制御する構成となっている。
この制御系において、被写体輝度評価部３１は、増幅トランジスタ２５に入力されるフローティングディフュージョンＦＤのレベルに基づいて被写体輝度を評価する。露光時間制御部３２は、例えば垂直駆動部１２内に構成され、被写体輝度評価部３１の評価結果に基づいて露光時間を制御する。露光時間は、転送信号ＴＧ2及びシャッター信号ＳＨＧのパルス幅で決まる。従って、露光時間制御部３２は、間欠駆動する転送信号ＴＧ2及びシャッター信号ＳＨＧの各パルス信号のパルス幅を制御することになる。
［制御系の処理の流れ］
続いて、図３０のフローチャートを用いて、第６実施形態に係る単位画素２０の制御系の処理の流れについて説明する。
露光開始すると、転送信号ＴＧ2のパルス信号による間欠駆動で第２のフォトダイオードＰＤ2の信号がフローティングディフュージョンＦＤに読み出される。この露光期間の初期に、被写体輝度評価部３１は、フローティングディフュージョンＦＤに読み出された信号レベルに基づいて被写体輝度を評価し（ステップＳ１１）、露光時間の変更が必要か否かを判断する（ステップＳ１２）。
そして、露光時間の変更の必要がある場合には、被写体輝度評価部３１は、被写体輝度が基準よりも高いか低いかを判断し（ステップＳ１３）、高い場合は、第２のフォトダイオードＰＤ2の感度を下げる指令を露光時間制御部３２に与える（ステップＳ１４）。また、低い場合は、被写体輝度評価部３１は、第２のフォトダイオードＰＤ2の感度を上げる指令を露光時間制御部３２に与える（ステップＳ１５）。
露光時間制御部３２は、被写体輝度評価部３１からの指令を受けて、第２のフォトダイオードＰＤ2の感度を下げる指令であれば、転送信号ＴＧ2のパルス幅を短くする制御を行う（ステップＳ１６）。また、第２のフォトダイオードＰＤ2の感度を上げる指令であれば、露光時間制御部３２は、転送信号ＴＧ2のパルス幅を長くする制御を行う（ステップＳ１７）。
尚、本例では、被写体輝度について、高い／低いの２段階評価としたが、これに限られるものではなく、３段階以上の多段階評価としてもよい。
上述した第６実施形態に係る単位画素２０の制御系による一連の制御により、１つの露光期間内で、被写体輝度に応じて第２のフォトダイオードＰＤ2の感度を適応的に制御することが可能となる。そして、この制御系による制御の下で第２のフォトダイオードＰＤ2から得られる信号は、図３１に示す信号Ｓに相当する。転送信号ＴＧ2のパルス幅を変更したタイミングは把握しているので、全露光時間に対して、感度変更前後の露光時間ｔ1，ｔ2とそれぞれの感度（＝パルス幅で決まる感度)β1，β2は分かっている。このため、全露光期間で得られた信号Ｓは下記式で表すことができる。
Ｓ＝β1×ｔ1＋β2×ｔ2
このため、ここから、任意の感度で全期間を露光した時の信号に換算することが可能となる。
尚、本実施形態では、２つのフォトダイオードＰＤ1，ＰＤ2を有する第２実施形態に係る単位画素２０をベースとして、被写体輝度に応じて第２のフォトダイオードＰＤ2の感度を適応的に制御する例について説明したが、これに限られるものではない。すなわち、被写体輝度に応じたフォトダイオードＰＤの感度の制御は、図３２に示すように、フォトダイオードＰＤが１つの単位画素２０に対しても適用可能である。この場合、フォトダイオードＰＤの排出先は、第１実施形態の場合と同様に、高電位側電源ＶDDとなる。
また、第３実施形態、第４実施形態、及び、第５実施形態の場合のように、第２のフォトダイオードＰＤ2側の転送トランジスタ２２とフローティングディフュージョンＦＤとの間に、ＦＤ切替えトランジスタ２８が複数あっても、露光期間中にＦＤ切替えトランジスタ２８を導通状態とすれば、同様に本実施形態の適用が可能となる。
＜第１実施形態乃至第６実施形態の作用、効果＞
以上説明した第１実施形態乃至第６実施形態に係る単位画素２０を備えるＣＭＯＳイメージセンサ１０（１０Ａ，１０Ｂ）によれば、以下のような作用、効果を得ることができる。すなわち、第２のフォトダイオードＰＤ2の信号電荷の蓄積に関する間欠駆動によって第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2の感度比を任意に制御できるため、物理的に感度差をつける場合に比べて、自由にダイナミックレンジを変更できる。
また、ＣＭＯＳイメージセンサ１０（１０Ａ，１０Ｂ）では、低感度の第２のフォトダイオードＰＤ2に対して容量素子Ｃapを付加することにより、低感度データ信号ＳＬが飽和するレベルを引き上げることができる。これにより、ダイナミックレンジの最小値を保持したまま、ダイナミックレンジの最大値を大きくすることができ、ダイナミックレンジを拡大することができる。
例えば、車載向けのイメージセンサにおいて、ＬＥＤ光源のように点滅する被写体を、点滅するタイミングによって撮像できないＬＥＤフリッカという現象が発生する場合がある。このＬＥＤフリッカは、例えば、従来の固体撮像素子のダイナミックレンジが低く、被写体毎に露光時間を調整する必要があるために生じる。
すなわち、従来の固体撮像素子は、様々な照度の被写体に対応するため、低照度の被写体に対しては露光時間を長く、高照度の被写体に対しては露光時間を短くしている。これにより、低いダイナミックレンジでも様々な照度の被写体に対応することが可能になる。一方、露光時間に関わらず読出し速度は一定であるため、読出し時間よりも短い単位で露光時間を設定する場合、露光時間以外に光電変換部に入射した光は、光電変換されて電荷になるものの、読み出されることなく破棄される。
これに対し、上述したように、ＣＭＯＳイメージセンサ１０（１０Ａ，１０Ｂ）では、ダイナミックレンジを拡大することができ、露光時間を長く設定することができるため、ＬＥＤフリッカの発生を抑制することができる。また、ＣＭＯＳイメージセンサ１０（１０Ａ，１０Ｂ）では、時分割方式や空間分割方式で分割数を増やした場合に発生するアーチファクトの発生や解像度の低下を防止することができる。
＜第１実施形態乃至第６実施形態の変形例＞
第１実施形態乃至第６実施形態では、１画素内に感度が異なる２つの光電変換部（第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2）を設ける例を示したが、１画素内に３つ以上の光電変換部を設けることも可能である。この場合、感度が最も高い光電変換部に電荷蓄積部を設けずに、少なくとも感度が最も低い光電変換部に電荷蓄積部を設けるようにすればよい。また、この条件を満たしていれば、感度が同じ光電変換部を２つ以上設けることも可能である。
上記の各実施形態では、単位画素２０が行列状に配置されて成るＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本開示の技術はＣＭＯＳイメージセンサへの適用に限られるものではない。すなわち、本開示の技術は、単位画素２０が行列状に２次元配置されて成るＸ−Ｙアドレス方式の固体撮像素子全般に対して適用可能である。
また、本開示の技術は、転送トランジスタ２２と増幅トランジスタ２５との間のいずれかに、ｐｎ接合容量やＭＩＳ容量などの画素内メモリを備え、第２のフォトダイオードＰＤ2から転送トランジスタ２２を介して転送した電荷を、当該画素内メモリに蓄積する構造の固体撮像素子全般に対して適用可能である。
更に、本開示の技術は、表面照射型、裏面照射型のいずれの画素構造に対しても適用可能である。ここで、単位画素２０が形成される半導体基板において、配線層が形成される基板面を表面とするとき、表面側から入射光が照射される画素構造が表面照射型であり、裏面側から入射光が照射される画素構造が裏面照射型である。
更に、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子全般に対して適用可能である。
＜本開示の電子機器＞
上述した第１実施形態乃至第６実施形態に係る固体撮像素子は、デジタルスチルカメラやビデオカメラ等の撮像装置や、携帯電話機などの撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機などの電子機器全般において、その撮像部（画像取込部）として用いることができる。尚、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。電子機器に搭載される上記モジュール状の形態、即ち、カメラモジュールを撮像装置とする場合もある。
［撮像装置］
図３３は、本開示の電子機器の一例である撮像装置の構成を示すブロック図である。図３３に示すように、本例に係る撮像装置５０は、レンズ群等を含む光学系５１、撮像部５２、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８等を有している。そして、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、操作系５７、及び、電源系５８がバスライン５９を介して相互に接続された構成となっている。
光学系５１は、被写体からの入射光（像光）を取り込んで撮像部５２の撮像面上に結像する。撮像部５２は、光学系５１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。ＤＳＰ回路５３は、一般的なカメラ信号処理、例えば、ホワイトバランス処理、デモザイク処理、ガンマ補正処理などを行う。
フレームメモリ５４は、ＤＳＰ回路５３での信号処理の過程で適宜データの格納に用いられる。表示装置５５は、液晶表示装置や有機ＥＬ(electro luminescence)表示装置等のパネル型表示装置から成り、撮像部５２で撮像された動画または静止画を表示する。記録装置５６は、撮像部５２で撮像された動画または静止画を、可搬型の半導体メモリや、光ディスク、ＨＤＤ(Hard Disk Drive)等の記録媒体に記録する。
操作系５７は、ユーザによる操作の下に、本撮像装置５０が持つ様々な機能について操作指令を発する。電源系５８は、ＤＳＰ回路５３、フレームメモリ５４、表示装置５５、記録装置５６、及び、操作系５７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
このような撮像装置５０は、ビデオカメラやデジタルスチルカメラ、更には、スマートフォン、携帯電話機等のモバイル機器向けカメラモジュールに適用される。そして、この撮像装置５０において、撮像部５２として、先述した第１実施形態乃至第６実施形態に係る単位画素を有する固体撮像素子を用いることができる。第１実施形態乃至第６実施形態に係る単位画素を有する固体撮像素子は、信号電荷の蓄積に関する間欠駆動によってダイナミックレンジの拡大を図ることができる。これにより、撮像装置５０の画質を向上させることができる。
＜第７実施形態＞
第７実施形態は、第１実施形態乃至第６実施形態に係る技術、即ち、光電変換部の信号電荷の蓄積に関して間欠的な駆動を行う技術を用いた固体撮像素子、例えばＣＭＯＳイメージセンサの例である。第７実施形態に係るＣＭＯＳイメージセンサのシステム構成図を図３４に示す。
［システム構成］
図３４に示すように、第７実施形態に係るＣＭＯＳイメージセンサ１００は、半導体素子を形成した半導体素子層（所謂、シリコンダイ）を例えば５個積層して相互に信号線を接続した構造となっている。尚、以下の説明においては、便宜上、ＣＭＯＳイメージセンサ１００への光の入射面側を「上側」、当該入射面と対向する側を「下側」として説明する。
最もレンズ（図３３の光学系５１のレンズに相当）に近い側（ＣＭＯＳイメージセンサ１００への光の入射側、上側）に、第１の半導体素子層１０１が配置される。第１の半導体素子層１０１の下側には、第２の半導体素子層１０２が配置される。第２の半導体素子層１０２の下側には、第３の半導体素子層１０３が配置される。第３の半導体素子層１０３の下側には、第４の半導体素子層１０４が配置される。第４の半導体素子層１０４の下側には、第５の半導体素子層１０５が配置される。第５の半導体素子層１０５の下側には、ＣＭＯＳイメージセンサ１００の外部端子１０６が配置される。
図３４において、点線で囲んだ部分が、１個の単位画素２０を表している。１個の単位画素２０は、第１、第２、第３の半導体素子層１０１，１０２，１０３に亘って形成されている。第１、第２、第３の半導体素子層１０１，１０２，１０３に亘って形成された単位画素２０は、各半導体素子層の表面と平行となる面上に、列方向及び行方向の２次元のアレイ状に配列されている。尚、図３４において、単位画素２０の内部構成についてはその概略のみを記載している。
［単位画素の内部構成］
第７実施形態に係るＣＭＯＳイメージセンサ１００における単位画素２０の内部構成の一例を図３５に示す。図３５には、図３４に記載の単位画素２０の１個の内部構成を示している。単位画素２０は、第１の半導体素子層１０１に形成された部分と、第２の半導体素子層１０２に形成された部分と、第３の半導体素子層１０３に形成された部分とから成る。図３５を用いて、単位画素２０の内部構成について具体的に説明する。
単位画素２０に含まれる第１の半導体素子層１０１は、光電変換部と、光電変換部を駆動するトランジスタ（所謂、画素トランジスタ）を備える。これらを光電変換ユニットと呼ぶ。光電変換ユニットは、以下の素子を含む。すなわち、光電変換ユニットは、第１の光電変換部１１１、第２の光電変換部１１２、第１の転送ゲート部１１３、第２の転送ゲート部１１４、第３の転送ゲート部１１５、及び、第４の転送ゲート部１１６を含む。第１の光電変換部１１１は第１のフォトダイオードＰＤ1を含み、第２の光電変換部１１２は第２のフォトダイオードＰＤ2を含む。
第５実施形態に係る単位画素２０との対応関係において、第１の転送ゲート部１１３が転送トランジスタ２１に相当し、第２の転送ゲート部１１４がＦＤ切替えトランジスタ２８1に相当し、第３の転送ゲート部１１５がＦＤ切替えトランジスタ２８2に相当し、第４の転送ゲート部１１６が転送トランジスタ２２に相当する。そして、第１の転送ゲート部１１３のゲート電極には転送信号ＴＧ1が印加され、第２の転送ゲート部１１４のゲート電極にはスイッチ信号ＳＷ1が印加され、第３の転送ゲート部１１５のゲート電極にはスイッチ信号ＳＷ2が印加され、第４の転送ゲート部１１６のゲート電極には転送信号ＴＧ2が印加される。
第１の光電変換部１１１は、第２の光電変換部１１２よりも、フォトダイオードの受光面積が大きい。このため、第１の光電変換部１１１と第２の光電変換部１１２の双方において、同じ時間光電変換動作を行った場合、第１の光電変換部１１１では、第２の光電変換部１１２よりも、多くの信号電荷が発生する。第１の光電変換部１１１は第２の光電変換部１１２よりも多くの信号電荷が得られることから、第１の光電変換部１１１は第２の光電変換部１１２よりも感度が相対的に高い光電変換部、第２の光電変換部１１２は第１の光電変換部１１１よりも感度が相対的に低い光電変換部となっている。
第１の光電変換部１１１には、第１の転送ゲート部１１３が接続されている。第１の光電変換部１１１には更に、第１排出ゲート部１１７が接続されている。第１排出ゲート部１１７は、その先にオーバーフロードレイン（例えば、電源ＶDD）が接続され、ゲート電極に印加される駆動信号ＯＦＧ1によって駆動されることで、第１の光電変換部１１１に備わる第１のフォトダイオードＰＤ1の信号電荷をオーバーフロードレインに排出する。第１実施形態乃至第６実施形態に係る単位画素２０にあっても、第１のフォトダイオードＰＤ1の信号電荷をオーバーフロードレインに排出する第１排出ゲート部１１７に相当する電荷排出部を備える構成とすることができる。
第１の転送ゲート部１１３と第２の転送ゲート部１１４とは、フローティングディフュージョン（所謂、浮遊拡散層）ＦＤを介して接続されている。第２の転送ゲート部１１４と第３の転送ゲート部１１５とは、第１ノードＮ1を介して接続されている。第１ノードＮ1には、第２の転送ゲート部１１４と第３の転送ゲート部１１５の他に、リセットトランジスタ（リセットゲート部）２４が接続され、リセットトランジスタ２４の先には、特定の電位線（例えば、電源ＶDD）が接続されている。リセットトランジスタ２４、増幅トランジスタ２５、及び、選択トランジスタ２６の接続関係については、第１実施形態に係る単位画素２０と同じである。
第３の転送ゲート部１１５と第４の転送ゲート部１１６とは、第２ノードＮ2を介して接続されている。第２ノードＮ2には、第３の転送ゲート部１１５と第４の転送ゲート部１１６の他に、電荷蓄積部１１８が接続されている。第２の転送ゲート部１１４と第３の転送ゲート部１１５とは、電荷蓄積部１１８とフローティングディフュージョンＦＤとのポテンシャルを結合する。第２の光電変換部１１２には、第４の転送ゲート部１１６が接続されている。第２の光電変換部１１２には更に、第２排出ゲート部１１９が接続されている。第２排出ゲート部１１９は、その先にオーバーフロードレイン（例えば、電源ＶDD）が接続され、ゲート電極に印加される駆動信号ＯＦＧ2によって駆動される。
第５実施形態に係る単位画素２０との対応関係において、第２排出ゲート部１１９がシャッタートランジスタ２３に相当し、電荷蓄積部１１８が容量素子Ｃapに相当し、第２排出ゲート部１１９の駆動信号ＯＦＧ2がシャッター信号ＳＨＧに相当する。また、フローティングディフュージョンＦＤがフローティングディフュージョンＦＤ31に相当し、第１ノードＮ1がフローティングディフュージョンＦＤ32に相当し、第２ノードＮ2がフローティングディフュージョンＦＤ33に相当し、電荷蓄積部１１８が容量素子Ｃapに相当する。
第４の転送ゲート部１１６のゲート電極の下部のチャネル領域は、ポテンシャルが若干プラスの方向になっている（言い換えれば、ポテンシャルが若干深くなっている）。これにより、電荷のオーバーフローパスが形成されている。第２の光電変換部１１２における光電変換の結果、第２の光電変換部１１２の飽和電荷量を超える電荷が発生した場合には、飽和電荷量を超えた電荷が、上記オーバーフローパスを介して、第２の光電変換部１１２から電荷蓄積部１１８へとオーバーフローする（溢れ出す）。オーバーフローした電荷は、電荷蓄積部１１８に蓄積される。尚、以下、第４の転送ゲート部１１６のゲート電極の下部のチャネル領域に形成されているオーバーフローパスを、単に第４の転送ゲート部１１６のオーバーフローパスと称する。
第４の転送ゲート部１１６のオーバーフローパスのポテンシャルは、第２排出ゲート部１１９のオーバーフローパスのポテンシャルよりもプラスの方向になっている（言い換えれば、ポテンシャルが若干深くなっている）。このため、第４の転送ゲート部１１６及び第２排出ゲート部１１９に同じゲート電圧（例えば、０Ｖ）が印加された場合は、第２の光電変換部１１２からオーバーフローする電荷は、第４の転送ゲート部１１６のオーバーフローパスを経由して電荷蓄積部１１８へとオーバーフローする。
一方、第４の転送ゲート部１１６のゲートに負バイアスが印加された場合には、第４の転送ゲート部１１６のオーバーフローパスが閉じられる。このため、第４の転送ゲート部１１６に負バイアスが印加され、第２排出ゲート部１１９に０Ｖが印加された場合は、第２の光電変換部１１２からオーバーフローする電荷は、第２排出ゲート部１１９のオーバーフローパスを経由してオーバーフロードレイン（例えば、電源ＶDD）へと排出される。
電荷蓄積部１１８としては、例えば、ＭＩＳキャパシタやＭＯＳキャパシタを用いることができる。電荷蓄積部１１８にＭＩＳキャパシタもしくはＭＯＳキャパシタを用いる場合、電荷蓄積部１１８が有する２つの電極のうち、第１電極は、第２ノードＮ2に接続されたノード電極である。電荷蓄積部１１８が有する第２電極は、接地された接地電極である。尚、第２電極は、実施形態の変形例として、接地電位以外の特定電位、例えば電源電位に接続されていてもよい。
また、電荷蓄積部１１８にＭＩＳキャパシタもしくはＭＯＳキャパシタを用いる場合、一例として、第２電極は、シリコン基板等の半導体基板に形成された不純物領域であり、容量を形成する誘電膜は、半導体基板上に形成された酸化膜や窒化膜である。また、第１電極は、第２電極と誘電膜の上に導電性を有する材料、例えばポリシリコンや金属で形成された電極である。
また、電荷蓄積部１１８にＭＩＳキャパシタもしくはＭＯＳキャパシタを用いる場合、第２電極は、例えば、第１の光電変換部１１１又は第２の光電変換部１１２が形成されている半導体基板に更に形成された不純物領域である。第２電極を接地電位にする場合、第２電極は、第１の光電変換部１１１又は第２の光電変換部１１２のフォトダイオードに備わるｐ型不純物領域と電気的に接続されたｐ型不純物領域である。第２電極を接地電位以外の特定電位にする場合、第２電極は、ｐ型不純物領域内に形成されたｎ型不純物領域であってもよい。
電荷蓄積部１１８の単位面積あたりの容量を、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2に備わる電荷蓄積部の単位面積あたりの容量よりも大きくするために、第２電極となる不純物領域は、半導体基板の深さ方向における内部に形成するよりも、半導体基板の表面に形成する方が好ましい。また、電荷蓄積部１１８の単位面積あたりの容量を、第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2に備わる電荷蓄積部の単位面積あたりの容量よりも大きくするために、第２電極となる不純物領域の不純物濃度は濃い方が好ましい。
半導体基板の表面は、半導体基板の深さ方向の内部よりも、結晶欠陥や界面準位が多く存在する場合があるため、電荷蓄積部１１８の第２電極として、半導体基板表面に形成した不純物領域を用いると、半導体基板の深さ方向の内部に電荷を貯める第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2に備わる電荷蓄積部よりも、ノイズが多い電荷蓄積部となる可能性がある。その代り、電荷蓄積部１１８の第２電極として、半導体基板表面に形成した不純物領域を用いることにより、半導体基板の深さ方向の内部に電荷を貯める第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2に備わる電荷蓄積部よりも、単位面積あたりの容量値が大きな容量（キャパシタ）を得ることができる。
単位画素２０は、電荷蓄積部１１８として、蓄積できる電荷の量が、第２の光電変換部１１２が蓄積できる電荷の量よりも２倍以上大きな、より具体的には、例えば１００倍程度大きな電荷蓄積部を備えることが特徴である。つまり、単位画素２０は、第２の光電変換部１１２で発生した電荷の多くを、電荷蓄積部１１８に蓄積する構成となっている。また、電荷蓄積部１１８が蓄積できる電荷の量は、フローティングディフュージョンＦＤが蓄積できる電荷の量よりも２倍以上大きくてよく、より具体的には例えば１００倍程度大きくてよい。
図３４において、単位画素２０に含まれる第２の半導体素子層１０２は、上記構成の光電変換ユニットの動作制御する画素制御ユニットと、光電変換ユニットにおける光電変換動作の結果生じた信号に対して信号処理を加える画素信号処理ユニットと、を備える。画素制御ユニットは、以下のサブユニットを含む。すなわち、画素制御ユニットは、被写体輝度評価ユニット２０１、露光時間制御ユニット２０２、及び、画素動作制御ユニット２０３を含む。画素信号処理ユニットは、以下のサブユニットを含む。すなわち、画素信号処理ユニットは、Ａ／Ｄ（アナログ／デジタル）変換ユニット２０４、ゲイン演算ユニット２０５、及び、ブレンド合成ユニット２０６を含む。
被写体輝度評価ユニット２０１は、ある１つの露光期間中のある時点において、第２の光電変換部１１２からオーバーフローパスを介して電荷蓄積部１１８へオーバーフローした電荷の量を評価する手段である。より具体的には、第２の光電変換部１１２でオーバーフローが発生すると、オーバーフローした電荷によってフローティングディフュージョンＦＤの電圧が変化するが、そのフローティングディフュージョンＦＤの電圧を評価することによって、オーバーフローした電荷の量を評価するものである。
被写体輝度評価ユニット２０１は、例えば２水準もしくは４水準の参照電圧と、フローティングディフュージョンＦＤとの電圧の大きさを比較する電圧比較器であってよい。４水準の参照電圧は、例えば、図３６Ａに示すように、電源ＶDDとグランドの間に５個の抵抗Ｒ1〜Ｒ5を直列に配置し、これらの抵抗分割によって生じる４種の電圧Ｖ1〜Ｖ4を用いてよい。このように、４水準の参照電圧Ｖ1〜Ｖ4をフローティングディフュージョンＦＤと電圧の大きさを比較するには、これら４種の参照電圧Ｖ1〜Ｖ4と、４個の電圧比較器６１〜６４があればよい。図３６Ａにおいて、電源ＶDDや抵抗Ｒ1〜Ｒ5の大きさを変えることで、参照電圧Ｖ1〜Ｖ4を任意の大きさに設定することができる。
２水準の参照電圧は、例えば、図３６Ｂに示すように、電源ＶDDとグランドの間に３個の抵抗Ｒ1〜Ｒ3を直列に配置し、これらの抵抗分割によって生じる２種の電圧Ｖ1，Ｖ2を用いてよい。このように、２水準の参照電圧Ｖ1，Ｖ2をフローティングディフュージョンＦＤと電圧の大きさを比較するには、これら２種の参照電圧Ｖ1，Ｖ2と、２個の電圧比較器６１，６２があればよい。図３６Ｂにおいて、電源ＶDDや抵抗Ｒ1〜Ｒ3の大きさを変えることで、参照電圧Ｖ1，Ｖ2を任意の大きさに設定することができる。
露光時間制御ユニット２０２は、上記のある１つの露光期間中のある時点における電荷蓄積部１１８へオーバーフローした電荷の量の評価結果を基に、当該露光期間における、上記評価を行った時点から先の露光期間の長さを決める。そして、露光時間制御ユニット２０２は、第２の光電変換部１１２の露光期間の開始と停止を担う転送信号ＴＧ2及び駆動信号ＯＦＧ2、並びに、第１の光電変換部１１１の露光期間の開始と停止を担う、転送信号ＴＧ1及び駆動信号ＯＦＧ1を制御する。
画素動作制御ユニット２０３は、光電変換ユニットに含まれる、リセットトランジスタ２４のリセット信号ＲＳＴ、第２の転送ゲート部１１４のスイッチ信号ＳＷ1、第３の転送ゲート部１１５のスイッチ信号ＳＷ2、及び、選択トランジスタ２６の選択信号ＳＥＬを制御する。
Ａ／Ｄ変換ユニット２０４は、単位画素２０の露光動作の結果、第２の光電変換部１１２において発生し、第２の光電変換部１１２と電荷蓄積部１１８に蓄積された信号電荷と、第１の光電変換部１１１において発生し、第１の光電変換部１１１に蓄積された信号電荷と、をそれぞれＡ／Ｄ変換する。
ゲイン演算ユニット２０５は、下記の出力特性（１）と出力特性（２）とを線形に連続させるため、信号電荷のＡ／Ｄ変換結果とこれを得るための露光時間の情報とを基に、Ａ／Ｄ変換結果にゲインを掛ける信号処理を行う。
（１）被写体の輝度に対する、第１の光電変換部で生じた信号電荷のＡ／Ｄ変換結果得られるデジタル値の出力特性
（２）被写体の輝度に対する、第２の光電変換部で生じた信号電荷のＡ／Ｄ変換結果得られるデジタル値の出力特性
現在、市場に流通している画像表示装置や画像印刷装置が受け取る画像データのビット幅は８ビットが一般的である。上記ゲインを掛けた結果得られる、被写体の輝度に対して線形な画素データのビット幅は画像表示装置や画像印刷装置が受け取るビット幅よりも大きく、１４ビットであったり、１６ビットであったりする。このビット幅は、後述するブレンド合成を行った後、後述の非線形圧縮処理ユニットにおいて、画像表示装置や画像印刷装置が受け取れる画像データのビット幅へと非線形圧縮される。この線形な画素データを非線形圧縮する際には、例えば、被写体輝度に対する人の視感度の非線形な特性に合わせて非線形圧縮してよい。
ブレンド合成ユニット２０６は、ゲイン演算ユニット２０５によってゲイン演算された後の、第１の光電変換部１１１からの出力データと、第２の光電変換部１１２からの出力データとをブレンドする信号処理を行う。このブレンド処理は、例えば公知のαブレンド処理であってよい。
単位画素２０に含まれる第３の半導体素子層１０３は、画素データメモリである。この画素データメモリは、上記の画素制御ユニットとの間で各画素のデータの書込み／読出しを行うための画素データメモリ、及び、上記の画素信号処理ユニットとの間で各画素のデーの書込み／読出しを行うための画素データメモリを備える。より具体的には、第３の半導体素子層１０３の画素データメモリは、露光時間メモリ２１１、ゲイン演算前画素データメモリ２１２、ゲイン演算後画素データメモリ２１３、及び、ブレンド後ワイドＤ画素データメモリ２１４を備える。
露光時間メモリ２１１は、露光時間制御ユニットで制御の結果決まった各画素の第１の光電変換部１１１及び第２の光電変換部１１２の露光時間の書込み／読出しを行うメモリである。ゲイン演算前画素データメモリ２１２は、Ａ／Ｄ変換ユニット２０４でのＡ／Ｄ変換された各画素の第１の光電変換部１１１及び第２の光電変換部１１２の出力のＡ／Ｄ変換結果の書込み／読出しを行うメモリである。ゲイン演算後画素データメモリ２１３は、ゲイン演算ユニット２０５でのゲイン演算を行った後の、各画素の第１の光電変換部１１１及び第２の光電変換部１１２の出力の書込み／読出しを行うメモリである。ブレンド後ワイドＤ画素データメモリ２１４は、ブレンド合成ユニット２０６で、各画素の第１の光電変換部１１１及び第２の光電変換部１１２の出力をブレンド処理した後のデータの書込み／読出しを行うメモリである。
単位画素２０の撮影動作の結果得られた出力は、ブレンド後ワイドＤ画素データメモリ２１４へ書き込まれ、図３４に示す第４の半導体素子層１０４によって読み出される。
図３４を用いた、第７実施形態に係るＣＭＯＳイメージセンサ１００に関わる、システム構成の説明に戻る。ＣＭＯＳイメージセンサ１００に含まれる第１、第２、第３の半導体素子層１０１，１０２，１０３においては、これら３層に亘って形成された単位画素２０が、各半導体素子層の表面と平行となる面上に、列方向及び行方向の２次元アレイ状に配列されて画素アレイ部（図１の画素アレイ部１１に相当）を構成している。
これに対し、ＣＭＯＳイメージセンサ１００に含まれる第４の半導体素子層１０４は、上記の画素アレイ部に含まれる複数個の画素２０からの出力結果を集積して、１枚の画像を作り出すためのフレーム信号処理を行う信号処理プロセッサ（もしくは、信号処理回路）を備える。
信号処理プロセッサ（もしくは、信号処理回路）は、非線形圧縮処理ユニット２２１及び画像信号処理ユニット２２２をサブユニットとして含む。非線形圧縮処理ユニット２２１は、画像データのビット幅を非線形に圧縮する処理を行う。画像信号処理ユニット２２２は、非線形圧縮以外の画像信号処理、例えば、ノイズリダクションや、輪郭強調や、出力用画像データのデータ量を圧縮するための符号化処理を行う。
ＣＭＯＳイメージセンサ１００に含まれる第５の半導体素子層１０５は、上記の信号処理プロセッサ（もしくは、信号処理回路）が、フレーム信号処理の間に使用する画像データを保存するため、及び、フレーム信号処理の結果出来上がった出力用の画像データを保存するためのフレームメモリ２３１を備える。第５の半導体素子層１０５は更に、ＣＭＯＳイメージセンサ１００を装置外部と外部端子１０６を介して接続する入出力部２３２を備える。
［システムの立体構成］
次に、第７実施形態に係るＣＭＯＳイメージセンサ１００のシステムの立体構成について、図３７を用いて説明する。図３７は、第７実施形態に係るＣＭＯＳイメージセンサ１００のシステムの立体構成を示す概略斜視図である。
第７実施形態に係るＣＭＯＳイメージセンサ１００のシステムの立体構成は、
（１）単位画素２０が第１、第２、第３の半導体素子層１０１，１０２，１０３の３層に亘って形成され、かつ、これら３層において、複数個の画素２０が２次元アレイ状に配置されていること
（２）第４の半導体素子層１０４には、フレーム信号処理を行う信号処理プロセッサ（もしくは、信号処理回路）が備わること
（３）第５の半導体素子層１０５には、フレームメモリ２３１が備わること
を特徴としている。図３７には、第１の半導体素子層１０１、第２の半導体素子層１０２、第３の半導体素子層１０３、第４の半導体素子層１０４、及び、第５の半導体素子層１０５を立体的に図示している。
［単位画素の平面レイアウト］
次に、第７実施形態に係るＣＭＯＳイメージセンサ１００における単位画素２０の平面レイアウトについて、図３８を用いて説明する。図３８は、第７実施形態に係るＣＭＯＳイメージセンサ１００における、第１の半導体素子層１０１における光電変換部と画素トランジスタの平面レイアウトを示すレイアウト図である。ここでは、単位画素２０の平面レイアウトを４画素分示している。図３８において、破線が単位画素２０の境界線を表わしている。
第１の光電変換部１１１に備わる第１のフォトダイオードＰＤ1の周囲に配置された大きい円は、ＣＭＯＳイメージセンサ１００の光の入射面に配置された第１のオンチップレンズ３０１の外形を表す線である。第２の光電変換部１１２に備わる第２のフォトダイオードＰＤ2の周囲に配置された小さい円は、ＣＭＯＳイメージセンサ１００の光の入射面に配置された第２のオンチップレンズ３０２の外形を表す線である。第１のオンチップレンズ３０１及び第２のオンチップレンズ３０２は、入射光を集光して第１のフォトダイオードＰＤ1及び第２のフォトダイオードＰＤ2へと光を入射させる。
第１のオンチップレンズ３０１及び第２のオンチップレンズ３０２以外の構成要素については、図３５を参照しての説明において、既に詳細に説明済みであるため、ここでの説明は省略する。
［１つの露光期間内のある時点での被写体対輝度評価］
次に、第７実施形態に係るＣＭＯＳイメージセンサ１００において、単位画素２０の露光時間を画素毎に調整する機構を備えることにより、ダイナミックレンジの広い画像を撮影する際の、１つの露光期間内のある時点での被写体対輝度評価について説明する。
図３９Ａ、図３９Ｂに、第７実施形態に係るＣＭＯＳイメージセンサ１００が画像として撮影する被写体の輝度分布を表すヒストグラムを示す。図３９Ａ、図３９Ｂには、単位画素２０が出力する画像データが、例えば１４ビットである場合を例にして記載されている。図３９Ａ、図３９Ｂにおいて、Ｘ軸と平行に記載された白抜きの矢印は、ＣＭＯＳイメージセンサ１００が、本開示の技術の特長である間欠的な駆動（間欠駆動）によるワイドダイナミックレンジ撮影機構を用いずに、階調性を持って画像を撮影できる被写体の輝度の範囲、即ちダイナミックレンジを表す。
図３９Ａにおいて、被写体の輝度分布は、ＣＭＯＳイメージセンサ１００が間欠駆動を用いずに撮影できるダイナミックレンジよりも広い。このような場合、間欠駆動を用いずに画像を撮影する際には、被写体の輝度分布の中から一部だけを階調性を持って撮影できるように露光時間を設定するしかない。図３９Ａでは、そのような露光時間設定の一例として、輝度Ｌ1の被写体を、ＣＭＯＳイメージセンサ１００が階調性を持って撮影できる輝度範囲の中央となるように露光時間Ｔ1を設定した場合の例を表している。
図３９Ａに記載の輝度Ｌ1の被写体からは、デジタルデータとして２０４７の値が出力される。そして、図３９Ａに白抜きの矢印で記載のダイナミックレンジ下限となる輝度の被写体からは、デジタルデータとして０の値が出力される。図３９Ａに白抜きの矢印で記載のダイナミックレンジ上限となる輝度の被写体からは、デジタルデータとして４０９５の値が出力される。
本開示の技術の特長である間欠駆動によるワイドダイナミックレンジ撮影機構を用いて撮影を行う場合、上記の方法で露光時間Ｔ1を設定して露光を開始した後、露光期間中のある時点において、単位画素２０に備わる被写体輝度評価ユニット２０１（図３４参照）を用いて、電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量を、画素毎に評価する。例えば、露光開始後、露光期間Ｔ1の１／１０の時間が経過した時点で、電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量を、画素毎に評価する。
先に述べたように、単位画素２０は、電荷蓄積部１１８として、蓄積できる電荷の量が、第２の光電変換部１１２が蓄積できる電荷の量の例えば１００倍程度大きな電荷蓄積部を備えることが特徴である。つまり、単位画素２０は、第２の光電変換部１１２で発生した電荷のほとんどを、電荷蓄積部１１８に蓄積する構成となっている。
そこで、単位画素２０に備わる露光時間制御ユニット２０２（図３４参照）は、露光期間Ｔ1の１／１０の時間が経過した時点での電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量の評価結果を基にして、露光時間Ｔ1の終了後の電荷の量を、画素毎に予測する。これにより、露光時間制御ユニット２０２は、露光時間Ｔ1の終了後、各単位画素２０が飽和しているか、それとも飽和せずに階調性を持っているかを、画素毎に予測する。
そして、露光時間制御ユニット２０２は、電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量を評価した当該露光期間において、その評価を行った時点から先となる当該露光期間の長さを、上記の予測結果を基にして設定する。
図４０は、被写体輝度評価ユニット２０１による電荷量の評価内容と、露光時間制御ユニットによる露光時間の長さの設定についての説明図である。図３９Ａに示す被写体輝度分布のヒストグラムにおいて、輝度Ｌ1となる被写体を撮影している画素は、露光時間Ｔ1となる露光の結果、デジタルデータとして２０４７の値が出力される。
このため、図４０に記載のように、単位画素２０について、露光期間Ｔ1の１／１０の時間が経過した時点での電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量を評価した場合、輝度Ｌ1となる被写体を撮影している画素からは、デジタルデータとして２０４の値が得られる。
露光期間Ｔ1の１／１０の時間が経過した時点での電荷蓄積部１１８の電荷の量を評価して、デジタルデータとして２０４の値が得られた画素は、露光時間Ｔ1の終了後、デジタルデータとして約２０４０の値が得られると予測される。この値は、単位画素２０が１４ビットの階調性を持って画素データを出力できるダイナミックレンジ内に当然入っている。上記評価の結果、露光時間Ｔ1の終了後、階調性を持ったデータを出力できると予測される画素は、露光時間制御ユニット２０２によって、露光時間がＴ1となるように露光動作が制御される。
同様にして、露光期間Ｔ1の１／１０の時間が経過した時点での電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量を評価した結果、デジタルデータとして４０９の値が得られた画素は、露光時間Ｔ１終了後、デジタルデータとして約４０９０の値が得られると予測され、１４ビットの階調性を持って画素データを出力できるダイナミックレンジ内に入っていると予測されるため、露光時間制御ユニット２０２によって、間欠駆動を用いずに、実効的な露光時間がＴ1となるように露光動作が制御される。
一方、露光期間Ｔ1の１／１０の時間が経過した時点での電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量を評価した結果、デジタルデータとして４１０から８１９の値が得られた画素は、露光時間Ｔ1の終了後、デジタルデータとして４１００から８１９０に相当する露光量になると予測される。そして、１４ビットの階調性を持って画素データを出力できるダイナミックレンジ内に入らないと予測される。この範囲の画素については、Ｔ1の露光期間中、実効的な露光時間がＴ1の５０％となるように、第４の転送ゲート部１１６が、露光時間制御ユニット２０２によって、間欠的に駆動される。この間欠的な駆動により、上記画素からも階調性を備えた画素データが得られる。
更に、露光期間Ｔ1の１／１０の時間が経過した時点での電荷蓄積部１１８にオーバーフローして蓄積されている電荷の量を評価した結果、デジタルデータとして８２０以上の値が得られた画素は、露光時間Ｔ1の終了後、デジタルデータとして８２００に相当する露光量になると予測される。そして、１４ビットの階調性を持って画素データを出力できるダイナミックレンジ内に入らないと予測される。この範囲の画素については、Ｔ1の露光期間中、実効的な露光時間がＴ1の２５％となるように、第４の転送ゲート部１１６が、露光時間制御ユニット２０２によって間欠的に駆動される。この間欠的な駆動により、上記画素のうちデジタルデータとして８２０以上１６３８以下の値となっていた画素からは、階調性を備えた画素データが得られる。
図３９Ｂにおいて、上で述べた被写体輝度評価ユニット２０１による電荷量の評価と、露光時間制御ユニット２０２による間欠的な駆動を用いた結果、階調性を持って画像を撮影できる被写体の輝度の範囲、即ちダイナミックレンジを、Ｘ軸と平行に配置した白抜きの矢印によって表している。図３９Ａと比較して、ダイナミックレンジが拡大していることがわかる。
図４１Ａ、図４１Ｂは、被写体輝度評価ユニット２０１による上記電荷量の評価結果に基づき、露光時間制御ユニット２０２によって露光時間の長さが設定された結果を表す図である。ここでは、露光期間Ｔ1で露光する予定であった各画素において、露光期間Ｔ1の１／１０の時間が経過した時点での電荷蓄積部１１８に蓄積されている電荷の量の評価結果に基づいて、露光時間制御ユニット２０２が間欠駆動を行うことで、露光期間Ｔ1内における実効的な露光時間を画素毎に変更した結果を表している。
図４１Ａ、図４１Ｂに記載の画像内で、平均的な被写体の輝度となっている地面４０１を撮影した領域は、露光開始前に設定された露光時間Ｔ1のまま露光されることを表している。
一方、露光期間Ｔ1の１／１０の時間が経過した時点での電荷量の評価の結果が、露光時間Ｔ1で露光すると階調性を持って画素データを出力できるダイナミックレンジ内に入らないと予測される場合は、露光時間制御ユニット２０２による間欠駆動が行われる。
具体的には、Ｔ1の露光期間中、実効的な露光時間がＴ1の５０％となるように間欠駆動を行うことで、階調性を備えた画素データが得られると予測される空４０２の領域を撮影した領域については、Ｔ1の露光期間中、実効的な露光時間がＴ1の５０％となるように間欠駆動されて露光される。
更に、Ｔ1の露光期間中、実効的な露光時間がＴ1の２５％となるように間欠駆動を行うことで、階調性を備えた画素データが得られると予測される太陽４０３の領域を撮影した領域については、Ｔ1の露光期間中、実効的な露光時間がＴ1の２５％となるように間欠駆動されて露光される。
［画素データの分析及び撮像条件の制御］
尚、画素の飽和レベルを評価して、飽和している画素の露光時間を短縮する制御を、上記評価した画像の次のフレームへと反映させる技術が知られている。しかし、例えば、撮像装置を自動車等の移動手段に搭載して移動しながら露光を行う場合を想定すると、次のような問題が生じ得る。すなわち、特定の画素の飽和の状況を評価してその評価結果を次のフレームの制御へ反映させても、次のフレームでは被写体の位置が移動してしまっているため、飽和を評価した被写体とは異なる被写体に対して、当該飽和に基づく露光時間制御を施してしまうという問題が生じ得る。
これに対して、本実施形態は、１つの露光期間中のある時点において被写体の輝度を評価し、この評価結果に基づいて、当該露光期間における、上記評価時点から先の露光期間の長さを制御する、というものである。従って、本実施形態によれば、輝度の評価と露光期間の制御が１つの露光期間中、つまり１つのフレーム露光中に行われるため、上述した既存の技術よりも、迅速に露光制御を行うことが可能である。これにより、被写体が移動している場合でも、上述した既存の技術よりも被写体の輝度を適正に調整して適正な画像を得ることができる、という作用効果を得ることができる。
上述したことについて、自動車に搭載する撮像装置の場合を例に挙げて、図４２及び図４３を用いてより具体的に説明する。
例えば、自動車に搭載する撮像装置の場合、走行する自動車に搭載された撮像装置が動画で撮影する被写体は常に移動している。撮像装置は、動画のあるフレーム（第１のフレーム）において撮影した画像を画素毎に分析して画素毎に適切な撮影条件を求め、その求めた撮影条件を前記分析の対象とした第１のフレームの次のフレームとなる第２のフレームへ画素毎にフィードバックする。しかし、第２のフレームにおいて撮影される被写体は、図４２に示すように、フレーム内の全ての画素において、第１のフレームと異なったものとなっている。このため、第２のフレームへフィードバックされた撮影条件は、第２のフレームにおいて撮影される被写体にとって必ずしも適切なものではない。
これに対して、第７の実施形態では、図４３に示すように、撮像装置は、動画のあるフレーム（第１のフレーム）において全画素同時に露光を開始し、露光期間の中の一定の期間が経過した時点で、それまでの期間において各画素が撮影した画素データを画素毎に分析する。そして、撮像装置は、当該露光期間における一定の期間が経過した時点から先の露光期間の撮影条件として適切な撮影条件を求め、この求めた撮影条件を、当該露光期間における上記の先の露光期間の撮影条件としてフィードバックする。これにより、被写体が移動している場合でも、間欠駆動を用いない既存の技術よりも被写体の輝度を適正に調整して適正な画像を得ることができる。
［露光時間の制御フロー］
次に、露光時間の制御の流れについて、図４４を用いて説明する。図４４は、被写体輝度評価ユニット２０１による電荷量の評価と、露光時間制御ユニット２０２による間欠的な駆動の設定についての処理の流れを示すフローチャートである。
まず、露光時間制御ユニット２０２は、露光時間を設定する（ステップＳ２１）。具体的には、露光時間制御ユニット２０２は、階調再現したい被写体輝度範囲の中央値（輝度Ｌ1）の被写体を露光して、飽和画素データＤsの５０％の値Ｄhを得るように露光時間Ｔ1を設定する。そして、露光時間制御ユニット２０２は、この設定した露光時間Ｔ1で露光を開始する（ステップＳ２２）。
露光開始後Ｔ1／１０の時間が経過すると（ステップＳ２３）、被写体輝度評価ユニット２０１は、Ｔ1／１０の間に電荷蓄積部１１８へオーバーフローした電荷による電圧Ｖoを評価し（ステップＳ２４）、Ａ／Ｄ変換ユニット２０４（図３４参照）においてＡ／Ｄ変換可能な入力電圧の最大値Ｖomaxへ係数を掛けた値に対する大小関係の判定（比較判定）を行う（ステップＳ２５）。最大値Ｖomaxは、図４０との対応では、Ａ／Ｄ変換によって得られる最大値４０９５に相当するデジタルデータが得られる入力電圧となる。
ステップＳ２５では、（１）Ｖo≦Ｖomax／１０、（２）Ｖomax／１０＜Ｖo≦Ｖomax／５、（３）Ｖomax／５＜Ｖoの判定が行われる。ここで、Ｖomax／１０は、図４０との対応では、間欠駆動を行わなくても露光期間Ｔ1の終了後に階調性を持ったデータを出力できるとの判定の閾値となる４０９に相当するデジタルデータが得られる入力電圧となる。Ｖomax／５は、図４０との対応では、５０％間欠駆動を行うと露光期間Ｔ1終了後に階調性を持ったデータを出力できるとの判定の閾値となる８１９に相当するデジタルデータが得られる入力電圧となる。
画素動作制御ユニット２０３は、ステップＳ２５での判定結果に応じて、第４の転送ゲート部１１６を駆動する、パルス信号である転送信号ＴＧ2のデューティ比を制御する。具体的には、判定結果が（１）Ｖo≦Ｖomaxの場合、当該露光期間の残りＴ1×９／１０の間で、転送信号ＴＧ2をデューティ比１００％で駆動する（ステップＳ２６）。判定結果が（２）Ｖomax／１０＜Ｖo≦Ｖomax／５の場合、当該露光期間の残りＴ1×９／１０の間で、転送信号ＴＧ2をデューティ比５０％で駆動する（ステップＳ２７）。（３）Ｖomax／５＜Ｖoの場合、当該露光期間の残りＴ1×９／１０の間で、転送信号ＴＧ2をデューティ比２５％で駆動する（ステップＳ２８）。
以下に、単位画素２０に備わる第１の光電変換部１１１及び第２の光電変換部１１２の露光時間の制御について、より具体的に説明する。
（デューティ比＝１００％で露光を続ける場合）
まず、デューティ比＝１００％で露光を続ける場合について図４５を用いて説明する。図４５は、デューティ比＝１００％の場合の第１の光電変換部１１１及び第２の光電変換部１１２の露光時間の制御に関するタイミング波形図である。図４５には、被写体輝度評価ユニット２０１による評価の結果、間欠駆動を用いずに実効的な露光時間がＴ1となるように露光動作を行っても階調性を持った画素データが得られる、と予測された画素の駆動例を示している。
第１の光電変換部１１１の露光動作は、第１の転送ゲート部１１３を駆動する転送信号ＴＧ1及び第１排出ゲート部１１７を駆動する駆動信号ＯＦＧ1によって制御される。露光開始前、駆動信号ＯＦＧ1がアクティブ状態では、第１の光電変換部１１１は、第１排出ゲート部１１７の先に接続されたオーバーフロードレイン（例えば、電源ＶDD）に接続された状態で、フォトダイオードＰＤ1内の電荷が全て排出された状態となっている。
そして、駆動信号ＯＦＧ1が非アクティブ状態になることで、第１の光電変換部１１１で光電変換の結果生じた電荷の蓄積が開始される、言い換えれば露光動作が開始される。露光時間Ｔ1の経過後、転送信号ＴＧ1がアクティブ状態となり、露光期間中に第１の光電変換部１１１に蓄積された電荷が、フローティングディフュージョンへと転送される。これにより、第１の光電変換部１１１の１回の露光動作が終了する。
第２の光電変換部１１２の露光動作は、第４の転送ゲート部１１６を駆動する転送信号ＴＧ2及び第２排出ゲート部１１９を駆動する駆動信号ＯＦＧ2によって制御される。転送信号ＴＧ2が０Ｖの状態では、第４の転送ゲート部１１６のチャネル領域に形成されたオーバーフローパスを経由して、第２の光電変換部１１２から電荷蓄積部１１８へと電荷がオーバーフローできる状態となる。
転送信号ＴＧ2が負バイアスＶgnの状態では、このオーバーフローパスが閉じられ、第２の光電変換部１１２から電荷蓄積部１１８へ電荷がオーバーフローできない状態となっている。転送信号ＴＧ2が正バイアスＶgpの状態では、第２の光電変換部１１２に光電変換の結果蓄積された電荷が全て、電荷蓄積部１１８へと転送される。
露光開始前、転送信号ＴＧ2がアクティブ状態にあるときは、第２の光電変換部１１２は、第２排出ゲート部１１９の先に接続されたオーバーフロードレイン（例えば、電源ＶDD）に接続された状態で、フォトダイオードＰＤ2内の電荷が全て排出された状態となっている。
転送信号ＴＧ2が非アクティブ状態になることで、第２の光電変換部１１２で光電変換の結果生じた電荷の蓄積が開始される、言い換えれば露光動作が開始される。露光期間中、転送信号ＴＧ2は０Ｖとなっている。これにより、露光期間中、第２の光電変換部１１２から溢れた電荷は、第４の転送ゲート部１１６のオーバーフローパスを経て電荷蓄積部１１８へとオーバーフローする。露光時間Ｔ1の経過後、転送信号ＴＧ2がアクティブ状態となり、露光期間中に第２の光電変換部１１２に蓄積された電荷が、電荷蓄積部１１８へと転送される。これにより、第２の光電変換部１１２の１回の露光動作が終了する。
ここで、第１の光電変換部１１１の露光動作と、第２の光電変換部１１２の露光動作とが、同じタイミングで開始され、同じ期間露光動作を行い、同じタイミングで終了している。この動作は、以下のような作用、効果をもたらす。
すなわち、第１の光電変換部１１１から出力される画像データと、第２の光電変換部１１２から出力される画像データは、各画素に備わるブレンド合成ユニット２０６によって、画素毎にブレンド処理が行われ、結果として、１枚の画像データが作り出される。
ここで、撮影対象となる被写体が露光期間中にも移動している動被写体である場合、あるいは、ＣＭＯＳイメージセンサ１００が、自動車等の移動手段に搭載されて移動しながら露光を行う場合を考える。このとき、第１の光電変換部１１１の露光動作が行われる露光期間と、第２の光電変換部１１２の露光動作が行われる露光期間とが一致していないと、第１の光電変換部１１１から得られる画像に写っている被写体の位置と、第２の光電変換部１１２から得られる画像に写っている被写体の位置とがずれている場合がある。被写体の位置がずれている画像をブレンド合成すると、被写体の輪郭の先鋭度が低下した画像が出来上がってしまう可能性がある。
これに対して、本実施形態では、図４５のタイミング波形図に示すように、第１の光電変換部１１１の露光動作が行われる露光期間と、第２の光電変換部１１２の露光動作が行われる露光期間とを一致させて露光を行うようにしている。これにより、第１の光電変換部１１１から得られる画像に写っている被写体の位置と、第２の光電変換部１１２から得られる画像に写っている被写体の位置とが一致するため、これらの画像をブレンド合成すると、被写体の輪郭の先鋭度が高い画像を得ることができる。
（デューティ比＝５０％の間欠駆動による露光を行う場合）
次に、デューティ比＝５０％で露光を続ける場合について図４６を用いて説明する。図４６は、デューティ比＝５０％の場合の第１の光電変換部１１１及び第２の光電変換部１１２の露光時間の制御に関するタイミング波形図である。
第１の光電変換部１１１の露光動作については、図４５のタイミング波形図に基づく動作と同じである。従って、ここではその動作の説明を省略する。
露光開始前、駆動信号ＯＦＧ2がアクティブ状態にあるときは、第２の光電変換部１１２は、第２排出ゲート部１１９の先に接続されたオーバーフロードレイン（例えば、電源ＶDD）に接続された状態で、フォトダイオードＰＤ2内の電荷が全て排出された状態となっている。駆動信号ＯＦＧ2が非アクティブ状態になることで、第２の光電変換部１１２で光電変換の結果生じた電荷の蓄積が開始される、言い換えれば露光動作が開始される。
露光開始後、露光期間Ｔ1の１／１０の時間が経過した時点で、被写体輝度評価ユニット２０１によって電荷蓄積部１１８に蓄積された電荷量が評価され、露光時間制御ユニット２０２によって５０％の間欠駆動による露光動作が開始される。
５０％の間欠駆動による露光動作は、以下のように行われる。すなわち、露光期間Ｔ1が複数個のサブ露光期間へと分割される。分割数は極端に少ない（例えば、２個）よりも多い（例えば、１０個以上）方が、移動している被写体を撮影する際に、移動する被写体を露光時間は短いものの逐次的確に捉えて露光を行うことができるため好ましい。
分割した各サブ露光期間において、５０％の間欠駆動となる間は、転送信号ＴＧ2及び駆動信号ＯＦＧ2の双方を０Ｖにする。この場合、この期間中に第２の光電変換部１１２からオーバーフローする電荷は、第４の転送ゲート部１１６に備わるオーバーフローパスを経由して電荷蓄積部１１８へとオーバーフローする。つまり、この期間中に第２の光電変換部１１２で光電変換の結果発生した電荷は、電荷蓄積部１１８に蓄積され、露光期間終了後、画素データとして出力される。
一方、分割した各サブ露光期間において、残りの５０％となる間は、転送信号ＴＧ2を負バイアスＶgn、駆動信号ＯＦＧ2を０Ｖにする。この場合、この期間中に第２の光電変換部１１２からオーバーフローする電荷は、第２排出ゲート部１１９に備わるオーバーフローパスを経由してオーバーフロードレインへと排出される。この期間中に第２の光電変換部１１２で光電変換の結果発生した電荷が排出されることにより、電荷蓄積部１１８が飽和しにくくなるため、階調性を持った画像データが得られる範囲、即ちダイナミックレンジが拡大するという作用、効果が得られる。
更に、図４６のタイミング波形図に基づく動作においても、図４５のタイミング波形図に基づく動作と同様に、第１の光電変換部１１１の露光動作と、第２の光電変換部１１２の露光動作とが、同じタイミングで開始され、同じ期間露光動作を行い、同じタイミングで終了している。これにより、第１の光電変換部１１１と第２の光電変換部１１２とによって、移動している被写体を撮影して両者をブレンド合成する場合、両者の画像における被写体の位置が一致しているため先鋭度の高い画像を得ることができる。
（デューティ比＝２５％の間欠駆動による露光を行う場合）
次に、デューティ比＝２５％で露光を続ける場合について図４７を用いて説明する。図４７は、デューティ比＝２５％の場合の第１の光電変換部１１１及び第２の光電変換部１１２の露光時間の制御に関するタイミング波形図である。
第１の光電変換部１１１の露光動作については、図４５のタイミング波形図に基づく動作と同じである。従って、ここではその動作の説明を省略する。
第２の光電変換部１１２の露光動作については、露光期間Ｔ1が複数個のサブ露光期間へと分割され、分割された各サブ露光期間において、２５％の間欠駆動となる間は、転送信号ＴＧ2及び駆動信号ＯＦＧ2の双方を０Ｖにする。そして、残りの７５％となる間は、転送信号ＴＧ2を負バイアスＶgn、駆動信号ＯＦＧ2を０Ｖにする。その以外は、図４６のタイミング波形図に基づく動作と同じである。
（露光動作によって得られる第１、第２の光電変換部の出力について）
ここで、露光動作によって得られる第１の光電変換部１１１及び第２の光電変換部１１２の出力について、図４８を用いて説明する。図４８は、第１の光電変換部１１１と第２の光電変換部１１２との露光動作によって得られる出力電圧をプロットした図である。図４８において、横軸は単位画素２０によって撮影される被写体の輝度、縦軸は単位画素２０のフローティングディフュージョンＦＤからＡ／Ｄ変換ユニット２０４へ出力される電圧、言い換えればＡ／Ｄ変換ユニット２０４から出力されるデジタルデータに相当する値である。
既に述べたように、第１の光電変換部１１１は、第２の光電変換部１１２よりも、フォトダイオードの受光面積が大きい。このため、第１の光電変換部１１１及び第２の光電変換部１１２の双方について、同じ時間だけ光電変換動作を行った場合、第１の光電変換部１１１は、第２の光電変換部１１２よりも多くの信号電荷を得ることができる。言い換えれば、第１の光電変換部１１１は、感度が高い一方で飽和しやすく、ダイナミックレンジの小さい光電変換部となっている。
これに対して、第２の光電変換部１１２は、第１の光電変換部１１１よりも得られる信号電荷が少ない、言い換えれば感度が低い一方で飽和しにくくダイナミックレンジの大きい光電変換部となっている。そして、本実施形態では、第２の光電変換部１１２に関して、信号電荷を蓄積する電荷蓄積部１１８をより飽和しにくくしてダイナミックレンジをより拡大する手法として、間欠駆動を用いている。
図４８において、一点鎖線が、第１の光電変換部１１１における、被写体輝度に対する出力特性を表している。また、図４８において、傾きが異なる３本の実線のうち、最も傾きが大きな実線は、間欠駆動を行っていない場合（言い換えれば、デューティ比が１００％となる間欠駆動を行った場合）の第２の光電変換部１１２における、被写体輝度に対する出力特性を表している。
傾きが異なる３本の実線のうち、次に傾きが大きな実線は、デューティ比が５０％となる間欠駆動を行った場合の第２の光電変換部１１２における、被写体輝度に対する出力特性を表している。傾きが異なる３本の実線のうち、最も傾きが小さな実線は、デューティ比が２５％となる間欠駆動を行った場合の第２の光電変換部１１２における、被写体輝度に対する出力特性を表している。
図４８には、Ｘ軸に平行して、ノイズレベルも模式的に示している。図４８からわかるように、間欠駆動を導入することによって、第２の光電変換部１１２のダイナミックレンジを拡大する作用、効果が得られている。一方、間欠駆動を行うと、図４８に記載の出力特性の傾きが小さくなる。言い換えれば、間欠駆動を導入し、そのデューティ比を下げるほど、ダイナミックレンジは拡大する一方、ある輝度の被写体を撮影する場合には、間欠駆動を導入し、そのデューティ比を下げるほど、得られる信号の値が小さくなる、つまり、Ｓ／Ｎが低下する。被写体輝度が小さいほど、そもそもの信号の大きさが小さいため、このＳ／Ｎの低下の影響が大きくなる。
この問題を解決するために、本実施形態では、間欠駆動を導入してデューティ比を下げた画像そのものを出力するのではなく、次のような構成を採っている。すなわち、感度が高くＳ／Ｎが優れた第１の光電変換部１１１を各画素に併せて備え、間欠駆動を導入してダイナミックレンジを拡大した第２の光電変換部１１２から得た画像と、Ｓ／Ｎが優れた第１の光電変換部１１１から得た画像とをブレンド合成して出力する、という構成を採っている。
人間の視感度は、輝度の高い被写体よりも、輝度の低い被写体に対して高い。従って、間欠駆動を導入してダイナミックレンジを拡大した第２の光電変換部１１２から得た画像そのものを出力するのではなく、感度が高くＳ／Ｎが優れた第１の光電変換部１１１から得た画像とブレンド合成した画像を出力するようにしている。これにより、本実施形態に係るＣＭＯＳイメージセンサ１００によれば、ダイナミックレンジ及びＳ／Ｎの双方に優れ、人間の目が感知できるノイズを低減した画像を取得する、という優れた作用、効果を得ることができる。
尚、第１の光電変換部１１１から得た画像と、第２の光電変換部１１２から得た画像とをブレンド合成するために、ブレンド合成する前に、次の処理を行っている。すなわち、被写体輝度に対する第２の光電変換部１１２の出力特性の傾きを、被写体輝度に対する第１の光電変換部１１１の出力特性の傾きと同じになるように、ゲインを掛ける処理を行っている。具体的には、図３４に示すように、単位画素２０は、画素毎にゲイン演算ユニット２０５を備えている。
ゲイン演算ユニット２０５は、第１の光電変換部１１１と第２の光電変換部１１２の感度の差に起因した出力特性の傾きの差と、画素毎の露光時間の違いによる出力特性の差との、それぞれに応じたゲインを画素毎に掛ける処理を行う。この処理により、被写体輝度に対する第２の光電変換部１１２の出力特性の傾きを、被写体輝度に対する第１の光電変換部１１１の出力特性の傾きと同じにする。
図４８に記載の破線が、ゲインを掛けた後の、被写体輝度に対する第２の光電変換部１１２の出力特性を示している。破線で示す出力特性の傾きは、被写体輝度に対する第１の光電変換部１１１の出力特性に一致させている。これにより、第１の光電変換部１１１と第２の光電変換部１１２の感度の差や露光時間の差があっても、ブレンド後にはこれらの差が解消されたブレンド画像が得られる、という作用、効果がもたらされる。
［第７実施形態の変形例１］
第７実施形態の変形例１は、第２の半導体素子層１０２に形成した１つの画素制御ユニット及び画素信号処理ユニットが、複数個の単位画素２０の制御と信号処理とを担う例である。第７実施形態の変形例１に係るＣＭＯＳイメージセンサ１００のシステムの立体構成を図４９に示す。
第７実施形態では、第２の半導体素子層に形成した画素制御ユニット及び画素信号処理ユニットが、単位画素２０毎に備わる構成となっていた。これに対して、第７実施形態の変形例１では、第２の半導体素子層に形成した１つの画素制御ユニット及び画素信号処理ユニットが、複数個の画素２０を単位として制御と信号処理とを担う構成となっている。これに伴って、第３の半導体素子層１０３に形成したメモリも、複数個の単位画素２０の制御と信号処理とを担う画素制御ユニット及び画素信号処理ユニットに対応して備わる構成になっている。
上述した第７実施形態の変形例１に係るＣＭＯＳイメージセンサ１００によれば、１個の画素制御ユニット及び画素信号処理ユニットの面積を大きくすることが可能となる。これにより、画素制御ユニット及び画素信号処理ユニットにより多くのトランジスタを搭載することができるため、更に高度な機能を実現することが可能になる、という作用、効果がもたらされる。
［第７実施形態の変形例２］
第７実施形態の変形例２は、単位画素２０が光電変換部を１個有する例である。第７実施形態の変形例２に係るＣＭＯＳイメージセンサ１００における単位画素２０の内部構成図を図５０に示す。
図５０に示すように、第７実施形態の変形例２に係る単位画素２０は、光電変換部として、図３５に記載の第１の光電変換部１１１を省略し、第２の光電変換部１１２のみを備えている。第２の光電変換部１１２及びその周辺の構成については、図３５に記載の単位画素２０と同じである。
すなわち、第２の光電変換部１１２、オーバーフローパスを備えた第４の転送ゲート部１１６、電荷蓄積部１１８、第２排出ゲート部１１９、及び、第２の半導体素子層１０２に形成された、電荷量評価部としての被写体輝度評価ユニット２０１、及び、露光時間制御部としての露光時間制御ユニット２０２を備える。電荷蓄積部１１８は、第２の光電変換部１１２に蓄積できる電荷よりも多くの電荷（例えば、第２の光電変換部１１２に蓄積できる電荷の１００倍の量の電荷）を蓄積できる。
上記の構成の第７実施形態の変形例２に係る単位画素２０では、第２の光電変換部１１２に関して、ダイナミックレンジ拡大のための間欠駆動を、第７実施形態で説明した間欠駆動と同様に行うことができる。第２の光電変換部１１２からオーバーフローした電荷を評価する方法と、第２の光電変換部を間欠駆動する方法は、第７実施形態の場合と同じであるため、その説明は省略する。
第７実施形態の変形例２において、露光動作によって得られる第２の光電変換部１１２の出力について、図５１を用いて説明する。図５１は、第２の光電変換部１１２の露光動作によって得られる出力電圧をプロットした図である。
変形例２は、第７実施形態と同様に、被写体の輝度に応じて画素毎に露光を間欠動作させてダイナミックレンジの高い画像を得る機構を備えている。画素毎に異なる時間で撮影した画像を出力する前に、露光時間の差を解消するためのゲイン演算を行う。図４８と同様に図５１に記載の実線が、間欠駆動を１００％、５０％、２５％のデューティ比で行った場合の出力特性を表わしている。この出力特性に対して、画素毎に上記ゲイン演算を行い、図５１の破線で記載したように、間欠駆動のデューティ比によらず出力特性の傾きを同じにするゲイン演算を行い、演算後の画像を出力する。
［第７実施形態の変形例３］
第７実施形態の変形例３は、被写体輝度に応じて、画素毎に電荷蓄積部の容量の大きさを変える例である。第７実施形態の変形例３に係るＣＭＯＳイメージセンサ１００における単位画素２０の内部構成図を図５２に示す。
変形例３も、第７実施形態と同様に、１個の単位画素２０は、第１、第２、第３の半導体素子層１０１，１０２，１０３に亘って形成されている。そして、これらの各半導体素子層１０１，１０２，１０３において、複数個の単位画素２０が、列方向及び行方向の２次元アレイ状に配列されている。
図５２に記載の変形例３において、単位画素２０は、電荷蓄積部１１８の容量の大きさを、画素毎に変更する機構を備える。具体的には、電荷蓄積部１１８は、複数個の電荷蓄積部、例えば３個の電荷蓄積部１１８1，１１８2，１１８3から成る。これら３個の電荷蓄積部１１８1，１１８2，１１８3は、それぞれの間に配置される転送ゲート部１２０1，１２０2，１２０3を介して並列に接続されている。
電荷蓄積部１１８の容量として、大きな容量が必要となる場合は、これら転送ゲート部１２０1，１２０2，１２０3を導通状態にし、３個の電荷蓄積部１１８1，１１８2，１１８3を並列に接続して容量の大きさを大きくする。必要とされる容量の大きさが小さい場合は、電荷蓄積部１１８1，１１８2，１１８3の間の転送ゲート部１２０1，１２０2，１２０3を非導通状態にし、容量を切り離す。
転送ゲート部１２０1，１２０2，１２０3の導通／非導通の制御は、露光時間制御ユニット２０２による制御の下に行われる。すなわち、露光時間制御ユニット２０２は、電荷蓄積部１１８の容量の大きさを制御する容量制御ユニットとしての機能も有する。
先述した第７実施形においては、単位画素２０が、露光期間中のある時点において、それまでの期間に電荷蓄積部１１８に蓄積された電荷の量を、被写体輝度評価ユニット２０１を用いて評価して、被写体の輝度の大小に応じて、その先の露光期間の長さを制御していた。
変形例３においては、単位画素２０が、露光期間中のある時点において、それまでの期間に電荷蓄積部１１８に蓄積された電荷の量を、被写体輝度評価ユニット２０１を用いて評価して、被写体の輝度の大小に応じて、単位画素２０に備わる電荷蓄積部１１８の容量の大きさを画素毎に変える、という制御が行われる。
被写体の輝度が高い場合は、電荷蓄積部１１８が飽和することを回避し、階調性のあるデータを得るために、電荷蓄積部１１８の容量の値は大きい方がよい。但し、光電変換動作の結果得られた信号電荷をフローティングディフュージョンＦＤへ転送して電荷電圧変換する場合、電荷蓄積部１１８の容量が大きいほど、フローティングディフュージョンＦＤの出力電圧が小さくなる、つまり感度が低くなる。
そこで、変形例３においては、電荷蓄積部１１８が飽和しないと予想される場合には、電荷蓄積部１１８の容量の大きさを小さくする制御を行うことにより、フローティングディフュージョンＦＤから感度の高い出力を得る。電荷蓄積部１１８の容量として、大きな容量が必要とされないのは、被写体の輝度が低い場合である。図４９の出力特性からわかるように、被写体の輝度が低い場合は、被写体の輝度が高い場合よりも、そもそもの信号が小さいため、被写体の輝度が高い場合よりもＳ／Ｎが劣る。
一方、人間の視感度は、輝度の高い被写体よりも、輝度の低い被写体において高い。人間の視感度が高いにもかかわらず、そもそも信号が小さくＳ／Ｎが劣る、輝度の小さな被写体を撮影する画素において、変形例３は、単位画素２０で用いる電荷蓄積部１１８の容量を小さくすることによってＳ／Ｎを改善する、という作用効果をもたらす。
［第７実施形態の変形例４］
第７実施形態の変形例４は、（１）第７実施形態に備わる、被写体の輝度を評価してその結果に応じて露光時間を変更する手段と、（２）第７実施形態の変形例３に備わる、被写体の輝度を評価してその結果に応じて電荷蓄積部１１８の容量を変更する手段と、の双方を画素毎に備える（不図示）。
変形例４は、輝度の大きな被写体を撮影する画素においては、電荷蓄積部１１８の容量を最大として、かつ間欠的な露光動作を行うことで、階調性を持って画像を撮影できる被写体の輝度の範囲を拡大し、これによってダイナミックレンジの広い画像を撮影することを可能にする。
同時に、変形例４は、輝度の小さな被写体を撮影する画素においては、間欠的な露光動作を行わず露光期間中に露光動作を行い続けることにより、できるだけ多くの信号電荷を得る。更に、電荷蓄積部１１８の容量を小さくすることにより、信号電荷をフローティングディフュージョンＦＤへ転送して電荷電圧変換する場合の容量を小さくして、フローティングディフュージョンＦＤから大きな出力電圧を得る。これによって、Ｓ／Ｎの高い画像を撮影することを可能にする。
このように、変形例４は、上記（１）と（２）の双方を画素毎に備えることにより、輝度の大きな被写体と輝度の小さな被写体の双方が混在した被写体を撮影した場合に、ダイナミックレンジが広くかつＳ／Ｎの高い画像を撮影することを可能にする、という作用効果をもたらす。
以上説明した第７実施形態及びその変形例に係る固体撮像素子にあっても、第１実施形態乃至第６実施形態に係る固体撮像素子と同様に、図３３に記載した撮像装置などの電子機器において、その撮像部として用いることができる。第７実施形態及びその変形例に係る固体撮像素子は、第１実施形態乃至第６実施形態に係る固体撮像素子と同様に、信号電荷の蓄積に関する間欠駆動によってダイナミックレンジの拡大を図ることができる。これにより、撮像装置５０の画質を向上させることができる。
尚、本開示は、以下のような構成をとることもできる。
［１］複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
を備える固体撮像素子。
［２］複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を排出する排出ゲート部を有する、
上記［１］に記載の固体撮像素子。
［３］排出ゲート部は、第２の光電変換部で光電変換された電荷を第１の光電変換部へ排出する、
［２］に記載の固体撮像素子。
［４］ 間欠駆動は、排出ゲート部及び第２の転送ゲート部を駆動するパルス信号による間欠的な駆動である、
上記［２］又は［３］に記載の固体撮像素子。
［５］駆動部は、第２の転送ゲート部及び排出ゲート部を、露光期間において、導通期間が重ならないように、交互に同じ周波数で動作させる、
上記［２］乃至［４］のいずれかに記載の固体撮像素子。
［６］排出ゲート部を形成するゲート電極は、第１の光電変換部の一部と重なるように設けられている、
上記［３］に記載の固体撮像素子。
［７］排出ゲート部は、第２の光電変換部と第１の光電変換部との間に直列に配置された２つのゲート部から成り、
２つのゲート部のうち、第１の光電変換部側のゲート部のゲート電極は、第１の光電変換部の一部と重なるように設けられている、
上記［３］に記載の固体撮像素子。
［８］単位画素は、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、第１の転送ゲート部とリセットトランジスタとの間に設けられた第１の切換ゲート部を有し、
電荷電圧変換部は、第１の転送ゲート部と増幅トランジスタと第１の切換ゲート部とによって囲まれる第１領域、及び、第１の切換ゲート部とリセットトランジスタと第２の転送ゲート部とによって囲まれる第２領域から成る、
上記［２］又は［３］に記載の固体撮像素子。
［９］第１の切換ゲート部は、第１の光電変換部の信号電荷を読み出す際に、電荷電圧変換部に関して、高変換効率モードと低変換効率モードとの切替えが可能である、
上記［８］に記載の固体撮像素子。
［１０］単位画素は、第２領域に接続された容量素子を有する、
上記［８］又は［９］に記載の固体撮像素子。
［１１］単位画素は、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、及び、第２の転送ゲート部とリセットトランジスタとの間に設けられた第２の切換ゲート部を有し、
電荷電圧変換部は、第１の転送ゲート部と増幅トランジスタと第２の切換ゲート部とによって囲まれる第１領域、及び、第２の転送ゲート部と第２の切換ゲート部との間に位置する第２領域から成る、
上記［２］又は［３］に記載の固体撮像素子。
［１２］単位画素は、第２領域に接続された容量素子を有する、
上記［１１］に記載の固体撮像素子。
［１３］単位画素は、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、第１の転送ゲート部とリセットトランジスタとの間に設けられた第１の切換ゲート部、及び、第２の転送ゲート部とリセットトランジスタとの間に設けられた第２の切換ゲート部を有し、
電荷電圧変換部は、第１の転送ゲート部と増幅トランジスタと第１の切換ゲート部とによって囲まれる第１領域、第１の切換ゲート部と第２の切換ゲート部とリセットトランジスタとによって囲まれる第２領域、及び、第２の転送ゲート部と第２の切換ゲート部との間に位置する第３領域から成る、
上記［２］又は［３］に記載の固体撮像素子。
［１４］単位画素は、第３領域に接続された容量素子を有する、
上記［１３］に記載の固体撮像素子。
［１５］複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
単位画素は、電荷蓄積部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、電荷蓄積部と電荷電圧変換部とのポテンシャルを結合する第２及び第３の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷蓄積部に転送する第４の転送ゲート部、第２の光電変換部で光電変換された電荷を排出する排出ゲート部、第４の転送ゲート部及び排出ゲート部の導通／非導通を制御することによって第２の光電変換部での露光動作の露光時間を制御する露光時間制御部、並びに、１回の第２の光電変換部での露光動作の期間内のある時点で電荷蓄積部に蓄積された電荷の量を評価する電荷量評価部を有し、
第４の転送ゲート部のゲート電極の下部には、第２の光電変換部から溢れた電荷を電荷蓄積部に転送するオーバーフローパスが形成されており、
露光時間制御部は、電荷量評価部の評価結果に応じて、１回の第２の光電変換部での露光動作における、電荷量評価部による評価以降の露光時間を制御する、
上記［１］に記載の固体撮像素子。
［１６］光電変換部を含む単位画素が複数配置されて成る画素アレイ部、
光電変換部の信号電荷の蓄積に関して間欠駆動する駆動部、及び、
光電変換部から得られる信号レベルを基に、当該光電変換部の露光時間を制御する制御系、
を備える固体撮像素子。
［１７］制御系は、光電変換部から得られる信号レベルに基づいて被写体の輝度を評価する被写体輝度評価部、及び、被写体輝度評価部の評価結果に基づいて、光電変換部の信号電荷の蓄積に関して間欠駆動するパルス信号のパルス幅を制御することによって露光時間を制御する露光時間制御部を有する、
上記［１６］に記載の固体撮像素子。
［１８］光電変換部を含む単位画素が複数配置されて成る画素アレイ部を備え、
単位画素は、電荷蓄積部、光電変換部で光電変換された電荷を電荷蓄積部に転送する転送ゲート部、光電変換部で光電変換された電荷を排出する排出ゲート部、転送ゲート部及び排出ゲート部の導通／非導通を制御することによって光電変換部での露光動作の露光時間を制御する露光時間制御部、及び、１回の光電変換部での露光動作の期間内のある時点で電荷蓄積部に蓄積された電荷の量を評価する電荷量評価部を有し、
露光時間制御部は、電荷量評価部の評価結果に応じて、１回の光電変換部における露光動作における、電荷量評価部による評価以降の露光時間を制御する、
固体撮像素子。
［１９］複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部を備える固体撮像素子の駆動に当たって、
複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える、
固体撮像素子の駆動方法。
［２０］複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部と、
複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部と、
を備える固体撮像素子を有する電子機器。
１０（１０Ａ，１０Ｂ），１００・・・ＣＭＯＳイメージセンサ、１１・・・画素アレイ部、１２・・・垂直駆動部、１３・・・カラム処理部、１４・・・水平駆動部、１５・・・システム制御部、１６（１６1〜１６m）・・・画素駆動線、１７（１７1〜１７n）・・・垂直信号線、１８・・・信号処理部、１９・・・データ格納部、２０・・・単位画素、２１，２２・・・転送トランジスタ（転送ゲート部）、２３，２７・・・シャッタートランジスタ（排出ゲート部）、２４・・・リセットトランジスタ、２５・・・増幅トランジスタ、２６・・・選択トランジスタ、２８（２８1，２８2）・・・ＦＤ切替えトランジスタ、３１・・・被写体輝度評価部、３２・・・露光時間制御部、５０・・・撮像装置、５１・・・光学系、５２・・・撮像部、５３・・・ＤＳＰ回路、５４・・・フレームメモリ、５５・・・表示装置、５６・・・記録装置、５７・・・操作系、５８・・・電源系、５９・・・バスライン、１０１・・・第１の半導体素子層、１０２・・・第２の半導体素子層、１０３・・・第３の半導体素子層、１０４・・・第４の半導体素子層、１０５・・・第５の半導体素子層、１１１・・・第１の光電変換部、１１２・・・第２の光電変換部、１１３・・・第１の転送ゲート部、１１４・・・第２の転送ゲート部、１１５・・・第３の転送ゲート部、１１６・・・第４の転送ゲート部、１１７・・・第１排出ゲート部、１１８・・・電荷蓄積部、１１９・・・第２排出ゲート部、２０１・・・被写体輝度評価ユニット、２０２・・・露光時間制御ユニット、２０３・・・画素動作制御ユニット、２０４・・・Ａ／Ｄ（アナログ／デジタル）変換ユニット、２０５・・・ゲイン演算ユニット、２０６・・・ブレンド合成ユニット、２１１・・・露光時間メモリ、２１２・・・ゲイン演算前画素データメモリ、２１３・・・ゲイン演算後画素データメモリ、２１４・・・ブレンド後ワイドＤ画素データメモリ、２２１・・・非線形圧縮処理ユニット、２２２・・・画像信号処理ユニット、３０１・・・第１のオンチップレンズ、３０２・・・第２のオンチップレンズ、Ｃap・・・容量素子、ＦＤ，ＦＤ1，ＦＤ2・・・フローティングディフュージョン、ＰＤ1・・・第１のフォトダイオード、ＰＤ2・・・第２のフォトダイオード

Claims (15)

  1. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
    を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を第１の光電変換部へ排出する排出する排出ゲート部を有する、
    固体撮像素子。
  2. 排出ゲート部を形成するゲート電極は、第１の光電変換部の一部と重なるように設けられている、
    請求項１に記載の固体撮像素子。
  3. 排出ゲート部は、第２の光電変換部と第１の光電変換部との間に直列に配置された２つのゲート部から成り、
    ２つのゲート部のうち、第１の光電変換部側のゲート部のゲート電極は、第１の光電変換部の一部と重なるように設けられている、
    請求項１に記載の固体撮像素子。
  4. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
    を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を排出する排出する排出ゲート部を有し、
    駆動部は、第２の転送ゲート部及び排出ゲート部を、露光期間において、導通期間が重ならないように、交互に同じ周波数で動作させる、
    固体撮像素子。
  5. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
    を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、第２の光電変換部で光電変換された電荷を排出する排出する排出ゲート部、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、及び、第１の転送ゲート部とリセットトランジスタとの間に設けられた第１の切換ゲート部を有し、
    電荷電圧変換部は、第１の転送ゲート部と増幅トランジスタと第１の切換ゲート部とによって囲まれる第１領域、及び、第１の切換ゲート部とリセットトランジスタと第２の転送ゲート部とによって囲まれる第２領域から成る、
    固体撮像素子。
  6. 第１の切換ゲート部は、第１の光電変換部の信号電荷を読み出す際に、電荷電圧変換部に関して、高変換効率モードと低変換効率モードとの切替えが可能である、
    請求項５に記載の固体撮像素子。
  7. 単位画素は、第２領域に接続された容量素子を有する、
    請求項５に記載の固体撮像素子。
  8. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
    を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、第２の光電変換部で光電変換された電荷を排出する排出する排出ゲート部、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、及び、第２の転送ゲート部とリセットトランジスタとの間に設けられた第２の切換ゲート部を有し、
    電荷電圧変換部は、第１の転送ゲート部と増幅トランジスタと第２の切換ゲート部とによって囲まれる第１領域、及び、第２の転送ゲート部と第２の切換ゲート部との間に位置する第２領域から成る、
    固体撮像素子。
  9. 単位画素は、第２領域に接続された容量素子を有する、
    請求項８に記載の固体撮像素子。
  10. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
    を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、第２の光電変換部で光電変換された電荷を排出する排出する排出ゲート部、電荷電圧変換部で変換された電圧を出力する増幅トランジスタ、電荷電圧変換部をリセットするリセットトランジスタ、第１の転送ゲート部とリセットトランジスタとの間に設けられた第１の切換ゲート部、及び、第２の転送ゲート部とリセットトランジスタとの間に設けられた第２の切換ゲート部を有し、
    電荷電圧変換部は、第１の転送ゲート部と増幅トランジスタと第１の切換ゲート部とによって囲まれる第１領域、第１の切換ゲート部と第２の切換ゲート部とリセットトランジスタとによって囲まれる第２領域、及び、第２の転送ゲート部と第２の切換ゲート部との間に位置する第３領域から成る、
    固体撮像素子。
  11. 単位画素は、第３領域に接続された容量素子を有する、
    請求項１０に記載の固体撮像素子。
  12. 間欠駆動は、排出ゲート部及び第２の転送ゲート部を駆動するパルス信号による間欠的な駆動である、
    請求項１乃至１１のいずれかに記載の固体撮像素子。
  13. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部、
    を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷蓄積部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、電荷蓄積部と電荷電圧変換部とのポテンシャルを結合する第２及び第３の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷蓄積部に転送する第４の転送ゲート部、第２の光電変換部で光電変換された電荷を排出する排出ゲート部、第４の転送ゲート部及び排出ゲート部の導通／非導通を制御することによって第２の光電変換部での露光動作の露光時間を制御する露光時間制御部、並びに、１回の第２の光電変換部での露光動作の期間内のある時点で電荷蓄積部に蓄積された電荷の量を評価する電荷量評価部を有し、
    第４の転送ゲート部のゲート電極の下部には、第２の光電変換部から溢れた電荷を電荷蓄積部に転送するオーバーフローパスが形成されており、
    露光時間制御部は、電荷量評価部の評価結果に応じて、１回の第２の光電変換部での露光動作における、電荷量評価部による評価以降の露光時間を制御する、
    固体撮像素子。
  14. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を第１の光電変換部へ排出する排出する排出ゲート部を有する、
    固体撮像素子の駆動に当たって、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動し、かつ、第２の光電変換部で光電変換された電荷を第１の光電変換部で光電変換された電荷に加算することによって複数の光電変換部の感度比を変える、
    固体撮像素子の駆動方法。
  15. 複数の光電変換部を含む単位画素が複数配置されて成る画素アレイ部、及び、
    複数の光電変換部の信号電荷の蓄積に関して間欠駆動することによって複数の光電変換部の感度比を変える駆動部と、
    を備え、
    複数の光電変換部は、第１の光電変換部及び第２の光電変換部から成り、
    単位画素は、電荷電圧変換部、第１の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第１の転送ゲート部、第２の光電変換部で光電変換された電荷を電荷電圧変換部に転送する第２の転送ゲート部、及び、第２の光電変換部で光電変換された電荷を第１の光電変換部へ排出する排出する排出ゲート部
    を備える固体撮像素子を有する電子機器。
JP2018508540A 2016-03-31 2017-02-15 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 Active JP6969539B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016069981 2016-03-31
JP2016069981 2016-03-31
PCT/JP2017/005417 WO2017169216A1 (ja) 2016-03-31 2017-02-15 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器

Publications (2)

Publication Number Publication Date
JPWO2017169216A1 JPWO2017169216A1 (ja) 2019-02-07
JP6969539B2 true JP6969539B2 (ja) 2021-11-24

Family

ID=59963912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018508540A Active JP6969539B2 (ja) 2016-03-31 2017-02-15 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器

Country Status (5)

Country Link
US (1) US10498984B2 (ja)
JP (1) JP6969539B2 (ja)
KR (1) KR102641555B1 (ja)
CN (1) CN107801425B (ja)
WO (1) WO2017169216A1 (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10341592B2 (en) 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
EP3554065B1 (en) * 2016-12-08 2021-12-29 Nuvoton Technology Corporation Japan Solid-state imaging apparatus and imaging apparatus
CN108337409B (zh) * 2017-01-19 2021-06-22 松下知识产权经营株式会社 摄像装置及照相机***
KR102406996B1 (ko) * 2017-04-07 2022-06-08 삼성전자주식회사 이미지 센서
US10944927B2 (en) * 2017-07-14 2021-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and operating method for improving charge transfer of image sensor device
CN108366213B (zh) * 2017-12-19 2020-09-04 思特威(上海)电子科技有限公司 像素及其成像方法和成像装置
CN108270982B (zh) * 2017-12-19 2020-09-04 思特威(上海)电子科技有限公司 像素单元及其成像方法和成像装置
CN108270981B (zh) * 2017-12-19 2021-05-14 思特威(上海)电子科技股份有限公司 像素单元及其成像方法和成像装置
US10714517B2 (en) 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
US11658193B2 (en) 2018-01-23 2023-05-23 Samsung Electronics Co., Ltd. Image sensor
CN108419030B (zh) * 2018-03-01 2021-04-20 思特威(上海)电子科技股份有限公司 具有led闪烁衰减的hdr图像传感器像素结构及成像***
CN108419032B (zh) * 2018-03-01 2021-01-05 思特威(上海)电子科技有限公司 支持多种曝光模式的hdr图像传感器像素结构及成像***
CN108322676B (zh) * 2018-03-01 2021-06-29 思特威(上海)电子科技股份有限公司 对led光源闪烁免疫的图像传感器像素结构及成像***
CN108282621B (zh) * 2018-03-01 2021-02-26 思特威(上海)电子科技有限公司 降低led光源闪烁影响的图像传感器像素结构及成像***
JP6857856B2 (ja) * 2018-03-28 2021-04-14 パナソニックＩｐマネジメント株式会社 固体撮像装置、固体撮像システム、固体撮像装置の駆動方法
CN111971952B (zh) * 2018-04-04 2024-06-18 索尼半导体解决方案公司 固态摄像元件和摄像装置
US11049448B2 (en) 2018-05-08 2021-06-29 Apple Inc. Memory-in-pixel architecture
US10867548B2 (en) * 2018-05-08 2020-12-15 Apple Inc. Systems and methods for memory circuitry in an electronic display
US10909926B2 (en) 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
CN108649059B (zh) 2018-05-14 2020-12-08 京东方科技集团股份有限公司 一种阵列基板、显示装置及其驱动方法
WO2019225071A1 (ja) * 2018-05-23 2019-11-28 ソニー株式会社 信号処理装置及び信号処理方法、並びに撮像装置
TWI833775B (zh) * 2018-07-10 2024-03-01 日商索尼半導體解決方案公司 固態攝像裝置及電子裝置
JP7297546B2 (ja) * 2018-08-31 2023-06-26 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体基板
JP7356214B2 (ja) * 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
CN109151293B (zh) * 2018-11-02 2020-10-27 思特威(上海)电子科技有限公司 具有增益补偿的hdr图像传感器、读出电路及方法
CN111385486B (zh) * 2018-12-29 2022-04-08 北京小米移动软件有限公司 图像采集设备的控制方法和装置
JP2020141362A (ja) * 2019-03-01 2020-09-03 ソニーセミコンダクタソリューションズ株式会社 光検出装置
US11550060B2 (en) * 2019-03-25 2023-01-10 Sony Semiconductor Solutions Corporation Imaging portion, time-of-flight device and method
JP7507152B2 (ja) 2019-05-31 2024-06-27 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置、撮像装置および撮像方法
WO2021044737A1 (ja) * 2019-09-05 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
CN114731376A (zh) 2019-12-02 2022-07-08 索尼半导体解决方案公司 固体摄像装置和电子设备
JP7491363B2 (ja) * 2020-02-17 2024-05-28 株式会社ニコン 撮像素子及び撮像装置
JP2022003747A (ja) * 2020-06-23 2022-01-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022244328A1 (ja) * 2021-05-17 2022-11-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
DE112022003084T5 (de) * 2021-06-15 2024-04-11 Sony Semiconductor Solutions Corporation Bildgebungsvorrichtung, elektronische einrichtung
WO2023027143A1 (ja) * 2021-08-25 2023-03-02 株式会社ニコン 撮像素子および撮像装置
JPWO2023042498A1 (ja) * 2021-09-17 2023-03-23
KR20230041388A (ko) * 2021-09-17 2023-03-24 삼성전자주식회사 단위 픽셀, 이미지 센서 및 차량
JP2023069540A (ja) * 2021-11-05 2023-05-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
WO2023080177A1 (ja) * 2021-11-05 2023-05-11 株式会社ニコン 撮像素子および撮像装置
CN114302078B (zh) * 2021-12-28 2023-04-07 锐芯微电子股份有限公司 像素结构控制方法及设备、计算机可读存储介质
US20240022800A1 (en) * 2022-07-15 2024-01-18 Samsung Electronics Co., Ltd. Image sensor and electronic device including the same
JP2024032194A (ja) * 2022-08-29 2024-03-12 ソニーセミコンダクタソリューションズ株式会社 光検出素子及び電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132514A (en) 1975-04-02 1976-11-17 Hitachi Ltd Automatic control device for train
JP3071891B2 (ja) 1991-08-30 2000-07-31 富士写真フイルム株式会社 固体電子撮像装置
JP2000316164A (ja) * 1999-05-06 2000-11-14 Sanyo Electric Co Ltd 固体撮像素子の駆動方法及び装置
JP4403635B2 (ja) 2000-05-31 2010-01-27 パナソニック株式会社 ダイナミックレンジ拡大カメラ
JP2005006047A (ja) * 2003-06-12 2005-01-06 Fuji Photo Film Co Ltd 電子カメラの露出制御装置
JP4317115B2 (ja) 2004-04-12 2009-08-19 国立大学法人東北大学 固体撮像装置、光センサおよび固体撮像装置の動作方法
KR100818724B1 (ko) * 2006-07-19 2008-04-01 삼성전자주식회사 Ｃｍｏｓ 이미지 센서와 이를 이용한 이미지 센싱 방법
JP2009277798A (ja) * 2008-05-13 2009-11-26 Sony Corp 固体撮像装置及び電子機器
JP5251736B2 (ja) * 2009-06-05 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2011071481A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
CN103258829A (zh) 2012-02-16 2013-08-21 索尼公司 固态成像装置、图像传感器及其制造方法以及电子设备
JP2013207321A (ja) 2012-03-27 2013-10-07 Sony Corp 固体撮像装置、及び、電子機器
JP2015228388A (ja) * 2012-09-25 2015-12-17 ソニー株式会社 固体撮像装置、電子機器
JP2014154982A (ja) * 2013-02-06 2014-08-25 Canon Inc 撮像装置およびその制御方法

Also Published As

Publication number Publication date
KR102641555B1 (ko) 2024-02-28
US10498984B2 (en) 2019-12-03
CN107801425B (zh) 2021-05-14
WO2017169216A1 (ja) 2017-10-05
CN107801425A (zh) 2018-03-13
KR20180128823A (ko) 2018-12-04
JPWO2017169216A1 (ja) 2019-02-07
US20190075261A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
JP6969539B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
US10362246B2 (en) Solid-state image pickup device, method of driving the same, and electronic apparatus
JP7178644B2 (ja) 撮像装置および画像取得装置
US11050955B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US11818487B2 (en) Imaging apparatus, driving method, and electronic device
JP6694605B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP4571179B2 (ja) 撮像装置
JP6743011B2 (ja) 撮像装置、駆動方法、電子機器
JP2017084892A (ja) 撮像装置
JP2008167004A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2019193184A (ja) 撮像装置及び撮像装置の駆動方法
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
CN114600447A (zh) 摄像元件、光检测元件和电子设备
JP6740230B2 (ja) 固体撮像装置および電子機器
JP2016208402A (ja) 固体撮像素子およびその駆動方法、並びに電子機器
US20190116329A1 (en) Solid-state imaging device, signal processing method, and electronic device
WO2021157261A1 (ja) 撮像装置および画像処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200207

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211011

R151 Written notification of patent or utility model registration

Ref document number: 6969539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151