JP6962369B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP6962369B2 JP6962369B2 JP2019529007A JP2019529007A JP6962369B2 JP 6962369 B2 JP6962369 B2 JP 6962369B2 JP 2019529007 A JP2019529007 A JP 2019529007A JP 2019529007 A JP2019529007 A JP 2019529007A JP 6962369 B2 JP6962369 B2 JP 6962369B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electrode
- protective electrode
- layer
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
低温焼結セラミック材料とは、セラミック材料のうち、1000℃以下の焼成温度で焼結可能であり、AgやCuとの同時焼成が可能である材料を意味する。
第1の保護電極及び第2の保護電極にセラミック成分が含まれると、被覆セラミック層との接合強度が高くなるため、被覆セラミック層と第1の保護電極との界面での剥離、及び、被覆セラミック層と第2の保護電極との界面での剥離を抑制することができる。
めっき電極は、第1の保護電極及び第2の保護電極を形成した後、電解めっき又は無電解めっきを施すことによって形成することができる。
例えば、本発明の配線基板が多層セラミック基板である場合、まず、低温焼結セラミック材料のようなセラミック材料を主成分とするセラミックグリーンシートを作製する。積層後に表面に配置されるセラミックグリーンシートの表面に、第1及び第2の端子電極並びに導体配線層となる導電性ペースト層、被覆セラミック層となるセラミックペースト層、第1及び第2の保護電極となる導電性ペースト層を形成する。これらのペースト層は、スクリーン印刷等の方法によって形成することができる。その他、所定のセラミックグリーンシートに対して、導体配線を形成する。その後、複数のセラミックグリーンシートを積層及び圧着することにより、未焼成の積層体を得る。得られた未焼成の積層体を焼成することにより、配線基板が得られる。焼成後の積層体に対して、電解めっき又は無電解めっきを施すことによって、第1及び第2の保護電極の表面にめっき電極を形成してもよい。
この場合、拘束用グリーンシートは、焼成時において実質的に焼結しないので収縮が生じず、未焼成の積層体に対して主面方向での収縮を抑制するように作用する。その結果、配線基板の寸法精度を高めることができる。その一方で、焼成後に拘束用グリーンシートを除去する際に配線基板の表面は衝撃を受けるが、上述のように、第1の保護電極及び第2の保護電極で被覆されるように被覆セラミック層を形成するため、被覆セラミック層の端部が直接衝撃を受けることがなく、被覆セラミック層の剥離を抑制することができる。
図4においては、配線基板の一例であるセラミック多層基板100の一方主面(以下、上面という)に実装用端子電極110が形成されており、セラミック多層基板100の他方主面(以下、下面という)に外部端子電極120が形成されている。
本発明は、図4及び図5に示すように、セラミック多層基板100の実装用端子電極111及び112同士を短絡させる箇所150で適用することもできるし、図4及び図6に示すように、セラミック多層基板100の外部端子電極121及び122同士を短絡させる箇所160で適用することもできる。
上記の箇所に本発明を適用することにより、セラミック多層基板の層を増やすことなく、また、セラミック多層基板内部の回路に悪影響を及ぼすことなく必要な箇所を短絡させることができるため、モジュールを安価に製造することができる。
(実施例1)
BaO、SiO2及びAl2O3を主成分とするセラミックグリーンシートの表面に、Cuを主成分とする導電性ペーストを用いた第1及び第2の端子電極並びに導体配線層となる導電性ペースト層、BaO、SiO2及びAl2O3を主成分とするセラミックペーストを用いた被覆セラミック層となるセラミックペースト層、並びに、Cuを主成分とする導電性ペーストを用いた第1及び第2の保護電極となる導電性ペースト層を、図1に示した構造が得られるように、それぞれスクリーン印刷により形成した。セラミックグリーンシートを所定枚数積層し、圧着させることにより、未焼成の積層体を得た。得られた未焼成の積層体を所定の温度で焼成することにより、焼結体を得た。得られた焼結体に無電解Niめっき、無電解Auめっきを順に施すことにより、第1及び第2の保護電極の表面にめっき電極を形成した。以上により、実施例1の評価用サンプルを作製した。
第1及び第2の保護電極となる導電性ペースト層を形成するために、Cuを95体積%、BaO、SiO2及びAl2O3を5体積%含む導電性ペーストを用いたことを除いて、実施例1と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例2の評価用サンプルを作製した。
第1及び第2の保護電極となる導電性ペースト層を形成するために、Cuを85体積%、BaO、SiO2及びAl2O3を15体積%含む導電性ペーストを用いたことを除いて、実施例1と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例3の評価用サンプルを作製した。
第1及び第2の保護電極となる導電性ペースト層を形成するために、Cuを75体積%、BaO、SiO2及びAl2O3を25体積%含む導電性ペーストを用いたことを除いて、実施例1と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例4の評価用サンプルを作製した。
第1及び第2の保護電極となる導電性ペースト層を形成するために、Cuを70体積%、BaO、SiO2及びAl2O3を30体積%含む導電性ペーストを用いたことを除いて、実施例1と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例5の評価用サンプルを作製した。
第1及び第2の保護電極となる導電性ペースト層を形成するために、Cuを85体積%、ZrO2を15体積%含む導電性ペーストを用いたことを除いて、実施例1と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、実施例6の評価用サンプルを作製した。
第1及び第2の保護電極となる導電性ペースト層を形成しなかったことを除いて、実施例1と同様の方法により未焼成の積層体の作製及び焼成、並びに、めっき電極の形成を行った。以上により、比較例1の評価用サンプルを作製した。
(導体配線層/被覆セラミック層)
実施例1〜実施例6及び比較例1の評価用サンプルについて、断面を観察して、導体配線層と被覆セラミック層との界面の剥離の有無を確認した。各サンプル100個中の界面剥離発生率を求め、下記の基準で評価した。結果を表1に示す。
◎(優) :10%未満
○(良) :10%以上20%未満
△(可) :20%以上40%未満
×(不可):40%以上
さらに、実施例2〜実施例6の評価用サンプルについて、断面を観察して、被覆セラミック層と保護電極との界面の剥離の有無を確認した。各サンプル100個中の界面剥離発生率を求め、上記の基準で評価した。結果を表2に示す。
10 基材
11 実装面
21 第1の端子電極
22 第2の端子電極
30 導体配線層
40 被覆セラミック層
51 第1の保護電極
52 第2の保護電極
100 セラミック多層基板
110,111,112 実装用端子電極
120,121,122 外部端子電極
130 電子部品
140 樹脂層
150 セラミック多層基板の実装用端子電極同士を短絡させる箇所
160 セラミック多層基板の外部端子電極同士を短絡させる箇所
A,B 被覆セラミック層と導体配線層との境界
Claims (11)
- 実装面を有する基材と、
前記基材の前記実装面に設けられた第1の端子電極と、
前記基材の前記実装面に、前記第1の端子電極と離間して設けられた第2の端子電極と、
前記基材の前記実装面に設けられ、前記第1の端子電極及び前記第2の端子電極を接続する導体配線層と、
前記導体配線層の少なくとも一部を被覆するように前記導体配線層の表面に設けられ、セラミック成分を含む被覆セラミック層と、
前記被覆セラミック層と前記導体配線層との境界を少なくとも被覆するように前記第1の端子電極の表面に設けられ、金属成分及びセラミック成分を含む第1の保護電極と、
前記被覆セラミック層と前記導体配線層との境界を少なくとも被覆するように前記第2の端子電極の表面に設けられ、金属成分及びセラミック成分を含む第2の保護電極と、を備えることを特徴とする配線基板。 - 前記第1の保護電極、及び、前記第2の保護電極は、いずれも、前記金属成分を75体積%以上含む請求項1に記載の配線基板。
- 前記第1の保護電極、及び、前記第2の保護電極にそれぞれ含まれる前記セラミック成分は、いずれも、前記被覆セラミック層に含まれる上記セラミック成分と同じセラミック成分である請求項1又は2に記載の配線基板。
- 前記第1の保護電極に含まれる前記セラミック成分の割合、及び、前記第2の保護電極に含まれる前記セラミック成分の割合は、いずれも、前記金属成分及び前記セラミック成分の合計体積に対して5体積%以上25体積%以下である請求項1〜3のいずれか1項に記載の配線基板。
- 前記第1の保護電極に含まれる前記セラミック成分の割合、及び、前記第2の保護電極に含まれる前記セラミック成分の割合は、いずれも、前記金属成分及び前記セラミック成分の合計体積に対して10体積%以上20体積%以下である請求項1〜3のいずれか1項に記載の配線基板。
- 前記第1の保護電極、及び、前記第2の保護電極は、いずれも、前記被覆セラミック層の側面及び上面を被覆する請求項1〜5のいずれか1項に記載の配線基板。
- 前記第1の保護電極は、前記第1の端子電極の上面を被覆し、
前記第2の保護電極は、前記第2の端子電極の上面を被覆する請求項1〜6のいずれか1項に記載の配線基板。 - 前記第1の保護電極、及び、前記第2の保護電極の少なくとも一方に含まれる前記金属成分は、前記被覆セラミック層に含まれる前記セラミック成分よりも高い靭性を有する請求項1〜7のいずれか1項に記載の配線基板。
- 前記被覆セラミック層は、前記セラミック成分として低温焼結セラミック材料を含む請求項1〜8のいずれか1項に記載の配線基板。
- 前記第1の保護電極の表面、及び、前記第2の保護電極の表面に、めっき電極が設けられている、請求項1〜9のいずれか1項に記載の配線基板。
- 前記第1の保護電極、及び、前記第2の保護電極は、いずれも、導電性ペーストを焼き付けることによって形成される焼付電極であり、
前記第1の保護電極の表面、及び、前記第2の保護電極の表面に、めっき電極が設けられている、請求項1〜9のいずれか1項に記載の配線基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017135395 | 2017-07-11 | ||
JP2017135395 | 2017-07-11 | ||
PCT/JP2018/022894 WO2019012912A1 (ja) | 2017-07-11 | 2018-06-15 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019012912A1 JPWO2019012912A1 (ja) | 2020-04-02 |
JP6962369B2 true JP6962369B2 (ja) | 2021-11-05 |
Family
ID=65002241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019529007A Active JP6962369B2 (ja) | 2017-07-11 | 2018-06-15 | 配線基板 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6962369B2 (ja) |
WO (1) | WO2019012912A1 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58109201U (ja) * | 1982-01-19 | 1983-07-25 | 株式会社日立製作所 | チツプ抵抗器 |
JP2000022294A (ja) * | 1998-06-30 | 2000-01-21 | Kyocera Corp | 電子部品回路基板 |
JP4372669B2 (ja) * | 2004-11-25 | 2009-11-25 | 株式会社トクヤマ | 素子搭載用基板の製造方法 |
TW200920215A (en) * | 2007-10-17 | 2009-05-01 | Murata Manufacturing Co | Multilayer ceramic substrate and process for producing the multilayer ceramic |
-
2018
- 2018-06-15 WO PCT/JP2018/022894 patent/WO2019012912A1/ja active Application Filing
- 2018-06-15 JP JP2019529007A patent/JP6962369B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019012912A1 (ja) | 2019-01-17 |
JPWO2019012912A1 (ja) | 2020-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007281400A (ja) | 表面実装型セラミック電子部品 | |
US9456494B2 (en) | Multilayer wiring substrate, probe card, and method for manufacturing multilayer wiring substrate | |
US11553592B2 (en) | Ceramic substrate and electronic component-embedded module | |
JP2001267173A (ja) | 積層セラミックコンデンサ | |
KR100922079B1 (ko) | 다층 세라믹 기판 | |
JP2006060147A (ja) | セラミック電子部品及びコンデンサ | |
JP6624282B2 (ja) | 多層セラミック基板 | |
JP6962369B2 (ja) | 配線基板 | |
JP2007284264A (ja) | 積層セラミック基板 | |
JP7131628B2 (ja) | セラミック電子部品 | |
JP2003142804A (ja) | 回路基板 | |
WO2023002894A1 (ja) | セラミック電子部品 | |
JP4646362B2 (ja) | 導体組成物およびこれを用いた配線基板 | |
US12022622B2 (en) | Ceramic electronic component | |
JP2006269829A (ja) | セラミック電子部品 | |
JP4463046B2 (ja) | セラミック電子部品及びコンデンサ | |
JP2004119547A (ja) | セラミック配線基板およびその製造方法 | |
US20200199029A1 (en) | Logic power module with a thick-film paste mediated substrate bonded with metal or metal hybrid foils | |
WO2017217174A1 (ja) | セラミック電子部品 | |
JP4762564B2 (ja) | 導体組成物及びこれを用いた配線基板とその製造方法 | |
JP2020077816A (ja) | 配線基板及びその製造方法 | |
JP2007095974A (ja) | 積層セラミック基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6962369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |