JP6962052B2 - Electronic component mounting board and its manufacturing method - Google Patents
Electronic component mounting board and its manufacturing method Download PDFInfo
- Publication number
- JP6962052B2 JP6962052B2 JP2017148423A JP2017148423A JP6962052B2 JP 6962052 B2 JP6962052 B2 JP 6962052B2 JP 2017148423 A JP2017148423 A JP 2017148423A JP 2017148423 A JP2017148423 A JP 2017148423A JP 6962052 B2 JP6962052 B2 JP 6962052B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- electrode
- substrate
- layer
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本開示は、電子部品搭載基板およびその製造方法に関する。 The present disclosure relates to an electronic component mounting substrate and a method for manufacturing the same.
従来から、電子部品が搭載された電子部品搭載基板に関する種々の技術が提案されている。例えば、特許文献1には、配線基板とICチップとをインターポーザによって中継する技術が開示されている。特許文献1に記載の技術では、ガラス基板と、ガラス基板の上面から下面まで貫通するフィルドビア導体とを有するインターポーザによって、上面側に配置されたICチップと下面側に配置された配線基板とを電気的に接続している。
Conventionally, various techniques related to an electronic component mounting board on which electronic components are mounted have been proposed. For example,
しかしながら、特許文献1に記載の技術では、ガラス基板の厚みがフィルドビア導体の厚みと同じであるため、インターポーザの厚みを抑制することが困難であるといった問題があった。また、特許文献1に記載の技術では、フィルドビア導体を配線基板と電気的に接続するため、フィルドビア導体の下端に、基板接続用端子を介してフィルドビア導体と別体のはんだバンプを設ける必要があった。このため、特許文献1に記載の技術では、製造工数を削減することが困難であるといった問題もあった。
However, in the technique described in
本開示は、以上の点を考慮してなされたものであり、厚みを抑制することができるとともに製造工数を削減することができる電子部品搭載基板およびその製造方法を提供することを目的とする。 The present disclosure has been made in consideration of the above points, and an object of the present disclosure is to provide an electronic component mounting substrate and a method for manufacturing the same, which can suppress the thickness and reduce the manufacturing man-hours.
上記の課題を解決するために、本開示の一態様では、
第1の側の第1面と、前記第1の側と反対の第2の側の第2面とを有し、前記第1面から前記第2面まで貫通する貫通孔が設けられた基板と、
前記貫通孔の内部に位置し、部分的に前記第2面よりも前記第2の側に突出し、少なくとも部分的にはんだを含有する貫通電極と、
前記第1面上に位置し、前記貫通電極に電気的に接続された電子部品と、を備える、電子部品搭載基板が提供される。
In order to solve the above problems, in one aspect of the present disclosure,
A substrate having a first surface on the first side and a second surface on the second side opposite to the first side, and provided with a through hole penetrating from the first surface to the second surface. When,
A through electrode located inside the through hole, partially projecting from the second surface to the second side, and at least partially containing solder.
Provided is an electronic component mounting substrate, which is located on the first surface and includes an electronic component electrically connected to the through electrode.
前記貫通電極は、はんだ粉を含有してもよい。 The through electrode may contain solder powder.
前記貫通電極は、
部分的に前記はんだを含有し、
前記貫通孔の側壁上に位置し、部分的に前記第2面よりも前記第2の側に突出した第1導電層と、
前記第1導電層上に位置し、前記はんだを含有する第2導電層と、を有してもよい。
The through electrode is
Partially contains the solder,
A first conductive layer located on the side wall of the through hole and partially protruding toward the second side from the second surface.
It may have a second conductive layer located on the first conductive layer and containing the solder.
前記貫通電極は、前記第2導電層上に位置する第3導電層を更に有してもよい。 The through electrode may further have a third conductive layer located on the second conductive layer.
前記電子部品は、前記第1の側に露出した電極を有し、
前記電子部品搭載基板は、
前記第1面上、前記貫通電極上および前記電子部品上に位置し、絶縁性を有する絶縁層と、
部分的に前記絶縁層上に位置し、前記貫通電極および前記電子部品の前記電極に電気的に接続された導電層と、を更に備えてもよい。
The electronic component has an exposed electrode on the first side.
The electronic component mounting board is
An insulating layer located on the first surface, on the through electrode, and on the electronic component and having an insulating property.
A conductive layer that is partially located on the insulating layer and is electrically connected to the through electrode and the electrode of the electronic component may be further provided.
前記導電層は、
前記絶縁層上に位置する第1部分と、
前記第1部分から前記貫通電極まで前記絶縁層を貫通する第2部分と、
前記第1部分から前記電子部品の前記電極まで前記絶縁層を貫通する第3部分と、を有してもよい。
The conductive layer is
The first portion located on the insulating layer and
A second portion penetrating the insulating layer from the first portion to the through electrode,
It may have a third portion penetrating the insulating layer from the first portion to the electrode of the electronic component.
前記基板は、ガラスを含有してもよい。 The substrate may contain glass.
本開示の他の一態様では、
第1の側の第1面と、前記第1の側と反対の第2の側の第2面とを有する基板を準備する工程と、
前記基板に、前記第1面から前記第2の側に向かって凹部を形成する工程と、
前記凹部の内部に、少なくとも部分的にはんだを含有する電極を形成する工程と、
前記第1面上に電子部品を搭載し、前記電子部品を前記電極と電気的に接続する工程と、
前記電極が部分的に前記第2面よりも前記第2の側に突出するように前記第2面側から前記基板を削ることで、前記凹部を、前記第1面から前記第2面まで貫通する貫通孔へと加工し、前記電極を、前記貫通孔の内部に位置し、部分的に前記第2面よりも前記第2の側に突出し、少なくとも部分的にはんだを含有する貫通電極へと加工する工程と、を備える、電子部品搭載基板の製造方法が提供される。
In another aspect of the disclosure,
A step of preparing a substrate having a first surface on the first side and a second surface on the second side opposite to the first side.
A step of forming a recess in the substrate from the first surface toward the second side, and
A step of forming an electrode containing solder at least partially inside the recess, and
A step of mounting an electronic component on the first surface and electrically connecting the electronic component to the electrode.
By scraping the substrate from the second surface side so that the electrode partially protrudes from the second surface to the second surface, the recess is penetrated from the first surface to the second surface. The electrode is processed into a through hole to be formed, and the electrode is located inside the through hole and partially protrudes from the second surface to the second side to become a through electrode containing at least a part of solder. Provided is a method of manufacturing a substrate on which an electronic component is mounted, which comprises a process of processing.
前記電極を形成する工程は、前記凹部の内部にはんだペーストを充填する工程を有してもよい。 The step of forming the electrode may include a step of filling the inside of the recess with a solder paste.
前記電極を形成する工程は、
前記凹部の内面上に第1導電層を形成する工程と、
前記第1導電層上に、前記はんだを含有する第2導電層を形成する工程と、を有してもよい。
The step of forming the electrode is
The step of forming the first conductive layer on the inner surface of the recess and
A step of forming a second conductive layer containing the solder on the first conductive layer may be provided.
前記電極を形成する工程は、前記第2導電層上に第3導電層を形成する工程を更に有してもよい。 The step of forming the electrode may further include a step of forming a third conductive layer on the second conductive layer.
前記電子部品は、前記第1の側に露出した電極を有し、
前記第1面上に前記電子部品を搭載し、前記電子部品を前記凹部の内部の前記電極と電気的に接続する工程は、
前記電子部品を前記第1面に接着する工程と、
前記第1面上、前記凹部の内部の前記電極上および前記電子部品上に、絶縁性を有する絶縁層を形成する工程と、
前記絶縁層上に位置する第1部分と、前記第1部分から前記凹部の内部の前記電極まで前記絶縁層を貫通する第2部分と、前記第1部分から前記電子部品の前記電極まで前記絶縁層を貫通する第3部分と、を有する導電層を形成する工程と、を有してもよい。
The electronic component has an exposed electrode on the first side.
The step of mounting the electronic component on the first surface and electrically connecting the electronic component to the electrode inside the recess is described.
The step of adhering the electronic component to the first surface and
A step of forming an insulating layer having an insulating property on the first surface, on the electrode inside the recess, and on the electronic component.
The first portion located on the insulating layer, the second portion penetrating the insulating layer from the first portion to the electrode inside the recess, and the insulation from the first portion to the electrode of the electronic component. It may have a step of forming a conductive layer having a third portion penetrating the layer.
本開示によれば、厚みを抑制することができるとともに製造工数を削減することができる。 According to the present disclosure, the thickness can be suppressed and the manufacturing man-hours can be reduced.
以下、本開示の実施形態に係る電子部品搭載基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, the configuration of the electronic component mounting substrate and the manufacturing method thereof according to the embodiment of the present disclosure will be described in detail with reference to the drawings. The embodiments shown below are examples of the present embodiments, and the present disclosure is not construed as being limited to these embodiments. Further, in the present specification, terms such as "base material", "base material", "sheet" and "film" are not distinguished from each other based only on the difference in designation. For example, "base material" and "base material" are concepts including members that can be called sheets or films. Furthermore, the terms used in this specification, such as "parallel" and "orthogonal", and the values of length and angle, which specify the shape and geometric conditions and their degrees, are bound by a strict meaning. Instead, the interpretation will include the range in which similar functions can be expected. Further, in the drawings referred to in the present embodiment, the same parts or parts having similar functions are designated by the same reference numerals or similar reference numerals, and the repeated description thereof may be omitted. In addition, the dimensional ratio of the drawing may differ from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
(電子部品搭載基板1)
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る電子部品搭載基板1の構成について説明する。本実施形態の電子部品搭載基板1は、例えば、マザーボードと電子部品とを中継するインターポーザ基板として用いることができる。図1は、本実施形態による電子部品搭載基板1を示す断面図である。
(Electronic component mounting board 1)
Hereinafter, embodiments of the present disclosure will be described. First, the configuration of the electronic
図1に示すように、電子部品搭載基板1は、基板10と、貫通電極20と、電子部品30と、絶縁層の一例である有機層40と、導電層50と、を備える。以下、電子部品搭載基板1の各構成要素について説明する。
As shown in FIG. 1, the electronic
(基板10)
基板10は、第1の側の一例である厚み方向Dにおける上側D1の第1面11と、第1の側と反対の第2の側の一例である厚み方向Dにおける下側D2の第2面12とを含む。なお、上側D1および下側D2は、あくまで図1における方向を表現したものに過ぎず、電子部品搭載基板1の向きによっては、上側D1と下側D2が逆転することもある。また、基板10には、第1面11から第2面12まで貫通する複数の貫通孔13が設けられている。
(Board 10)
The
基板10は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板10は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板10は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
The
基板10で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。ガラスを含有する基板は、例えばカメラモジュール用の電子部品搭載基板1などの透明性が要求される電子部品搭載基板1に好適に用いることができる。また、ガラスを含有する基板は、カメラモジュール用の電子部品搭載基板1の他、サーバ、スーパーピュータなど、高性能のLSIを実装する基板としても用いられる。これは、シリコン基板と比較して信号の伝送損失が少なく、GHz帯域の信号処理に適しているためである。
Examples of the glass used in the
図1の例において、貫通孔13は、基板10の厚み方向Dに垂直な断面において円形状を有する。また、貫通孔13の内径すなわち厚み方向Dに垂直な断面の幅は、第1面11から第2面12に向かうにしたがって減少している。貫通孔13の内径は、第1面11から第2面12に向かうにしたがって一定の減少率で一次関数的に減少してもよく、または、二次関数的に減少してもよい。第1面11から第2面12に向かうにしたがって内径が減少する貫通孔13は、レーザ照射とウェットエッチングとの組合せによって無理なく加工することができる。なお、貫通孔13の内径は、一定でもよく、第1面11から第2面12に向かうにしたがって増加してもよく、厚み方向Dの中央部に向かうにしたがって減少または増加してもよい。また、貫通孔23の厚み方向Dに垂直な断面の形状は、円形状に限らず、例えば、多角形状であってもよい。
In the example of FIG. 1, the through
(貫通電極20)
貫通電極20は、貫通孔13の内部に位置し、且つ導電性を有する部材である。図1の例において、貫通電極20は、貫通孔13の内部に充填されている。
(Through Silicon Via 20)
The through
貫通電極20は、下側D2の所定範囲の部分20aが第2面12よりも下側D2に突出している。すなわち、貫通電極20は、部分的に第2面12よりも下側D2に突出している。以下、貫通電極20の下側D2の所定範囲の部分20aのことを、突出部20aとも呼ぶ。
In the through
図1の例において、貫通電極20は、はんだ粉を含有する。はんだ粉の粒径は、例えば、0.5μm〜3μmである。はんだは、スズSnを主成分として含有する。はんだは、更に銀Agおよび銅Cuの少なくとも一方を含有してもよい。
In the example of FIG. 1, the through
突出部20aは、酸化防止のためにフラックスを塗布した状態で還元雰囲気下においてリフローして球状に変形させることで、マザーボードに電気的に接続されるはんだバンプとして適正に機能することができる。
The protruding
貫通電極20がはんだを含有し、第2面12から突出した突出部20aを有することで、貫通電極20の下側D2にマザーボートとの電気的接続のために貫通電極20と別体のはんだバンプを設ける工程を省略することが可能となる。
Since the through
貫通電極20は、例えば、はんだ粉にフラックスを加えて適当な粘度にしたはんだペーストを印刷充填することによって形成してもよい。 The through silicon via 20 may be formed, for example, by printing and filling a solder paste having an appropriate viscosity by adding a flux to the solder powder.
(電子部品30)
電子部品30は、第1面11上に位置し、後述する導電層50を介して貫通電極20に電気的に接続されている。電子部品30は、導電層50および貫通電極20を通じて電気信号を送信または受信する。
(Electronic component 30)
The
電子部品30は、上側D1に露出した電極30aすなわち端子を有する。電子部品30は、例えば、LSI(Large-Scale Integration)、MEMS(Micro Electro Mechanical Systems)およびディスクリート部品などのデバイスチップである。
The
電子部品30は、その下側D2の端面30bにおいて、貫通電極20から電気的に絶縁された状態で第1面11に接している。以下、電子部品30の下側D2の端面30bのことを、下端面30bとも呼ぶ。より具体的には、電子部品30の下端面30bは、ダイアタッチメント材などの図示しない接着材を介して第1面11に接着されている。
The
(有機層40)
有機層40は、第1面11上、貫通電極20上および電子部品30上に位置し、有機材料を含み、且つ絶縁性を有する層である。
(Organic layer 40)
The
有機層40は、0.003以下、好ましくは0.002以下、より好ましくは0.001以下の誘電正接を有する有機材料を含んでもよい。有機層40の有機材料としては、ポリイミド、エポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて有機層40を構成することにより、貫通電極20および導電層50を通るべき電気信号の一部が有機層40を通ってしまうことを抑制することができる。これにより、電子部品搭載基板1の帯域を高周波側に広げることができる。
The
有機層40は、例えば、有機材料を含有する感光性フィルムを用いた露光処理および現像処理によって形成してもよく、または、有機材料を含有する液をスピンコートで塗布し、乾燥させることによって形成してもよい。
The
(導電層50)
導電層50は、部分的に有機層40上に位置し、貫通電極20および電子部品30の電極30aに電気的に接続された、導電性を有する層である。
(Conductive layer 50)
The
導電層50は、有機層40上に位置する第1部分51と、第1部分51から貫通電極20まで有機層40を貫通する第2部分52と、第1部分51から電子部品30の電極30aまで有機層40を貫通する第3部分53とを有する。第2部分52および第3部分53は、ポストと呼ぶこともできる。第2部分52により、導電層50は、貫通電極20に電気的に接続されている。第3部分53により、導電層50は、電子部品30に電気的に接続されている。
The
このように、導電層50を介して電子部品30と貫通電極20とを電気的に接続することで、バンプを要することなく簡便に電子部品30を実装することができる。なお、導電層50は、電子部品30および貫通電極20から電気的に絶縁された部分を有していてもよい。
By electrically connecting the
導電層50は、シード層と、シード層上に位置するめっき層とを有していてもよい。シード層は、電解めっき処理によってめっき層を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層を成長させるための土台となる、導電性を有する層である。シード層の材料としては、銅などの導電性を有する材料を用いることができる。シード層の材料は、めっき層の材料と同一であってもよく、異なっていてもよい。例えば、シード層は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。シード層は、例えば、スパッタリング法、蒸着法、無電解めっき法などによって形成してもよい。めっき層は、めっき処理によって形成される、導電性を有する層である。めっき層は、銅を含有する。めっき層は、銅と、銅以外の金属、例えば、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムとの合金を含有していてもよく、または、銅と銅以外の金属とを積層したものであってもよい。
The
(電子部品搭載基板1の製造方法)
以下、電子部品搭載基板1の製造方法の一例について、図2乃至図4を参照して説明する。
(Manufacturing method of electronic component mounting substrate 1)
Hereinafter, an example of a method for manufacturing the electronic
(凹部130の形成工程)
図2は、本実施形態による電子部品搭載基板1の製造方法を示す断面図である。まず、基板10を準備する。基板10の加工に耐え得る十分な機械的強度を発揮できるようにするため、図2に示される加工前の基板10は、図1に示される加工後の基板10よりも厚みが厚い。例えば、加工後の基板10の厚みを100μmにする場合、加工前の基板10の厚みは400〜700μmにしてもよい。基板10を準備した後、第1面11側から基板10にレーザ光を照射することで、図2に示すように、第1面11から下側D2に向かって凹部130を形成する。凹部130は、一部に貫通孔13の形状を有しており、後述する基板10の薄化工程において凹部130の内底面が除去されることで貫通孔13へと加工される。
(Step of forming recess 130)
FIG. 2 is a cross-sectional view showing a method of manufacturing the electronic
凹部130を形成するためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
As the laser for forming the
また、凹部130を形成するため、レーザ照射とウェットエッチングとを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板10のうち凹部130を形成すべき領域に変質層を形成する。変質層を形成した後、基板10をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板10に凹部130を形成することができる。その他にも、凹部130は、基板10に研磨材を吹き付けるブラスト処理によって形成してもよく、また、レジスト層をマスクとして、反応性イオンエッチング法や深掘り反応性イオンエッチング法などのドライエッチング法またはウェットエッチング法によって形成してもよい。
Further, in order to form the
(電極200の形成工程)
凹部130を形成した後、図2に示すように、凹部130の内部に電極200を形成する。電極200は、図1に示す貫通電極20と同一の構成であるが、この時点では貫通孔13の内部に位置していないため、電極200と呼ぶ。図2の例において、電極200は、凹部130の内部にはんだペーストを印刷充填することで形成することができる。このとき、はんだペーストを真空状態において印刷することで、電極200にボイドが発生することを抑制することができる。また、はんだペーストとしては、例えば、Sn(96.5)-Ag(3.0)-Cu(0.5)のはんだ粉末にフラックス(ロジン樹脂、溶剤、添加剤)を含有するものを用いることができる。
(Forming process of electrode 200)
After forming the
(電子部品30の搭載工程)
図3は、図2に続く本実施形態による電子部品搭載基板1の製造方法を示す断面図である。電極200を形成した後、図3に示すように、第1面11上に電子部品30を搭載する。具体的には、第1面11に電子部品30の搭載位置を示すアライメントマークを形成したうえで、搭載位置に例えばフィルム状のダイアタッチメント材を配置する。なお、アライメントマークは、電極200の形成工程において電極200と同じ材料で形成してもよく、または、貫通電極20の形成工程と異なる工程において貫通電極20と異なる材料で形成してもよい。ダイアタッチメント材を配置した後、アライメントマークを確認しながら、電子部品30をその電極30aを含む回路面を上側D1に向けたフェイスアップの状態で搭載位置に載置する。これにより、ダイアタッチメント材の粘着力によって電子部品30を第1面11に接着すなわち仮止めすることができる。
(Mounting process of electronic component 30)
FIG. 3 is a cross-sectional view showing a method of manufacturing the electronic
(有機層40の形成工程)
電子部品30を搭載した後、図3に示すように、第1面11上、電極200上および電子部品30上に、有機層40を形成する。このとき、図3に示すように、電極200まで厚み方向Dに有機層40を貫通する第1貫通孔40aと、電子部品30の電極30aまで厚み方向Dに有機層40を貫通する第2貫通孔40bとを、有機層40と同時に形成する。例えば、まず、有機材料を含む感光層と、基材とを有するフィルムを、基板10の第1面11側に貼り付ける。次いで、フィルムに露光処理及び現像処理を施す。これによって、フィルムの感光層からなり、第1貫通孔40aおよび第2貫通孔40bが形成された有機層40を、基板10の第1面11側に形成することができる。
(Step of forming organic layer 40)
After mounting the
(導電層50の形成工程)
図4は、図3に続く本実施形態による電子部品搭載基板1の製造方法を示す断面図である。有機層40を形成した後、図4に示すように、有機層40上に導電層50を形成する。このとき、第1貫通孔40aの内部に第2部分52を形成し、第2貫通孔40bの内部に第3部分53を形成する。導電層50を形成することで、導電層50を介して電子部品30と電極200とが電気的に接続される。導電層50は、レジスト層をマスクとしたフォトリソグラフィによるシード層およびめっき層のパターニングによって形成してもよい。
(Step of forming the conductive layer 50)
FIG. 4 is a cross-sectional view showing a method of manufacturing the electronic
(基板10の薄化工程)
導電層50を形成した後、図1に示した突出部20aが第2面12より下側D2に突出するように、第2面12側から基板10を削る基板10の薄化工程を行う。薄化工程では、まず、砥石を用いた物理研磨によって基板10の厚みが電極200の厚みと同じになるまで第2面12側から基板10を削る。
(Thinning process of substrate 10)
After forming the
物理研磨の後、電極200の材料であるはんだに対する基板10の材料の選択比が高い薬液を用いたウェットエッチングによって、突出部20aが第2面12よりも突出するまで基板10を削る。基板10の材料がガラスである場合、薬液としては、例えば、フッ酸系の薬液を好適に用いることができる。
After physical polishing, the
突出部20aが突出するまで基板10を削ることで、凹部130の内底面が除去され、凹部130が基板10を貫通する貫通孔13へと加工される。また、電極200が貫通孔13の内部に位置する貫通電極20へと加工される。このとき、ウェットエッチングによる基板10のエッチング時間を調整することで、突出部20aの突出量を簡便に調整することができる。例えば、貫通電極20の厚みが150μmであるのに対して、基板10を100μmの厚みになるまで削ることで、第2面12から突出部20aを50μm突出させることができる。
By scraping the
以上の工程により、図1に示した電子部品搭載基板1が得られる。以下、本実施形態によってもたらされる作用について説明する。
By the above steps, the electronic
本実施形態によれば、基板10の厚みを貫通電極20の厚みより薄くすることができる。基板10の厚みを薄くすることができることで、電子部品搭載基板1の厚みを抑制することができる。
According to this embodiment, the thickness of the
また、本実施形態によれば、貫通電極20が、はんだを含有し、かつ、部分的に基板10の第2面12から突出していることで、貫通電極20がはんだバンプを兼ねることができる。貫通電極20がはんだバンプを兼ねることで、貫通電極20と別体のはんだバンプを形成する工程を省略することができる。すなわち、本実施形態によれば、電子部品搭載基板1の製造工数を削減することができる。
Further, according to the present embodiment, since the through
また、本実施形態によれば、従来のフリップチップボンディング方式と異なり、バンプの形成を要することなく配線技術で電子部品30を実装することができる。これにより、電子部品30を基板10上に簡便に搭載することができる。
Further, according to the present embodiment, unlike the conventional flip-chip bonding method, the
また、本実施形態によれば、貫通電極20を有することで、第1面11側および第2面12側の双方から電子部品30にアクセスすることができる。これにより、電気信号の伝送効率を向上させることができる。
Further, according to the present embodiment, by having the through
また、ガラスを含有する基板10を用いれば、信号の伝送損失を低減させることができる。
Further, if the
(第1の変形例)
次に、はんだめっきによる貫通電極20を備えた電子部品搭載基板1の第1の変形例について説明する。図5は、本実施形態の第1の変形例による電子部品搭載基板1を示す断面図である。図1では、はんだペーストによる貫通電極20を備えた電子部品搭載基板1の例について説明した。これに対して、第1の変形例の電子部品搭載基板1は、はんだめっきによる貫通電極20を備える。
(First modification)
Next, a first modification of the electronic
具体的には、図5に示すように、第1の変形例による電子部品搭載基板1において、貫通電極20は、第1導電層の一例であるシード層21と、第2導電層の一例であるはんだめっき層22とを有する。
Specifically, as shown in FIG. 5, in the electronic
シード層21は、貫通孔13の側壁131上に位置し、突出部20aにおいて部分的に第2面12よりも下側D2に突出している、導電性を有する層である。シード層21は、例えば、銅またはチタンを主成分として含有する単層構造を有していてもよく、または、チタンを主成分として含有する層と、銅を主成分として含有する層との積層構造を有していてもよい。
The
はんだめっき層22は、シード層21上に位置し、はんだを含有する、導電性を有する層である。はんだめっき層22としては、例えば、Sn(96.5)-Ag(3.0)-Cu(0.5)の三元系めっきを用いることができる。
The
以下、第1の変形例による電子部品搭載基板1の製造方法の一例について、図2乃至図4の製造方法との相違点に限定して説明する。
Hereinafter, an example of the manufacturing method of the electronic
図6は、本実施形態の第1の変形例による電子部品搭載基板1の製造方法を示す断面図である。図6に示すように、第1の変形例では、電極200の形成工程において、まず、凹部130の内面上および第1面11上にシード層21を形成する。シード層21は、例えば、スパッタリング法、蒸着法、または無電解めっき法などによって形成する。
FIG. 6 is a cross-sectional view showing a method of manufacturing the electronic
図7は、図6に続く本実施形態の第1の変形例による電子部品搭載基板1の製造方法を示す断面図である。シード層21を形成した後、図7に示すように、シード層21上にはんだめっき層22を形成する。はんだめっき層22は、例えば、電解めっき法によって形成する。
FIG. 7 is a cross-sectional view showing a method of manufacturing the electronic
図8は、図7に続く本実施形態の第1の変形例による電子部品搭載基板1の製造方法を示す断面図である。はんだめっき層22を形成した後、図8に示すように、第1面11より上側D1に位置するシード層21およびはんだめっき層22を除去する。シード層21およびはんだめっき層22は、例えば、CMPすなわち化学機械研磨によって除去する。その後の工程は、図3および図4と同様である。
FIG. 8 is a cross-sectional view showing a method of manufacturing the electronic
以下、第1の変形例による電子部品搭載基板1の製造方法の他の一例について、図2乃至図4の製造方法との相違点に限定して説明する。図9は、本実施形態の第1の変形例による電子部品搭載基板1の図6乃至図8と異なる製造方法を示す断面図である。図9の例では、第1面11上に形成されたシード層21上に、例えば、フォトリソグラフィによってドライフィルムを加工することでレジスト層6を形成する。
Hereinafter, another example of the method for manufacturing the electronic
図10は、図9に続く本実施形態の第1の変形例による電子部品搭載基板の製造方法を示す断面図である。レジスト層6を形成した後、図10に示すように、レジスト層6をマスクとして、レジスト層6で覆われていない凹部130の内表面上のシード層21上に、例えば、電解めっき法によってはんだめっき層22を形成する。
FIG. 10 is a cross-sectional view showing a method of manufacturing an electronic component mounting substrate according to a first modification of the present embodiment following FIG. After forming the resist layer 6, as shown in FIG. 10, the resist layer 6 is used as a mask and soldered on the
はんだめっき層22を形成した後、レジスト層6を剥離したうえで、エッチングによって第1面11の上側D1のはんだめっき層22およびシード層21を除去する。その後の工程は、図3および図4と同様である。
After forming the
第1の変形例によれば、貫通電極20の突出部20aをリフローによってはんだバンプへと加工する際に、シード層21が溶融してはんだめっき層22と混合することで、はんだとシード層21の金属との合金層を形成することができる。合金層を形成することで、貫通電極20の突出部20aによるはんだバンプの導電率および機械的強度を高めることができる。導電率および機械的強度が高められたはんだバンプを用いることで、貫通電極20とマザーボードの電極との電気的および機械的な接続を良好に行うことができる。なお、貫通電極20とマザーボードの電極との電気的および機械的な接続をさらに良好に行うため、シード層21とマザーボードの電極とは、例えば銅などの同一の材料を含有することが望ましい。
According to the first modification, when the protruding
(第2の変形例)
次に、はんだめっきによる貫通電極20を備えた電子部品搭載基板1の第2の変形例について説明する。図11は、本実施形態の第2の変形例による電子部品搭載基板1を示す断面図である。
(Second modification)
Next, a second modification of the electronic
図11に示すように、第2の変形例による電子部品搭載基板1において、貫通電極20は、図5の構成に加えて、更に、第3導電層の一例である金属めっき層23を有する。金属めっき層23は、はんだめっき層22上に位置する。金属めっき層23は、例えば、銅などの導電層50やシード層21と同一の金属を含有していてもよい。金属めっき層23は、例えば、電解めっき法で形成してもよい。
As shown in FIG. 11, in the electronic
第2の変形例によれば、はんだめっき層22の形成工程において凹部130をはんだで十分に充填し切れない場合においても、はんだめっき層22上に金属めっき層23を形成することで、貫通電極20全体としての寸法精度および電気的接続の信頼性を確保することができる。
According to the second modification, even when the
(第3の変形例)
次に、電子部品30を積層する第3の変形例について説明する。図12は、本実施形態の第3の変形例による電子部品搭載基板1を示す断面図である。図13は、図12と異なる本実施形態の第3の変形例による電子部品搭載基板1を示す断面図である。
(Third variant)
Next, a third modification in which the
図1に示した本実施形態の電子部品搭載基板1は、フェイスアップで搭載された電子部品30上に導電層50を備えるため、電子部品30上に他の電子部品を積層することにも適している。
Since the electronic
例えば、図12に示すように、導電層50上にバンプを介してフェイスダウンの状態で2層目の電子部品30_2を電気的に接続し、電子部品30_2を2層目の有機層40_2で封止することも可能である。
For example, as shown in FIG. 12, the electronic component 30_2 of the second layer is electrically connected on the
また、図13に示すように、1層目の電子部品搭載基板1上に、同じ構造の2層目の電子部品搭載基板1_2を積層することも可能である。なお、図13の例において、1層目の電子部品搭載基板1の導電層50上には、2層目の電子部品搭載基板1_2が、その貫通電極20の突出部20aをリフローによって加工したはんだバンプB_20aを介して電気的に接続されている。また、図示は省略するが、1層目の電子部品搭載基板1と2層目の電子部品搭載基板1_2との間は、有機層で封止されていることが望ましい。
Further, as shown in FIG. 13, it is also possible to stack the second layer electronic component mounting substrate 1_2 having the same structure on the first layer electronic
(通電極基板が搭載される製品の例)
図14は、本実施形態に係る電子部品搭載基板1が搭載されることができる製品の例を示す図である。本実施形態に係る電子部品搭載基板1は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
(Example of a product on which a through-electrode substrate is mounted)
FIG. 14 is a diagram showing an example of a product on which the electronic
1 電子部品搭載基板
10 基板
11 第1面
12 第2面
20 貫通電極
30 電子部品
1 Electronic
Claims (6)
前記基板に、前記第1面から前記第2の側に向かって凹部を形成する工程と、
前記凹部の内部に、少なくとも部分的にはんだを含有する電極を形成する工程と、
前記第1面上に電子部品を搭載し、前記電子部品を前記電極と電気的に接続する工程と、
前記電極が部分的に前記第2面よりも前記第2の側に突出するように前記第2面側から前記基板を削ることで、前記凹部を、前記第1面から前記第2面まで貫通する貫通孔へと加工し、前記電極を、前記貫通孔の内部に位置し、部分的に前記第2面よりも前記第2の側に突出し、少なくとも部分的にはんだを含有する貫通電極へと加工する工程と、を備える、電子部品搭載基板の製造方法。 A step of preparing a substrate having a first surface on the first side and a second surface on the second side opposite to the first side.
A step of forming a recess in the substrate from the first surface toward the second side, and
A step of forming an electrode containing solder at least partially inside the recess, and
A step of mounting an electronic component on the first surface and electrically connecting the electronic component to the electrode.
By scraping the substrate from the second surface side so that the electrode partially protrudes from the second surface to the second surface, the recess is penetrated from the first surface to the second surface. The electrode is processed into a through hole to be formed, and the electrode is located inside the through hole and partially protrudes from the second surface to the second side to become a through electrode containing at least a part of solder. A method for manufacturing a substrate on which an electronic component is mounted, which comprises a processing process.
前記凹部の内面上に第1導電層を形成する工程と、
前記第1導電層上に、前記はんだを含有する第2導電層を形成する工程と、を有する、請求項1に記載の電子部品搭載基板の製造方法。 The step of forming the electrode is
The step of forming the first conductive layer on the inner surface of the recess and
Wherein the first conductive layer, and a step of forming a second conductive layer containing the solder, the method of manufacturing the electronic component mounting board according to claim 1.
前記第1面上に前記電子部品を搭載し、前記電子部品を前記凹部の内部の前記電極と電気的に接続する工程は、
前記電子部品を前記第1面に接着する工程と、
前記第1面上、前記凹部の内部の前記電極上および前記電子部品上に、絶縁性を有する絶縁層を形成する工程と、
前記絶縁層上に位置する第1部分と、前記第1部分から前記凹部の内部の前記電極まで前記絶縁層を貫通する第2部分と、前記第1部分から前記電子部品の前記電極まで前記絶縁層を貫通する第3部分と、を有する導電層を形成する工程と、を有する請求項1乃至4のいずれか一項に記載の電子部品搭載基板の製造方法。 The electronic component has an exposed electrode on the first side.
The step of mounting the electronic component on the first surface and electrically connecting the electronic component to the electrode inside the recess is described.
The step of adhering the electronic component to the first surface and
A step of forming an insulating layer having an insulating property on the first surface, on the electrode inside the recess, and on the electronic component.
The first portion located on the insulating layer, the second portion penetrating the insulating layer from the first portion to the electrode inside the recess, and the insulation from the first portion to the electrode of the electronic component. The method for manufacturing an electronic component mounting substrate according to any one of claims 1 to 4 , further comprising a step of forming a conductive layer having a third portion penetrating the layer.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017148423A JP6962052B2 (en) | 2017-07-31 | 2017-07-31 | Electronic component mounting board and its manufacturing method |
JP2021169046A JP7205787B2 (en) | 2017-07-31 | 2021-10-14 | Electronic component mounting substrate and manufacturing method thereof |
JP2022210862A JP2023040125A (en) | 2017-07-31 | 2022-12-27 | Electronic component mounting substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017148423A JP6962052B2 (en) | 2017-07-31 | 2017-07-31 | Electronic component mounting board and its manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021169046A Division JP7205787B2 (en) | 2017-07-31 | 2021-10-14 | Electronic component mounting substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019029541A JP2019029541A (en) | 2019-02-21 |
JP6962052B2 true JP6962052B2 (en) | 2021-11-05 |
Family
ID=65476560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017148423A Active JP6962052B2 (en) | 2017-07-31 | 2017-07-31 | Electronic component mounting board and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6962052B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7401988B2 (en) * | 2019-07-18 | 2023-12-20 | Fict株式会社 | Composite laminated substrates and electronic equipment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10163368A (en) * | 1996-12-02 | 1998-06-19 | Fujitsu Ltd | Manufacture of semiconductor device and semiconductor device |
JP6377894B2 (en) * | 2013-09-03 | 2018-08-22 | 信越化学工業株式会社 | Manufacturing method of semiconductor device, manufacturing method of stacked semiconductor device, and manufacturing method of stacked semiconductor device after sealing |
-
2017
- 2017-07-31 JP JP2017148423A patent/JP6962052B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019029541A (en) | 2019-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW508789B (en) | Semiconductor device and fabrication method, circuit substrate and electronic machine therefor | |
EP3220417B1 (en) | Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method | |
CN108364926B (en) | With hierarchical interconnections bridge interconnection of structures | |
US20160079149A1 (en) | Wiring board provided with through electrode, method for manufacturing same and semiconductor device | |
JP6840935B2 (en) | Wiring circuit board manufacturing method | |
JP2003249601A (en) | Substrate for semiconductor device, method of manufacturing the same, and semiconductor package | |
JP6153471B2 (en) | Microelectronic units, stacked assemblies, systems, and modules | |
TW201601262A (en) | Interposer, semiconductor device, interposer manufacturing method, and semiconductor device manufacturing method | |
JP6928896B2 (en) | Mounting board and manufacturing method of mounting board | |
US10283484B2 (en) | Low cost substrates | |
JP2001156203A (en) | Printed wiring board for mounting semiconductor chip | |
JP2023040125A (en) | Electronic component mounting substrate and manufacturing method thereof | |
US9966331B2 (en) | Wiring substrate and semiconductor device | |
JP6962052B2 (en) | Electronic component mounting board and its manufacturing method | |
TW201707178A (en) | Methods and structures to repair device warpage | |
JP2016213283A (en) | Manufacturing method and wiring board with through electrode | |
JP3800298B2 (en) | Bump forming method and semiconductor device manufacturing method | |
JP6909435B2 (en) | Through Silicon Via Substrate and Its Manufacturing Method | |
TWI763702B (en) | Manufacturing method of through-electrode substrate, through-electrode substrate, and semiconductor device | |
JP6828733B2 (en) | Interposer, semiconductor device, interposer manufacturing method, semiconductor device manufacturing method | |
JP7236059B2 (en) | Through electrode substrate, mounting substrate provided with through electrode substrate, and method for manufacturing through electrode substrate | |
JP7056910B2 (en) | Semiconductor devices and their manufacturing methods | |
KR0123421B1 (en) | Manufacture solder bump of chip mount | |
JP2004221350A (en) | Semiconductor chip, semiconductor wafer, semiconductor device and its manufacturing method, circuit board, and electronic apparatus | |
JP2018186258A (en) | Electronic component mounting substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210305 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210927 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6962052 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |