JP6961686B2 - トリガ動作を用いたgpuリモート通信 - Google Patents
トリガ動作を用いたgpuリモート通信 Download PDFInfo
- Publication number
- JP6961686B2 JP6961686B2 JP2019517022A JP2019517022A JP6961686B2 JP 6961686 B2 JP6961686 B2 JP 6961686B2 JP 2019517022 A JP2019517022 A JP 2019517022A JP 2019517022 A JP2019517022 A JP 2019517022A JP 6961686 B2 JP6961686 B2 JP 6961686B2
- Authority
- JP
- Japan
- Prior art keywords
- remote communication
- network remote
- generated network
- communication command
- gpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17306—Intercommunication techniques
- G06F15/17331—Distributed shared memory [DSM], e.g. remote direct memory access [RDMA]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9063—Intermediate storage in different physical parts of a node or terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computer And Data Communications (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
本願は、2016年10月18日に出願された米国特許出願第15/297,079号の利益を主張し、この内容は、本明細書に十分に記載されているかのように、言及したことによって本明細書に組み込まれる。
本発明は、アメリカ合衆国エネルギー省により授与された、ローレンス・バークレー国立研究所とのデザインフォワード2システム統合プロジェクト(Design Forward 2 System Integration Project)(主契約番号DE−AC02−05CH11231、外注番号7216338)に基づく政府支援を受けてなされたものである。政府は、本発明に関して一定の権利を有する。
Claims (20)
- データを送信する方法であって、
インタフェースデバイスによって、事前に生成されたネットワークリモート通信コマンドを中央処理装置から受信することであって、前記事前に生成されたネットワークリモート通信コマンドは、保留中のputコマンドによって指定されたメッセージを送信する前に待機するトリガの数を示す閾値を含む、ことと、
前記インタフェースデバイスによって、データがメモリ内で準備できていることを示す信号をグラフィックス処理装置から受信することであって、前記信号はトリガを含む、ことと、
前記グラフィックス処理装置から前記トリガを受信した後に、前記インタフェースデバイスが受信したトリガの数が、前記事前に生成されたネットワークリモート通信コマンドに含まれる前記閾値と一致することを判別することと、
前記判別したことに応じて、前記インタフェースデバイスによって、前記信号に基づいて、前記事前に生成されたネットワークリモート通信コマンドを実行し、ネットワークを介して前記データをターゲットデバイスに送信することと、を含む、
方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、putコマンドを含む、
請求項1の方法。 - 前記信号は、カウンタ変数の値を変化させるための信号である、
請求項1の方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、カウンタ変数の閾値を含む、
請求項1の方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、前記メモリ内のアドレスへのポインタを含む、
請求項1の方法。 - 前記事前に生成されたネットワークリモート通信コマンドは、前記ターゲットデバイスを示す情報を含む、
請求項1の方法。 - 前記情報は、メタデータを含む、
請求項6の方法。 - 前記インタフェースデバイスは、ネットワークインタフェースコントローラ(NIC)を備える、
請求項1の方法。 - データを送信するデバイスであって、
事前に生成されたネットワークリモート通信コマンドを中央処理装置から受信するように構成された受信機回路であって、前記事前に生成されたネットワークリモート通信コマンドは、保留中のputコマンドによって指定されたメッセージを送信する前に待機するトリガの数を示す閾値を含み、前記受信機回路は、データがメモリ内で準備できていることを示す信号であってトリガを含む信号をグラフィックス処理装置から受信するように構成されている、受信機回路と、
前記受信機回路が前記グラフィックス処理装置から前記トリガを受信した後に、前記受信機回路が受信したトリガの数が、前記事前に生成されたネットワークリモート通信コマンドに含まれる前記閾値と一致することを判別し、判別したことに応じて、前記信号に基づいて、前記事前に生成されたネットワークリモート通信コマンドを実行するように構成されたプロセッサ回路と、
前記事前に生成されたネットワークリモート通信コマンドに基づいて、ネットワークを介して前記データをターゲットデバイスに送信するように構成された送信機回路と、を備える、
デバイス。 - 前記事前に生成されたネットワークリモート通信コマンドは、putコマンドを含む、
請求項9のデバイス。 - 前記信号は、カウンタ変数の値を変化させるための信号である、
請求項9のデバイス。 - 前記事前に生成されたネットワークリモート通信コマンドは、カウンタ変数の閾値を含む、
請求項9のデバイス。 - 前記事前に生成されたネットワークリモート通信コマンドは、前記メモリ内のアドレスへのポインタを含む、
請求項9のデバイス。 - 前記事前に生成されたネットワークリモート通信コマンドは、前記ターゲットデバイスを示す情報を含む、
請求項9のデバイス。 - 前記情報は、メタデータを含む、
請求項14のデバイス。 - 前記デバイスは、ネットワークインタフェースコントローラ(NIC)を備える、
請求項9のデバイス。 - データを送信するシステムであって、
中央処理装置(CPU)と、
グラフィックス処理装置(GPU)と、を備え、
前記CPUは、複数の事前生成ネットワークリモート通信コマンドを生成するように構成された処理回路と、前記事前生成ネットワークリモート通信コマンドをインタフェースデバイスに送信するように構成された送信機回路であって、前記事前生成ネットワークリモート通信コマンドは、保留中のputコマンドによって指定されたメッセージを送信する前に待機するトリガの数を示す閾値を含む、送信機回路と、を備え、
前記GPUは、ネットワークを介してターゲットデバイスに送信するためのデータを生成するように構成された処理回路と、前記データをバッファに記憶するように構成された記憶回路と、前記インタフェースデバイスが、前記複数の事前生成ネットワークリモート通信コマンドのうち1つの事前生成ネットワークリモート通信コマンドを実行するように、前記データが前記バッファに記憶されたことを前記インタフェースデバイスに知らせるように構成された送信機回路と、を備える、
システム。 - 前記CPU及び前記GPUは、単一のダイ上に配置されている、
請求項17のシステム。 - 前記CPU及び前記GPUは、同じパッケージ内に配置されている、
請求項17のシステム。 - 前記インタフェースデバイスは、ネットワークインタフェースコントローラ(NIC)を備える、
請求項17のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/297,079 US10936533B2 (en) | 2016-10-18 | 2016-10-18 | GPU remote communication with triggered operations |
US15/297,079 | 2016-10-18 | ||
PCT/US2017/052250 WO2018075182A1 (en) | 2016-10-18 | 2017-09-19 | Gpu remote communication with triggered operations |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019532427A JP2019532427A (ja) | 2019-11-07 |
JP2019532427A5 JP2019532427A5 (ja) | 2020-11-12 |
JP6961686B2 true JP6961686B2 (ja) | 2021-11-05 |
Family
ID=61904564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019517022A Active JP6961686B2 (ja) | 2016-10-18 | 2017-09-19 | トリガ動作を用いたgpuリモート通信 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10936533B2 (ja) |
EP (1) | EP3529706B1 (ja) |
JP (1) | JP6961686B2 (ja) |
KR (1) | KR102245247B1 (ja) |
CN (1) | CN109690512B (ja) |
WO (1) | WO2018075182A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10534606B2 (en) | 2011-12-08 | 2020-01-14 | Oracle International Corporation | Run-length encoding decompression |
US11113054B2 (en) | 2013-09-10 | 2021-09-07 | Oracle International Corporation | Efficient hardware instructions for single instruction multiple data processors: fast fixed-length value compression |
US10599488B2 (en) | 2016-06-29 | 2020-03-24 | Oracle International Corporation | Multi-purpose events for notification and sequence control in multi-core processor systems |
US10380058B2 (en) | 2016-09-06 | 2019-08-13 | Oracle International Corporation | Processor core to coprocessor interface with FIFO semantics |
US10783102B2 (en) | 2016-10-11 | 2020-09-22 | Oracle International Corporation | Dynamically configurable high performance database-aware hash engine |
US10459859B2 (en) | 2016-11-28 | 2019-10-29 | Oracle International Corporation | Multicast copy ring for database direct memory access filtering engine |
US10725947B2 (en) | 2016-11-29 | 2020-07-28 | Oracle International Corporation | Bit vector gather row count calculation and handling in direct memory access engine |
US20190044809A1 (en) * | 2017-08-30 | 2019-02-07 | Intel Corporation | Technologies for managing a flexible host interface of a network interface controller |
US11429413B2 (en) * | 2018-03-30 | 2022-08-30 | Intel Corporation | Method and apparatus to manage counter sets in a network interface controller |
US10740163B2 (en) * | 2018-06-28 | 2020-08-11 | Advanced Micro Devices, Inc. | Network packet templating for GPU-initiated communication |
US10795840B2 (en) | 2018-11-12 | 2020-10-06 | At&T Intellectual Property I, L.P. | Persistent kernel for graphics processing unit direct memory access network packet processing |
WO2020236277A1 (en) * | 2019-05-23 | 2020-11-26 | Cray Inc. | System and method for facilitating tracer packets in a data-driven intelligent network |
US11182221B1 (en) * | 2020-12-18 | 2021-11-23 | SambaNova Systems, Inc. | Inter-node buffer-based streaming for reconfigurable processor-as-a-service (RPaaS) |
US11960813B2 (en) | 2021-08-02 | 2024-04-16 | Advanced Micro Devices, Inc. | Automatic redistribution layer via generation |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5278956A (en) | 1990-01-22 | 1994-01-11 | Vlsi Technology, Inc. | Variable sized FIFO memory and programmable trigger level therefor for use in a UART or the like |
US8766993B1 (en) | 2005-04-06 | 2014-07-01 | Teradici Corporation | Methods and apparatus for enabling multiple remote displays |
JP4439491B2 (ja) | 2006-05-24 | 2010-03-24 | 株式会社ソニー・コンピュータエンタテインメント | マルチグラフィックスプロセッサシステム、グラフィックスプロセッサおよびデータ転送方法 |
US8269782B2 (en) | 2006-11-10 | 2012-09-18 | Sony Computer Entertainment Inc. | Graphics processing apparatus |
US8131814B1 (en) | 2008-07-11 | 2012-03-06 | Hewlett-Packard Development Company, L.P. | Dynamic pinning remote direct memory access |
US20100013839A1 (en) * | 2008-07-21 | 2010-01-21 | Rawson Andrew R | Integrated GPU, NIC and Compression Hardware for Hosted Graphics |
CN101539902B (zh) * | 2009-05-05 | 2012-03-28 | 中国科学院计算技术研究所 | 多计算机***中节点的dma设备及通信方法 |
US20100325372A1 (en) * | 2009-06-17 | 2010-12-23 | Housty Oswin E | Parallel training of dynamic random access memory channel controllers |
US9645866B2 (en) | 2010-09-20 | 2017-05-09 | Qualcomm Incorporated | Inter-processor communication techniques in a multiple-processor computing platform |
US8902228B2 (en) * | 2011-09-19 | 2014-12-02 | Qualcomm Incorporated | Optimizing resolve performance with tiling graphics architectures |
US9830288B2 (en) | 2011-12-19 | 2017-11-28 | Nvidia Corporation | System and method for transmitting graphics rendered on a primary computer to a secondary computer |
CN104025065B (zh) * | 2011-12-21 | 2018-04-06 | 英特尔公司 | 用于存储器层次察觉的生产者‑消费者指令的装置和方法 |
US9171348B2 (en) * | 2012-01-23 | 2015-10-27 | Google Inc. | Rendering content on computing systems |
ITRM20120094A1 (it) * | 2012-03-14 | 2013-09-14 | Istituto Naz Di Fisica Nuclea Re | Scheda di interfaccia di rete per nodo di rete di calcolo parallelo su gpu, e relativo metodo di comunicazione internodale |
US9602437B1 (en) * | 2012-10-03 | 2017-03-21 | Tracey M. Bernath | System and method for accelerating network applications using an enhanced network interface and massively parallel distributed processing |
US9582402B2 (en) | 2013-05-01 | 2017-02-28 | Advanced Micro Devices, Inc. | Remote task queuing by networked computing devices |
US10134102B2 (en) * | 2013-06-10 | 2018-11-20 | Sony Interactive Entertainment Inc. | Graphics processing hardware for using compute shaders as front end for vertex shaders |
WO2015130282A1 (en) * | 2014-02-27 | 2015-09-03 | Hewlett-Packard Development Company, L. P. | Communication between integrated graphics processing units |
US10218645B2 (en) * | 2014-04-08 | 2019-02-26 | Mellanox Technologies, Ltd. | Low-latency processing in a network node |
US10331595B2 (en) * | 2014-10-23 | 2019-06-25 | Mellanox Technologies, Ltd. | Collaborative hardware interaction by multiple entities using a shared queue |
US9582463B2 (en) | 2014-12-09 | 2017-02-28 | Intel Corporation | Heterogeneous input/output (I/O) using remote direct memory access (RDMA) and active message |
US9779466B2 (en) * | 2015-05-07 | 2017-10-03 | Microsoft Technology Licensing, Llc | GPU operation |
US10248610B2 (en) * | 2015-06-23 | 2019-04-02 | Mellanox Technologies, Ltd. | Enforcing transaction order in peer-to-peer interactions |
US10445850B2 (en) * | 2015-08-26 | 2019-10-15 | Intel Corporation | Technologies for offloading network packet processing to a GPU |
US10210593B2 (en) * | 2016-01-28 | 2019-02-19 | Qualcomm Incorporated | Adaptive context switching |
US10331590B2 (en) * | 2016-06-30 | 2019-06-25 | Intel Corporation | Graphics processing unit (GPU) as a programmable packet transfer mechanism |
US10410313B2 (en) * | 2016-08-05 | 2019-09-10 | Qualcomm Incorporated | Dynamic foveation adjustment |
-
2016
- 2016-10-18 US US15/297,079 patent/US10936533B2/en active Active
-
2017
- 2017-09-19 JP JP2019517022A patent/JP6961686B2/ja active Active
- 2017-09-19 EP EP17862965.5A patent/EP3529706B1/en active Active
- 2017-09-19 WO PCT/US2017/052250 patent/WO2018075182A1/en unknown
- 2017-09-19 KR KR1020197007796A patent/KR102245247B1/ko active IP Right Grant
- 2017-09-19 CN CN201780056487.7A patent/CN109690512B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
EP3529706A4 (en) | 2020-03-25 |
CN109690512B (zh) | 2023-07-18 |
EP3529706B1 (en) | 2023-03-22 |
EP3529706A1 (en) | 2019-08-28 |
US10936533B2 (en) | 2021-03-02 |
US20180107627A1 (en) | 2018-04-19 |
KR20190058483A (ko) | 2019-05-29 |
CN109690512A (zh) | 2019-04-26 |
WO2018075182A1 (en) | 2018-04-26 |
KR102245247B1 (ko) | 2021-04-27 |
JP2019532427A (ja) | 2019-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6961686B2 (ja) | トリガ動作を用いたgpuリモート通信 | |
TWI447650B (zh) | 中斷分佈方案 | |
US9244881B2 (en) | Facilitating, at least in part, by circuitry, accessing of at least one controller command interface | |
US11290392B2 (en) | Technologies for pooling accelerator over fabric | |
CN107077441B (zh) | 用于提供使用rdma和主动消息的异构i/o的方法和装置 | |
US20150288624A1 (en) | Low-latency processing in a network node | |
KR102086019B1 (ko) | 이종 프로세서를 사용하여 애플리케이션에 낮은 레이턴시를 제공하는 시스템 및 방법 | |
US9881680B2 (en) | Multi-host power controller (MHPC) of a flash-memory-based storage device | |
US11863469B2 (en) | Utilizing coherently attached interfaces in a network stack framework | |
KR20190098146A (ko) | 바이트 어드레스 지정 가능한 메모리로서 비-휘발성 메모리에 액세스하는 방법 및 장치 | |
JP2021530022A (ja) | Gpu主導の通信のためのネットワークパケットテンプレーティング | |
CN115168256A (zh) | 中断控制方法、中断控制器、电子设备、介质和芯片 | |
US10505704B1 (en) | Data uploading to asynchronous circuitry using circular buffer control | |
US10802828B1 (en) | Instruction memory | |
US9311225B2 (en) | DMA channels | |
US10713188B2 (en) | Inter-process signaling system and method | |
US10951537B1 (en) | Adjustable receive queue for processing packets in a network device | |
US10613890B2 (en) | Efficient I/O request handling | |
JP2004348233A (ja) | ファイル共有システム及びサーバー並びにプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200923 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200923 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200923 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210817 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210827 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6961686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |