JP6933001B2 - Parallelization method, parallelization tool - Google Patents
Parallelization method, parallelization tool Download PDFInfo
- Publication number
- JP6933001B2 JP6933001B2 JP2017109497A JP2017109497A JP6933001B2 JP 6933001 B2 JP6933001 B2 JP 6933001B2 JP 2017109497 A JP2017109497 A JP 2017109497A JP 2017109497 A JP2017109497 A JP 2017109497A JP 6933001 B2 JP6933001 B2 JP 6933001B2
- Authority
- JP
- Japan
- Prior art keywords
- dependency
- processing
- core
- function
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Executing Special Programs (AREA)
Description
本発明は、シングルコアマイコン用のシングルプログラムから、マルチコアマイコン用の並列プログラムを生成する並列化方法、並列化ツール、及び並列化方法で生成された並列プログラムを実装した車載装置に関する。 The present invention relates to a parallelization method for generating a parallel program for a multi-core microcomputer from a single program for a single-core microcomputer, a parallelization tool, and an in-vehicle device equipped with a parallel program generated by the parallelization method.
従来、シングルコアマイコン用のシングルプログラムから、マルチコアマイコン用の並列プログラムを生成する並列化方法の一例として特許文献１に開示された並列化コンパイル方法がある。
Conventionally, there is a parallel compilation method disclosed in
この並列化コンパイル方法では、シングルプログラムのソースコードを字句解析や構文解析を行って中間言語を生成し、この中間言語を用いて、複数のマクロタスク（以下、処理ＭＴ）の依存関係の解析や最適化等を行う。また、並列化コンパイル方法では、各処理ＭＴの依存関係や処理ＭＴ毎の実行時間を基にスケジューリングを行って並列プログラムを生成する。 In this parallel compilation method, the source code of a single program is lexically analyzed and parsed to generate an intermediate language, and the intermediate language is used to analyze the dependencies of multiple macro tasks (hereinafter referred to as processing MT). Perform optimization, etc. Further, in the parallel compilation method, a parallel program is generated by scheduling based on the dependency of each processing MT and the execution time of each processing MT.
しかしながら、シングルプログラムの処理ＭＴや関数である処理単位には、依存関係の解析が不能な処理単位である不能処理も含まれている。マルチコアマイコンは、この不能処理を並列実行した場合、適切に動作できない可能性がある。このため、並列化コンパイル方法では、不能処理を並列化できない。 However, the processing MT of a single program and the processing unit that is a function also include impossible processing that is a processing unit that cannot analyze the dependency. A multi-core microcomputer may not operate properly if this impossible process is executed in parallel. Therefore, the parallel compilation method cannot parallelize impossible processing.
本発明は、上記問題点に鑑みなされたものであり、より多くの処理単位が並列化された並列プログラムを作成できる並列化方法、並列化ツール、及びより多くの処理単位が並列化された並列プログラムを実行可能な車載装置を提供することを目的とする。 The present invention has been made in view of the above problems, and is a parallelization method capable of creating a parallel program in which more processing units are parallelized, a parallelization tool, and parallelism in which more processing units are parallelized. An object of the present invention is to provide an in-vehicle device capable of executing a program.
上記目的を達成するために本開示の一つは、
コアが一つであるシングルコアマイコン用のシングルプログラムにおける複数の処理単位の依存関係を解析して、シングルプログラムから複数のコア（２１ｃ、２１ｄ）を有するマルチコアマイコン（２１）用の並列プログラム（２１ａ１）を生成する並列化方法であって、
複数の処理単位における依存関係の解析が不能な不能処理に対する、依存関係を判断するための依存関係情報を取得する取得手順（１０ａ）と、
複数の処理単位における依存関係の解析が可能な可能処理に関して、依存関係を解析する解析手順（１０ｂ）と、
取得手順で取得した依存関係情報と、解析手順で解析した解析結果とに基づいて、不能処理と可能処理を、依存関係を満たしつつ各コアに割り当てる割り当て手順（１０ｄ）と、を備え、
処理単位は、関数であり、
割り当て手順は、関数を少なくとも一つ含むコア配置単位毎に、依存関係を満たしつつ各コアに割り当てるものであり、
上位の関数である上位関数と上位関数にコールされる下位の関数である下位関数とを含むコア配置単位の依存関係情報は、コア配置単位に含まれている最上位の上位関数の情報としてマージされている。
To achieve the above objectives, one of the present disclosures is
A parallel program (21a1) for a multi-core microcomputer (21) having a plurality of cores (21c, 21d) from a single program is analyzed by analyzing the dependency of a plurality of processing units in a single program for a single-core microcomputer having one core. ) Is a parallelization method that generates
The acquisition procedure (10a) for acquiring the dependency information for determining the dependency for the impossible process for which the dependency cannot be analyzed in a plurality of processing units, and the acquisition procedure (10a).
It is possible to analyze dependencies in multiple processing units. Analysis procedure (10b) for analyzing dependencies and analysis procedure (10b) for processing that can be analyzed.
Based on the dependency information acquired in the acquisition procedure and the analysis result analyzed in the analysis procedure, an allocation procedure (10d) for allocating impossible processing and possible processing to each core while satisfying the dependency is provided .
The processing unit is a function
The allocation procedure is to allocate to each core while satisfying the dependency for each core placement unit including at least one function.
The dependency information of the core placement unit including the upper function which is the upper function and the lower function which is the lower function called by the upper function is merged as the information of the uppermost upper function included in the core arrangement unit. Has been done.
このように、並列化方法では、依存関係の解析が不能な不能処理であっても、不能処理の依存関係を判断するための依存関係情報を取得できる。そして、並列化方法では、依存関係情報と、可能処理における解析結果とに基づいて、不能処理と可能処理とを各コアに割り当てる。このため、並列化方法では、可能処理に加えて、不能処理も並列化できる。従って、並列化方法では、より多くの処理単位が並列化された並列プログラムを作成できる。 In this way, in the parallelization method, even if the dependency cannot be analyzed, the dependency information for determining the dependency of the impossible process can be acquired. Then, in the parallelization method, impossible processing and possible processing are assigned to each core based on the dependency information and the analysis result in the possible processing. Therefore, in the parallelization method, not only possible processing but also impossible processing can be parallelized. Therefore, in the parallelization method, it is possible to create a parallel program in which more processing units are parallelized.
本開示の他の一つは、
コアが一つであるシングルコアマイコン用のシングルプログラムにおける複数の処理単位の依存関係を解析して、シングルプログラムから複数のコア（２１ｃ、２１ｄ）を有するマルチコアマイコン（２１）用の並列プログラム（２１ａ１）を生成する、コンピュータを含む並列化ツールであって、
複数の処理単位における依存関係の解析が不能な不能処理に対する、依存関係を判断するための依存関係情報を取得する取得部（１０ａ）と、
複数の処理単位における依存関係の解析が可能な可能処理に関して、依存関係を解析する解析部（１０ｂ）と、
取得部で取得した依存関係情報と、解析部で解析した解析結果とに基づいて、不能処理と可能処理を、依存関係を満たしつつ各コアに割り当てる割り当て部（１０ｄ）と、を備え、
処理単位は、関数であり、
割り当て部は、関数を少なくとも一つ含むコア配置単位毎に、依存関係を満たしつつ各コアに割り当てるものであり、
上位の関数である上位関数と上位関数にコールされる下位の関数である下位関数とを含むコア配置単位の依存関係情報は、コア配置単位に含まれている最上位の上位関数の情報としてマージされている。
The other one of this disclosure is
A parallel program (21a1) for a multi-core microcomputer (21) having a plurality of cores (21c, 21d) from a single program is analyzed by analyzing the dependency of a plurality of processing units in a single program for a single-core microcomputer having one core. ), A parallelization tool that includes a computer,
An acquisition unit (10a) for acquiring dependency information for determining a dependency for an impossible process for which it is impossible to analyze the dependency in a plurality of processing units.
It is possible to analyze the dependency relationship in multiple processing units. Regarding the processing, the analysis unit (10b) that analyzes the dependency relationship and
It is provided with an allocation unit (10d) that allocates impossible processing and possible processing to each core while satisfying the dependency relationship based on the dependency information acquired by the acquisition unit and the analysis result analyzed by the analysis unit.
The processing unit is a function
The allocation unit is assigned to each core while satisfying the dependency for each core placement unit including at least one function.
The dependency information of the core placement unit including the upper function which is the upper function and the lower function which is the lower function called by the upper function is merged as the information of the uppermost upper function included in the core arrangement unit. Has been done.
このように、並列化ツールでは、上記並列化方法と同様に、より多くの処理単位が並列化された並列プログラムを作成できる。 In this way, the parallelization tool can create a parallel program in which more processing units are parallelized, similar to the above parallelization method.
なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。 The scope of claims and the reference numerals in parentheses described in this section indicate, as one embodiment, the correspondence with the specific means described in the embodiments described later, and define the technical scope of the invention. It is not limited.
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。 Hereinafter, a plurality of modes for carrying out the invention will be described with reference to the drawings. In each form, the same reference numerals may be given to the parts corresponding to the matters described in the preceding forms, and duplicate explanations may be omitted. In each form, when only a part of the configuration is described, the other parts of the configuration can be applied with reference to the other forms described above.
本実施形態では、コアが一つであるシングルコアマイコン用のシングルプログラムにおける複数の処理単位から第１コア２１ｃと第２コア２１ｄを有するマルチコアプロセッサ２１用に並列化した並列プログラム２１ａ１を生成する例を採用する。なお、プロセッサは、マイコンと言い換えることができる。よって、マルチコアプロセッサは、マルチコアマイコンと言い換えることができる。
In the present embodiment, an example of generating a parallel program 21a1 parallelized for a
上記処理単位とは、各コアに割り振る際の最小単位であるコア配置単位や、関数である。コア配置単位は、処理ブロックやマクロタスクや処理ＭＴなどと言い換えることができる。これらの処理単位の関係は、コア配置単位≧関数である。つまり、関数は、コア配置単位自体である場合や、コア配置単位に含まれる親関数やサブ関数の場合がある。なお、本実施形態では、処理単位として処理ＭＴを採用する。 The processing unit is a core placement unit or a function, which is the minimum unit when allocating to each core. The core placement unit can be rephrased as a processing block, a macro task, a processing MT, or the like. The relationship between these processing units is core placement unit ≥ function. That is, the function may be the core placement unit itself, or may be a parent function or a subfunction included in the core placement unit. In this embodiment, the processing MT is adopted as the processing unit.
このように、並列プログラム２１ａ１を生成する背景としては、プロセッサの発熱量増大や消費電力増加、クロック周波数の限界問題から、マルチコアプロセッサ２１が主流になることなどがあげられる。そして、マルチコアプロセッサ２１は、車載装置の分野においても適用が必要となっている。また、並列プログラム２１ａ１としては、ソフトの開発期間や開発費を抑えつつ、信頼性が高く高速に処理の実行が可能なものが求められる。
As described above, the background for generating the parallel program 21a1 is that the
ここで、図１を用いて、コンピュータ１０の構成に関して説明する。コンピュータ１０は、並列化方法を実行する並列化ツールに相当し、並列プログラム２１ａ１を生成する。コンピュータ１０は、ディスプレイ１１、ＨＤＤ１２、ＣＰＵ１３、ＲＯＭ１４、ＲＡＭ１５、入力装置１６、読取部１７などを備えて構成されている。また、コンピュータ１０は、記憶媒体１８に記憶された記憶内容を読み取り可能に構成されている。この記憶媒体１８には、自動並列化コンパイラ１が記憶されている。
Here, the configuration of the
コンピュータ１０及び記憶媒体１８の構成は、特開２０１５−１８０７号公報に記載されたパーソナルコンピュータ１００及び記憶媒体１８０を参照されたい。なお、自動並列化コンパイラ１は、特開２０１５−１８０７号公報に記載されたものに加えて、図３に示すように、読み取り部１０ａなどを含んでいる。この読み取り部１０ａに関しては、後程説明する。
For the configurations of the
自動並列化コンパイラ１は、並列プログラム２１ａ１を生成するための手順を含んでいる。よって、自動並列化コンパイラ１は、並列化方法に相当する。つまり、自動並列化コンパイラ１は、並列化方法を含むプログラムである。コンピュータ１０は、自動並列化コンパイラ１を実行することで、並列プログラム２１ａ１を生成する。
The
例えば、コンピュータ１０は、Ｃ言語で記述されたソースコードであるシングルプログラムから、Ｃ言語で記述されたソースコードである並列プログラム２１ａ１を生成する。しかしながら、本発明は、これに限定されない。シングルプログラムは、Ｃ言語とは異なるプログラミング言語で記述されていてもよい。同様に、並列プログラム２１ａ１は、Ｃ言語とは異なるプログラミング言語で記述されていてもよい。
For example, the
なお、並列プログラム２１ａ１を生成する際には、シングルプログラムにおける複数の処理ＭＴの依存関係を解析して、複数の処理ＭＴをマルチコアプロセッサ２１の異なるコア２１ｃ、２１ｄに割り振る。言い換えると、シングルコアマイコン用に記述されたプログラムを解析し、マルチコアマイコン用に並列化可能な処理ＭＴを並列化したソフトウェアを生成する。割り振ることは、配置するや、割り当てるや、割り付けると言い替えることもできる。
When the parallel program 21a1 is generated, the dependencies of the plurality of processing MTs in the single program are analyzed, and the plurality of processing MTs are allocated to the
割り当てる際には、複数の処理ＭＴの依存関係を維持しつつ、複数の処理ＭＴの夫々を第１コア２１ｃと第２コア２１ｄとに割り当てる。この点に関しては、特開２０１５−１８０７号公報を参照されたい。
When allocating, each of the plurality of processing MTs is assigned to the
依存関係とは、例えば、ある処理ＭＴが、自身よりも先に実行された処理ＭＴで更新されたデータを参照するなどの関係である。つまり、複数の処理ＭＴは、シングルプログラムにおける実行順序が先である先行処理と、先行処理の実行が完了した後に実行させる後行処理とを含んでいる。そして、後行処理は、先行処理の影響を受ける処理ＭＴであり、例えば、先行処理で内容が更新される可能性があるデータなどを用いる処理ＭＴである。さらに詳述するならば、先行処理も後行処理もデータを参照するだけの場合、２つの処理順序を入れ替えても処理結果が変わらず、このような場合には依存関係はないと言える。 The dependency relationship is, for example, a relationship in which a certain processing MT refers to data updated by a processing MT executed before itself. That is, the plurality of processing MTs include a predecessor process in which the execution order in the single program is first, and a subsequent process to be executed after the execution of the predecessor process is completed. The subsequent processing is a processing MT that is affected by the preceding processing, and is, for example, a processing MT that uses data whose contents may be updated in the preceding processing. More specifically, when both the preceding processing and the succeeding processing only refer to the data, the processing result does not change even if the two processing orders are exchanged, and it can be said that there is no dependency in such a case.
しかしながら、シングルプログラムには、依存関係の解析が不能もしくは困難な処理ＭＴである不能処理も含まれている。また、依存関係の解析が不能もしくは困難とは、後程説明するコンピュータ１０における依存関係解析部１０ｂでの依存関係の解析が不能もしくは困難であることを意味している。この不能処理には、例えばポインタ関連の処理ＭＴがある。理由は、変数の値推測（動作推測）を伴わないと完全に解析不可能なためである。しかしながら、不能処理は、ポインタ関連の処理ＭＴに限定されない。なお、シングルプログラムの処理ＭＴのうち、依存関係解析部１０ｂでの依存関係の解析が可能な処理ＭＴは、可能処理と称する。
However, the single program also includes impossible processing, which is a processing MT in which dependency analysis is impossible or difficult. Further, the fact that the dependency analysis is impossible or difficult means that the dependency analysis by the
このように、不能処理は、依存関係解析部１０ｂによる依存関係の解析ができないため、並列化できない。不能処理が並列化できない場合、並列プログラム２１ａ１は、シングルプログラムにおける可能処理のみが並列化されたものとなる。可能処理のみが並列化された並列プログラム２１ａ１は、可能処理と不能処理とが並列化された場合よりも、第１コア２１ｃと第２コア２１ｄとによって並列実行できる処理ＭＴが少なくなる。よって、可能処理のみが並列化された並列プログラム２１ａ１は、可能処理と不能処理とが並列化された場合よりも、効率よく第１コア２１ｃと第２コア２１ｄを動作させることができない。そこで、コンピュータ１０は、不能処理における依存関係を示す依存関係情報３０を用いて、不能処理に関しても依存関係を判断する。この依存関係情報３０に関しては、後程説明する。
As described above, the impossible processing cannot be parallelized because the
コンピュータ１０は、図３に示すように、機能ブロックとして、上記読み取り部１０ａや依存関係解析部１０ｂに加えて、処理時間解析部１０ｃ、コア割付部１０ｄ、スケジューリング部１ｅを備えている。なお、図示や説明は省略するが、コンピュータ１０は、周知の字句解析部などを備えて構成されている。
As shown in FIG. 3, the
読み取り部１０ａは、不能処理における依存関係を判断するために、依存関係情報３０を読み取る。つまり、コンピュータ１０は、依存関係情報３０が入力される。読み取り部１０ａは、特許請求の範囲の取得部に相当する。なお、コンピュータ１０は、自動並列化コンパイラ１を実行することで依存関係情報３０を読み取る。このため、読み取り部１０ａは、特許請求の範囲の取得手順にも相当するとみなせる。
The
依存関係情報３０は、上記のように不能処理における依存関係を判断するための情報であり、例えばシングルプログラムを設計する際に用いられた情報の一部である。よって、依存関係情報３０は、設計情報と言い換えることもできる。
The
特に、本実施形態の依存関係情報３０は、不能処理と依存関係がある処理ＭＴを示す情報である。言い換えると、依存関係情報３０は、依存関係解析部１０ｂでは依存関係の解析ができないが、実際は依存関係がある複数の処理ＭＴに関して、依存関係があることを示す情報である。つまり、本実施形態の依存関係情報３０は、不能処理と、その不能処理と依存関係がある処理ＭＴとが直接的に紐付けられている。よって、依存関係情報３０は、直接型情報３０と言い換えることもできる。
In particular, the
直接型情報３０は、例えば、不能処理と依存関係がある処理ＭＴの名称を含んでいる。つまり、直接型情報３０は、不能処理の名称と、不能処理と依存関係がある処理ＭＴの名称とを含んでおり、依存関係がある処理ＭＴどうしの名称が紐付けされている。
The
なお、不能処理の名称と、不能処理と依存関係がある処理ＭＴの名称とが紐付けられた各情報は、リストと称することができる。よって、依存関係情報３０は、不能処理毎のリストを含んでいると言える。そして、依存関係情報３０は、依存関係情報３０を読み取る際に、不能処理に対応したリストを読み取る。つまり、依存関係情報３０は、複数のリストを含む依存関係情報３０から、対象の不能処理のリストを読み取る。
Each information in which the name of the impossible process and the name of the process MT having a dependency relationship with the impossible process are associated with each other can be referred to as a list. Therefore, it can be said that the
ここで、図５に示す例を用いて説明する。第１処理ＭＴは、変数Ｖ１にWrite（書き込み）する。第２処理ＭＴは、0x000000AAにRead（読出し）する。そして、変数Ｖ１と0x000000AAとが同じデータである。この場合、第１処理ＭＴと第２処理ＭＴは、依存関係がある。しかしながら、依存関係解析部１０ｂでは、変数Ｖ１と0x000000AAとが同じデータであるか否かを判定できない。この場合の直接型情報３０は、第１処理ＭＴの名称と、第２処理ＭＴの名称とが紐付けられている。このため、コンピュータ１０は、直接型情報３０を用いることで、第１処理ＭＴと第２処理ＭＴとに依存関係があると判定できる。
Here, it will be described with reference to the example shown in FIG. The first processing MT writes to the variable V1. The second processing MT reads to 0x000000AA. And the variable V1 and 0x000000AA are the same data. In this case, the first processing MT and the second processing MT have a dependency relationship. However, the
依存関係解析部１０ｂは、可能処理に関して、依存関係を解析する。言い換えると、依存関係解析部１０ｂは、可能処理の依存関係を解析することで、可能処理における依存関係を判断するための情報を抽出する。なお、依存関係解析部１０ｂは、周知技術である。このため、依存関係解析部１０ｂの詳しい説明は、省略する。この依存関係解析部１０ｂは、特許請求の範囲の解析部に相当する。なお、コンピュータ１０は、自動並列化コンパイラ１を実行することで依存関係を解析する。このため、依存関係解析部１０ｂは、特許請求の範囲の解析手順にも相当するとみなせる。
The
コア割付部１０ｄは、読み取り部１０ａで取得した依存関係情報３０と、依存関係解析部１０ｂで解析した解析結果とに基づいて、不能処理と可能処理を、依存関係を満たしつつ各コア２１ｃ、２１ｄに割り当てる。上記のように、コンピュータ１０は、依存関係情報３０を取得するため、不能処理に関しても依存関係を判断できる。よって、コア割付部１０ｄは、可能処理だけではなく、不能処理に関しても、各コア２１ｃ、２１ｄに割り当てることができる。
The
このコア割付部１０ｄは、特許請求の範囲の割り当て部に相当する。なお、コンピュータ１０は、自動並列化コンパイラ１を実行することで、各処理ＭＴを各コアへ割り当てる。このため、コア割付部１０ｄは、特許請求の範囲の割り当て手順にも相当するとみなせる。
The
なお、処理時間解析部１０ｃ及びスケジューリング部１０ｅは、周知技術である。このため、処理時間解析部１０ｃ及びスケジューリング部１０ｅに関する詳しい説明は、省略する。
The processing
次に、図４を用いて、コンピュータ１０が自動並列化コンパイラ１を実行した際の処理動作に関して説明する。コンピュータ１０は、自動並列化コンパイラ１を実行することで並列プログラム２１ａ１を生成する。なお、図４の各ステップは、自動並列化コンパイラ１における手順に相当するとみなすこともできる。
Next, with reference to FIG. 4, the processing operation when the
ステップＳ１０では、未解析の処理ＭＴをサーチする。コンピュータ１０は、シングルプログラムにおける複数の処理ＭＴの夫々を対象として、個別に図４の処理を実行する。つまり、コンピュータ１０は、ステップＳ１０において、シングルプログラムにおける複数の処理ＭＴのうち、ステップＳ１２以降の処理を行っていない処理ＭＴをサーチする。言い換えると、コンピュータ１０は、シングルプログラムにおける複数の処理ＭＴから、ステップＳ１２以降の処理を行っていない処理ＭＴを抽出する。
In step S10, the unanalyzed processed MT is searched. The
なお、今回のステップＳ１０で抽出された不能処理は、対象ＭＴとも称する。例えば、第１処理ＭＴ、第２処理ＭＴ、第ｎ処理ＭＴを含むシングルプログラムにおいて、今回のステップＳ１０で第２処理ＭＴが抽出された場合、対象ＭＴは第２処理ＭＴである。ｎは３以上の自然数である。 The impossible process extracted in step S10 this time is also referred to as a target MT. For example, in a single program including the first processed MT, the second processed MT, and the nth processed MT, when the second processed MT is extracted in step S10 this time, the target MT is the second processed MT. n is a natural number of 3 or more.
ステップＳ１２では、依存関係情報（直接型情報３０）に対象ＭＴがあるか否かを判定する。コンピュータ１０は、ステップＳ１０で抽出した対象ＭＴに紐付けられた処理ＭＴが、直接型情報３０に含まれているか否かを判定する。コンピュータ１０は、直接型情報３０に対象ＭＴが含まれていると判定した場合はステップＳ１６へ進み、直接型情報３０に対象ＭＴが含まれていると判定した場合はステップＳ１４へ進む。
In step S12, it is determined whether or not there is a target MT in the dependency information (direct type information 30). The
ステップＳ１４では、対象ＭＴ内のコードを解析して依存関係を抽出する。つまり、コンピュータ１０の依存関係解析部１０ｂは、周知のように各対象ＭＴの依存関係を抽出する。言い換えると、コンピュータ１０の依存関係解析部１０ｂは、ステップＳ１４において、各対象ＭＴにおける依存関係を判断するための情報、すなわち、アクセス先のリソースとリソースに対する処理内容を抽出する。そして、コンピュータ１０の依存関係解析部１０ｂは、対象ＭＴと依存関係がある処理ＭＴを抽出する。
In step S14, the code in the target MT is analyzed to extract the dependency. That is, the
なお、アクセス先のリソースとは、処理ＭＴが実行された際にコアによってアクセスされるリソースである。また、リソースに対する処理内容とは、リソースに対する書き込み、又は読出しである。さらに、リソースとは、データやレジスタや順序制約を含む。そして、処理単位におけるアクセス先のリソースと、処理単位のリソースに対する処理内容とが紐付けられた情報は、リソースアクセス情報とも言える。 The access destination resource is a resource accessed by the core when the processing MT is executed. The processing content for the resource is writing or reading for the resource. In addition, resources include data, registers, and order constraints. Then, the information in which the access destination resource in the processing unit and the processing content for the resource in the processing unit are associated with each other can be said to be resource access information.
一方、ステップＳ１６では、直接型情報３０に基づいて対象ＭＴの依存関係とする。つまり、コンピュータ１０は、直接型情報３０で対象ＭＴに紐付けされた処理ＭＴを対象ＭＴの依存関係とする。言い換えると、コンピュータ１０は、対象ＭＴに対して、直接型情報３０で対象ＭＴに紐付けされた処理ＭＴを依存関係がある処理ＭＴとする。
On the other hand, in step S16, the dependency relationship of the target MT is set based on the
コンピュータ１０は、ステップＳ１０〜Ｓ１６を繰り返し実行することで、シングルプログラムにおける全ての処理ＭＴを対象として図４のフローチャートを実行する。そして、コンピュータ１０は、依存関係情報と、依存関係解析部１０ｂで解析した解析結果とに基づいて、不能処理と可能処理を、依存関係を満たしつつ各コアに割り当てる。
By repeatedly executing steps S10 to S16, the
なお、並列プログラム２１ａ１は、依存関係がある二つの処理ＭＴが別々のコア２１ｃ、２１ｄに配置されることもある。よって、並列プログラム２１ａ１は、依存関係がある二つの処理ＭＴが別々のコア２１ｃ、２１ｄに配置される場合、他コアに割り振られた処理順序が先の処理ＭＴの実行が完了するのを待って、処理順序が後の処理ＭＴを実行する同期処理を含んでいる。つまり、並列プログラム２１ａ１は、自コアに割り振られた処理ＭＴの実行が完了した場合に、他コアに割り振られた処理ＭＴの実行が完了するのを待って、自コアに割り振られた次の処理ＭＴを実行させる同期処理を含んでいる。そして、ここでの他コアに割り振られた処理ＭＴは、自コアに割り振られた次の処理ＭＴと依存関係があり、自コアに割り振られた次の処理ＭＴよりも実行順序が先である。
In the parallel program 21a1, two processing MTs having a dependency relationship may be arranged in
このため、第１コア２１ｃと第２コア２１ｄは、同期処理を行うために、自身に割り振られた処理ＭＴの実行が完了した場合、ＲＡＭ２１ｂにアクセスして、同期待ちであることを示す情報（以下、完了情報）をＲＡＭ２１ｂに記憶する。そして、他コアにおける依存関係がある処理ＭＴの実行完了を待っている自コアは、処理ＭＴを実行することなく、定期的にＲＡＭ２１ｂにアクセスして、ＲＡＭ２１ｂに完了情報が記憶されているか否かを確認する。つまり、他コアにおける依存関係がある処理ＭＴの実行完了を待っている自コアは、非動作中に定期的に動作して、ＲＡＭ２１ｂにアクセスし、完了情報が記憶されているか否かを確認する。このように、第１コア２１ｃと第２コア２１ｄは、お互いに待合せをしながら、言い換えると同期を取りながら、処理ＭＴの実行を行う。よって、同期処理は、待合わせ処理と言うこともできる。なお、並列プログラム２１ａ１は、第１コア２１ｃが実行するプログラムと、第２コア２１ｄが実行するプログラムとを含んでいる。
Therefore, when the execution of the processing MT assigned to the
次に、車載装置２０の構成に関して説明する。車載装置２０は、図２に示すように、マルチコアプロセッサ２１、通信部２２、センサ部２３、入出力ポート２４を備えて構成されている。また、マルチコアプロセッサ２１は、ＲＯＭ２１ａ、ＲＡＭ２１ｂ、第１コア２１ｃ、第２コア２１ｄを備えて構成されている。車載装置２０は、例えば、自動車に搭載されたエンジン制御装置やハイブリッド制御装置などに適用できる。ここでは、一例として、車載装置２０をエンジン制御装置に適用した例を採用する。この場合、並列プログラム２１ａ１は、エンジン制御などの自動車制御プログラムと言える。しかしながら、並列プログラム２１ａ１は、これに限定されない。なお、コアは、プロセッサエレメントとも称することができる。
Next, the configuration of the in-
第１コア２１ｃと第２コア２１ｄは、並列プログラム２１ａ１を実行することで、エンジン制御を行う。詳述すると、第１コア２１ｃと第２コア２１ｄは、並列プログラム２１ａ１のうち自身に割り当てられた処理ＭＴを実行するとともに待合せ処理などを実行することでエンジン制御を行う。ＲＡＭ２１ｂ、通信部２２、センサ部２３、入出力ポート２４は、特開２０１５−１８０７号公報に記載されたＲＡＭ４２０、通信部４３０、センサ部４５０、入出力ポート４６０を参照されたい。
The
以上のように、コンピュータ１０では、依存関係の解析が不能な不能処理であっても、不能処理の依存関係を示す直接型情報３０を取得できる。そして、コンピュータ１０では、直接型情報３０と、可能処理における解析結果とに基づいて、不能処理と可能処理とを各コア２１ｃ、２１ｄに割り当てる。このため、コンピュータ１０では、可能処理に加えて、不能処理も並列化できる。従って、コンピュータ１０では、より多くの処理ＭＴが並列化された並列プログラム２１ａ１を作成できる。つまり、コンピュータ１０は、可能処理だけが並列化された並列プログラムよりも、多くの処理ＭＴが並列化された並列プログラム２１ａ１を作成できる。
As described above, the
なお、コンピュータ１０は、自動並列化コンパイラ１を実行することで依存関係を解析する。このため、自動並列化コンパイラ１は、コンピュータ１０と同様の効果を奏することができる。
The
さらに、車載装置２０は、より多くの処理ＭＴが並列化された並列プログラム２１ａ１を含んでいる。このため、車載装置２０は、各処理ＭＴを最適に実行できる。つまり、車載装置２０は、並列プログラム２１ａ１を含んでいるため、第１コア２１ｃと第２コア２１ｄを有効に活用できると言える。言い換えると、車載装置２０は、可能処理だけが並列化された並列プログラムを含んでいる場合よりも、第１コア２１ｃと第２コア２１ｄを備えたマルチコアプロセッサ２１の性能を発揮しやすい。
Further, the in-
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明のその他の形態として、変形例１〜５に関して説明する。上記実施形態及び変形例１〜５は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
The preferred embodiment of the present invention has been described above. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. Hereinafter,
（変形例１）
変形例１の依存関係情報３１は、図６に示すように、不能処理が実行される際にアクセスされるリソースの名称を含んでいる。つまり、依存関係情報３１は、名称は不明であるが、同じデータを示すリソースどうしが紐付けられている。言い換えると、依存関係情報３１は、不能処理と、その不能処理と依存関係がある処理ＭＴとがリソースを介して間接的に紐付けられている。よって、依存関係情報３１は、間接型情報３１と言える。
(Modification example 1)
As shown in FIG. 6, the dependency information 31 of the first modification includes the name of the resource to be accessed when the impossible process is executed. That is, although the name of the dependency information 31 is unknown, resources indicating the same data are associated with each other. In other words, in the dependency information 31, the impossible processing and the processing MT having a dependency relationship with the impossible processing are indirectly associated with each other via a resource. Therefore, the dependency information 31 can be said to be indirect information 31.
ここで、図６に示す例を用いて説明する。第１処理ＭＴは、変数Ｖ１にWrite（書き込み）する。第２処理ＭＴは、0x000000AAにRead（読出し）する。そして、変数Ｖ１と0x000000AAとが同じデータである。この場合、第１処理ＭＴと第２処理ＭＴは、依存関係がある。しかしながら、依存関係解析部１０ｂでは、変数Ｖ１と0x000000AAとが同じデータであるか否かを判定できない。この場合の間接型情報３１は、変数Ｖ１の名称と、0x000000AAの名称とが紐付けられている。つまり、間接型情報３１は、変数Ｖ１と0x000000AAとが同じデータであることを示す情報（リスト）を含んでいる。さらに、間接型情報３１は、変数Ｖ１と0x000000AAとが同じリソースであることを示す情報である。
Here, it will be described with reference to the example shown in FIG. The first processing MT writes to the variable V1. The second processing MT reads to 0x000000AA. And the variable V1 and 0x000000AA are the same data. In this case, the first processing MT and the second processing MT have a dependency relationship. However, the
このため、コンピュータ１０は、間接型情報３１を用いることで、第１処理ＭＴと第２処理ＭＴとに依存関係があると判定できる。なお、リソースと、他のリソースとが同じリソースであることを示す各情報は、リストと称することができる。よって、依存関係情報３１は、リソース毎のリストを含んでいると言える。
Therefore, the
変形例１のコンピュータ１０は、上記実施形態と同様の効果を奏することができる。同様に、変形例１の自動並列化コンパイラ１及び車載装置２０は、上記実施形態と同様の効果を奏することができる。
The
（変形例２）
変形例２では、図７、図８、図９に示すように、処理単位として関数を採用する。関数は、処理ＭＴに含まれる。また、処理ＭＴには、複数の関数を含んでいるものもある。
(Modification 2)
In the second modification, as shown in FIGS. 7, 8 and 9, a function is adopted as the processing unit. The function is included in the processing MT. In addition, some processing MTs include a plurality of functions.
図７に示すように、funcA()関数は、変数Ｘの書き込みである。funcC()関数は、変数Ｙの書き込みである。funcD()関数は、変数Ｘの読み込み、変数Ｙの読み込み、及び変数Ｚの書き込みである。よって、依存関係解析部１０ｂは、funcA()関数、funcC()関数、funcD()関数に関して、依存関係の解析が可能である。このため、funcA()関数、funcC()関数、funcD()関数は、可能処理とみなすことができる。
As shown in FIG. 7, the funcA () function is the writing of the variable X. The funcC () function writes the variable Y. The funcD () function reads the variable X, reads the variable Y, and writes the variable Z. Therefore, the
しかしながら、funcB()関数は、依存関係解析部１０ｂがリソースを把握できないｐ＝0x…を含んでいる。よって、依存関係解析部１０ｂは、funcB()関数に関して、依存関係の解析ができない。このため、funcB()関数は、不能処理とみなすことができる。なお、ｐ＝0x…は、変数Ｗのアドレスである。つまり、funcB()関数は、変数Ｗの書き込みであり、変数Ｘ、変数Ｙ、変数Ｚとは関係がない。
However, the funcB () function includes p = 0x ..., In which the
この場合、依存関係情報３２は、図８に示すように、funcB()関数のリソース情報として、変数Ｗの書き込み（Ｗ）であることを示す情報を含んでいる。このように、依存関係情報３２は、不能処理に対して、不能処理におけるアクセス先のリソースと、不能処理のリソースに対する処理内容とが紐付けられている。なお、不能処理と、不能処理におけるアクセス先のリソースと、不能処理のリソースに対する処理内容とが紐付けられている各情報は、リストと称することができる。よって、依存関係情報３２は、不能処理毎のリストを含んでいると言える。 In this case, as shown in FIG. 8, the dependency information 32 includes information indicating that the variable W is written (W) as the resource information of the funcB () function. In this way, in the dependency information 32, the resource of the access destination in the impossible process and the processing content for the resource of the impossible process are associated with the impossible process. It should be noted that each information in which the impossible processing, the resource of the access destination in the impossible processing, and the processing content for the resource of the impossible processing are associated with each other can be referred to as a list. Therefore, it can be said that the dependency information 32 includes a list for each impossible process.
言い換えると、依存関係情報３２は、不能処理と、その不能処理と依存関係がある関数とをリソースを介して間接的に紐付けることができる情報である。よって、依存関係情報３２は、間接型情報と言える。 In other words, the dependency information 32 is information that can indirectly associate the impossible process with the function having the dependency relationship with the impossible process via the resource. Therefore, the dependency information 32 can be said to be indirect information.
コンピュータ１０は、依存関係情報３２を参照することで、各不能処理が実行された際にアクセスされるリソースを把握できる。従って、コンピュータ１０は、依存関係情報３２を参照することで、不能処理と依存関係がある関数を把握できる。
By referring to the dependency information 32, the
なお、図８に示すように、依存関係情報３２は、各処理単位の依存関係を判断するための情報に加えて、リソースの定義を示すリソースリストを含んでいてもよい。また、リソースリストは、関数毎のリソースアクセス情報とセットであってもよい。この場合、どこの関数のリソースと同一のリソースであるかという紐付け情報をリソースリストに付加する。 As shown in FIG. 8, the dependency information 32 may include a resource list indicating the definition of the resource in addition to the information for determining the dependency of each processing unit. Further, the resource list may be a set with the resource access information for each function. In this case, the association information indicating which function's resource is the same as the resource is added to the resource list.
また、自関数からコールする別モジュールの関数の情報は、自動並列化時に解析する。コール関係を基にコール元の処理（コア配置単位）にマージして解析することで、コア配置時に必要な情報を得ることができる。 In addition, the information of the function of another module called from the own function is analyzed at the time of automatic parallelization. Information required at the time of core placement can be obtained by merging and analyzing the call source processing (core placement unit) based on the call relationship.
次に、図９を用いて、変形例２におけるコンピュータ１０が自動並列化コンパイラ１を実行した際の処理動作に関して説明する。コンピュータ１０は、自動並列化コンパイラ１を実行することで並列プログラム２１ａ１を生成する。なお、図９の各ステップは、自動並列化コンパイラ１における手順に相当するとみなすこともできる。
Next, with reference to FIG. 9, the processing operation when the
ステップＳ２０では、未解析の関数をサーチする。コンピュータ１０は、シングルプログラムにおける複数の関数の夫々を対象として、個別に図９の処理を実行する。つまり、コンピュータ１０は、ステップＳ２０において、シングルプログラムにおける複数の関数のうち、ステップＳ２２以降の処理を行っていない関数をサーチする。言い換えると、コンピュータ１０は、シングルプログラムにおける複数の関数から、ステップＳ１２以降の処理を行っていない関数を抽出する。
In step S20, an unanalyzed function is searched. The
なお、今回のステップＳ２０で抽出された不能処理は、対象関数とも称する。例えば、funcA()関数〜funcD()関数を含むシングルプログラムにおいて、今回のステップＳ２０でfuncB()関数が抽出された場合、対象関数はfuncB()関数である。 The impossible processing extracted in step S20 this time is also referred to as a target function. For example, in a single program including the funcA () function to the funcD () function, when the funcB () function is extracted in step S20 this time, the target function is the funcB () function.
ステップＳ２２では、依存関係情報３２に対象関数があるか否かを判定する。つまり、コンピュータ１０は、ステップＳ２０で抽出した対象関数のリソース情報が依存関係情報３２に含まれているか否かを判定する。コンピュータ１０は、依存関係情報３２に対象関数のリソース情報が含まれていた場合に、依存関係情報３２に対象関数があるとみなしてステップＳ２６へ進む。逆に、コンピュータ１０は、依存関係情報３２に対象関数のリソース情報が含まれていなかった場合に、依存関係情報３２に対象関数がないとみなしてステップＳ２４へ進む。
In step S22, it is determined whether or not the dependency information 32 has the target function. That is, the
ステップＳ２４では、対象関数内のコードを解析して依存関係を抽出する。つまり、コンピュータ１０の依存関係解析部１０ｂは、周知のように対象関数の依存関係を抽出する。言い換えると、コンピュータ１０の依存関係解析部１０ｂは、ステップＳ２４において、各対象関数における依存関係を判断するための情報、すなわち、アクセス先のリソースとリソースに対する処理内容を抽出する。そして、コンピュータ１０の依存関係解析部１０ｂは、対象関数と依存関係がある処理ＭＴを抽出する。
In step S24, the code in the target function is analyzed to extract the dependency. That is, the
一方、ステップＳ２６では、依存関係情報３２に基づいて対象関数の依存関係とする。つまり、コンピュータ１０は、依存関係情報３２に含まれる対象処理に関する情報を、依存関係を解析するための情報とする。言い換えると、コンピュータ１０は、依存関係情報３２から、対象関数における依存関係を判断するための情報、すなわち、アクセス先のリソースとリソースに対する処理内容を抽出する。例えば、対象関数がfuncB()関数の場合、コンピュータ１０は、funcB()関数における依存関係を解析するための情報として、変数Ｗの書き込みを採用する。つまり、コンピュータ１０は、依存関係情報３２からfuncB()関数に関する情報、すなわち変数Ｗの書き込みであることを抽出する。
On the other hand, in step S26, the dependency of the target function is set based on the dependency information 32. That is, the
ステップＳ２８では、対象関数の依存関係を対象関数が属するＭＴの依存関係に追加する。コンピュータ１０は、ステップＳ２４で抽出した依存関係を解析するための情報と、ステップＳ２６で抽出した依存関係を解析するための情報を、各対象関数が属する処理ＭＴに追加する。
In step S28, the dependency of the target function is added to the dependency of the MT to which the target function belongs. The
コンピュータ１０は、ステップＳ２０〜Ｓ２８を繰り返し実行することで、シングルプログラムにおける全ての処理ＭＴを対象として図９のフローチャートを実行する。そして、コンピュータ１０は、依存関係情報と、依存関係解析部１０ｂで解析した解析結果とに基づいて、不能処理と可能処理を、依存関係を満たしつつ各コアに割り当てる。この結果、funcA()関数〜funcD()関数は、図１０に示すように並列化される。なお、図１０では、各処理ＭＴに、関数として一つの関数のみが含まれている例を採用している。
By repeatedly executing steps S20 to S28, the
変形例２のコンピュータ１０は、上記実施形態と同様の効果を奏することができる。同様に、変形例２の自動並列化コンパイラ１及び車載装置２０は、上記実施形態と同様の効果を奏することができる。さらに、処理ＭＴよりも細かい単位で分担してソフト開発している場合であっても、変形例２のコンピュータ１０及び自動並列化コンパイラ１は、上記実施形態と同様の効果を奏することができる。
The
（変形例３）
図１１、図１２、図１３を用いて、変形例３に関して説明する。変形例３では、図１１に示すように、処理単位として処理ＭＴである第１１処理ＭＴ、第１２処理ＭＴ、第１３処理ＭＴを採用する。また、第１１処理ＭＴは、変数Ｖ１への書き込み、及び変数Ｖ２の書き込みを行う。第１２処理ＭＴは、変数Ｖ１の読み込みを行う。第１３処理ＭＴは、変数Ｖ２の読み込みを行う。
(Modification example 3)
A modification 3 will be described with reference to FIGS. 11, 12, and 13. In the third modification, as shown in FIG. 11, the eleventh processing MT, the twelfth processing MT, and the thirteenth processing MT, which are the processing MTs, are adopted as the processing units. Further, the eleventh processing MT writes to the variable V1 and writes to the variable V2. The twelfth processing MT reads the variable V1. The thirteenth processing MT reads the variable V2.
変形例３では、図１２に示す直接型情報である依存関係情報３３や、図１３に示す間接型情報である依存関係情報３４を採用できる。依存関係情報３３では、第１１処理ＭＴに対して、依存関係のある処理ＭＴ名として第１２処理ＭＴと第１３処理ＭＴとが紐付けされている。さらに、依存関係情報３３では、第１２処理ＭＴ及び第１３処理ＭＴに対して、依存関係のある処理ＭＴ名として第１１処理ＭＴが紐付けされている。なお、依存関係情報３３は、各項目が別々のリストとして管理されている場合を含む。
In the third modification, the
一方、依存関係情報３４では、第１１処理ＭＴに対して、第１１処理ＭＴにおけるアクセス先のリソースである変数Ｖ１と、第１１処理ＭＴの変数Ｖ１に対する処理内容であるWriteとが紐付けられている。また、第１１処理ＭＴに対しては、第１１処理ＭＴにおけるアクセス先のリソースである変数Ｖ２と、第１１処理ＭＴの変数Ｖ２に対する処理内容であるWriteとが紐付けられている。
On the other hand, in the
さらに、依存関係情報３４では、第１２処理ＭＴに対して、第１２処理ＭＴにおけるアクセス先のリソースである変数Ｖ１と、第１２処理ＭＴの変数Ｖ１に対する処理内容であるReadとが紐付けられている。また、依存関係情報３４では、第１３処理ＭＴに対して、第１３処理ＭＴにおけるアクセス先のリソースである変数Ｖ２と、第１３処理ＭＴの変数Ｖ２に対する処理内容であるReadとが紐付けられている。なお、依存関係情報３４は、処理ＭＴ毎に別々のリストとして管理されている場合を含む。
Further, in the
変形例３のコンピュータ１０は、上記実施形態と同様の効果を奏することができる。同様に、変形例３の自動並列化コンパイラ１及び車載装置２０は、上記実施形態と同様の効果を奏することができる。
The
（変形例４）
図１４、図１５、図１６を用いて、変形例４に関して説明する。変形例４では、図１４に示すように、処理単位として関数であるfunc1a関数、func2a関数、func3a関数を採用する。また、func1a関数は、0xFFFF0000への書き込み、及びポインタアクセス*Pへの書き込みを行う。ポインタアクセス*Pは、指先解析不能である。func2a関数は、変数Ｖ１の読み込みを行う。func3a関数は、0xFFFF0004の読み込みを行う。
(Modification example 4)
A modified example 4 will be described with reference to FIGS. 14, 15, and 16. In the modified example 4, as shown in FIG. 14, the func1a function, the func2a function, and the func3a function, which are functions, are adopted as the processing unit. The func1a function writes to 0xFFFF0000 and writes to pointer access * P. Pointer access * P cannot analyze fingertips. The func2a function reads the variable V1. The func3a function reads 0xFFFF0004.
なお、ここでは、同一のリソースへのアクセスを示す複数の関数の夫々において、リソースに対して異なる名称が定義されている場合を採用する。例えば、0xFFFF0000と変数Ｖ１とは、同一のリソースを示すものである。しかしながら、func1a関数では、0xFFFF0000がUnknown2と定義されている。また、ポインタアクセス*Pと0xFFFF0004とは同一のリソースを示すものである。しかしながら、func1a関数では、ポインタアクセス*PがUnknown3と定義されている。一方、func3a関数では、0xFFFF0004がUnknown4と定義されている。 Here, the case where different names are defined for the resources is adopted in each of the plurality of functions indicating access to the same resource. For example, 0xFFFF0000 and the variable V1 indicate the same resource. However, in the func1a function, 0xFFFF0000 is defined as Unknown2. Also, pointer access * P and 0xFFFF0004 indicate the same resource. However, in the func1a function, pointer access * P is defined as Unknown3. On the other hand, in the func3a function, 0xFFFF0004 is defined as Unknown4.
さらに、0xFFFF0000及び変数Ｖ１は、第１Moduleに定義されたデータである。そして、ポインタアクセス*P及び0xFFFF0004は、第２Moduleに定義されたデータである。以下においては、Moduleをモジュールとも記載する。 Further, 0xFFFF0000 and the variable V1 are the data defined in the first Module. The pointer access * P and 0xFFFF0004 are the data defined in the second module. In the following, Module is also referred to as a module.
なお、モジュールとは、機能の単位で、ソフトウェアの開発単位である。また、モジュールは、翻訳単位とも称することができ、一つのソースファイルを一つの翻訳単位に対応させることで実現されている。ただし、ヘッダファイルのインクルードの処理があるので、厳密には、一つのソースファイルに前処理を行った後のプログラムテキストが翻訳単位になる。そして、モジュールは、この翻訳単位に相当する。また、各モジュールは、他のモジュールと重複することなくリソースが定義されている。 A module is a unit of function and a unit of software development. A module can also be referred to as a translation unit, and is realized by associating one source file with one translation unit. However, since there is a header file include process, strictly speaking, the program text after preprocessing one source file becomes the translation unit. And the module corresponds to this translation unit. In addition, resources are defined for each module without duplication with other modules.
変形例３では、図１５に示す間接型情報である依存関係情報３５や、図１６に示す間接型情報である依存関係情報３６を採用できる。
In the third modification, the
依存関係情報３５は、図１３と同様に、各処理単位に対して、各処理単位におけるアクセス先のリソースと、各処理単位のアクセス先であるリソースに対する処理内容とが紐付けられている。さらに、依存関係情報３５は、同一のリソースを示す複数の名称どうしが紐付けられている。例えば、図１５に示すように、依存関係情報３５は、0xFFFF0000とUnknown2とが紐付けられており、Unknown3とUnknown4とが紐付けされている。このようにすることで、コンピュータ１０は、同じリソースであるにもかかわらず、各処理単位で異なる名称が定義されていた場合であっても依存関係を解析できる。さらに、コンピュータ１０は、各処理単位で定義されたリソース名の整合をとらなくてもよい。
In the
依存関係情報３６は、同一のリソースを示す複数の名称どうしが紐付けられており、且つ、その名称と、名称のリソースが定義されたモジュールとが紐付けられている。例えば、図１６に示すように、第１モジュールに変数Ｖ１が紐付けされている。また、第２モジュールには、Unknown2が紐付けされている。
In the
変形例４のコンピュータ１０は、上記実施形態と同様の効果を奏することができる。同様に、変形例４の自動並列化コンパイラ１及び車載装置２０は、上記実施形態と同様の効果を奏することができる。
The
（変形例５）
図１７を用いて、変形例５に関して説明する。ここでは、関数を少なくとも一つ含む処理ＭＴ毎に、依存関係を満たしつつ各コアに割り当てるコンピュータ１０を採用する。よって、自動並列化コンパイラ１は、関数を少なくとも一つ含む処理ＭＴ毎に、依存関係を満たしつつ各コアに割り当てる手順を含んでいる。また、変形例５では、図１７に示すように、第２１処理ＭＴ、第２２処理ＭＴなどを含んでいるシングルプログラムを採用する。
(Modification 5)
A modified example 5 will be described with reference to FIG. Here, a
コンピュータ１０は、並列化解析の対象である処理全体の関数コール関係を抽出する。コンピュータ１０は、関数コール関係に沿って関数をサーチする。コンピュータ１０は、対象関数内のリスト入力の対象処理の有無を判断する。コンピュータ１０は、対象関数内のリソースアクセスを解析する。コンピュータ１０は、リスト入力の対象範囲を特定する。なお、このリスト入力の対象範囲とは、リソースアクセスのリストに書かれる関数を指している。つまり、リストにより、リソースアクセスが紐付けられる処理単位（ＭＴや関数）のことである。
The
コンピュータ１０は、依存関係情報からリストを読み取る。コンピュータ１０は、対象関数内の処理において、対象範囲については取得したリストをソースアクセス情報として記憶し、対象外についてはリソースアクセス解析結果を対象関数のリソースアクセス情報として記憶する。コンピュータ１０は、各対象関数の記憶結果を関数コール関係に従い、処理ＭＴとなるまで親関数の情報としてマージする。よって、上位の関数である上位関数と上位関数にコールされる下位の関数である下位関数とを含む処理ＭＴの依存関係情報は、処理ＭＴに含まれている最上位の上位関数の情報としてマージされている。
つまり、コンピュータ１０は、処理ＭＴ内における不能処理と可能処理とを判定する。なお、ここでの不能処理は、人間が不能処理と判断してリソースアクセスリストを入力した処理を指している。一方、ここでの可能処理は、不能処理以外の処理を指している。そして、コンピュータ１０は、依存関係情報から不能処理に対応するリソースアクセス情報を取得して記憶するとともに、可能処理のリソースアクセス情報を記憶する。さらに、コンピュータ１０は、記憶したリソースアクセス情報を、処理ＭＴにおける最上位の関数（親関数）のリソースアクセス情報としてマージする。よって、この処理ＭＴの依存関係情報、すなわちリソースアクセス情報は、処理ＭＴ内の不能処理のリソースアクセス情報と、可能処理のリソースアクセス情報とがマージされた情報となっている。
That is, the
なお、対象範囲は、処理ＭＴの全体又は一部である。リストには、対象範囲の処理がアクセスするＲＡＭのシンボル名を含んでいる。リストには、対象範囲の処理がアクセスするリソースの名前を含んでいる。リソースの名前は、プログラム全体で一意の処理単位名に紐付けられている。 The target range is the whole or a part of the processing MT. The list contains the symbol names of the RAMs that the processing in the scope accesses. The list contains the names of the resources that the scoped operations access. The resource name is associated with a processing unit name that is unique throughout the program.
ここで、一例として、図１７に示すシングルプログラムを用いて説明する。図１７における各関数の内容は、点線の吹き出しで示している。このシングルプログラムでは、第２１処理ＭＴをサーチした結果、関数Ｆ１が対象関数となる。この関数Ｆ１は、不能処理である関数Ｆ２と、可能処理である関数Ｆ３と、不能処理であるロジックを指示する指示子を含んでいる。 Here, as an example, the single program shown in FIG. 17 will be used for description. The contents of each function in FIG. 17 are indicated by dotted line balloons. In this single program, as a result of searching the 21st processing MT, the function F1 becomes the target function. This function F1 includes a function F2 which is an impossible process, a function F3 which is a possible process, and an indicator which indicates a logic which is an impossible process.
コンピュータ１０は、関数Ｆ２内のリソースアクセス情報を解析（抽出）せず、依存関係情報からリソースアクセス情報を取得して記憶する。例えば、関数Ｆ２のリソースアクセス情報は、変数ｙへのWriteである。さらに、コンピュータ１０は、関数Ｆ２のサブ関数Ｆ４の解析に移る。
The
また、コンピュータ１０は、関数Ｆ３が変数ｘにWriteしている可能処理であるため、依存関係情報からリソースアクセス情報を取得しない。そして、コンピュータ１０は、変数ｘにWriteしていることを、関数Ｆ３のリソースアクセス情報として記憶する。
Further, since the
さらに、コンピュータ１０は、指示子の指定範囲のリソースアクセス情報を解析（抽出）せず、依存関係情報からリソースアクセス情報を取得して記憶する。例えば、指示子の指定範囲のリソースアクセス情報は、第３モジュールに定義されているUnknown4というリソースへのWriteである。
Further, the
そして、コンピュータ１０は、上記のように記憶した複数のリソースアクセス情報を、関数Ｆ１のリソースアクセス情報としてマージする。つまり、第２１処理ＭＴ配下の関数のリソースアクセス情報をマージした結果、第２１処理ＭＴは、変数ｘ、変数ｙ、変数ｖ、変数ｗ、及び第３モジュールに定義されているUnknown5というリソースに対して書込みを行う処理となる。コンピュータ１０は、依存関係の解析時に、マージしたリソースアクセス情報を用いる。なお、第２１処理ＭＴは、上記のリソース（データ等）に対して同様にアクセスを行う他の処理ＭＴとの間に依存関係が発生する。
Then, the
変形例５のコンピュータ１０は、上記実施形態と同様の効果を奏することができる。同様に、変形例５の自動並列化コンパイラ１及び車載装置２０は、上記実施形態と同様の効果を奏することができる。
The
さらに、変形例５のコンピュータ１０は、各関数毎（ソフト開発担当者毎）に解析可否判断（解析できない部分の明確化）及び解析不能部分の情報を取得できる。よって、変形例５のコンピュータ１０は、従来の解析不能部分も含めて依存関係の解析と並列化が可能となる。
Further, the
１…自動並列化コンパイラ、１０…コンピュータ、１０ａ…読み取り部、１０ｂ…依存関係解析部、１０ｃ…処理時間解析部、１０ｄ…コア割付部、１０ｅ…スケジューリング部、１１…ディスプレイ、１２…ＨＤＤ、１３…ＣＰＵ、１４…ＲＯＭ、１５…ＲＡＭ、１６…入力装置、１７…読取部、１８…記憶媒体、２０…車載装置、２１…マルチコアプロセッサ、２１ａ…ＲＯＭ、２１ａ１…並列プログラム、２１ｂ…ＲＡＭ、２１ｃ…第１コア、２１ｄ…第２コア、２２…通信部、２３…センサ部、２４…入出力ポート、３０〜３６…依存関係情報 1 ... Automatic parallelizing compiler, 10 ... Computer, 10a ... Reading unit, 10b ... Dependency analysis unit, 10c ... Processing time analysis unit, 10d ... Core allocation unit, 10e ... Scheduling unit, 11 ... Display, 12 ... HDD, 13 ... CPU, 14 ... ROM, 15 ... RAM, 16 ... input device, 17 ... reader, 18 ... storage medium, 20 ... in-vehicle device, 21 ... multi-core processor, 21a ... ROM, 21a1 ... parallel program, 21b ... RAM, 21c ... 1st core, 21d ... 2nd core, 22 ... Communication unit, 23 ... Sensor unit, 24 ... Input / output port, 30-36 ... Dependency information
Claims (10)
複数の前記処理単位における前記依存関係の解析が不能な不能処理に対する、前記依存関係を判断するための依存関係情報を取得する取得手順（１０ａ）と、
複数の前記処理単位における前記依存関係の解析が可能な可能処理に関して、前記依存関係を解析する解析手順（１０ｂ）と、
前記取得手順で取得した前記依存関係情報と、前記解析手順で解析した解析結果とに基づいて、前記不能処理と前記可能処理を、前記依存関係を満たしつつ各コアに割り当てる割り当て手順（１０ｄ）と、を備え、
前記処理単位は、関数であり、
前記割り当て手順は、前記関数を少なくとも一つ含むコア配置単位毎に、前記依存関係を満たしつつ各コアに割り当てるものであり、
上位の前記関数である上位関数と前記上位関数にコールされる下位の前記関数である下位関数とを含む前記コア配置単位の前記依存関係情報は、前記コア配置単位に含まれている最上位の前記上位関数の情報としてマージされている並列化方法。 A parallel program for a multi-core microcomputer (21) having a plurality of the cores (21c, 21d) from the single program by analyzing the dependency of a plurality of processing units in a single program for a single-core microcomputer having one core. This is a parallelization method for generating (21a1).
The acquisition procedure (10a) for acquiring the dependency information for determining the dependency for the impossible process in which the dependency cannot be analyzed in the plurality of processing units, and the acquisition procedure (10a).
An analysis procedure (10b) for analyzing the dependency relationship and an analysis procedure (10b) for analyzing the dependency relationship in a plurality of processing units capable of analyzing the dependency relationship.
Based on the dependency information acquired in the acquisition procedure and the analysis result analyzed in the analysis procedure, the allocation procedure (10d) in which the impossible process and the possible process are assigned to each core while satisfying the dependency relationship. , With
The processing unit is a function and
In the allocation procedure, each core placement unit including at least one of the functions is assigned to each core while satisfying the dependency.
The dependency information of the core arrangement unit including the upper function which is the upper function and the lower function which is the lower function called by the upper function is the highest-level information included in the core arrangement unit. The parallelization method that is merged as the information of the superordinate function.
前記依存関係情報は、同一の前記リソースを示す複数の前記名称どうしが紐付けられており、且つ、前記名称と、前記名称の前記リソースが定義された前記翻訳単位とが紐付けられている請求項４に記載の並列化方法。 The single program is composed of a plurality of translation units, and each translation unit defines the resource without overlapping with other translation units.
The dependency information is a claim in which a plurality of the names indicating the same resource are associated with each other, and the name is associated with the translation unit in which the resource of the name is defined. Item 4. The parallelization method according to Item 4.
複数の前記処理単位における前記依存関係の解析が不能な不能処理に対する、前記依存関係を判断するための依存関係情報を取得する取得部（１０ａ）と、
複数の前記処理単位における前記依存関係の解析が可能な可能処理に関して、前記依存関係を解析する解析部（１０ｂ）と、
前記取得部で取得した前記依存関係情報と、前記解析部で解析した解析結果とに基づいて、前記不能処理と前記可能処理を、前記依存関係を満たしつつ各コアに割り当てる割り当て部（１０ｄ）と、を備え、
前記処理単位は、関数であり、
前記割り当て部は、前記関数を少なくとも一つ含むコア配置単位毎に、前記依存関係を満たしつつ各コアに割り当てるものであり、
上位の前記関数である上位関数と前記上位関数にコールされる下位の前記関数である下位関数とを含む前記コア配置単位の前記依存関係情報は、前記コア配置単位に含まれている最上位の前記上位関数の情報としてマージされている並列化ツール。 A parallel program for a multi-core microcomputer (21) having a plurality of the cores (21c, 21d) from the single program by analyzing the dependency of a plurality of processing units in a single program for a single-core microcomputer having one core. A parallelization tool that includes a computer to generate (21a1).
An acquisition unit (10a) for acquiring dependency information for determining the dependency for an impossible process in which the dependency cannot be analyzed in a plurality of processing units.
With respect to possible processing capable of analyzing the dependency relationship in a plurality of the processing units, an analysis unit (10b) for analyzing the dependency relationship and
Based on the dependency information acquired by the acquisition unit and the analysis result analyzed by the analysis unit, the allocation unit (10d) that allocates the impossible process and the possible process to each core while satisfying the dependency relationship. , With
The processing unit is a function and
The allocation unit allocates to each core while satisfying the dependency for each core arrangement unit including at least one of the functions.
The dependency information of the core arrangement unit including the upper function which is the upper function and the lower function which is the lower function called by the upper function is the highest-level information included in the core arrangement unit. A parallelization tool that has been merged as information on the superordinate function.
前記依存関係情報は、同一の前記リソースを示す複数の前記名称どうしが紐付けられており、且つ、前記名称と、前記名称の前記リソースが定義された前記翻訳単位とが紐付けられている請求項９に記載の並列化ツール。 The single program is composed of a plurality of translation units, and each translation unit defines the resource without overlapping with other translation units.
The dependency information is a claim in which a plurality of the names indicating the same resource are associated with each other, and the name is associated with the translation unit in which the resource of the name is defined. Item 9. The parallelization tool according to Item 9.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102017209697.7A DE102017209697A1 (en) | 2016-06-13 | 2017-06-08 | Parallelization method, parallelization tool and in-vehicle device |
| US15/618,320 US10379828B2 (en) | 2016-06-13 | 2017-06-09 | Parallelization method, parallelization tool, and in-vehicle device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016117247 | 2016-06-13 | ||
| JP2016117247 | 2016-06-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017224288A JP2017224288A (en) | 2017-12-21 |
| JP6933001B2 true JP6933001B2 (en) | 2021-09-08 |
Family
ID=60686011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017109497A Active JP6933001B2 (en) | 2016-06-13 | 2017-06-01 | Parallelization method, parallelization tool |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6933001B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7095513B2 (en) * | 2018-02-21 | 2022-07-05 | 株式会社デンソー | Multi-core microcomputers and in-vehicle devices |
-
2017
- 2017-06-01 JP JP2017109497A patent/JP6933001B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017224288A (en) | 2017-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10095657B2 (en) | Processor, accelerator, and direct memory access controller within a core reading/writing local synchronization flag area for parallel | |
| JP6018022B2 (en) | Parallel compilation method, parallel compiler, parallel compilation device, and in-vehicle device | |
| US8799880B2 (en) | Parallelization of PLC programs for operation in multi-processor environments | |
| JP6319880B2 (en) | Parallelism extraction method and program creation method | |
| JP4931978B2 (en) | Parallelization processing method, system, and program | |
| US20100229161A1 (en) | Compile method and compiler | |
| US10296316B2 (en) | Parallelization method, parallelization tool, and in-vehicle apparatus | |
| US9830157B2 (en) | System and method for selectively delaying execution of an operation based on a search for uncompleted predicate operations in processor-associated queues | |
| JP2017228029A (en) | Parallelization method, parallelization tool, on-vehicle device | |
| JP6427055B2 (en) | Parallelizing compilation method and parallelizing compiler | |
| Carle et al. | Predicate-aware, makespan-preserving software pipelining of scheduling tables | |
| US11915056B2 (en) | Combination of multiple data processing and machine learning frameworks for a target hardware | |
| Pinho et al. | High Performance Embedded Computing | |
| JP6933001B2 (en) | Parallelization method, parallelization tool | |
| Amiri et al. | FLOWER: A comprehensive dataflow compiler for high-level synthesis | |
| JP2016192152A (en) | Juxtaposed compilation method, juxtaposed compiler, and on-vehicle device | |
| JP2016143378A (en) | Parallelization compilation method, parallelization compiler, and electronic device | |
| Janik et al. | An overview of altera sdk for opencl: A user perspective | |
| JP6488738B2 (en) | Parallelizing compilation method and parallelizing compiler | |
| JP6558310B2 (en) | Parallelization method, parallelization tool | |
| US10379828B2 (en) | Parallelization method, parallelization tool, and in-vehicle device | |
| Schmidhuber et al. | Towards the derivation of guidelines for the deployment of real-time tasks on a multicore processor | |
| Wu et al. | A design tool for high performance image processing on multicore platforms | |
| JP6933063B2 (en) | Parallelization method, parallelization tool, in-vehicle device | |
| JP7059776B2 (en) | Parallelization method, parallelization tool, and multi-core microcontroller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210802 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6933001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |