JP6926355B1 - 電力変換装置 - Google Patents

Abstract

電力変換装置（１００）は、交流回路（２）と直流回路（４）との間で電力変換を行なう自励式電力変換器（６）と、自励式電力変換器（６）に含まれるスイッチング素子（１ａ，１ｂ）のスイッチング動作を制御する制御装置（５）とを備える。制御装置（５）は、自励式電力変換器（６）に対する制御指令値と、自励式電力変換器（６）からのフィードバック値との偏差を算出し、偏差が第１閾値以上になった場合に、スイッチング素子（１ａ，１ｂ）のスイッチング周波数を増大させる第１制御を実行する。

Description

本開示は、電力変換装置に関する。

電力系統に設置される大容量の電力変換装置として、モジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が知られている。複数の単位変換器がカスケード接続されるモジュラーマルチレベル変換器は、単位変換器の数を増加させることによって、高電圧化に容易に対応することができる。「単位変換器」は、「サブモジュール（sub module）」あるいは「変換器セル」とも称される。

特開２０１８−１３３９５０号公報（特許文献１）は、直流電圧と交流電圧との間で双方向に電力を変換可能な電力変換装置を開示している。電力変換装置は、交流電圧の絶対値がしきい値電圧の絶対値以上の場合に、第１周波数を有する第１キャリア信号を出力し、交流電圧の絶対値が第１しきい値電圧の絶対値よりも低い場合に、第１周波数よりも高い第２周波数を有する第２キャリア信号を出力するように構成される。

特開２０１８−１３３９５０号公報

特許文献１では、上記のように、交流電圧の絶対値に応じてキャリア信号の周波数を変更することによりスイッチング動作の周波数を変更して、交流側に地絡が生じた場合であっても電力変換装置の運転を継続することを検討している。しかしながら、特許文献１では、交流側に地絡が生じた場合以外のスイッチング周波数の変更については十分に考慮されておらず、電力変換装置の運転の安定化という点において改善の余地がある。

本開示のある局面における目的は、適切なタイミングでスイッチング周波数を増大させることで運転を安定化させることが可能な電力変換装置を提供することである。本開示のその他の目的及び特徴については実施の形態において明らかにする。

ある実施の形態に従う電力変換装置は、交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備える。制御装置は、自励式電力変換器に対する制御指令値と、自励式電力変換器からのフィードバック値との偏差を算出し、偏差が第１閾値以上になった場合に、スイッチング素子のスイッチング周波数を増大させる第１制御を実行する。

他の実施の形態に従う電力変換装置は、交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備える。制御装置は、自励式電力変換器に対する制御指令値の変化率が基準変化率以上になった場合に、スイッチング素子のスイッチング周波数を増大させる制御を実行する。

本開示に係る電力変換装置によれば、適切なタイミングでスイッチング周波数を増大させることで運転を安定化させることができる。

電力変換装置の概略構成図である。 変換器セルの構成例を示すブロック図である。 変換器セルの主回路の変形例を示す回路図である。 制御装置の全体構成を示すブロック図である。 制御装置のハードウェア構成の一例を示すブロック図である。 アーム共通制御器の動作を示すブロック図である。 アーム共通制御器における交流制御部３５の動作を説明するための図である。 系統電圧制御器を説明するための図である。 アーム共通制御器における直流制御部３６の動作を説明するための図である。 ｕ相アーム制御器の動作を示すブロック図である。 正側アーム用のセル個別制御器の動作を示すブロック図である。 実施の形態１に従う周波数切替部の動作を説明するための図である。 実施の形態１の変形例１に従う周波数切替部の動作を説明するための図である。 実施の形態１の変形例２に従う周波数切替部の動作を説明するための図である。 実施の形態１の変形例３に従うスイッチング周波数の増大方式を説明するための図である。 実施の形態２に従う周波数切替部の動作を説明するための図である。

以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

実施の形態１．
＜電力変換装置の概略構成＞
図１は、電力変換装置１００の概略構成図である。電力変換装置１００は、例えば、高圧直流送電に用いられる電力変換装置、または周波数変換器における順変換用もしくは逆変換用の電力変換装置を示す。

図１を参照して、電力変換装置１００は、交流回路２と直流回路４との間で電力変換を行なう自励式の電力変換器６と、制御装置５とを含む。典型的には、電力変換器６は、互いに直列接続された複数の変換器セル１を含むＭＭＣ変換方式の電力変換器によって構成される。ただし、電力変換器６は、ＭＭＣ変換方式以外の変換方式であってもよい。電力変換器６は、正側の直流端子（すなわち、高電位側直流端子）Ｎｐと、負側の直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路８ｕ，８ｖ，８ｗ（以下、総称する場合または任意のものを示す場合、「レグ回路８」と記載する）を含む。

制御装置５は、これらのレグ回路８に含まれるスイッチング素子のスイッチング動作を制御する。詳細は後述するが、制御装置５は、電力変換器６の運転安定化と電力変換効率とを鑑みて、各種条件に従ってスイッチング素子のスイッチング周波数を適宜変更する。

レグ回路８は、多相交流の各相ごとに設けられ、交流回路２と直流回路４との間に接続され、両回路間で電力変換を行なう。図１には交流回路２が三相交流の場合が示されており、ｕ相、ｖ相、ｗ相にそれぞれ対応して３個のレグ回路８ｕ，８ｖ，８ｗが設けられる。なお、交流回路２が単相交流の場合には、２個のレグ回路が設けられる。

レグ回路８ｕ，８ｖ，８ｗにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器３を介して交流回路２に接続される。交流回路２は、例えば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流端子Ｎｖ，Ｎｗと変圧器３との接続は図示していない。各レグ回路８に共通に設けられた直流端子（すなわち、正側直流端子Ｎｐ，負側直流端子Ｎｎ）は、直流回路４に接続される。直流回路４は、例えば、直流送電網および直流出力を行なう他の電力変換装置などを含む直流電力系統である。

図１の変圧器３を用いる代わりに、レグ回路８ｕ，８ｖ，８ｗは、連系リアクトルを介して交流回路２に接続した構成としてもよい。さらに、交流端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路８ｕ，８ｖ，８ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路８ｕ，８ｖ，８ｗが変圧器３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル７ａ，７ｂとしてもよい。すなわち、レグ回路８は、交流端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路８ｕ，８ｖ，８ｗに設けられた接続部を介して電気的（すなわち、直流的または交流的）に交流回路２に接続される。

レグ回路８ｕは、正側直流端子Ｎｐから交流端子Ｎｕまでの正側アーム１３ｕと、負側直流端子Ｎｎから交流端子Ｎｕまでの負側アーム１４ｕとに区分される。正側アーム１３ｕと負側アーム１４ｕとの接続点が、交流端子Ｎｕとして変圧器３と接続される。正側直流端子Ｎｐおよび負側直流端子Ｎｎが直流回路４に接続される。レグ回路８ｖは正側アーム１３ｖと負側アーム１４ｖとを含み、レグ回路８ｗは正側アーム１３ｗと負側アーム１４ｗとを含む。レグ回路８ｖ，８ｗはレグ回路８ｕと同様の構成を有しているので、以下、レグ回路８ｕを代表として説明する。

レグ回路８ｕにおいて、正側アーム１３ｕは、カスケード接続された複数の変換器セル１と、リアクトル７ａとを含む。複数の変換器セル１とリアクトル７ａとは互いに直列接続されている。負側アーム１４ｕは、カスケード接続された複数の変換器セル１と、リアクトル７ｂとを含む。複数の変換器セル１とリアクトル７ｂとは互いに直列接続されている。

リアクトル７ａが挿入される位置は、正側アーム１３ｕのいずれの位置であってもよく、リアクトル７ｂが挿入される位置は、負側アーム１４ｕのいずれの位置であってもよい。リアクトル７ａ，７ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、正側アーム１３ｕのリアクトル７ａのみ、もしくは、負側アーム１４ｕのリアクトル７ｂのみを設けてもよい。

電力変換装置１００は、さらに、交流電圧検出器１０と、交流電流検出器１５と、直流電圧検出器１１ａ，１１ｂと、各レグ回路８に設けられたアーム電流検出器９ａ，９ｂとを含む。これらの検出器は、電力変換装置１００の制御に使用される電気量（すなわち、電流、電圧）を計測する。これらの検出器によって検出された信号は、制御装置５に入力される。

具体的には、交流電圧検出器１０は、交流回路２のｕ相の交流電圧実測値Ｖａｃｕ、ｖ相の交流電圧実測値Ｖａｃｖ、およびｗ相の交流電圧実測値Ｖａｃｗを検出する。交流電流検出器１５は、交流回路２のｕ相、ｖ相、ｗ相にそれぞれ設けられ、各相の交流電流実測値を検出する。直流電圧検出器１１ａは、直流回路４に接続された正側直流端子Ｎｐの直流電圧実測値Ｖｄｃｐを検出する。直流電圧検出器１１ｂは、直流回路４に接続された負側直流端子Ｎｎの直流電圧実測値Ｖｄｃｎを検出する。

ｕ相用のレグ回路８ｕに設けられたアーム電流検出器９ａ，９ｂは、正側アーム１３ｕに流れる正側アーム電流実測値Ｉｕｐおよび負側アーム１４ｕに流れる負側アーム電流実測値Ｉｕｎをそれぞれ検出する。ｖ相用のレグ回路８ｖに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流実測値Ｉｖｐおよび負側アーム電流実測値Ｉｖｎをそれぞれ検出する。ｗ相用のレグ回路８ｗに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流実測値Ｉｗｐおよび負側アーム電流実測値Ｉｗｎをそれぞれ検出する。ここで、各正側アーム電流実測値Ｉｕｐ，Ｉｖｐ，Ｉｗｐおよび負側アーム電流実測値Ｉｕｎ，Ｉｖｎ，Ｉｗｎは、正側直流端子Ｎｐから負側直流端子Ｎｎの方向に流れる電流を正とする。

＜変換器セルの構成＞
図２は、変換器セル１の構成例を示すブロック図である。図２を参照して、一例としての変換器セル１は、セル主回路６０Ｈと、セル個別制御器６１と、通信装置６２とを含む。図２では、ハーフブリッジ型のセル主回路６０Ｈの構成が示されている。図３を参照して後述するように、セル主回路６０Ｈに代えて他の構成のブリッジ回路を用いてもよい。

図２に示すように、セル主回路６０Ｈは、互いに直列接続されたスイッチング素子１ａ，１ｂと、ダイオード１ｃ，１ｄと、エネルギー蓄積器としてのキャパシタ１ｅとを含む。ダイオード１ｃ，１ｄは、スイッチング素子１ａ，１ｂとそれぞれ逆並列（すなわち、並列かつ逆バイアス方向）に接続される。キャパシタ１ｅは、スイッチング素子１ａ，１ｂの直列接続回路と並列に接続され、直流電圧を平滑化する。スイッチング素子１ａ，１ｂの接続ノードは正側の入出力端子１ｐと接続され、スイッチング素子１ｂとキャパシタ１ｅの接続ノードは負側の入出力端子１ｎと接続される。

セル主回路６０Ｈにおいて、スイッチング素子１ａ，１ｂは、一方がオン状態となり他方がオフ状態となるように制御される。スイッチング素子１ａがオン状態であり、スイッチング素子１ｂがオフ状態のとき、入出力端子１ｐ，１ｎ間にはキャパシタ１ｅの両端間の電圧が印加される。この場合、入出力端子１ｐが正側電圧となり、入出力端子１ｎが負側電圧となる。一方、スイッチング素子１ａがオフ状態であり、スイッチング素子１ｂがオン状態のとき、入出力端子１ｐ，１ｎ間は０Ｖとなる。このように、セル主回路６０Ｈは、スイッチング素子１ａ，１ｂを交互にオン状態とすることによって、零電圧または正電圧を出力できる。正電圧の大きさは、キャパシタ１ｅの電圧に依存する。ダイオード１ｃ，１ｄは、スイッチング素子１ａ，１ｂに逆方向電圧が印加されたときの保護のために設けられている。

セル個別制御器６１は、制御装置５から受信したアーム電圧指令値および循環電圧指令値に基づいて、セル主回路６０Ｈに設けられたスイッチング素子１ａ，１ｂのオンおよびオフを制御する。具体的には、セル個別制御器６１は、スイッチング素子１ａ，１ｂの制御電極にゲート制御信号Ｇａ，Ｇｂをそれぞれ出力する。

さらに、セル個別制御器６１は、キャパシタ１ｅの電圧値（すなわち、キャパシタ電圧実測値）を検出し、検出した電圧値をＡ／Ｄ（Analog to Digital）変換する。セル個別制御器６１は、検出したキャパシタ電圧実測値Ｖｃｉをキャパシタ１ｅの電圧制御に用いる。さらに、セル個別制御器６１は、検出したキャパシタ電圧実測値Ｖｃｉを、通信装置６２によって制御装置５に送信する。

通信装置６２は、制御装置５に設けられた通信回路と通信を行なうことにより、制御装置５からアーム電圧指令値および循環電圧指令値を受信する。さらに、通信装置６２は、セル個別制御器６１によって検出されたＡ／Ｄ変換後のキャパシタ電圧実測値Ｖｃｉを制御装置５に送信する。通信装置６２と制御装置５との間の通信方式には、耐ノイズ性の観点ならびに絶縁性の観点から光通信方式を用いるのが望ましい。

図３は、変換器セル１の主回路の変形例を示す回路図である。図３（ａ）に示す変換器セル１は、フルブリッジ型のセル主回路６０Ｆを含む。セル主回路６０Ｆは、直列接続されたスイッチング素子１ｆ，１ｇと、スイッチング素子１ｆ，１ｇに逆並列にそれぞれ接続されたダイオード１ｈ，１ｉとをさらに含む点で、図３（ａ）のセル主回路６０Ｈと異なる。スイッチング素子１ｆ，１ｇの直列接続回路は、スイッチング素子１ａ，１ｂの直列接続回路と並列に接続されるとともに、キャパシタ１ｅと並列に接続される。入出力端子１ｐは、スイッチング素子１ａ，１ｂの接続ノードと接続され、入出力端子１ｎは、スイッチング素子１ｆ，１ｇの接続ノードと接続される。

図３（ａ）に示すセル主回路６０Ｆは、通常動作時には、スイッチング素子１ｇをオンとし、スイッチング素子１ｆをオフとし、スイッチング素子１ａ，１ｂを交互にオン状態とするように制御される。これにより、セル主回路６０Ｆは、入出力端子１ｐ，１ｎ間に零電圧または正電圧を出力できる。また、セル主回路６０Ｆは、通常動作時と異なる制御によって、入出力端子１ｐ，１ｎ間に零電圧または負電圧を出力できる。具体的には、スイッチング素子１ｇをオフし、スイッチング素子１ｆをオンし、スイッチング素子１ａ，１ｂを交互にオン状態にすることによって、零電圧または負電圧を出力できる。

図３（ｂ）に示す変換器セル１は、混合型のセル主回路６０Ｈｙｂを含む。セル主回路６０Ｈｙｂは、図３（ａ）のセル主回路６０Ｆからスイッチング素子１ｆを除去した構成を有する。図３（ｂ）のセル主回路６０Ｈｙｂは、通常動作時には、スイッチング素子１ｇをオンとし、スイッチング素子１ａ，１ｂを交互にオン状態とするように制御される。これにより、セル主回路６０Ｈｙｂは、入出力端子１ｐ，１ｎ間に零電圧または正電圧を出力できる。一方、セル主回路６０Ｈｙｂは、スイッチング素子１ａ，１ｇをオフし、スイッチング素子１ｂをオンし、かつ電流が入出力端子１ｎから入出力端子１ｐの方向に流れる場合には、負電圧を出力できる。

図２、図３（ａ）、および図３（ｂ）に示す各スイッチング素子１ａ，１ｂ，１ｆ，１ｇには、オン動作とオフ動作の両方を制御可能な自己消弧型の半導体スイッチング素子が用いられる。例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＧＣＴ（Gate Commutated Turn-off thyristor）などがスイッチング素子１ａ，１ｂ，１ｆ，１ｇとして用いられる。

以下では、セル主回路６０Ｈ，６０Ｆ，６０Ｈｙｂを総称してセル主回路６０と記載する場合がある。変換器セル１を構成するセル主回路６０は、図２、図３（ａ）、および図３（ｂ）に示す以外の構成であってもよい。なお、説明の容易化のため、以下では、変換器セル１が、図２のセル主回路６０Ｈの構成を有する場合を例に説明する。

＜制御装置の全体構成＞
図４は、制御装置５の全体構成を示すブロック図である。図４には、各変換器セル１に設けられたセル主回路（図４中の「主回路」に対応）６０およびセル個別制御器（図４中の「個別制御器」に対応）６１も併せて示されている。なお、図解を容易にするために通信装置６２の図示は省略されている。

図４を参照して、制御装置５は、アーム共通制御器２０と、ｕ相アーム制御器４０ｕと、ｖ相アーム制御器４０ｖと、ｗ相アーム制御器４０ｗとを含む。

アーム共通制御器２０は、アーム電流実測値および交流電圧実測値に基づいて、ｕ相，ｖ相，ｗ相の交流電圧指令値Ｖａｃｕｒｅｆ，Ｖａｃｖｒｅｆ，Ｖａｃｗｒｅｆを生成する。さらに、アーム共通制御器２０は、直流電圧指令値Ｖｄｃｒｅｆを出力する。さらに、アーム共通制御器２０は、各変換器セル１のキャパシタ電圧実測値Ｖｃｉからキャパシタ電圧の平均値であるＶｃｉａｖを生成する。

ｕ相アーム制御器４０ｕは、アーム共通制御器２０から受信した交流電圧指令値Ｖａｃｕｒｅｆおよび直流電圧指令値Ｖｄｃｒｅｆに基づいて、ｕ相アーム電圧指令値を生成する。ｕ相アーム電圧指令値は、正側アーム１３ｕに出力する正側アーム電圧指令値Ｖｕｐｒｅｆと、負側アーム１４ｕに出力する負側アーム電圧指令値Ｖｕｎｒｅｆとを含む。

ｕ相アーム制御器４０ｕは、さらに、アーム共通制御器２０から受信したキャパシタ電圧平均値Ｖｃｉａｖと現時点のｕ相循環電流値とに基づいて、循環電圧指令値Ｖｃｃｕｒｅｆを生成する。循環電圧指令値Ｖｃｃｕｒｅｆは、ｕ相の循環電流を制御するために正側アーム１３ｕおよび負側アーム１４ｕの各変換器セル１に共通に出力される電圧指令値である。

ｕ相アーム制御器４０ｕは、さらに、正側アーム１３ｕの各セル個別制御器６１に、正側キャパシタ電圧平均値Ｖｃｕｐを出力する。また、ｕ相アーム制御器４０ｕは、負側アーム１４ｕの各セル個別制御器６１に、負側キャパシタ電圧平均値Ｖｃｕｎを出力する。

ｖ相アーム制御器４０ｖは、交流電圧指令値Ｖａｃｖｒｅｆおよび直流電圧指令値Ｖｄｃｒｅｆに基づいてｖ相アーム電圧指令値を生成する。ｖ相アーム電圧指令値は、正側アーム１３ｖに出力する正側アーム電圧指令値Ｖｖｐｒｅｆと、負側アーム１４ｖに出力する負側アーム電圧指令値Ｖｖｎｒｅｆとを含む。ｖ相アーム制御器４０ｖは、さらに、アーム共通制御器２０から受信したキャパシタ電圧平均値Ｖｃｉａｖと現時点のｖ相循環電流値とに基づいて、循環電圧指令値Ｖｃｃｖｒｅｆを生成する。循環電圧指令値Ｖｃｃｖｒｅｆは、ｖ相の循環電流を制御するために正側アーム１３ｖおよび負側アーム１４ｖの各変換器セル１に共通に出力される電圧指令値である。ｖ相アーム制御器４０ｖは、さらに、正側アーム１３ｖの各セル個別制御器６１に、正側キャパシタ電圧平均値Ｖｃｖｐを出力する。また、ｖ相アーム制御器４０ｖは、負側アーム１４ｖの各セル個別制御器６１に、負側キャパシタ電圧平均値Ｖｃｖｎを出力する。

ｗ相アーム制御器４０ｗは、交流電圧指令値Ｖａｃｗｒｅｆおよび直流電圧指令値Ｖｄｃｒｅｆに基づいてｗ相アーム電圧指令値を生成する。ｗ相アーム電圧指令値は、正側アーム１３ｗに出力する正側アーム電圧指令値Ｖｗｐｒｅｆと、負側アーム１４ｗに出力する負側アーム電圧指令値Ｖｗｎｒｅｆとを含む。ｗ相アーム制御器４０ｗは、さらに、アーム共通制御器２０から受信したキャパシタ電圧平均値Ｖｃｉａｖと現時点のｗ相循環電流値とに基づいて、循環電圧指令値Ｖｃｃｗｒｅｆを生成する。循環電圧指令値Ｖｃｃｗｒｅｆは、ｗ相の循環電流を制御するために正側アーム１３ｗおよび負側アーム１４ｗの各変換器セル１に共通に出力される電圧指令値である。ｗ相アーム制御器４０ｗは、さらに、正側アーム１３ｗの各セル個別制御器６１に、正側キャパシタ電圧平均値Ｖｃｗｐを出力する。また、ｗ相アーム制御器４０ｗは、負側アーム１４ｗの各セル個別制御器６１に、負側キャパシタ電圧平均値Ｖｃｗｎを出力する。

各相のアーム制御器４０ｕ，４０ｖ，４０ｗは、対応する変換器セル１のセル個別制御器６１へ、光通信路を介してアーム電圧指令値、循環電圧指令値、およびキャパシタ電圧平均値を送信する。

＜制御装置のハードウェア構成例＞
図５は、制御装置５のハードウェア構成の一例を示すブロック図である。図５の場合の制御装置５は、コンピュータに基づいて構成される。図５を参照して、制御装置５は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ：multiplexer）７２と、Ａ／Ｄ変換器７３とを含む。さらに、制御装置５は、１つ以上のＣＰＵ（Central Processing Unit）７４と、ＲＡＭ（Random Access Memory）７５と、ＲＯＭ（Read Only Memory）７６とを含む。さらに、制御装置５は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９とを含む。

入力変換器７０は、入力チャンネルごとに補助変成器を備える。各補助変成器は、図１の各電気量検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ７４は、制御装置５の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５および不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。

入出力インターフェイス７７は、ＣＰＵ７４と外部装置との間で通信する際のインターフェイス回路である。

なお、制御装置５の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）およびＡＳＩＣ（Application Specific Integrated Circuit）などの回路を用いて構成してもよい。また、各変換器セル用のセル個別制御器６１も、制御装置５の場合と同様にコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成することができる。もしくは、制御装置５の少なくとも一部およびセル個別制御器６１の少なくとも一部は、アナログ回路によって構成することもできる。

＜アーム共通制御器の動作＞
（概要）
図６は、アーム共通制御器２０の動作を示すブロック図である。図６を参照して、アーム共通制御器２０は、交流制御部３５と、直流制御部３６と、電流演算器２１と、平均値演算器２２とを含む。これらの構成要素の機能は、例えば、ＣＰＵ７４によって実現される。

交流制御部３５は、交流電圧検出器１０で検出された交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、交流電流検出器１５で検出された交流電流実測値と、電流演算器２１で演算された交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗとに基づいて、交流電圧指令値Ｖａｃｕｒｅｆ，Ｖａｃｖｒｅｆ，Ｖａｃｗｒｅｆを生成する。交流制御部３５の詳細な動作については、後述する。

直流制御部３６は、直流電圧指令値Ｖｄｃｒｅｆを生成する。直流制御部３６の構成は、交流回路から直流回路に電力を供給する整流器として電力変換装置が動作する場合と、インバータとして電力変換装置が動作する場合とで異なる。電力変換装置が整流器として動作する場合、直流制御部３６は、直流電圧実測値Ｖｄｃｐ，Ｖｄｃｎに基づいて直流電圧指令値Ｖｄｃｒｅｆを生成する。一方、電力変換装置がインバータとして動作する場合、直流制御部３６は、交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗ、交流電流検出器１５で検出された各相の交流電流実測値、および、電流演算器２１で演算された直流電流値Ｉｄｃに基づいて直流電圧指令値Ｖｄｃｒｅｆを生成する。直流制御部３６の詳細な動作については、後述する。

（電流演算器の動作）
電流演算器２１は、アーム電流実測値に基づいて、直流電流値Ｉｄｃ、交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗ、および循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗを計算する。具体的には以下の手順による。

図１に示すように、レグ回路８ｕの正側アーム１３ｕと負側アーム１４ｕとの接続点である交流端子Ｎｕは、変圧器３に接続されている。したがって、交流端子Ｎｕから変圧器３に向かって流れる交流電流値Ｉａｃｕは、以下の式（１）のように正側アーム電流実測値Ｉｕｐから負側アーム電流実測値Ｉｕｎを減算した電流値となる。

Ｉａｃｕ＝Ｉｕｐ−Ｉｕｎ …（１）
正側アーム電流実測値Ｉｕｐと負側アーム電流実測値Ｉｕｎとの平均値を、正側アーム１３ｕおよび負側アーム１４ｕに流れる共通の電流とすると、この電流はレグ回路８ｕの直流端子を流れるレグ電流Ｉｃｏｍｕである。レグ電流Ｉｃｏｍｕは、式（２）のように表される。

Ｉｃｏｍｕ＝（Ｉｕｐ＋Ｉｕｎ）／２ …（２）
ｖ相についても、正側アーム電流実測値Ｉｖｐおよび負側アーム電流実測値Ｉｖｎを用いて、交流電流値Ｉａｃｖおよびレグ電流Ｉｃｏｍｖが算出され、ｗ相についても、正側アーム電流実測値Ｉｗｐおよび負側アーム電流実測値Ｉｗｎを用いて、交流電流値Ｉａｃｗおよびレグ電流Ｉｃｏｍｗが算出される。具体的には、以下の式（３）〜（６）で表される。

Ｉａｃｖ＝Ｉｖｐ−Ｉｖｎ …（３）
Ｉｃｏｍｖ＝（Ｉｖｐ＋Ｉｖｎ）／２ …（４）
Ｉａｃｗ＝Ｉｗｐ−Ｉｗｎ …（５）
Ｉｃｏｍｗ＝（Ｉｗｐ＋Ｉｗｎ）／２ …（６）
各相のレグ回路８ｕ，８ｖ，８ｗの正側の直流端子は正側直流端子Ｎｐとして共通に接続され、負側の直流端子は負側直流端子Ｎｎとして共通に接続されている。この構成から、各相のレグ電流Ｉｃｏｍｕ，Ｉｃｏｍｖ，Ｉｃｏｍｗを加算した電流値は、直流回路４の正側端子から流れ込み、負側端子を介して直流回路４に帰還する直流電流値Ｉｄｃとなる。したがって、直流電流値Ｉｄｃは、式（７）のように表される。

Ｉｄｃ＝Ｉｃｏｍｕ＋Ｉｃｏｍｖ＋Ｉｃｏｍｗ …（７）
レグ電流に含まれる直流電流成分は、各相で均等に分担するとセルの電流容量を均等にすることができる。このことを考慮すると、レグ電流と直流電流値の１／３との差分が、直流回路４に流れないが各相のレグ間に流れる循環電流の電流値として演算できる。具体的には、ｕ相、ｖ相、ｗ相の循環電流値Ｉｃｃｕ，Ｉｃｃｖ，Ｉｃｃｗは、それぞれ以下の式（８），（９），（１０）のように表される。

Ｉｃｃｕ＝Ｉｃｏｍｕ−Ｉｄｃ／３ …（８）
Ｉｃｃｖ＝Ｉｃｏｍｖ−Ｉｄｃ／３ …（９）
Ｉｃｃｗ＝Ｉｃｏｍｗ−Ｉｄｃ／３ …（１０）
（平均値演算器の動作）
平均値演算器２２は、各変換器セル１において検出された個々のキャパシタ電圧実測値Ｖｃｉから、種々のキャパシタ電圧平均値Ｖｃｉａｖを計算する。

具体的には、平均値演算器２２は、電力変換器６全体に含まれる全キャパシタの電圧平均値である全キャパシタ電圧平均値Ｖｃａｌｌを計算する。また、平均値演算器２２は、正側アーム１３ｕに含まれる各キャパシタの電圧平均値である正側キャパシタ電圧平均値Ｖｃｕｐと、負側アーム１４ｕに含まれる各キャパシタの電圧平均値である負側キャパシタ電圧平均値Ｖｃｕｎと、レグ回路８ｕ全体に含まれる全キャパシタの電圧平均値であるキャパシタ電圧平均値Ｖｃｕとを計算する。

平均値演算器２２は、正側アーム１３ｖにおける正側キャパシタ電圧平均値Ｖｃｖｐと、負側アーム１４ｖにおける負側キャパシタ電圧平均値Ｖｃｖｎと、レグ回路８ｖ全体におけるキャパシタ電圧平均値Ｖｃｖとを計算する。

平均値演算器２２は、正側アーム１３ｗにおける正側キャパシタ電圧平均値Ｖｃｗｐと、負側アーム１４ｗにおける負側キャパシタ電圧平均値Ｖｃｗｎと、レグ回路８ｗ全体におけるキャパシタ電圧平均値Ｖｃｗとを計算する。本明細書において、キャパシタ電圧平均値Ｖｃｉａｖは、上記の種々の平均値の総称として用いられる。

（交流制御部の詳細な動作）
図７は、アーム共通制御器２０における交流制御部３５の動作を説明するための図である。図７を参照して、交流制御部３５は、演算器２３、無効電力制御器２５、無効電流制御器２７、直流キャパシタ電圧制御器２９、および有効電流制御器３１を含む。交流制御部３５は、さらに、減算器２４，２６，２８，３０と、２相／３相変換器３２とを含む。

演算器２３は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、交流電流検出器１５で検出された交流回路２の各相の交流電流実測値と、電流演算器２１で算出された交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗとを受け取る。演算器２３は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと各相の交流電流実測値とに基づいて、無効電力値Ｐｒを計算する。さらに、演算器２３は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、算出された交流電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗとに基づいて、有効電流値Ｉａおよび無効電流値Ｉｒを計算する。

減算器２４は、与えられた無効電力指令値Ｐｒｒｅｆと、演算器２３で算出された無効電力値Ｐｒとの偏差ΔＰｒを計算する。無効電力指令値Ｐｒｒｅｆは固定値であってもよいし、何らかの演算によって得られる変動値であってもよい。

無効電力制御器２５は、減算器２４によって算出された偏差ΔＰｒが０となるように電力変換器６から出力される無効電流を制御するための無効電流指令値Ｉｒｒｅｆを生成する。無効電力制御器２５は、偏差ΔＰｒに対して比例演算および積分演算を行なうＰＩ制御器として構成されていてもよいし、さらに微分演算を行なうＰＩＤ制御器として構成されていてもよい。もしくは、無効電力制御器２５として、フィードバック制御に用いられる他の制御器の構成を用いてもよい。この結果、無効電力値Ｐｒが無効電力指令値Ｐｒｒｅｆに等しくなるようにフィードバック制御される。

減算器２６は、無効電流指令値Ｉｒｒｅｆと、演算器２３で算出された無効電流値Ｉｒとの偏差ΔＩｒを計算する。

無効電流制御器２７は、減算器２６によって算出された偏差ΔＩｒが０となるように電力変換器６から出力される無効電圧を制御するための無効電圧指令値Ｖｒｒｅｆを生成する。無効電流制御器２７は、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、無効電流値Ｉｒが無効電流指令値Ｉｒｒｅｆに等しくなるようにフィードバック制御される。

減算器２８は、全キャパシタ電圧平均値について与えられた指令値Ｖｃａｌｌｒｅｆと、全キャパシタ電圧平均値Ｖｃａｌｌとの偏差ΔＶｃａｌｌを計算する。上述したように、全キャパシタ電圧平均値Ｖｃａｌｌは、個々のセルのキャパシタ電圧実測値Ｖｃｉを電力変換装置全体で平均化したものである。指令値Ｖｃａｌｌｒｅｆは固定値であってもよいし、何らかの演算によって得られる変動値であってもよい。

直流キャパシタ電圧制御器２９は、減算器２８によって算出された偏差ΔＶｃａｌｌが０となるように電力変換器６から出力される有効電流を制御するための有効電流指令値Ｉａｒｅｆを生成する。直流キャパシタ電圧制御器２９は、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、全キャパシタ電圧平均値Ｖｃａｌｌが指令値Ｖｃａｌｌｒｅｆに等しくなるようにフィードバック制御される。

減算器３０は、有効電流指令値Ｉａｒｅｆと、演算器２３で算出された有効電流値Ｉａとの偏差ΔＩａを計算する。

有効電流制御器３１は、減算器３０によって算出された偏差ΔＩａが０となるように電力変換器６から出力される有効電圧を制御するための有効電圧指令値Ｖａｒｅｆを生成する。有効電流制御器３１は、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、有効電流値Ｉａが有効電流指令値Ｉａｒｅｆに等しくなるようにフィードバック制御される。

２相／３相変換器３２は、有効電圧指令値Ｖａｒｅｆおよび無効電圧指令値Ｖｒｒｅｆから座標変換によって、ｕ相の交流電圧指令値Ｖａｃｕｒｅｆ、ｖ相の交流電圧指令値Ｖａｃｖｒｅｆ、およびｗ相の交流電圧指令値Ｖａｃｗｒｅｆを生成する。２相／３相変換器３２による座標変換は、例えば、逆パーク（Park）変換と逆クラーク（Clarke）変換とによって実現することができる。もしくは、２相／３相変換器３２による座標変換は、逆パーク変換と空間ベクトル変換とによって実現することもできる。

なお、図７では、交流制御部３５が、無効電力制御器２５を含む構成について説明した。しかしながら、図８に示すように、交流制御部３５は、無効電力制御器２５の代わりに系統電圧制御器を含んでいてもよい。

図８は、系統電圧制御器１２１を説明するための図である。図８を参照して、減算器２４ａは、与えられた系統電圧指令値Ｖｓｒｅｆと、系統電圧値Ｖｓとの偏差ΔＶｓを計算する。系統電圧指令値Ｖｓｒｅｆは固定値であってもよいし、何らかの演算によって得られる変動値であってもよい。

系統電圧制御器１２１は、減算器２４ａによって算出された偏差ΔＶｓが０になるように電力変換器６から出力される無効電流を制御するための無効電流指令値Ｉｒｒｅｆを生成する。系統電圧制御器１２１は、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、系統電圧値Ｖｓが系統電圧指令値Ｖｓｒｅｆに等しくなるようにフィードバック制御される。

なお、系統電圧値Ｖｓは、演算器２３によって計算される。例えば、演算器２３は、交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗの二乗平均平方根を系統電圧値Ｖｓとして計算する。

詳細は後述するが、上記の偏差ΔＰｒ，ΔＩｒ，ΔＶｃａｌｌ，ΔＩａ，ΔＶｓは、各変換器セル１のスイッチング周波数を切り替える際の指標として用いられる。

（直流制御部の詳細な動作）
図９は、アーム共通制御器２０における直流制御部３６の動作を説明するための図である。図９（ａ）は、交流回路２から直流回路４に電力を供給する整流器として電力変換装置１００が動作する場合における機能ブロック図を示す。図９（ｂ）は、直流回路４から交流回路２に有効電力を供給するインバータとして電力変換装置１００が動作する場合における機能ブロック図を示す。直流送電線路の一端に設けられた電力変換装置１００は、図９（ａ）の構成の直流制御部３６を含み、直流送電線路の他端に設けられた電力変換装置１００は、図９（ｂ）の構成の直流制御部３６を含む。

図９（ａ）を参照して、整流器用の直流制御部３６は、減算器８０と、直流制御器８１とを含む。減算器８０は、与えられた直流端子電圧指令値と直流端子電圧値Ｖｄｃ（＝Ｖｄｃｐ−Ｖｄｃｎ）との偏差ΔＶｄｃを計算する。直流端子電圧値Ｖｄｃは、直流電圧検出器１１ａ，１１ｂによって検出された直流電圧実測値Ｖｄｃｐ，Ｖｄｃｎから求められる送電端電圧である。直流制御器８１は、偏差ΔＶｄｃが０になるように電力変換器６から出力される直流電圧を制御するための直流電圧指令値Ｖｄｃｒｅｆを生成する。例えば、直流制御器８１は、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、直流端子電圧値Ｖｄｃが直流端子電圧指令値に等しくなるようにフィードバック制御される。

図９（ｂ）を参照して、インバータ用の直流制御部３６は、演算器８２と、減算器８３，８５と、有効電力制御器８４と、直流電流制御器８６とを含む。

演算器８２は、各相の交流電圧実測値Ｖａｃｕ，Ｖａｃｖ，Ｖａｃｗと、交流電流検出器１５で検出された交流回路２の各相の交流電流実測値とを受け取る。演算器８２は、これらの電圧値および電流値に基づいて、有効電力値Ｐａを計算する。減算器８３は、与えられた有効電力指令値Ｐａｒｅｆと、算出された有効電力値Ｐａとの偏差ΔＰａを計算する。有効電力指令値Ｐａｒｅｆは固定値であってもよいし、何らかの演算によって得られる変動値であってもよい。

有効電力制御器８４は、減算器８３によって算出された偏差ΔＰａが０になるように電力変換器６から出力される直流電流を制御するための直流電流指令値Ｉｄｃｒｅｆを生成する。有効電力制御器８４は、例えば、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、有効電力値Ｐａが有効電力指令値Ｐａｒｅｆに等しくなるようにフィードバック制御される。

減算器８５は、直流電流指令値Ｉｄｃｒｅｆと直流電流値Ｉｄｃとの偏差ΔＩｄｃを計算する。上述したように、直流電流値Ｉｄｃは、各アーム電流実測値を用いて電流演算器２１によって計算される。

直流電流制御器８６は、減算器８５によって算出された偏差ΔＩｄｃが０になるように電力変換器６から出力される直流電圧を制御するための直流電圧指令値Ｖｄｃｒｅｆを生成する。直流電流制御器８６は、例えば、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、直流電流値Ｉｄｃが直流電流指令値Ｉｄｃｒｅｆに等しくなるようにフィードバック制御される。

詳細は後述するが、上記の偏差ΔＶｄｃ，ΔＰａ，ΔＩｄｃは、各変換器セル１のスイッチング周波数を切り替える際の指標として用いられる。

＜各相のアーム制御器の動作＞
各相のアーム制御器４０ｕ，４０ｖ，４０ｗの動作について説明する。以下では、ｕ相アーム制御器４０ｕの動作について代表的に説明する。ｖ相アーム制御器４０ｖおよびｗ相アーム制御器４０ｗの動作は、以下の説明のｕ相をｖ相およびｗ相にそれぞれ読み替えたものと同じである。

図１０は、ｕ相アーム制御器４０ｕの動作を示すブロック図である。図１０を参照して、ｕ相アーム制御器４０ｕは、正側指令生成器４１と、負側指令生成器４２と、相間バランス制御器４３と、正負バランス制御器４４と、循環電流制御器５１とを含む。ｕ相アーム制御器４０ｕは、さらに、加算器４５，４６，４７と、減算器４８，４９，５０とを含む。

加算器４５は、直流電圧指令値Ｖｄｃｒｅｆと、正側指令生成器４１によって交流電圧指令値Ｖａｃｕｒｅｆを−１倍した値とを加算する。これによって、ｕ相の正側アーム電圧指令値Ｖｕｐｒｅｆが生成される。

加算器４６は、直流電圧指令値Ｖｄｃｒｅｆと、負側指令生成器４２によって交流電圧指令値Ｖａｃｕｒｅｆを＋１倍した値とを加算する。これによって、ｕ相の負側アーム電圧指令値Ｖｕｎｒｅｆが生成される。

減算器４８は、全キャパシタ電圧平均値Ｖｃａｌｌとｕ相のキャパシタ電圧平均値Ｖｃｕとの偏差ΔＶｃｕを計算する。偏差ΔＶｃｕは、異なる相の間での各キャパシタの電圧ばらつき（すなわち、キャパシタ電圧ばらつき）を意味している。

相間バランス制御器４３は、減算器４８によって算出された偏差ΔＶｃｕに対して演算を施す。相間バランス制御器４３は、例えば、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、キャパシタ電圧平均値Ｖｃｕが全キャパシタ電圧平均値Ｖｃａｌｌに等しくなるようにフィードバック制御される。

減算器４９は、ｕ相の正側キャパシタ電圧平均値Ｖｃｕｐとｕ相の負側キャパシタ電圧平均値Ｖｃｕｎとの偏差ΔＶｃｕｐｎを計算する。偏差ΔＶｃｕｐｎは、正側アーム１３ｕと負側アーム１４ｕとの間での各キャパシタの電圧ばらつきを意味している。

正負バランス制御器４４は、減算器４９によって算出された偏差ΔＶｃｕｐｎに対して演算を施す。正負バランス制御器４４は、例えば、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、負側キャパシタ電圧平均値Ｖｃｕｎが正側キャパシタ電圧平均値Ｖｃｕｐに等しくなるようにフィードバック制御される。

加算器４７は、相間バランス制御器４３による演算結果と正負バランス制御器４４による演算結果とを加算することによって、ｕ相の循環電流指令値Ｉｃｃｕｒｅｆを生成する。

減算器５０は、循環電流指令値Ｉｃｃｕｒｅｆと循環電流値Ｉｃｃｕとの偏差を計算する。循環電流制御器５１は、減算器５０よって算出された偏差に対して演算を施すことにより、ｕ相の循環電圧指令値Ｖｃｃｕｒｅｆを生成する。循環電流制御器５１は、例えば、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。

通信装置５２は、正側アーム１３ｕを構成する各変換器セル１のセル個別制御器６１に対して、正側アーム電圧指令値Ｖｕｐｒｅｆ、循環電圧指令値Ｖｃｃｕｒｅｆ、および正側キャパシタ電圧平均値Ｖｃｕｐを送信する。通信装置５２は、さらに、負側アーム１４ｕを構成する各変換器セル１のセル個別制御器６１に対して、負側アーム電圧指令値Ｖｕｎｒｅｆ、循環電圧指令値Ｖｃｃｕｒｅｆ、および負側キャパシタ電圧平均値Ｖｃｕｎを送信する。

上記において、正側アーム電圧指令値Ｖｕｐｒｅｆおよび負側アーム電圧指令値Ｖｕｎｒｅｆの計算と、循環電圧指令値Ｖｃｃｕｒｅｆの計算とは互いに独立している。したがって、循環電圧指令値Ｖｃｃｕｒｅｆの計算周期は、正側アーム電圧指令値Ｖｕｐｒｅｆおよび負側アーム電圧指令値Ｖｕｎｒｅｆの計算周期よりも短くすることができる。この結果、交流回路２の交流電流および直流回路４の直流電流に比べて変化が速い循環電流の制御性を良くすることができる。

詳細は後述するが、上記の偏差ΔＶｃｕ，ΔＶｃｕｐｎは、各変換器セル１のスイッチング周波数を切り替える際の指標として用いられる。

＜セル個別制御器の動作＞
各変換器セル１に設けられたセル個別制御器６１の動作について説明する。以下では、正側アーム１３ｕ用のセル個別制御器６１の動作について代表的に説明する。負側アーム１４ｕ用のセル個別制御器６１の動作は、以下の説明の正側を負側に読み替えたものと同じである。ｖ相およびｗ相用のセル個別制御器６１の動作は、以下の説明のｕ相をｖ相またはｗ相と読み替えたものと同じである。

図１１は、正側アーム１３ｕ用のセル個別制御器６１の動作を示すブロック図である。図１１では、キャパシタ電圧実測値Ｖｃｉをデジタル値に変換するためのＡ／Ｄ変換器の図示が省略されている。さらに、図１１では、セル個別制御器６１と制御装置５との間での通信を行なう通信装置６２の図示が省略されている。

図１１を参照して、セル個別制御器６１は、キャパシタ電圧制御器６４、キャリア発生器６５、コンパレータ６７、減算器６３、および加算器６６を含む。

減算器６３は、キャパシタ電圧指令値としての正側キャパシタ電圧平均値Ｖｃｕｐと、キャパシタ電圧実測値Ｖｃｉとの間の偏差ΔＶｃｕｐを計算する。図１０で説明したように、正側キャパシタ電圧平均値Ｖｃｕｐは、対応するｕ相アーム制御器４０ｕから受信される。キャパシタ電圧実測値Ｖｃｉは、対応するセル主回路６０において検出される。なお、詳細は後述するが、偏差ΔＶｃｕｐは、各変換器セル１のスイッチング周波数を切り替える際の指標として用いられる。

キャパシタ電圧制御器６４は、減算器６３によって算出された偏差ΔＶｃｕｐに対して演算を施す。キャパシタ電圧制御器６４は、例えば、ＰＩ制御器、ＰＩＤ制御器、またはフィードバック制御に用いられる他の制御器として構成され得る。この結果、キャパシタ電圧実測値Ｖｃｉが正側キャパシタ電圧平均値Ｖｃｕｐに等しくなるようにフィードバック制御される。

加算器６６は、ｕ相の正側アーム電圧指令値Ｖｕｐｒｅｆとキャパシタ電圧制御器６４の出力とを加算することによって、最終的なｕ相の正側アーム電圧指令値Ｖｕｐｒｅｆ＊を生成する。

キャリア発生器６５は、位相シフトＰＷＭ（Pulse Width Modulation）制御で用いられるキャリア信号ＣＳを生成する。位相シフトＰＷＭ制御とは、正側アーム１３ｕを構成する複数の各変換器セル１に出力されるＰＷＭ信号のタイミングを相互にずらすものである。これによって、各変換器セル１の出力電圧の合成電圧に含まれる高調波成分を削減することができる。例えば、各変換器セル１に設けられたセル個別制御器６１は、制御装置５から受信した共通の基準位相θｉに基づいて、相互に位相のずれたキャリア信号ＣＳを生成する。例えば、キャリア信号ＣＳとして三角波が用いられる。

さらに、キャリア発生器６５は、生成したキャリア信号ＣＳを、循環電圧指令値Ｖｃｃｕｒｅｆに応じて変調する。そして、キャリア発生器６５は、変調後のキャリア信号を後段のコンパレータ６７に出力する。後段のコンパレータ６７において生成されるＰＷＭ信号（すなわち、ゲート制御信号Ｇａ，Ｇｂ）のパルス幅は、循環電圧指令値Ｖｃｃｕｒｅｆに応じて変化する。この結果、循環電流指令値Ｉｃｃｕｒｅｆと循環電流値Ｉｃｃｕとの偏差がより小さくなるように制御される。

コンパレータ６７は、正側アーム電圧指令値Ｖｕｐｒｅｆ＊と、循環電圧指令値Ｖｃｃｕｒｅｆに基づく変調後のキャリア信号ＣＳとを比較する。この比較結果に従って、コンパレータ６７は、セル主回路６０を構成するスイッチング素子１ａ，１ｂを制御するためのＰＷＭ変調信号としてのゲート制御信号Ｇａ，Ｇｂを生成する。ゲート制御信号Ｇａ，Ｇｂは、図２のスイッチング素子１ａ，１ｂの制御電極にそれぞれ供給される。この結果、セル主回路６０の出力電圧は、ｕ相の循環電流値Ｉｃｃｕに応じて制御される。

＜スイッチング周波数の切り替え＞
上述した偏差を用いて、各変換器セル１のスイッチング素子のスイッチング周波数を切り替える構成について説明する。以下の説明では、図７の偏差ΔＰｒ，ΔＩｒ，ΔＶｃａｌｌ，ΔＩａ、図８の偏差ΔＶｓ、図９の偏差ΔＶｄｃ，ΔＰａ，ΔＩｄｃ、図１０の偏差ΔＶｃｕ，ΔＶｃｕｐｎ、および図１１の偏差ΔＶｃｕｐを総称して偏差ΔＸとも記載する。

図１２は、実施の形態１に従う周波数切替部２００の動作を説明するための図である。具体的には、図１２（ａ）は、制御装置５に含まれる周波数切替部２００の機能を説明するためのブロック図である。図１２（ｂ）は、周波数切替信号が出力されるタイミングを説明するためのタイミングチャートである。周波数切替部２００の機能は、典型的には、制御装置５のＣＰＵ７４によって実現される。

図１２（ａ）を参照して、周波数切替部２００は、絶対値演算器１３１と、比較器１３２とを含む。絶対値演算器１３１は、偏差ΔＸの入力を受けると偏差ΔＸの絶対値（以下、単に偏差｜ΔＸ｜とも称する。）を算出し、比較器１３２へ出力する。なお、“｜｜”は、絶対値記号を表わしている。例えば、偏差ΔＸが、無効電流指令値Ｉｒｒｅｆと無効電流値Ｉｒとの偏差ΔＩｒである場合には、絶対値演算器１３１は、偏差ΔＩｒの絶対値｜ΔＩｒ｜を算出する。

比較器１３２は、閾値Ｔｈ１と、偏差｜ΔＸ｜とに基づいて、各変換器セル１のスイッチング素子のスイッチング周波数を切り替えるための周波数切替信号を出力する。図１２（ｂ）を参照して、波形３００は、偏差｜ΔＸ｜を示す波形である。時刻ｔ１到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満である。この場合、比較器１３２は、ローレベルの周波数切替信号（以下、「周波数切替信号Ｌ」とも称する。）を出力する。時刻ｔ１到達後、時刻ｔ２到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１以上である。この場合、比較器１３２は、ハイレベルの周波数切替信号（以下、「周波数切替信号Ｈ」とも称する。）を出力する。時刻ｔ２到達後の期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満である。この場合、比較器１３２は、周波数切替信号Ｌを出力する。

比較器１３２から出力された周波数切替信号は、図１１のキャリア発生器６５に入力される。キャリア発生器６５は、制御装置５から周波数切替信号Ｌの入力を受け付けている場合には、キャリア信号ＣＳの周波数（以下、「キャリア周波数」と称する。）を、電力変換器６を通常動作させる際に用いられる周波数Ｆ（例えば、１８０Ｈｚ）に設定する。これにより、各変換器セル１のスイッチング素子１ａ，１ｂは、周波数Ｆに設定されたキャリア周波数（すなわち、スイッチング周波数）に従ってスイッチング動作する。

一方、キャリア発生器６５は、制御装置５から周波数切替信号Ｈの入力を受け付けている場合には、キャリア周波数を、周波数Ｆよりも高い周波数ＦＨに設定する。周波数ＦＨは、周波数Ｆの数倍程度である。これにより、各変換器セル１のスイッチング素子１ａ，１ｂは、周波数ＦＨに設定されたキャリア周波数に従って、より高速にスイッチング動作する。

このように、偏差｜ΔＸ｜の大きさに応じて、キャリア周波数（すなわち、スイッチング周波数）を変更する理由について説明する。具体的には、偏差ΔＸ（例えば、偏差ΔＩｒ）の絶対値が閾値Ｔｈ１以上である場合には、電力変換器６からのフィードバック値（例えば、無効電流値Ｉｒ）が、電力変換器６に対する制御指令値（例えば、無効電流指令値Ｉｒｒｅｆ）に追随していないことを意味する。この場合、フィードバック値を制御指令値に早く収束させる必要がある。そのため、本実施の形態に係る制御装置５は、偏差｜ΔＸ｜が閾値Ｔｈ１以上である場合（すなわち、周波数切替信号Ｈが出力されている場合）には、高いスイッチング周波数（すなわち、周波数ＦＨ）で各変換器セル１のスイッチング素子１ａ，１ｂをスイッチング動作させる。

一方、偏差｜ΔＸ｜が閾値Ｔｈ１未満である場合には、電力変換器６からのフィードバック値が、電力変換器６に対する制御指令値に追随していることを意味する。このように、フィードバック値と制御指令値との偏差が小さい場合には、スイッチング周波数を高くして電力変換器６の応答性を高くする必要がない。また、電力変換器６の電力変換効率は、各変換器セル１のスイッチング素子１ａ，１ｂ等のスイッチング損失に依存し、スイッチング損失は、スイッチング周波数が高いほど大きくなる。そのため、本実施の形態に係る制御装置５は、偏差｜ΔＸ｜が閾値Ｔｈ１未満である場合（すなわち、周波数切替信号Ｌが出力されている場合）には、低いスイッチング周波数（すなわち、周波数Ｆ）で各変換器セル１のスイッチング素子１ａ，１ｂをスイッチング動作させて、スイッチング損失を低減する。

図１２の例の場合、時刻ｔ１到達前までの期間ではスイッチング周波数は周波数Ｆであり、時刻ｔ１到達後から時刻ｔ２到達前までの期間では、スイッチング周波数は周波数ＦＨであり、時刻ｔ２到達後の期間では、スイッチング周波数は周波数Ｆとなる。

まとめると、制御装置５は、電力変換器６に対する制御指令値と、電力変換器６からのフィードバック値との偏差｜ΔＸ｜を算出する。偏差｜ΔＸ｜が閾値Ｔｈ１以上となった場合、制御装置５は、スイッチング素子１ａ，１ｂのスイッチング周波数を増大させる（例えば、周波数切替信号Ｈを出力することで周波数Ｆを周波数ＦＨに変更する）制御を実行する。そして、スイッチング素子１ａ，１ｂのスイッチング周波数を増大させる制御が実行された後、偏差｜ΔＸ｜が閾値Ｔｈ１未満となった場合に、制御装置５は、増大させたスイッチング周波数を低下させる（例えば、周波数切替信号Ｌを出力することで周波数ＦＨを周波数Ｆに変更する）制御を実行する。

なお、上記では、制御指令値、フィードバック値、および偏差ΔＸが、ぞれぞれ無効電流指令値Ｉｒｒｅｆ、無効電流値Ｉｒ、および偏差ΔＩｒである場合を例示した。図７の交流制御部３５に関する制御指令値、フィードバック値、および偏差ΔＸの他の組み合わせは、次の通りである。偏差ΔＸが偏差ΔＰｒである場合、制御指令値およびフィードバック値は、それぞれ無効電力指令値Ｐｒｒｅｆおよび無効電力値Ｐｒである。偏差ΔＸが偏差ΔＶｃａｌｌである場合、制御指令値およびフィードバック値は、それぞれ指令値Ｖｃａｌｌｒｅｆおよび全キャパシタ電圧平均値Ｖｃａｌｌである。偏差ΔＸが偏差ΔＩａである場合、制御指令値およびフィードバック値は、それぞれ有効電流指令値Ｉａｒｅｆおよび有効電流値Ｉａである。偏差ΔＸが偏差ΔＶｓである場合、制御指令値およびフィードバック値は、それぞれ系統電圧指令値Ｖｓｒｅｆおよび系統電圧値Ｖｓである。

図９の直流制御部３６に関する制御指令値、フィードバック値、および偏差ΔＸの組み合わせは次の通りである。偏差ΔＸが偏差ΔＶｄｃである場合、制御指令値およびフィードバック値は、それぞれ直流端子電圧指令値および直流端子電圧値Ｖｄｃである。偏差ΔＸが偏差ΔＰａである場合、制御指令値およびフィードバック値は、それぞれ有効電力指令値Ｐａｒｅｆおよび有効電力値Ｐａである。偏差ΔＸが偏差ΔＩｄｃである場合、制御指令値およびフィードバック値は、それぞれ直流電流指令値Ｉｄｃｒｅｆおよび直流電流値Ｉｄｃである。

図１０のｕ相アーム制御器４０ｕに関する制御指令値、フィードバック値、および偏差ΔＸの組み合わせは次の通りである。偏差ΔＸが偏差ΔＶｃｕである場合、制御指令値およびフィードバック値は、それぞれ、相間バランス指令値としての全キャパシタ電圧平均値Ｖｃａｌｌおよびキャパシタ電圧平均値Ｖｃｕである。偏差ΔＸが偏差ΔＶｃｕｐｎである場合、制御指令値およびフィードバック値は、それぞれ、正負バランス指令値としての正側キャパシタ電圧平均値Ｖｃｕｐおよび負側キャパシタ電圧平均値Ｖｃｕｎである。

図１１のセル個別制御器６１に関して、偏差ΔＸが偏差ΔＶｃｕｐである場合、制御指令値およびフィードバック値は、それぞれキャパシタ電圧指令値としての正側キャパシタ電圧平均値Ｖｃｕｐおよびキャパシタ電圧実測値Ｖｃｉである。

図１２の構成によると、フィードバック値が制御指令値に追随しておらず、電力変換器６の応答性を高める必要があるタイミングで、各変換器セル１のスイッチング素子のスイッチング周波数を増大させることができる。その後、フィードバック値が制御指令値に追随するようになった場合には、各変換器セル１のスイッチング素子のスイッチング周波数を低下させて、スイッチング損失を低減することができる。

（変形例１）
図１２の例では、偏差｜ΔＸ｜が閾値Ｔｈ１付近で振動する場合に、チャタリングが発生する可能性がある。そこで、変形例１では、図１２の比較器１３２に不感帯機能を追加した構成について説明する。

図１３は、実施の形態１の変形例１に従う周波数切替部２００Ａの動作を説明するための図である。具体的には、図１３（ａ）は、周波数切替部２００Ａの機能を説明するためのブロック図である。図１３（ｂ）は、周波数切替信号が出力されるタイミングを説明するためのタイミングチャートである。

図１３（ａ）を参照して、周波数切替部２００Ａは、絶対値演算器１３１と、比較器１４１とを含む。周波数切替部２００Ａは、周波数切替部２００の比較器１３２を、不感帯機能付きの比較器１４１に置き換えたものに相当する。

比較器１４１は、閾値Ｔｈ１と、閾値Ｔｈ２（ただし、Ｔｈ２＜Ｔｈ１）と、偏差｜ΔＸ｜とに基づいて、各変換器セル１のスイッチング素子のスイッチング周波数を切り替えるための周波数切替信号を出力する。なお、閾値Ｔｈ１から閾値Ｔｈ２までの幅ｄが不感帯に相当する。

図１３（ｂ）を参照して、波形３１０は、偏差｜ΔＸ｜を示す波形である。時刻ｔ１ａ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満である。この期間において、比較器１４１は、周波数切替信号Ｌを出力する。時刻ｔ１ａ到達後から時刻ｔ２ａ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１以上である。時刻ｔ２ａ到達後から時刻ｔ３ａ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満かつ閾値Ｔｈ２以上である。時刻ｔ３ａ到達後から時刻ｔ４ａ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１以上である。ここで、時刻ｔ１ａ到達後から時刻ｔ４ａ到達前までの期間において、比較器１４１は、周波数切替信号Ｈを出力する。時刻ｔ４ａ到達後の期間では、偏差｜ΔＸ｜は閾値Ｔｈ２未満である。この期間において、比較器１４１は、周波数切替信号Ｌを出力する。

このように、偏差｜ΔＸ｜が閾値Ｔｈ１以上となり周波数切替信号Ｈが出力された場合には、偏差｜ΔＸ｜が閾値Ｔｈ２以上である限り、比較器１４１は、周波数切替信号Ｈの出力を維持する。そのため、スイッチング素子１ａ，１ｂのスイッチング周波数は変化しない。そして、偏差｜ΔＸ｜が閾値Ｔｈ２未満になると、比較器１４１は、周波数切替信号Ｌを出力する。

したがって、図１３の場合、時刻ｔ１ａ到達前までの期間ではスイッチング周波数は周波数Ｆであり、時刻ｔ１ａ到達後から時刻ｔ４ａ到達前までの期間では、スイッチング周波数は周波数ＦＨであり、時刻ｔ４ａ到達後の期間では、スイッチング周波数は周波数Ｆとなる。

まとめると、偏差｜ΔＸ｜が閾値Ｔｈ１以上となった場合、制御装置５は、スイッチング素子１ａ，１ｂのスイッチング周波数を増大させる（例えば、周波数Ｆを周波数ＦＨに変更する）制御を実行する。そして、スイッチング素子１ａ，１ｂのスイッチング周波数を増大させる制御が実行された後、偏差｜ΔＸ｜が閾値Ｔｈ１よりも小さい閾値Ｔｈ２未満となった場合に、制御装置５は、増大させたスイッチング周波数を低下させる（例えば、周波数ＦＨを周波数Ｆに変更する）制御を実行する。

図１３の構成によると、図１２の構成の利点に加えて、スイッチング周波数のチャタリング発生を防止することができる。

（変形例２）
変形例２では、チャタリングの発生を防止するための他の構成について説明する。

図１４は、実施の形態１の変形例２に従う周波数切替部２００Ｂの動作を説明するための図である。具体的には、図１４（ａ）は、周波数切替部２００Ｂの機能を説明するためのブロック図である。図１４（ｂ）は、周波数切替信号が出力されるタイミングを説明するためのタイミングチャートの一例である。図１４（ｃ）は、周波数切替信号が出力されるタイミングを説明するためのタイミングチャートの他の例である。

図１４（ａ）を参照して、周波数切替部２００Ｂは、絶対値演算器１３１と、比較器１５１とを含む。周波数切替部２００Ｂは、周波数切替部２００の比較器１３２を、タイマー機能付きの比較器１５１に置き換えたものに相当する。

比較器１５１は、閾値Ｔｈ１と、偏差｜ΔＸ｜とに基づいて、各変換器セル１のスイッチング素子のスイッチング周波数を切り替えるための周波数切替信号を出力する。

図１４（ｂ）を参照して、波形３２０は、偏差｜ΔＸ｜を示す波形である。時刻ｔ１ｂ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満である。この期間において、比較器１５１は、周波数切替信号Ｌを出力する。時刻ｔ１ｂ到達後から時刻ｔ２ｂ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１以上である。

比較器１５１は、周波数切替信号Ｈを出力してからタイマー時間Ｔが経過するまでの期間（図１４の例では、時刻ｔ１ｂから時刻ｔ４ｂまでの時間）において、周波数切替信号Ｈの出力を維持する。そのため、時刻ｔ２ｂ到達後から時刻ｔ３ｂ到達前までの期間では偏差｜ΔＸ｜は閾値Ｔｈ１未満となっているが、比較器１５１は周波数切替信号Ｈの出力を維持する。そして、タイマー時間Ｔが経過する前の時刻ｔ３ｂ到達後から時刻ｔ５ｂ到達前までの期間において、偏差｜ΔＸ｜は閾値Ｔｈ１以上となっている。そのため、比較器１５１は、時刻ｔ３ｂ到達後から時刻ｔ５ｂ到達前までの期間においても、周波数切替信号Ｈの出力を継続する。結果として、時刻ｔ１ｂ到達後から時刻ｔ５ｂ到達前までの期間において、比較器１５１は、周波数切替信号Ｈを出力する。

そして、タイマー時間Ｔが経過した後の時刻ｔ５ｂに到達すると、偏差｜ΔＸ｜は閾値Ｔｈ１未満となる。そのため、時刻ｔ５ｂ到達後の期間において、比較器１５１は、周波数切替信号Ｌを出力する。

このように、偏差｜ΔＸ｜が閾値Ｔｈ１以上となり周波数切替信号Ｈが出力された場合には、タイマー時間Ｔが経過するまでは、偏差｜ΔＸ｜が閾値Ｔｈ１未満となった場合であっても、比較器１５１は、周波数切替信号Ｈの出力を維持する。そのため、スイッチング素子１ａ，１ｂのスイッチング周波数は変化しない。そして、タイマー時間Ｔが経過した後に偏差｜ΔＸ｜が閾値Ｔｈ１未満になると、比較器１５１は、周波数切替信号Ｌを出力する。

図１４（ｂ）の場合、時刻ｔ１ｂ到達前までの期間ではスイッチング周波数は周波数Ｆであり、時刻ｔ１ｂ到達後から時刻ｔ５ｂ到達前までの期間では、スイッチング周波数は周波数ＦＨであり、時刻ｔ５ｂ到達後の期間では、スイッチング周波数は周波数Ｆとなる。

まとめると、偏差｜ΔＸ｜が閾値Ｔｈ１以上となってからタイマー時間Ｔが経過するまでは、制御装置５は、スイッチング素子１ａ，１ｂのスイッチング周波数を増大させる（例えば、周波数Ｆを周波数ＦＨに変更する）制御を実行する。閾値Ｔｈ１以上となってからタイマー時間Ｔの経過後に、偏差｜ΔＸ｜が閾値Ｔｈ１未満となった場合に、制御装置５は、増大させたスイッチング周波数を低下させる（例えば、周波数ＦＨを周波数Ｆに変更する）制御を実行する。

また、比較器１５１は、図１４（ｃ）のようにタイマー時間Ｔがリセットされる構成であってもよい。具体的には、図１４（ｃ）を参照して、波形３３０は、偏差｜ΔＸ｜を示す波形である。時刻ｔ１ｃ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満である。この期間において、比較器１５１は、周波数切替信号Ｌを出力する。時刻ｔ１ｃ到達後から時刻ｔ２ｃ到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１以上である。

比較器１５１は、周波数切替信号Ｈを出力してからタイマー時間Ｔが経過するまでの期間（図１４（ｃ）の例では、時刻ｔ１ｃから時刻ｔ４ｃまでの時間）において、周波数切替信号Ｈの出力を維持する。そのため、時刻ｔ２ｃ到達後から時刻ｔ３ｃ到達前までの期間では偏差｜ΔＸ｜は閾値Ｔｈ１未満となっているが、比較器１５１は周波数切替信号Ｈの出力を維持する。

そして、タイマー時間Ｔが経過する時刻ｔ４ｃよりも前の時刻ｔ３ｃにおいて、偏差｜ΔＸ｜は閾値Ｔｈ１以上となっている。すなわち、偏差｜ΔＸ｜は、時刻ｔ２ｃにおいて閾値Ｔｈ１未満になった後、時刻ｔ３ｃにおいて再度閾値Ｔｈ１以上となっている。そのため、前のタイマー時間Ｔがリセットされ、比較器１５１は、時刻ｔ３ｃ到達後からタイマー時間Ｔが経過する前までの期間（図１４（ｃ）の例では、時刻ｔ３ｃから時刻ｔ６ｃまでの期間）において、周波数切替信号Ｈの出力を維持する。このように、時刻ｔ５ｃ以降においては、偏差｜ΔＸ｜は閾値Ｔｈ１未満であるが、比較器１５１は、時刻ｔ５ｃ到達後から時刻ｔ６ｃ到達前までの期間では、周波数切替信号Ｈの出力を継続する。そして、タイマー時間Ｔが経過する時刻ｔ６ｃにおいては、偏差｜ΔＸ｜は閾値Ｔｈ１未満であるため、比較器１５１は、周波数切替信号Ｌを出力する。

図１４（ｃ）の場合、時刻ｔ１ｃ到達前までの期間ではスイッチング周波数は周波数Ｆであり、時刻ｔ１ｃ到達後から時刻ｔ６ｃ到達前までの期間では、スイッチング周波数は周波数ＦＨであり、時刻ｔ６ｃ到達後の期間では、スイッチング周波数は周波数Ｆとなる。

まとめると、偏差｜ΔＸ｜が閾値Ｔｈ１以上となってからタイマー時間Ｔが経過するまでは、制御装置５は、スイッチング素子１ａ，１ｂのスイッチング周波数を増大させる（例えば、周波数Ｆを周波数ＦＨに変更する）制御を実行する。また、偏差｜ΔＸ｜が閾値Ｔｈ１以上になってからタイマー時間Ｔが経過したとき（例えば、時刻ｔ６ｃに到達したとき）に偏差｜ΔＸ｜が閾値Ｔｈ１未満である場合、制御装置５は、増大させたスイッチング素子のスイッチング周波数を低下させる（例えば、周波数ＦＨを周波数Ｆに変更する）制御を実行する。

図１４の構成によると、図１２の構成の利点に加えて、スイッチング周波数のチャタリング発生を防止することができる。

（変形例３）
上記では、キャリア発生器６５は、周波数切替信号Ｌの入力を受け付けている場合には、キャリア周波数（すなわち、スイッチング周波数）を周波数Ｆに設定し、周波数切替信号Ｈの入力を受け付けている場合には、スイッチング周波数を周波数ＦＨに設定する構成について説明した。変形例３では、スイッチング周波数の増大方式の変形例について説明する。

図１５は、実施の形態１の変形例３に従うスイッチング周波数の増大方式を説明するための図である。図１５（ａ）は、スイッチング周波数の増大方式の一例を示す図である。図１５（ｂ）は、スイッチング周波数の増大方式の他の例を示す図である。

図１５（ａ）および図１５（ｂ）の例の場合、図１２の例と同様に、時刻ｔ１到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満であるため、比較器１３２は、周波数切替信号Ｌを出力する。時刻ｔ１到達後から時刻ｔ２到達前までの期間では、偏差｜ΔＸ｜は閾値Ｔｈ１以上であるため、比較器１３２は周波数切替信号Ｈを出力する。時刻ｔ２到達後の期間では、偏差｜ΔＸ｜は閾値Ｔｈ１未満であるため、比較器１３２は周波数切替信号Ｌを出力する。

図１５（ａ）を参照して、キャリア発生器６５は、時刻ｔ１到達時に周波数切替信号Ｈの入力を受け付けると、キャリア周波数を、現時点の周波数Ｆから１段階増大した周波数Ｆ１に設定する。さらに、キャリア発生器６５は、時刻ｔ１到達後から周波数切替信号Ｈの入力を継続して受け付けている場合、時刻ｔ１到達時から一定期間（例えば、時間Ｔｘ）経過後に、キャリア周波数を、現時点の周波数Ｆ１からさらに１段階増大した周波数Ｆ２に設定する。そして、キャリア発生器６５は、時刻ｔ２到達時に周波数切替信号Ｌの入力を受け付けると、キャリア周波数を、現在の周波数Ｆ２から増大前の周波数Ｆに戻す。このように、キャリア発生器６５は、制御装置５からの周波数切替信号Ｈに従って、スイッチング周波数を段階的に増大させてもよい。

他の例として、図１５（ｂ）を参照して、キャリア発生器６５は、時刻ｔ１到達時に周波数切替信号Ｈの入力を受け付けると、キャリア周波数を、現時点の周波数Ｆから連続的に増大していく。図１５（ｂ）の例では、キャリア発生器６５は、時刻ｔ１到達後から時刻ｔ２到達前までの期間において周波数切替信号Ｈの入力を受け付けている。そのため、この期間において、キャリア発生器６５は、キャリア周波数を連続的に増大していく。そして、キャリア発生器６５は、時刻ｔ２到達時に周波数切替信号Ｌの入力を受け付けると、キャリア周波数を、現在の周波数から増大前の周波数Ｆに戻す。このように、キャリア発生器６５は、制御装置５からの周波数切替信号Ｈに従って、スイッチング周波数を連続的に増大させてもよい。

なお、キャリア周波数に上限値を設けてもよい。この場合、キャリア発生器６５は、上限値に到達するまではキャリア周波数を連続的に増大し、上限値到達後はキャリア周波数を上限値で維持する。また、図１５（ｂ）では、スイッチング周波数は、直線的に増大する構成について説明したが、曲線的に増大する構成であってもよい。

このように、制御装置５は、キャリア発生器６５に周波数切替信号Ｈを出力することによって、スイッチング素子１ａ，１ｂのスイッチング周波数を段階的または連続的に増大させる構成であってもよい。

実施の形態２．
上述の実施の形態１では、各種の偏差ΔＸに着目して、スイッチング周波数を増大させる構成について説明した。実施の形態２では、上述した制御指令値を用いて、各変換器セル１のスイッチング素子のスイッチング周波数を切り替える構成について説明する。以下の説明では、図７の無効電力指令値Ｐｒｒｅｆ、無効電流指令値Ｉｒｒｅｆ、指令値Ｖｃａｌｌｒｅｆ、有効電流指令値Ｉａｒｅｆ、図８の系統電圧指令値Ｖｓｒｅｆ、図９の直流端子電圧指令値、有効電力指令値Ｐａｒｅｆ、直流電流指令値Ｉｄｃｒｅｆ、図１０の全キャパシタ電圧平均値Ｖｃａｌｌ、正側キャパシタ電圧平均値Ｖｃｕｐ、および図１１の正側キャパシタ電圧平均値Ｖｃｕｐを総称して制御指令値ＳＸと記載する。

図１６は、実施の形態２に従う周波数切替部２１０の動作を説明するための図である。具体的には、図１６（ａ）は、制御装置５に含まれる周波数切替部２１０の機能を説明するためのブロック図である。図１６（ｂ）は、切替信号が出力されるタイミングを説明するためのタイミングチャートである。

図１６（ａ）を参照して、周波数切替部２１０は、変化率演算器１６１と、比較器１６２とを含む。変化率演算器１６１は、制御指令値ＳＸの入力を受け付けると、単位時間（例えば、図１６（ｂ）の単位時間Ｔａ）当たりの制御指令値ＳＸの変化率Ｒを算出し、比較器１６２へ出力する。

比較器１６２は、基準変化率Ｒｘと、変化率Ｒとに基づいて、各変換器セル１のスイッチング素子のスイッチング周波数を切り替えるための周波数切替信号を出力する。図１６（ｂ）を参照して、波形３４０は、制御指令値ＳＸを示す波形である。比較器１６２は、時刻ｔｄ１到達前の期間では、変化率Ｒが基準変化率Ｒｘ未満であると判断している。そのため、この期間において、比較器１６２は周波数切替信号Ｌを出力する。続いて、比較器１６２は、時刻ｔｄ１到達時において、変化率Ｒが基準変化率Ｒｘ以上であると判断すると、周波数切替信号Ｈを出力する。

比較器１６２から出力された周波数切替信号は、図１１のキャリア発生器６５に入力される。キャリア発生器６５は、周波数切替信号Ｌの入力を受け付けている場合には、キャリア周波数を周波数Ｆに設定する。キャリア発生器６５は、周波数切替信号Ｈの入力を受け付けている場合には、キャリア周波数を、周波数Ｆよりも高い周波数ＦＨに設定する。なお、実施の形態１の変形例３で説明したように、キャリア発生器６５は、制御装置５からの周波数切替信号Ｈに従って、キャリア周波数を段階的または連続的に増大させてもよい。

また、比較器１６２の出力は、実施の形態１で説明した偏差｜ΔＸ｜に基づいて、周波数切替信号Ｈから周波数切替信号Ｌに変更される。例えば、図１２の構成に従う場合、比較器１６２は、偏差｜ΔＸ｜が閾値Ｔｈ１未満であると判断したときに周波数切替信号Ｌを出力する。

実施の形態２によると、制御装置５は、電力変換器６に対する制御指令値の変化率Ｒが基準変化率Ｒｘ以上になった場合に、スイッチング素子１ａ，１ｂのスイッチング周波数を増大させる制御を実行する。したがって、制御指令値が急峻に変化すると直ちにスイッチング周波数が増大されるため、より早くスイッチング周波数を増大させることができる。

その他の実施の形態．
（１）上述した実施の形態１において、偏差｜ΔＸ｜が閾値Ｔｈ１以上になり、スイッチング周波数を周波数Ｆから周波数ＦＨに増大させた後、偏差｜ΔＸ｜が閾値Ｔｈ１未満になった場合に周波数ＦＨから周波数Ｆに戻す構成について説明したが、当該構成に限られない。例えば、偏差｜ΔＸ｜が閾値Ｔｈ１未満になった場合に、周波数ＦＨから周波数を低下させる構成であればよく、全く同一の周波数Ｆに戻さなくてもよい。

（２）上述した実施の形態１では、各種の偏差ΔＸのいずれか１つを用いて、スイッチング周波数を変更する構成について説明したが、当該構成に限られない。複数の偏差ΔＸのそれぞれに対応する複数の周波数切替部２００を設け、各周波数切替部２００の出力の組み合わせに基づいて、最終的な周波数切替信号が出力される構成であってもよい。例えば、複数の偏差ΔＸの少なくとも１つに対応する周波数切替部２００が周波数切替信号Ｈを出力した場合に、最終的な周波数切替信号Ｈがキャリア発生器６５に入力されるような構成であってもよい。あるいは、複数の偏差ΔＸのうちの第１偏差（例えば、偏差ΔＩｒ）に対応する周波数切替部２００が周波数切替信号Ｈを出力し、第２偏差（例えば、偏差ΔＶｓ）に対応する周波数切替部２００が周波数切替信号Ｈを出力した場合に、最終的な周波数切替信号Ｈがキャリア発生器６５に入力されるような構成であってもよい。

同様に、上述した実施の形態２についても、複数の制御指令値ＳＸのそれぞれに対応する複数の周波数切替部２１０を設け、各周波数切替部２１０の出力の組み合わせに基づいて、最終的な周波数切替信号が出力される構成であってもよい。

（３）上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 変換器セル、１ａ，１ｂ，１ｆ，１ｇ スイッチング素子、１ｃ，１ｄ，１ｈ，１ｉ ダイオード、１ｅ キャパシタ、１ｎ，１ｐ 入出力端子、２ 交流回路、３ 変圧器、４ 直流回路、５ 制御装置、６ 電力変換器、７ａ，７ｂ リアクトル、８ｕ，８ｖ，８ｗ レグ回路、９ａ，９ｂ アーム電流検出器、１０ 交流電圧検出器、１１ａ，１１ｂ 直流電圧検出器、１３ｕ，１３ｖ，１３ｗ 正側アーム、１４ｕ，１４ｖ，１４ｗ 負側アーム、１５ 交流電流検出器、２０ アーム共通制御器、２１ 電流演算器、２２ 平均値演算器、２３，８２ 演算器、２５ 無効電力制御器、２７ 無効電流制御器、２９ 直流キャパシタ電圧制御器、３１ 有効電流制御器、３２ ２相／３相変換器、３５ 交流制御部、３６ 直流制御部、４０ｕ，４０ｖ，４０ｗ アーム制御器、４１ 正側指令生成器、４２ 負側指令生成器、４３ 相間バランス制御器、４４ 正負バランス制御器、５１ 循環電流制御器、５２，６２ 通信装置、６０Ｆ，６０Ｈ，６０Ｈｙｂ セル主回路、６１ セル個別制御器、６４ キャパシタ電圧制御器、６５ キャリア発生器、６７ コンパレータ、７０ 入力変換器、７１ サンプルホールド回路、７２ マルチプレクサ、７３ Ａ／Ｄ変換器、７４ ＣＰＵ、７５ ＲＡＭ、７６ ＲＯＭ、７７ 入出力インターフェイス、７８ 補助記憶装置、７９ バス、８１ 直流制御器、８４ 有効電力制御器、８６ 直流電流制御器、１００ 電力変換装置、１２１ 系統電圧制御器、１３１ 絶対値演算器、１３２，１４１，１５１，１６２ 比較器、１６１ 変化率演算器、２００，２００Ａ，２００Ｂ，２１０ 周波数切替部。

Claims (8)

1. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記制御指令値は、前記自励式電力変換器から出力される無効電流に対する無効電流指令値であり、
   前記フィードバック値は、前記交流回路における交流電流および交流電圧に基づいて算出される無効電流値である、電力変換装置。
2. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記制御指令値は、前記自励式電力変換器から出力される有効電流に対する有効電流指令値であり、
   前記フィードバック値は、前記交流回路における交流電流および交流電圧に基づいて算出される有効電流値である、電力変換装置。
3. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記制御指令値は、前記交流回路の系統電圧に対する系統電圧指令値であり、
   前記フィードバック値は、前記交流回路の系統電圧値である、電力変換装置。
4. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記自励式電力変換器は、複数のレグ回路を含み、
   各前記レグ回路は、互いにカスケード接続された複数の変換器セルを含み、各前記変換器セルは、キャパシタと前記スイッチング素子とを含み、
   前記制御指令値は、前記キャパシタの電圧に対する指令値であり、
   前記フィードバック値は、前記キャパシタにおいて検出されたキャパシタ電圧実測値である、電力変換装置。
5. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記制御指令値は、前記自励式電力変換器から出力される無効電力に対する無効電力指令値であり、
   前記フィードバック値は、前記交流回路における交流電流および交流電圧に基づいて算出される無効電力値である、電力変換装置。
6. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記自励式電力変換器は、複数のレグ回路を含み、
   各前記レグ回路は、互いにカスケード接続された複数の変換器セルを含み、各前記変換器セルは、キャパシタと前記スイッチング素子とを含み、
   前記制御指令値は、前記自励式電力変換器に含まれる全キャパシタの電圧平均値について与えられた指令値であり、
   前記フィードバック値は、前記全キャパシタの電圧平均値である、電力変換装置。
7. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記自励式電力変換器は、複数のレグ回路を含み、
   各前記レグ回路は、互いにカスケード接続された複数の変換器セルを含み、各前記変換器セルは、キャパシタと前記スイッチング素子とを含み、
   前記制御指令値は、前記自励式電力変換器に含まれる全キャパシタの電圧平均値であり、
   前記フィードバック値は、前記レグ回路に含まれる全キャパシタの電圧平均値である、電力変換装置。
8. 交流回路と直流回路との間で電力変換を行なう自励式電力変換器と、
   前記自励式電力変換器に含まれるスイッチング素子のスイッチング動作を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式電力変換器に対する制御指令値と、前記自励式電力変換器からのフィードバック値との偏差を算出し、
   前記偏差が第１閾値以上になった場合に、前記スイッチング素子のスイッチング周波数を増大させる第１制御を実行し、
   前記自励式電力変換器は、複数のレグ回路を含み、
   各前記レグ回路は、互いにカスケード接続された複数の変換器セルを含み、各前記変換器セルは、キャパシタと前記スイッチング素子とを含み、
   前記制御指令値は、前記レグ回路の正側アームに含まれる各キャパシタの電圧平均値であり、
   前記フィードバック値は、前記レグ回路の負側アームに含まれる各キャパシタの電圧平均値である、電力変換装置。

Images