JP6925819B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP6925819B2 JP6925819B2 JP2017027572A JP2017027572A JP6925819B2 JP 6925819 B2 JP6925819 B2 JP 6925819B2 JP 2017027572 A JP2017027572 A JP 2017027572A JP 2017027572 A JP2017027572 A JP 2017027572A JP 6925819 B2 JP6925819 B2 JP 6925819B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- oxygen
- transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 299
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 229910052760 oxygen Inorganic materials 0.000 claims description 179
- 239000001301 oxygen Substances 0.000 claims description 179
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 171
- 230000006870 function Effects 0.000 claims description 154
- 238000000034 method Methods 0.000 claims description 118
- 238000012545 processing Methods 0.000 claims description 65
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 29
- 238000004544 sputter deposition Methods 0.000 claims description 28
- 239000012298 atmosphere Substances 0.000 claims description 25
- 238000009832 plasma treatment Methods 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims description 14
- 230000036961 partial effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 599
- 239000010408 film Substances 0.000 description 477
- 239000000758 substrate Substances 0.000 description 132
- 229910044991 metal oxide Inorganic materials 0.000 description 127
- 150000004706 metal oxides Chemical class 0.000 description 117
- 239000004973 liquid crystal related substance Substances 0.000 description 67
- 239000011701 zinc Substances 0.000 description 62
- 239000000463 material Substances 0.000 description 42
- 239000007789 gas Substances 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 31
- 239000001257 hydrogen Substances 0.000 description 31
- 229910052739 hydrogen Inorganic materials 0.000 description 31
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 28
- 230000008569 process Effects 0.000 description 28
- 229910052814 silicon oxide Inorganic materials 0.000 description 27
- 229910052581 Si3N4 Inorganic materials 0.000 description 26
- 206010021143 Hypoxia Diseases 0.000 description 25
- -1 hafnium aluminate Chemical class 0.000 description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 24
- 238000004891 communication Methods 0.000 description 23
- 238000005401 electroluminescence Methods 0.000 description 23
- 230000002829 reductive effect Effects 0.000 description 23
- 238000003860 storage Methods 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 239000004020 conductor Substances 0.000 description 21
- 238000013528 artificial neural network Methods 0.000 description 18
- 230000001965 increasing effect Effects 0.000 description 18
- 229910052738 indium Inorganic materials 0.000 description 18
- 210000002569 neuron Anatomy 0.000 description 18
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 17
- 238000009413 insulation Methods 0.000 description 16
- 239000000203 mixture Substances 0.000 description 15
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 14
- 239000013078 crystal Substances 0.000 description 14
- 229910000449 hafnium oxide Inorganic materials 0.000 description 14
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Chemical group 0.000 description 13
- 239000010409 thin film Substances 0.000 description 13
- 125000004429 atom Chemical group 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 12
- 230000005669 field effect Effects 0.000 description 12
- 229910052733 gallium Inorganic materials 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 229910001868 water Inorganic materials 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- 238000012937 correction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 229910052735 hafnium Inorganic materials 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000002096 quantum dot Substances 0.000 description 8
- 229910052725 zinc Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 7
- 229910052786 argon Inorganic materials 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000011733 molybdenum Substances 0.000 description 7
- 239000002070 nanowire Substances 0.000 description 7
- 238000005477 sputtering target Methods 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 6
- 230000009471 action Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 229910001882 dioxygen Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 239000003086 colorant Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 230000005685 electric field effect Effects 0.000 description 4
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 210000004027 cell Anatomy 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 210000003128 head Anatomy 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 150000002894 organic compounds Chemical class 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 229910008813 Sn—Si Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910010967 Ti—Sn Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 210000005252 bulbus oculi Anatomy 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000007766 curtain coating Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000001962 electrophoresis Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- HMMGMWAXVFQUOA-UHFFFAOYSA-N octamethylcyclotetrasiloxane Chemical compound C[Si]1(C)O[Si](C)(C)O[Si](C)(C)O[Si](C)(C)O1 HMMGMWAXVFQUOA-UHFFFAOYSA-N 0.000 description 2
- 238000007645 offset printing Methods 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- CZDYPVPMEAXLPK-UHFFFAOYSA-N tetramethylsilane Chemical compound C[Si](C)(C)C CZDYPVPMEAXLPK-UHFFFAOYSA-N 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- 241000255925 Diptera Species 0.000 description 1
- 238000004435 EPR spectroscopy Methods 0.000 description 1
- 244000228957 Ferula foetida Species 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011258 core-shell material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000004815 dispersion polymer Substances 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 210000001508 eye Anatomy 0.000 description 1
- 210000000744 eyelid Anatomy 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011156 metal matrix composite Substances 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 150000004756 silanes Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000010345 tape casting Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- QQQSFSZALRVCSZ-UHFFFAOYSA-N triethoxysilane Chemical compound CCO[SiH](OCC)OCC QQQSFSZALRVCSZ-UHFFFAOYSA-N 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Description
本発明の一態様は、半導体装置、及びその作製方法に関する。特に、本発明の一態様は、酸化物半導体膜を有する半導体装置、及びその作製方法に関する。 One aspect of the present invention relates to a semiconductor device and a method for manufacturing the same. In particular, one aspect of the present invention relates to a semiconductor device having an oxide semiconductor film and a method for producing the same.
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。 One aspect of the present invention is not limited to the above technical fields. The technical fields of one aspect of the present invention disclosed in the present specification and the like include semiconductor devices, display devices, light emitting devices, power storage devices, storage devices, electronic devices, lighting devices, input devices, input / output devices, and methods for driving them. , Or a method for producing them, can be given as an example.
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。 In the present specification and the like, the semiconductor device refers to all devices that can function by utilizing the semiconductor characteristics. Transistors, semiconductor circuits, arithmetic units, storage devices, and the like are aspects of semiconductor devices. Further, an imaging device, an electro-optical device, a power generation device (including a thin-film solar cell, an organic thin-film solar cell, etc.), and an electronic device may have a semiconductor device.
トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
Oxide semiconductors are attracting attention as semiconductor materials applicable to transistors. For example, in
本発明の一態様は、電気特性の良好な半導体装置を提供することを課題の一とする。または、電気特性の安定した半導体装置を提供することを課題の一とする。または、生産性の高い半導体装置の作製方法を提供することを課題の一とする。または、半導体装置の作製工程の低温化を課題の一とする。または、歩留りの高い半導体装置の作製方法を提供することを課題の一とする。または、フレキシブルな基板を用いた半導体装置を提供することを課題の一とする。 One aspect of the present invention is to provide a semiconductor device having good electrical characteristics. Another issue is to provide a semiconductor device having stable electrical characteristics. Alternatively, one of the tasks is to provide a method for manufacturing a highly productive semiconductor device. Alternatively, one of the issues is to lower the temperature of the manufacturing process of the semiconductor device. Another issue is to provide a method for manufacturing a semiconductor device having a high yield. Another issue is to provide a semiconductor device using a flexible substrate.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から抽出することが可能である。 The description of these issues does not prevent the existence of other issues. It is not necessary to solve all of these problems in one aspect of the present invention. In addition, problems other than the above can be extracted from the description in the specification and the like.
本発明の一態様は、半導体装置の作製方法であって、第１の絶縁膜上に島状の酸化物半導体層を形成する第１の工程と、酸化物半導体層を覆って第２の絶縁膜を形成する第２の工程と、第２の絶縁膜上に第３の絶縁膜を形成する第３の工程と、第３の絶縁膜上に第１の導電膜を形成する第４の工程と、第１の導電膜、第３の絶縁膜、及び第２の絶縁膜を島状に加工し、酸化物半導体層の一部を露出する第５の工程と、酸化物半導体層の露出した部分に接して第４の絶縁膜を形成する第６の工程と、第１の加熱処理を行う第７の工程と、を有する。また、第１乃至第７の工程は、この順で行われる。また第１の導電膜は、金属または合金を含む。また第１の絶縁膜と第２の絶縁膜とは、それぞれ酸素を含む。また第３の絶縁膜は、金属と酸素とを含む。また第４の絶縁膜は、窒素を含む。 One aspect of the present invention is a method for manufacturing a semiconductor device, in which a first step of forming an island-shaped oxide semiconductor layer on a first insulating film and a second insulation covering the oxide semiconductor layer are provided. A second step of forming a film, a third step of forming a third insulating film on the second insulating film, and a fourth step of forming a first conductive film on the third insulating film. The fifth step of processing the first conductive film, the third insulating film, and the second insulating film into an island shape to expose a part of the oxide semiconductor layer, and the exposure of the oxide semiconductor layer. It has a sixth step of forming a fourth insulating film in contact with the portion and a seventh step of performing a first heat treatment. Further, the first to seventh steps are performed in this order. The first conductive film also contains a metal or alloy. Further, the first insulating film and the second insulating film each contain oxygen. The third insulating film contains metal and oxygen. The fourth insulating film contains nitrogen.
また、上記において、第２の工程と第３の工程との間に、第２の絶縁膜上に第２の導電膜を成膜する第８の工程と、第２の導電膜を介して第２の絶縁膜に酸素を供給する第９の工程と、第２の導電膜を除去する第１０の工程と、を有することが好ましい。
Further, in the above, between the second step and the third step, an eighth step of forming a second conductive film on the second insulating film and a second step via the second conductive film are performed. It is preferable to have a ninth step of supplying oxygen to the insulating
また、上記において、第９の工程において、平行平板型の一対の電極を有する装置を用い、当該一対の電極間にバイアス電圧を印加した状態で、酸素プラズマ処理を行うことが好ましい。 Further, in the above, in the ninth step, it is preferable to perform oxygen plasma treatment in a state where a device having a pair of parallel plate type electrodes is used and a bias voltage is applied between the pair of electrodes.
また、上記において、第３の絶縁膜は、アルミニウムまたはハフニウムと、酸素と、を含むことが好ましい。 Further, in the above, the third insulating film preferably contains aluminum or hafnium and oxygen.
また、上記において、第３の絶縁膜は、酸素を含む雰囲気下で、スパッタリング法により成膜されることが好ましい。 Further, in the above, the third insulating film is preferably formed by a sputtering method in an atmosphere containing oxygen.
また、上記において、第１の工程よりも前に、第１の絶縁膜に酸素プラズマ処理を行う第１１の工程、を有することが好ましい。 Further, in the above, it is preferable to have an eleventh step of performing oxygen plasma treatment on the first insulating film before the first step.
また、本発明の他の一態様は、第１の絶縁膜、第２の絶縁膜、第３の絶縁膜、第４の絶縁膜、半導体層、及び第１の導電層、を有する半導体装置である。半導体層は、第１の絶縁膜上に設けられる。第２の絶縁膜、第３の絶縁膜、及び第１の導電層は、半導体層上にこの順で積層して設けられ、且つ、それぞれ上面形状が概略一致する。第４の絶縁膜は、半導体層、第２の絶縁膜、第３の絶縁膜、及び第１の導電層を覆って設けられ、且つ、半導体層の第１の導電層と重ならない一部と接する。半導体層は、インジウム、ガリウム、亜鉛、及び酸素を含む。第１の導電層は、金属または合金を含む。第１の絶縁膜と第２の絶縁膜とは、酸素を含む。第３の絶縁膜は、金属と酸素とを含む。第４の絶縁膜は、水素と窒素とを含む。 Further, another aspect of the present invention is a semiconductor device having a first insulating film, a second insulating film, a third insulating film, a fourth insulating film, a semiconductor layer, and a first conductive layer. be. The semiconductor layer is provided on the first insulating film. The second insulating film, the third insulating film, and the first conductive layer are provided on the semiconductor layer in this order, and their upper surface shapes are substantially the same. The fourth insulating film is provided so as to cover the semiconductor layer, the second insulating film, the third insulating film, and the first conductive layer, and is a part of the semiconductor layer that does not overlap with the first conductive layer. Contact. The semiconductor layer contains indium, gallium, zinc, and oxygen. The first conductive layer contains a metal or alloy. The first insulating film and the second insulating film contain oxygen. The third insulating film contains metal and oxygen. The fourth insulating film contains hydrogen and nitrogen.
また、上記において、第２の絶縁膜は、アルミニウムまたはハフニウムを含むことが好ましい。 Further, in the above, the second insulating film preferably contains aluminum or hafnium.
また、上記において、半導体層は、インジウム、ガリウム、及び亜鉛の原子数比が、５：１：６またはその近傍である領域を有することが好ましい。 Further, in the above, the semiconductor layer preferably has a region in which the atomic number ratio of indium, gallium, and zinc is 5: 1: 6 or its vicinity.
また、上記において、第１の絶縁膜よりも下側に第２の導電層を有し、第２の導電層は、半導体層と重なる部分を有することが好ましい。 Further, in the above, it is preferable that the second conductive layer is provided below the first insulating film, and the second conductive layer has a portion that overlaps with the semiconductor layer.
また、上記において、第１の絶縁膜は、有機化合物を含む層上に設けられることが好ましい。 Further, in the above, it is preferable that the first insulating film is provided on the layer containing the organic compound.
本発明の一態様によれば、電気特性の良好な半導体装置を提供できる。または、電気特性の安定した半導体装置を提供できる。または、生産性の高い半導体装置の作製方法を提供できる。または、半導体装置の作製工程を低温化できる。または、歩留りの高い半導体装置の作製方法を提供できる。または、フレキシブルな基板を用いた半導体装置を提供できる。 According to one aspect of the present invention, it is possible to provide a semiconductor device having good electrical characteristics. Alternatively, a semiconductor device having stable electrical characteristics can be provided. Alternatively, it is possible to provide a method for manufacturing a highly productive semiconductor device. Alternatively, the manufacturing process of the semiconductor device can be lowered in temperature. Alternatively, it is possible to provide a method for manufacturing a semiconductor device having a high yield. Alternatively, a semiconductor device using a flexible substrate can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。 The description of these effects does not preclude the existence of other effects. It should be noted that one aspect of the present invention does not necessarily have to have all of these effects. Effects other than these can be extracted from the description of the specification, drawings, claims and the like.
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments will be described with reference to the drawings. However, it is easily understood by those skilled in the art that the embodiments can be implemented in many different embodiments and that the embodiments and details can be variously modified without departing from the spirit and scope thereof. .. Therefore, the present invention is not construed as being limited to the description of the following embodiments.
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。 Also, in the drawings, the size, layer thickness, or area may be exaggerated for clarity. Therefore, it is not necessarily limited to that scale. The drawings schematically show ideal examples, and are not limited to the shapes or values shown in the drawings.
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。 In addition, the ordinal numbers "first", "second", and "third" used in the present specification are added to avoid confusion of the components, and are not limited numerically. Addition.
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。 Further, in the present specification, terms indicating the arrangement such as "above" and "below" are used for convenience in order to explain the positional relationship between the configurations with reference to the drawings. In addition, the positional relationship between the configurations changes as appropriate according to the direction in which each configuration is depicted. Therefore, it is not limited to the words and phrases explained in the specification, and can be appropriately paraphrased according to the situation.
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、チャネル形成領域を介してソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。 Further, in the present specification and the like, a transistor is an element having at least three terminals including a gate, a drain, and a source. A channel region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and a current is generated between the source and drain via the channel formation region. Can be shed. In the present specification and the like, the channel region refers to a region in which a current mainly flows.
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。 Further, the functions of the source and the drain may be interchanged when transistors having different polarities are adopted or when the direction of the current changes in the circuit operation. Therefore, in the present specification and the like, the terms source and drain can be used interchangeably.
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。 Further, in the present specification and the like, "electrically connected" includes a case where they are connected via "something having some kind of electrical action". Here, the "thing having some kind of electrical action" is not particularly limited as long as it enables the exchange of electric signals between the connection targets. For example, "things having some kind of electrical action" include electrodes, wirings, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。 Further, in the present specification and the like, "parallel" means a state in which two straight lines are arranged at an angle of −10 ° or more and 10 ° or less. Therefore, the case of −5 ° or more and 5 ° or less is also included. Further, "vertical" means a state in which two straight lines are arranged at an angle of 80 ° or more and 100 ° or less. Therefore, the case of 85 ° or more and 95 ° or less is also included.
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。 Further, in the present specification and the like, the term "membrane" and the term "layer" can be interchanged with each other. For example, it may be possible to change the term "conductive layer" to the term "conductive layer". Alternatively, for example, it may be possible to change the term "insulating film" to the term "insulating layer".
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。 Further, in the present specification and the like, unless otherwise specified, the off current means a drain current when the transistor is in an off state (also referred to as a non-conducting state or a cutoff state). Unless otherwise specified, the off state is a state in which the voltage Vgs between the gate and the source is lower than the threshold voltage Vth in the n-channel transistor, and the voltage Vgs between the gate and the source in the p-channel transistor. Is higher than the threshold voltage Vth. For example, the off-current of an n-channel transistor may refer to the drain current when the voltage Vgs between the gate and the source is lower than the threshold voltage Vth.
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。 The off current of the transistor may depend on Vgs. Therefore, the fact that the off-current of the transistor is I or less may mean that there is a value of Vgs in which the off-current of the transistor is I or less. The off-current of a transistor may refer to an off-current in a predetermined Vgs, an off-state in Vgs within a predetermined range, an off-state in Vgs in which a sufficiently reduced off-current can be obtained, and the like.
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。 As an example, the threshold voltage Vth is 0.5V, the drain current at Vgs is 0.5V is 1 × 10-9A , and the drain current at Vgs is 0.1V is 1 × 10-13A . Assume an n-channel transistor having a drain current of 1 × 10 -19 A at Vgs of −0.5 V and a drain current of 1 × 10 -22 A at Vgs of −0.8 V. Since the drain current of the transistor is 1 × 10 -19 A or less when Vgs is −0.5 V or Vgs is in the range of −0.5 V to −0.8 V, the off current of the transistor is 1. It may be said that it is × 10-19 A or less. Since there are Vgs in which the drain current of the transistor is 1 × 10-22 A or less, it may be said that the off current of the transistor is 1 × 10-22 A or less.
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。 Further, in the present specification and the like, the off-current of a transistor having a channel width W may be represented by a current value flowing per channel width W. Further, it may be represented by a current value flowing around a predetermined channel width (for example, 1 μm). In the latter case, the unit of off-current may be represented by a unit having a current / length dimension (eg, A / μm).
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。 The off current of the transistor may depend on the temperature. In the present specification, the off-current may represent an off-current at room temperature, 60 ° C., 85 ° C., 95 ° C., or 125 ° C., unless otherwise specified. Alternatively, at a temperature at which the reliability of the semiconductor device or the like containing the transistor is guaranteed, or at a temperature at which the semiconductor device or the like containing the transistor is used (for example, any one of 5 ° C. to 35 ° C.). May represent off-current. The off-current of a transistor is I or less, which means room temperature, 60 ° C., 85 ° C., 95 ° C., 125 ° C., a temperature at which the reliability of the semiconductor device including the transistor is guaranteed, or the transistor is included. It may indicate that there is a value of Vgs at which the off-current of the transistor at the temperature at which the semiconductor device or the like is used (for example, any one of 5 ° C. to 35 ° C.) is I or less.
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。 The off-current of the transistor may depend on the voltage Vds between the drain and the source. In the present specification, the off-current has Vds of 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V unless otherwise specified. , Or may represent off-current at 20V. Alternatively, it may represent Vds in which the reliability of the semiconductor device or the like including the transistor is guaranteed, or the off-current in Vds used in the semiconductor device or the like including the transistor. When the off current of the transistor is I or less, Vds is 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 20V. , Vds in which the reliability of the semiconductor device including the transistor is guaranteed, or Vds used in the semiconductor device including the transistor, and the value of Vgs in which the off current of the transistor is I or less exists. May point to.
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。 In the above description of the off-current, the drain may be read as the source. That is, the off-current may refer to the current flowing through the source when the transistor is in the off state.
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。 Further, in the present specification and the like, it may be described as a leak current in the same meaning as an off current. Further, in the present specification and the like, the off current may refer to, for example, the current flowing between the source and the drain when the transistor is in the off state.
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。 Further, in the present specification and the like, the threshold voltage of the transistor refers to the gate voltage (Vg) when a channel is formed in the transistor. Specifically, the threshold voltage of the transistor is the maximum slope in the curve (Vg-√Id characteristic) in which the gate voltage (Vg) is plotted on the horizontal axis and the square root of the drain current (Id) is plotted on the vertical axis. It may refer to the gate voltage (Vg) at the intersection of the straight line when a certain tangent line is extrapolated and the square root of the drain current (Id) being 0 (Id is 0A). Alternatively, the threshold voltage of the transistor is a gate in which the channel length is L, the channel width is W, and the value of Id [A] × L [μm] / W [μm] is 1 × 10 -9 [A]. It may refer to voltage (Vg).
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「絶縁体」とは、互いに言い換えることが可能な場合がある。 Further, even when the term "semiconductor" is used in the present specification or the like, for example, when the conductivity is sufficiently low, it may have characteristics as an "insulator". In addition, the boundary between "semiconductor" and "insulator" is ambiguous, and it may not be possible to strictly distinguish between them. Therefore, the "semiconductor" and the "insulator" described in the present specification and the like may be paraphrased with each other.
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」と、「導電体」とは、互いにに言い換えることが可能な場合がある。 Further, even when the term "semiconductor" is used in the present specification or the like, for example, when the conductivity is sufficiently high, it may have characteristics as a "conductor". In addition, the boundary between "semiconductor" and "conductor" is ambiguous, and it may not be possible to strictly distinguish between them. Therefore, the "semiconductor" and the "conductor" described in the present specification and the like may be paraphrased with each other.
また、本明細書等について、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３またはその近傍とは、原子数の総和に対して、Ｉｎが４の場合、Ｇａが１以上３以下（１≦Ｇａ≦３）であり、Ｚｎが２以上４以下（２≦Ｚｎ≦４）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６またはその近傍とは、原子数の総和に対して、Ｉｎが５の場合、Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが５以上７以下（５≦Ｚｎ≦７）とする。また、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１またはその近傍とは、原子数の総和に対して、Ｉｎが１の場合、Ｇａが０．１より大きく２以下（０．１＜Ｇａ≦２）であり、Ｚｎが０．１より大きく２以下（０．１＜Ｚｎ≦２）とする。 Further, in the present specification and the like, In: Ga: Zn = 4: 2: 3 or its vicinity means that when In is 4, Ga is 1 or more and 3 or less (1 ≦ Ga ≦) with respect to the total number of atoms. 3), and Zn is 2 or more and 4 or less (2 ≦ Zn ≦ 4). Further, In: Ga: Zn = 5: 1: 6 or its vicinity means that when In is 5, Ga is greater than 0.1 and 2 or less (0.1 <Ga ≦ 2) with respect to the total number of atoms. ), And Zn is 5 or more and 7 or less (5 ≦ Zn ≦ 7). Further, In: Ga: Zn = 1: 1: 1 or its vicinity means that when In is 1, Ga is greater than 0.1 and 2 or less (0.1 <Ga ≦ 2) with respect to the total number of atoms. ), And Zn is greater than 0.1 and 2 or less (0.1 <Zn ≦ 2).
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。 In the present specification and the like, a metal oxide is a metal oxide in a broad expression. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as Oxide Semiconductor or simply OS) and the like. For example, when a metal oxide is used in the active layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. That is, when the metal oxide has at least one of an amplification action, a rectifying action, and a switching action, the metal oxide can be referred to as a metal oxide semiconductor, or OS for short. Further, when the term "OS FET" is used, it can be rephrased as a transistor having a metal oxide or an oxide semiconductor.
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。 Further, in the present specification and the like, a metal oxide having nitrogen may also be collectively referred to as a metal oxide. Further, a metal oxide having nitrogen may be referred to as a metal oxynitride.
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。 Further, in the present specification and the like, it may be described as CAAC (c-axis aligned cycle) and CAC (Cloud-Aligned Company). CAAC represents an example of a crystal structure, and CAC represents an example of a function or a composition of a material.
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。 Further, in the present specification and the like, the CAC-OS or CAC-metal oxide has a conductive function in a part of the material and an insulating function in a part of the material, and the material as a whole has a semiconductor function. Has the function of. When CAC-OS or CAC-metal oxide is used for the active layer of the transistor, the conductive function is the function of flowing electrons (or holes) that serve as carriers, and the insulating function is the function of flowing electrons (or holes) that serve as carriers. It is a function that does not shed. By making the conductive function and the insulating function act in a complementary manner, a switching function (on / off function) can be imparted to the CAC-OS or CAC-metal oxide. In CAC-OS or CAC-metal oxide, by separating each function, both functions can be maximized.
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。 Further, in the present specification and the like, CAC-OS or CAC-metal oxide has a conductive region and an insulating region. The conductive region has the above-mentioned conductive function, and the insulating region has the above-mentioned insulating function. Further, in the material, the conductive region and the insulating region may be separated at the nanoparticle level. Further, the conductive region and the insulating region may be unevenly distributed in the material. In addition, the conductive region may be observed with the periphery blurred and connected in a cloud shape.
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。 Further, in CAC-OS or CAC-metal oxide, when the conductive region and the insulating region are dispersed in the material in a size of 0.5 nm or more and 10 nm or less, preferably 0.5 nm or more and 3 nm or less, respectively. There is.
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。 Further, CAC-OS or CAC-metal oxide is composed of components having different band gaps. For example, CAC-OS or CAC-metal oxide is composed of a component having a wide gap due to an insulating region and a component having a narrow gap due to a conductive region. In the case of this configuration, when the carriers flow, the carriers mainly flow in the components having a narrow gap. Further, the component having a narrow gap acts complementarily to the component having a wide gap, and the carrier flows to the component having a wide gap in conjunction with the component having a narrow gap. Therefore, when the CAC-OS or CAC-metal oxide is used in the channel region of the transistor, a high current driving force, that is, a large on-current and a high field effect mobility can be obtained in the on-state of the transistor.
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。 That is, the CAC-OS or CAC-metal oxide can also be referred to as a matrix composite or a metal matrix composite.
金属酸化物の結晶構造の一例について説明する。なお、以下では、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法にて成膜された金属酸化物を一例として説明する。上記ターゲットを用いて、基板温度を１００℃以上１３０℃以下として、スパッタリング法により形成した金属酸化物をｓＩＧＺＯと呼称し、上記ターゲットを用いて、基板温度を室温（Ｒ．Ｔ．）として、スパッタリング法により形成した金属酸化物をｔＩＧＺＯと呼称する。例えば、ｓＩＧＺＯは、ｎｃ（ｎａｎｏ ｃｒｙｓｔａｌ）及びＣＡＡＣのいずれか一方または双方の結晶構造を有する。また、ｔＩＧＺＯは、ｎｃの結晶構造を有する。なお、ここでいう室温（Ｒ．Ｔ．）とは、基板を意図的に加熱しない場合の温度を含む。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。 An example of the crystal structure of the metal oxide will be described. In the following, an example of a metal oxide formed by a sputtering method using an In-Ga-Zn oxide target (In: Ga: Zn = 4: 2: 4.1 [atomic number ratio]) is used. It is explained as. Using the above target, the substrate temperature is 100 ° C. or higher and 130 ° C. or lower, the metal oxide formed by the sputtering method is called sIGZO, and the substrate temperature is room temperature (RT) using the above target. The metal oxide formed by the method is called tIGZO. For example, sIGZO has a crystal structure of either one or both of nc (nano crystal) and CAAC. Further, tIGZO has a crystal structure of nc. The room temperature (RT) referred to here includes a temperature when the substrate is not intentionally heated. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have a c-axis orientation and are connected without being oriented on the ab plane.
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示（出力）する機能を有するものである。したがって表示パネルは出力装置の一態様である。 In the present specification and the like, the display panel, which is one aspect of the display device, has a function of displaying (outputting) an image or the like on a display surface. Therefore, the display panel is one aspect of the output device.
また、本明細書等では、表示パネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等によりＩＣが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。 Further, in the present specification and the like, a connector such as FPC (Flexible Printed Circuit) or TCP (Tape Carrier Package) is attached to the substrate of the display panel, or an IC is used on the substrate by a COG (Chip On Glass) method or the like. Is sometimes referred to as a display panel module, a display module, or simply a display panel.
また、本明細書等において、タッチセンサは指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出する機能を有するものである。またその位置情報を検知する機能を有していてもよい。したがってタッチセンサは入力装置の一態様である。例えばタッチセンサは１以上のセンサ素子を有する構成とすることができる。 Further, in the present specification and the like, the touch sensor has a function of detecting touch, pressing, approaching, etc. of a detected object such as a finger or a stylus. Further, it may have a function of detecting the position information. Therefore, the touch sensor is an aspect of the input device. For example, the touch sensor can be configured to have one or more sensor elements.
また、本明細書等では、タッチセンサを有する基板を、タッチセンサパネル、または単にタッチセンサなどと呼ぶ場合がある。また、本明細書等では、タッチセンサパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチセンサパネルモジュール、タッチセンサモジュール、センサモジュール、または単にタッチセンサなどと呼ぶ場合がある。 Further, in the present specification and the like, a substrate having a touch sensor may be referred to as a touch sensor panel or simply a touch sensor. Further, in the present specification and the like, the touch sensor panel module and the touch sensor are those in which a connector such as FPC or TCP is attached to the substrate of the touch sensor panel, or those in which the IC is mounted on the substrate by the COG method or the like. Sometimes referred to as a module, sensor module, or simply a touch sensor.
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示（出力）する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。 In the present specification and the like, the touch panel, which is one aspect of the display device, has a function of displaying (outputting) an image or the like on the display surface, and a detected object such as a finger or a stylus touches, presses, or approaches the display surface. It has a function as a touch sensor that detects things and the like. Therefore, the touch panel is one aspect of the input / output device.
タッチパネルは、例えばタッチセンサ付き表示パネル（または表示装置）、タッチセンサ機能つき表示パネル（または表示装置）とも呼ぶことができる。 The touch panel can also be referred to as, for example, a display panel with a touch sensor (or a display device) or a display panel with a touch sensor function (or a display device).
タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。 The touch panel may also have a configuration including a display panel and a touch sensor panel. Alternatively, it may be configured to have a function as a touch sensor inside or on the surface of the display panel.
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣもしくはＴＣＰなどのコネクターが取り付けられたもの、または基板にＣＯＧ方式等によりＩＣが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。 Further, in the present specification and the like, a touch panel board having a connector such as FPC or TCP attached, or a board on which an IC is mounted by a COG method or the like is referred to as a touch panel module, a display module, or simply a touch panel. It may be called.
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置の作製方法、及び当該方法により作製可能な半導体装置の構成について説明する。
(Embodiment 1)
In the present embodiment, a method for manufacturing a semiconductor device according to one aspect of the present invention and a configuration of a semiconductor device that can be manufactured by the method will be described.
本発明の一態様は、被形成面上に、チャネルが形成される半導体層と、半導体層上にゲート絶縁層と、ゲート絶縁層上にゲート電極と、を有するトランジスタの作製方法である。半導体層は、半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を含んで構成される。また、ゲート絶縁層は酸化物を含む。 One aspect of the present invention is a method for manufacturing a transistor having a semiconductor layer in which a channel is formed on a surface to be formed, a gate insulating layer on the semiconductor layer, and a gate electrode on the gate insulating layer. The semiconductor layer is composed of a metal oxide exhibiting semiconductor characteristics (hereinafter, also referred to as an oxide semiconductor). In addition, the gate insulating layer contains an oxide.
酸化物半導体中に酸素欠損が多く存在すると、酸化物半導体中の欠陥準位密度が高くなり、トランジスタの電気特性に悪影響を及ぼす。さらに、酸化物半導体中の酸素欠損は、膜中の水素原子と作用し、キャリア発生源となる場合がある。したがって、トランジスタの作製工程において、十分な量の酸素を半導体膜中に導入し、酸素欠損を低減することで、電気特性の優れたトランジスタを実現することができる。 When a large amount of oxygen deficiency is present in the oxide semiconductor, the defect level density in the oxide semiconductor becomes high, which adversely affects the electrical characteristics of the transistor. Further, oxygen deficiency in the oxide semiconductor may act as a carrier generation source by acting with hydrogen atoms in the film. Therefore, in the process of manufacturing a transistor, a transistor having excellent electrical characteristics can be realized by introducing a sufficient amount of oxygen into the semiconductor film and reducing oxygen deficiency.
半導体膜中の酸素欠損を低減する方法の一つとして、加熱により酸素を放出しうる酸化物膜を半導体膜の近傍に配置して加熱処理を施すことにより、酸化物膜から半導体膜へ酸素を供給する方法を用いることができる。このとき、加熱処理の温度が高いほど、より多くの酸素を半導体膜中に供給することができる。 As one of the methods for reducing oxygen deficiency in a semiconductor film, oxygen is transferred from the oxide film to the semiconductor film by arranging an oxide film capable of releasing oxygen by heating in the vicinity of the semiconductor film and performing heat treatment. A feeding method can be used. At this time, the higher the temperature of the heat treatment, the more oxygen can be supplied into the semiconductor film.
また、半導体膜上のゲート絶縁層として機能する絶縁膜中に多くの酸素を添加することで、より多くの酸素を半導体膜に供給することができる。 Further, by adding a large amount of oxygen to the insulating film that functions as the gate insulating layer on the semiconductor film, more oxygen can be supplied to the semiconductor film.
そこで本発明の一態様では、ゲート絶縁層へ酸素を供給する処理として、以下に示す処理を行う。 Therefore, in one aspect of the present invention, the following process is performed as a process for supplying oxygen to the gate insulating layer.
まず、ゲート絶縁層として、半導体層上に酸化物を含む絶縁膜を成膜する。そして当該絶縁膜を覆って金属酸化物膜を成膜する。当該金属酸化物膜は、例えば酸素を含む雰囲気下で、スパッタリング法により成膜する。これにより、金属酸化物膜の成膜時に、絶縁層膜中に酸素を供給することができる。 First, as a gate insulating layer, an insulating film containing an oxide is formed on the semiconductor layer. Then, a metal oxide film is formed by covering the insulating film. The metal oxide film is formed by a sputtering method in an atmosphere containing oxygen, for example. As a result, oxygen can be supplied into the insulating layer film when the metal oxide film is formed.
ここで、金属酸化物膜として、酸化シリコンよりも酸素が拡散しにくい絶縁膜を用いることが好ましい。特に、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネートともいう）などを用いることが好ましい。これにより、金属酸化物膜の成膜時にかかる熱等により、絶縁膜中の酸素が外部に拡散することを効果的に防ぐことができる。その結果、金属酸化物膜を成膜した後には、絶縁膜中に極めて多くの酸素を含ませることができる。 Here, as the metal oxide film, it is preferable to use an insulating film in which oxygen is less likely to diffuse than silicon oxide. In particular, it is preferable to use aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (also referred to as hafnium aluminate) and the like. As a result, it is possible to effectively prevent oxygen in the insulating film from diffusing to the outside due to heat or the like applied during film formation of the metal oxide film. As a result, after the metal oxide film is formed, an extremely large amount of oxygen can be contained in the insulating film.
金属酸化物膜は、成膜装置の成膜室に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）が高いほど、絶縁膜中に取り込まれる酸素を増やすことができる。例えば、成膜ガスの全流量を１００％としたときの酸素流量比、または成膜室内の酸素分圧を、２０％以上１００％以下、好ましくは３０％以上１００％以下、より好ましくは４０％以上１００％以下、さらに好ましくは５０％以上１００％以下とする。 As for the metal oxide film, the higher the ratio of the oxygen flow rate (oxygen flow rate ratio) to the total flow rate of the film forming gas introduced into the film forming chamber of the film forming apparatus, the more oxygen can be taken into the insulating film. For example, the oxygen flow rate ratio when the total flow rate of the film-forming gas is 100%, or the oxygen partial pressure in the film-forming chamber is 20% or more and 100% or less, preferably 30% or more and 100% or less, more preferably 40%. It is 100% or more, more preferably 50% or more and 100% or less.
また、当該金属酸化物膜が絶縁性を有する場合には、金属酸化物膜はゲート絶縁層の一部として機能する。このとき、金属酸化物膜に酸化シリコンよりも誘電率の高い材料を用いると、ゲート電圧を低くできるため好ましい。なお、金属酸化物膜が導電性を有する場合には、当該金属酸化物膜はゲート電極の一部として機能する。 When the metal oxide film has an insulating property, the metal oxide film functions as a part of the gate insulating layer. At this time, it is preferable to use a material having a dielectric constant higher than that of silicon oxide for the metal oxide film because the gate voltage can be lowered. When the metal oxide film has conductivity, the metal oxide film functions as a part of the gate electrode.
また、上記金属酸化物膜を成膜するより前に、ゲート絶縁層として機能する絶縁膜に酸素を供給するために、以下のような処理を施してもよい。 Further, before forming the metal oxide film, the following treatment may be performed in order to supply oxygen to the insulating film functioning as the gate insulating layer.
まず絶縁膜上に、極めて薄い導電膜を形成する。そして、当該導電膜越しに、絶縁膜中に酸素を供給する処理を施す。このとき導電膜は、絶縁膜中に酸素を供給する処理中に、絶縁膜から酸素が脱離することを防止するキャップ膜として機能する。これにより、絶縁膜中の過剰酸素を多く含ませることができる。 First, an extremely thin conductive film is formed on the insulating film. Then, a process of supplying oxygen into the insulating film is performed through the conductive film. At this time, the conductive film functions as a cap film that prevents oxygen from being desorbed from the insulating film during the process of supplying oxygen into the insulating film. As a result, a large amount of excess oxygen can be contained in the insulating film.
導電膜を介して絶縁膜中に酸素を供給する処理としては、酸素雰囲気下でのプラズマ処理（酸素プラズマ処理ともいう）を用いることが好ましい。このとき、処理装置として平行平板型の一対の電極を有する処理装置を用い、一対の電極間にバイアス電圧が印加された状態でプラズマ処理を行うことが好ましい。絶縁膜上に導電膜が設けられていることで、より効率的に酸素が供給されうる。 As a treatment for supplying oxygen into the insulating film via the conductive film, it is preferable to use plasma treatment (also referred to as oxygen plasma treatment) in an oxygen atmosphere. At this time, it is preferable to use a processing device having a pair of parallel plate type electrodes as the processing device and perform plasma processing in a state where a bias voltage is applied between the pair of electrodes. By providing the conductive film on the insulating film, oxygen can be supplied more efficiently.
なお、酸素の供給方法はこれに限られない。例えばイオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、導電膜を介して酸素を絶縁膜に供給してもよい。このとき、導電膜は絶縁膜へのダメージを緩和する緩和層として機能させることができる。 The oxygen supply method is not limited to this. For example, oxygen may be supplied to the insulating film through the conductive film by using an ion implantation method, an ion doping method, a plasma immersion ion implantation method, or the like. At this time, the conductive film can function as a relaxation layer that alleviates damage to the insulating film.
なお、処理の後に、導電膜を除去することが好ましい。導電膜が酸素プラズマ処理により絶縁化する場合には除去せずにゲート絶縁層の一部として機能させることもできる。しかしながら特に導電膜として金属を用いた場合には、絶縁化が不十分である場合や、処理により導電膜が脆化している場合があるため、当該導電膜を除去することが好ましい。 It is preferable to remove the conductive film after the treatment. When the conductive film is insulated by oxygen plasma treatment, it can function as a part of the gate insulating layer without being removed. However, especially when a metal is used as the conductive film, it is preferable to remove the conductive film because the insulation may be insufficient or the conductive film may be brittle due to the treatment.
また、トランジスタのゲート電極には金属または合金を含む導電性材料を用いることが好ましい。これにより、ゲート電極及びこれと同じ導電膜で形成した配線などの抵抗を低減でき、トランジスタを含んで構成される回路の寄生抵抗を低減することができる。 Further, it is preferable to use a conductive material containing a metal or an alloy for the gate electrode of the transistor. As a result, the resistance of the gate electrode and the wiring formed of the same conductive film can be reduced, and the parasitic resistance of the circuit including the transistor can be reduced.
一方、金属や合金を含む導電膜を、酸素を放出しやすい絶縁膜に接して設けると、絶縁膜中の酸素が導電膜中に拡散する場合がある。したがって、半導体層と、ゲート絶縁層と、金属または合金を含むゲート電極とを積層して設けると、ゲート絶縁層から放出される酸素の一部がゲート電極側に拡散してしまうことで、半導体層へ拡散する酸素の量が減少してしまう場合がある。また、ゲート電極が酸化されることにより、電気抵抗が上昇してしまう恐れもある。 On the other hand, when a conductive film containing a metal or an alloy is provided in contact with an insulating film that easily releases oxygen, oxygen in the insulating film may diffuse into the conductive film. Therefore, when the semiconductor layer, the gate insulating layer, and the gate electrode containing a metal or alloy are laminated and provided, a part of oxygen released from the gate insulating layer diffuses to the gate electrode side, resulting in a semiconductor. The amount of oxygen diffused into the layer may decrease. In addition, the electrical resistance may increase due to the oxidation of the gate electrode.
しかしながら本発明の一態様では、多くの酸素が供給されたゲート絶縁層と、金属または合金を含むゲート電極との間に、酸素が拡散しにくい金属酸化物膜を挟持させる構成とすることができる。これにより、ゲート絶縁層から放出する酸素がゲート電極側に拡散することが抑制され、そのほとんどを半導体層に供給することができる。そのため、極めて多くの酸素を半導体層に供給することができる。その結果、半導体層に酸素欠損が生じやすい材料を用いた場合であっても、高い信頼性と、高い安定性を兼ね備えたトランジスタを実現できる。 However, in one aspect of the present invention, a metal oxide film in which oxygen is difficult to diffuse can be sandwiched between the gate insulating layer to which a large amount of oxygen is supplied and the gate electrode containing a metal or alloy. .. As a result, oxygen released from the gate insulating layer is suppressed from diffusing toward the gate electrode side, and most of the oxygen can be supplied to the semiconductor layer. Therefore, an extremely large amount of oxygen can be supplied to the semiconductor layer. As a result, it is possible to realize a transistor having both high reliability and high stability even when a material in which oxygen deficiency is likely to occur is used for the semiconductor layer.
半導体層に用いることのできる金属酸化物は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用して製造することが可能である。そのため、新規の設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。 Since the metal oxide that can be used for the semiconductor layer can be formed by a sputtering method or the like, it can be used for the semiconductor layer of a transistor constituting a large display device. Further, a transistor using a metal oxide can be manufactured by improving a part of a transistor production facility using amorphous silicon. Therefore, new capital investment can be suppressed. Further, since the transistor using the metal oxide has a high field effect mobility, it is possible to realize a high-performance display device in which a drive circuit is integrally formed.
以下では、より具体的な例について、図面を参照して説明する。 Hereinafter, a more specific example will be described with reference to the drawings.
［構成例１］
まず、本発明の一態様の半導体装置の作製方法により作製可能なトランジスタの構成例について説明する。
[Configuration Example 1]
First, a configuration example of a transistor that can be manufactured by the method for manufacturing a semiconductor device according to one aspect of the present invention will be described.
図１（Ａ）は、トランジスタ１００Ａの上面図であり、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ａ１−Ａ２における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｂ１−Ｂ２における切断面の断面図に相当する。なお、図１（Ａ）において、トランジスタ１００Ａの構成要素の一部（ゲート絶縁層等）を省略して図示している。また、一点鎖線Ａ１−Ａ２方向をチャネル長方向、一点鎖線Ｂ１−Ｂ２方向をチャネル幅方向と呼称する場合がある。また、トランジスタの上面図においては、以降の図面においても図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。
1 (A) is a top view of the
図１（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ１００Ａは、いわゆるトップゲート構造のトランジスタである。
The
トランジスタ１００Ａは、基板１０２上の絶縁層１０４と、絶縁層１０４上の半導体層１０８と、半導体層１０８上の絶縁層１１０と、絶縁層１１０上の金属酸化物層１１４と、金属酸化物層１１４上の導電層１１２と、絶縁層１０４、半導体層１０８、及び導電層１１２上の絶縁層１１６と、を有する。半導体層１０８の、導電層１１２と重畳する部分は、チャネル形成領域として機能する。
The
半導体層１０８は、金属酸化物を含むことが好ましい。特に、半導体層１０８は、Ｉｎと、Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、スズ、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムから選ばれた一種または複数種）と、Ｚｎと、を有すると好ましい。特にＭはＡｌ、Ｇａ、Ｙ、またはＳｎとすることが好ましい。
The
また、半導体層１０８は、Ｉｎの原子数比がＭの原子数比より多い領域を有すると好ましい。Ｉｎの原子数比が多いほど、トランジスタの電界効果移動度を向上させることができる。
Further, the
ここで、Ｉｎ、Ｇａ、Ｚｎを含む金属酸化物の場合、Ｉｎと酸素の結合力は、Ｇａと酸素の結合力よりも弱いため、Ｉｎの原子数比が大きい場合には、金属酸化物膜中に酸素欠損が形成されやすい。また、Ｇａに代えて、上記Ｍで示す金属元素を用いた場合でも同様の傾向がある。金属酸化物膜中に酸素欠損が多く存在すると、トランジスタの電気特性の低下や、信頼性の低下が生じる。 Here, in the case of a metal oxide containing In, Ga, and Zn, the bonding force between In and oxygen is weaker than the bonding force between Ga and oxygen. Therefore, when the atomic number ratio of In is large, the metal oxide film Oxygen deficiency is likely to form inside. Further, there is the same tendency when the metal element represented by M is used instead of Ga. When a large amount of oxygen deficiency is present in the metal oxide film, the electrical characteristics of the transistor are deteriorated and the reliability is deteriorated.
しかしながら本発明の一態様では、金属酸化物を含む半導体層１０８中に極めて多くの酸素を供給できるため、Ｉｎの原子数比の大きな金属酸化物材料を用いることが可能となる。これにより、極めて高い電界効果移動度と、安定した電気特性と、高い信頼性とを兼ね備えたトランジスタを実現することができる。
However, in one aspect of the present invention, since an extremely large amount of oxygen can be supplied into the
例えば、Ｉｎの原子数比が、Ｍの原子数比に対して１．５倍以上、または２倍以上、または３倍以上、または３．５倍以上、または４倍以上である金属酸化物を、好適に用いることができる。 For example, a metal oxide having an atomic number ratio of In of 1.5 times or more, or 2 times or more, or 3 times or more, or 3.5 times or more, or 4 times or more of the atomic number ratio of M. , Can be preferably used.
特に、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝５：１：６またはその近傍とすることが好ましい。ここで近傍とは、Ｉｎが５の場合、Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下を含む。
In particular, it is preferable that the ratio of the atomic numbers of In, M, and Zn of the
なお、半導体層１０８は、上記の組成に限定されない。例えば、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍とすると好ましい。
The
また、半導体層１０８の組成として、半導体層１０８のＩｎ、Ｍ、及びＺｎの原子数の比を概略等しくしてもよい。すなわち、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍の材料を含んでいてもよい。
Further, as the composition of the
半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、トランジスタ１００Ａの電界効果移動度を高くすることができる。具体的には、トランジスタ１００Ａの電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタ１００Ａの電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
Since the
例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシフトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。 For example, by using the above-mentioned transistor having high field effect mobility as a gate driver for generating a gate signal, it is possible to provide a display device having a narrow frame width (also referred to as a narrow frame). Further, the above-mentioned transistor having high field effect mobility is used for a source driver (particularly, a demultiplexer connected to the output terminal of the shift register of the source driver) that supplies a signal from the signal line of the display device. Therefore, it is possible to provide a display device in which the number of wires connected to the display device is small.
なお、半導体層１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有していても、半導体層１０８の結晶性が高い場合、電界効果移動度が低くなる場合がある。
Even if the
半導体層１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析することで解析できる。
The crystallinity of the
また、半導体層１０８は、導電層１１２と重畳せず、且つ絶縁層１１６と接する領域において、領域１０８ｎを有する。領域１０８ｎは、半導体層１０８の一部であり、チャネル形成領域よりも低抵抗な領域である。また領域１０８ｎは、キャリア密度が高い領域、またはｎ型である領域などと言い換えることができる。領域１０８ｎに接する絶縁層１１６は窒素または水素を含む。これにより、絶縁層１１６中の窒素または水素が領域１０８ｎに添加されることで、キャリア密度が高くなり、低抵抗なｎ型の領域となる。
Further, the
なお、領域１０８ｎの形状や範囲は、トランジスタの作製条件によって様々に変化しうるため、図１（Ｂ）等に示す例に限られない。例えば、領域１０８ｎが導電層１１２と重なる領域よりも外側に位置する場合がある。または、領域１０８ｎが導電層１１２と重なる領域に位置する場合がある。なお、領域１０８ｎとそうでない領域との境界は曖昧である場合が多いため、図１（Ｂ）等では破線で示している。
Since the shape and range of the
ゲート電極として機能する導電層１１２は、金属または合金を含むことが好ましい。例えば、導電層１１２としては、銅膜やアルミニウム膜などの低抵抗な導電膜を用いることが好ましい。また導電層１１２は、単層であってもよいし、積層構造を有していてもよい。
The
また、図１（Ａ）、（Ｂ）、（Ｃ）に示すように、トランジスタ１００Ａは、絶縁層１１６上に絶縁層１１８を有する。また、絶縁層１１６及び絶縁層１１８に設けられた開口部１４１ａまたは開口部１４１ｂを介して、それぞれ領域１０８ｎに電気的に接続される導電層１２０ａ及び導電層１２０ｂを有していてもよい。
Further, as shown in FIGS. 1A, 1B, and 1C, the
なお、本明細書等において、絶縁層１０４を第１の絶縁膜と、絶縁層１１０を第２の絶縁膜と、絶縁層１１６を第３の絶縁膜と、絶縁層１１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、導電層１１２は、ゲート電極としての機能を有し、導電層１２０ａは、ソース電極としての機能を有し、導電層１２０ｂは、ドレイン電極としての機能を有する。
In the present specification and the like, the insulating
ゲート絶縁層として機能する絶縁層１１０は、過剰酸素領域を有する。絶縁層１１０が過剰酸素領域を有することで、半導体層１０８中に過剰酸素を供給することができる。よって、半導体層１０８中に形成されうる酸素欠損を過剰酸素により補填することができるため、信頼性の高い半導体装置を提供することができる。
The insulating
絶縁層１１０と導電層１１２の間に位置する金属酸化物層１１４は、絶縁層１１０から放出される酸素が導電層１１２側に拡散することを防ぐバリア膜として機能する。金属酸化物層１１４は、例えば少なくとも絶縁層１１０よりも酸素を透過しにくい材料を用いることができる。
The
金属酸化物層１１４としては、絶縁性材料または導電性材料を用いることができる。金属酸化物層１１４が絶縁性を有する場合には、ゲート絶縁層の一部として機能する。一方、金属酸化物層１１４が導電性を有する場合には、ゲート電極の一部として機能する。
As the
特に、金属酸化物層１１４として、酸化シリコンよりも誘電率の高い絶縁性材料を用いることが好ましい。特に、酸化アルミニウム膜、酸化ハフニウム膜、またはハフニウムアルミネート膜等を用いることが好ましい。
In particular, it is preferable to use an insulating material having a dielectric constant higher than that of silicon oxide as the
また、半導体層１０８とゲート電極として機能する導電層１１２との間に、酸化アルミニウム膜や酸化ハフニウム膜など、窒素を主成分として含まない金属酸化物膜を用いる構成とすることができる。そのため、金属酸化物層１１４が、膜中に準位を形成しうる窒素酸化物（ＮＯｘ、ｘは０よりも大きく２以下、好ましくは１以上２以下、代表的にはＮＯ２またはＮＯ）の含有量が極めて少ない構成とすることができる。これにより、電気特性及び信頼性に優れたトランジスタを実現できる。
Further, a metal oxide film such as an aluminum oxide film or a hafnium oxide film that does not contain nitrogen as a main component can be used between the
酸化アルミニウム膜、酸化ハフニウム膜、及びハフニウムアルミネート膜等は、膜厚が薄い（例えば厚さ５ｎｍ程度）場合でも十分に高いバリア性を有するため、薄く形成することが可能で、生産性を向上させることができる。例えば金属酸化物層１１４の厚さを、１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上３０ｎｍとすることができる。さらに、酸化アルミニウム膜、酸化ハフニウム膜及びハフニウムアルミネート膜は、酸化シリコン膜等よりも誘電率が高い特徴を有する。このように金属酸化物層１１４として、誘電率が高い絶縁膜を薄く形成できるため、酸化シリコン膜等を用いた場合に比べて、半導体層１０８にかかるゲート電界の強度を高めることができる。その結果、駆動電圧を低くすることができ、消費電力を低減することができる。
The aluminum oxide film, hafnium oxide film, hafnium aluminate film, etc. have sufficiently high barrier properties even when the film thickness is thin (for example, about 5 nm in thickness), so that they can be formed thin and improve productivity. Can be made to. For example, the thickness of the
また、金属酸化物層１１４は、スパッタリング装置を用いて形成すると好ましい。例えば、スパッタリング装置を用いて酸化アルミニウム膜を形成する場合、酸素ガスを含む雰囲気で形成することで、半導体層１０８中に好適に酸素を添加することができる。また、スパッタリング装置を用いて、酸化アルミニウム膜を形成する場合、膜密度を高めることができるため好適である。
Further, the
また、金属酸化物層１１４として導電性材料を用いる場合には、酸化インジウム、インジウムスズ酸化物などの酸化物導電性材料を用いることができる。
When a conductive material is used as the
また、金属酸化物層１１４は、水や水素が拡散しにくいことが好ましい。これにより、導電層１１２が水や水素を拡散しやすい材料を用いた場合であっても、絶縁層１１０や半導体層１０８に水や水素が拡散することを防ぐことができる。特に、酸化アルミニウム膜や酸化ハフニウム膜は、水や水素に対するバリア性が高いため好ましい。
Further, it is preferable that the
なお、半導体層１０８中に過剰酸素を供給させるためには、半導体層１０８の下方に形成される絶縁層１０４に過剰酸素を供給してもよい。この場合、絶縁層１０４中に含まれる過剰酸素は、領域１０８ｎにも供給されうる。領域１０８ｎ中に過剰酸素が供給されると、領域１０８ｎ中の抵抗が高くなり、好ましくない。一方で、半導体層１０８の上方に形成される絶縁層１１０に過剰酸素を有する構成とすることで、導電層１１２と重畳する領域にのみ選択的に過剰酸素を供給させることが可能となる。
In order to supply excess oxygen into the
ここで、半導体層１０８中に形成されうる酸素欠損について説明を行う。
Here, the oxygen deficiency that can be formed in the
半導体層１０８に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、半導体層１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となりうる。半導体層１０８中にキャリア供給源が生成されると、トランジスタ１００Ａの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、半導体層１０８においては、酸素欠損が少ないほど好ましい。
The oxygen deficiency formed in the
そこで、本発明の一態様においては、半導体層１０８近傍の絶縁膜、具体的には、半導体層１０８の上方に形成される絶縁層１１０が、過剰酸素を含有する構成である。絶縁層１１０から半導体層１０８へ酸素または過剰酸素を移動させることで、半導体層１０８中の酸素欠損を低減することが可能となる。
Therefore, in one aspect of the present invention, the insulating film in the vicinity of the
なお、半導体層１０８の下方に位置する絶縁層１０４が、過剰酸素を含有していてもよい。このとき、絶縁層１０４からも半導体層１０８へ過剰酸素を移動させることで、半導体層１０８の酸素欠損をより低減することが可能となる。
The insulating
ここで、半導体層１０８に混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、半導体層１０８においては、水素または水分などの不純物が少ないほど好ましい。
Here, impurities such as hydrogen and water mixed in the
半導体層１０８としては、不純物濃度が低く、欠陥準位密度の低い金属酸化物膜を用いることで、優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である金属酸化物膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該金属酸化物膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である金属酸化物膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
As the
以上が、構成例１についての説明である。 The above is the description of the configuration example 1.
以下では、上記構成例１と一部の構成が異なるトランジスタの構成例について説明する。なお、以下では、上記構成例１と重複する部分は説明を省略する場合がある。また、以下で示す図面において、上記構成例１と同様の機能を有する部分についてはハッチングパターンを同じくし、符号を付さない場合もある。 Hereinafter, a configuration example of a transistor having a partial configuration different from that of the configuration example 1 will be described. In the following, the description of the portion overlapping with the above configuration example 1 may be omitted. Further, in the drawings shown below, the hatching pattern may be the same for the portion having the same function as that of the above configuration example 1, and a reference numeral may not be attached.
［構成例２］
図２（Ａ）、（Ｂ）、（Ｃ）には、上記構成例１とは一部の構成が異なるトランジスタ１００を示している。
[Configuration Example 2]
2A, 2B, and 2C show a
図２（Ａ）は、トランジスタ１００の上面図であり、図２（Ｂ）はトランジスタ１００のチャネル長方向の断面図であり、図２（Ｃ）はトランジスタ１００のチャネル幅方向の断面図である。
2A is a top view of the
トランジスタ１００は、基板１０２と絶縁層１０４との間に導電層１０６を有する点で、構成例１と主に相違している。導電層１０６は、絶縁層１０４を介して半導体層１０８と重畳する部分を有する。
The
トランジスタ１００において、導電層１０６は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電層１１２は、第２のゲート電極（トップゲート電極ともいう）としての機能を有する。また、絶縁層１０４の一部は第１のゲート絶縁層として機能し、絶縁層１１０の一部は、第２のゲート絶縁層として機能する。
In the
なお、導電層１０６は、図示しない領域において、絶縁層１０４及び絶縁層１１０に設けられた開口部を介して、導電層１１２と電気的に接続されていてもよい。これにより、導電層１０６と導電層１１２には、同じ電位を与えることができる。
The
導電層１０６は、導電層１１２、導電層１２０ａ、または導電層１２０ｂと同様の材料を用いることができる。特に導電層１０６として、銅を含む材料により形成することで抵抗を低くすることができるため好適である。
As the
また、図２（Ａ）に示すように、導電層１１２及び導電層１０６の長さは、それぞれ半導体層１０８のチャネル幅方向の長さよりも長いことが好ましい。このとき、図２（Ｃ）に示すように、半導体層１０８のチャネル幅方向の全体が、絶縁層１１０と絶縁層１０４を介して、導電層１１２と導電層１０６に覆われた構成となる。
Further, as shown in FIG. 2A, it is preferable that the lengths of the
このような構成とすることで、半導体層１０８を一対のゲート電極によって生じる電界で、電気的に取り囲むことができる。このとき特に、導電層１０６と導電層１１２に同じ電位を与えることが好ましい。これにより、半導体層１０８にチャネルを誘起させるための電界を効果的に印加できるため、トランジスタ１００のオン電流を増大させることができる。そのため、トランジスタ１００を微細化することも可能となる。
With such a configuration, the
なお、一対のゲート電極の一方に定電位を与え、他方にトランジスタ１００を駆動するための信号を与えてもよい。このとき、一方の電極に与える電位により、トランジスタ１００を他方の電極で駆動する際のしきい値電圧を制御することもできる。
A constant potential may be given to one of the pair of gate electrodes, and a signal for driving the
［半導体装置の構成要素］
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
[Components of semiconductor devices]
Next, the components included in the semiconductor device of the present embodiment will be described in detail.
〔基板〕
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）、またはそれ以上のサイズの基板を用いることで、大型の表示装置を作製することができる。
〔substrate〕
There are no major restrictions on the material of the
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱性の劣る基板や可撓性の基板にも転載できる。
Further, a flexible substrate may be used as the
〔第１の絶縁膜〕
絶縁層１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁層１０４としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、半導体層１０８との界面特性を向上させるため、絶縁層１０４において少なくとも半導体層１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁層１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁層１０４に含まれる酸素を、半導体層１０８に移動させることが可能である。
[First insulating film]
The insulating
絶縁層１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁層１０４を厚くすることで、絶縁層１０４の酸素放出量を増加させることができると共に、絶縁層１０４と半導体層１０８との界面における界面準位、並びに半導体層１０８に含まれる酸素欠損を低減することが可能である。
The thickness of the insulating
絶縁層１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁層１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁層１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、半導体層１０８中に効率よく酸素を導入することができる。
As the insulating
また、絶縁層１０４の半導体層１０８に接する側に窒化シリコン膜などの酸化物膜以外の膜を用いることもできる。このとき、絶縁層１０４の半導体層１０８と接する表面に対して酸素プラズマ処理などの前処理を行い、絶縁層１０４の表面、または表面近傍を酸化することが好ましい。
Further, a film other than the oxide film such as a silicon nitride film can be used on the side of the insulating
〔導電膜〕
ゲート電極として機能する導電層１１２及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
[Conducting film]
The
また、ゲート電極として機能する導電層１１２及び導電層１０６、ソース電極として機能する導電層１２０ａ、ドレイン電極として機能する導電層１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ−Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ−Ｗ酸化物）、インジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ−Ｗ−Ｚｎ酸化物）、インジウムとチタンとを有する酸化物（Ｉｎ−Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化物（Ｉｎ−Ｔｉ−Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ−Ｚｎ酸化物）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物）、インジウムとガリウムと亜鉛とを有する酸化物（Ｉｎ−Ｇａ−Ｚｎ酸化物）等の酸化物導電体または金属酸化物膜を適用することもできる。
Further, the
ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（ＯｘｉｄｅＣｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、金属酸化物に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形成される。この結果、金属酸化物は、導電性が高くなり導電体化する。導電体化された金属酸化物を、酸化物導電体ということができる。一般に、金属酸化物は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する金属酸化物である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して金属酸化物と同程度の透光性を有する。 Here, the oxide conductor will be described. In the present specification and the like, the oxide conductor may be referred to as OC (Oxide Controller). As the oxide conductor, for example, when an oxygen deficiency is formed in a metal oxide and hydrogen is added to the oxygen deficiency, a donor level is formed in the vicinity of the conduction band. As a result, the metal oxide becomes highly conductive and becomes a conductor. A metal oxide that has been made into a conductor can be called an oxide conductor. In general, metal oxides have a large energy gap and therefore have translucency with respect to visible light. On the other hand, the oxide conductor is a metal oxide having a donor level in the vicinity of the conduction band. Therefore, the oxide conductor is less affected by absorption by the donor level and has the same level of translucency as the metal oxide with respect to visible light.
また、導電層１１２として、上記酸化物導電体（金属酸化物）を含む導電膜と、金属または合金を含む導電膜の積層構造としてもよい。金属または合金を含む導電膜を用いることで、配線抵抗を小さくすることができる。このとき、ゲート絶縁膜として機能する絶縁層と接する側には酸化物導電体を含む導電膜を適用することが好ましい。
Further, the
また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
Further, a Cu—X alloy film (X is Mn, Ni, Cr, Fe, Co, Mo, Ta, or Ti) is applied to the
また、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂには、上述の金属元素の中でも、特にチタン、タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有すると好適である。特に、導電層１１２、導電層１０６、導電層１２０ａ、導電層１２０ｂとしては、窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないため、半導体層１０８と接する導電膜、または半導体層１０８の近傍の導電膜として、好適に用いることができる。
Further, the
〔第２の絶縁膜〕
トランジスタ１００のゲート絶縁膜として機能する絶縁層１１０としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用いることができる。なお、絶縁層１１０を、２層の積層構造または３層以上の積層構造としてもよい。
[Second insulating film]
The insulating
また、トランジスタ１００のチャネル領域として機能する半導体層１０８と接する絶縁層１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁層１１０は、酸素を放出することが可能な絶縁膜である。なお、絶縁層１１０に過剰酸素領域を設けるには、例えば、酸素雰囲気下にて絶縁層１１０を形成する、もしくは成膜後の絶縁層１１０を酸素雰囲気下で熱処理すればよい。
Further, the insulating
また、絶縁層１１０として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１１０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
Further, when hafnium oxide is used as the insulating
また、絶縁層１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：ＥｌｅｃｔｒｏｎＳｐｉｎＲｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。絶縁層１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。
Further, the insulating
〔半導体層〕
半導体層１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：２：５等が挙げられる。
[Semiconductor layer]
When the
また、半導体層１０８が、Ｉｎ−Ｍ−Ｚｎ酸化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する半導体層１０８を形成しやすくなる。なお、成膜される半導体層１０８の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、半導体層１０８に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される半導体層１０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。
When the
また、半導体層１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
Further, the
また、半導体層１０８は、非単結晶構造であると好ましい。非単結晶構造は、例えば、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
Further, the
〔第３の絶縁膜〕
絶縁層１１６は、窒素または水素を有する。絶縁層１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン等を用いて形成することができる。絶縁層１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁層１１６は、半導体層１０８の領域１０８ｎと接する。したがって、絶縁層１１６と接する領域１０８ｎ中の不純物（窒素または水素）濃度が高くなり、領域１０８ｎのキャリア密度を高めることができる。
[Third insulating film]
The insulating
〔第４の絶縁膜〕
絶縁層１１８としては、酸化物絶縁膜を用いることができる。また、絶縁層１１８としては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁層１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
[Fourth insulating film]
An oxide insulating film can be used as the insulating
また、絶縁層１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
Further, the insulating
絶縁層１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
The thickness of the insulating
［トランジスタの作製方法例］
以下では、本発明の一態様のトランジスタの作製方法例について説明する。ここでは、上記構成例２で例示したトランジスタ１００を例に挙げて説明する。
[Example of manufacturing method of transistor]
Hereinafter, an example of a method for manufacturing a transistor according to one aspect of the present invention will be described. Here, the
なお、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて形成することができる。ＣＶＤ法としては、プラズマ化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法や、熱ＣＶＤ法などがある。また、熱ＣＶＤ法のひとつに、有機金属化学気相堆積（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法がある。 The thin films (insulating film, semiconductor film, conductive film, etc.) constituting the semiconductor device include a sputtering method, a chemical vapor deposition (CVD) method, a vacuum vapor deposition method, and a pulse laser deposition (PLD). ) Method, atomic layer deposition (ALD) method, etc. can be used for formation. Examples of the CVD method include a plasma chemical vapor deposition (PECVD: Plasma Enhanced CVD) method and a thermal CVD method. Further, one of the thermal CVD methods is an organometallic chemical vapor deposition (MOCVD) method.
また、半導体装置を構成する薄膜（絶縁膜、半導体膜、導電膜等）は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。 The thin films (insulating film, semiconductor film, conductive film, etc.) that make up the semiconductor device are spin coated, dip, spray coated, inkjet, dispense, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating. , Knife coat and the like.
また、半導体装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いて加工することができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。 Further, when processing a thin film constituting a semiconductor device, it can be processed by using a photolithography method or the like. Alternatively, the thin film may be processed by a nanoimprint method, a sandblast method, a lift-off method, or the like. Further, the island-shaped thin film may be directly formed by a film forming method using a shielding mask such as a metal mask.
フォトリソグラフィ法としては、代表的には以下の２つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。 As a photolithography method, there are typically the following two methods. One is a method of forming a resist mask on a thin film to be processed, processing the thin film by etching or the like, and removing the resist mask. The other is a method in which a photosensitive thin film is formed and then exposed and developed to process the thin film into a desired shape.
フォトリソグラフィ法において、露光に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。 In the photolithography method, as the light used for exposure, for example, i-line (wavelength 365 nm), g-line (wavelength 436 nm), h-line (wavelength 405 nm), or a mixture of these can be used. In addition, ultraviolet rays, KrF laser light, ArF laser light, or the like can also be used. Further, the exposure may be performed by the immersion exposure technique. Further, as the light used for exposure, extreme ultraviolet light (EUV: Extreme Ultra-violet) or X-ray may be used. Further, an electron beam can be used instead of the light used for exposure. It is preferable to use extreme ultraviolet light, X-rays or an electron beam because extremely fine processing is possible. When exposure is performed by scanning a beam such as an electron beam, a photomask is not required.
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。 A dry etching method, a wet etching method, a sandblasting method, or the like can be used for etching the thin film.
図３〜図６に示す各図は、トランジスタ１００の作製方法を説明するチャネル長方向の断面図である。
Each of the views shown in FIGS. 3 to 6 is a cross-sectional view in the channel length direction for explaining a method of manufacturing the
〔導電層１０６の形成〕
基板１０２上に導電膜を形成し、これをエッチングにより加工して、ゲート電極として機能する導電層１０６を形成する（図３（Ａ））。
[Formation of Conductive Layer 106]
A conductive film is formed on the
〔絶縁層１０４の形成〕
続いて、基板１０２及び導電層１０６を覆って絶縁層１０４を形成する（図３（Ｂ））。絶縁層１０４は、プラズマＣＶＤ法等を用いて形成することが好ましい。
[Formation of Insulation Layer 104]
Subsequently, the insulating
ここで、図３（Ｃ）に示すように、絶縁層１０４を形成した後に、絶縁層１０４に酸素１３２を添加することが好ましい。絶縁層１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁層１０４上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁層１０４に酸素を添加してもよい。
Here, as shown in FIG. 3C, it is preferable to add
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステンの１以上を有する導電膜あるいは半導体膜を用いることができる。 As the above-mentioned film that suppresses the desorption of oxygen, a conductive film or a semiconductor film having one or more of indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, or tungsten is used. be able to.
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁層１０４への酸素添加量を増加させることができる。また、酸素を含む雰囲気下でプラズマ処理を行うことで、絶縁層１０４の表面に吸着した水や水素などを除去することができる。これにより、後に形成する半導体層１０８中、または半導体層１０８と絶縁層１０４との界面に存在しうる水や水素を低減できる。
Further, when oxygen is added by plasma treatment, the amount of oxygen added to the insulating
絶縁層１０４として、窒化シリコンや窒化酸化シリコンなどを用いた場合には、絶縁層１０４中に水素が含まれる場合がある。このとき、上述のようなプラズマ処理等を行うことで、少なくとも半導体層１０８側における水素濃度を低減することができる。
When silicon nitride, silicon nitride oxide, or the like is used as the insulating
〔半導体層１０８の形成〕
続いて、絶縁層１０４上に半導体層１０８を形成する。
[Formation of semiconductor layer 108]
Subsequently, the
半導体層１０８となる金属酸化物膜は、金属酸化物ターゲットを用いたスパッタリング法により形成することが好ましい。
The metal oxide film to be the
また、金属酸化物膜を成膜する際に、酸素ガスの他に、不活性ガス（例えば、ヘリウムガス、アルゴンガス、キセノンガスなど）を混合させてもよい。なお、金属酸化物膜を成膜する際の成膜ガス全体に占める酸素ガスの割合（以下、酸素流量比ともいう）としては、０％以上１００％以下、好ましくは５％以上２０％以下とすることが好ましい。酸素流量比を低くし、結晶性が比較的低い金属酸化物膜とすることで、オン電流が高められたトランジスタとすることができる。 Further, when forming the metal oxide film, an inert gas (for example, helium gas, argon gas, xenon gas, etc.) may be mixed in addition to the oxygen gas. The ratio of oxygen gas to the total film-forming gas when forming the metal oxide film (hereinafter, also referred to as oxygen flow rate ratio) is 0% or more and 100% or less, preferably 5% or more and 20% or less. It is preferable to do so. By lowering the oxygen flow rate ratio and using a metal oxide film with relatively low crystallinity, it is possible to obtain a transistor with an increased on-current.
また、金属酸化物膜の成膜条件としては、基板温度を室温以上１８０℃以下、好ましくは基板温度を室温以上１４０℃以下とすればよい。金属酸化物膜の成膜時の基板温度を、例えば、室温以上１４０℃未満とすると、生産性が高くなり好ましい。また、基板温度を室温とする、または意図的に加熱しない状態で、金属酸化物膜を成膜することで、結晶性の低い金属酸化物膜を成膜しやすくなる。 Further, as the film forming condition of the metal oxide film, the substrate temperature may be room temperature or more and 180 ° C. or less, and preferably the substrate temperature may be room temperature or more and 140 ° C. or less. It is preferable that the substrate temperature at the time of forming the metal oxide film is, for example, room temperature or higher and lower than 140 ° C., because the productivity is high. Further, by forming a metal oxide film at a substrate temperature of room temperature or in a state where it is not intentionally heated, it becomes easy to form a metal oxide film having low crystallinity.
また、半導体層１０８の厚さとしては、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下とすればよい。
The thickness of the
なお、基板１０２として、大型のガラス基板（例えば、第６世代乃至第１０世代）を用いる場合、金属酸化物膜を成膜する際の基板温度を２００℃以上３００℃以下とした場合、基板１０２が変形する（歪むまたは反る）場合がある。よって、大型のガラス基板を用いる場合においては、金属酸化物膜を成膜する際の基板温度を室温以上２００℃未満とすることで、ガラス基板の変形を抑制することができる。
When a large glass substrate (for example, 6th to 10th generation) is used as the
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物膜に水分等が取り込まれることを可能な限り防ぐことができる。 It is also necessary to purify the sputtering gas. For example, the oxygen gas or argon gas used as the sputtering gas is a gas whose dew point is -40 ° C or lower, preferably -80 ° C or lower, more preferably -100 ° C or lower, and more preferably -120 ° C or lower. By using it, it is possible to prevent water and the like from being taken into the metal oxide film as much as possible.
また、スパッタリング法で金属酸化物膜を成膜する場合、スパッタリング装置におけるチャンバーは、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。 When a metal oxide film is formed by a sputtering method, a suction type vacuum exhaust pump such as a cryopump is used for the chamber in the sputtering apparatus in order to remove water and the like which are impurities for the metal oxide as much as possible. Therefore, it is preferable to evacuate to a high vacuum (from 5 × 10 -7 Pa to about 1 × 10 -4 Pa). In particular, the partial pressure of gas molecules (gas molecules corresponding to m / z = 18) corresponding to H 2 O in the chamber during standby of the sputtering apparatus is 1 × 10 -4 Pa or less, preferably 5 × 10 -5. It is preferably Pa or less.
なお、成膜した金属酸化物膜を、半導体層１０８に加工するには、ウェットエッチング法及びドライエッチング法のいずれか一方または双方を用いればよい。
In order to process the formed metal oxide film into the
また、金属酸化物膜の成膜後、または半導体層１０８に加工した後、加熱処理を行い、金属酸化物膜または半導体層１０８の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板の歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
Further, after the metal oxide film is formed or processed into the
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性雰囲気で行うことができる。または、不活性雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。 The heat treatment can be carried out in an inert atmosphere containing a rare gas such as helium, neon, argon, xenon or krypton, or nitrogen. Alternatively, after heating in an inert atmosphere, heating may be performed in an oxygen atmosphere. It is preferable that the inert atmosphere and the oxygen atmosphere do not contain hydrogen, water or the like. The processing time may be 3 minutes or more and 24 hours or less.
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。 An electric furnace, an RTA device, or the like can be used for the heat treatment. By using the RTA device, the heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, the heat treatment time can be shortened.
金属酸化物膜を加熱しながら成膜する、または金属酸化物膜を形成した後、加熱処理を行うことで、ＳＩＭＳにより得られる金属酸化物膜中の水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。 By forming a film while heating the metal oxide film, or by performing heat treatment after forming the metal oxide film, the hydrogen concentration in the metal oxide film obtained by SIMS is 5 × 10 19 atoms / cm 3 Less than or equal to 1 x 10 19 atoms / cm 3 or less, 5 x 10 18 atoms / cm 3 or less, or 1 x 10 18 atoms / cm 3 or less, or 5 x 10 17 atoms / cm 3 or less, or 1 x 10 16 It can be atoms / cm 3 or less.
〔絶縁層１１０の形成〕
続いて、半導体層１０８及び絶縁層１０４上に、絶縁層１１０を形成する（図３（Ｅ））。
[Formation of Insulation Layer 110]
Subsequently, the insulating
絶縁層１１０としては、例えば酸化シリコン膜または酸化窒化シリコン膜などの酸化物膜を、プラズマ化学気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成することが好ましい。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
As the insulating
また、絶縁層１１０として、堆積性気体の流量に対する酸化性気体の流量を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ装置を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
Further, as the insulating
また、絶縁層１１０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁層１１０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
Further, as the insulating
また、絶縁層１１０を、マイクロ波を用いたＰＥＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁層１１０を形成することができる。
Further, the insulating
また、絶縁層１１０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁層１１０を形成することができる。
Further, the insulating
〔導電膜１３０の形成〕
続いて、絶縁層１１０を覆って導電膜１３０を形成する（図４（Ａ））。
[Formation of conductive film 130]
Subsequently, the
導電膜１３０としては、金属酸化物膜、若しくは金属膜または合金膜を用いることができる。導電膜１３０の厚さは、極めて薄いことが好ましく、例えば１ｎｍ以上２０ｎｍ以下、好ましくは２ｎｍ以上１５ｎｍ以下、より好ましくは３ｎｍ以上１０ｎｍ以下、代表的には５ｎｍ程度とすることができる。
As the
導電膜１３０に用いることのできる金属酸化物としては、例えば、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｗ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、Ｉｎ−Ｔｉ酸化物、Ｉｎ−Ｔｉ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｓｉ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等が挙げられる。
Examples of the metal oxide that can be used for the
また、導電膜１３０として、アルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ガリウム、モリブデン、銀、インジウム、錫、タンタル、タングステンなどを含む金属膜または合金膜を用いることができる。
Further, as the
なお、導電膜１３０として、シリコンやゲルマニウム等のほか、化合物半導体、酸化物半導体などを含む半導体膜を用いてもよい。
As the
ここで、導電膜１３０として金属酸化物を用い、酸素を含む雰囲気下でスパッタリング法等により成膜すると、成膜時においても絶縁層１１０中に酸素を供給できるため好ましい。
Here, when a metal oxide is used as the
〔酸素供給処理〕
続いて、導電膜１３０を介して絶縁層１１０に酸素１３４を供給する処理（以下、酸素供給処理ともいう）を行う（図４（Ｂ））。
[Oxygen supply processing]
Subsequently, a process of supplying
酸素供給処理としては、酸素雰囲気下におけるプラズマ処理（酸素プラズマ処理ともいう）を用いることが好ましい。酸素がプラズマ化することにより、酸素ラジカル、酸素原子、または酸素イオンを絶縁層１１０に導電膜１３０を介して添加することができる。装置に導入するガスにおける酸素流量比は高いほど好ましく、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは１００％とする。
As the oxygen supply treatment, it is preferable to use plasma treatment (also referred to as oxygen plasma treatment) in an oxygen atmosphere. By turning oxygen into plasma, oxygen radicals, oxygen atoms, or oxygen ions can be added to the insulating
特に、処理装置として平行平板型の一対の電極を有する処理装置を用いることが好ましい。このとき、一対の電極間にバイアス電圧が印加される状態でプラズマ処理を行うことで、より多くの酸素を絶縁層１１０に供給することができる。バイアス電圧は、例えば酸素プラズマ中の酸素イオンが、基板側に移動しやすくなるように印加する。酸素プラズマ中の酸素イオンは、例えばＯ＋またはＯ２＋などの正の電荷を帯びやすいため、基板側に位置する電極が負電位となるようにバイアス電圧を印加すると、基板側に酸素イオンが移動しやすくなる。
In particular, it is preferable to use a processing apparatus having a pair of parallel plate type electrodes as the processing apparatus. At this time, more oxygen can be supplied to the insulating
ここで、導電膜１３０を設けずに絶縁層１１０に対して直接酸素供給処理を行った場合、絶縁層１１０に供給された酸素の一部が、再度外部へ脱離してしまう場合がある。しかしながら本作製方法例では、絶縁層１１０上に導電膜１３０が設けられていることにより、絶縁層１１０に供給された酸素が再度外部へ脱離してしまうことを防ぐことができる。また、導電膜１３０により、絶縁層１１０へのダメージを緩和することができる。
Here, when the oxygen supply process is directly applied to the insulating
また、絶縁層１１０上の導電膜１３０は、酸素供給処理において一対の電極間にバイアス電圧が印加されると、イオン化した酸素をひきつけやすくなるといった効果を奏する。したがって、導電膜１３０を設けることでバイアス電圧を印加することによる効果を相乗的に高めることができる。
Further, the
また、処理装置として、ドライエッチング装置、アッシング装置、ＰＥＣＶＤ装置などを用いると、他の処理と装置を共有できるため好ましい。特に、アッシング装置を用いることが好ましい。 Further, it is preferable to use a dry etching apparatus, an ashing apparatus, a PECVD apparatus, or the like as the processing apparatus because the apparatus can be shared with other processing. In particular, it is preferable to use an ashing device.
また、処理装置が有する一対の電極間にバイアス電圧を印加する場合、そのバイアス電圧を例えば１０Ｖ以上１ｋＶ以下とすればよい。または、バイアスの電力密度を例えば１Ｗ／ｃｍ２以上５Ｗ／ｃｍ２以下とすればよい。 Further, when a bias voltage is applied between the pair of electrodes of the processing apparatus, the bias voltage may be set to, for example, 10 V or more and 1 kV or less. Alternatively, the power density of the bias may be, for example, 1 W / cm 2 or more and 5 W / cm 2 or less.
なお、酸素供給処理は上記に限られず、導電膜１３０を介して絶縁層１１０に酸素を供給可能な方法を用いることができる。例えばイオン注入法、イオンドーピング法またはプラズマイマージョンイオンインプランテーション法などを用いて、導電膜を介して酸素を絶縁膜に供給してもよい。または、酸素雰囲気下で加熱処理を行ってもよい。このような処理を用いた場合にも、導電膜１３０は絶縁層１１０に供給された酸素が脱離することを防ぐキャップ膜として機能させること、及び、絶縁層１１０へのダメージを緩和する緩和層として機能させることができる。
The oxygen supply treatment is not limited to the above, and a method capable of supplying oxygen to the insulating
〔導電膜１３０の除去〕
酸素供給処理を経ることにより、導電膜１３０が脆化する場合がある。また特に導電膜１３０に金属または合金を用いた場合には、酸素供給処理により酸化されて抵抗値が高くなる、または一部がエッチングされ、薄膜化してしまう場合もある。そのため導電膜１３０をエッチングにより除去することが好ましい。
[Removal of conductive film 130]
The
図４（Ｃ）には、導電膜１３０をエッチングした後の断面図を示している。
FIG. 4C shows a cross-sectional view of the
〔金属酸化物層１１４の形成〕
続いて、絶縁層１１０上に金属酸化物層１１４を形成する（図４（Ｄ））。
[Formation of metal oxide layer 114]
Subsequently, the
金属酸化物層１１４は、例えば酸素を含む雰囲気下で成膜することが好ましい。特に、酸素を含む雰囲気下でスパッタリング法により形成することが好ましい。これにより、金属酸化物層１１４の成膜時に絶縁層１１０に酸素１３６を供給することができる。
The
例えば金属酸化物層１１４の成膜条件として、成膜ガスに酸素を用い、金属ターゲットを用いた反応性スパッタリング法により、金属酸化物膜を形成することが好ましい。金属ターゲットとして、例えばアルミニウムを用いた場合には、酸化アルミニウム膜を成膜することができる。
For example, as a film forming condition for the
金属酸化物層１１４の成膜時に、成膜装置の成膜室内に導入する成膜ガスの全流量に対する酸素流量の割合（酸素流量比）、または成膜室内の酸素分圧が高いほど、絶縁層１１０中に供給される酸素を増やすことができる。酸素流量比または酸素分圧は、例えば５０％以上１００以下、好ましくは６５％以上１００％以下、より好ましくは８０％以上１００以下、さらに好ましくは９０％以上１００％とする。特に、酸素流量比または酸素分圧を１００％とすることが好ましい。
When the
このように、酸素を含む雰囲気下でスパッタリング法により金属酸化物層１１４を形成することにより、金属酸化物層１１４の成膜時に、絶縁層１１０へ酸素を供給するとともに、絶縁層１１０から酸素が脱離することを防ぐことができる。その結果、絶縁層１１０に極めて多くの酸素を閉じ込めることができる。そして、後の加熱処理によって、半導体層１０８に多くの酸素を供給することができる。その結果、半導体層中の酸素欠損を低減でき、信頼性の高いトランジスタを実現できる。
By forming the
なお、金属酸化物層１１４の形成後に、金属酸化物層１１４、絶縁層１１０、及び絶縁層１０４の一部をエッチングすることで、導電層１０６に達する開口を形成してもよい。これにより、後に形成する導電層１１２と導電層１０６とを、当該開口を介して電気的に接続することができる。
After forming the
〔導電膜１１２ａの形成〕
続いて、金属酸化物層１１４上に導電膜１１２ａを形成する（図５（Ａ））。導電膜１１２ａは、後に導電層１１２となる膜である。
[Formation of
Subsequently, the
導電膜１１２ａは、金属または合金のスパッタリングターゲットを用いたスパッタリング法により成膜することが好ましい。
The
〔導電膜１１２ａ、金属酸化物層１１４、絶縁層１１０のエッチング〕
続いて、導電膜１１２ａ、金属酸化物層１１４、及び絶縁層１１０の一部をエッチングし、半導体層１０８の一部を露出させる（図５（Ｂ））。
[Etching of
Subsequently, a part of the
ここで、導電膜１１２ａ、金属酸化物層１１４、及び絶縁層１１０は、それぞれ同じレジストマスクを用いて加工することが好ましい。または、エッチング後の導電層１１２をハードマスクとして用いて、金属酸化物層１１４と絶縁層１１０とをエッチングしてもよい。
Here, it is preferable that the
これにより、上面形状が概略一致した島状の導電層１１２、金属酸化物層１１４、及び絶縁層１１０を形成することができる。
As a result, the island-shaped
〔絶縁層１１６、絶縁層１１８の形成〕
続いて、半導体層１０８、導電層１１２、絶縁層１０４等を覆って絶縁層１１６を形成し、その後に絶縁層１１８を形成する（図５（Ｃ））。
[Formation of Insulating
Subsequently, the insulating
絶縁層１１６の成膜前に、半導体層１０８の露出した部分に酸素欠損を形成する処理を行うことが好ましい。例えば、酸素を含まない雰囲気下における、プラズマ処理または加熱処理を行うことができる。
Prior to film formation of the insulating
例えば、ＰＥＣＶＤ装置内において、アルゴンなどの希ガスや、窒素ガス、または水素ガスなどを含む雰囲気下でプラズマ処理を行い、その後、絶縁層１１６の成膜ガスを導入して絶縁層１１６を成膜することができる。さらに、絶縁層１１８も大気に曝すことなく連続して成膜することが好ましい。プラズマ処理と、絶縁層１１６の成膜と、絶縁層１１８の成膜とは、それぞれ異なる成膜室で行ってもよいし、いずれか２以上を同じ成膜室で行ってもよい。
For example, in a PECVD apparatus, plasma treatment is performed in an atmosphere containing a rare gas such as argon, nitrogen gas, or hydrogen gas, and then a film forming gas of the insulating
絶縁層１１６として、窒素または水素のうち少なくとも一方を含む膜とすることが好ましい。例えば窒化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜などの水素を含有する絶縁膜などを用いることが好ましい。このような絶縁層１１６を半導体層１０８の一部に接して形成することで、当該部分に窒素や水素が供給され、導電性を高めることができる。これにより、半導体層１０８に低抵抗な領域１０８ｎが形成される。
The insulating
〔加熱処理〕
絶縁層１１６及び絶縁層１１８を形成した後に、加熱処理を行う。加熱処理により、絶縁層１１０から半導体層１０８に酸素が供給され、半導体層１０８中の酸素欠損を低減することができる。絶縁層１１０は極めて多くの過剰酸素が含まれるため、比較的低温の加熱処理であっても、十分な量の酸素を半導体層１０８に供給することができる。
[Heat treatment]
After forming the insulating
さらに、加熱処理により、半導体層１０８の一部の酸素欠損と水素とが結合して領域１０８ｎをより低抵抗化させることができる。なお、絶縁層１１６を成膜した時点では、半導体層１０８の一部に低抵抗な領域１０８ｎが形成されていなくてもよい。
Further, by the heat treatment, a part of oxygen deficiency of the
加熱処理の最高温度が高いほど好ましいが、大型の基板を用いた場合には、例えば４５０℃以下、好ましくは４００℃以下、より好ましくは３５０℃以下、さらに好ましくは３４０℃以下、さらに好ましくは３３０℃以下、さらに好ましくは３００℃以下とする。 The higher the maximum temperature of the heat treatment is, the more preferable, but when a large substrate is used, for example, 450 ° C. or lower, preferably 400 ° C. or lower, more preferably 350 ° C. or lower, still more preferably 340 ° C. or lower, still more preferably 330 ° C. or lower. The temperature is preferably 300 ° C or lower, more preferably 300 ° C or lower.
〔開口部１４１ａ、１４１ｂの形成〕
続いて、絶縁層１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁層１１８及び絶縁層１１６の一部をエッチングすることで、領域１０８ｎに達する開口部１４１ａ、開口部１４１ｂを形成する（図６（Ａ））。
[Formation of
Subsequently, a mask is formed at a desired position of the insulating
〔導電層１２０ａ、１２０ｂの形成〕
続いて、開口部１４１ａ、開口部１４１ｂを覆うように、絶縁層１１８上に導電膜を成膜し、当該導電膜を所望の形状に加工することで、導電層１２０ａ、導電層１２０ｂを形成する（図６（Ｂ））。
[Formation of
Subsequently, a conductive film is formed on the insulating
以上の工程により、トランジスタ１００を作製することができる。なお、図６（Ｂ）に示す断面図は、図２（Ｂ）で示した図と同じ図である。
The
本作製方法例によれば、半導体層と接する酸化物絶縁膜中に極めて多くの酸素を供給することが可能となる。そのため半導体中の酸素欠損が十分に低減することが可能であり、電気特性に優れたトランジスタを実現できる。 According to this production method example, it is possible to supply an extremely large amount of oxygen into the oxide insulating film in contact with the semiconductor layer. Therefore, oxygen deficiency in the semiconductor can be sufficiently reduced, and a transistor having excellent electrical characteristics can be realized.
また、例えばトランジスタの作製工程にかかる最高温度を４００℃以下、または３５０℃以下、または３４０℃以下、または３３０℃以下、または３００℃以下にまで低減することができ、生産性を高めることができる。 Further, for example, the maximum temperature required in the transistor manufacturing process can be reduced to 400 ° C. or lower, 350 ° C. or lower, or 340 ° C. or lower, or 330 ° C. or lower, or 300 ° C. or lower, and productivity can be improved. ..
以上が作製方法例についての説明である。 The above is the description of the production method example.
［構成例３］
本発明の一態様によれば、トランジスタを低温で形成することが可能なため、耐熱性の比較的低い基板上に作製することが可能である。以下では、一例として、可撓性を有する程度に薄い有機樹脂基板上に設けられたトランジスタについて説明する。
[Configuration Example 3]
According to one aspect of the present invention, since the transistor can be formed at a low temperature, it can be formed on a substrate having relatively low heat resistance. In the following, as an example, a transistor provided on an organic resin substrate that is thin enough to have flexibility will be described.
図７（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｂの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｂは、上記構成例２で例示したトランジスタ１００と比較して、基板１０２に代えて基板１０２ａ上に設けられている点、及び絶縁層１０３を有する点で、主に相違している。
7 (A) and 7 (B) show cross-sectional views of the
基板１０２ａとしては、可撓性を有する程度に薄い（例えば厚さ１００ｎｍ以上１００μｍ以下）有機樹脂などの基板を用いることができる。
As the
有機樹脂としては、代表的にはポリイミド樹脂を用いることができる。ポリイミド樹脂は、耐熱性に優れるため好ましい。このほかにアクリル樹脂、エポキシ樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、フェノール樹脂等を用いることができる。 As the organic resin, a polyimide resin can be typically used. Polyimide resin is preferable because it has excellent heat resistance. In addition, acrylic resin, epoxy resin, polyamide resin, polyimideamide resin, siloxane resin, benzocyclobutene resin, phenol resin and the like can be used.
有機樹脂は、例えばスピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により、樹脂前駆体と溶媒の混合材料、または可溶性の樹脂材料と溶媒の混合材料を、支持基板上に形成する。その後、加熱処理により、溶媒等を除去するとともに、材料を硬化させ、有機樹脂を含む基板１０２ａを形成することができる。
The organic resin is a mixed material of a resin precursor and a solvent by, for example, spin coating, dipping, spray coating, inkjet, dispensing, screen printing, offset printing, doctor knife, slit coating, roll coating, curtain coating, knife coating and the like. , Or a mixture of soluble resin material and solvent is formed on the support substrate. After that, the solvent and the like can be removed by heat treatment, and the material can be cured to form the
例えば、ポリイミドを用いる場合には、脱水によりイミド結合が生じる樹脂前駆体を用いることができる。または、可溶性のポリイミドを含む材料を用いてもよい。 For example, when polyimide is used, a resin precursor in which an imide bond is formed by dehydration can be used. Alternatively, a material containing soluble polyimide may be used.
絶縁層１０３としては、無機絶縁膜を用いることができる。絶縁層１０３は、基板１０２ａに含まれる不純物が、トランジスタ１００Ｂに拡散することを防ぐバリア膜として機能することが好ましい。
An inorganic insulating film can be used as the insulating
バリア性の高い無機絶縁膜としては、例えば窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムなどが挙げられる。 Examples of the inorganic insulating film having a high barrier property include silicon nitride, silicon nitride oxide, aluminum oxide, aluminum nitride, and aluminum nitride.
また、絶縁層１０３を積層膜とする場合には、少なくとも一層にバリア性の高い無機絶縁膜を適用することが好ましい。例えば、基板１０２ａから酸化窒化シリコン膜と、窒化シリコン膜を積層した２層構造、酸化窒化シリコン膜と、窒化シリコン膜と、酸化窒化シリコン膜を積層した３層構造などとしてもよい。
When the insulating
ここで、トランジスタ１００Ｂの作製方法の一例について説明する。まず、ガラス基板等の支持基板上に基板１０２ａとなる樹脂層と、絶縁層１０３とを積層して形成する。続いて、絶縁層１０３上に、上記作製方法例と同様の方法によりトランジスタを形成する。その後、支持基板と基板１０２ａとを分離することにより、可撓性を有する基板１０２ａ上のトランジスタ１００Ｂを作製することができる。
Here, an example of a method for manufacturing the
支持基板と基板１０２ａの分離方法は、様々な方法を用いることができる。例えば支持基板側からレーザ光を照射することで、支持基板と基板１０２ａとの密着性を低下させる方法を用いてもよい。このとき、支持基板と基板１０２ａとの間に、光吸収層を設けてもよい。光吸収層としては、レーザ光に用いる光の一部を吸収しうる材料を用いることができる。例えば、レーザ光として波長３０８ｎｍのエキシマレーザを用いる場合には、光吸収層としては、金属、半導体、酸化物等を用いることができる。例えば、シリコンなどの半導体膜、チタンやタングステンなどの金属膜、酸化チタン、酸化タングステン、酸化インジウム、インジウムスズ酸化物などの酸化物膜等を用いることができる。
As a method for separating the support substrate and the
また、支持基板上に絶縁層１０３を形成し、トランジスタを作製した後に、支持基板と絶縁層１０３との間で分離して、絶縁層１０３と基板１０２ａとを接着層１０５により貼り合せる構成としてもよい。その場合の断面図を図７（Ｃ）に示す。このとき、絶縁層１０３と支持基板との間に、剥離層を形成することが好ましい。例えば、剥離層としてタングステンなどの高融点金属材料を含む層と、当該金属材料の酸化物を含む層を積層して用い、その上の絶縁層１０３として、窒化シリコン、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの無機絶縁材料を含む絶縁層を積層して用いることができる。このとき、タングステンと酸化タングステンの界面、酸化タングステン中、または酸化タングステンと絶縁層の界面で剥離することができる。
Further, the insulating
［構成例４］
図８（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｃの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｃは、上記構成例２で例示したトランジスタ１００と比較して、半導体層１０８が積層構造を有する点で、主に相違している。
[Configuration Example 4]
8 (A) and 8 (B) show cross-sectional views of the
半導体層１０８は、絶縁層１０４側から半導体層１０８ａと半導体層１０８ｂとが積層された積層構造を有する。
The
半導体層１０８ｂは、半導体層１０８ａよりも結晶性の高い膜であることが好ましい。
The
また半導体層１０８ａと半導体層１０８ｂとは、同じ酸化物ターゲットを用い、成膜条件を異ならせることで、大気に触れることなく連続して形成されることが好ましい。
Further, it is preferable that the
例えば、半導体層１０８ａの成膜時の酸素流量比を、半導体層１０８ｂの成膜時の酸素流量比よりも小さくする。または、半導体層１０８ａの成膜時に、酸素を流さない条件とする。これにより、半導体層１０８ｂの成膜時に、半導体層１０８ａに酸素を効果的に供給することができる。また、半導体層１０８ａは半導体層１０８ｂよりも結晶性が低く、電気伝導性の高い膜とすることができる。一方、上部に設けられる半導体層１０８ｂを半導体層１０８ａよりも結晶性の高い膜とすることで、半導体層１０８の加工時や、絶縁層１１０の成膜時のダメージを抑制することができる。例えば、半導体層１０８ａにＣＡＣ−ＯＳ膜を用い、半導体層１０８ｂにＣＡＡＣ−ＯＳ膜を用いることができる。
For example, the oxygen flow rate ratio at the time of film formation of the
より具体的には、半導体層１０８ａの成膜時の酸素流量比を、０％以上５０％未満、好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、代表的には１０％とする。また半導体層１０８ｂの成膜時の酸素流量比を、５０％以上１００％以下、好ましくは６０％以上１００％以下、より好ましくは８０％以上１００％以下、さらに好ましくは９０％以上１００％以下、代表的には１００％とする。また、半導体層１０８ａと半導体層１０８ｂとで、成膜時の圧力、温度、電力等の条件を異ならせてもよいが、酸素流量比以外の条件を同じとすることで、成膜工程にかかる時間を短縮することができるため好ましい。
More specifically, the oxygen flow rate ratio at the time of film formation of the
半導体層１０８をこのような積層構造とすることで、電気特性に優れ、且つ信頼性の高いトランジスタを実現できる。
By forming the
なお、半導体層１０８ａと半導体層１０８ｂとは、それぞれ異なる組成の膜であってもよい。このとき、半導体層１０８ａ及び半導体層１０８ｂの両方に、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いた場合、半導体層１０８ａに、半導体層１０８ｂよりもＩｎの組成が高い酸化物ターゲットを用いることが好ましい。
The
また図８（Ａ）に示すように、半導体層１０８ａの導電層１１２と重ならない領域には低抵抗な領域１０８ｎａが設けられ、半導体層１０８ｂの導電層１１２と重ならない領域には低抵抗な領域１０８ｎｂが設けられている。
Further, as shown in FIG. 8A, a low resistance region 108na is provided in a region of the
［構成例５］
図９（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｄの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｄは、上記構成例２で例示したトランジスタ１００と比較して、半導体層１０８が積層構造を有する点で、主に相違している。
[Configuration Example 5]
9 (A) and 9 (B) show cross-sectional views of the
半導体層１０８は、絶縁層１０４側から半導体層１０８ｃと半導体層１０８ａとが積層された積層構造を有する。
The
半導体層１０８ｃは、半導体層１０８ａよりも結晶性の高い膜であることが好ましい。また、半導体層１０８ｃは、半導体層１０８ａよりも水素及び酸素が拡散しにくい膜であることが好ましい。
The
半導体層１０８ａ及び半導体層１０８ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物を用いた場合には、半導体層１０８ｃが半導体層１０８ａよりもＩｎの組成が少ない材料を用いることが好ましい。また、半導体層１０８ｃが半導体層１０８ａよりもＺｎの組成が多い材料を用いることが好ましい。これにより、半導体層１０８ｃの水素及び酸素に対するバリア性を向上させることができる。特にＺｎの組成を高めることにより、半導体層１０８ｃの結晶性を高めることが容易となるため、バリア性を向上させることができる。
When In-Ga-Zn oxide is used as the
例えば、半導体層１０８ｃとして、Ｉｎ、Ｍ、及びＺｎの原子数の比が、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、またはそれらの近傍であるスパッタリングターゲットで形成した膜を用いることが好ましい。
For example, in the
半導体層１０８ａと絶縁層１０４との間に、バリア性の高い半導体層１０８ｃを設けることにより、絶縁層１０４から半導体層１０８ａに酸素及び水素が拡散することを防ぐことができる。そのため、半導体層１０８ａのチャネル形成領域中の水素を低減でき、信頼性の高いトランジスタを実現できる。また、半導体層１０８ａの低抵抗な領域１０８ｎａに酸素が供給されることにより、高抵抗化してしまうことを防ぐことができるため、ソース−ドレイン間の抵抗を低くすることができる。
By providing the
なお、図９（Ａ）に示すように、半導体層１０８ｃの導電層１１２と重ならない部分には、低抵抗な領域１０８ｎｃが形成されていてもよい。
As shown in FIG. 9A, a
［構成例６］
図１０（Ａ）、（Ｂ）に、以下で例示するトランジスタ１００Ｅの断面図を示す。なお、上面図については図２（Ａ）を援用できる。トランジスタ１００Ｅは、上記構成例２で例示したトランジスタ１００と比較して、半導体層１０８が積層構造を有する点で、主に相違している。
[Configuration Example 6]
10 (A) and 10 (B) show cross-sectional views of the
半導体層１０８は、絶縁層１０４側から半導体層１０８ｃと半導体層１０８ａと半導体層１０８ｂとが、積層された積層構造を有する。
The
半導体層１０８ａ及び半導体層１０８ｂは、上記構成例４と同様の膜を用いることができる。また半導体層１０８ｃは、上記構成例５と同様の膜を用いることができる。
As the
このような構成とすることで、半導体層１０８ｃにより絶縁層１０４から半導体層１０８ａへの不純物の拡散を防ぎつつ、半導体層１０８ｂにより、加工時のダメージ等を防ぐことができる。これにより、信頼性に優れたトランジスタを実現できる。
With such a configuration, the
以上が、各構成例についての説明である。 The above is a description of each configuration example.
本実施の形態で例示した構成例、作製方法例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、作製方法例、または図面等と適宜組み合わせて実施することができる。 The configuration example, the production method example, and the drawings corresponding thereto can be implemented by appropriately combining at least a part of the configuration example, the production method example, the drawing, and the like in the present embodiment.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
（実施の形態２）
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について説明を行う。
(Embodiment 2)
In this embodiment, an example of a display device having a transistor illustrated in the previous embodiment will be described.
［構成例］
図１１（Ａ）は、表示装置の一例を示す上面図である。図１１（Ａ）に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって貼り合わされている。すなわち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図１１（Ａ）には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
[Configuration example]
FIG. 11A is a top view showing an example of the display device. The
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、ＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。ＦＰＣ端子部７０８は、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びゲートドライバ回路部７０６と、それぞれ電気的に接続される。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
Further, the
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成してもよい、またはソースドライバ回路部７０４のみを第１の基板７０１に形成してもよい。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
Further, the
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートドライバ回路部７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
Further, the
また、表示装置７００は、様々な素子を有することができる。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。
Further, the
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部または全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部または全部が、アルミニウム、銀、などを有するようにすればよい。さらにその場合、反射電極の下にＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに消費電力を低減することができる。 Further, as an example of a display device using an EL element, there is an EL display or the like. An example of a display device using an electron emitting element is a field emission display (FED) or a surface-conduction electron-emitter display (SED). An example of a display device using a liquid crystal element is a liquid crystal display (transmissive liquid crystal display, semi-transmissive liquid crystal display, reflective liquid crystal display, direct-view liquid crystal display, projection liquid crystal display). An example of a display device using an electronic ink element or an electrophoresis element is electronic paper. In the case of realizing a semi-transmissive liquid crystal display or a reflective liquid crystal display, a part or all of the pixel electrodes may have a function as a reflective electrode. For example, a part or all of the pixel electrodes may have aluminum, silver, or the like. Further, in that case, it is also possible to provide a storage circuit such as SRAM under the reflective electrode. Thereby, the power consumption can be further reduced.
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
As the display method in the
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。 Further, in order to display the display device in color by using white light emission (W) on the backlight (organic EL element, inorganic EL element, LED, fluorescent lamp, etc.), a colored layer (also referred to as a color filter) may be used. good. As the colored layer, for example, red (R), green (G), blue (B), yellow (Y) and the like can be appropriately combined and used. By using the colored layer, the color reproducibility can be improved as compared with the case where the colored layer is not used. At this time, the white light in the region without the colored layer may be directly used for display by arranging the region having the colored layer and the region without the colored layer. By arranging a region that does not have a colored layer in a part thereof, it is possible to reduce the decrease in brightness due to the colored layer and reduce the power consumption by about 20% to 30% at the time of bright display. However, when full-color display is performed using a self-luminous element such as an organic EL element or an inorganic EL element, R, G, B, Y, and W may be emitted from an element having each emission color. By using the self-luminous element, the power consumption may be further reduced as compared with the case where the colored layer is used.
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。 In addition to the above-mentioned method of converting a part of the light emitted from the white light emission into red, green, and blue by passing it through a color filter (color filter method), the colorization method also emits red, green, and blue light. The method used for each (three-color method) or the method of converting a part of the light emitted from the blue light emission to red or green (color conversion method, quantum dot method) may be applied.
図１１（Ｂ）に示す表示装置７００Ａは、大型の画面を有する電子機器に好適に用いることのできる表示装置である。例えばテレビジョン装置、モニタ装置、デジタルサイネージなどに好適に用いることができる。
The
表示装置７００Ａは、複数のソースドライバＩＣ７２１と、一対のゲートドライバ回路７２２を有する。
The
複数のソースドライバＩＣ７２１は、それぞれＦＰＣ７２３に取り付けられている。また、複数のＦＰＣ７２３は、一方の端子が基板７０１に、他方の端子がプリント基板７２４にそれぞれ接続されている。ＦＰＣ７２３を折り曲げることで、プリント基板７２４を画素部７０２の裏側に配置して、電気機器に実装することができる。
Each of the plurality of source drivers IC721 is attached to the FPC723. Further, in the plurality of FPC723s, one terminal is connected to the
一方、ゲートドライバ回路７２２は、基板７０１上に形成されている。これにより、狭額縁の電子機器を実現できる。
On the other hand, the
このような構成とすることで、大型で且つ高解像度な表示装置を実現できる。例えば画面サイズが対角３０インチ以上、４０インチ以上、５０インチ以上、または６０インチ以上の表示装置に適用することができる。また、解像度がフルハイビジョン、４Ｋ２Ｋ、または８Ｋ４Ｋなどといった極めて高解像度の表示装置を実現することができる。 With such a configuration, a large-sized and high-resolution display device can be realized. For example, it can be applied to a display device having a screen size of 30 inches or more, 40 inches or more, 50 inches or more, or 60 inches or more diagonally. Further, it is possible to realize an extremely high resolution display device having a resolution of full high definition, 4K2K, 8K4K, or the like.
［断面構成例］
以下では、表示素子として液晶素子及びＥＬ素子を用いる構成について、図１２乃至図１４を用いて説明する。なお、図１２及び図１３は、図１１に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図１４は、図１１に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
[Cross-section configuration example]
Hereinafter, a configuration using a liquid crystal element and an EL element as display elements will be described with reference to FIGS. 12 to 14. 12 and 13 are cross-sectional views taken along the alternate long and short dash line QR shown in FIG. 11, and have a configuration in which a liquid crystal element is used as the display element. Further, FIG. 14 is a cross-sectional view of the alternate long and short dash line QR shown in FIG. 11, and has a configuration in which an EL element is used as a display element.
まず、図１２乃至図１４に示す共通部分について最初に説明し、次に異なる部分について以下説明する。 First, the common parts shown in FIGS. 12 to 14 will be described first, and then the different parts will be described below.
〔表示装置の共通部分に関する説明〕
図１２乃至図１４に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を有する。
[Explanation of common parts of display devices]
The
トランジスタ７５０及びトランジスタ７５２は、実施の形態１で例示したトランジスタを適用することができる。
As the
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。 The transistor used in this embodiment has an oxide semiconductor film that is highly purified and suppresses the formation of oxygen deficiency. The transistor can reduce the off-current. Therefore, the holding time of an electric signal such as an image signal can be lengthened, and the writing interval can be set long when the power is on. Therefore, the frequency of the refresh operation can be reduced, which has the effect of suppressing power consumption.
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。 Further, the transistor used in the present embodiment can be driven at high speed because a relatively high field effect mobility can be obtained. For example, by using a transistor capable of such high-speed driving in a display device, a switching transistor in a pixel portion and a driver transistor used in a driving circuit portion can be formed on the same substrate. That is, since it is not necessary to separately use a semiconductor device formed of a silicon wafer or the like as a drive circuit, the number of parts of the semiconductor device can be reduced. Further, also in the pixel portion, by using a transistor capable of high-speed driving, it is possible to provide a high-quality image.
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極と機能する導電膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極またはドレイン電極として機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトランジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体膜として機能する絶縁膜が挟持された積層型の構造である。
The
また、図１２乃至図１４において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
Further, in FIGS. 12 to 14, a flattening insulating
また、図１２乃至図１４においては、画素部７０２が有するトランジスタ７５０と、ソースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成などが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読み替えてもよい。
Further, in FIGS. 12 to 14, the configuration in which the
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
Further, the
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
Further, the FPC
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
Further, as the
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていてもよい。
Further, a
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
Further, on the
〔液晶素子を用いる表示装置の構成例〕
図１２に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図１２に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
[Configuration example of a display device using a liquid crystal element]
The
また、導電膜７７２は、トランジスタ７５０が有するソース電極またはドレイン電極として機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
Further, the
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
As the
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜を用いる場合、表示装置７００は、透過型の液晶表示装置となる。反射型の液晶表示装置の場合、視認側に偏光板を設ける。一方、透過型の液晶表示装置の場合、液晶素子を挟む一対の偏光板を設ける。
When a conductive film having a reflective light in visible light is used for the
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる。この場合の一例を図１３に示す。また、図１３に示す表示装置７００は、液晶素子の駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図１３に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）としての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界によって、液晶層７７６の配向状態を制御することができる。
Further, by changing the configuration on the
また、図１２及び図１３において図示しないが、導電膜７７２または導電膜７７４のいずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図１２及び図１３において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
Further, although not shown in FIGS. 12 and 13, an alignment film may be provided on either one or both of the
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、高分子ネットワーク型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular weight liquid crystal, a polymer liquid crystal, a polymer dispersion type liquid crystal, a polymer network type liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. Depending on the conditions, these liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase and the like.
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。 Further, when the transverse electric field method is adopted, a liquid crystal showing a blue phase without using an alignment film may be used. The blue phase is one of the liquid crystal phases, and is a phase that appears immediately before the transition from the cholesteric phase to the isotropic phase when the temperature of the cholesteric liquid crystal is raised. Since the blue phase is expressed only in a narrow temperature range, a liquid crystal composition mixed with a chiral agent of several weight% or more is used for the liquid crystal layer in order to improve the temperature range. A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent does not require an orientation treatment because it has a short response rate and is optically isotropic. In addition, since it is not necessary to provide an alignment film, the rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects and breakage of the liquid crystal display device during the manufacturing process can be reduced. .. Further, the liquid crystal material showing the blue phase has a small viewing angle dependence.
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモードなどを用いることができる。 When a liquid crystal element is used as the display element, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Birefringent Micro-Cell) mode, and an ASM (Axially Birefringent Micro-Cell) mode Compensated Birefringence mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (Antiferroelectric Liquid Crystal) mode, ECB (Electricular Liquid Crystal) mode, ECB (Electricular Liquid Crystal) mode, ECB (Electricular Liquid Crystal) mode, etc.
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。 Further, a normally black type liquid crystal display device, for example, a transmissive type liquid crystal display device adopting a vertical orientation (VA) mode may be used. As the vertical orientation mode, for example, MVA (Multi-Domain Vertical Alignment) mode, PVA (Patterned Vertical Alignment) mode, ASV mode and the like can be used.
〔発光素子を用いる表示装置〕
図１４に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７７２、ＥＬ層７８６、及び導電膜７８８を有する。図１４に示す表示装置７００は、画素毎に設けられる発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
[Display device using light emitting element]
The
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ドット材料を用いてもよい。
Examples of the material that can be used for the organic compound include a fluorescent material and a phosphorescent material. Examples of materials that can be used for quantum dots include colloidal quantum dot materials, alloy-type quantum dot materials, core-shell type quantum dot materials, and core-type quantum dot materials. Further, a material containing an element group of
図１４に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミッション構造にも適用することができる。
In the
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１４に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を画素毎に島状形成する、すなわち塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
Further, a
〔表示装置に入出力装置を設ける構成例〕
また、図１２乃至図１４に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置としては、例えば、タッチパネル等が挙げられる。
[Configuration example of providing an input / output device to the display device]
Further, the
図１３に示す表示装置７００にタッチパネル７９１を設ける構成を図１５に、図１４に示す表示装置７００にタッチパネル７９１を設ける構成を図１６に、それぞれ示す。
FIG. 15 shows a configuration in which the
図１５は図１３に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり、図１６は図１４に示す表示装置７００にタッチパネル７９１を設ける構成の断面図である。
FIG. 15 is a cross-sectional view of the configuration in which the
まず、図１５及び図１６に示すタッチパネル７９１について、以下説明を行う。
First, the
図１５及び図１６に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、遮光膜７３８、及び着色膜７３６を形成する前に、基板７０５側に形成すればよい。
The
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタイラスなどの被検知体が近づくことで生じうる、電極７９３と電極７９４との間の容量の変化を検知することができる。
The
また、図１５及び図１６に示すトランジスタ７５０の上方においては、電極７９３と、電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１５及び図１６においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
Further, above the
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１５に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい。また、図１６に示すように、電極７９３は、液晶素子７７５と重ならないように設けられると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすることができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極７９４も同様の構成とすればよい。
The
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、可視光の透過率が低い金属材料を用いることができる。
Further, since the
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させることができる。
Therefore, the resistance of the
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることができる。
For example, conductive nanowires may be used for the
また、図１５及び図１６においては、インセル型のタッチパネルの構成について例示したが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルとしてもよい。
Further, in FIGS. 15 and 16, the configuration of the in-cell type touch panel has been illustrated, but the present invention is not limited to this. For example, a so-called on-cell type touch panel formed on the
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用いることができる。 As described above, the display device of one aspect of the present invention can be used in combination with various types of touch panels.
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。 The configuration examples exemplified in the present embodiment and the drawings and the like corresponding thereto can be carried out by appropriately combining at least a part thereof with other configuration examples or drawings and the like.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図１７を用いて説明を行う。
(Embodiment 3)
In the present embodiment, a display device having the semiconductor device of one aspect of the present invention will be described with reference to FIG.
図１７（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
The display device shown in FIG. 17A has a region having pixels of a display element (hereinafter referred to as a pixel unit 502) and a circuit unit (hereinafter referred to as a circuit unit) arranged outside the
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
It is desirable that a part or all of the
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
The
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
The
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
The
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ５０４ｂを構成してもよい。
The
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
In each of the plurality of
図１７（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
The
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
The
図１７（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
As shown in FIG. 17A, by providing
また、図１７（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としてもよい。
Further, FIG. 17A shows an example in which the
ここで、図１８に、図１７（Ａ）とは異なる構成を示す。図１８では、ソース線方向に配列する複数の画素を挟むように、一対のソース線（例えばソース線ＤＬａ１とソース線ＤＬｂ１）が配置されている。また、隣接する２本のゲート線（例えばゲート線ＧＬ＿１とゲート線ＧＬ＿２）が電気的に接続されている。 Here, FIG. 18 shows a configuration different from that of FIG. 17 (A). In FIG. 18, a pair of source lines (for example, source line DLa1 and source line DLb1) are arranged so as to sandwich a plurality of pixels arranged in the source line direction. Further, two adjacent gate lines (for example, gate line GL_1 and gate line GL_1) are electrically connected.
また、ゲート線ＧＬ＿１に接続される画素は、片方のソース線（ソース線ＤＬａ１、ソース線ＤＬａ２等）に接続され、ゲート線ＧＬ＿２に接続される画素は、他方のソース線（ソース線ＤＬｂ１、ソース線ＤＬｂ２等）に接続される。 Further, the pixels connected to the gate line GL_1 are connected to one source line (source line DLa1, source line DLa2, etc.), and the pixels connected to the gate line GL_1 are connected to the other source line (source line DLb1, source). It is connected to the line DLb2 etc.).
このような構成とすることで、２本のゲート線を同時に選択することができる。これにより、一水平期間の長さを、図１７（Ａ）に示す構成と比較して２倍にすることができる。そのため、表示装置の高解像度化、及び大画面化が容易となる。 With such a configuration, two gate lines can be selected at the same time. As a result, the length of the one-horizontal period can be doubled as compared with the configuration shown in FIG. 17 (A). Therefore, it becomes easy to increase the resolution and the screen size of the display device.
また、図１７（Ａ）及び図１８に示す複数の画素回路５０１は、例えば、図１７（Ｂ）に示す構成とすることができる。
Further, the plurality of
図１７（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
The
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
The potential of one of the pair of electrodes of the
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
For example, as a method of driving a display device including a
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
In the
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
One of the pair of electrodes of the
例えば、図１７（Ｂ）の画素回路５０１を有する表示装置では、例えば、図１７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
For example, in the display device having the
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
The
また、図１７（Ａ）に示す複数の画素回路５０１は、例えば、図１７（Ｃ）に示す構成とすることができる。
Further, the plurality of
また、図１７（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
Further, the
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
One of the source electrode and the drain electrode of the
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
The
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
One of the pair of electrodes of the
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
The
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
One of the source electrode and the drain electrode of the
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
One of the anode and cathode of the
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料を含む無機ＥＬ素子を用いても良い。
As the
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。 One of the potential supply line VL_a and the potential supply line VL_b is given a high power supply potential VDD, and the other is given a low power supply potential VSS.
図１７（Ｃ）の画素回路５０１を有する表示装置では、例えば、図１７（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
In the display device having the
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
The
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。 The configuration examples exemplified in the present embodiment and the drawings and the like corresponding thereto can be carried out by appropriately combining at least a part thereof with other configuration examples or drawings and the like.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図１９乃至図２１を用いて説明を行う。
(Embodiment 4)
In the present embodiment, the display module and the electronic device having the semiconductor device of one aspect of the present invention will be described with reference to FIGS. 19 to 21.
［１．表示モジュール］
図１９に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０、バッテリ７０１１を有する。
[1. Display module]
The
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
The semiconductor device of one aspect of the present invention can be used, for example, in the
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
The shape and dimensions of the
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
The
バックライト７００７は、光源７００８を有する。なお、図１９において、バックライト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
The
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム７００９は、放熱板としての機能を有していてもよい。
The
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、商用電源を用いる場合には、省略可能である。
The printed
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
Further, the
［２．電子機器１］
次に、図２０（Ａ）乃至図２０（Ｅ）に電子機器の一例を示す。
[2. Electronic device 1]
Next, FIGS. 20 (A) to 20 (E) show an example of an electronic device.
図２０（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。
FIG. 20A is a diagram showing the appearance of the
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
The
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
Here, the
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
The
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
The
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。
The
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。
The
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。
The display device of one aspect of the present invention can be applied to the
なお、図２０（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
In FIG. 20A, the
図２０（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
FIG. 20B is a diagram showing the appearance of the head-mounted
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
The head-mounted
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入力手段として用いることができる。
The
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させてもよい。
Further, the mounting
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
A display device according to one aspect of the present invention can be applied to the
図２０（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
20 (C), (D), and (E) are views showing the appearance of the head-mounted
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させる好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
The user can visually recognize the display of the
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図２０（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感の高い映像を表示することができる。
The display device of one aspect of the present invention can be applied to the
［３．電子機器２］
次に、図２０（Ａ）乃至図２０（Ｅ）に示す電子機器と、異なる電子機器の一例を図２１（Ａ）乃至図２１（Ｇ）に示す。
[3. Electronic device 2]
Next, an example of an electronic device different from the electronic device shown in FIGS. 20 (A) to 20 (E) is shown in FIGS. 21 (A) to 21 (G).
図２１（Ａ）乃至図２１（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。 The electronic devices shown in FIGS. 21 (A) to 21 (G) include a housing 9000, a display unit 9001, a speaker 9003, an operation key 9005 (including a power switch or an operation switch), a connection terminal 9006, and a sensor 9007 (force). , Displacement, position, speed, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration , Including the function of measuring odor or infrared rays), microphone 9008, and the like.
図２１（Ａ）乃至図２１（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２１（Ａ）乃至図２１（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２１（Ａ）乃至図２１（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。 The electronic devices shown in FIGS. 21 (A) to 21 (G) have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function to display a calendar, date or time, etc., a function to control processing by various software (programs), Wireless communication function, function to connect to various computer networks using wireless communication function, function to transmit or receive various data using wireless communication function, read and display programs or data recorded on recording media It can have a function of displaying on a unit, and the like. The functions that the electronic devices shown in FIGS. 21 (A) to 21 (G) can have are not limited to these, and can have various functions. Further, although not shown in FIGS. 21 (A) to 21 (G), the electronic device may have a configuration having a plurality of display units. In addition, the electronic device is provided with a camera or the like, and has a function of shooting a still image, a function of shooting a moving image, a function of saving the shot image in a recording medium (external or built in the camera), and displaying the shot image on a display unit. It may have a function to perform, etc.
図２１（Ａ）乃至図２１（Ｇ）に示す電子機器の詳細について、以下説明を行う。 Details of the electronic devices shown in FIGS. 21 (A) to 21 (G) will be described below.
図２１（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。 FIG. 21 (A) is a perspective view showing the television device 9100. The television device 9100 can incorporate the display unit 9001 into a large screen, for example, a display unit 9001 having a size of 50 inches or more, or 100 inches or more.
図２１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。 FIG. 21B is a perspective view showing a mobile information terminal 9101. The mobile information terminal 9101 has one or more functions selected from, for example, a telephone, a notebook, an information browsing device, and the like. Specifically, it can be used as a smartphone. The mobile information terminal 9101 may be provided with a speaker 9003, a connection terminal 9006, a sensor 9007, and the like. Further, the mobile information terminal 9101 can display character and image information on a plurality of surfaces thereof. For example, three operation buttons 9050 (also referred to as operation icons or simply icons) can be displayed on one surface of the display unit 9001. Further, the information 9051 indicated by the broken line rectangle can be displayed on the other surface of the display unit 9001. As an example of information 9051, a display notifying an incoming call of e-mail, SNS (social networking service), telephone, etc., a title of e-mail, SNS, etc., a sender name of e-mail, SNS, etc., date and time, time. , Battery level, antenna reception strength, etc. Alternatively, the operation button 9050 or the like may be displayed instead of the information 9051 at the position where the information 9051 is displayed.
図２１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。 FIG. 21C is a perspective view showing a mobile information terminal 9102. The mobile information terminal 9102 has a function of displaying information on three or more surfaces of the display unit 9001. Here, an example is shown in which information 9052, information 9053, and information 9054 are displayed on different surfaces. For example, the user of the mobile information terminal 9102 can check the display (here, information 9053) with the mobile information terminal 9102 stored in the chest pocket of the clothes. Specifically, the telephone number or name of the caller of the incoming call is displayed at a position that can be observed from above the mobile information terminal 9102. The user can check the display and determine whether or not to receive the call without taking out the mobile information terminal 9102 from the pocket.
図２１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。 FIG. 21 (D) is a perspective view showing a wristwatch-type portable information terminal 9200. The personal digital assistant 9200 can execute various applications such as mobile phone, e-mail, text viewing and creation, music playback, Internet communication, and computer games. Further, the display unit 9001 is provided with a curved display surface, and can display along the curved display surface. In addition, the personal digital assistant 9200 can execute short-range wireless communication standardized for communication. For example, by communicating with a headset capable of wireless communication, it is possible to make a hands-free call. Further, the mobile information terminal 9200 has a connection terminal 9006, and can directly exchange data with another information terminal via a connector. It is also possible to charge via the connection terminal 9006. The charging operation may be performed by wireless power supply without going through the connection terminal 9006.
図２１（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２１（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２１（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。 21 (E), (F), and (G) are perspective views showing a foldable mobile information terminal 9201. Further, FIG. 21 (E) is a perspective view of a state in which the mobile information terminal 9201 is deployed, and FIG. 21 (F) is a state in which the mobile information terminal 9201 is in the process of changing from one of the expanded state or the folded state to the other. 21 (G) is a perspective view of the mobile information terminal 9201 in a folded state. The mobile information terminal 9201 is excellent in portability in the folded state, and is excellent in display listability due to a wide seamless display area in the unfolded state. The display unit 9001 included in the mobile information terminal 9201 is supported by three housings 9000 connected by a hinge 9055. By bending between the two housings 9000 via the hinge 9055, the mobile information terminal 9201 can be reversibly deformed from the unfolded state to the folded state. For example, the portable information terminal 9201 can be bent with a radius of curvature of 1 mm or more and 150 mm or less.
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。 The electronic device described in the present embodiment is characterized by having a display unit for displaying some information. However, the semiconductor device of one aspect of the present invention can also be applied to an electronic device having no display unit.
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせて実施することができる。 The configuration examples exemplified in the present embodiment and the drawings and the like corresponding thereto can be carried out by appropriately combining at least a part thereof with other configuration examples or drawings and the like.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
（実施の形態５）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。
(Embodiment 5)
In the present embodiment, the electronic device of one aspect of the present invention will be described with reference to the drawings.
以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。 The electronic device illustrated below is provided with a display device according to an aspect of the present invention in the display unit. Therefore, it is an electronic device in which a high resolution is realized. In addition, it can be an electronic device that has both high resolution and a large screen.
本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、または対角３０インチ以上、または対角５０インチ以上、対角６０インチ以上、または対角７０インチ以上とすることもできる。 An image having a resolution of, for example, Full HD, 4K2K, 8K4K, 16K8K, or higher can be displayed on the display unit of the electronic device of one aspect of the present invention. The screen size of the display unit may be 20 inches or more diagonally, 30 inches or more diagonally, 50 inches or more diagonally, 60 inches or more diagonally, or 70 inches or more diagonally.
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。 Electronic devices include, for example, relatively large screens such as television devices, desktop or notebook personal computers, monitors for computers, digital signage (electronic signage), and large game machines such as pachinko machines. In addition to the electronic devices provided, digital cameras, digital video cameras, digital photo frames, mobile phones, portable game machines, mobile information terminals, sound reproduction devices, and the like can be mentioned.
本発明の一態様の電子機器または照明装置は、家屋もしくはビルの内壁もしくは外壁、または、自動車の内装もしくは外装の曲面に沿って組み込むことができる。 The electronic device or lighting device of one aspect of the present invention can be incorporated along the inner or outer wall of a house or building, or along the curved surface of the interior or exterior of an automobile.
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。 The electronic device of one aspect of the present invention may have an antenna. By receiving the signal with the antenna, the display unit can display images, information, and the like. Further, when the electronic device has an antenna and a secondary battery, the antenna may be used for non-contact power transmission.
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。 The electronic device of one aspect of the present invention includes sensors (force, displacement, position, velocity, acceleration, angular velocity, rotation speed, distance, light, liquid, magnetism, temperature, chemical substance, voice, time, hardness, electric field, current, It may have the ability to measure voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared rays).
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。 The electronic device of one aspect of the present invention can have various functions. For example, a function to display various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a calendar, a function to display a date or time, a function to execute various software (programs), wireless communication. It can have a function, a function of reading a program or data recorded on a recording medium, and the like.
図２２（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７５００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。
FIG. 22A shows an example of a television device. In the
表示部７５００に、本発明の一態様の表示装置を適用することができる。
A display device according to one aspect of the present invention can be applied to the
図２２（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。または、表示部７５００にタッチセンサを備えていてもよく、指等で表示部７５００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７５００に表示される映像を操作することができる。
The operation of the
なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
The
図２２（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７５００が組み込まれている。
FIG. 22B shows a notebook
表示部７５００に、本発明の一態様の表示装置を適用することができる。
A display device according to one aspect of the present invention can be applied to the
図２２（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）の一例を示す。 22 (C) and 22 (D) show an example of digital signage (electronic signage).
図２２（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７５００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
The
また、図２２（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７５００を有する。
Further, FIG. 22 (D) is a
図２２（Ｃ）、（Ｄ）において、表示部７５００に、本発明の一態様の表示装置を適用することができる。
In FIGS. 22 (C) and 22 (D), the display device of one aspect of the present invention can be applied to the
表示部７５００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７５００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。
The wider the
表示部７５００にタッチパネルを適用することで、表示部７５００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。
By applying the touch panel to the
また、図２２（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７５００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７５００の表示を切り替えることができる。
Further, as shown in FIGS. 22C and 22D, the
また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。
Further, the
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
（実施の形態６）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置を適用することのできるテレビジョン装置の例について、図面を参照して説明する。
(Embodiment 6)
In the present embodiment, an example of a television device to which a display device having the semiconductor device of one aspect of the present invention can be applied will be described with reference to the drawings.
図２３（Ａ）に、テレビジョン装置６００のブロック図を示す。 FIG. 23A shows a block diagram of the television device 600.
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。 In the drawings attached to this specification, the components are classified by function and the block diagram is shown as blocks independent of each other. However, it is difficult to completely separate the actual components by function, and one component is used. A component may be involved in multiple functions.
テレビジョン装置６００は、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、映像信号受信部６０６、タイミングコントローラ６０７、ソースドライバ６０８、ゲートドライバ６０９、表示パネル６２０等を有する。
The television device 600 includes a
上記実施の形態で例示した表示装置は、図２３（Ａ）における表示パネル６２０に適用することができる。これにより、大型且つ高解像度であって、視認性に優れたテレビジョン装置６００を実現できる。 The display device illustrated in the above embodiment can be applied to the display panel 620 in FIG. 23 (A). As a result, it is possible to realize a television device 600 having a large size, a high resolution, and excellent visibility.
制御部６０１は、例えば中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として機能することができる。例えば制御部６０１は、システムバス６３０を介して記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５及び映像信号受信部６０６等のコンポーネントを制御する機能を有する。
The
制御部６０１と各コンポーネントとは、システムバス６３０を介して信号の伝達が行われる。また制御部６０１は、システムバス６３０を介して接続された各コンポーネントから入力される信号を処理する機能、各コンポーネントへ出力する信号を生成する機能等を有し、これによりシステムバス６３０に接続された各コンポーネントを統括的に制御することができる。
Signals are transmitted between the
記憶部６０２は、制御部６０１及び画像処理回路６０４がアクセス可能なレジスタ、キャッシュメモリ、メインメモリ、二次メモリなどとして機能する。
The storage unit 602 functions as a register, a cache memory, a main memory, a secondary memory, and the like that can be accessed by the
二次メモリとして用いることのできる記憶装置としては、例えば書き換え可能な不揮発性の記憶素子が適用された記憶装置を用いることができる。例えば、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などを用いることができる。 As the storage device that can be used as the secondary memory, for example, a storage device to which a rewritable non-volatile storage element is applied can be used. For example, a flash memory, an MRAM (Magnetoresistive Random Access Memory), a PRAM (Phase change RAM), a ReRAM (Resistance RAM), a FeRAM (Ferroelectric RAM), or the like can be used.
また、レジスタ、キャッシュメモリ、メインメモリなどの一時メモリとして用いることのできる記憶装置としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）や、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性の記憶素子を用いてもよい。 Further, as a storage device that can be used as a temporary memory such as a register, a cache memory, and a main memory, a volatile storage element such as a DRAM (Dynamic RAM) or a SRAM (Static Random Access Memory) may be used.
例えば、メインメモリに設けられるＲＡＭとしては、例えばＤＲＡＭが用いられ、制御部６０１の作業空間として仮想的にメモリ空間が割り当てられ利用される。記憶部６０２に格納されたオペレーティングシステム、アプリケーションプログラム、プログラムモジュール、プログラムデータ等は、実行のためにＲＡＭにロードされる。ＲＡＭにロードされたこれらのデータやプログラム、プログラムモジュールは、制御部６０１に直接アクセスされ、操作される。
For example, as the RAM provided in the main memory, for example, a DRAM is used, and a memory space is virtually allocated and used as a work space of the
一方、ＲＯＭには書き換えを必要としないＢＩＯＳ（Ｂａｓｉｃ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）やファームウェア等を格納することができる。ＲＯＭとしては、マスクＲＯＭや、ＯＴＰＲＯＭ（Ｏｎｅ Ｔｉｍｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等を用いることができる。ＥＰＲＯＭとしては、紫外線照射により記憶データの消去を可能とするＵＶ−ＥＰＲＯＭ（Ｕｌｔｒａ−Ｖｉｏｌｅｔ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。 On the other hand, the ROM can store BIOS (Basic Input / Output System), firmware, and the like that do not require rewriting. As the ROM, a mask ROM, an OTPROM (One Time Program Read Only Memory), an EPROM (Erasable Programmable Read Only Memory), or the like can be used. Examples of the EPROM include UV-EPROM (Ultra-Biolet Erasable Program Read Only Memory), EEPROM (Electrically Erasable Program Memory), and the like, which enable erasure of stored data by irradiation with ultraviolet rays.
また、記憶部６０２の他に、取り外し可能な記憶装置を接続可能な構成としてもよい。例えばストレージデバイスとして機能するハードディスクドライブ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ：ＨＤＤ）やソリッドステートドライブ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ：ＳＳＤ）などの記録メディアドライブ、フラッシュメモリ、ブルーレイディスク、ＤＶＤなどの記録媒体と接続する端子を有することが好ましい。これにより、映像を記録することができる。 Further, in addition to the storage unit 602, a removable storage device may be connected. For example, it has a terminal for connecting to a recording medium drive such as a hard disk drive (Hard Disk Drive: HDD) or a solid state drive (SSD) that functions as a storage device, and a recording medium such as a flash memory, a Blu-ray disk, or a DVD. Is preferable. This makes it possible to record an image.
通信制御部６０３は、コンピュータネットワークを介して行われる通信を制御する機能を有する。例えば、制御部６０１からの命令に応じてコンピュータネットワークに接続するための制御信号を制御し、当該信号をコンピュータネットワークに発信する。これによって、Ｗｏｒｌｄ Ｗｉｄｅ Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに接続し、通信を行うことができる。
The
また、通信制御部６０３は、Ｗｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等の通信規格を用いてコンピュータネットワークまたは他の電子機器と通信する機能を有していてもよい。
In addition, the
通信制御部６０３は、無線により通信する機能を有していてもよい。例えばアンテナと高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。実用的な周波数帯域として数１０ｋＨｚ〜数１０ＧＨｚが一般に用いられている。アンテナと接続される高周波回路には、複数の周波数帯域に対応した高周波回路部を有し、高周波回路部は、増幅器（アンプ）、ミキサ、フィルタ、ＤＳＰ、ＲＦトランシーバ等を有する構成とすることができる。
The
映像信号受信部６０６は、例えばアンテナ、復調回路、及びＡ−Ｄ変換回路（アナログ−デジタル変換回路）等を有する。復調回路は、アンテナから入力した信号を復調する機能を有する。またＡ−Ｄ変換回路は、復調されたアナログ信号をデジタル信号に変換する機能を有する。映像信号受信部６０６で処理された信号は、デコーダ回路６０５に送られる。
The video signal receiving unit 606 includes, for example, an antenna, a demodulation circuit, an AD conversion circuit (analog-digital conversion circuit), and the like. The demodulation circuit has a function of demodulating the signal input from the antenna. Further, the AD conversion circuit has a function of converting the demodulated analog signal into a digital signal. The signal processed by the video signal receiving unit 606 is sent to the
デコーダ回路６０５は、映像信号受信部６０６から入力されるデジタル信号に含まれる映像データを、送信される放送規格の仕様に従ってデコードし、画像処理回路に送信する信号を生成する機能を有する。例えば８Ｋ放送における放送規格としては、Ｈ．２６５ ｜ ＭＰＥＧ−Ｈ Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｖｉｄｅｏ Ｃｏｄｉｎｇ（略称：ＨＥＶＣ）などがある。
The
映像信号受信部６０６が有するアンテナにより受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。またアンテナにより受信できる放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯（約３００ＭＨｚ〜３ＧＨｚ）またはＶＨＦ帯（３０ＭＨｚ〜３００ＭＨｚ）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示パネル６２０に表示させることができる。例えば、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。 Examples of the broadcast radio wave that can be received by the antenna included in the video signal receiving unit 606 include terrestrial waves and radio waves transmitted from satellites. Broadcasting radio waves that can be received by the antenna include analog broadcasting, digital broadcasting, and video and audio, or audio-only broadcasting. For example, it is possible to receive broadcast radio waves transmitted in a specific frequency band within the UHF band (about 300 MHz to 3 GHz) or the VHF band (30 MHz to 300 MHz). Further, for example, by using a plurality of data received in a plurality of frequency bands, the transfer rate can be increased and more information can be obtained. As a result, an image having a resolution exceeding full high-definition can be displayed on the display panel 620. For example, it is possible to display an image having a resolution of 4K2K, 8K4K, 16K8K, or higher.
また、映像信号受信部６０６及びデコーダ回路６０５は、コンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、画像処理回路６０４に送信する信号を生成する構成としてもよい。このとき、受信する信号がデジタル信号の場合には、映像信号受信部６０６は復調回路及びＡ−Ｄ変換回路等を有していなくてもよい。
Further, the video signal receiving unit 606 and the
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、タイミングコントローラ６０７に出力する映像信号を生成する機能を有する。
The
またタイミングコントローラ６０７は、画像処理回路６０４が処理を施した映像信号等に含まれる同期信号を基に、ゲートドライバ６０９及びソースドライバ６０８に出力する信号（クロック信号、スタートパルス信号などの信号）を生成する機能を有する。また、タイミングコントローラ６０７は、上記信号に加え、ソースドライバ６０８に出力するビデオ信号を生成する機能を有する。
Further, the timing controller 607 outputs signals (clock signals, start pulse signals, etc.) to the
表示パネル６２０は、複数の画素６２１を有する。各画素６２１は、ゲートドライバ６０９及びソースドライバ６０８から供給される信号により駆動される。ここでは、画素数が７６８０×４３２０である、８Ｋ４Ｋ規格に応じた解像度を有する表示パネルの例を示している。なお、表示パネル６２０の解像度はこれに限られず、フルハイビジョン（画素数１９２０×１０８０）または４Ｋ２Ｋ（画素数３８４０×２１６０）等の規格に応じた解像度であってもよい。
The display panel 620 has a plurality of pixels 621. Each pixel 621 is driven by signals supplied by the
図２３（Ａ）に示す制御部６０１や画像処理回路６０４としては、例えばプロセッサを有する構成とすることができる。例えば、制御部６０１は、中央演算装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）として機能するプロセッサを用いることができる。また、画像処理回路６０４として、例えばＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の他のプロセッサを用いることができる。また制御部６０１や画像処理回路６０４に、上記プロセッサをＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＦＰＡＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ａｎａｌｏｇ Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
The
プロセッサは、種々のプログラムからの命令を解釈し実行することで、各種のデータ処理やプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶装置に格納されていてもよい。 The processor performs various data processing and program control by interpreting and executing instructions from various programs. The program that can be executed by the processor may be stored in the memory area of the processor, or may be stored in a storage device provided separately.
また、制御部６０１、記憶部６０２、通信制御部６０３、画像処理回路６０４、デコーダ回路６０５、及び映像信号受信部６０６、及びタイミングコントローラ６０７のそれぞれが有する機能のうち、２つ以上の機能を１つのＩＣチップに集約させ、システムＬＳＩを構成してもよい。例えば、プロセッサ、デコーダ回路、チューナ回路、Ａ−Ｄ変換回路、ＤＲＡＭ、及びＳＲＡＭ等を有するシステムＬＳＩとしてもよい。
Further, among the functions of each of the
なお、制御部６０１や、他のコンポーネントが有するＩＣ等に、チャネル形成領域に酸化物半導体を用い、極めて低いオフ電流が実現されたトランジスタを利用することもできる。当該トランジスタは、オフ電流が極めて低いため、当該トランジスタを記憶素子として機能する容量素子に流入した電荷（データ）を保持するためのスイッチとして用いることで、データの保持期間を長期にわたり確保することができる。この特性を制御部６０１等のレジスタやキャッシュメモリに用いることで、必要なときだけ制御部６０１を動作させ、他の場合には直前の処理の情報を当該記憶素子に待避させることにより、ノーマリーオフコンピューティングが可能となる。これにより、テレビジョン装置６００の低消費電力化を図ることができる。
It should be noted that a transistor in which an oxide semiconductor is used in the channel forming region and an extremely low off-current is realized can also be used for the
なお、図２３（Ａ）で例示するテレビジョン装置６００の構成は一例であり、全ての構成要素を含む必要はない。テレビジョン装置６００は、図２３（Ａ）に示す構成要素のうち必要な構成要素を有していればよい。また、テレビジョン装置６００は、図２３（Ａ）に示す構成要素以外の構成要素を有していてもよい。 The configuration of the television device 600 illustrated in FIG. 23A is an example, and it is not necessary to include all the components. The television device 600 may have the necessary components among the components shown in FIG. 23 (A). Further, the television device 600 may have components other than the components shown in FIG. 23 (A).
例えば、テレビジョン装置６００は、図２３（Ａ）に示す構成のほか、外部インターフェース、音声出力部、タッチパネルユニット、センサユニット、カメラユニットなどを有していてもよい。例えば外部インターフェースとしては、例えばＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）端子、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）接続用端子、電源受給用端子、音声出力用端子、音声入力用端子、映像出力用端子、映像入力用端子などの外部接続端子、赤外線、可視光、紫外線などを用いた光通信用の送受信機、筐体に設けられた物理ボタンなどがある。また、例えば音声入出力部としては、サウンドコントローラ、マイクロフォン、スピーカなどがある。 For example, the television device 600 may have an external interface, an audio output unit, a touch panel unit, a sensor unit, a camera unit, and the like, in addition to the configuration shown in FIG. 23 (A). For example, as an external interface, for example, a USB (Universal Serial Bus) terminal, a LAN (Local Area Network) connection terminal, a power receiving terminal, an audio output terminal, an audio input terminal, a video output terminal, a video input terminal, etc. There are external connection terminals, transceivers for optical communication using infrared rays, visible light, ultraviolet rays, etc., and physical buttons provided on the housing. Further, for example, as an audio input / output unit, there are a sound controller, a microphone, a speaker, and the like.
以下では、画像処理回路６０４についてより詳細な説明を行う。
Hereinafter, the
画像処理回路６０４は、デコーダ回路６０５から入力される映像信号に基づいて、画像処理を実行する機能を有することが好ましい。
The
画像処理としては、例えばノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などが挙げられる。色調補正処理や輝度調整処理としては、例えばガンマ補正などがある。 Examples of the image processing include noise removal processing, gradation conversion processing, color tone correction processing, and luminance correction processing. Examples of the color tone correction process and the brightness adjustment process include gamma correction.
また、画像処理回路６０４は、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間などの処理などの処理を実行する機能を有していることが好ましい。
Further, it is preferable that the
例えば、ノイズ除去処理としては、文字などの輪郭の周辺に生じるモスキートノイズ、高速の動画で生じるブロックノイズ、ちらつきを生じるランダムノイズ、解像度のアップコンバートにより生じるドットノイズなどのさまざまなノイズを除去する。 For example, as noise removal processing, various noises such as mosquito noise generated around contours such as characters, block noise generated in high-speed moving images, random noise causing flicker, and dot noise generated by up-conversion of resolution are removed.
階調変換処理は、画像の階調を表示パネル６２０の出力特性に対応した階調へ変換する処理である。例えば階調数を大きくする場合、小さい階調数で入力された画像に対して、各画素に対応する階調値を補間して割り当てることで、ヒストグラムを平滑化する処理を行うことができる。また、ダイナミックレンジを広げる、ハイダミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。 The gradation conversion process is a process of converting the gradation of an image into a gradation corresponding to the output characteristics of the display panel 620. For example, when increasing the number of gradations, it is possible to perform a process of smoothing the histogram by interpolating and assigning gradation values corresponding to each pixel to an image input with a small number of gradations. In addition, a high dynamic range (HDR) process that widens the dynamic range is also included in the gradation conversion process.
また、画素間補間処理は、解像度をアップコンバートした際に、本来存在しないデータを補間する。例えば、目的の画素の周囲の画素を参照し、それらの中間色を表示するようにデータを補間する。 Further, the interpolation process between pixels interpolates data that does not originally exist when the resolution is up-converted. For example, it refers to the pixels around the pixel of interest and interpolates the data to display their neutral colors.
また、色調補正処理は、画像の色調を補正する処理である。また輝度補正処理は、画像の明るさ（輝度コントラスト）を補正する処理である。例えば、テレビジョン装置６００が設けられる空間に配置された照明の種類や輝度、または色純度などを検知し、それに応じて表示パネル６２０に表示する画像の輝度や色調が最適となるように補正する。または、表示する画像と、あらかじめ保存してある画像リスト内の様々な場面の画像と、を照合し、最も近い場面の画像に適した輝度や色調に表示する画像を補正する機能を有していてもよい。 The color tone correction process is a process for correcting the color tone of an image. The brightness correction process is a process for correcting the brightness (luminance contrast) of an image. For example, the type and brightness of the illumination arranged in the space where the television device 600 is provided, the color purity, and the like are detected, and the brightness and color tone of the image displayed on the display panel 620 are corrected accordingly. .. Alternatively, it has a function of collating the image to be displayed with the image of various scenes in the image list saved in advance and correcting the image to be displayed with the brightness and color tone suitable for the image of the closest scene. You may.
フレーム間補間は、表示する映像のフレーム周波数を増大させる場合に、本来存在しないフレーム（補間フレーム）の画像を生成する。例えば、ある２枚の画像の差分から２枚の画像の間に挿入する補間フレームの画像を生成する。または２枚の画像の間に複数枚の補間フレームの画像を生成することもできる。例えばデコーダ回路６０５から入力される映像信号のフレーム周波数が６０Ｈｚであったとき、複数枚の補間フレームを生成することで、タイミングコントローラ６０７に出力する映像信号のフレーム周波数を、２倍の１２０Ｈｚ、または４倍の２４０Ｈｚ、または８倍の４８０Ｈｚなどに増大させることができる。
Interpolation between frames generates an image of a frame (interpolated frame) that does not originally exist when the frame frequency of the image to be displayed is increased. For example, an image of an interpolated frame to be inserted between two images is generated from the difference between two images. Alternatively, it is possible to generate an image of a plurality of interpolation frames between two images. For example, when the frame frequency of the video signal input from the
また、画像処理回路６０４は、ニューラルネットワークを利用して、画像処理を実行する機能を有していることが好ましい。図２３（Ａ）では、画像処理回路６０４がニューラルネットワーク６１０を有している例を示している。
Further, it is preferable that the
例えば、ニューラルネットワーク６１０により、例えば映像に含まれる画像データから特徴抽出を行うことができる。また画像処理回路６０４は、抽出された特徴に応じて最適な補正方法を選択することや、または補正に用いるパラメータを選択することができる。
For example, the neural network 610 can extract features from, for example, image data included in a video. Further, the
または、ニューラルネットワーク６１０自体に画像処理を行う機能を持たせてもよい。すなわち、画像処理を施す前の画像データをニューラルネットワーク６１０に入力することで、画像処理が施された画像データを出力させる構成としてもよい。 Alternatively, the neural network 610 itself may have a function of performing image processing. That is, the image data before the image processing may be input to the neural network 610 to output the image data after the image processing.
また、ニューラルネットワーク６１０に用いる重み係数のデータは、データテーブルとして記憶部６０２に格納される。当該重み係数を含むデータテーブルは、例えば通信制御部６０３により、コンピュータネットワークを介して最新のものに更新することができる。または、画像処理回路６０４が学習機能を有し、重み係数を含むデータテーブルを更新可能な構成としてもよい。
Further, the weight coefficient data used for the neural network 610 is stored in the storage unit 602 as a data table. The data table including the weighting coefficient can be updated to the latest one via the computer network, for example, by the
図２３（Ｂ）に、画像処理回路６０４が有するニューラルネットワーク６１０の概略図を示す。
FIG. 23B shows a schematic diagram of the neural network 610 included in the
なお、本明細書等においてニューラルネットワークとは、生物の神経回路網を模し、学習によってニューロンどうしの結合強度を決定し、問題解決能力を持たせるモデル全般を指す。ニューラルネットワークは入力層、中間層（隠れ層ともいう）、出力層を有する。ニューラルネットワークのうち、２層以上の中間層を有するものをディープラーニング（またはディープニューラルネットワーク（ＤＮＮ））という。 In the present specification and the like, the neural network refers to a general model that imitates the neural network of an organism, determines the connection strength between neurons by learning, and has problem-solving ability. A neural network has an input layer, an intermediate layer (also called a hidden layer), and an output layer. A neural network having two or more intermediate layers is called deep learning (or deep neural network (DNN)).
また、本明細書等において、ニューラルネットワークについて述べる際に、既にある情報からニューロンとニューロンの結合強度（重み係数とも言う）を決定することを「学習」と呼ぶ場合がある。また、本明細書等において、学習によって得られた結合強度を用いてニューラルネットワークを構成し、そこから新たな結論を導くことを「推論」と呼ぶ場合がある。 Further, in the present specification and the like, when describing a neural network, determining the connection strength (also referred to as a weighting coefficient) between neurons from existing information may be referred to as "learning". Further, in the present specification and the like, constructing a neural network using the coupling strength obtained by learning and drawing a new conclusion from the neural network may be referred to as "inference".
ニューラルネットワーク６１０は、入力層６１１、１つ以上の中間層６１２、及び出力層６１３を有する。入力層６１１には入力データが入力される。出力層６１３からは出力データが出力される。
The neural network 610 has an input layer 611, one or more intermediate layers 612, and an
入力層６１１、中間層６１２、及び出力層６１３には、それぞれニューロン６１５を有する。ここでニューロン６１５は、積和演算を実現しうる回路素子（積和演算素子）を指す。図２３では、２つの層が有する２つのニューロン６１５間におけるデータの入出力方向を矢印で示している。
The input layer 611, the intermediate layer 612, and the
それぞれの層における演算処理は、前層が有するニューロン６１５の出力と重み係数との積和演算により実行される。例えば、入力層の第ｉ番目のニューロンの出力をｘｉとし、出力ｘｉと次の中間層６１２の第ｊ番目のニューロンとの結合強度（重み係数）をｗｊｉとすると、当該中間層の第ｊ番目のニューロンの出力ｙｊは、ｙｊ＝ｆ（Σｗｊｉ・ｘｉ）となる。なお、ｉ、ｊは１以上の整数とする。ここで、ｆ（ｘ）は活性化関数でシグモイド関数、閾値関数などを用いることができる。以下同様に、各層のニューロン６１５の出力は、前段層のニューロン６１５の出力と重み係数の積和演算結果に活性化関数を演算した値となる。また、層と層との結合は、全てのニューロン同士が結合する全結合としてもよいし、一部のニューロン同士が結合する部分結合としてもよい。図２３（Ｂ）では全結合である場合を示している。 The arithmetic processing in each layer is executed by the product-sum operation of the output of the neuron 615 and the weighting coefficient of the previous layer. For example, when the output of the i-th neuron of the input layer and x i, the output x i and bond strength between the j-th neuron of the next intermediate layer 612 (weighting coefficient) and w ji, of the intermediate layer The output y j of the jth neuron is y j = f (Σw ji · x i ). In addition, i and j are integers of 1 or more. Here, f (x) is an activation function, and a sigmoid function, a threshold function, or the like can be used. Similarly, the output of the neuron 615 in each layer is the value obtained by calculating the activation function on the product-sum calculation result of the output of the neuron 615 in the previous layer and the weighting coefficient. Further, the connection between layers may be a full connection in which all neurons are connected to each other, or a partial connection in which some neurons are connected to each other. FIG. 23 (B) shows the case of full connection.
図２３（Ｂ）では、３つの中間層６１２を有する例を示している。なお、中間層６１２の数はこれに限られず、１つ以上の中間層を有していればよい。また、１つの中間層６１２が有するニューロンの数も、仕様に応じて適宜変更すればよい。例えば１つの中間層６１２が有するニューロン６１５の数は、入力層６１１または出力層６１３が有するニューロン６１５の数よりも多くてもよいし、少なくてもよい。
FIG. 23B shows an example having three intermediate layers 612. The number of intermediate layers 612 is not limited to this, and it is sufficient to have one or more intermediate layers. Further, the number of neurons contained in one intermediate layer 612 may be appropriately changed according to the specifications. For example, the number of neurons 615 contained in one intermediate layer 612 may be greater than or less than the number of neurons 615 possessed by the input layer 611 or the
ニューロン６１５同士の結合強度の指標となる重み係数は、学習によって決定される。学習は、テレビジョン装置６００が有するプロセッサにより実行してもよいが、専用サーバーやクラウドなどの演算処理能力の優れた計算機で実行することが好ましい。学習により決定された重み係数は、テーブルとして上記記憶部６０２に格納され、画像処理回路６０４により読み出されることにより使用される。また、当該テーブルは、必要に応じてコンピュータネットワークを介して更新することができる。
The weighting coefficient, which is an index of the bond strength between neurons 615, is determined by learning. The learning may be executed by the processor included in the television apparatus 600, but it is preferably executed by a computer having excellent computing power such as a dedicated server or a cloud. The weighting coefficient determined by learning is stored as a table in the storage unit 602 and used by being read out by the
以上がニューラルネットワークについての説明である。 The above is the explanation of the neural network.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in combination with at least a part thereof as appropriate with other embodiments described in the present specification.
本実施例では、本発明の一態様のトランジスタを作製し、その電気特性を測定した。 In this example, a transistor according to one aspect of the present invention was produced and its electrical characteristics were measured.
［試料の作製］
作製したトランジスタの構成は、実施の形態１及び図２で例示したトランジスタ１００を援用できる。
[Preparation of sample]
As the configuration of the manufactured transistor, the
まず、ガラス基板上に厚さ約１００ｎｍのタングステン膜をスパッタリング法により形成し、これを加工して第１のゲート電極を得た。続いて、第１のゲート絶縁層として厚さ約４００ｎｍの窒化シリコン膜をプラズマＣＶＤ法により形成した。第１のゲート絶縁層の成膜後、真空中で連続して、酸素ガスを含む雰囲気でプラズマ処理を行った。プラズマ処理の条件は、温度３５０℃、圧力４０Ｐａ、電源電力３０００Ｗ、酸素流量比１００％、処理時間３００秒とした。その後、第１のゲート絶縁層の表面をフッ酸で洗浄した。 First, a tungsten film having a thickness of about 100 nm was formed on a glass substrate by a sputtering method, and this was processed to obtain a first gate electrode. Subsequently, a silicon nitride film having a thickness of about 400 nm was formed as the first gate insulating layer by the plasma CVD method. After the film formation of the first gate insulating layer, plasma treatment was continuously performed in vacuum in an atmosphere containing oxygen gas. The conditions for plasma treatment were a temperature of 350 ° C., a pressure of 40 Pa, a power supply power of 3000 W, an oxygen flow rate ratio of 100%, and a treatment time of 300 seconds. Then, the surface of the first gate insulating layer was washed with hydrofluoric acid.
続いて、第１のゲート絶縁層上に厚さ約４０ｎｍの金属酸化物膜を成膜し、これを加工して半導体層を得た。金属酸化物膜の成膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）を用いたスパッタリング法により、基板を意図的に加熱しない条件で、成膜ガスにアルゴンガスを用い、圧力０．６Ｐａ、電源電力２．５ｋＷの条件で行った。なお、成膜時の酸素流量比は０％である。 Subsequently, a metal oxide film having a thickness of about 40 nm was formed on the first gate insulating layer and processed to obtain a semiconductor layer. The metal oxide film is formed by a sputtering method using an In-Ga-Zn oxide target (In: Ga: Zn = 5: 1: 7 [atomic number ratio]) under the condition that the substrate is not intentionally heated. Then, argon gas was used as the film forming gas, and the pressure was 0.6 Pa and the power supply power was 2.5 kW. The oxygen flow rate ratio at the time of film formation is 0%.
続いて、第２のゲート絶縁層となる厚さ約１５０ｎｍの酸化窒化シリコン膜をプラズマＣＶＤ法により形成した。その後、窒素雰囲気下、温度３５０℃、一時間の条件で、第１の加熱処理を行った。 Subsequently, a silicon oxide nitride film having a thickness of about 150 nm to be a second gate insulating layer was formed by a plasma CVD method. Then, the first heat treatment was carried out under the conditions of a nitrogen atmosphere, a temperature of 350 ° C., and one hour.
続いて、以下に示す酸素供給処理を行った。 Subsequently, the oxygen supply treatment shown below was performed.
酸素供給処理は、まず第２のゲート絶縁層上に酸化物導電膜を成膜し、その後アッシング装置を用いて酸素ラジカルドープ処理を行った。酸化物導電膜は、シリコンを含むインジウムスズ酸化物ターゲットを用いたスパッタリング法により、厚さ約５ｎｍの酸化物導電膜（以下、ＩＴＳＯ膜とも呼ぶ）を成膜した。酸素ラジカルドープ処理の条件は、ＩＣＰ電力０Ｗ、バイアス電力４５００Ｗ、圧力１５Ｐａ、酸素流量比１００％、下部電極温度４０℃、処理時間３００秒とした。その後、酸化物導電膜をエッチングにより除去し、酸化窒化シリコン膜の表面を露出させた。
In the oxygen supply treatment, an oxide conductive film was first formed on the second gate insulating layer, and then an oxygen radical doping treatment was performed using an ashing device. As the oxide conductive film, an oxide conductive film having a thickness of about 5 nm (hereinafter, also referred to as ITSO film) was formed by a sputtering method using an indium tin oxide target containing silicon. The conditions for the oxygen radical doping treatment were ICP power 0 W, bias power 4500 W,
続いて、第２のゲート絶縁層上に、スパッタリング法により金属酸化物膜を成膜した。金属酸化物膜は、アルミニウムターゲットを用いた反応性スパッタリング法により、厚さ約５ｎｍの酸化アルミニウム膜を成膜した。成膜の条件は、基板を意図的に加熱しない条件で、成膜ガスにアルゴンガスと酸素ガスの混合ガスを用い、圧力０．８Ｐａ、電力３ｋＷとした。また、成膜時の酸素流量比は６０％とした。 Subsequently, a metal oxide film was formed on the second gate insulating layer by a sputtering method. The metal oxide film was formed by a reactive sputtering method using an aluminum target to form an aluminum oxide film having a thickness of about 5 nm. The film forming conditions were such that the substrate was not intentionally heated, a mixed gas of argon gas and oxygen gas was used as the film forming gas, the pressure was 0.8 Pa, and the electric power was 3 kW. The oxygen flow rate ratio at the time of film formation was 60%.
続いて、金属酸化物膜上に厚さ約１００ｎｍのモリブデン膜をスパッタリング法により成膜した。続いてモリブデン膜と、酸化アルミニウム膜と、酸化窒化シリコン膜を連続して加工し、第２のゲート電極、金属酸化物層、及び第２のゲート絶縁層を得た。続いて、半導体層の露出した部分に対して、アルゴン及び窒素雰囲気下においてプラズマ処理を行った。 Subsequently, a molybdenum film having a thickness of about 100 nm was formed on the metal oxide film by a sputtering method. Subsequently, the molybdenum film, the aluminum oxide film, and the silicon oxide film were continuously processed to obtain a second gate electrode, a metal oxide layer, and a second gate insulating layer. Subsequently, the exposed portion of the semiconductor layer was subjected to plasma treatment under an atmosphere of argon and nitrogen.
続いて、トランジスタを覆う保護絶縁層として、厚さ約１００ｎｍの窒化シリコン膜と、厚さ約３００ｎｍの酸化窒化シリコン膜とをプラズマＣＶＤ法により連続して成膜した。なお、保護絶縁層の成膜温度は２２０℃とした。その後、窒素雰囲気下、温度３５０℃、一時間の条件で、第２の加熱処理を行った。続いて、トランジスタを覆う絶縁層の一部を開口し、チタン膜とアルミニウム膜とチタン膜を順にスパッタリング法により成膜した後、これを加工してソース電極及びドレイン電極を得た。その後、平坦化層として厚さ約１．５μｍのアクリル膜を形成し、窒素雰囲気下、温度２５０℃、一時間の条件で第３の加熱処理を行った。 Subsequently, as a protective insulating layer covering the transistor, a silicon nitride film having a thickness of about 100 nm and a silicon oxide film having a thickness of about 300 nm were continuously formed by a plasma CVD method. The film formation temperature of the protective insulating layer was 220 ° C. Then, a second heat treatment was carried out under a nitrogen atmosphere at a temperature of 350 ° C. for one hour. Subsequently, a part of the insulating layer covering the transistor was opened, and a titanium film, an aluminum film, and a titanium film were sequentially formed by a sputtering method, and then processed to obtain a source electrode and a drain electrode. Then, an acrylic film having a thickness of about 1.5 μm was formed as a flattening layer, and a third heat treatment was performed under a nitrogen atmosphere at a temperature of 250 ° C. for one hour.
以上の工程で、ガラス基板上に形成されたトランジスタを得た。 Through the above steps, a transistor formed on a glass substrate was obtained.
［トランジスタの電気特性］
次に、上記作製した試料について、トランジスタのＩｄ−Ｖｇ特性を測定した。なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極として機能する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する導電膜に印加する電圧（Ｖｂｇ）ともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで印加した。また、ソース電極として機能する導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜に印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、０．１Ｖ及び１０Ｖとした。また、測定数は、各試料それぞれ２０とした。
[Electrical characteristics of transistors]
Next, the Id-Vg characteristics of the transistor were measured with respect to the prepared sample. The measurement conditions for the Id-Vg characteristics of the transistor are the voltage applied to the conductive film that functions as the first gate electrode (hereinafter, also referred to as the gate voltage (Vg)) and the conductivity that functions as the second gate electrode. The voltage (also referred to as Vbg) applied to the film was applied in steps of 0.25 V from −15 V to + 20 V. Further, the voltage applied to the conductive film functioning as the source electrode (hereinafter, also referred to as source voltage (Vs)) is set to 0V (com), and the voltage applied to the conductive film functioning as the drain electrode (hereinafter, drain voltage (Vd)). Also referred to as) was 0.1 V and 10 V. The number of measurements was 20 for each sample.
図２４（Ａ）、（Ｂ）、（Ｃ）に、トランジスタの電気特性を示す。図２４（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、チャネル長Ｌを６μｍ、３μｍ、２μｍとしたトランジスタについての結果を示している。なお、各トランジスタのチャネル幅Ｗは、それぞれ３μｍである。また、図２４の各図には、Ｖｄを１０Ｖとした条件Ｉｄ−Ｖｇ特性から算出した電界効果移動度を合わせて明示している。 24 (A), (B), and (C) show the electrical characteristics of the transistor. FIGS. 24 (A), (B), and (C) show the results for transistors having channel lengths L of 6 μm, 3 μm, and 2 μm, respectively. The channel width W of each transistor is 3 μm. Further, in each figure of FIG. 24, the electric field effect mobility calculated from the condition Id-Vg characteristic in which Vd is 10V is also clearly shown.
図２４の各図に示すように、良好な電気特性が得られていることが確認できた。また、図２４（Ｃ）に示すように、チャネル長Ｌが２μｍと極めて短い条件であっても、ばらつきが比較的小さく、良好な特性が得られていることが分かる。 As shown in each figure of FIG. 24, it was confirmed that good electrical characteristics were obtained. Further, as shown in FIG. 24C, it can be seen that even under the condition that the channel length L is as short as 2 μm, the variation is relatively small and good characteristics are obtained.
また、図２４の各図に示すように、極めて電界効果移動度が高い特性が得られている。例えばチャネル長が２μｍのトランジスタにおいて、Ｖｄを１０Ｖとしたときの電界効果移動度の最大値が、５０ｃｍ２／Ｖｓを超えるものも確認できた。 Further, as shown in each figure of FIG. 24, the characteristic that the electric field effect mobility is extremely high is obtained. For example, in a transistor having a channel length of 2 μm, it was confirmed that the maximum value of the field effect mobility when Vd was 10 V exceeded 50 cm 2 / Vs.
以上の結果から、酸素に対するバリア性の高い金属酸化物膜を、酸素供給処理を十分に行ったゲート絶縁層と、金属のゲート電極との間に設けることにより、インジウムの含有量の極めて多い酸化物半導体膜を用いた場合であっても、良好な電気特性が得られることが確認できた。また、第２のゲート電極に様々な金属材料を用いることが可能であり、材料の選択の自由度が高まることが確認できた。これにより、極めて高い電界効果移動度を有し、信頼性の高いトランジスタを実現できる。 From the above results, by providing a metal oxide film having a high barrier property against oxygen between the gate insulating layer that has been sufficiently oxygen-supplied and the metal gate electrode, oxidation with an extremely high indium content is performed. It was confirmed that good electrical characteristics can be obtained even when a physical semiconductor film is used. Further, it was confirmed that various metal materials can be used for the second gate electrode, and the degree of freedom in selecting the material is increased. This makes it possible to realize a highly reliable transistor having extremely high field effect mobility.
１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１００Ｄ トランジスタ
１００Ｅ トランジスタ
１０２ 基板
１０２ａ 基板
１０３ 絶縁層
１０４ 絶縁層
１０５ 接着層
１０６ 導電層
１０８ 半導体層
１０８ａ 半導体層
１０８ｂ 半導体層
１０８ｃ 半導体層
１０８ｎ 領域
１０８ｎａ 領域
１０８ｎｂ 領域
１０８ｎｃ 領域
１１０ 絶縁層
１１２ 導電層
１１２ａ 導電膜
１１６ 絶縁層
１１８ 絶縁層
１２０ａ 導電層
１２０ｂ 導電層
１３０ 導電膜
１３２ 酸素
１３４ 酸素
１３６ 酸素
１４１ａ 開口部
１４１ｂ 開口部
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６００ テレビジョン装置
６０１ 制御部
６０２ 記憶部
６０３ 通信制御部
６０４ 画像処理回路
６０５ デコーダ回路
６０６ 映像信号受信部
６０７ タイミングコントローラ
６０８ ソースドライバ
６０９ ゲートドライバ
６１０ ニューラルネットワーク
６１１ 入力層
６１２ 中間層
６１３ 出力層
６１５ ニューロン
６２０ 表示パネル
６２１ 画素
６３０ システムバス
７００ 表示装置
７００Ａ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７２１ ソースドライバＩＣ
７２２ ゲートドライバ回路
７２３ ＦＰＣ
７２４ プリント基板
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
７５００ 表示部
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
100
721 Source driver IC
722
724 Printed
7004
7006
Claims (2)
前記第１の絶縁膜に酸素プラズマ処理を行って、前記第１の絶縁膜に酸素を添加する第２の工程と、
第１の絶縁膜上に、島状の酸化物半導体層を形成する第３の工程と、
前記酸化物半導体層を覆って、第２の絶縁膜を形成する第４の工程と、
前記第２の絶縁膜上に、酸化物導電膜を成膜する第５の工程と、
前記酸化物導電膜を介して、前記第２の絶縁膜に酸素を供給する第６の工程と、
前記酸化物導電膜を除去して、前記第２の絶縁膜を露出させる第７の工程と、
前記第２の絶縁膜上に、第３の絶縁膜を形成する第８の工程と、
前記第３の絶縁膜上に、第１の導電膜を形成する第９の工程と、
前記第１の導電膜、前記第３の絶縁膜、及び前記第２の絶縁膜を島状に加工し、前記酸化物半導体層の一部を露出する第１０の工程と、
前記酸化物半導体層の露出した部分に接して、第４の絶縁膜を形成する第１１の工程と、
第１の加熱処理を行う第１２の工程と、を有し、
前記第１乃至第１２の工程は、この順で行われ、
前記第１の導電膜は、金属または合金を含むように形成され、第２のゲート電極として機能し、
前記第１の絶縁膜と第２の絶縁膜とは、それぞれ酸素を含むように形成され、
前記第３の絶縁膜は、アルミニウムと酸素とを含むように形成され、
前記第４の絶縁膜は、窒素を含むように形成され、
前記第３の絶縁膜は、成膜室内の酸素流量比または酸素分圧が５０％以上の雰囲気下で、スパッタリング法により成膜される、
半導体装置の作製方法。 The first step of forming the first insulating film on the first gate electrode and
A second step of performing oxygen plasma treatment on the first insulating film and adding oxygen to the first insulating film.
A third step of forming an island-shaped oxide semiconductor layer on the first insulating film, and
A fourth step of covering the oxide semiconductor layer to form a second insulating film, and
A fifth step of forming an oxide conductive film on the second insulating film, and
A sixth step of supplying oxygen to the second insulating film via the oxide conductive film, and
A seventh step of removing the oxide conductive film to expose the second insulating film, and
The eighth step of forming the third insulating film on the second insulating film and
A ninth step of forming a first conductive film on the third insulating film, and
A tenth step of processing the first conductive film, the third insulating film, and the second insulating film into an island shape to expose a part of the oxide semiconductor layer.
The eleventh step of forming the fourth insulating film in contact with the exposed portion of the oxide semiconductor layer, and
It has a twelfth step of performing a first heat treatment, and has
The first to twelfth steps are performed in this order.
The first conductive film is formed so as to contain a metal or alloy and functions as a second gate electrode.
The first insulating film and the second insulating film are formed so as to contain oxygen, respectively.
The third insulating film is formed so as to contain aluminum and oxygen.
The fourth insulating film is formed so as to contain nitrogen .
The third insulating film is formed by a sputtering method in an atmosphere where the oxygen flow rate ratio or oxygen partial pressure in the film forming chamber is 50% or more.
A method for manufacturing a semiconductor device.
前記第６の工程において、平行平板型の一対の電極を有する装置を用い、当該一対の電極間にバイアス電圧を印加し、前記装置内の酸素流量比が５０％以上の状態で、酸素プラズマ処理を行うことを特徴とする、
半導体装置の作製方法。 In claim 1 ,
In the sixth step, an oxygen plasma treatment is performed in a state where a device having a pair of parallel plate type electrodes is used, a bias voltage is applied between the pair of electrodes , and the oxygen flow rate ratio in the device is 50% or more. Characterized by doing,
A method for manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017027572A JP6925819B2 (en) | 2017-02-17 | 2017-02-17 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017027572A JP6925819B2 (en) | 2017-02-17 | 2017-02-17 | Manufacturing method of semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019009540A Division JP2019125789A (en) | 2019-01-23 | 2019-01-23 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018133508A JP2018133508A (en) | 2018-08-23 |
| JP6925819B2 true JP6925819B2 (en) | 2021-08-25 |
Family
ID=63249854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017027572A Active JP6925819B2 (en) | 2017-02-17 | 2017-02-17 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6925819B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210068526A (en) | 2018-10-10 | 2021-06-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130187150A1 (en) * | 2012-01-20 | 2013-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6523695B2 (en) * | 2014-02-05 | 2019-06-05 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP6559444B2 (en) * | 2014-03-14 | 2019-08-14 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JPWO2016181261A1 (en) * | 2015-05-14 | 2018-03-22 | 株式会社半導体エネルギー研究所 | Display device, display module, electronic device |
| US11024725B2 (en) * | 2015-07-24 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including metal oxide film |
-
2017
- 2017-02-17 JP JP2017027572A patent/JP6925819B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018133508A (en) | 2018-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7430763B2 (en) | semiconductor equipment | |
| JP7126823B2 (en) | Manufacturing method of semiconductor device | |
| JP7155128B2 (en) | Semiconductor device and display device | |
| JP7118973B2 (en) | semiconductor equipment | |
| US11693288B2 (en) | Semiconductor device and display device | |
| JP2023011576A (en) | Semiconductor device | |
| JP2018190753A (en) | Semiconductor device and display device | |
| JP6925819B2 (en) | Manufacturing method of semiconductor device | |
| JP2018148211A (en) | Semiconductor device, and method of manufacturing the same | |
| JP2019125789A (en) | Semiconductor device | |
| JP2018163949A (en) | Semiconductor device and manufacture method of the same | |
| JP2019054028A (en) | Semiconductor device, and display device | |
| JP2019071400A (en) | Semiconductor device, display device and semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210804 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6925819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |