JP6895224B2 - 光電変換素子用電流増幅装置 - Google Patents

Description

この発明は、フォトダイオードなどの光電変換素子の出力信号を増幅するために用いられる光電変換素子用電流増幅装置に関するものである。

従来、演算増幅器（オペアンプ）を用いた電流増幅器（電流−電圧変換器）が知られている。図１０は、フォトダイオードで検出した電流を電圧信号に変換する電流増幅装置を示している。

図中、破線の枠囲み部分は、電流増幅装置を示している（以下同様）。

この電流増幅装置において、演算増幅器の開ループ利得が大きい周波数領域では、電圧出力Ｖｏｕｔ、電流入力Ｉｉｎおよび帰還抵抗Ｒｆに、
Ｖｏｕｔ＝−（Ｒｆ・Ｉｉｎ） ・・・・・（１）
という関係を有しており、電流増幅率は帰還抵抗Ｒｆによって決定される。一例として、帰還抵抗Ｒｆが１[ＧΩ]のとき、電流入力Ｉｉｎに＋１[ｎＡ]の電流が流れると、電圧出力Ｖｏｕｔには−１[Ｖ]の電圧が発生し、また−１[ｎＡ]の電流が流れると、電圧出力Ｖｏｕｔには＋１[Ｖ]の電圧が発生する。

フォトダイオードＤ１のカソード端子に接続しているバイアス電圧Ｖｂｉａｓは必須ではないが、このようにバイアス電圧Ｖｂｉａｓを印加すれば、フォトダイオードＤ１の容量が小さくなり、光電変換をより広帯域、高効率で行うことができる。

この電流増幅装置は、外部にバイアス電圧Ｖｂｉａｓを備えているが、内部に備えてもよい（以下同様）。

非特許文献１の図２−４（ｂ）にはフォトダイオード用の電流増幅装置が例示されている。

ディスクリート増幅素子による差動増幅器を演算増幅器の入力に付加することも行われている。図１１はこのような電流増幅器を用いた、フォトダイオード用の電流増幅装置を示している。

特許文献１には、バイアス電圧端子１３にバイアス抵抗１４とバイアス容量１５によるローパスフィルタを付加することにより、広ダイナミックレンジ化および高感度化を実現する光電変換増幅装置が示されている。

特許文献２には、広帯域のＩ−Ｖ変換器（電流増幅装置）が示されている。周波数特性や利得に対して設計の自由度が低い電流帰還型の演算増幅器を用いて、設計の自由度の向上を図ることができるＩ−Ｖ変換器の例が示されている。特許文献２の回路によれば、一般的な演算増幅器や抵抗、コンデンサなどで構成することにより、ダイナミックレンジ、感度、周波数特性を改善できる。

しかしながら、特許文献１や特許文献２に示す電流増幅装置では、雑音特性は特に改善されず、雑音特性は演算増幅器や抵抗などの回路素子自体が持つ雑音特性により決まる。

特許文献１では広ダイナミックレンジ化や高感度化の効果が得られるが、高ビットレートでのバースト光信号の伝送が目的であり、フォトダイオードで受けた光の強度に比例した大きさの電圧などを取り出す目的はなく、広ダイナミックレンジ化や高感度化が低雑音化に結びついているものではない。

特許文献２では電流帰還型の演算増幅器を用いているが、発明者の知るところによれば、低雑音特性とされる電流帰還型の演算増幅器において、入力換算雑音電圧密度は小さいものでも６[ｎＶ／√Ｈｚ]程度であり、利得周波数特性は改善されるものの、低雑音化が図られてはいない。

特開２０１２−１９１３４４号公報 特開２００５−６４９０３号公報

浜松ホトニクス株式会社、「技術資料／Ｓｉフォトダイオードの特性と使い方」[online]、２０１５年５月１２日、インターネット（http://www.hamamatsu.com/resources/pdf/ssd/si_pd_techinfo.pdf）

従来の光電変換素子用電流増幅装置について、図１２の（ａ）（ｂ）（ｃ）を参照し、図１０の電流増幅器が持つ課題を説明する。

図１０に示す電流増幅器を非反転入力の雑音電圧に注目して表現すると、図１２の（ａ）のようになる。帰還抵抗Ｒｆと反転入力容量Ｃｓはローパスフィルタを構成し、カットオフ周波数ｆｃより上の周波数では帰還率が図１２の（ｃ）のように減少する。

ここで、カットオフ周波数ｆｃは、
ｆｃ＝１÷（２π・Ｃｓ・Ｒｆ） ・・・・・（２）
であり、帰還抵抗Ｒｆと反転入力容量Ｃｓにより決まる。

カットオフ周波数ｆｃよりも上の周波数で帰還率が減少するので、高周波域において非反転入力の雑音電圧から見た増幅率は、図１２の（ｂ）に示すように、カットオフ周波数ｆｃよりも上の周波数で＋６[ｄＢ／ｏｃｔ]の割合で増加する特性となり、雑音が増加する。

このため、電流増幅器の入力換算雑音電圧密度は、ある周波数以上では周波数が高くなるほど増大し、その周波数境界は反転入力容量Ｃｓと反比例するという課題を有している。

つまり、高い周波数における入力換算雑音電圧密度を低減するためには、反転入力容量Ｃｓの低減か、または電流増幅器自体の雑音の低減かが必要がある。

ここで、発明者が知るところでは、電圧帰還型の演算増幅器において、低速の演算増幅器で入力換算雑音電圧密度２[ｎＶ／√Ｈｚ]〜３[ｎＶ／√Ｈｚ]程度、入力容量２０[ｐＦ]程度、比較的広帯域の演算増幅器で、４[ｎＶ／√Ｈｚ]〜５[ｎＶ／√Ｈｚ]程度、入力容量５[ｐＦ]程度のものがある。

これに対して、発明者の知るところでは、低雑音特性のディスクリート増幅素子としてたとえば、Ｊ−ＦＥＴには、入力換算雑音電圧密度１[ｎＶ／√Ｈｚ]〜２[ｎＶ／√Ｈｚ]程度、入力容量３[ｐＦ]程度のものがある。

このように、ディスクリート増幅素子のＪ−ＦＥＴは、低速の演算増幅器よりも低雑音であり、かつ、広帯域の演算増幅器よりも入力容量が小さい場合が多いため、ディスクリート増幅素子のＪ−ＦＥＴで電流増幅装置を実現すれば、雑音特性は有利である。

即ち、演算増幅器による電流増幅装置よりも低雑音な電流増幅装置を実現するために、演算増幅器よりも低雑音で、かつ演算増幅器よりも入力容量の小さいディスクリート増幅素子による増幅器を入力段に追加することで、演算増幅器による電流増幅装置よりも低雑音の電流増幅装置を構成できることになる。

図１１は、斯かる考え方に基づいて構成した電流増幅装置の一例である。低雑音のディスクリート増幅素子による差動増幅器を演算増幅器の入力側に追加すれば、雑音そのものが小さくなり、またＪ−ＦＥＴのような入力インピーダンスが高く入力容量が小さい素子を入力部に配置することにより、高い周波数領域における雑音特性も入力容量が小さい分だけ改善されることになる。

しかしながら、図１１に示す電流増幅装置では、直流から増幅するために差動増幅器としており、２個のディスクリート素子を用いているため、ディスクリート素子に起因する雑音が√２倍になるという課題を有している。

フォトダイオード等の光電変換素子に流れる電流は、照射される光の強弱によって変化する電流Ｉｓｉｇと、光を当てなくても流れる暗電流Ｉｄの和であり、暗電流Ｉｄは光電変換素子用電流増幅装置において、出力オフセット電圧となる。

ここで暗電流Ｉｄは周囲温度等によって変化するため、従来の光電変換素子用電流増幅装置では、電流増幅装置の出力オフセット電圧が変化するという課題を有している。

また、信号電流Ｉｓｉｇを十分に増幅できるように大きい増幅率とする場合、暗電流Ｉｄが大きいと、出力オフセット電圧によって電流増幅装置の出力が飽和するという課題も有している。

そこで本発明の目的は斯かる課題を解決し、より低雑音化を図った光電変換用電流増幅装置を提供することにある。

上記課題を解決するため、本発明の一側面によれば、光電変換素子の出力電流を増幅する光電変換素子用電流増幅装置であって、ディスクリート増幅素子を用いたソース接地増幅器と、前記ソース接地増幅器の出力に非反転入力側が接続され、反転入力側が参照電圧を介して電源に接続された演算増幅器とを備え、前記ディスクリート増幅素子は、前記演算増幅器よりも低雑音であり、かつ前記演算増幅器よりも入力容量が小さく、前記演算増幅器の出力から前記ディスクリート増幅素子の入力に負帰還がかけられており、前記演算増幅器の出力から出力電圧が取り出される。

上記光電変換素子用電流増幅装置において、前記ソース接地増幅器は、カスコード接続としてよい。

上記課題を解決するため、本発明の一側面によれば、光電変換素子の出力電流を増幅する光電変換素子用電流増幅装置であって、光電変換素子の出力電流を増幅する光電変換素子用電流増幅装置であって、ディスクリート増幅素子と、前記ディスクリート増幅素子の出力に非反転入力側が接続され、反転入力側が参照電圧を介して電源に接続された演算増幅器とを備え、前記ディスクリート増幅素子は、前記演算増幅器よりも低雑音でありかつ前記演算増幅器よりも入力容量が小さく、前記ディスクリート増幅素子のソース電圧が制御され、前記ディスクリート増幅素子のゲート電圧が接地電位と等しくなるように前記演算増幅器の出力から前記ディスクリート増幅素子の入力に負帰還がかけられており、前記演算増幅器の出力から出力電圧が取り出される。

上記光電変換素子用電流増幅装置において、出力に差動増幅器を設け、前記ディスクリート増幅素子のゲート電圧を前記差動増幅器で差し引いてよい。

上記光電変換素子用電流増幅装置において、前記光電変換素子として、第１および第２の光電変換素子を備え、前記第２の光電変換素子は、前記第１の光電変換素子と同一特性であり、前記第２の光電変換素子と前記第１の光電変換素子を同一温度に保持し、前記第２の光電変換素子には光を当てず、前記第２の光電変換素子を前記第１の光電変換素子とは逆方向に接続し、前記第１の光電変換素子の暗電流成分を前記第２の光電変換素子の暗電流で差し引いてよい。

上記光電変換素子用電流増幅装置において、前記ディスクリート増幅素子のゲート電圧の２倍の電圧から前記第１の光電変換素子のバイアス電圧を差し引くことにより、前記第２の光電変換素子のバイアス電圧を生成してよい。

上記光電変換素子用電流増幅装置において、前記光電変換素子として、第１および第２の光電変換素子を備え、前記第２の光電変換素子は前記第１の光電変換素子と同一特性であり、前記第２の光電変換素子と前記第１の光電変換素子を同一温度に保持し、前記第２の光電変換素子には光を当てず、前記第１の光電変換素子の電流を増幅する回路と同一の前記第２の光電変換素子の電流を増幅する回路と、差動増幅器とを設け、前記第１の光電変換素子の電流を増幅する回路の出力を前記差動増幅器の入力の一方に接続し、前記第２の光電変換素子の電流を増幅する回路の出力とローパスフィルタを介して前記差動増幅器の他方の入力を接続することにより、前記第１の光電変換素子の暗電流成分を前記第２の光電変換素子の暗電流で差し引いてよい。

上記光電変換素子用電流増幅装置において、電圧出力部に直列に結合コンデンサを備えてよい。

上記光電変換素子用電流増幅装置において、電圧出力部にＤＣサーボ回路を備えてよい。

本発明の電流増幅装置によれば、次の効果が得られる。

(1) より低雑音化した光電変換素子用電流増幅装置を得ることができる。

(2) 低雑音で入力容量の小さいディスクリート増幅素子を入力とし、ゲート電圧をキャンセルすることにより出力電圧からゲート電圧を減算するので、従来にはない低雑音特性を持ち、かつ直流増幅器としても使用可能な光電変換素子用電流増幅装置を得ることができる。

(3) 光電変換素子に流れる電流に含まれる暗電流成分をキャンセル可能な光電変換素子用電流増幅装置を得ることができる。

第１の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第２の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第３の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第４の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第５の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第６の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第７の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第８の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 第９の実施の形態に係る光電変換素子用電流増幅装置を示す図である。 従来の電流増幅装置を示す図である。 差動増幅器と演算増幅器を用いた従来の電流増幅装置を示す図である。 電流増幅器の課題を説明するための図である。

以下、本発明の実施の形態について、詳細に説明する。

光電変換素子には、フォトダイオード、光電子増倍管、フォトトランジスタ、太陽電池などがある。以下の実施の形態では光電変換素子用電流増幅装置としてフォトダイオードを用いた回路を例示するが、フォトダイオード以外の他の光電変換素子も同様に適用可能である。

ディスクリート増幅素子として、一般的に低雑音・低入力容量の傾向を有するＪ−ＦＥＴ（ジャンクションＦＥＴ）を例示しているが、使用する演算増幅器よりも低雑音かつ低入力容量の素子であればＪ−ＦＥＴ以外のディスクリート増幅素子であってもよい。

〔第１の実施の形態〕

第１の実施の形態を図１に示す。

第１の実施の形態は、演算増幅器Ｕ１の入力側にディスクリート増幅素子としてＦＥＴＱ１で構成されたソース接地増幅器を追加したものであり、演算増幅器Ｕ１の出力からＦＥＴＱ１のソース接地増幅器の入力に帰還抵抗Ｒｆによって負帰還をかけている。

ここで、演算増幅器Ｕ１よりも低雑音のＦＥＴＱ１を用いることによって、演算増幅器Ｕ１よりも低雑音の電流増幅装置を実現できる。

また、演算増幅器Ｕ１よりも低入力容量のＦＥＴＱ１を用いることによって、帰還抵抗Ｒｆと入力容量Ｃｓによって決まる周波数以上での雑音をさらに低減できる。

第１の実施の形態は、図１１のような差動増幅器による増幅器を追加した従来技術と比較すると、ディスクリート増幅素子による増幅器の雑音を１÷√２に低減できるという効果が得られる（第２の実施の形態ないし第８の実施の形態においても同様）。

なお、本発明において、ディスクリート増幅素子を用いたソース接地増幅器には、ディスクリート増幅素子による差動増幅器は含まれないものとする。

以下、図１に示す電流増幅装置の構成とその動作を説明する。

電流増幅装置の電源＋Ｖに対して参照電圧Ｖｒｅｆを介した、＋Ｖ−Ｖｒｅｆの電圧を演算増幅器Ｕ１の反転入力側に接続する。演算増幅器Ｕ１の利得が十分大きい動作領域においては、演算増幅器Ｕ１の非反転入力の電位もほぼ＋Ｖ−Ｖｒｅｆになるように動作する。

抵抗Ｒｃの一方を電源＋Ｖに接続し、他方を演算増幅器Ｕ１の非反転入力とＦＥＴＱ１のドレイン端子に接続する。抵抗Ｒｃに流れる電流Ｉ_Dは、Ｖｒｅｆ÷Ｒｃとなる。

ＦＥＴＱ１のソース端子は接地する。（なおＦＥＴのドレイン端子とソース端子は、逆に接続しても動作する。）

演算増幅器Ｕ１の出力とＦＥＴＱ１のゲート端子の間に、帰還抵抗Ｒｆを接続する。ＦＥＴＱ１のゲート電圧は、接地電位よりもＦＥＴＱ１のゲート−ソース間電圧Ｖ_GSだけ高いＶ_Gとなる。（なお、Ｊ−ＦＥＴの場合、ゲート−ソース間電圧Ｖ_GSは負の電圧になるのが一般的である。）

フォトダイオードＤ１のアノード端子は、電流増幅装置の入力Ｉｉｎ、即ちＦＥＴＱ１のゲート端子と帰還抵抗Ｒｆの接続点に接続する。

フォトダイオードＤ１から電流増幅装置の入力Ｉｉｎに流れ込む電流をＩｓとすると、電流増幅装置の出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝Ｖ_G−Ｒｆ・Ｉｓ ・・・・・（３）
となる。

出力抵抗Ｒｏは、短絡でも良い（出力抵抗Ｒｏを記載していない図も含む。以下同様）。

ここで、ＦＥＴＱ１のゲート電圧Ｖ_Gは、周囲温度によって、たとえば−０．１[Ｖ]から−０．９[Ｖ]程度まで変化する。フォトダイオードＤ１に印加されるバイアス電圧は、Ｖｂｉａｓ−Ｖ_Gとなるので、印加されるバイアス電圧が周囲温度によって変化する。また、式（３）のように、電流増幅装置の出力電圧も周囲温度によって変化する。

〔第２の実施の形態〕

第２の実施の形態を図２に示す。

第２の実施の形態は、カスコード接続によって第１の実施の形態をより広帯域にしたものである。

また第２の実施の形態は、電流増幅装置の出力電圧が周囲温度によって変化するという第１の実施の形態の課題を、交流接続によって解決したものである。

第１の実施の形態では、抵抗Ｒｃと演算増幅器Ｕ１の非反転入力の接続点に、ＦＥＴＱ１のドレイン端子が接続されていた。

第２の実施の形態では、抵抗Ｒｃと演算増幅器Ｕ１の非反転入力の接続点にＴｒ（バイポーラトランジスタ）Ｑ２のコレクタ端子が接続され、ＴｒＱ２のエミッタ端子にＦＥＴＱ１のドレイン端子が接続され、ＴｒＱ２のベース端子にはベースバイアス電圧Ｖ_Bが接続されている。

このベースバイアス電圧Ｖ_Bが、ＴｒＱ２のベース−エミッタ間をベース−エミッタ飽和電圧に到達させるベース電流を流せる大きさの電圧であれば、ＴｒＱ２のエミッタ電圧（＝ＦＥＴＱ１のドレイン電圧）はベースバイアス電圧Ｖ_BよりもＴｒＱ２のベース−エミッタ間電圧Ｖ_BEだけ低い電圧に保たれる。

このようなＴｒＱ２の接続はカスコード接続と称されており、ＦＥＴＱ１による増幅回路を高速化する効果を有している。このため、第２の実施の形態は第１の実施の形態よりも広帯域化を実現できる。

演算増幅器Ｕ１の出力には、直流を含む一定周波数以下の信号を除去する目的で結合コンデンサＣｏを接続しており、この端子から電流増幅装置としての出力を取り出す構成になっている（交流接続）。このため電流増幅装置の出力Ｖｏｕｔは、式（３）の右辺の直流成分（−Ｒｆ・Ｉｓの直流成分、およびＶ_G）が除去された値となる。

第２の実施の形態では、電流増幅装置の出力電圧が周囲温度によって変化するという第１の実施の形態の課題を、交流接続によって解決している。

第２の実施の形態の低周波特性は、直流を含む低周波の除去特性が出力に接続する負荷に依存し、たとえばこの電流増幅装置の出力Ｖｏｕｔに接続した負荷を純抵抗Ｒｘとすると、出力抵抗Ｒｏが０[Ω](短絡）のとき、カットオフ周波数は１÷（２π・Ｃｏ・Ｒｘ）となる。

出力抵抗Ｒｏが０[Ω]でない場合、上記のカットオフ周波数の式において純抵抗Ｒｘを（Ｒｘ＋Ｒｏ）で置き換えたカットオフ周波数となり、さらに出力ＶｏｕｔはＲｘ÷（Ｒｘ＋Ｒｏ）に分圧された電圧になる。

より直流に近い低周波まで使用したい場合、大容量の結合コンデンサＣｏが必要となるが、大容量のコンデンサは一般的に、漏れ電流が大きい等の欠点を有する場合が多い。

〔第３の実施の形態〕

第３の実施の形態を図３に示す。

第３の実施の形態は、第２の実施の形態（図２）の結合コンデンサＣｏの代わりに、ＤＣサーボ回路による直流除去回路を配置したものである。

第３の実施の形態では、電流増幅装置の出力電圧が周囲温度によって変化するという第１の実施の形態の課題を、ＤＣサーボ回路によって解決している。

ＤＣサーボ回路では、結合コンデンサＣｏよりも高性能な小容量のコンデンサＣ_Dを用いながら、第２の実施の形態よりも低周波信号まで扱うことが容易である。

第２の実施の形態では、低周波のハイパスフィルタ特性のカットオフ周波数が電流増幅装置に接続する負荷の影響を受けた。第３の実施の形態ではＤＣサーボ回路のＲ_DとＣ_Dによってカットオフ周波数が決まるため、電流増幅装置に接続する負荷の大小による影響を受けないという効果を有する。

以下、図３に示す電流増幅装置のＤＣサーボ部の構成とその動作を説明する。

演算増幅器Ｕ５と抵抗Ｒ_D、積分容量Ｃ_Dからなる回路は積分回路を構成しており、その入力は電流増幅装置の出力に接続されている。積分回路の出力は演算増幅器Ｕ１の出力と加算されてフィードバックされる結果、電流増幅装置の出力の直流成分はゼロに収束する。

この結果、電流増幅装置の出力Ｖｏｕｔは、式（３）の右辺の直流成分（−Ｒｆ・Ｉｓの直流成分、およびＶ_G）が除去された値となる。

即ち、第３の実施の形態でもフォトダイオードからの入力電流Ｉｓを直流から増幅することはできない。

〔第４の実施の形態〕

第４の実施の形態を図４に示す。

第４の実施の形態では、ＦＥＴＱ１のソース端子の電位を−Ｖ_Gになるように制御し、ＦＥＴＱ１のゲート端子の電位、すなわち電流増幅装置の入力端子が、０Ｖの仮想接地電位になるように制御している。

第２の実施の形態や第３の実施の形態では、ＦＥＴＱ１のゲート電圧Ｖ_Gの影響を取り除くために、交流結合になるように回路を構成していたが、第４の実施の形態ではＦＥＴＱ１のゲート端子の電位が０ＶとなるためにＦＥＴＱ１のゲート電圧Ｖ_Gの影響を受けず、直流増幅器として使用することが可能となるという効果が得られ、交流結合になるような構成は不要となっている。

以下、第４の実施の形態の電流増幅装置の構成と動作を説明する。

演算増幅器Ｕ４と抵抗Ｒｉ、積分容量Ｃｉからなる積分器は、−６[ｄＢ／ｏｃｔ]の周波数特性を持つ。電流増幅装置の入力はバッファＵ３の入力に接続され、バッファＵ３の出力は積分器の入力に接続されている。積分器の出力は、ＦＥＴＱ１のソース端子に接続されている。

バッファＵ３の入力インピーダンスが帰還抵抗Ｒｆに対して十分大きくない場合、バッファＵ３を接続したことにより帰還抵抗Ｒｆに流れる電流が変化してしまうため、バッファＵ３の入力インピーダンスは帰還抵抗Ｒｆに対して十分大きい必要がある（以下同様）。

電流増幅装置の入力が接地電位と等しくなるように積分器が動作する結果、ＦＥＴＱ１のゲート電圧は０Ｖとなり、積分器の出力即ちＦＥＴＱ１のソース端子の電位は、接地電位よりもＦＥＴＱ１のゲート−ソース間電圧Ｖ_GSだけ低い電位−Ｖ_Gとなる。

第４の実施の形態によれば、第２の実施の形態や第３の実施の形態のように出力から直流分を除去する回路を設ける必要がなくなり、フォトダイオードが出力する直流電流をも増幅する直流増幅装置として使用可能になるという効果がある。

この結果、電流増幅装置の出力Ｖｏｕｔは、
Ｖｏｕｔ＝−Ｒｆ・Ｉｓ ・・・・・（４）
となる。

他の実施の形態（ただし、第８の実施の形態および第９の実施の形態を除く）では、フォトダイオードＤ１の端子間に印加される電圧はＶｂｉａｓ−Ｖ_Gとなり、周囲温度の変化によってＦＥＴＱ１のゲート−ソース間電圧Ｖ_GSが変化するとフォトダイオードＤ１の端子間に印加される電圧が変化する。しかし第４の実施の形態では、フォトダイオードＤ１の端子間に印加される電圧はＶｂｉａｓだけであり、周囲温度の影響を受けないという効果もある。

第４の実施の形態では、バッファＵ３や演算増幅器Ｕ４の雑音電圧および抵抗Ｒｉが発生する熱雑音の合計が、積分器の出力からＦＥＴＱ１を介してそのまま出力に現れるため、電流増幅装置の雑音が増える場合がある。この雑音が、帰還抵抗Ｒｆによって発生する雑音よりも十分小さくなる周波数領域においては、発生する雑音は無視できる。

バッファＵ３や演算増幅器Ｕ４の雑音電圧と、抵抗Ｒｉが発生する熱雑音の合計による影響を低減するには、図４に示すように積分器の出力にローパスフィルタを追加すればよい。このローパスフィルタの時定数は、周囲温度変化によるＶ_Gの変化に十分追従できる範囲内で長く取れば、フォトダイオードＤ２側回路の雑音の影響を抑制できる。

なお、抵抗Ｒａと容量Ｃａからなるローパスフィルタは一例であり、これに限定するものではない。たとえば、様々な回路形式のアクティブフィルタを用いてよい。また、たとえば、インダクタと容量によるＬＣフィルタを用いれば、抵抗Ｒａに起因する雑音が生じないので、より低雑音化が可能である（以下同様）。

〔第５の実施の形態〕

第５の実施の形態を図５に示す。

第５の実施の形態は、電流増幅装置の入力電圧Ｖ_Gを減算する回路を追加することによって、直流増幅器として使用できるようにしたものである。

以下、第５の実施の形態の電流増幅装置の構成とその動作を説明する。

演算増幅器Ｕ１の出力は、式（３）に示したようにＶ_G−Ｒｆ・Ｉｓであり、利得１の差動増幅器Ｕ２の反転入力に接続されている。電流増幅装置の入力（電圧Ｖ_G）には、バッファＵ３の入力が接続されており、バッファＵ３の出力は差動増幅器Ｕ２の反転入力に接続されている。

差動増幅器Ｕ２では２つの入力電位の差を出力するため、電流増幅装置の出力Ｖｏｕｔは式（４）となり、入力された電流に比例した大きさの電圧のみを出力できるようになるので、第４の実施の形態と同様、直流増幅装置として使用可能である。

差動増幅器Ｕ２およびバッファＵ３が持つ雑音が電流増幅装置の出力電圧Ｖｏｕｔに加算されることになるが、それらの雑音が、帰還抵抗Ｒｆの持つ熱雑音よりも十分小さければ、この分は実質無視できるレベルとなる。

たとえば、帰還抵抗Ｒｆ＝４０[ｋΩ]とした場合、この抵抗が常温（Ｔ≒３００[Ｋ]、約２７[℃]程度）で発生する熱雑音電圧密度は、ボルツマン定数をｋとして

となる。

一方、低雑音の演算増幅器では、２[ｎＶ／√Ｈｚ]〜３[ｎＶ／√Ｈｚ]程度のものがあるので、バッファＵ３や差動増幅器Ｕ２に起因する雑音を帰還抵抗Ｒｆが発生する熱雑音電圧の１／１０程度に抑えた回路構成にすることは実用的に可能である。雑音電圧はベクトル加算されるものであることを考えると、第５の実施例の構成によれば、実質的に雑音の増加を無視できる形で動作させることが可能である。

なお、ここでは差動増幅器Ｕ２の利得を１とした例を示しているが、利得１でなくてもよい（以下同様）。

バッファＵ３の雑音電圧による影響を低減するために、図５に示すように、差動増幅器Ｕ２の反転側入力にローパスフィルタを追加することもできる。このローパスフィルタの時定数は、周囲温度変化によるＶ_Gの変化に十分追従できる範囲内で長く取ることによって、バッファＵ３の雑音電圧の影響を抑制することができる（以下同様）。

差動増幅器Ｕ２の反転入力と非反転入力を入れ替えると、式（４）と逆極性の、Ｖｏｕｔ＝Ｒｆ・Ｉｓを得ることも可能である（以下同様）。

〔第６の実施の形態〕

第６の実施の形態を図６に示す。

第６の実施の形態は、フォトダイオードＤ１から電流増幅装置の入力に流れ込む電流中の、暗電流成分をキャンセルすることによって、より高精度の増幅を実現するものである。

第６の実施の形態の電流増幅装置の回路構成とその動作を説明する。

フォトダイオードＤ１から電流増幅装置の入力に流れ込む電流Ｉｓは、フォトダイオードに照射された光によって流れる信号電流Ｉｓｉｇと、暗電流Ｉｄの和である。フォトダイオードＤ１と同じ電気的特性のフォトダイオードＤ２は、フォトダイオードＤ１と逆方向に接続されており、フォトダイオードＤ１と同一の温度に保持されており、かつ光が当たらないようにされている。このため、フォトダイオードＤ２が電流増幅装置の入力から吸い出す電流は、暗電流Ｉｄだけである。このため、電流増幅装置は、フォトダイオードＤ１に照射された光によって流れる信号電流Ｉｓｉｇのみを増幅することになる。

この結果、電流増幅装置の出力Ｖｏｕｔは、
Ｖｏｕｔ＝−Ｒｆ・Ｉｓｉｇ ・・・・・（６）
となる。

暗電流Ｉｄは周囲温度等によって変化するため、従来の光電変換素子用電流増幅装置では、電流増幅装置の出力オフセット電圧が変化するという課題を有している。また、信号電流Ｉｓｉｇを十分に増幅できるような大きい増幅率とする場合、暗電流Ｉｄが大きいと電流増幅装置の出力が飽和する可能性が生じる。

しかし第６の実施の形態によれば、暗電流Ｉｄが入力部でキャンセルされるので、このような問題は生じないという効果を有している（以下同様）。

図６に示す第６の実施の形態では、暗電流Ｉｄを入力部でキャンセルする手段を第５の実施の形態（図５）に付加しているが、斯かる手段は第１の実施の形態ないし第４の実施の形態にも適用可能である。

なお、フォトダイオードＤ１の端子間電圧はＶｂｉａｓ−Ｖ_Gであり、フォトダイオードＤ２の端子間電圧をフォトダイオードＤ１と同一にするために、−Ｖｂｉａｓ’＝２Ｖ_G−Ｖｂｉａｓにするとよい。

〔第７の実施の形態〕

第７の実施の形態を図７に示す。

第７の実施の形態では、周囲温度の変化等によって電圧Ｖ_Gが変化したときでも、フォトダイオードＤ１とフォトダイオードＤ２に印加されるバイアス電圧が両者ともに同じ値になるようにＶ_GとＶｂｉａｓに基づいた演算を行うことにより、２つのフォトダイオードの暗電流の大きさが揃うように構成したものである。

以下、第７の実施の形態の電流増幅装置の構成とその動作を説明する。

フォトダイオードＤ１は、光信号を照射して光信号の強弱を検出するものであり、フォトダイオードＤ１に流れる電流Ｉｓは、光信号の強弱によって変化する電流Ｉｓｉｇと暗電流Ｉｄの和である。

フォトダイオードＤ２は、フォトダイオードＤ１となるべく同一の電気的特性を持つ素子を選択し、フォトダイオードＤ１と同一の温度に保つようにしつつ、光を当てないようにしている。

またフォトダイオードＤ２のバイアス電圧は後述のように、フォトダイオードＤ１と同一電圧のバイアス電圧が印加されるようになっている。

このためフォトダイオードＤ２には、フォトダイオードＤ１と同一値の暗電流Ｉｄだけが流れる。

この結果、電流増幅装置は電流Ｉｓｉｇだけを電圧に変換することになり、電流増幅装置の出力Ｖｏｕｔは、式（６）となる。

第７の実施の形態では、ＦＥＴＱ１のゲート端子にバッファＵ３が接続されており、電圧Ｖ_Gを出力している。第７の実施の形態の加算回路の入力には、この電圧Ｖ_Gと、バイアス電圧Ｖｂｉａｓが与えられており、加算回路の出力が２Ｖ_G−Ｖｂｉａｓになるように構成されている。

この結果、周囲温度の変化等によって電圧Ｖ_Gが変化しても、フォトダイオードＤ１の端子間電圧とフォトダイオードＤ２の端子間電圧を同一に保つことができる。

図７に示す第７の実施の形態では、暗電流Ｉｄを入力部でキャンセルする手段を第５の実施の形態（図５）に付加しているが、斯かる手段は第１の実施の形態ないし第４の実施の形態に適用することも可能である。

〔第８の実施の形態〕

第８の実施の形態を図８に示す。

第８の実施の形態では、暗電流キャンセルに使用するフォトダイオードＤ２を駆動するために、フォトダイオードＤ１用の回路と同等の回路を用意し、差動構成にすることによって、暗電流をキャンセルしつつ、直流領域で使用可能で、かつ、さらに低雑音な回路構成としたものである。

以下、第８の実施の形態の電流増幅装置の構成とその動作を説明する。

ＦＥＴＱ１のゲート電圧Ｖ_GはバッファＵ３の入力に接続され、バッファＵ３の出力は抵抗Ｒと容量Ｃからなるローパスフィルタを経由して加算部の入力の一方に与えられている。加算部の他方の入力はＶｂｉａｓに接続されており、加算部の出力はＶ_G＋Ｖｂｉａｓとなる。

このローパスフィルタは、ＦＥＴＱ１やＦＥＴＱ１’のゲート電圧Ｖ_G（Ｖ_G’）に重畳される雑音や、バッファＵ３やバッファＵ３’によって付加される雑音を除去するものであり、その時定数は、周囲温度変化によるＶ_Gの変化に十分追従できる範囲内で長く取ることによって、雑音除去効果を高めることができる。

フォトダイオードＤ１のアノード電圧はＶ_G、カソード電圧はＶ_G＋Ｖｂｉａｓである結果、フォトダイオードＤ１の端子間電圧はＶｂｉａｓとなる。この結果、周囲温度変化によってゲート電圧Ｖ_Gが変化しても、フォトダイオードＤ１の端子間電圧は変化しないという効果を有している。

フォトダイオードＤ１と同じ電気的特性のフォトダイオードＤ２は、フォトダイオードＤ１と同一の温度に保持されており、かつ光が当たらないようにされている。フォトダイオードＤ２側にも、フォトダイオードＤ１と同一の回路が備えられている。

フォトダイオードＤ１側の回路の出力（演算増幅器Ｕ１の出力）はＶ_G−Ｒｆ・（Ｉｓｉｇ＋Ｉｄ）であり、差動増幅器Ｕ２の非反転入力側に与えられている。

フォトダイオードＤ２側の回路の出力（演算増幅器Ｕ１’の出力）はＶ_G’−Ｒｆ・Ｉｄであり、抵抗Ｒａと容量Ｃａからなるローパスフィルタを経由して差動増幅器Ｕ２の反転入力側に与えられている。

このローパスフィルタの時定数を、周囲温度変化によるＶ_G’の変化に十分追従できる範囲内で長く取ることによって、フォトダイオードＤ２側の回路の雑音の影響を抑制することができる。

また、フォトダイオードＤ１側の回路とフォトダイオードＤ２側の回路が同一であり、特にＦＥＴＱ１とＦＥＴＱ１’の電気的特性を同一として同じ温度に保持することにより、Ｖ_GとＶ_G’は同じ値となる。Ｖ_GとＶ_G’が差動増幅器Ｕ２において差し引かれる結果、出力電圧Ｖｏｕｔが周囲温度によるＶ_GやＶ_G’の電圧変化の影響を受けないようにできる。

差動増幅器Ｕ２の出力Ｖｏｕｔは式（６）と同様に、｛Ｖ_G−Ｒｆ・（Ｉｓｉｇ＋Ｉｄ）｝−（Ｖ_G’−Ｒｆ・Ｉｄ）＝−Ｒｆ・Ｉｓｉｇとなる。

なお、抵抗Ｒと容量Ｃからなるローパスフィルタや、抵抗Ｒａと容量Ｃａからなるローパスフィルタの回路構成は一例であり、これに限定するものではない。

なお、第８の実施の形態では、光を当てないフォトダイオードＤ２側の回路として、フォトダイオードＤ１側の回路と同一の回路構成を使用することにより、ゲート電圧Ｖ_Gおよび暗電流Ｉｄの成分を同時に差し引く例を示した。

しかしフォトダイオードＤ２側の回路としては直流を含む低周波帯域のみ増幅できればよいので、高周波成分までを増幅するために行うカスコード接続のトランジスタＱ２を削除した簡易的な回路構成にすることも可能である。

また、フォトダイオードＤ２側の回路として、図１０に示した従来の演算増幅器による電流増幅回路を用いて得た暗電流Ｉｄ成分の信号（−Ｉｄ・Ｒｆ）を、第５の実施の形態で得られる出力電圧Ｖｏｕｔから差し引く形でゲート電圧Ｖ_Gと暗電流−Ｉｄ・Ｒｆを別々に差し引くような実施の形態も可能である。

第８の実施の形態は、第１の実施の形態、第４の実施の形態および第５の実施の形態に適用することも可能である。

〔第９の実施の形態〕

第９の実施の形態を図９の（ａ）および（ｂ）に示す。

前述の第６の実施の形態ないし第８の実施の形態によるフォトダイオードＤ１の暗電流Ｉｄをキャンセルする方法は、第１の実施の形態、第４の実施の形態および第５の実施の形態の全てに適用可能である。

さらに本発明は、図１０、図１１に示す従来の電流増幅装置に対しても適用可能であることを、以下に説明する。

図９の（ａ）は、図１０の従来技術に第６の実施の形態や第７の実施の形態を適用することによってフォトダイオードＤ１の暗電流Ｉｄをキャンセルするものである。

図９の（ｂ）は、図１０の従来技術に第８の実施の形態を適用することによってフォトダイオードＤ１の暗電流Ｉｄをキャンセルするものである。

図９の（ａ）および（ｂ）共に、電流増幅装置の出力Ｖｏｕｔは式（６）となる。

図１０の従来の電流増幅装置では、ＦＥＴＱ１のゲート電圧Ｖ_Gをキャンセルする必要がないので、図９の（ａ）では、フォトダイオードＤ１のバイアス電圧ＶｂｉａｓとフォトダイオードＤ２のバイアス電圧−Ｖｂｉａｓの電圧は、絶対値が同じ電圧の固定電圧でよい。また図９の（ｂ）では、フォトダイオードＤ１とフォトダイオードＤ２のバイアス電圧は共通の固定電圧でよい。

このようなフォトダイオードＤ１の暗電流をキャンセルする手段は、図１１に示す電流増幅装置にも同様に適用可能である。

本発明の光電変換素子用電流増幅装置は、他にも多くの用途の電流増幅に利用することができる。低雑音で、直流から増幅可能であり、さらに光電変換素子の暗電流のような不要な直流成分をキャンセル可能という効果を有しているため、特に微小電流の増幅に適している。

従って、斯かる光電変換素子用電流増幅装置は、光電変換素子の出力信号増幅に加えて、たとえば下記のような用途にも広く利用可能である。

（１）物理学・工学分野における測定
原子間力顕微鏡、走査型顕微鏡、粒子／ビームのモニタリング、高抵抗の抵抗値測定、絶縁抵抗値測定、コンデンサのリーク電流測定等。

（２）生物分野における生体信号測定
ＣＴ（コンピュータ断層撮影）スキャナ、細胞膜容量、呼吸抵抗などの生物・生理信号測定等。

（３）化学分野における測定
ガスクロマトグラフ、温度、比熱などの熱測定、化学反応速度、ケミカルインピーダンス等。

（４）その他
基準となるセンサーと被試験体とを比較する評価、校正をはじめとする、２つの同種センサーを組み合わせた測定等。

Ｑ１ Ｊ−ＦＥＴ（ディスクリート増幅素子）
Ｕ１ 演算増幅器
Ｒｆ 帰還抵抗
Ｃｓ 入力容量
Ｒｃ 抵抗
Ｒｏ 出力抵抗
Ｑ２ バイポーラトランジスタ
Ｖｏｕｔ 出力
Ｄ１ フォトダイオード
Ｖ_G ゲート電圧

Claims (9)

1. 光電変換素子の出力電流を増幅する光電変換素子用電流増幅装置であって、
   ディスクリート増幅素子を用いたソース接地増幅器と、
   前記ソース接地増幅器の出力に非反転入力側が接続され、反転入力側が参照電圧を介して電源に接続された演算増幅器と、
   を備え、前記ディスクリート増幅素子は、前記演算増幅器よりも低雑音であり、かつ前記演算増幅器よりも入力容量が小さく、前記演算増幅器の出力から前記ディスクリート増幅素子の入力に負帰還がかけられており、
   前記演算増幅器の出力から出力電圧が取り出されることを特徴とする、光電変換素子用電流増幅装置。
2. 前記ソース接地増幅器は、カスコード接続であることを特徴とする、請求項１の光電変換素子用電流増幅装置。
3. 光電変換素子の出力電流を増幅する光電変換素子用電流増幅装置であって、
   ディスクリート増幅素子と、
   前記ディスクリート増幅素子の出力に非反転入力側が接続され、反転入力側が参照電圧を介して電源に接続された演算増幅器と、
   を備え、
   前記ディスクリート増幅素子は、前記演算増幅器よりも低雑音でありかつ前記演算増幅器よりも入力容量が小さく、
   前記ディスクリート増幅素子のソース電圧が制御され、前記ディスクリート増幅素子のゲート電圧が接地電位と等しくなるように前記演算増幅器の出力から前記ディスクリート増幅素子の入力に負帰還がかけられており、
   前記演算増幅器の出力から出力電圧が取り出されることを特徴とする、光電変換素子用電流増幅装置。
4. 出力に差動増幅器を設け、前記ディスクリート増幅素子のゲート電圧を前記差動増幅器で差し引くように構成したことを特徴とする、請求項１または請求項２の光電変換素子用電流増幅装置。
5. 前記光電変換素子として、第１および第２の光電変換素子を備え、
   前記第２の光電変換素子は、前記第１の光電変換素子と同一特性であり、前記第２の光電変換素子と前記第１の光電変換素子を同一温度に保持し、前記第２の光電変換素子には光を当てず、前記第２の光電変換素子を前記第１の光電変換素子とは逆方向に接続し、前記第１の光電変換素子の暗電流成分を前記第２の光電変換素子の暗電流で差し引くことを特徴とする、請求項１、請求項２および請求項４の何れか一項に記載の光電変換素子用電流増幅装置。
6. 前記ディスクリート増幅素子のゲート電圧の２倍の電圧から前記第１の光電変換素子のバイアス電圧を差し引くことにより、前記第２の光電変換素子のバイアス電圧を生成することを特徴とする、請求項５の光電変換素子用電流増幅装置。
7. 前記光電変換素子として、第１および第２の光電変換素子を備え、
   前記第２の光電変換素子は前記第１の光電変換素子と同一特性であり、前記第２の光電変換素子と前記第１の光電変換素子を同一温度に保持し、前記第２の光電変換素子には光を当てず、前記第１の光電変換素子の電流を増幅する回路と同一の前記第２の光電変換素子の電流を増幅する回路と、差動増幅器とを設け、
   前記第１の光電変換素子の電流を増幅する回路の出力を前記差動増幅器の入力の一方に接続し、前記第２の光電変換素子の電流を増幅する回路の出力とローパスフィルタを介して前記差動増幅器の他方の入力を接続することにより、前記第１の光電変換素子の暗電流成分を前記第２の光電変換素子の暗電流で差し引くことを特徴とする、請求項１または請求項２の光電変換素子用電流増幅装置。
8. 電圧出力部に直列に結合コンデンサを備えていることを特徴とする、請求項１または請求項２の光電変換素子用電流増幅装置。
9. 電圧出力部にＤＣサーボ回路を備えていることを特徴とする、請求項１または請求項２の光電変換素子用電流増幅装置。
   

Images