JP6888954B2

JP6888954B2 - Light emitting device

Info

Publication number: JP6888954B2
Application number: JP2016255159A
Authority: JP
Inventors: 照彦市村
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2016-12-28
Filing date: 2016-12-28
Publication date: 2021-06-18
Anticipated expiration: 2036-12-28
Also published as: JP2018103556A

Description

本発明は、有機エレクトロルミネッセンス（Organic Electro Luminescence：ＯＥＬ）素子あるいは有機ＬＥＤ（Organic Light Emitting diode：ＯＬＥＤ)素子等の発光素子を備えた発光装置に関するものである。 The present invention relates to a light emitting device including a light emitting element such as an organic electro luminescence (OEL) element or an organic LED (Organic Light Emitting diode: OLED) element.

従来の発光装置の１例を図３に示す。図３（ａ）は発光装置の全体の平面図、（ｂ）は（ａ）のＡ部及びＩＣ，ＬＳＩ等から成る駆動素子３４を拡大して示す回路図である。この発光装置は、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）に適用されるものであり、ガラス基板等から成る長板状の基板３１の一面に、複数の発光素子３３の発光（点灯）をそれぞれ駆動する複数の駆動回路ブロック３２と、基板３１の長手方向に沿って２列（２行または２段）に並べられて配置された複数の発光素子３３と、駆動回路ブロック３２を構成する配線及び駆動回路ブロック３２と発光素子３３を接続する配線とが、ＣＶＤ（Chemical Vapor Deposition）法等の薄膜形成法によって形成されている。複数の駆動回路
ブロック３２は、複数の発光素子３３の列に沿って列状に並べられており、例えば１つの駆動回路ブロック３２が４００個の発光素子３３を駆動するものであり、その駆動回路ブロック３２が２０個並べられている。従って、発光素子３３は合計で８０００個ある。また、基板３１の一面の一端部には駆動回路ブロック３２及び発光素子３３を駆動し発光素子３３の発光を制御する駆動素子３４が、チップオングラス（Chip On Glass：ＣＯＧ
）方式等の実装方法によって、設置されている。また、基板３１の一面における駆動素子３４設置部の近傍の縁部に、フレキシブル回路基板（Flexible Printed Circuit：ＦＰＣ）３５が設置されている。このＦＰＣ３５は、駆動素子３４との間で駆動信号、制御信号等を入出力する。なお、図３において、符号３７で示す部位は、駆動素子３４と駆動回路ブロック３２を接続するデータ配線等の配線である。 An example of a conventional light emitting device is shown in FIG. FIG. 3A is a plan view of the entire light emitting device, and FIG. 3B is a circuit diagram showing an enlarged drive element 34 including the part A of FIG. 3A and an IC, LSI, or the like. This light emitting device is applied to an organic LED printer head (OLEDPH), and is used to drive light emission (lighting) of a plurality of light emitting elements 33 on one surface of a long plate-shaped substrate 31 made of a glass substrate or the like. Drive circuit block 32, a plurality of light emitting elements 33 arranged in two columns (two rows or two stages) along the longitudinal direction of the substrate 31, and wiring and drive circuit block constituting the drive circuit block 32. The wiring connecting the 32 and the light emitting element 33 is formed by a thin film forming method such as a CVD (Chemical Vapor Deposition) method. The plurality of drive circuit blocks 32 are arranged in a row along the rows of the plurality of light emitting elements 33. For example, one drive circuit block 32 drives 400 light emitting elements 33, and the drive circuit thereof. Twenty blocks 32 are arranged. Therefore, there are a total of 8000 light emitting elements 33. Further, at one end of one surface of the substrate 31, a drive circuit block 32 and a drive element 34 that drives the light emitting element 33 and controls the light emission of the light emitting element 33 are provided in Chip On Glass (COG).
) It is installed according to the mounting method such as the method. Further, a flexible printed circuit board (FPC) 35 is installed on one surface of the substrate 31 near the edge of the drive element 34 installation portion. The FPC 35 inputs / outputs a drive signal, a control signal, and the like to and from the drive element 34. In FIG. 3, the portion indicated by reference numeral 37 is wiring such as data wiring that connects the drive element 34 and the drive circuit block 32.

図３（ｂ）に示すように、２列を成す２個の発光素子33a,33bに対して１組の駆動回路
が形成されており、１組の駆動回路は、シフトレジスタ４０、論理和否定（ＮＯＲ）回路４１、インバータ４２、ＣＭＯＳトランスファゲート素子43a,43b、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）44a,44bを有している。ＴＦＴ44a,44bの各ドレイン電
極に有機ＬＥＤ素子等から成る発光素子33a,33bがそれぞれ接続されている。また、ＴＦ
Ｔ44a，44bのそれぞれは、ゲート電極とソース電極との間の接続線上に容量素子45a，45bが接続されている。 As shown in FIG. 3 (b), a set of drive circuits is formed for two light emitting elements 33a and 33b forming two rows, and one set of drive circuits has a shift register 40 and a logical sum denial. It has a (NOR) circuit 41, an inverter 42, CMOS transfer elements 43a and 43b, and a thin film transistor (TFT) 44a and 44b. Light emitting elements 33a and 33b made of an organic LED element or the like are connected to the drain electrodes of the TFTs 44a and 44b, respectively. Also, TF
In each of T44a and 44b, the capacitive elements 45a and 45b are connected on the connecting line between the gate electrode and the source electrode.

１組の駆動回路は、以下のように順次動作する。シフトレジスタ４０は、クロック端子（ＣＬＫ）にハイ（「１」）のクロック信号（ＣＬＫ）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。次に、ＮＯＲ回路４１は、反転出力端子（ＸＱ）からローの信号が入力されるとともに反転イネーブル信号（ＸＥＮＢ）であるローの信号が入力されて、ハイの信号を出力する。次に、インバータ４２はローの信号を出力する。次に、ＣＭＯＳトランスファゲート素子43aは、ｎ型ＭＯＳトランジスタのゲート電極にＮＯＲ回路４１か
らのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１１）を出力する。次に、データ信号（ＤＡＴＡ１１）がＴＦＴ44aのゲート電極に入力されてＴＦＴ44a
がオン状態となり、データ信号（ＤＡＴＡ１１）に応じた電源電圧（ＶＤＤ）による電源電流が発光素子33aに供給される。同時に、ＣＭＯＳトランスファゲート素子43bは、ｎ型ＭＯＳトランジスタのゲート電極部にＮＯＲ回路４１からのハイの信号が入力されるとともにｐ型ＭＯＳトランジスタのゲート電極部にインバータ４２からローの信号が入力されてオン状態となり、データ信号（ＤＡＴＡ１２）を出力する。次に、データ信号（ＤＡＴＡ１２）がＴＦＴ44bのゲート電極に入力されてＴＦＴ44bがオン状態となり、データ信号（ＤＡＴＡ１２）に応じた電源電圧（ＶＤＤ）による電源電流が発光素子33bに供給され
る。以上の一連の動作が、次段の駆動回路によって順次実行されていき、すべての発光素子３３が順次発光していく。 One set of drive circuits operates sequentially as follows. The shift register 40 is an output terminal when a high (“1”) clock signal (CLK) is input to the clock terminal (CLK) and a high synchronization signal (Vsync) is input to the input terminal (in). A high (H: “1”) signal is output from (Q), and a low (L: “0”) signal is output from the inverting output terminal (XQ). Next, the NOR circuit 41 outputs a high signal by inputting a low signal from the inverting output terminal (XQ) and inputting a low signal which is an inverting enable signal (XENB). Next, the inverter 42 outputs a low signal. Next, the CMOS transfer gate element 43a is turned on by inputting a high signal from the NOR circuit 41 to the gate electrode of the n-type MOS transistor and inputting a low signal from the inverter 42 to the gate electrode of the p-type MOS transistor. It becomes a state and outputs a data signal (DATA11). Next, the data signal (DATA11) is input to the gate electrode of the TFT44a, and the TFT44a
Is turned on, and the power supply current according to the power supply voltage (VDD) corresponding to the data signal (DATA11) is supplied to the light emitting element 33a. At the same time, in the CMOS transfer gate element 43b, a high signal from the NOR circuit 41 is input to the gate electrode portion of the n-type MOS transistor, and a low signal is input from the inverter 42 to the gate electrode portion of the p-type MOS transistor. It is turned on and outputs a data signal (DATA12). Next, the data signal (DATA12) is input to the gate electrode of the TFT44b, the TFT44b is turned on, and the power supply current by the power supply voltage (VDD) corresponding to the data signal (DATA12) is supplied to the light emitting element 33b. The above series of operations are sequentially executed by the drive circuit of the next stage, and all the light emitting elements 33 sequentially emit light.

また図４は、他の従来例を示す図であり、基板３１の長手方向に沿って４列（４行または４段）に並べられて配置された複数の発光素子３３を有する構成を示す。この場合、上側２列の発光素子３３群に電源電流を供給する上側の駆動回路ブロック３２群と、下側２列の発光素子３３群に電源電流を供給する下側の駆動回路ブロック３２群と、を有している。 Further, FIG. 4 is a diagram showing another conventional example, and shows a configuration having a plurality of light emitting elements 33 arranged in four columns (4 rows or 4 stages) along the longitudinal direction of the substrate 31. In this case, the upper drive circuit block 32 group that supplies the power supply current to the light emitting element 33 group in the upper two rows, and the lower drive circuit block 32 group that supplies the power supply current to the light emitting element 33 group in the lower two rows. ,have.

また、図３、図４に示すように、基板３１の発光素子搭載面の周縁部と、封止基板３６の基板３１に対向する面の周縁部とが、シール部材３８によって接着され封止されている。そして、シール部材３８の内側の空間には、アクリル樹脂等から成る絶縁層（図５の絶縁層５９に相当する）が、駆動回路ブロック３２、発光素子３３、配線３７等のほとんどを覆うように配置されている。 Further, as shown in FIGS. 3 and 4, the peripheral edge of the light emitting element mounting surface of the substrate 31 and the peripheral edge of the surface of the sealing substrate 36 facing the substrate 31 are adhered and sealed by the sealing member 38. ing. Then, in the space inside the seal member 38, an insulating layer made of acrylic resin or the like (corresponding to the insulating layer 59 in FIG. 5) covers most of the drive circuit block 32, the light emitting element 33, the wiring 37, and the like. Have been placed.

図５は、図４のＢ部を拡大して示す部分拡大平面図、図６は、図５のＣ１−Ｃ２線における断面図である。これらの図に示すように、発光装置は、ガラス基板等の透光性を有する基板５１上に形成されたＴＦＴ６２と、ＴＦＴ６２上にアクリル樹脂、窒化シリコン（ＳｉＮx）等から成る絶縁層５７を挟んで積層された有機発光体部７１、及び有機発光体
部７１とＴＦＴ６２のドレイン電極56bとを導電接続するコンタクトホール７２を含んで
いる。有機発光体部７１は、ＴＦＴ６２の側からコンタクトホール７２に電気的に接続された第１電極層５８、有機発光層６０、第２電極層６１が積層されており、絶縁層５７及び第１電極層５８上に有機発光層６０を囲むようにアクリル樹脂等から成る他の絶縁層５９が形成されている。 FIG. 5 is a partially enlarged plan view showing an enlarged portion B of FIG. 4, and FIG. 6 is a cross-sectional view taken along the line C1-C2 of FIG. As shown in these figures, the light emitting device sandwiches a TFT 62 formed on a translucent substrate 51 such as a glass substrate and an insulating layer 57 made of an acrylic resin, silicon nitride (SiNx) or the like on the TFT 62. It includes an organic light emitting body portion 71 laminated in the above, and a contact hole 72 for conductively connecting the organic light emitting body portion 71 and the drain electrode 56b of the TFT 62. The organic light emitting body portion 71 is formed by stacking a first electrode layer 58, an organic light emitting layer 60, and a second electrode layer 61 electrically connected to the contact hole 72 from the side of the TFT 62, and the insulating layer 57 and the first electrode. Another insulating layer 59 made of an acrylic resin or the like is formed on the layer 58 so as to surround the organic light emitting layer 60.

また、図５、図６において、符号33Lで示す部位は第１電極層５８及び第２電極層６１
によって有機発光層６０に直接的に電界が印加されて発光する発光部である。発光素子３３は、平面視で、発光部33L、その周囲の第１電極層５８及び有機発光層６０を含む部位
である。また、第１電極層５８が陽極であってインジウム錫酸化物（Indium Tin Oxide
：ＩＴＯ）等の透明電極から成り、第２電極層６１が陰極であってＡｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る場合、有機発光層６０で発光した光は基板５１側から出射される。即ち、発光方向（図６の白抜き矢印で示す方向）が下方（底部方向）であるボトムエミッション型の発光装置となる。一方、第１電極層５８が陰極であって上記の遮光性、光反射性を有する金属またはそれらの合金から成り、第２電極層６１が陽極であって透明電極から成る場合、発光方向が上方（頂部方向）であるトップエミッション型の発光装置となる。 Further, in FIGS. 5 and 6, the portions indicated by reference numerals 33L are the first electrode layer 58 and the second electrode layer 61.
This is a light emitting unit that emits light by directly applying an electric field to the organic light emitting layer 60. The light emitting element 33 is a portion including a light emitting portion 33L, a first electrode layer 58 around the light emitting portion 33L, and an organic light emitting layer 60 in a plan view. Further, the first electrode layer 58 is an anode and indium tin oxide (Indium Tin Oxide).
: ITO) and other transparent electrodes, the second electrode layer 61 is the cathode, and Al, Al-Li alloy, Mg-Ag alloy (containing about 5 to 10% by weight of Ag), Mg-Cu alloy (Cu When the work function (including about 5 to 10% by weight) is as low as about 4.0 V or less and is composed of a metal or alloy having light-shielding property and light reflectivity, the light emitted by the organic light emitting layer 60 is emitted from the substrate 51 side. To. That is, the bottom emission type light emitting device has a light emitting direction (the direction indicated by the white arrow in FIG. 6) downward (bottom direction). On the other hand, when the first electrode layer 58 is a cathode and is made of the above-mentioned light-shielding and light-reflecting metals or alloys thereof, and the second electrode layer 61 is an anode and is made of a transparent electrode, the light emitting direction is upward. It is a top emission type light emitting device (toward the top).

ＴＦＴ６２は、基板５１側から、ゲート電極５２、ゲート絶縁膜５３、チャネル部としてのポリシリコン膜５４及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域54aから成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリコン（ＳｉＯ₂）等から成る絶縁膜５５、ソース電極56a及びドレイン電極56bが、順次積層された
構成を有している。なお、図５において、符号56aLで示す部位はソース電極56aにソース
信号（電源電流）を伝達するソース信号線（電源配線）であり、符号52Lで示す部位はゲ
ート電極５２にゲート信号を伝達するゲート信号線である。各ゲート信号線52Lに入力す
るゲート信号の電圧を制御することにより、各有機発光層６０の発光強度を制御することができる。すなわち、ソース信号線56aLは電源配線として機能する。 From the substrate 51 side, the TFT 62 is a semiconductor film composed of a gate electrode 52, a gate insulating film 53, a polysilicon film 54 as a channel portion, and a high-concentration impurity region 54a in which polysilicon contains impurities at a higher concentration than the channel portion. , Silicon nitride (SiNx), silicon oxide (SiO ₂ ), and the like, an insulating film 55, a source electrode 56a, and a drain electrode 56b are sequentially laminated. In FIG. 5, the portion indicated by reference numeral 56aL is the source signal line (power supply wiring) that transmits the source signal (power supply current) to the source electrode 56a, and the portion indicated by reference numeral 52L transmits the gate signal to the gate electrode 52. It is a gate signal line. By controlling the voltage of the gate signal input to each gate signal line 52L, the emission intensity of each organic light emitting layer 60 can be controlled. That is, the source signal line 56aL functions as a power supply wiring.

また、図７は図３（ｂ）のＤ部を拡大して示す回路図であり、駆動用のＴＦＴ44aと発
光素子33aとの間の接続線上に発光制御用のＴＦＴ46aが配置されている構成を示す。この構成において、シフトレジスタ４０からの信号（Ｌ信号）及び反転イネーブル信号（ＸＥＮＢ：Ｌ信号）が入力されたＮＯＲ回路４１の出力信号（Ｈ信号）と、その出力信号を反転させるインバータ４２の出力信号（Ｌ信号）とによって、ＣＭＯＳトランスファゲート素子43aがオンし、駆動素子３４からのデータ信号（ＤＡＴＡ１２：Ｌ信号）がＣＭＯＳ
トランスファゲート素子43aを通ってＴＦＴ44aに入力される。このとき、ＴＦＴ44aのゲ
ート電極とソース電極との間の接続線上に配置された容量素子45aは、ソース電極側のＶ
ＤＤの電位（Ｈ信号の電位に相当する電位）とゲート電極側のＬ信号の電位によって充電される。またこのとき、発光制御用のＴＦＴ46aはオン状態であり、発光素子33aは発光する。引き続き発光素子33aの光量が所定の光量に達したら、発光制御用のＴＦＴ46aはオフ状態となり、発光素子33aの発光を止める。次のデータ信号（ＤＡＴＡ１２）の書き込み
になると、同様にしてシフトレジスタ４０がオンし、例えば発光素子33aを発光させない
場合、データ信号（ＤＡＴＡ１２）はＨ信号となる。このとき、容量素子45aは、ソース
電極側のＶＤＤの電位（Ｈ信号の電位に相当する電位）とゲート電極側のＨ信号の電位によって放電される。 Further, FIG. 7 is a circuit diagram showing an enlarged portion D of FIG. 3 (b), and has a configuration in which the light emitting control TFT 46a is arranged on the connection line between the driving TFT 44a and the light emitting element 33a. Shown. In this configuration, the output signal (H signal) of the NOR circuit 41 to which the signal (L signal) and the inverting enable signal (XENB: L signal) from the shift register 40 are input, and the output of the inverter 42 that inverts the output signal. The CMOS transfer element 43a is turned on by the signal (L signal), and the data signal (DATA12: L signal) from the drive element 34 is CMOS.
It is input to the TFT 44a through the transfer gate element 43a. At this time, the capacitive element 45a arranged on the connection line between the gate electrode and the source electrode of the TFT 44a is V on the source electrode side.
It is charged by the potential of DD (potential corresponding to the potential of H signal) and the potential of L signal on the gate electrode side. At this time, the TFT 46a for light emission control is in the ON state, and the light emitting element 33a emits light. When the amount of light of the light emitting element 33a subsequently reaches a predetermined amount, the TFT 46a for light emission control is turned off and the light emission of the light emitting element 33a is stopped. When the next data signal (DATA12) is written, the shift register 40 is turned on in the same manner, and for example, when the light emitting element 33a is not made to emit light, the data signal (DATA12) becomes an H signal. At this time, the capacitive element 45a is discharged by the potential of VDD on the source electrode side (potential corresponding to the potential of H signal) and the potential of H signal on the gate electrode side.

また、複数のＴＦＴ46aのそれぞれは、そのゲート電極が駆動素子３４の発光制御信号
入力端子ＰＷＭ１〜ＰＷＭｎ（ＰＷＭ：Pulse Width Modulation）のそれぞれに、発光制御信号線37cを介して接続されている。そして、例えば、各ＴＦＴ46aのゲート電極は発光素子33aの発光時には０Ｖのオン電圧が入力され、発光素子33aの非発光時には１４Ｖのオフ電圧が入力される。すなわち、発光素子33aのオン、オフは発光制御信号線37cを介して行われる。 Further, each of the plurality of TFTs 46a has its gate electrode connected to each of the light emission control signal input terminals PWM1 to PWMn (PWM: Pulse Width Modulation) of the drive element 34 via a light emission control signal line 37c. Then, for example, the gate electrode of each TFT 46a is input with an on voltage of 0 V when the light emitting element 33a emits light, and an off voltage of 14 V is input when the light emitting element 33a does not emit light. That is, the light emitting element 33a is turned on and off via the light emitting control signal line 37c.

また他の従来例として、印字ヘッドに対し印字を行う為の駆動信号を出力する複数の駆動トランジスタと、複数の駆動トランジスタの各々をオンオフ制御する複数のインバータと、を有する印字駆動集積回路において、複数の駆動トランジスタをオンさせる、複数のインバータの構成素子のインピーダンスを大とした印字駆動集積回路が提案されている（例えば、特許文献１を参照）。 Further, as another conventional example, in a print drive integrated circuit having a plurality of drive transistors that output drive signals for printing to a print head and a plurality of inverters that control each of the plurality of drive transistors on and off. A print drive integrated circuit in which a plurality of drive transistors are turned on and the impedances of the constituent elements of the plurality of inverters are large has been proposed (see, for example, Patent Document 1).

特開２０００−１３９５５８号公報Japanese Unexamined Patent Publication No. 2000-139558

しかしながら、図７に示す上記従来の発光装置においては、以下の問題点があった。すなわち、発光素子33aに駆動素子３４の電源端子（ＶＤＤ）から入力される電源電流は、
温度変化等によって若干の変動が生じる。その場合、発光強度が電源電流の変動に敏感な発光素子33aの発光強度が大きく変動し、所望の発光強度からずれる場合があるという問
題点があった。 However, the conventional light emitting device shown in FIG. 7 has the following problems. That is, the power supply current input to the light emitting element 33a from the power supply terminal (VDD) of the drive element 34 is
Some fluctuations occur due to temperature changes and the like. In that case, there is a problem that the emission intensity of the light emitting element 33a, whose emission intensity is sensitive to fluctuations in the power supply current, fluctuates greatly and may deviate from the desired emission intensity.

また、発光制御信号入力端子ＰＷＭ１〜ＰＷＭｎおよび発光制御信号線37cは、発光素
子33aのそれぞれに対応してあるために、駆動素子３４のサイズが大きくなるとともに、
発光制御信号線37cの数が膨大になり、多数の発光制御信号線37cが配置される基板３１の
領域の面積が大きくなっていた。その結果、発光装置を小型化することがむつかしくなるという問題点があった。 Further, since the light emitting control signal input terminals PWM1 to PWMn and the light emitting control signal line 37c correspond to each of the light emitting elements 33a, the size of the driving element 34 becomes large and the size of the driving element 34 increases.
The number of light emission control signal lines 37c has become enormous, and the area of the area of the substrate 31 on which a large number of light emission control signal lines 37c are arranged has increased. As a result, there is a problem that it becomes difficult to miniaturize the light emitting device.

本発明は、上記の問題点に鑑みて完成されたものであり、その目的は、発光素子の発光強度の変動が抑えられた発光装置とすることである。また、小型化された発光装置とすることである。 The present invention has been completed in view of the above problems, and an object of the present invention is to provide a light emitting device in which fluctuations in light emitting intensity of a light emitting element are suppressed. In addition, it is a miniaturized light emitting device.

本発明の発光装置は、発光素子と、ソース電圧よりもゲート電圧が低い電圧のときに電流が流れ、前記低い電圧をオン電圧とする薄膜トランジスタであって、前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に、前記ソース電圧に対して最も低いオン電圧である最小オン電圧を超え、前記ソース電圧より低くかつ最高のオン電圧である閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されており、前記電源電流の変動を検出する検出部と、前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有し、前記オン電圧制御部は、前記電源電流が大きくなる方に変動した場合、前記ｐチャネル薄膜トランジスタの前記ゲート電極に入力する前記オン電圧を小さくする方に制御し、前記電源電流が小さくなる方に変動した場合、前記ｐチャネル薄膜トランジスタの前記ゲート電極に入力する前記オン電圧を大きくする方に制御し、前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される構成である。
The light emitting device of the present invention is a light emitting element and a thin film in which a current flows when the gate voltage is lower than the source voltage and the low voltage is turned on, and supplies a power supply current to be supplied to the light emitting element. A light emitting device having a p-channel thin film that controls non-supply, the p-channel thin film has the lowest on-voltage with respect to the source voltage at its gate electrode when the power supply current is supplied. A gate voltage control circuit is connected to input an on-voltage that exceeds the minimum on-voltage, is lower than the source voltage, and is less than the threshold on-voltage, which is the highest on-voltage. And an on-voltage control unit that controls the on-voltage according to the fluctuation of the power supply current, and the on-voltage control unit of the p-channel thin film when the power supply current fluctuates in a larger direction. The on-voltage input to the gate electrode is controlled to be smaller, and when the power supply current fluctuates to be smaller, the on-voltage input to the gate electrode of the p-channel thin film is controlled to be larger. The gate voltage control circuit has a first CMOS inverter and a second CMOS inverter connected in series with the first CMOS inverter, and the output unit of the second CMOS inverter is attached to the gate electrode of the p-channel thin film. is connected, said second CMOS inverter, the source electrode of the n-channel thin film transistors forming the same, a configuration in which the oN voltage are entered.

本発明の発光装置は、好ましくは、前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている。
The light emitting device of the present invention, preferably, the gate voltage control circuit that has a latch circuit is connected to the input of the first CMOS inverter.

また本発明の発光装置は、好ましくは、前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている。
Further, in the light emitting device of the present invention, preferably, the latch circuit has a shift register connected to each of a set terminal and a reset terminal.

また本発明の発光装置は、好ましくは、前記最小オン電圧を超え前記閾値オン電圧未満のオン電圧を中間的なオン電圧としたとき、前記中間的なオン電圧は、６Ｖ乃至１０Ｖである。
The light-emitting device of the present invention, preferably, when the ON voltage below the threshold ON voltage exceeds the minimum on-voltage is an intermediate on-voltage, the intermediate-on voltage, Ru 6V to 10V der.

本発明の発光装置は、発光素子と、ソース電圧よりもゲート電圧が低い電圧のときに電流が流れ、前記低い電圧をオン電圧とする薄膜トランジスタであって、前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に、前記ソース電圧に対して最も低いオン電圧である最小オン電圧を超え、前記ソース電圧より低くかつ最高のオン電圧である閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されており、前記電源電流の変動を検出する検出部と、前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有し、前記オン電圧制御部は、前記電源電流が大きくなる方に変動した場合、前記ｐチャネル薄膜トランジスタの前記ゲート電極に入力する前記オン電圧を小さくする方に制御し、前記電源電流が小さくなる方に変動した場合、前記ｐチャネル薄膜トランジスタの前記ゲート電極に入力する前記オン電圧を大きくする方に制御する構成であることから、以下の効果を奏する。すなわち、ｐチャネル薄膜トランジスタのゲート電極のゲート電圧は、最小オン電圧を超え閾値オン電圧未満の中間的なオン電圧となる。その結果、ｐチャネル薄膜トランジスタのオン時のソース−ドレイン間電流（オン電流）は、駆動素子の電源電流（ＶＤＤ）よりも小さなものとなり、駆動素子の電源電流（ＶＤＤ）の変動による発光素子への影響が抑え
られる。従って、発光素子に入力される電源電流が温度変化等によって変動したとしても、発光素子の発光強度が大きく変動して所望の発光強度からずれることを抑えることができる。また、前記電源電流の変動を検出する検出部と、前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有していることから、電源電流の変動による発光素子の発光強度の変動をより抑えることができる。 The light emitting device of the present invention is a light emitting element and a thin film in which a current flows when the gate voltage is lower than the source voltage and the low voltage is turned on, and supplies a power supply current to be supplied to the light emitting element. A light emitting device having a p-channel thin film that controls non-supply, the p-channel thin film has the lowest on-voltage with respect to the source voltage at its gate electrode when the power supply current is supplied. the minimum on-voltage exceeded, the gate voltage control circuit for inputting a threshold oN voltage lower than the oN voltage is low and the maximum on-state voltage than the source voltage is connected, the detection unit for detecting variations in the power supply current is And an on-voltage control unit that controls the on-voltage according to the fluctuation of the power supply current, and the on-voltage control unit of the p-channel thin film when the power supply current fluctuates in a larger direction. The on-voltage input to the gate electrode is controlled to be smaller, and when the power supply current fluctuates to be smaller, the on-voltage input to the gate electrode of the p-channel thin film is controlled to be larger. Because of the configuration, the following effects are obtained. That is, the gate voltage of the gate electrode of the p-channel thin film transistor is an intermediate on-voltage that exceeds the minimum on-voltage and is less than the threshold on-voltage. As a result, the source-drain current (on current) when the p-channel thin film transistor is turned on becomes smaller than the power supply current (VDD) of the driving element, and the light emitting element is affected by the fluctuation of the power supply current (VDD) of the driving element. The impact is suppressed. Therefore, even if the power supply current input to the light emitting element fluctuates due to a temperature change or the like, it is possible to prevent the light emitting element from fluctuating greatly and deviating from the desired light emitting intensity. Further, since it has a detection unit that detects fluctuations in the power supply current and an on-voltage control unit that controls the on-voltage according to the fluctuations in the power supply current, the light emitting element may have a fluctuation in the power supply current. Fluctuations in emission intensity can be further suppressed.

また、駆動素子と各発光素子との間の発光制御信号線上にゲート電圧制御回路が配置されるので、従来の駆動素子に設けられていた、ｐチャネル薄膜トランジスタのそれぞれにゲート電圧を入力するための発光制御信号入力端子を、なくすことができる。その結果、駆動素子のサイズを小さくすることができるとともに発光制御信号線の数を大幅に減少させることができる。従って、小型化された発光装置とすることができる。 Further, since the gate voltage control circuit is arranged on the light emission control signal line between the drive element and each light emitting element, it is possible to input the gate voltage to each of the p-channel thin film sheets provided in the conventional drive element. The light emission control signal input terminal can be eliminated. As a result, the size of the driving element can be reduced and the number of light emission control signal lines can be significantly reduced. Therefore, the light emitting device can be miniaturized.

本発明の発光装置は、前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力されることから、２つのＣＭＯＳインバータを備えた簡易な構成のゲート電圧制御回路とすることができる。その結果、発光装置の小型化に有利なものとなる。
In the light emitting device of the present invention, the gate voltage control circuit has a first CMOS inverter and a second CMOS inverter connected in series to the first CMOS inverter, and the output unit of the second CMOS inverter is the p-channel. is connected to the gate electrode of the thin film transistor, said second CMOS inverter, the source electrode of the n-channel thin film transistors forming it, since the oN voltage is input, simple with two CMOS inverters It can be a gate voltage control circuit having a configuration. As a result, it becomes advantageous for miniaturization of the light emitting device.

また本発明の発光装置は、前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている場合、常時バイアス電圧が印加されているラッチ回路の出力は安定しているので、その出力線である発光制御信号線の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。 Further, in the light emitting device of the present invention, when the gate voltage control circuit is connected to the input portion of the first CMOS inverter, the output of the latch circuit to which the bias voltage is constantly applied is stable. Therefore, the voltage of the light emission control signal line (intermediate on voltage), which is the output line, is also less likely to fluctuate due to external factors. Therefore, when controlling the intermediate on-voltage, highly accurate control becomes possible.

また本発明の発光装置は、前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている場合、常時バイアス電圧が印加されているシフトレジスタの出力は安定しているので、その出力線にラッチ回路を介して接続された発光制御信号線の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。また、駆動素子は、従来の多数の発光制御信号入力端子に代えてラッチ回路およびシフトレジスタを制御するための端子を有していればよいので、駆動素子のサイズが大幅に小さくなるとともに、各発光制御信号入力端子から引き出されていた多数の発光制御信号線をなくすことができる。従って、発光装置を小型化することができる。 Further, in the light emitting device of the present invention, when the shift register is connected to each of the set terminal and the reset terminal of the latch circuit, the output of the shift register to which the bias voltage is constantly applied is stable. The voltage (intermediate on voltage) of the light emission control signal line connected to the output line via the latch circuit is also less likely to fluctuate due to external factors. Therefore, when controlling the intermediate on-voltage, highly accurate control becomes possible. Further, since the drive element may have a terminal for controlling the latch circuit and the shift register instead of a large number of conventional light emission control signal input terminals, the size of the drive element is significantly reduced and each of them is used. It is possible to eliminate a large number of light emission control signal lines drawn from the light emission control signal input terminal. Therefore, the light emitting device can be miniaturized.

図１は、本発明の発光装置について実施の形態の１例を示す図であり、発光装置の駆動素子、発光素子およびその駆動回路の回路図である。FIG. 1 is a diagram showing an example of an embodiment of the light emitting device of the present invention, and is a circuit diagram of a driving element of the light emitting device, a light emitting element, and a drive circuit thereof. 図２は、本発明の発光装置について実施の形態の他例を示す図であり、発光装置の駆動素子、発光素子およびその駆動回路の回路図である。FIG. 2 is a diagram showing another example of the embodiment of the light emitting device of the present invention, and is a circuit diagram of a driving element of the light emitting device, a light emitting element, and a drive circuit thereof. 図３（ａ），（ｂ）は、従来の発光装置の１例を示すものであり、（ａ）は発光装置の平面図、（ｂ）は（ａ）のＡ部および駆動素子を拡大して示す回路図である。3 (a) and 3 (b) show an example of a conventional light emitting device, (a) is a plan view of the light emitting device, and (b) is an enlarged view of part A and a driving element of (a). It is a circuit diagram shown by. 図４は、従来の発光装置の他例を示すものであり、発光装置の平面図である。FIG. 4 shows another example of the conventional light emitting device, and is a plan view of the light emitting device. 図５は、図４のＢ部を拡大して示す部分拡大平面図である。FIG. 5 is a partially enlarged plan view showing the portion B of FIG. 4 in an enlarged manner. 図６は、図５のＣ１−Ｃ２線における断面図である。FIG. 6 is a cross-sectional view taken along the line C1-C2 of FIG. 図３のＤ部を拡大して示す回路図である。It is a circuit diagram which shows the part D of FIG. 3 enlarged.

以下、本発明の発光装置の実施の形態について、図面を参照しながら説明する。但し、以下で参照する各図は、本発明の発光装置の実施の形態における構成部材のうち、本発明の発光装置を説明するための主要な構成部材を示している。従って、本発明の発光装置は、図に示されていない回路基板、配線導体、制御ＩＣ，ＬＳＩ等の周知の構成部材を備えていてもよい。なお、本発明の発光装置を示す図１、図２において、従来例を示す図３〜図７と同じ部位には同じ符号を付しており、それらの詳細な説明は省く。 Hereinafter, embodiments of the light emitting device of the present invention will be described with reference to the drawings. However, each figure referred to below shows the main constituent members for explaining the light emitting device of the present invention among the constituent members in the embodiment of the light emitting device of the present invention. Therefore, the light emitting device of the present invention may include well-known components such as a circuit board, a wiring conductor, a control IC, and an LSI (not shown in the figure). In FIGS. 1 and 2 showing the light emitting device of the present invention, the same parts as those in FIGS. 3 to 7 showing the conventional example are designated by the same reference numerals, and detailed description thereof will be omitted.

図１は、本発明の発光装置について実施の形態の１例を示す図であり、発光装置の駆動素子、発光素子およびその駆動回路の回路図である。図１に示すように、本発明の発光装置は、発光素子33aと、発光素子33aに供給する電源電流の供給、非供給を制御するｐチャネルＴＦＴ46aと、を有している発光装置であって、ｐチャネルＴＦＴ46aは、電源電流の供給時に、そのゲート電極に最小オン電圧を超え閾値オン電圧未満のオン電圧（ＶＤＤｍ）を入力するゲート電圧制御回路１が接続されている。これにより、以下の効果を奏する。すなわち、ｐチャネルＴＦＴ46aのゲート電極のゲート電圧は、最小オン電圧を超え閾
値オン電圧未満の中間的なオン電圧（ＶＤＤｍ）となる。その結果、ｐチャネルＴＦＴ46aのオン時のソース−ドレイン間電流（オン電流）は、駆動素子34aの電源電流（ＶＤＤ）よりも小さなものとなり、駆動素子34aの電源電流（ＶＤＤ）の変動による発光素子33aへの影響が抑えられる。従って、発光素子33aに入力される電源電流が温度変化等によって
変動したとしても、発光素子33aの発光強度が大きく変動して所望の発光強度からずれる
ことを抑えることができる。 FIG. 1 is a diagram showing an example of an embodiment of the light emitting device of the present invention, and is a circuit diagram of a driving element of the light emitting device, a light emitting element, and a drive circuit thereof. As shown in FIG. 1, the light emitting device of the present invention is a light emitting device having a light emitting element 33a and a p-channel TFT 46a that controls supply and non-supply of a power supply current supplied to the light emitting element 33a. , p-channel TFT46a, upon the supply of power supply current, that has a gate voltage control circuit 1 for inputting a minimum on voltage exceeds the threshold oN voltage lower than the oN voltage (VDDm) is connected to its gate electrode. This ensures that the following effects. That is, the gate voltage of the gate electrode of the p-channel TFT46a is an intermediate on-voltage (VDDm) that exceeds the minimum on-voltage and is less than the threshold on-voltage. As a result, the source-drain current (on current) when the p-channel TFT 46a is turned on becomes smaller than the power supply current (VDD) of the drive element 34a, and the light emitting element due to the fluctuation of the power supply current (VDD) of the drive element 34a The effect on 33a is suppressed. Therefore, even if the power supply current input to the light emitting element 33a fluctuates due to a temperature change or the like, it is possible to prevent the light emitting intensity of the light emitting element 33a from fluctuating significantly and deviating from the desired light emitting intensity.

また、駆動素子34aと各発光素子33aとの間の発光制御信号線１５上にゲート電圧制御回路１が配置されるので、従来の駆動素子に設けられていた、ｐチャネルＴＦＴ46aのそれ
ぞれにゲート電圧を入力するための発光制御信号入力端子を、なくすことができる。その結果、駆動素子34aのサイズを小さくすることができるとともに発光制御信号線１５の数
を大幅に減少させることができる。従って、小型化された発光装置とすることができる。 Further, since the gate voltage control circuit 1 is arranged on the light emission control signal line 15 between the drive element 34a and each light emitting element 33a, the gate voltage is provided for each of the p-channel TFT 46a provided in the conventional drive element. It is possible to eliminate the light emission control signal input terminal for inputting. As a result, the size of the drive element 34a can be reduced and the number of light emission control signal lines 15 can be significantly reduced. Therefore, the light emitting device can be miniaturized.

中間的なオン電圧は、例えば、固定値として通常使用するオン電圧が０Ｖであり、オフ電圧が１４Ｖである場合、最小オン電圧（例えば、０Ｖ）を超え閾値オン電圧（例えば、１３Ｖ）未満の範囲内のものとする。好ましくは、中間的なオン電圧は、６Ｖ乃至１０Ｖ程度がよい。６Ｖ未満では、発光素子33aの発光強度が強くなり電源電流の変動の影響を
受けやすくなる傾向がある。１０Ｖを超えると、発光素子33aの発光強度が弱くなり印刷
に必要な十分な強度が得られにくくなる傾向がある。 The intermediate on-voltage is, for example, greater than the minimum on-voltage (eg 0V) and less than the threshold on-voltage (eg 13V) when the on-voltage normally used as a fixed value is 0V and the off-voltage is 14V. It shall be within the range. Preferably, the intermediate on-voltage is about 6V to 10V. If it is less than 6 V, the light emitting intensity of the light emitting element 33a becomes strong and tends to be easily affected by fluctuations in the power supply current. If it exceeds 10 V, the light emitting intensity of the light emitting element 33a tends to be weakened, and it tends to be difficult to obtain sufficient strength required for printing.

本発明の発光装置は、図１に示すように、ゲート電圧制御回路１は、第１のＣＭＯＳインバータ１１とそれに直列接続された第２のＣＭＯＳインバータ１２を有しているとともに、第２のＣＭＯＳインバータ１２の出力部がｐチャネルＴＦＴ46aのゲート電極に接続
されており、第２のＣＭＯＳインバータ１２は、それを構成するｎチャネルＴＦＴ12nの
ソース電極に、オン電圧（ＶＤＤｍ）が入力される。これにより、２つのＣＭＯＳインバータ１１，１２を備えた簡易な構成のゲート電圧制御回路１とすることができる。その結果、発光装置の小型化に有利なものとなる。なお、第１のＣＭＯＳインバータ１１は、ｐチャネルＴＦＴ11pとｎチャネルＴＦＴ11nとから構成されており、第２のＣＭＯＳインバータ１２は、ｐチャネルＴＦＴ12pとｎチャネルＴＦＴ12nとから構成されている。
In the light emitting device of the present invention, as shown in FIG. 1, the gate voltage control circuit 1 has a first CMOS inverter 11 and a second CMOS inverter 12 connected in series to the first CMOS inverter 11 and a second CMOS inverter. the output of inverter 12 is connected to the gate electrode of the p-channel TFT46a, the second CMOS inverter 12, the source electrode of the n-channel TFT12n constituting it, on-voltage (VDDm) is are entered. This ensures that it is possible to gate voltage control circuit 1 of a simple configuration with two CMOS inverters 11 and 12. As a result, it becomes advantageous for miniaturization of the light emitting device. The first CMOS inverter 11 is composed of a p-channel TFT 11p and an n-channel TFT 11n, and the second CMOS inverter 12 is composed of a p-channel TFT 12p and an n-channel TFT 12n.

また本発明の発光装置は、図２に示すように、電源電流の変動を検出する電流計等の検出部５と、電源電流の変動に応じてオン電圧を制御するオン電圧制御部６と、を有している。これにより、電源電流の変動による発光素子33aの発光強度の変動をより抑えること
ができる。即ち、電源電流が大きくなる方に変動した場合、ｐチャネルＴＦＴ46aのゲー
ト電極に入力する中間的なオン電圧を小さくする方に制御する。また、電源電流が小さく
なる方に変動した場合、ｐチャネルＴＦＴ46aのゲート電極に入力する中間的なオン電圧
を大きくする方に制御する。オン電圧制御部６は、例えば、駆動素子34a内のＲＯＭ，Ｒ
ＡＭ等に格納された制御プログラムであるが、駆動素子34aと別個に作製されたＩＣ、Ｌ
ＳＩ等であってもよく、基板３１上にＣＶＤ法等の薄膜形成法によって形成された、低温ポリシリコン（Low-Temperature Poly Silicon：ＬＴＰＳ）から構成された薄膜回路であってもよい。 Further, as shown in FIG. 2, the light emitting device of the present invention includes a detection unit 5 such as an ammeter that detects fluctuations in the power supply current, and an on-voltage control unit 6 that controls the on-voltage according to the fluctuations in the power supply current. the that has. This ensures that it is possible to further suppress the fluctuation of the emission intensity of the light emitting element 33a due to the variation of the supply current. That is , when the power supply current fluctuates toward a larger value, the intermediate on voltage input to the gate electrode of the p-channel TFT 46a is controlled to be smaller. Further, when the power supply current fluctuates toward a smaller value, the intermediate on voltage input to the gate electrode of the p-channel TFT 46a is controlled to be larger. The on-voltage control unit 6 is, for example, ROM, R in the drive element 34a.
Although it is a control program stored in AM or the like, ICs and Ls manufactured separately from the drive element 34a
It may be SI or the like, or it may be a thin film circuit composed of Low-Temperature Poly Silicon (LTPS) formed on the substrate 31 by a thin film forming method such as a CVD method.

また本発明の発光装置は、ゲート電圧制御回路１は、第１のＣＭＯＳインバータ１１の入力部にラッチ回路２が接続されていることが好ましい。この場合、常時バイアス電圧が印加されているラッチ回路２の出力は安定しているので、その出力線である発光制御信号線１５の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。 Further, in the light emitting device of the present invention, it is preferable that the gate voltage control circuit 1 has a latch circuit 2 connected to an input portion of the first CMOS inverter 11. In this case, since the output of the latch circuit 2 to which the bias voltage is constantly applied is stable, the voltage (intermediate on voltage) of the light emission control signal line 15 which is the output line is also unlikely to fluctuate due to an external factor. It becomes. Therefore, when controlling the intermediate on-voltage, highly accurate control becomes possible.

また本発明の発光装置は、ラッチ回路２は、セット端子（Ｓ）およびリセット端子（Ｒ）のそれぞれにシフトレジスタ３，４が接続されていることが好ましい。この場合、常時バイアス電圧が印加されているシフトレジスタ３，４の出力は安定しているので、その出力線にラッチ回路２を介して接続された発光制御信号線１５の電圧（中間的なオン電圧）も外部要因によって変動しにくいものとなる。従って、中間的なオン電圧を制御する場合、高精度の制御が可能となる。また、駆動素子34aは、従来の多数の発光制御信号入力端
子に代えてラッチ回路２およびシフトレジスタ３，４を制御するための端子（ＶＳＳ，Ｖｓｙｎｃ１，ＣＬＫ１，ＶＤＤ，ＶＳＳ，Ｖｓｙｎｃ２，ＣＬＫ２，ＶＤＤ）を有していればよいので、駆動素子34aのサイズが大幅に小さくなるとともに、各発光制御信号入力
端子から引き出されていた多数の発光制御信号線をなくすことができる。従って、発光装置を小型化することができる。 Further, in the light emitting device of the present invention, it is preferable that the latch circuit 2 has shift registers 3 and 4 connected to the set terminal (S) and the reset terminal (R), respectively. In this case, since the outputs of the shift registers 3 and 4 to which the bias voltage is always applied are stable, the voltage of the light emission control signal line 15 connected to the output line via the latch circuit 2 (intermediate ON). The voltage) is also less likely to fluctuate due to external factors. Therefore, when controlling the intermediate on-voltage, highly accurate control becomes possible. Further, the drive element 34a is a terminal (VSS, Vsync1, CLK1, VDD, VSS, Vsync2, CLK2, VDD) for controlling the latch circuit 2 and the shift registers 3 and 4 in place of a large number of conventional light emission control signal input terminals. ), The size of the drive element 34a can be significantly reduced, and a large number of light emission control signal lines drawn from each light emission control signal input terminal can be eliminated. Therefore, the light emitting device can be miniaturized.

なお、発光素子33aを発光させる場合、ラッチ回路２およびシフトレジスタ３，４は以
下のように動作する。シフトレジスタ３は、クロック端子（ＣＬＫ１）にハイ（「１」）のクロック信号（ＣＬＫ１）が入力されるとともに入力端子（ｉｎ）にローの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からロー（Ｌ：「０」）の信号が出力されるとともに反転出力端子（ＸＱ）からハイ（Ｈ：「１」）の信号が出力される。一方、シフトレジスタ４は、クロック端子（ＣＬＫ２）にハイ（「１」）のクロック信号（ＣＬＫ２）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。そうすると、ラッチ回路２のセット端子（Ｓ）にはロー信号、リセット端子（Ｒ）にはハイ信号が入力されて、ラッチ回路２の出力端子（Ｑ）からＬ信号が出力され、状態遷移が生じない限りその状態が維持される。そして、ラッチ回路２から発光制御信号線１５にＬ信号が出力され、ゲート電圧制御回路１はＬ信号を出力し、ｐチャネルＴＦＴ46aがオンされ、発光素子33aが発光する。 When the light emitting element 33a emits light, the latch circuit 2 and the shift registers 3 and 4 operate as follows. The shift register 3 is an output terminal when a high (“1”) clock signal (CLK1) is input to the clock terminal (CLK1) and a low synchronization signal (Vsync1) is input to the input terminal (in). A low (L: “0”) signal is output from (Q), and a high (H: “1”) signal is output from the inverting output terminal (XQ). On the other hand, the shift register 4 receives when a high (“1”) clock signal (CLK2) is input to the clock terminal (CLK2) and a high synchronization signal (Vsync1) is input to the input terminal (in). A high (H: "1") signal is output from the output terminal (Q), and a low (L: "0") signal is output from the inverting output terminal (XQ). Then, a low signal is input to the set terminal (S) of the latch circuit 2, a high signal is input to the reset terminal (R), an L signal is output from the output terminal (Q) of the latch circuit 2, and a state transition occurs. Unless otherwise, that state is maintained. Then, the L signal is output from the latch circuit 2 to the light emission control signal line 15, the gate voltage control circuit 1 outputs the L signal, the p-channel TFT 46a is turned on, and the light emitting element 33a emits light.

また、発光素子33aを非発光とする場合、ラッチ回路２およびシフトレジスタ３，４は
以下のように動作する。シフトレジスタ３は、クロック端子（ＣＬＫ１）にハイ（「１」）のクロック信号（ＣＬＫ１）が入力されるとともに入力端子（ｉｎ）にハイの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からハイ（Ｈ：「１」）の信号が出力されるとともに反転出力端子（ＸＱ）からロー（Ｌ：「０」）の信号が出力される。一方、シフトレジスタ４は、クロック端子（ＣＬＫ２）にハイ（「１」）のクロック信号（ＣＬＫ２）が入力されるとともに入力端子（ｉｎ）にローの同期信号（Ｖｓｙｎｃ１）が入力されたときに、出力端子（Ｑ）からロー（Ｌ：「０」）の信号が出力されるとともに反転出力端子（ＸＱ）からハイ（Ｈ：「１」）の信号が出力される。そうすると、ラッチ回路２のセット端子（Ｓ）にはハイ信号、リセット端子（Ｒ）にはロー信号が入力され
て、ラッチ回路２の出力端子（Ｑ）からＨ信号が出力され、状態遷移が生じない限りその状態が維持される。そして、ラッチ回路２から発光制御信号線１５にＨ信号が出力され、ゲート電圧制御回路１はＨ信号を出力し、ｐチャネルＴＦＴ46aがオフされ、発光素子33aが非発光となる。 When the light emitting element 33a is non-light emitting, the latch circuit 2 and the shift registers 3 and 4 operate as follows. The shift register 3 is an output terminal when a high (“1”) clock signal (CLK1) is input to the clock terminal (CLK1) and a high synchronization signal (Vsync1) is input to the input terminal (in). A high (H: "1") signal is output from (Q), and a low (L: "0") signal is output from the inverting output terminal (XQ). On the other hand, the shift register 4 receives when a high (“1”) clock signal (CLK2) is input to the clock terminal (CLK2) and a low synchronization signal (Vsync1) is input to the input terminal (in). A low (L: “0”) signal is output from the output terminal (Q), and a high (H: “1”) signal is output from the inverting output terminal (XQ). Then, a high signal is input to the set terminal (S) of the latch circuit 2, a low signal is input to the reset terminal (R), an H signal is output from the output terminal (Q) of the latch circuit 2, and a state transition occurs. Unless otherwise, that state is maintained. Then, an H signal is output from the latch circuit 2 to the light emission control signal line 15, the gate voltage control circuit 1 outputs an H signal, the p-channel TFT 46a is turned off, and the light emitting element 33a is non-light emitting.

本発明の発光装置は、例えばその発光素子33aの発光部が有機発光層を有するものであ
るが、発光部は、第１の電極層、有機発光層、第２の電極層が積層されて構成される。陽極である第１の電極層に用いられる透明電極は、インジウム錫酸化物（ＩＴＯ）、インイジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、リン，ボロンを含むシリコン（Ｓｉ）等の導電性材料であって透光性を有する材料から成る。陰極である第２の電極層は、Ａｌ，Ａｌ−Ｌｉ合金，Ｍｇ−Ａｇ合金（Ａｇを５〜１０重量％程度含む），Ｍｇ−Ｃｕ合金（Ｃｕを５〜１０重量％程度含む）等の仕事関数が約４．０Ｖ以下と低く遮光性、光反射性を有する金属、合金から成る。 In the light emitting device of the present invention, for example, the light emitting portion of the light emitting element 33a has an organic light emitting layer, and the light emitting portion is configured by laminating a first electrode layer, an organic light emitting layer, and a second electrode layer. Will be done. The transparent electrodes used for the first electrode layer, which is the anode, are indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide (ITSO) added with silicon oxide, zinc oxide (ZnO), and the like. It is a conductive material such as silicon (Si) containing phosphorus and boron and is made of a translucent material. The second electrode layer, which is a cathode, is made of Al, Al-Li alloy, Mg-Ag alloy (containing about 5 to 10% by weight of Ag), Mg-Cu alloy (containing about 5 to 10% by weight of Cu), or the like. It is composed of metals and alloys that have a low work function of about 4.0 V or less and have light-shielding and light-reflecting properties.

有機発光層は、バックライトが不要な自発光型の有機電界発光性を有するものである。例えば有機発光層は数１００ｎｍ程度の厚みを有する積層構造体であり、陰極側から電子輸送層、発光層、正孔輸送層、正孔注入層、陽極を積層したものである。電極層間の各層の厚みは数ｎｍ〜数１００ｎｍ程度である。電極層を含む厚みは１μｍ程度である。有機発光層の発光層の発光材料としては、低分子蛍光色素材料、蛍光性の高分子材料、金属錯体材料等が採用し得る。 The organic light emitting layer has a self-luminous organic electroluminescent property that does not require a backlight. For example, the organic light emitting layer is a laminated structure having a thickness of about several hundred nm, and is formed by laminating an electron transport layer, a light emitting layer, a hole transport layer, a hole injection layer, and an anode from the cathode side. The thickness of each layer between the electrode layers is about several nm to several hundred nm. The thickness including the electrode layer is about 1 μm. As the light emitting material of the light emitting layer of the organic light emitting layer, a low molecular weight fluorescent dye material, a fluorescent polymer material, a metal complex material and the like can be adopted.

発光層に正孔を注入しやすくするためには発光層のイオン化エネルギーが６．０ｅＶ以下であることがよく、発光層に電子を注入しやすくするためには発光層の電子親和力が２．５ｅＶ以上であることがよい。発光層の発光材料としては、トリス（8-キノリノラト）アルミニウム錯体（Ａｌｑ）、ビス（ベンゾキノリノラト）ベリリウム錯体（ＢｅＢｑ）、トリ（ジベンゾイルメチル）フェナントロリンユーロピウム錯体（Ｅｕ（ＤＢＭ）₃（
Ｐｈｅｎ））、ジトルイルビニルビフェニル（ＤＴＶＢｉ）などがある。高分子材料としては、蛍光性のポリ（p−フェニレンビニレン）、ポリアルキルチオフェン等のπ共役高
分子があり、これらの高分子材料は置換基の導入によってキャリア輸送性を制御することができる。電子輸送層の材料としては、アントラキノジメタン誘導体、ジフェニルキノン誘導体、オキサジアゾール誘導体、ペリレンテトラカルボン酸誘導体等が採用し得る。正孔輸送層の材料としては、1,1-ビス（4-ジ-p-アミノフェニル）シクロヘキサン、トリフ
ェニルアミン誘導体、カルバゾール誘導体等が採用し得る。正孔輸送層に正孔を注入する正孔注入層の材料としては、銅フタロシアニン、無金属フタロシアニン、芳香族ジアミン等が採用し得る。 The ionization energy of the light emitting layer is preferably 6.0 eV or less in order to facilitate injection of holes into the light emitting layer, and the electron affinity of the light emitting layer is 2.5 eV to facilitate injection of electrons into the light emitting layer. That should be the above. Examples of the light emitting material of the light emitting layer include tris (8-quinolinolato) aluminum complex (Alq), bis (benzoquinolinolato) berylium complex (BeBq), and tri (dibenzoylmethyl) phenanthroline europium complex (Eu (DBM) ₃ (Eu (DBM) 3).
Phen)), ditoluyl vinyl biphenyl (DTBI) and the like. Examples of the polymer material include π-conjugated polymers such as fluorescent poly (p-phenylene vinylene) and polyalkylthiophene, and the carrier transport property of these polymer materials can be controlled by introducing a substituent. As the material of the electron transport layer, an anthracinodimethane derivative, a diphenylquinone derivative, an oxadiazole derivative, a perylenetetracarboxylic acid derivative and the like can be adopted. As the material of the hole transport layer, 1,1-bis (4-di-p-aminophenyl) cyclohexane, a triphenylamine derivative, a carbazole derivative and the like can be adopted. As the material of the hole injection layer for injecting holes into the hole transport layer, copper phthalocyanine, metal-free phthalocyanine, aromatic diamine and the like can be adopted.

第１の電極層、有機発光層、第２の電極層は、蒸着法、スパッタリング法等の薄膜形成法等によって形成され得る。例えば、第１の電極層はスパッタリング法等によって形成でき、有機発光層は真空蒸着法、インクジェット法、スピンコート法、印刷法等によって形成でき、第２の電極層は電子ビーム（Electron Beam：ＥＢ）蒸着法、スパッタリング法等によって形成できる。 The first electrode layer, the organic light emitting layer, and the second electrode layer can be formed by a thin film forming method such as a vapor deposition method or a sputtering method. For example, the first electrode layer can be formed by a sputtering method or the like, the organic light emitting layer can be formed by a vacuum vapor deposition method, an inkjet method, a spin coating method, a printing method or the like, and the second electrode layer can be formed by an electron beam (EB). ) It can be formed by a vapor deposition method, a sputtering method, or the like.

発光素子33aを駆動制御等する各ＴＦＴは、基板側から、ゲート電極、ゲート絶縁膜、
チャネル部としてのポリシリコン膜及びポリシリコンに不純物をチャネル部よりも高濃度に含有させた高濃度不純物領域から成る半導体膜、窒化シリコン（ＳｉＮx），酸化シリ
コン（ＳｉＯ₂）等から成る絶縁膜、ソース電極及びドレイン電極が、順次積層された構
成を有している。ＴＦＴを構成する半導体は低温ポリシリコン（Low-Temperature Poly
Silicon：ＬＴＰＳ）、アモルファスシリコン、インジウムガリウム亜鉛酸化物（Indium Gallium Zinc Oxide：ＩＧＺＯ）等の酸化物半導体などから成っていてもよい。ま
たＴＦＴは、ゲート電極がチャネル部の下方にあるボトムゲート型のＴＦＴであるか、またはゲート電極がチャネル部の上方にあるトップゲート型のＴＦＴであってもよく、さらにゲート電極がチャネル部の下方及び上方の双方にあるダブルゲート型のＴＦＴであってもよい。トップゲート型のＴＦＴ、ダブルゲート型のＴＦＴは、一般に遮光性を有する金属等から成るゲート電極がチャネル部の上方にあるので、チャネル部に光が入り込むことをより抑えることができ好適である。 Each TFT that drives and controls the light emitting element 33a has a gate electrode, a gate insulating film, and the like from the substrate side.
A polysilicon film as a channel portion, a semiconductor film composed of a high-concentration impurity region in which impurities are contained in the polysilicon at a higher concentration than that of the channel portion, an insulating film composed of _{silicon nitride (SiNx), silicon oxide (SiO 2), etc.} The source electrode and the drain electrode have a structure in which they are sequentially laminated. The semiconductors that make up the TFT are Low-Temperature Poly
Silicon: LTPS), amorphous silicon, oxide semiconductors such as Indium Gallium Zinc Oxide (IGZO) and the like may be used. Further, the TFT may be a bottom gate type TFT in which the gate electrode is below the channel portion, or a top gate type TFT in which the gate electrode is above the channel portion, and the gate electrode is in the channel portion. It may be a double-gate type TFT located both below and above. Top-gate type TFTs and double-gate type TFTs are suitable because a gate electrode made of a metal or the like having a light-shielding property is generally located above the channel portion, so that light can be further suppressed from entering the channel portion.

なお、本発明の発光装置は、上記実施の形態に限定されるものではなく、適宜の設計的な変更、改良が施されていてもよい。 The light emitting device of the present invention is not limited to the above embodiment, and appropriate design changes and improvements may be made.

本発明の発光装置は、例えば、長板状の基板の長手方向に複数の発光素子３３を列状に並ぶように形成することによって、有機ＬＥＤプリンタヘッド（ＯＬＥＤＰＨ）として構成し得る。また、基板が、複数の発光素子３３を２次元的（平面的）に並ぶように形成することによって有機ＥＬ表示装置として構成し得る。さらに本発明の発光装置を用いた有機ＥＬ表示装置は、各種の電子機器に適用できる。その電子機器としては、照明装置、自動車経路誘導システム（カーナビゲーションシステム）、船舶経路誘導システム、航空機経路誘導システム、自動車等の乗り物の計器用インジケータ、インスツルメントパネル、スマートフォン端末、携帯電話、タブレット端末、パーソナルデジタルアシスタント（ＰＤＡ）、ビデオカメラ、デジタルスチルカメラ、電子手帳、電子書籍、電子辞書、パーソナルコンピュータ、複写機、ゲーム機器の端末装置、テレビジョン、商品表示タグ、価格表示タグ、産業用のプログラマブル表示装置、カーオーディオ、デジタルオーディオプレイヤー、ファクシミリ、プリンター、現金自動預け入れ払い機（ＡＴＭ）、自動販売機、医療用表示装置、デジタル表示式腕時計、スマートウォッチなどがある。 The light emitting device of the present invention can be configured as an organic LED printer head (OLEDPH) by forming, for example, a plurality of light emitting elements 33 in a row in the longitudinal direction of a long plate-shaped substrate. Further, the substrate can be configured as an organic EL display device by forming a plurality of light emitting elements 33 so as to be arranged two-dimensionally (planarly). Further, the organic EL display device using the light emitting device of the present invention can be applied to various electronic devices. The electronic devices include lighting devices, automobile route guidance systems (car navigation systems), ship route guidance systems, aircraft route guidance systems, instrument indicators for vehicles such as automobiles, instrument panels, smartphone terminals, mobile phones, and tablets. Terminals, personal digital assistants (PDAs), video cameras, digital still cameras, electronic notebooks, electronic books, electronic dictionaries, personal computers, copiers, game device terminals, televisions, product display tags, price display tags, industrial use Programmable display devices, car audios, digital audio players, facsimiles, printers, automatic cash deposit / payment machines (ATMs), vending machines, medical display devices, digital display watches, smart watches, etc.

１ゲート電圧制御回路
２ラッチ回路
３シフトレジスタ
４シフトレジスタ
５検出部
６オン電圧制御部
１５発光制御信号線
３３ａ発光素子
４６ａｐチャネルＴＦＴ
1 Gate voltage control circuit 2 Latch circuit 3 Shift register 4 Shift register 5 Detection unit 6 On-voltage control unit 15 Light emission control signal line 33a Light emitting element 46a p channel TFT

Claims

発光素子と、
ソース電圧よりもゲート電圧が低い電圧のときに電流が流れ、前記低い電圧をオン電圧とする薄膜トランジスタであって、前記発光素子に供給する電源電流の供給、非供給を制御するｐチャネル薄膜トランジスタと、を有している発光装置であって、
前記ｐチャネル薄膜トランジスタは、前記電源電流の供給時に、そのゲート電極に、前記ソース電圧に対して最も低いオン電圧である最小オン電圧を超え、前記ソース電圧より低くかつ最高のオン電圧である閾値オン電圧未満のオン電圧を入力するゲート電圧制御回路が接続されており、
前記電源電流の変動を検出する検出部と、
前記電源電流の変動に応じて前記オン電圧を制御するオン電圧制御部と、を有し、
前記オン電圧制御部は、前記電源電流が大きくなる方に変動した場合、前記ｐチャネル薄膜トランジスタの前記ゲート電極に入力する前記オン電圧を小さくする方に制御し、前記電源電流が小さくなる方に変動した場合、前記ｐチャネル薄膜トランジスタの前記ゲート電極に入力する前記オン電圧を大きくする方に制御し、
前記ゲート電圧制御回路は、第１のＣＭＯＳインバータとそれに直列接続された第２のＣＭＯＳインバータを有しているとともに、前記第２のＣＭＯＳインバータの出力部が前記ｐチャネル薄膜トランジスタの前記ゲート電極に接続されており、
前記第２のＣＭＯＳインバータは、それを構成するｎチャネル薄膜トランジスタのソース電極に、前記オン電圧が入力される発光装置。 Light emitting element and
A thin film transistor in which a current flows when the gate voltage is lower than the source voltage and the low voltage is turned on, and a p-channel thin film transistor that controls the supply and non-supply of the power supply current supplied to the light emitting element. It is a light emitting device that has
When the power supply current is supplied, the p-channel thin film has a threshold on at its gate electrode, which exceeds the minimum on-voltage, which is the lowest on-voltage with respect to the source voltage, and is lower than the source voltage and has the highest on-voltage. A gate voltage control circuit that inputs an on-voltage lower than the voltage is connected,
A detector that detects fluctuations in the power supply current,
It has an on-voltage control unit that controls the on-voltage according to fluctuations in the power supply current.
When the power supply current fluctuates toward a larger value, the on-voltage control unit controls the on-voltage input to the gate electrode of the p-channel thin film transistor to decrease, and fluctuates toward a smaller power supply current. If this is the case, the on-voltage input to the gate electrode of the p-channel thin film transistor is controlled to be increased.
The gate voltage control circuit has a first CMOS inverter and a second CMOS inverter connected in series with the first CMOS inverter, and the output unit of the second CMOS inverter is connected to the gate electrode of the p-channel thin film transistor. Has been
The second CMOS inverter, n to the source electrode of the channel thin, light emitting device wherein the ON voltage are entered which constitutes it.

前記ゲート電圧制御回路は、前記第１のＣＭＯＳインバータの入力部にラッチ回路が接続されている請求項１に記載の発光装置。 The light emitting device according to claim 1 , wherein the gate voltage control circuit is a light emitting device in which a latch circuit is connected to an input unit of the first CMOS inverter.

前記ラッチ回路は、セット端子およびリセット端子のそれぞれにシフトレジスタが接続されている請求項２に記載の発光装置。 The light emitting device according to claim 2 , wherein the latch circuit has a shift register connected to each of a set terminal and a reset terminal.

前記最小オン電圧を超え前記閾値オン電圧未満のオン電圧を中間的なオン電圧としたとき、前記中間的なオン電圧は、６Ｖ乃至１０Ｖである請求項１乃至請求項３のいずれか１項に記載の発光装置。 According to any one of claims 1 to 3 , the intermediate on-voltage is 6V to 10V when the on-voltage exceeding the minimum on-voltage and less than the threshold on-voltage is set as the intermediate on-voltage. The light emitting device described.