JP6888641B2 - 抵抗変化素子及びその製造方法 - Google Patents

抵抗変化素子及びその製造方法 Download PDF

Info

Publication number
JP6888641B2
JP6888641B2 JP2019037270A JP2019037270A JP6888641B2 JP 6888641 B2 JP6888641 B2 JP 6888641B2 JP 2019037270 A JP2019037270 A JP 2019037270A JP 2019037270 A JP2019037270 A JP 2019037270A JP 6888641 B2 JP6888641 B2 JP 6888641B2
Authority
JP
Japan
Prior art keywords
lead electrode
layer
resistance
region
resistance changing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019037270A
Other languages
English (en)
Other versions
JP2020141087A (ja
Inventor
尚城 太田
尚城 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2019037270A priority Critical patent/JP6888641B2/ja
Priority to US16/735,909 priority patent/US11450803B2/en
Publication of JP2020141087A publication Critical patent/JP2020141087A/ja
Application granted granted Critical
Publication of JP6888641B2 publication Critical patent/JP6888641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/861Thermal details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、抵抗変化素子及びその製造方法に関する。
従来、工作機械等において、移動体の回転移動や直線的移動による位置や移動量(変化量)を検出するための位置検出装置が用いられている。この位置検出装置としては、移動体の移動に伴う外部磁場の変化を検出可能な磁気センサを備えるものが知られており、磁気センサから、移動体と磁気センサとの相対的位置関係を示す信号が出力される。
かかる位置検出装置において用いられる磁気センサとしては、磁化自由層と磁化固定層とを有する積層体であって、外部磁界に応じた磁化自由層の磁化方向の変化に伴い抵抗が変化する抵抗変化膜を有する抵抗変化素子(例えば、GMR素子、TMR素子等)を備えるものが知られている。このような抵抗変化素子として、磁化自由層の初期磁化方向を所定の方向とするために、抵抗変化膜の側面に永久磁石等のハードバイアス層が設けられてなるものが知られている(特許文献1参照)。
外部環境の変化に応じて抵抗が変化する抵抗変化膜を有する抵抗変化素子が、種々の技術分野において採用されている。例えば、情報携帯端末等において大きな進展が期待されている不揮発性メモリ(例えば、ReRAM(Resistance Random Access Memory)等)においても、印加電圧に応じて抵抗が変化する抵抗変化膜を有する抵抗変化素子が利用されている。例えば、下部電極及び上部電極と、それらの間に挟まれてなる抵抗変化膜と、抵抗変化膜の側面を埋める層間絶縁膜とを有する抵抗変化素子が知られている(特許文献2参照)。また、外部の温度に応じて抵抗が変化する抵抗変化膜を有する抵抗変化素子であって、上記不揮発性メモリにおける抵抗変化素子と同様の構成を有するものをサーミスタ素子として利用するサーミスタが提案されている。
特開2002−305336号公報 特開2006−80259号公報
上記特許文献1に記載されている抵抗変化素子においては、図7に示すように、磁化固定層21’、非磁性層22’及び磁化自由層23’がこの順に積層されてなる抵抗変化層2’の側面近傍に導電材料により構成されるハードバイアス層4’が設けられている。磁化自由層23’の磁化方向を所定の方向に安定化させるためのバイアス磁界を発生するハードバイアス層4’は、抵抗変化層2’の側面に近接させる必要がある。このようにハードバイアス層4’を抵抗変化層2’の側面に近接させると、抵抗変化素子1’の構造上、必然的にハードバイアス層4’の下面41’と下部リード電極31’の上面311’とが近接してしまう。このような構造の抵抗変化素子1’において、上部リード電極32’、抵抗変化層2’及び下部リード電極31’の順に通過すべきセンス電流が、ハードバイアス層4’の下面41’と下部リード電極31’の上面311’との間のトンネル電流として流れてしまうことがある。このようなトンネル電流が流れてしまうと、抵抗変化素子1’の特性を低下させてしまうという問題がある。
また、上記抵抗変化素子1’においてハードバイアス層4’が設けられていない場合、図8に示すように、抵抗変化層2’の側面の近傍において層間絶縁膜5’の厚さが薄くなってしまい、上記と同様にトンネル電流が流れてしまうことがある。すなわち、このような構造の抵抗変化素子1’においても、抵抗変化素子1’の特性を低下させてしまうという問題がある。
さらに、不揮発性メモリやサーミスタにおいて利用される抵抗変化素子1’においても、抵抗変化層2’の側面の近傍において層間絶縁膜5’の厚さが薄くなることで、上記と同様にトンネル電流が流れてしまうことがある(図9参照)。その結果、抵抗変化素子1’の特性を低下させてしまうという問題がある。
上記課題に鑑みて、本発明は、所望とする特性を安定して発揮可能な抵抗変化素子及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、第1リード電極と、前記第1リード電極上に設けられてなる抵抗変化層と、前記抵抗変化層上に設けられてなる第2リード電極と、前記抵抗変化層にバイアス磁界を印加するバイアス磁界発生部とを備え、前記第1リード電極における前記抵抗変化層側の表面は、前記抵抗変化層が設けられている第1領域と、当該第1領域以外の領域である第2領域とを含み、前記バイアス磁界発生部は、前記第2領域上において前記第1リード電極と前記第2リード電極との間に挟まれるようにして位置しており、前記バイアス磁界発生部における前記第1リード電極側の表面と前記第2領域との間隔が3〜20nmであり、前記第2領域には、前記第1リード電極を構成する第1材料よりも仕事関数の大きい第2材料が偏在していることを特徴とする抵抗変化素子を提供する。
前記抵抗変化層が、磁気抵抗効果積層体であればよく、前記磁気抵抗効果積層体が、TMR積層体又はGMR積層体であればよい
本発明は、第1リード電極と、前記第1リード電極上に設けられてなる抵抗変化層と、前記抵抗変化層上に設けられてなる第2リード電極とを備え、前記第1リード電極における前記抵抗変化層側の表面は、前記抵抗変化層が設けられている第1領域と、当該第1領域以外の領域である第2領域とを含み、前記第2領域上において、前記第2リード電極の前記抵抗変化層側の表面と前記第2領域との間隔が3〜20nmであり、前記第2領域には、前記第1リード電極を構成する第1材料よりも仕事関数の大きい第2材料が偏在しており、前記第1領域には、前記第2材料が存在していないことを特徴とする抵抗変化素子を提供する
記抵抗変化層が、金属酸化物層であってもよく、外部温度によって抵抗値を変化させる層であってもよいし、前記第1リード電極又は前記第2リード電極への電圧の印加によって抵抗値を変化させる層であってもよい。前記第2材料が注入されてなる注入層が、前記第1リード電極の前記第2領域に設けられていればよく、前記第2材料の仕事関数が4.8eV以上であればよく、前記第2材料として、白金又はイリジウムを用いることができる。
本発明は、第1リード電極と、前記第1リード電極上に設けられてなる抵抗変化層と、前記抵抗変化層上に設けられてなる第2リード電極とを備える抵抗変化素子を製造する方法であって、第1材料により構成される前記第1リード電極を形成する工程と、前記抵抗変化層を構成する材料からなる抵抗変化膜を前記第1リード電極上に成膜する工程と、前記抵抗変化膜上に前記抵抗変化層に対応するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記抵抗変化膜をミリングすることで前記第1リード電極上における第1領域に前記抵抗変化層を形成する工程と、前記第1材料よりも仕事関数の大きい第2材料からなる第2材料膜を前記第1リード電極上における前記第1領域以外の領域である第2領域に形成する工程と、前記第2材料膜をミリングする工程と、前記第2領域上にバイアス磁界発生部を形成する工程と、前記抵抗変化層上に前記第2リード電極を形成する工程とを含み、前記バイアス磁界発生部を形成する工程において、前記バイアス磁界発生部における前記第1リード電極側の表面と前記第2領域との間隔が3〜20nmとなるように前記バイアス磁界発生部を形成し、前記第2材料膜をミリングする工程において、前記第1リード電極の表面に対して傾斜した角度でイオンビームを入射させることを特徴とする抵抗変化素子の製造方法を提供する。
また、本発明は、第1リード電極と、前記第1リード電極上に設けられてなる抵抗変化層と、前記抵抗変化層上に設けられてなる第2リード電極とを備える抵抗変化素子を製造する方法であって、第1材料により構成される前記第1リード電極を形成する工程と、前記抵抗変化層を構成する材料からなる抵抗変化膜を前記第1リード電極上に成膜する工程と、前記抵抗変化膜上に前記抵抗変化層に対応するレジストパターンを形成する工程と、前記レジストパターンをマスクとして前記抵抗変化膜をミリングすることで前記第1リード電極上における第1領域に前記抵抗変化層を形成する工程と、前記第1材料よりも仕事関数の大きい第2材料からなる第2材料膜を前記第1リード電極上における前記第1領域以外の領域である第2領域に形成する工程と、前記第2材料膜をミリングする工程と、前記抵抗変化層上に前記第2リード電極を形成する工程とを含み、前記第2リード電極を形成する工程において、前記第2領域上における前記第2リード電極の前記抵抗変化層側の表面と前記第2領域との間隔が3〜20nmとなるように前記第2リード電極を形成し、前記第2材料膜をミリングする工程において、前記第1リード電極の表面に対して傾斜した角度でイオンビームを入射させることを特徴とする抵抗変化素子の製造方法を提供する
前記第1リード電極の表面に対する前記イオンビームの入射角度が、5〜45°であればよい。
本発明によれば、所望とする特性を安定して発揮可能な抵抗変化素子及びその製造方法を提供することができる。
図1は、本発明の一実施形態に係る抵抗変化素子の一態様である磁気抵抗効果素子の概略構成を示す断面図である。 図2は、本発明の一実施形態に係る抵抗変化素子の一態様である磁気抵抗効果素子の他の概略構成例を示す断面図である。 図3は、本発明の一実施形態に係る抵抗変化素子の一態様であるサーミスタ素子及び不揮発メモリ素子の概略構成を示す断面図である。 図4は、本発明の一実施形態に係る抵抗変化素子の第1リード電極の概略構成を示す斜視図である。 図5は、本発明の一実施形態に係る抵抗変化素子の第1リード電極に注入されている注入層における第2金属材料の濃度プロファイルを示すグラフである。 図6(A)〜(D)は、本発明の一実施形態に係る抵抗変化素子の製造方法の各工程を切断端面にて示す工程フロー図である。 図7は、従来の抵抗変化素子の一態様である磁気抵抗効果素子の概略構成を示す断面図である。 図8は、従来の抵抗変化素子の一態様である磁気抵抗効果素子の他の概略構成例を示す断面図である。 図9は、従来の抵抗変化素子の一態様であるサーミスタ素子及び不揮発メモリ素子の概略構成を示す断面図である。
本発明の一実施形態について、図面を参照しながら説明する。図1は、本実施形態に係る抵抗変化素子の一態様である磁気抵抗効果素子の概略構成を示す断面図であり、図2は、本実施形態に係る抵抗変化素子の一態様である磁気抵抗効果素子の他の例の概略構成を示す断面図であり、図3は、本実施形態に係る抵抗変化素子の一態様であるサーミスタ素子及び不揮発メモリ素子の概略構成を示す断面図であり、図4は、本実施形態に係る抵抗変化素子の第1リード電極の概略構成を示す斜視図である。
図1〜図3に示すように、本実施形態に係る抵抗変化素子1は、抵抗変化層2と、抵抗変化層2を電気的に直列に接続するリード電極3とを備える。本実施形態に係る抵抗変化素子1は、抵抗変化層2の面直方向(図1〜図3における上方向又は下方向)に沿ったセンス電流の印加によって外部環境(外部磁界や外部温度)に起因する抵抗変化層2の抵抗値変化を検出可能としたり、当該センス電流の印加(電圧の印加)により抵抗変化層2の抵抗値を変化させたりすることを目的とする素子である。すなわち、本実施形態に係る抵抗変化素子1は、磁気センサ、磁気ヘッド、MRAM(Magnetoresistive Random Access Memory)、スピントルクダイオード、スピントルク発振器等のスピントロニクス分野に属する各種製品や、ReRAM等の記憶装置、NTC(Negative Temperature Coefficient)サーミスタ等に適用され得る。
具体的には、抵抗変化素子1は、第1リード電極31と、抵抗変化層2と、第2リード電極32とを有する。図1及び図2に示す抵抗変化素子(磁気抵抗効果素子)1において、抵抗変化層2は、TMR素子(Tunnel Magnetoresistance element)又はGMR素子(Giant Magnetoresistance element)であり、磁化方向が固定された磁化固定層21と、印加される磁界の方向に応じて磁化方向が変化する磁化自由層23と、磁化固定層21及び磁化自由層23の間に配置される非磁性層22とを有し、第1リード電極31側から磁化固定層21、非磁性層22及び磁化自由層23がこの順に積層されてなる積層体である。なお、磁化固定層21と第1リード電極31との間には、白金、ルテニウム、ロジウム、パラジウム、ニッケル、銅、イリジウム、クロム及び鉄のグループの中から選ばれる少なくとも1種の元素とマンガンとを含む反強磁性材料(マンガン含有量:35〜95原子%程度)により構成され、磁化固定層21との間での交換結合により、磁化固定層21の磁化の方向を固定する役割を果たす反強磁性層(図示省略)が設けられていてもよい。また、磁化自由層23と第2リード電極32との間にキャップ層(保護層)を有していてもよい。
磁化自由層23は、第2リード電極32に電気的に接続され、磁化固定層21は、第1リード電極31に電気的に接続されている。磁化自由層23及び磁化固定層21を構成する材料としては、例えば、パーマロイ、コバルト鉄、コバルト鉄ボロン、コバルト鉄ニッケル、コバルトマンガンシリコン合金、コバルトマンガンゲルマニウム合金、酸化鉄等が挙げられる。磁化自由層23及び磁化固定層21の厚さは、それぞれ、1〜10nm程度である。
非磁性層22は、トンネルバリア層であり、本実施形態における抵抗変化層2にトンネル磁気抵抗効果(TMR効果)を発現させるための必須の膜である。非磁性層22を構成する材料としては、銅、金、銀、亜鉛、ガリウム、酸化チタン、酸化亜鉛、酸化インジウム、酸化スズ、窒化ガリウム、酸化インジウムスズ、酸化アルミニウム、酸化マグネシウム等を例示することができる。非磁性層22は、2層以上の積層膜により構成されていてもよい。例えば、非磁性層22は、銅/酸化亜鉛/銅の3層積層膜や、一つの銅を亜鉛で置換した銅/酸化亜鉛/亜鉛の3層積層膜により構成され得る。なお、非磁性層22の厚さは、0.1〜5nm程度である。
本実施形態における抵抗変化層2において、磁化自由層23の磁化の方向が磁化固定層21の磁化の方向に対してなす角度に応じて抵抗値が変化し、この角度が0°(互いの磁化方向が平行)のときに抵抗値が最小となり、180°(互いの磁化方向が反平行)のときに抵抗値が最大となる。
図1に示す抵抗変化素子(磁気抵抗効果素子)1において、抵抗変化層2の側面2Aに近接するようにしてバイアス磁界発生部4が設けられている。バイアス磁界発生部4から発生するバイアス磁界が磁化自由層23に印加されることで、磁化自由層23の磁化方向を安定化させることができる。バイアス磁界発生部4及び抵抗変化層2の側面2Aの間隙、並びにバイアス磁界発生部4及び第1リード電極31の間隙には、酸化アルミニウム、酸化ケイ素等により構成される層間絶縁膜5が設けられている。
バイアス磁界発生部4は、例えば、コバルト白金、コバルトクロム白金、コバルトパラジウム白金等の磁性合金により構成されるハードバイアス層(永久磁石)等であればよく、白金を含む磁性合金により構成されているのが好ましい。バイアス磁界発生部4は、抵抗変化層2の側面2A近傍、すなわち第1リード電極31と第2リード電極32との間隙に配置されるため、その体積には限界がある。その一方で、磁化自由層23の磁化方向を安定化させるために必要な磁場強度のバイアス磁界をバイアス磁界発生部4から発生させようとすると、バイアス磁界発生部4が第1リード電極31に近接することになる。バイアス磁界発生部4と第1リード電極31(第1面311)との間隔Dは、例えば、3〜20nm程度となる。
図3に示す抵抗変化素子1において、抵抗変化層2は、酸化マンガン、酸化ニッケル、酸化コバルト、酸化鉄、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化銅、酸化亜鉛、酸化タンタル、酸化ハフニウム、酸化バリウム、チタン酸バリウム等の金属酸化物により構成される。図3に示す抵抗変化素子1がサーミスタ素子である場合、抵抗変化層2は、酸化マンガン、酸化ニッケル、酸化コバルト、酸化鉄、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化銅、酸化亜鉛、酸化バリウム、チタン酸バリウム等の金属酸化物により構成され、外部温度に応じて抵抗値を変化させることができる。一方、図3に示す抵抗変化素子1が不揮発性メモリ素子(例えば、ReRAM用の素子)である場合、抵抗変化層2は、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ニッケル、酸化アルミニウム等の金属酸化物により構成され、第1リード電極31又は第2リード電極32を介した電圧の印加により抵抗値を変化させることができる。
図2及び図3に示す抵抗変化素子1においては、図1に示す抵抗変化素子1と異なり、抵抗変化層2の側面2Aにバイアス磁界発生部4が設けられていない。このような態様の抵抗変化素子1を製造する工程においては、後述するように、第1リード電極31の第1領域311Aに抵抗変化層2を形成した後、第2領域311B上に酸化アルミニウム、酸化ケイ素等により構成される層間絶縁膜5を形成する。このとき、抵抗変化層2の側面2Aの近傍において、層間絶縁膜5の膜厚が薄くなってしまう。そのため、当該層間絶縁膜5上に第2リード電極32を形成することで、第2リード電極32が部分的に第1リード電極31に近接してしまい、その部分における第1リード電極31と第2リード電極32との間隔Dが、例えば、3〜20nm程度となる。
図1〜図3に示す抵抗変化素子1において、第1リード電極31及び第2リード電極32は、例えば、銅、アルミニウム、金、タンタル、チタン、ルテニウム等のうちの1種の導電材料(第1金属材料)又は2種以上の導電材料(第1金属材料)の積層膜により構成されていてもよいが、第2リード電極32は、第1リード電極31を構成する第1金属材料よりも仕事関数の大きい導電材料(例えば、後述する注入層6を構成する第2金属材料等)により構成されているのが好ましい。第2リード電極32が第2金属材料により構成されていることで、後述する第2領域311B(図4参照)において第1リード電極31と第2リード電極32とが近接していたとしても(特に図2及び図3参照)、それらの間に位置する層間絶縁膜5を介してトンネル電流が流れるのを防止することができる。第1リード電極31及び第2リード電極32の厚さは、それぞれ0.3〜2.0μm程度である。第1リード電極31は、半導体基板(図示省略)上に酸化アルミニウム等からなる下地絶縁膜(図示省略)を間に介在させて設けられていればよい。
図4に示すように、第1リード電極31は、抵抗変化層2が設けられる第1面311と、第1面311に対向する第2面312とを有する板状体である。第1リード電極31の第1面311は、抵抗変化層2が設けられている第1領域311Aと、第1領域311A以外の領域である第2領域311Bとを含む。
第2領域311Bには、第1リード電極31を構成する第1金属材料の仕事関数よりも大きな仕事関数を有する第2金属材料が注入され、第2金属材料が第1面311側に偏在してなる注入層6が設けられている。本実施形態に係る抵抗変化素子1において、第2領域311Bにおける第1面311側に第2金属材料が偏在してなる注入層6が設けられていることで、第1リード電極31と第2リード電極32とが近接していても、それらの間隙に位置する層間絶縁膜5を介してトンネル電流が流れてしまうことを防止することができる。
第1リード電極31の第1面311側に第2金属材料が偏在しているというのは、図5に示すように、第1リード電極31の厚さ方向において第1面311側から第2面312側に向かって第2金属材料の濃度が薄くなるような濃度勾配が存在することを意味する。第1リード電極31の第1面311の表面における金属材料の元素比によって決定される仕事関数が相対的に大きいことで、第1リード電極31と第2リード電極32との間隙に位置する層間絶縁膜5を介してトンネル電流が流れてしまうのを防止することができる。本実施形態においては、第1リード電極31の第2領域311Bの第1面311側に第2金属材料が偏在していることで、第1リード電極31の第1面311の表面における第2金属材料の元素比を大きくし、当該表面における仕事関数を相対的に大きくすることができるため、上記トンネル電流が流れてしまうのを防止することができる。
第2金属材料の仕事関数は、第1金属材料の仕事関数よりも大きければよく、好ましくは、4.8eV以上であり、特に好ましくは5.0eV以上である。第2金属材料の仕事関数が4.8eV以上であることで、第1リード電極31からの電子の放出を抑制することができ、第1リード電極31と第2リード電極32との間隙に位置する層間絶縁膜5を介してトンネル電流が流れてしまうのを防止することができる。
第2金属材料は、例えば、仕事関数が5.65eVの白金、5.27eVのイリジウム等であればよい。第2金属材料としてこれらの材料を用いることで、第1リード電極31と第2リード電極32との間隙に位置する層間絶縁膜5を介してセンス電流が流れてしまうのを防止することができる。
上述した構成を有する抵抗変化素子1の製造方法を説明する。
図6(A)〜(D)は、本実施形態に係る抵抗変化素子1の製造工程を切断端面図にて示す工程フロー図である。なお、図6においては、図1及び図2に示される抵抗変化層2を有する抵抗変化素子1を製造する方法を図示しているが、図3に示される抵抗変化層2を有する抵抗変化素子1も同様の工程を経て製造され得る。
半導体基板上に形成されている酸化アルミニウム等の下地絶縁膜上に、第1金属材料により構成される第1リード電極31を形成する。次に、第1リード電極31を被覆するようにして抵抗変化膜20(例えば、強磁性膜210、非磁性膜220及び強磁性膜230をこの順で積層した積層膜等)をスパッタリング等により形成し、抵抗変化層2に対応するレジストパターンRPを抵抗変化膜20上に形成する(図6(A)参照)。そして、当該レジストパターンRPをマスクとして用いたミリング処理を経て、第1リード電極31の第1領域311Aに抵抗変化層2を形成する(図6(B)参照)。
続いて、第1リード電極31の第2領域311B、抵抗変化層2の側面2A及びレジストパターンRPを被覆するように第2金属材料膜60をスパッタリング等により形成する。その後、第1リード電極31の第1面311に対して傾斜した角度でイオンビームIBを入射させて、抵抗変化層2の側面2A上の第2金属材料膜60を除去する(図6(C)参照)。このとき、イオンビームの入射角度を、第1面311に対して5〜45°とすることで、抵抗変化層2の側面2A上の第2金属材料膜60を除去しつつ、第2領域311B上の第2金属材料膜60を構成する第2金属材料を第1リード電極31の第2領域311Bに注入させることができる。これにより、第2領域311Bの表面に第2金属材料が偏在する(高濃度に存在する)注入層6を形成することができる(図6(D)参照)。
次に、第1リード電極31の第2領域311B上に酸化アルミニウム等の層間絶縁膜5を形成し、所望によりバイアス磁界発生部4を形成した後、抵抗変化層2に電気的に接続する第2リード電極32を形成する。このようにして、本実施形態に係る抵抗変化素子1(図1〜3参照)が製造され得る。本実施形態においては、第2領域311上に形成される層間絶縁膜5の膜厚が薄くなってしまうが(図1〜3参照)、第2領域311に注入層6が形成されていることで、第1リード電極31とバイアス磁界発生部4又は第2リード電極32との間にトンネル電流が流れてしまうのを防止することができる。
上述したように、本実施形態に係る抵抗変化素子1によれば、第1リード電極31の第2領域311Bの第1面311側に第2金属材料が偏在していることで、第1リード電極31の第1面311の表面における第2金属材料の元素比を大きくし、当該表面における仕事関数を相対的に大きくすることができるため、第1リード電極31と第2リード電極32との間隙に位置する層間絶縁膜5を介してセンス電流が流れてしまうのを防止することができる。そのため、本実施形態に係る抵抗変化素子1においては、所望とする特性が安定的に発揮され得る。よって、本実施形態に係る抵抗変化素子1を用いた磁気センサ等によれば、当該磁気センサにおける検出対象である物理量(例えば、回転角度等)を高精度に検出することができる。また、本実施形態に係る抵抗変化素子1を用いたサーミスタ等によれば、高精度に温度検出が可能となる。さらに、本実施形態に係る抵抗変化素子1を用いたReRAM等の記憶装置によれば、情報の記録や読出を確実に行うことができる。
以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
1…抵抗変化素子
2…抵抗変化層
3…リード電極
31…第1リード電極
32…第2リード電極

Claims (13)

  1. 第1リード電極と、
    前記第1リード電極上に設けられてなる抵抗変化層と、
    前記抵抗変化層上に設けられてなる第2リード電極と
    前記抵抗変化層にバイアス磁界を印加するバイアス磁界発生部と
    を備え、
    前記第1リード電極における前記抵抗変化層側の表面は、前記抵抗変化層が設けられている第1領域と、当該第1領域以外の領域である第2領域とを含み、
    前記バイアス磁界発生部は、前記第2領域上において前記第1リード電極と前記第2リード電極との間に挟まれるようにして位置しており、
    前記バイアス磁界発生部における前記第1リード電極側の表面と前記第2領域との間隔が3〜20nmであり、
    前記第2領域には、前記第1リード電極を構成する第1材料よりも仕事関数の大きい第2材料が偏在していることを特徴とする抵抗変化素子。
  2. 前記抵抗変化層が、磁気抵抗効果積層体であることを特徴とする請求項1に記載の抵抗変化素子。
  3. 前記磁気抵抗効果積層体が、TMR積層体又はGMR積層体であることを特徴とする請求項2に記載の抵抗変化素子。
  4. 第1リード電極と、
    前記第1リード電極上に設けられてなる抵抗変化層と、
    前記抵抗変化層上に設けられてなる第2リード電極と
    を備え、
    前記第1リード電極における前記抵抗変化層側の表面は、前記抵抗変化層が設けられている第1領域と、当該第1領域以外の領域である第2領域とを含み、
    前記第2領域上において、前記第2リード電極の前記抵抗変化層側の表面と前記第2領域との間隔が3〜20nmであり、
    前記第2領域には、前記第1リード電極を構成する第1材料よりも仕事関数の大きい第2材料が偏在しており、
    前記第1領域には、前記第2材料が存在していないことを特徴とする抵抗変化素子。
  5. 前記抵抗変化層が、金属酸化物層であることを特徴とする請求項4に記載の抵抗変化素子。
  6. 前記抵抗変化層は、外部温度によって抵抗値を変化させる層であることを特徴とする請求項に記載の抵抗変化素子。
  7. 前記抵抗変化層は、前記第1リード電極又は前記第2リード電極への電圧の印加によって抵抗値を変化させる層であることを特徴とする請求項に記載の抵抗変化素子。
  8. 前記第2材料が注入されてなる注入層が、前記第1リード電極の前記第2領域に設けられてなることを特徴とする請求項1〜7のいずれかに記載の抵抗変化素子。
  9. 前記第2材料の仕事関数が4.8eV以上であることを特徴とする請求項1〜8のいずれかに記載の抵抗変化素子。
  10. 前記第2材料が白金又はイリジウムであることを特徴とする請求項1〜のいずれかに記載の抵抗変化素子。
  11. 第1リード電極と、前記第1リード電極上に設けられてなる抵抗変化層と、前記抵抗変化層上に設けられてなる第2リード電極とを備える抵抗変化素子を製造する方法であって、
    第1材料により構成される前記第1リード電極を形成する工程と、
    前記抵抗変化層を構成する材料からなる抵抗変化膜を前記第1リード電極上に成膜する工程と、
    前記抵抗変化膜上に前記抵抗変化層に対応するレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記抵抗変化膜をミリングすることで前記第1リード電極上における第1領域に前記抵抗変化層を形成する工程と、
    前記第1材料よりも仕事関数の大きい第2材料からなる第2材料膜を前記第1リード電極上における前記第1領域以外の領域である第2領域に形成する工程と、
    前記第2材料膜をミリングする工程と、
    前記第2領域上にバイアス磁界発生部を形成する工程と、
    前記抵抗変化層上に前記第2リード電極を形成する工程と
    を含み、
    前記バイアス磁界発生部を形成する工程において、前記バイアス磁界発生部における前記第1リード電極側の表面と前記第2領域との間隔が3〜20nmとなるように前記バイアス磁界発生部を形成し、
    前記第2材料膜をミリングする工程において、前記第1リード電極の表面に対して傾斜した角度でイオンビームを入射させることを特徴とする抵抗変化素子の製造方法。
  12. 第1リード電極と、前記第1リード電極上に設けられてなる抵抗変化層と、前記抵抗変化層上に設けられてなる第2リード電極とを備える抵抗変化素子を製造する方法であって、
    第1材料により構成される前記第1リード電極を形成する工程と、
    前記抵抗変化層を構成する材料からなる抵抗変化膜を前記第1リード電極上に成膜する工程と、
    前記抵抗変化膜上に前記抵抗変化層に対応するレジストパターンを形成する工程と、
    前記レジストパターンをマスクとして前記抵抗変化膜をミリングすることで前記第1リード電極上における第1領域に前記抵抗変化層を形成する工程と、
    前記第1材料よりも仕事関数の大きい第2材料からなる第2材料膜を前記第1リード電極上における前記第1領域以外の領域である第2領域に形成する工程と、
    前記第2材料膜をミリングする工程と、
    前記抵抗変化層上に前記第2リード電極を形成する工程と
    を含み、
    前記第2リード電極を形成する工程において、前記第2領域上における前記第2リード電極の前記抵抗変化層側の表面と前記第2領域との間隔が3〜20nmとなるように前記第2リード電極を形成し、
    前記第2材料膜をミリングする工程において、前記第1リード電極の表面に対して傾斜した角度でイオンビームを入射させることを特徴とする抵抗変化素子の製造方法。
  13. 前記第1リード電極の表面に対する前記イオンビームの入射角度が、5〜45°であることを特徴とする請求項11又は12に記載の抵抗変化素子の製造方法。
JP2019037270A 2019-03-01 2019-03-01 抵抗変化素子及びその製造方法 Active JP6888641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019037270A JP6888641B2 (ja) 2019-03-01 2019-03-01 抵抗変化素子及びその製造方法
US16/735,909 US11450803B2 (en) 2019-03-01 2020-01-07 Resistance change element and method of manufacturing such

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019037270A JP6888641B2 (ja) 2019-03-01 2019-03-01 抵抗変化素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2020141087A JP2020141087A (ja) 2020-09-03
JP6888641B2 true JP6888641B2 (ja) 2021-06-16

Family

ID=72237194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019037270A Active JP6888641B2 (ja) 2019-03-01 2019-03-01 抵抗変化素子及びその製造方法

Country Status (2)

Country Link
US (1) US11450803B2 (ja)
JP (1) JP6888641B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699000B2 (ja) 2001-04-09 2005-09-21 アルプス電気株式会社 スピンバルブ型薄膜素子およびその製造方法
JP3971140B2 (ja) * 2001-08-14 2007-09-05 Tdk株式会社 磁気抵抗効果素子並びにこれを用いた磁気ヘッド及びヘッドサスペンションアセンブリ
JP2006080259A (ja) 2004-09-09 2006-03-23 Matsushita Electric Ind Co Ltd 抵抗変化素子およびそれを用いた不揮発性メモリ、ならびにこれらの製造方法
JP4343941B2 (ja) * 2006-11-06 2009-10-14 Tdk株式会社 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ハードディスク装置、および、磁気抵抗効果素子の製造方法
KR101067051B1 (ko) * 2007-11-29 2011-09-22 파나소닉 주식회사 비휘발성 기억 장치 및 그 제조 방법
WO2011132423A1 (ja) * 2010-04-21 2011-10-27 パナソニック株式会社 不揮発性記憶装置及びその製造方法
JP5622769B2 (ja) * 2012-03-08 2014-11-12 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20200279997A1 (en) 2020-09-03
US11450803B2 (en) 2022-09-20
JP2020141087A (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
CN108292705B (zh) 自旋流磁化反转元件、磁阻效应元件及磁存储器
US9318179B2 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
JP6022936B2 (ja) 複合磁気シールドを有する磁気センサ
CN110418973B (zh) 使用自旋霍尔效应的磁传感器
US6760201B2 (en) Magnetic tunnel element and its manufacturing method, thin-film magnetic head, magnetic memory and magnetic sensor
JP3807254B2 (ja) 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
JP5191652B2 (ja) 感知向上層(senseenhancinglayer)を含む磁気感知デバイス
KR20210084624A (ko) 전압 제어 층간 교환 결합 자기저항 메모리 디바이스 및 그의 동작 방법
JP3849460B2 (ja) 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
JP2006303159A (ja) スピン注入磁区移動素子およびこれを用いた装置
JP2007035105A (ja) 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリ、磁気ディスク装置、シンセティック反強磁性磁化固着層、磁気メモリセルおよび電流センサ
US10438641B2 (en) Data writing method and magnetic memory
JP2002150512A (ja) 磁気抵抗効果素子および磁気抵抗効果型磁気ヘッド
US20040085681A1 (en) Magnetoresistance element, magnetic memory, and magnetic head
KR100713089B1 (ko) Cpp형 거대 자기 저항 소자 및 이것을 이용한 자기 부품및 자기 장치
US20130163317A1 (en) Memory element and memory apparatus
JP2004220692A (ja) 3端子型磁気ヘッドとそれを搭載した磁気記録装置
JP5935444B2 (ja) スピン伝導素子、及びスピン伝導を用いた磁気センサ及び磁気ヘッド
JP2002151758A (ja) 強磁性トンネル磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果型ヘッド
JP2005078750A (ja) 磁気記録再生装置
JP2007324171A (ja) 磁気メモリ装置及びその製造方法
JP6888641B2 (ja) 抵抗変化素子及びその製造方法
JP3836779B2 (ja) 磁気抵抗効果素子及び磁気メモリ
WO2021245768A1 (ja) 磁気抵抗効果素子及び磁気記録アレイ
JP2003229612A (ja) 磁気抵抗効果センサーおよび磁気ディスク装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210503

R150 Certificate of patent or registration of utility model

Ref document number: 6888641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150