JP6881572B2 - 送信装置及び受信装置 - Google Patents
送信装置及び受信装置 Download PDFInfo
- Publication number
- JP6881572B2 JP6881572B2 JP2019516823A JP2019516823A JP6881572B2 JP 6881572 B2 JP6881572 B2 JP 6881572B2 JP 2019516823 A JP2019516823 A JP 2019516823A JP 2019516823 A JP2019516823 A JP 2019516823A JP 6881572 B2 JP6881572 B2 JP 6881572B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input terminal
- line
- resistance element
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/548—Systems for transmission via power distribution lines the power on the line being DC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/547—Systems for power line communications via DC power distribution
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Amplifiers (AREA)
- Noise Elimination (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本実施形態に係る信号伝送システム1Aについて説明する。信号伝送システム1Aは、例えば、車載用の音声通信システムに用いられる。図1Aに、信号伝送システム1Aの回路図を示す。信号伝送システム1Aは、送信装置100、第1ラインL1、第2ラインL2、及び受信装置200を備える。同図に示す符号「Rw1」は第1ラインL1の等価抵抗を示し、符号「Rw2」は第2ラインL2の等価抵抗を示す。送信装置100は、第1ラインL1を介して音信号Vを受信装置200に送信する。本実施形態において音信号V(第1信号)はアナログ信号である。受信装置200は音信号Vに基づいて出力音信号Voutを生成する。第2ラインL2は、受信側グランドノードNrgと音信号出力部10A(第1信号出力部)とを交流接続する。交流接続とは容量素子を介して接続することを意味する。受信側グランドノードNrgには、受信装置200のグランド電位である受信側グランド電位GND_Rが印加される。送信側グランドノードNsgには、送信装置100のグランド電位である送信側グランド電位GND_Sが印加される。
データ信号送信部20Aは第2ラインL2を介してデータ信号D(第2信号)を送信装置100から受信装置200に向けて送信する。データ信号Dは、どのよう情報を示すものであってもよいが、例えば、送信装置100の故障の有無を示すものであってもよい。
音信号出力部10Aは、抵抗素子R1p、R2p、R1n及びR2n、並びにオペアンプ11を備える。オペアンプ11には、電源電位Vddと送信側グランド電位GND_Sが印加される。
抵抗素子R2p及び抵抗素子R1pを流れる電流i2によって、オペアンプ11の正入力端子の電位が定まる。また、電流i2は交流であり、抵抗素子R2pのバイアス電位Vccが印加される端子と第2送信側容量素子Cs2が接続される抵抗素子R2pの端子との間には、Vcc−GND_Rの交流成分が印加される。Vcc−GND_R(=Vdd/2+Vg+Vn)の交流成分は、交流電位差Vnとなる。従って、オペアンプ11の正入力端子には、交流電位差Vnが抵抗素子R2pと抵抗素子R1pで分圧された電圧が供給される。
ここで、抵抗素子R1p及び抵抗素子R1nの抵抗値をr1、抵抗素子R2p及び抵抗素子R2nの抵抗値をr2とし、交流成分に着目する。オペアンプ11の正入力端子と負入力端子との間はイマジナリーショートが成立するので、以下に示す式(1)が成り立つ。
Vin−r1・i1=r2・i2…(1)
また、入力インピーダンスの高いオペアンプ11には電流が流れ込まないので、電流i1及び電流i2について以下に示す式(2)及び式(3)が成り立つ。
i1=(Vin−V)/(r1+r2)…(2)
i2=Vn/(r1+r2)…(3)
式(2)及び式(3)を式(1)に代入して整理すると、式(4)が得られる。
V=r2/r1*(−Vin+Vn)…(4)
抵抗値r2と抵抗値r1が等しいとすれば、式(5)が得られる。
V=−Vin+Vn…(5)
入力音信号Vinは、送信側グランド電位GND_Sを基準に生成されたものであるから、受信側グランド電位GND_Rを基準とすれば、入力音信号Vinには交流電位差Vnが重畳している。式(5)から明らかなように、音信号Vは、入力音信号Vinに重畳する交流電位差Vnを打ち消したものとなる。
なお、より一般的には、抵抗素子R1p、R1n、R2p及びR2nの抵抗値をr1p、r1n、r2p及びr2nとしたとき、r2p/r1p=r2n/r1pが成立していれば、交流電位差Vnを打ち消すことができる。
このように音信号出力部10Aにおいて、入力音信号Vinが抵抗素子R1nを介してオペアンプ11の負入力端子に供給され、交流電位差Vnが、抵抗素子R2p及び抵抗素子R1pを介してオペアンプ11の正入力端子に印加される。
ここで、信号伝送システム1Aにおいて、抵抗素子R41に流れる電流を「i10」、音信号出力部30Aから出力される音信号を「Va」とする。また、信号伝送システム1Zの抵抗素子R41を流れる電流を「i20」、音信号出力部30Aから出力される音信号を「Vb」とする。図3に電流i10、電流i20、音信号Va、及び音信号Vbのシミュレーションの結果を示す。但し、抵抗素子Rsの抵抗値を47Ω、等価抵抗Rw1の抵抗値を0.3Ω、抵抗素子R31の抵抗値を100kΩ、抵抗素子R21の抵抗値を4.7kΩ、抵抗素子R41の抵抗値を680Ω、音信号Vを1kHz/1Vpeak、交流電位差Vnを3kHz/0.3Vpeakとし、抵抗素子R1p、R2p、R1n及びR2nの誤差を0.01%とし、差動増幅のバランスが最も悪い条件とする。同図に示すように、信号伝送システム1Zでは、抵抗素子R41に流れる電流i20が、音信号Vのレベルが最小の場合に約2mA、音信号Vのレベルが最大の場合約0mAとなってしまう。このため、信号伝送システム1Zではデータ信号生成部42において、電流i20の交流成分を低減させるフィルタリングが必要となる。
次に、図4にCMRRのシミュレーションの結果を示す。同図において縦軸は、入力音信号Vinに重畳する交流電位差Vnの大きさを「ei」、出力音信号Voutに重畳する交流電位差Vnの大きさを「eo」としたときのCMRRを20Log(eo/ei)で表したものである。比較例のCMRRの周波数特性Fxと比較して、第1実施形態のCMRRの周波数特性F1は、3kHz以上の高域において約30dB高くなる。
図5Aに第1実施形態の変形例に係る信号伝送システム1Bの回路図を示す。同図に示すようにデータ信号送信部20Aは受信側ノードNrに接続され、データ信号受信部40Aは送信側ノードNsに接続される。
次に、第2実施形態に係る信号伝送システム1Cについて説明する。図6に第2実施形態に係る信号伝送システム1Cの回路図を示す。信号伝送システム1Cは、データ信号送信部20Aの替わりにデータ信号送信部20Bを用いる点を除いて、図1Aを参照して説明した第1実施形態の信号伝送システム1Aと同様に構成されている。
上述した第2実施形態では定電流回路を含むデータ信号送信部20B及びデータ信号受信部40Aを第2ラインL2に接続したが、第3実施形態では、データ信号送信部20B及びデータ信号受信部40Aを第1ラインL1に接続して、データ信号Dを送信装置100から受信装置200に向けて送信する。
上述した第1乃至第3実施形態は、音信号出力部10Aにおいて入力音信号Vinから交流電位差Vnをキャンセルして音信号Vを生成した。これに対して、第4実施形態に係る信号伝送システム1Eは、受信装置200において交流電位差Vnをキャンセルした音信号Vを生成する。
データ信号受信部40Bにおいて、データ信号生成部42を除いた素子によって、定電流回路が構成される。データ信号生成部42は、トランジスタQ2のコレクタから受信側ノードNrを介して第2ラインL2を流れる直流電流の大きさを検出し、検出結果を閾値と比較することによってデータ信号Dを生成する。
一方、受信装置200の音信号入力部30Bには、第1ラインL1を介して音信号Vが入力され、第2ラインL2を介して送信側グランド電位GND_Sが印加される。そして、オペアンプ11の正入力端子には、交流電位差Vnが抵抗素子R2p及び抵抗素子R1pで分圧されて印加される。上述したように音信号Vには交流電位差Vnが重畳しているが、音信号入力部30Bを構成する差動増幅回路によって、音信号Vから交流電位差Vnがキャンセルされ、出力音信号Voutが生成される。これにより、CMRRを高くできる。
信号伝送システム1Hにおいて、第1ラインL1からデータ信号受信部40B(第2通信部)を見たときの第2インピーダンスは、第1ラインL1からデータ信号送信部20A(第1通信部)を見たときの第1インピーダンスより高い。従って、データ信号Dの論理レベルがハイレベルの場合にデータ信号送信部20Aを介して第1ラインL1に混入するノイズ電圧を抑圧することができる。
本発明は、上述した実施形態に限定されるものではなく、以下に述べる各種の変形が可能である。また、各変形例と実施形態とは適宜相互に組み合わされてもよい。
(1)上述した第1実施形態及び第1実施形態の変形例、第2実施形態、並びに第3実施形態において、音信号出力部10Aには入力音信号Vinが入力される。ここで、入力音信号Vinを音信号出力部10Aに供給するバッファ回路の出力インピーダンスの周波数特性が高域周波数で低くなることがある。そのような場合には、交流電位差Vnを入力する側にバッファ回路と同じ周波数特性を有する素子を備えることが、CMRRを低下させない観点から好ましい。
図9は、変形例に係る音信号出力部10Aの周辺構成を示す回路図である。この例では、バッファ回路50Aは入力音信号Vinをローインピーダンスで、音信号出力部10Aに供給する。バッファ回路50Aにおいて、オペアンプ52の出力端子と負入力端子とが接続され、オペアンプ52の正入力端子は抵抗素子R51を介してバイアス電位Vccにバイアスされている。オペアンプ52はボルテージフォロアとして機能する。しかし、オペアンプ52のゲインの周波数特性が高域周波数で低下すると、高域周波数においてバッファ回路50Aの出力インピーダンスが高くなる。
交流電位差Vnを高い精度でキャンセルする条件をより一般的に考えると、以下のようになる。音信号出力部10Aのオペアンプ11に着目すると、オペアンプ11の正入力端子から第2ラインL2の側を見たときのインピーダンスをZ1p、正入力端子からバイアス電位Vccを印加する側を見たときのインピーダンスをZ2p、負入力端子から入力音信号Vinを供給する側を見たときのインピーダンスをZ1n、負入力端子から出力端子を見たときのインピーダンスをZ2nとしたとき、Z2p/Z1pと、Z2n/Z1nとが略等しい場合に、交流電位差Vnを高い精度でキャンセルすることができる。
具体的には、図8Aにおいて、オペアンプ11の正入力端子側にインダクタ12を追加し、インダクタ12を介してバイアス電位Vccを抵抗素子R2pに供給すればよい。音信号出力部10Bのオペアンプ32のゲインが高域周波数で低下すると、高域周波数において音信号出力部10Bの出力インピーダンスが高くなる。インダクタ12は周波数が高くなると、インピーダンスが高くなる。従って、インダクタ12のインダクタンス値を調整することによって、高域周波数のCMRRを改善することができる。
上述した音信号出力部10Aのオペアンプ11と同様に音信号入力部30Bのオペアンプ11に着目すると、オペアンプ11の正入力端子から第2ラインL2の側を見たときのインピーダンスをZ1p、正入力端子からバイアス電位Vccを印加する側を見たときのインピーダンスをZ2p、負入力端子から音信号Vを供給する側を見たときのインピーダンスをZ1n、負入力端子から出力端子を見たときのインピーダンスをZ2nとしたとき、Z2p/Z1pと、Z2n/Z1nとが略等しい場合に、交流電位差Vnを高い精度でキャンセルすることができる。
図10Aは、変形例に係る音信号出力部10Cの周辺構成を示す回路図である。音信号出力部10C(第1信号出力部)は、バッファ回路50A、バッファ回路50B、差動信号生成部60、及び音信号出力部10Aを備える。差動信号生成部60は、入力音信号Vinにもとづいて、正相信号V1と正相信号V1を反転した逆相信号V2を生成する。正相信号V1は容量素子Cpを介してバッファ回路50Bに入力され、逆相信号V2は容量素子Cnを介してバッファ回路50Aに入力される。
ここで、バッファ回路50Aのオペアンプ52aとバッファ回路50Bのオペアンプ52bは同一のウエハから得られたものであることが、周波数特性を揃える観点から好ましい。バッファ回路50Bから出力される正相信号V1は抵抗素子R2pを介してオペアンプ11の正入力端子に供給され、バッファ回路50Aから出力される逆相信号V2は抵抗素子R1nを介してオペアンプ11の負入力端子に供給される。また、オペアンプ11の正入力端子には、抵抗素子R1pを介して受信側グランド電位GND_Rが供給される。正相信号V1及び逆相信号V2には、交流電位差Vnが同相ノイズとして重畳している。
正相信号V1が供給されるオペアンプ11の正入力端子から入力側を見たインピーダンスの周波数特性と、逆相信号V2が供給されるオペアンプ11の負入力端子から入力側を見たインピーダンスの周波数特性とが略等しい。この結果、オペアンプ52a及びオペアンプ52bのゲインの周波数特性が高域で低下しても、高域周波数においてCMRRが低下することを抑制できる。
なお、抵抗素子R1nを介してオペアンプ11の負入力端子に正相信号V1を供給し、抵抗素子R2pを介してオペアンプ11の正入力端子に逆相信号V2を供給してもよい。
図10Bは、変形例に係る音信号入力部30Cの周辺構成を示す回路図である。音信号入力部30Cは、バッファ回路50A、バッファ回路50B、差動信号生成部60、及び音信号入力部30Bを備える。音信号入力部30Cは、図10Aを参照して説明した音信号出力部10Cと同様に、この結果、オペアンプ52a及びオペアンプ52bのゲインの周波数特性が高域で低下しても、高域周波数においてCMRRが低下することを抑制できる。
図11Aは、変形例に係る音信号出力部10Dの構成を示す回路図である。音信号出力部10D(第1信号出力部)において、バッファ回路50Bのオペアンプ52bの正入力端子は、抵抗素子R51を介してバイアス電位Vccにバイアスされている。従って、バッファ回路50Bはバイアス電位Vccを出力する。
バッファ回路50Bの出力インピーダンスの周波数特性とバッファ回路50Aの出力インピーダンスの周波数特性は略等しい。ここで、バッファ回路50Aのオペアンプ52aとバッファ回路50Bのオペアンプ52bは同一のウエハから得られたものであることが、周波数特性を等しくする観点から好ましい。バッファ回路50Bから出力されるバイアス電位Vccは抵抗素子R2pを介してオペアンプ11の正入力端子に供給され、バッファ回路50Aから出力される入力音信号Vinは抵抗素子R1nを介してオペアンプ11の負入力端子に供給される。交流電位差Vnが重畳したバイアス電位Vccが供給されるオペアンプ11の正入力端子から入力側を見たインピーダンスの周波数特性と、交流電位差Vnが重畳した入力音信号Vinが供給されるオペアンプ11の負入力端子から入力側を見たインピーダンスの周波数特性とを略同一にすることができる。この結果、オペアンプ52a及びオペアンプ52bのゲインの周波数特性が高域で低下しても、高域周波数においてCMRRの低下を低減することができる。
図11Bは、変形例に係る音信号入力部30Dの構成を示す回路図である。音信号入力部30Dは、バッファ回路50A、バッファ回路50B、及び音信号入力部30Bを備える。音信号入力部30Dは、図11Aを参照して説明した音信号出力部10Dと同様に、オペアンプ52a及びオペアンプ52bのゲインの周波数特性が高域で低下しても、高域周波数においてCMRRが低下することを抑制できる。
通信装置から音声処理装置への音信号の伝送に、第1ラインL1を使用して通信装置(上述した送信装置)から音声処理装置(上述した受信装置)へ音信号を伝送することにより、管理センタからの音声をスピーカから放音することができる。
また、通信装置が何らかの故障を検出した場合、第1ラインL1又は第2ラインL2データ信号の送信を利用して故障の有無を音声処理装置へ伝送することができる。さらに、データ信号の送信部を音声処理装置に設け、データ信号の受信部を通信装置に設ければ、音声処理装置が検出した故障を通信装置へ伝えることができる。
また、受信装置200に設けられたデータ信号送信部20A及び20B、並びにデータ信号受信部40A及び40Bは、受信装置200からデータ信号D(第2信号)を送信装置200に向けて送信し、又は第2ラインL2に流れる直流電流の大きさを検出することによって送信装置200からデータ信号Dを受信する通信部(第2通信部)として機能する。
上述した各実施形態及び各変形例の少なくとも1つから以下の態様が把握される。
送信装置の一態様は、第1ラインを介して第1信号を受信装置に向けて出力する第1信号出力部と、前記受信装置のグランド電位が印加される受信側グランドノードと前記第1信号出力部とを交流接続する第2ラインに接続され、第2信号の論理レベルに応じた大きさの直流電流を前記第2ラインに流すことによって当該送信装置から前記第2信号を前記受信装置に向けて送信し、又は前記第2ラインに流れる直流電流の大きさを検出することによって前記受信装置から第2信号を受信する通信部と、を備える。
この態様によれば、第2ラインを用いて第2信号を送信装置と受信装置との間で送信又は受信するので、第1ラインを用いて第2信号を送信する場合と比較して、第1信号に混入するノイズ電圧を抑圧することができる。また、第2ラインは受信側グランドノードと交流接続したものであるので、第2信号を送信するための直流電流が第1信号によって変調されることもなく、第2ラインに流れる直流電流を検出し、検出結果の基づいて簡易にデータ信号を生成することができる。
第2ラインに流れる直流電流の大きさによって第2信号を送信する場合、直流電流を送信装置の送信側グランドノードに流す経路が必要になる。この経路を介して交流電位差が第2ラインにノイズ電圧として混入する。ノイズ電圧は、交流電位差を第1インピーダンスと第2インピーダンスとで分圧されたものとなる。この態様では、交流電位差をキャンセルする送信装置の第1通信部の第1インピーダンスが第2インピーダンスよりも高いので、第2ラインに混入するノイズ電圧を抑圧することができる。
定電流回路を採用することによって、第2ラインから第1通信部を見たときの第1インピーダンスを大きくすることができるので、交流電位差が第2ラインに混入することによって生ずるノイズ電圧を抑圧することができる。この結果、第1信号のSN比を高くすることができる。
この態様によれば、送信装置は、第2信号の論理レベルに応じた大きさの直流電流を第1ラインに流す定電流回路を有する。交流電位差は、定電流回路のインピーダンスと第1ラインのインピーダンスとで分圧され、分圧された電圧がノイズとして第1ラインに混入する。定電流回路のインピーダンスは大きいので、第1ラインに混入されるノイズ電圧を抑圧することができる。
この態様によれば、Z2p/Z1pと、Z2n/Z1nとが略等しいので、交流電位差が重畳する入力信号から交流電位差をキャンセルすることができる。この結果、CMRRを改善することができる。
この態様によれば、第1バッファ回路と第2バッファ回路との出力インピーダンスが略等しいので、正相信号に重畳する交流電位差と逆相信号に重畳する交流電位差を同相ノイズとして高い精度でキャンセルすることができる。
この態様によれば、第1バッファ回路と第2バッファ回路の出力インピーダンスが略等しいので、第1バッファ回及び第2バッファ回路の出力インピーダンスが高域周波数で大きくなっても、高い精度で交流電位差をキャンセルすることができる。
この態様によれば、第2ラインを用いて第2信号を送信装置と受信装置との間で送信又は受信するので、第1ラインを用いて第2信号を送信又は受信する場合と比較して、第1信号に混入するノイズ電圧を抑圧することができる。また、第2ラインは受信側グランドノードと前記送信側グランドノードとを交流接続したものであるので、第2信号を送信するための直流電流が第1信号によって変調されない。よって、この態様によれば、第2ラインに流れる直流電流を検出し、検出結果の基づいて簡易に第2信号を生成することができる。
第2ラインに流れる直流電流の大きさによって第2信号を送信する場合、直流電流を送信装置の送信側グランドノードに流す経路が必要になる。この経路を介して交流電位差が第2ラインにノイズ電圧として混入する。ノイズ電圧は、交流電位差を第1インピーダンスと第2インピーダンスとで分圧されたものとなる。この態様では、この態様では、交流電位差をキャンセルする受信装置の第2通信部の第2インピーダンスが第1インピーダンスよりも高いので、第2ラインに混入するノイズ電圧を抑圧することができる。
定電流回路を採用することによって、第2ラインから第2通信部を見たときの第2インピーダンスを大きくすることができるので、交流電位差が第2ラインに混入することによって生ずるノイズ電圧を抑圧することができる。この結果、出力信号のSN比を高くすることができる。
この態様によれば、受信装置は、第2信号の論理レベルに応じた大きさの直流電流を第1ラインに流す定電流回路を有する。交流電位差は、定電流回路のインピーダンスと第1ラインのインピーダンスとで分圧され、分圧された電圧がノイズとして第1ラインに重畳する。定電流回路のインピーダンスは大きいので、第1ラインに混入されるノイズ電圧を抑圧することができる。
前記第1信号は、抵抗素子を介して前記負入力端子に供給され、バイアス電位が少なくとも抵抗素子を介して前記正入力端子に印加され、前記正入力端子から前記第2ラインの側を見たときのインピーダンスをZ1p、前記正入力端子から前記バイアス電位を印加する側を見たときのインピーダンスをZ2p、前記負入力端子から前記第1信号を供給する側を見たときのインピーダンスをZ1n、前記負入力端子から前記出力端子を見たときのインピーダンスをZ2nとしたとき、Z2p/Z1pと、Z2n/Z1nとが略等しい、
ことが好ましい。
この態様によれば、負入力端子から第1信号を供給する側を見たときのインピーダンスと、正入力端子から交流電位差を印加する側を見たときのインピーダンスとは、略等しいので、第1信号に重畳する交流電位差の周波数特性と、キャンセルすべき交流電位差の周波数特性を略等しくできるので、CMRRを高くすることができる。
を備える。
この態様によれば、第1バッファ回路と第2バッファ回路との出力インピーダンスが略等しいので、正相信号に重畳する交流電位差と逆相信号に重畳する交流電位差を同相ノイズとして高い精度でキャンセルすることができる。
この態様によれば、第1バッファ回路と第2バッファ回路の出力インピーダンスが略等しいので、第1バッファ回及び第2バッファ回路の出力インピーダンスが高域周波数で大きくなっても、高い精度で交流電位差をキャンセルすることができる。
Claims (8)
- 第1ラインを介して第1信号を受信装置に向けて出力する第1信号出力部と、
通信部とを備えた送信装置であって、
前記第1信号出力部は、
受信装置のグランド電位が印加される受信側グランドノードと交流接続する第2ラインと接続され、前記第2ラインを介して得られた前記受信装置のグランド電位を用いて、当該送信装置のグランド電位と前記受信装置のグランド電位との間の交流の電位差である交流電位差が重畳した入力信号から、前記交流電位差をキャンセルして第1信号を生成し、
前記通信部は、第2信号の論理レベルに応じた大きさの直流電流を前記第1ラインに流す定電流回路を有し、当該送信装置から前記第2信号を前記受信装置に向けて送信する、
送信装置。
- 前記第1信号出力部は、正入力端子と、負入力端子と。前記負入力端子と抵抗素子を介して接続される出力端子とを有するオペアンプを備え、
前記入力信号は、抵抗素子を介して前記負入力端子に供給され、バイアス電位が少なくとも抵抗素子を介して前記正入力端子に印加され、
前記正入力端子から前記第2ラインの側を見たときのインピーダンスをZ1p、前記正入力端子から前記バイアス電位を印加する側を見たときのインピーダンスをZ2p、前記負入力端子から前記入力信号を供給する側を見たときのインピーダンスをZ1n、前記負入力端子から前記出力端子を見たときのインピーダンスをZ2nとしたとき、
Z2p/Z1pと、Z2n/Z1nとが略等しい、
請求項1に記載の送信装置。
- 前記第1信号出力部は、
負入力端子と、抵抗素子及び前記第2ラインを介して前記受信側グランドノードと交流接続され、且つ前記交流電位差が重畳するバイアス電位が抵抗素子を介して印加される正入力端子と、を有するオペアンプと、
前記入力信号に基づいて、正相信号と前記正相信号を反転した逆相信号とを生成する差動信号生成回路と、
前記正相信号を前記オペアンプの前記正入力端子又は前記負入力端子のいずれか一方に抵抗素子を介して供給する第1バッファ回路と、
前記逆相信号を前記オペアンプの前記正入力端子又は前記負入力端子のいずれか他方に抵抗素子を介して供給し、前記第1バッファ回路と略等しい出力インピーダンスを有する第2バッファ回路と、
を備える請求項1に記載の送信装置。
- 前記第1信号出力部は、
負入力端子と、抵抗素子及び前記第2ラインを介して前記受信側グランドノードと交流接続される正入力端子と、を有するオペアンプと、前記入力信号を前記オペアンプの前記負入力端子に抵抗素子を介して供給する第1バッファ回路と、
前記交流電位差が重畳するバイアス電位を前記オペアンプの前記正入力端子に抵抗素子を介して印加し、前記第1バッファ回路と略等しい出力インピーダンスを有する第2バッファ回路と、
を備える請求項1に記載の送信装置。
- 送信装置から第1ラインを介して受信した第1信号が入力し、出力信号を出力する第1信号入力部と、
通信部とを備えた受信装置であって、
前記第1信号入力部は、
前記送信装置のグランド電位が印加される送信側グランドノードと交流接続する第2ラインに接続され、前記第2ラインを介して得られた前記送信装置のグランド電位を用いて、当該受信装置のグランド電位と前記送信装置のグランド電位との間の交流の電位差である交流電位差が重畳した前記第1信号から、前記交流電位差をキャンセルして前記出力信号を生成し、
前記通信部は、
第2信号の論理レベルに応じた大きさの直流電流を前記第1ラインに流す定電流回路を有し、当該受信装置から前記第2信号を前記送信装置に向けて送信する、
受信装置。
- 前記第1信号入力部は、正入力端子と、負入力端子と、前記負入力端子と抵抗素子を介して接続される出力端子とを有するオペアンプを備え、
前記第1信号は、抵抗素子を介して前記負入力端子に供給され、バイアス電位が少なくとも抵抗素子を介して前記正入力端子に印加され、
前記正入力端子から前記第2ラインの側を見たときのインピーダンスをZ1p、前記正入力端子から前記バイアス電位を印加する側を見たときのインピーダンスをZ2p、前記負入力端子から前記第1信号を供給する側を見たときのインピーダンスをZ1n、前記負入力端子から前記出力端子を見たときのインピーダンスをZ2nとしたとき、
Z2p/Z1pと、Z2n/Z1nとが略等しい、
請求項5に記載の受信装置。
- 前記第1信号入力部は、
負入力端子と、抵抗素子及び前記第2ラインを介して前記送信側グランドノードと交流接続され、且つ前記交流電位差が重畳するバイアス電位が抵抗素子を介して印加される正入力端子と、を有するオペアンプと、
前記第1信号に基づいて、正相信号と前記正相信号を反転した逆相信号とを生成する差動信号生成回路と、
前記正相信号を前記オペアンプの前記正入力端子又は前記負入力端
子のいずれか一方に抵抗素子を介して供給する第1バッファ回路と、前記逆相信号を前記オペアンプの前記正入力端子又は前記負入力端子のいずれか他方に抵抗素子を介して供給し、前記第1バッファ回路と略等しい出力インピーダンスを有する第2バッファ回路と、
を備える請求項5に記載の受信装置。
- 前記第1信号入力部は、
負入力端子と、抵抗素子及び前記第2ラインを介して前記送信側グランドノードと交流接続される正入力端子と、を有するオペアンプと、前記第1信号を前記オペアンプの前記負入力端子に抵抗素子を介して供給する第1バッファ回路と、
前記交流電位差が重畳するバイアス電位を前記オペアンプの前記正入力端子に抵抗素子を介して印加し、前記第1バッファ回路と略等しい出力インピーダンスを有する第2バッファ回路と、
を備える請求項5に記載の受信装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/017891 WO2018207318A1 (ja) | 2017-05-11 | 2017-05-11 | 送信装置及び受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018207318A1 JPWO2018207318A1 (ja) | 2020-03-12 |
JP6881572B2 true JP6881572B2 (ja) | 2021-06-02 |
Family
ID=64104597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019516823A Active JP6881572B2 (ja) | 2017-05-11 | 2017-05-11 | 送信装置及び受信装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10924140B2 (ja) |
JP (1) | JP6881572B2 (ja) |
CN (1) | CN110574299B (ja) |
WO (1) | WO2018207318A1 (ja) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19733866C2 (de) * | 1997-08-05 | 2002-09-12 | Siemens Ag | System zur Übertragung von Daten in einem Kraftfahrzeug |
JP2001326539A (ja) * | 2000-05-15 | 2001-11-22 | Alpine Electronics Inc | 入力インタフェース回路 |
JP3835759B2 (ja) * | 2003-04-08 | 2006-10-18 | 株式会社日立製作所 | 車両外施設・車両間通信装置及び車両外施設・車両間通信システム並びに車両外施設・車両間通信装置を用いた通信方法 |
EP1986383B1 (en) * | 2006-02-08 | 2014-05-14 | Fujitsu Ltd. | System transmitting and receiving a differential signal |
DE112006003744T5 (de) * | 2006-02-17 | 2009-01-02 | Mitsubishi Electric Corp. | Einrichtung für ein Fahrzeug und ein Kommunikationsschnittstellen-Schaltkreis zur Verwendung in dieser Einrichtung |
JP2008217934A (ja) * | 2007-03-06 | 2008-09-18 | D & M Holdings Inc | 信号処理装置 |
SI22566A (sl) * | 2007-06-21 | 2008-12-31 | Vinko Kunc | Izolirni vmesnik s kapacitivno bariero vsebujočim diferencirnim vezjem in postopek prenosa signalas pomočjo takega izolirnega vmesnika |
US7965104B2 (en) * | 2007-06-22 | 2011-06-21 | Nec Corporation | Data transmission system and method, and electronic apparatus provided with same data transmission system |
JP2010028652A (ja) * | 2008-07-23 | 2010-02-04 | Omron Corp | 信号処理装置、信号処理方法、受信装置、送受信装置、通信モジュール、および電子機器 |
US8259952B2 (en) * | 2010-02-22 | 2012-09-04 | Delphi Technologies, Inc. | Vehicle entertainment system having ground noise reduction and method of operating the same |
CN102307168B (zh) * | 2011-08-06 | 2014-04-02 | 桂林市思奇通信设备有限公司 | 调频广播频段数字广播模数信号的分离方法和接收设备 |
JP6040647B2 (ja) * | 2012-09-05 | 2016-12-07 | 富士電機株式会社 | スイッチング電源装置 |
US9099967B2 (en) * | 2012-09-28 | 2015-08-04 | Apple Inc. | Increasing ground noise rejection in audio systems |
EP2866399A1 (en) * | 2013-10-22 | 2015-04-29 | Alcatel Lucent | Transmit circuitry and method for transmitting a signal |
CN205584011U (zh) * | 2016-05-06 | 2016-09-14 | 刘飞 | 车载电源电路 |
CN110521174B (zh) * | 2017-04-28 | 2022-05-10 | 雅马哈株式会社 | 接收装置及信号传送*** |
-
2017
- 2017-05-11 JP JP2019516823A patent/JP6881572B2/ja active Active
- 2017-05-11 WO PCT/JP2017/017891 patent/WO2018207318A1/ja active Application Filing
- 2017-05-11 CN CN201780090035.0A patent/CN110574299B/zh active Active
-
2019
- 2019-10-30 US US16/668,467 patent/US10924140B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2018207318A1 (ja) | 2018-11-15 |
JPWO2018207318A1 (ja) | 2020-03-12 |
US10924140B2 (en) | 2021-02-16 |
US20200067547A1 (en) | 2020-02-27 |
CN110574299B (zh) | 2021-12-07 |
CN110574299A (zh) | 2019-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7560969B2 (en) | Receiver of high speed digital interface | |
US9344045B2 (en) | Amplifier and method of amplifying a differential signal | |
GB2525674A (en) | Low noise amplifier for MEMS capacitive transducers | |
US20160173034A1 (en) | Audio amplifying device | |
JP2006340266A (ja) | 差動信号伝送回路および差動信号伝送装置 | |
US20230155604A1 (en) | Single-ended analog signal receiver apparatus | |
US10582309B2 (en) | MEMS transducer amplifiers | |
US8897460B2 (en) | Microphone amplifier | |
JPWO2008120663A1 (ja) | 光受信回路用信号増幅器 | |
JP6881572B2 (ja) | 送信装置及び受信装置 | |
US9374046B2 (en) | Current amplifier and transmitter using the same | |
US10784923B2 (en) | Receiving apparatus and signal transmitting system | |
US9571046B2 (en) | Amplifier circuit for a two-wire interface | |
US8854139B2 (en) | Regulated cascode current mirror scheme for transconductance amplifiers | |
EP1434348A1 (en) | Wideband common-mode regulation circuit | |
JP2006067166A (ja) | 増幅装置 | |
US8952757B2 (en) | Amplifiers with enhanced power supply rejection ratio at the output stage | |
JP2012134612A (ja) | 低雑音増幅器 | |
WO2018061386A1 (ja) | D級増幅器 | |
JP2017108339A (ja) | 検出装置 | |
US7256648B2 (en) | Variable feedback circuits and methods | |
JP4140296B2 (ja) | 増幅回路 | |
KR102361021B1 (ko) | 전치 증폭장치 | |
US10951169B2 (en) | Amplifier comprising two parallel coupled amplifier units | |
JPWO2018180111A1 (ja) | ノイズ除去回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210419 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6881572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |