JP6879189B2 - A / D converter - Google Patents
A / D converter Download PDFInfo
- Publication number
- JP6879189B2 JP6879189B2 JP2017243030A JP2017243030A JP6879189B2 JP 6879189 B2 JP6879189 B2 JP 6879189B2 JP 2017243030 A JP2017243030 A JP 2017243030A JP 2017243030 A JP2017243030 A JP 2017243030A JP 6879189 B2 JP6879189 B2 JP 6879189B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- converter
- conversion
- analog voltage
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本明細書が開示する技術は、アナログ電圧をデジタル信号へＡ／Ｄ（Analog-to-Digital）変換するＡ／Ｄ変換装置に関する。 The technology disclosed herein relates to an A / D converter that A / D (Analog-to-Digital) converts an analog voltage into a digital signal.
特許文献１に、アナログ電圧をデジタル信号に変換するＡ／Ｄ変換装置が開示されている。この装置では、測定対象のアナログ電圧をＡ／Ｄ変換する前に、当該アナログ電圧とは異なる第２のアナログ電圧のＡ／Ｄ変換を事前に行う。そして、二つのＡ／Ｄ変換値が実質的に同一であるときに、測定対象のアナログ電圧を入力する回路に異常が生じていると判断する。測定対象のアナログ電圧が正しく入力されないときは、サンプリングキャパシタの電圧が第２のアナログ電圧に維持されて、二つのＡ／Ｄ変換値が同じ値になるためである。 Patent Document 1 discloses an A / D converter that converts an analog voltage into a digital signal. In this apparatus, before A / D conversion of the analog voltage to be measured, A / D conversion of a second analog voltage different from the analog voltage is performed in advance. Then, when the two A / D conversion values are substantially the same, it is determined that an abnormality has occurred in the circuit that inputs the analog voltage to be measured. This is because when the analog voltage to be measured is not input correctly, the voltage of the sampling capacitor is maintained at the second analog voltage and the two A / D conversion values become the same value.
上記したＡ／Ｄ変換装置では、異常の検出に用いる第２のアナログ電圧を、測定対象のアナログ電圧とは異なる値に設定する必要があるので、測定し得るアナログ電圧の範囲が制限されるという問題がある。そのことから、本明細書では、そのような制限を受けることなく、異常を検出し得る技術を提供する。 In the above-mentioned A / D converter, since it is necessary to set the second analog voltage used for detecting an abnormality to a value different from the analog voltage to be measured, the range of the analog voltage that can be measured is limited. There's a problem. Therefore, the present specification provides a technique capable of detecting anomalies without being subject to such restrictions.
本明細書が開示するＡ／Ｄ変換装置は、アナログ電圧が差動入力される一対の入力端子と、一対の入力端子に入力されたアナログ電圧をＡ／Ｄ変換するＡ／Ｄ変換器と、一対の入力端子とＡ／Ｄ変換器との間に設けられており、一対の入力端子に対してＡ／Ｄ変換器が接続される極性の向きを切り替え可能な切替回路と、Ａ／Ｄ変換器の出力値を処理する処理装置とを備える。Ａ／Ｄ変換器は、切替回路による極性の切り替えを挟んで二度のＡ／Ｄ変換を実施するとともに、それぞれのＡ／Ｄ変換ではサンプリングキャパシタをゼロボルトでないリセット電圧でリセットするように構成されている。そして、処理装置は、二度のＡ／Ｄ変換による二つの出力値の和又はそれに対応する指標に基づいて、異常の有無を判定するように構成されている。 The A / D converter disclosed in the present specification includes a pair of input terminals for which analog voltage is differentially input, an A / D converter for A / D conversion of analog voltage input to the pair of input terminals, and an A / D converter. A switching circuit that is provided between the pair of input terminals and the A / D converter and can switch the direction of the polarity to which the A / D converter is connected to the pair of input terminals, and A / D conversion. It is equipped with a processing device that processes the output value of the device. The A / D converter is configured to perform two A / D conversions with the polarity switched by the switching circuit, and to reset the sampling capacitor with a reset voltage other than zero volt in each A / D conversion. There is. Then, the processing apparatus is configured to determine the presence or absence of an abnormality based on the sum of the two output values obtained by the two A / D conversions or the corresponding index.
上記した構成では、切替回路による極性の切り替えを挟んで、二度のＡ／Ｄ変換を実施するとともに、それぞれのＡ／Ｄ変換では、サンプリングキャパシタをゼロボルトでないリセット電圧でリセットするように構成されている。このような構成によると、入力されたアナログ電圧や、リセット電圧の値にかかわらず、正常時であれば、二度のＡ／Ｄ変換による二つの出力値の和を演算すると、その値は実質的にゼロボルトとなる。それに対して、例えばアナログ電圧が正しく入力されていないときは、ゼロボルトでないリセット電圧の影響を受けて、当該二つの出力値の和がゼロボルトとは異なる値を示す。この原理を利用することで、処理装置は、当該二つの出力値の和又はそれに対応する指標（例えば、二つの出力値の平均値）に基づいて、異常の有無を判定する。このＡ／Ｄ変換装置によると、測定対象のアナログ電圧がリセット電圧と等しい場合でも、異常の有無を正しく判定することができるので、変換し得るアナログ電圧の範囲が無用に制限されることがない。 In the above configuration, the A / D conversion is performed twice with the polarity switched by the switching circuit, and each A / D conversion is configured to reset the sampling capacitor with a reset voltage other than zero volt. There is. According to such a configuration, regardless of the input analog voltage or reset voltage value, if the sum of the two output values by the two A / D conversions is calculated under normal conditions, the value will be effective. It becomes zero volt. On the other hand, for example, when the analog voltage is not input correctly, the sum of the two output values shows a value different from zero volt due to the influence of the reset voltage which is not zero volt. By utilizing this principle, the processing apparatus determines the presence or absence of an abnormality based on the sum of the two output values or the corresponding index (for example, the average value of the two output values). According to this A / D converter, even when the analog voltage to be measured is equal to the reset voltage, the presence or absence of an abnormality can be correctly determined, so that the range of analog voltage that can be converted is not unnecessarily limited. ..
図面を参照して、実施例のＡ／Ｄ変換装置１０について説明する。図１に示すように、Ａ／Ｄ変換装置１０は、センサ類（例えばシャント抵抗２）が出力するアナログ電圧Ｖｉｎを、デジタル信号に変換する装置である。Ａ／Ｄ変換装置１０は、回路ユニット４又はその他のユニットに内蔵されることができるが、他の実施形態として、Ａ／Ｄ変換装置１０は他の装置とは独立して構成されてもよい。
The A /
Ａ／Ｄ変換装置１０は、一対の入力端子１２と、切替回路１４と、Ａ／Ｄ変換器１６と、処理装置１８とを備える。一対の入力端子１２は、第１の入力端子ＩＮ＋と、第２の入力端子ＩＮ−とを有し、アナログ電圧Ｖｉｎが差動入力されるように構成されている。切替回路１４は、一対の入力端子１２とＡ／Ｄ変換器１６との間に設けられており、一対の入力端子１２に対して、Ａ／Ｄ変換器１６が接続される極性の向きを切り替えることができる。即ち、一対の入力端子１２へアナログ電圧Ｖｉｎが入力されたときに、Ａ／Ｄ変換器１６へ入力される電圧をそのままＶｉｎとすることもできるし、極性を反転させて−Ｖｉｎとすることもできる。
The A /
Ａ／Ｄ変換器１６は、一対のＡ／Ｄ入力端子Ｖａｄｉｎ＋、Ｖａｄｉｎ−を有する。一対のＡ／Ｄ入力端子Ｖａｄｉｎ＋、Ｖａｄｉｎ−には、切替回路１４を介してアナログ電圧Ｖｉｎが差動入力される。Ａ／Ｄ変換器１６は、一対のＡ／Ｄ入力端子Ｖａｄｉｎ＋、Ｖａｄｉｎ−に差動入力されたアナログ電圧Ｖｉｎを、デジタル信号へ変換するように構成されている。以下では、一対のＡ／Ｄ入力端子Ｖａｄｉｎ＋、Ｖａｄｉｎ−の一方を、第１のＡ／Ｄ入力端子Ｖａｄｉｎ＋と称し、他方を第２のＡ／Ｄ入力端子Ｖａｄｉｎ−と称して、互いに区別することがある。処理装置１８は、Ａ／Ｄ変換器１６に接続されており、Ａ／Ｄ変換器１６の出力値（Ａ／Ｄ変換値）を用いて、アナログ電圧Ｖｉｎの正確なＡ／Ｄ変換値を決定する処理や、異常の有無を判定する処理を実行することができる。この点については、後段で詳細に説明する。
The A /
切替回路１４の具体的な構成は特に限定されない。一例ではあるが、本実施例における切替回路１４は、二つの非反転スイッチｓｗＡと、二つの反転スイッチｓｗＢとを有する。二つの非反転スイッチｓｗＡは、第１の入力端子ＩＮ＋と第１のＡ／Ｄ入力端子Ｖａｄｉｎ＋との間、及び、第２の入力端子ＩＮ−と第２のＡ／Ｄ入力端子Ｖａｄｉｎ−との間に、それぞれ設けられている。一方、二つの反転スイッチｓｗＢは、第１の入力端子ＩＮ＋と第２のＡ／Ｄ入力端子Ｖａｄｉｎ−との間、及び、第２の入力端子ＩＮ−と第１のＡ／Ｄ入力端子Ｖａｄｉｎ＋との間に、それぞれ設けられている。これにより、二つの非反転スイッチｓｗＡがターンオンされるとともに、二つの反転スイッチｓｗＢがターンオフされると、Ａ／Ｄ変換器１６は、一対の入力端子１２に対して非反転の極性で接続される。一方、二つの非反転スイッチｓｗＡがターンオフされるとともに、二つの反転スイッチｓｗＢがターンオンされると、Ａ／Ｄ変換器１６は、一対の入力端子１２に対して反転された極性で接続される。即ち、Ａ／Ｄ変換器１６には、極性を反転させたアナログ電圧Ｖｉｎ（即ち、−Ｖｉｎ）が入力される。
The specific configuration of the
図２を参照して、Ａ／Ｄ変換器１６の内部構造について説明する。図２に示すように、Ａ／Ｄ変換器１６は、概して、サンプルホールド回路２０と、Ａ／Ｄ変換回路２２とを有する。なお、図２ではＡ／Ｄ変換回路２２の一部が図示省略されているが、Ａ／Ｄ変換回路２２には、公知の構成を適宜採用することができる。サンプルホールド回路２０は、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−を有する。一対のサンプリングキャパシタＣｓ＋、Ｃｓ−は、一対のＡ／Ｄ入力端子Ｖａｄｉｎ＋、Ｖａｄｉｎ−にそれぞれ接続されており、一対のＡ／Ｄ入力端子Ｖａｄｉｎ＋、Ｖａｄｉｎ−に入力されたアナログ電圧Ｖｉｎ（又は−Ｖｉｎ。以下同じ）を保持するように構成されている。一対のサンプリングキャパシタＣｓ＋、Ｃｓ−に保持されたアナログ電圧Ｖｉｎは、Ａ／Ｄ変換回路２２に入力され、Ａ／Ｄ変換回路２２おいてデジタル信号に変換された後に、処理装置１８へ出力される。また、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−は、アナログ電圧Ｖｉｎが入力される前に、ゼロとは異なるリセット電圧によってリセットされるように構成されている。一例ではあるが、本実施例におけるサンプルホールド回路２０では、リセット電圧が５ボルトに設定されている。
The internal structure of the A /
サンプルホールド回路２０の具体的な構成は特に限定されない。一例ではあるが、本実施例におけるサンプルホールド回路２０では、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−の各一端が、一対の第１スイッチｓｗ１を介して、一対のＡ／Ｄ入力端子Ｖａｄｉｎ＋、Ｖａｄｉｎ−にそれぞれ接続されている。また、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−の各一端は、一対の第２スイッチｓｗ２を介して、一対の参照電圧Ｖｒｅｆ＋、Ｖｒｅｆ−にそれぞれ接続されている。なお、一対の参照電圧Ｖｒｅｆ＋、Ｖｒｅｆ−の間の電位差（例えば５ボルト）が、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−のリセット電圧として機能する。さらに、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−の各一端は、第３スイッチｓｗ３を介して互いに接続されている。一方、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−の各他端は、一対の第４スイッチｓｗ４を介して、コモンモード電圧Ｖｃｍに接続されている。また、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−の各他端は、一対の第５スイッチｓｗ５を介して、Ａ／Ｄ変換回路２２に接続されている。
The specific configuration of the
サンプルホールド回路２０の構成は、図３に示すように変更することもできる。図３に示す変形例では、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−に対して、一対の参照電圧Ｖｒｅｆ＋、Ｖｒｅｆ−が反転して接続されている。このような構成によると、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−は、負のリセット電圧（例えば−５ボルト）によってリセットされる。このように、リセット電圧は、正の値であってもよいし、負の値であってもよく、ゼロボルトでなければよい。
The configuration of the
続いて、Ａ／Ｄ変換装置１０の動作について説明する。なお、初期状態として、全てのスイッチｓｗＡ、ｓｗＢ、ｓｗ１−ｓｗ５は、ターンオフされているとする。先ず、Ａ／Ｄ変換装置１０は、サンプリングキャパシタＣｓ＋、Ｃｓ−のリセットを実行する。具体的には、一対の第２スイッチｓｗ２及び一対の第４スイッチｓｗ４がターンオンされる。これにより、一対の参照電圧Ｖｒｅｆ＋、Ｖｒｅｆ−の間に、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−が直列に接続され、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−にリセット電圧（例えば５ボルト又は−５ボルト）が印加される。
Subsequently, the operation of the A /
次に、Ａ／Ｄ変換装置１０は、第１のサンプリングを実行する。この第１のサンプリングでは、切替回路１４において、二つの非反転スイッチｓｗＡがターンオンされるとともに、二つの反転スイッチｓｗＢがターンオフされる。また、Ａ／Ｄ変換器１６では、一対の第２スイッチｓｗ２がターンオフされるとともに、一対の第１スイッチｓｗ１及び一対の第４スイッチｓｗ４がターンオンされる。これにより、入力端子１２に入力されたアナログ電圧Ｖｉｎが、そのままの極性でＡ／Ｄ変換器１６に入力され、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−に印加される。一対のサンプリングキャパシタＣｓ＋、Ｃｓ−には、アナログ電圧Ｖｉｎに応じた電荷が蓄積される。
Next, the A /
次に、Ａ／Ｄ変換装置１０は、第１のＡ／Ｄ変換を実施する。この第１のＡ／Ｄ変換では、一対の第１スイッチｓｗ１及び一対の第４スイッチｓｗ４がターンオフされるとともに、第３スイッチｓｗ３及び一対の第５スイッチｓｗ５がターンオンされる。これにより、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−が、Ａ／Ｄ変換回路２２に対して直列に接続され、Ａ／Ｄ変換回路２２においてアナログ電圧ＶｉｎのＡ／Ｄ変換が実行される。このときのＡ／Ｄ変換値をｏｕｔ１とすると、ｏｕｔ１＝Ｖｉｎ＋Ｖｏｓとなる。ここでいうＶｏｓは、Ａ／Ｄ変換器１６に存在するオフセット電圧（誤差）である。Ａ／Ｄ変換値ｏｕｔ１は、処理装置１８へ入力される。なお、Ａ／Ｄ変換値ｏｕｔ１の値は、正常時であれば、リセット電圧の値にかかわらず、アナログ電圧Ｖｉｎに応じて一義に定まる。
Next, the A /
次に、Ａ／Ｄ変換装置１０は、サンプリングキャパシタＣｓ＋、Ｃｓ−のリセットを再度実行する。具体的には、第３スイッチｓｗ３及び一対の第５スイッチｓｗ５がターンオフされるとともに、一対の第２スイッチｓｗ２及び一対の第４スイッチｓｗ４がターンオンされる。これにより、一対の参照電圧Ｖｒｅｆ＋、Ｖｒｅｆ−の間に、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−が直列に接続され、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−にリセット電圧（例えば５ボルト又は−５ボルト）が印加される。
Next, the A /
次に、Ａ／Ｄ変換装置１０は、第２のサンプリングを実行する。この第２のサンプリングでは、切替回路１４において、二つの非反転スイッチｓｗＡがターンオフされるとともに、二つの反転スイッチｓｗＢがターンオフされる。また、Ａ／Ｄ変換器１６では、一対の第２スイッチｓｗ２がターンオフされるとともに、一対の第１スイッチｓｗ１及び一対の第４スイッチｓｗ４がターンオンされる。これにより、入力端子１２に入力されたアナログ電圧Ｖｉｎが、反転された極性でＡ／Ｄ変換器１６に入力され、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−に印加される。その結果、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−には、アナログ電圧Ｖｉｎを反転させたアナログ電圧−Ｖｉｎに応じた電荷が蓄積される。
Next, the A /
次に、Ａ／Ｄ変換装置１０は、第２のＡ／Ｄ変換を実施する。この第２のＡ／Ｄ変換では、一対の第１スイッチｓｗ１及び一対の第４スイッチｓｗ４がターンオフされるとともに、第３スイッチｓｗ３及び一対の第５スイッチｓｗ５がターンオンされる。これにより、一対のサンプリングキャパシタＣｓ＋、Ｃｓ−が、Ａ／Ｄ変換回路２２に対して直列に接続され、Ａ／Ｄ変換回路２２においてアナログ電圧−ＶｉｎのＡ／Ｄ変換が実行される。このときのＡ／Ｄ変換値をｏｕｔ２とすると、ｏｕｔ２＝−Ｖｉｎ＋Ｖｏｓとなる。このＡ／Ｄ変換値ｏｕｔ２についても、処理装置１８へ入力される。なお、Ａ／Ｄ変換値ｏｕｔ２の値は、正常時であれば、リセット電圧の値にかかわらず、アナログ電圧−Ｖｉｎに応じて一義に定まる。
Next, the A /
次に、Ａ／Ｄ変換装置１０は、処理装置１８において、アナログ電圧Ｖｉｎの正確なＡ／Ｄ変換値ｏｕｔを演算する。このＡ／Ｄ変換値ｏｕｔは、二度のＡ／Ｄ変換による二つの出力値ｏｕｔ１、ｏｕｔ２を用いて、ｏｕｔ＝（ｏｕｔ１−ｏｕｔ２）／２の式により演算される。即ち、二つの出力値の差の半分が、アナログ電圧Ｖｉｎの最終的なＡ／Ｄ変換値ｏｕｔとされる。前述したように、ｏｕｔ１＝Ｖｉｎ＋Ｖｏｓであり、ｏｕｔ２＝−Ｖｉｎ＋Ｖｏｓであるので、ｏｕｔ＝（ｏｕｔ１−ｏｕｔ２）／２＝Ｖｉｎとなる。即ち、演算されたＡ／Ｄ変換値ｏｕｔでは、オフセット電圧Ｖｏｓが相殺されているので、アナログ電圧Ｖｉｎの正確なＡ／Ｄ変換値を得ることができる。
Next, the A /
上記と同時、又は前後して、処理装置１８は、異常の有無を判定する処理を実行する。この処理は、二度のＡ／Ｄ変換による二つの出力値ｏｕｔ１、ｏｕｔ２を用いて実行される。具体的に、処理装置１８は、異常検出電圧ｏｕｔ’を、ｏｕｔ’＝（ｏｕｔ１＋ｏｕｔ２）／２の式により演算する。即ち、異常検出電圧ｏｕｔ’は、二度のＡ／Ｄ変換による二つの出力値ｏｕｔ１、ｏｕｔ２の平均値である。仮に、第１のＡ／Ｄ変換による出力値ｏｕｔ１が、アナログ電圧Ｖｉｎに対する正しい変換値Ｖｉｎ＋Ｖｏｓであり、第２のＡ／Ｄ変換による出力値ｏｕｔ２が、アナログ電圧−Ｖｉｎに対する正しい変換値−Ｖｉｎ＋Ｖｏｓであれば、ｏｕｔ’＝Ｖｏｓとなる。ここで、オフセット電圧Ｖｏｓは、通常、数ミリボルトであることから、正常時における異常検出電圧ｏｕｔ’は実質的にゼロボルトに等しくなる。この点については、図４に示すように、リセット電圧の値によらず、また、アナログ電圧Ｖｉｎの値にもよらない。
Simultaneously with or before and after the above, the
上記に対して、図５−図７に示すように、例えば入力端子１２の少なくとも一方が断線していると、第１のＡ／Ｄ変換による出力値ｏｕｔ１や、第２のＡ／Ｄ変換による出力値ｏｕｔ２は、入力されたアナログ電圧Ｖｉｎの値に反して、リセット電圧に起因する異常値を示す。この場合、異常検出電圧ｏｕｔ’＝（ｏｕｔ１＋ｏｕｔ２）／２は、数ボルトの値を示すこととなり、正常時の略ゼロボルトとは大幅に相違する。そのことから、処理装置１８は、異常検出電圧ｏｕｔ’がゼロボルト近傍の正常範囲にないときは、異常が生じていると判定することができる。ここで、異常時における異常検出電圧ｏｕｔ’は、リセット電圧に応じて定まることから、異常の有無を判定するための正常範囲についても、リセット電圧に応じて定めることができる。なお、リセット電圧がゼロボルトであると、異常時における異常検出電圧ｏｕｔ’も実質的にゼロボルトとなることから、リセット電圧はゼロボルトとは異なる値に設定する必要がある。その一方で、入力されるアナログ電圧Ｖｉｎが、リセット電圧の値と等しくてもよいことから、リセット電圧の値に応じて変換可能なアナログ電圧Ｖｉｎの範囲が制限されることはない。
On the other hand, as shown in FIGS. 5 to 7, for example, when at least one of the
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。 Although some specific examples have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described herein or in the drawings exhibit their technical usefulness alone or in various combinations.
２：シャント抵抗
４：回路ユニット
１０：Ａ／Ｄ変換装置
１２：入力端子（ＩＮ＋、ＩＮ−）
１４：切替回路
１６：Ａ／Ｄ変換器
１８：処理装置
２０：Ａ／Ｄ変換器のサンプルホールド回路
２２：Ａ／Ｄ変換器のＡ／Ｄ変換回路
Ｖａｄｉｎ＋、Ｖａｄｉｎ−：Ａ／Ｄ入力端子
Ｖｉｎ：アナログ電圧
Ｖｏｓ：オフセット電圧
ｓｗＡ：切替回路１６の非反転スイッチ
ｓｗＢ：切替回路１６の反転スイッチ
ｓｗ１−ｓｗ５：サンプルホールド回路２０のスイッチ
2: Shunt resistor 4: Circuit unit 10: A / D converter 12: Input terminal (IN +, IN-)
14: Switching circuit 16: A / D converter 18: Processing device 20: Sample hold circuit of A / D converter 22: A / D conversion circuit of A / D converter Vadin +, Vadin-: A / D input terminal Vin : Analog voltage Vos: Offset voltage swA: Non-inverting switch swB of switching circuit 16: Reverse switch sw1-sw5 of switching circuit 16: Switch of
Claims (1)
アナログ電圧が差動入力される一対の入力端子と、
前記一対の入力端子に入力された前記アナログ電圧をＡ／Ｄ変換するＡ／Ｄ変換器と、
前記一対の入力端子と前記Ａ／Ｄ変換器との間に設けられており、前記一対の入力端子に対して前記Ａ／Ｄ変換器が接続される極性の向きを切り替え可能な切替回路と、
前記Ａ／Ｄ変換器の出力値を処理する処理装置と、を備え、
前記Ａ／Ｄ変換器は、前記切替回路による極性の切り替えを挟んで二度のＡ／Ｄ変換を実施するとともに、それぞれのＡ／Ｄ変換ではサンプリングキャパシタをゼロボルトでないリセット電圧でリセットし、
前記処理装置は、前記二度のＡ／Ｄ変換による二つの出力値の和又は前記二つの出力値の平均値が、前記リセット電圧に応じて定められた、ゼロボルトを含む正常範囲内にあるのか否かに基づいて、異常の有無を判定する、
Ａ／Ｄ変換装置。 It is an A / D converter
A pair of input terminals to which analog voltage is differentially input, and
An A / D converter that A / D-converts the analog voltage input to the pair of input terminals,
A switching circuit provided between the pair of input terminals and the A / D converter and capable of switching the direction of the polarity to which the A / D converter is connected to the pair of input terminals.
A processing device for processing the output value of the A / D converter is provided.
The A / D converter performs two A / D conversions with the polarity switched by the switching circuit, and resets the sampling capacitor with a reset voltage other than zero volt in each A / D conversion.
In the processing apparatus, is the sum of the two output values obtained by the two A / D conversions or the average value of the two output values within the normal range including zero volt determined according to the reset voltage? Judging the presence or absence of abnormality based on whether or not
A / D converter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017243030A JP6879189B2 (en) | 2017-12-19 | 2017-12-19 | A / D converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017243030A JP6879189B2 (en) | 2017-12-19 | 2017-12-19 | A / D converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019110472A JP2019110472A (en) | 2019-07-04 |
| JP6879189B2 true JP6879189B2 (en) | 2021-06-02 |
Family
ID=67180307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017243030A Active JP6879189B2 (en) | 2017-12-19 | 2017-12-19 | A / D converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6879189B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56156020A (en) * | 1980-04-22 | 1981-12-02 | Mitsubishi Electric Corp | Arithmetic processor |
| JP2000201074A (en) * | 1999-01-08 | 2000-07-18 | Yokogawa Electric Corp | A/d converting circuit |
| JP3505119B2 (en) * | 2000-02-28 | 2004-03-08 | 株式会社日立製作所 | Input circuit |
| JP5062293B2 (en) * | 2010-05-14 | 2012-10-31 | トヨタ自動車株式会社 | Sample hold circuit and A / D converter |
| JP5769130B2 (en) * | 2011-06-16 | 2015-08-26 | 横河電機株式会社 | Diagnostic method and apparatus for signal input circuit |
| JP6195543B2 (en) * | 2014-06-27 | 2017-09-13 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
-
2017
- 2017-12-19 JP JP2017243030A patent/JP6879189B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019110472A (en) | 2019-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9407839B2 (en) | Solid-state imaging device | |
| US10274544B2 (en) | Route switching circuit and voltage detection device | |
| JP6228865B2 (en) | Sensor device inspection method and sensor device | |
| US9939493B2 (en) | Apparatus for monitoring voltage across any unit battery in battery pack | |
| JP5018920B2 (en) | A / D converter | |
| US8223059B2 (en) | Switched-capacitor input circuit and analog-to-digital converter including the same | |
| WO2011114392A1 (en) | Offset correction device of comparator | |
| WO2011142036A1 (en) | Sample-and-hold circuit and a/d conversion device | |
| JP5588407B2 (en) | AD converter and DC-DC converter | |
| JP5338493B2 (en) | Switched capacitor circuit and pipelined AD conversion circuit having the same | |
| TW201141076A (en) | A-D convert apparatus and control method | |
| CN101512907B (en) | Analog-digital converter | |
| JP6879189B2 (en) | A / D converter | |
| JP2002243771A (en) | Battery voltage detecting circuit | |
| CN108712620B (en) | Motion detection circuit and motion detection method | |
| US20140000364A1 (en) | Hybrid analog to digital converter and sensing apparatus using the same | |
| JP2007306289A (en) | Disconnection detecting device and disconnection detecting method for multiplex communication bus | |
| JP2004080581A (en) | Voltage comparator, analog/digital converter, and analog/digital conversion circuit | |
| EP3130894B1 (en) | Abnormality detection device for sensor and sensor device | |
| WO2021205962A1 (en) | Integrated circuit | |
| WO2021205939A1 (en) | Signal processing circuit | |
| TWI763498B (en) | Pipeline analog to digital converter and signal conversion method | |
| WO2023189429A1 (en) | Temperature sensor and sensor device | |
| US20170160312A1 (en) | Measuring device | |
| JP6638494B2 (en) | Short circuit detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210412 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6879189 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |