JP6871396B2 - 情報を処理するための方法および装置、通信デバイス、ならびに通信システム - Google Patents

情報を処理するための方法および装置、通信デバイス、ならびに通信システム Download PDF

Info

Publication number
JP6871396B2
JP6871396B2 JP2019542221A JP2019542221A JP6871396B2 JP 6871396 B2 JP6871396 B2 JP 6871396B2 JP 2019542221 A JP2019542221 A JP 2019542221A JP 2019542221 A JP2019542221 A JP 2019542221A JP 6871396 B2 JP6871396 B2 JP 6871396B2
Authority
JP
Japan
Prior art keywords
bit sequence
communication device
max
start position
output bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019542221A
Other languages
English (en)
Other versions
JP2020507990A (ja
Inventor
▲亮▼ ▲馬▼
▲亮▼ ▲馬▼
▲シン▼ ▲曾▼
▲シン▼ ▲曾▼
岳▲軍▼ 魏
岳▲軍▼ 魏
カーメラ・コッゾ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2020507990A publication Critical patent/JP2020507990A/ja
Application granted granted Critical
Publication of JP6871396B2 publication Critical patent/JP6871396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H04L1/0058—Block-coded modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
    • H03M13/6393—Rate compatible low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1816—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of the same, encoded, message

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Description

本発明の実施形態は、通信分野に関し、詳細には、情報を処理するための方法および装置、通信デバイス、ならびに通信システムに関する。
ワイヤレス通信システムでは、ハイブリッド自動再送要求（Hybrid Automatic Repeat Request、HARQ）技術は、データリンクの信頼性を良好に向上させることができる重要な技術である。
低密度パリティ検査（low density parity check、LDPC）符号は、疎検査行列を有する線形ブロック符号の一種であり、柔軟な構造と低い復号化の複雑さによって特徴付けられる。LDPC符号が部分並列反復復号化アルゴリズムを使用するため、LDPC符号は、従来のTurbo符号よりも高いスループットを有する。LDPC符号は、通信システムの次世代エラー訂正符号として使用されてもよく、チャネル送信の信頼性および電力利用を向上させるために使用され得、宇宙通信、光ファイバ通信、パーソナル通信システム、ADSL、磁気記録デバイスなどに広く適用させることができる。現在、第5世代モバイル通信では、LDPC符号方式は、チャネル符号化方式の1つと見なされている。
様々な符号長および符号レートをサポートするために、通信デバイスは、チャネル符号化後にレートマッチングを実行して符号化ブロックの符号レートを調整し、復号化符号レートと一致するように、送出される必要のあるビットシーケンスを取得する。レートマッチング中、通信デバイスは、符号レートを増加させるために、符号化後に生成されたLDPC符号化ブロックに対してビットパンクチャリングをさらに実行してもよく、または符号レートを減少させるために、符号化後に生成されたLDPC符号化ブロックに対してビット反復を実行してもよい。
レートマッチングプロセスでは、送信側の通信デバイスが送出される必要のあるビットシーケンスを選択し、ビットシーケンスに対するインターリーブやマッピングなどの処理を実行し、処理したビットシーケンスを受信側の通信デバイスに送出する。受信側の通信デバイスは、符号化ブロックを取得するために、ビットシーケンスのソフト値および復号化中の記憶されたソフトチャネルビット（soft channel bit）に対する結合および復号化を実行する。
従来技術では、送信側の通信デバイスが既存のレートマッチング方法を使用するとき、HARQ性能は比較的劣っている。
本発明の実施形態は、HARQ性能を向上させるために、情報を処理するための方法および装置、通信デバイス、ならびに通信システムを提供する。
第1の態様によれば、通信システムにおいて情報を処理するための方法が提供される。方法は、
符号化ブロック内の出力ビットシーケンスの開始位置k0（i）を取得するステップと、
出力ビットシーケンスの長さE（i）および開始位置k0（i）に基づいて符号化ブロック内の出力ビットシーケンスを決定するステップであって、符号化ブロックは、循環バッファに記憶され、iは0以上の整数である、ステップと
を含む。
第2の態様によれば、通信システムにおいて情報を処理するための方法が提供される。方法は、
ソフトバッファに記憶されたE（i）の長さを有するソフトビットシーケンスの開始位置k0（i）を取得するステップと、
開始位置k0（i）から開始するソフトビットシーケンスを結合してソフトバッファに記憶するステップと
を含む。
第1の態様または第2の態様の可能な実装では、再送信について、具体的には、i＞0の場合、k0（i）は、前の送信出力ビットシーケンスの開始位置k0（i−1）および前の送信出力ビットシーケンスの長さE（i−1）に基づいて決定される。k0（i）＝（k0（i−1）＋F（i−1））mod NCBである。NCBは、符号化ブロックのサイズ、F（i−1）は、k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量である。
この実装では、2つの隣接する送信の出力ビットシーケンスは連続しており、繰り返されるビットは2つの出力ビットシーケンスの間に存在しないため、そのような出力ビットシーケンスが受信側の通信デバイスに送出されると、比較的良好な復号化性能が達成され得る。
前述の実装に基づく可能な実装では、符号化ブロックの終了位置のビットが送信される場合、k0（i）＝（k0（i−1）＋F（i−1）＋Eoffset）modNCB、それ以外の場合、k0（i）＝（k0（i−1）＋F（i−1））mod NCBである。
この実装では、すべてのビットが送信された後、繰り返されるビットの量が削減され、それによって復号化性能の損失を低減する。
第1の態様または第2の態様の別の可能な実装では、k0（i）の値はpk、pkは
Figure 0006871396
 の1つ、0≦pk＜NCB、pkは整数、kは整数、0≦k＜kmax、NCBは符号化ブロックのサイズ、kmaxは4以上の整数である。
例えば、kmax＝2n、nは2以上の整数であり、またはkmax＝Nb、Nbは基本行列の列の量である。
第1の態様または第2の態様または前述の実装に基づく別の可能な実装では、k＝0の場合、p0＝l・Zであり、lは整数、0≦l＜Nbである、または0＜k＜kmaxの場合、pk＝（pk−1＋S）modNCBである。Sは整数である。例えば、
Figure 0006871396
 、または
Figure 0006871396
 、またはS＝zであり、zは、符号化ブロックのリフティングサイズである。
Figure 0006871396
 は、整数への切り上げを表し、
Figure 0006871396
 は、整数への切り捨てを表す。
例として
Figure 0006871396
 または
Figure 0006871396
 を使用することによって、pkは
Figure 0006871396
 または
Figure 0006871396
 を満たす。別の例として、pkは
Figure 0006871396
 、
Figure 0006871396
 、
Figure 0006871396
 、または
Figure 0006871396
 を満たす。
S＝z、zが符号化ブロックのリフティングサイズである例では、pk＝（k・z）modNCBである。この実装では、kmaxの値はNbであってもよく、Nbは基本行列の列の量である。
前述の方法は様々な初期送信符号レートに適応することができるため、冗長バージョンの送信の間の間隔は大きく変化しないか、または大量の繰り返されるビットを含まず、それによって比較的安定した性能を達成する。
第1の態様または第2の態様の別の可能な実装では、k0（i）の値はpk、pkは
Figure 0006871396
 の1つ、0≦pk＜NCB、pkは整数、kは整数、0≦k＜kmax、NCBは符号化ブロックのサイズ、kmaxは4以上の整数である。
例えば、kmax＝2n、nは2以上の整数であり、またはkmax＝Nb、Nbは基本行列の列の量である。
pk＞（Nb−Mb＋j）＊zの場合、pkはpk−pk−1≦pk＋1−pkを満たし、pm＋1＝（Nb−Mb＋j）＊zであり、0＜m＋1＜k＜kmax−1であり、jは符号化ブロックの重み2列に対応するパリティビットの量またはjは重み2列に対応し、符号化ブロックでパンクチャされないパリティビットの量、zは符号化ブロックのリフティングサイズである。
pk＜（Nb−Mb＋j）＊zの場合、pkは
Figure 0006871396
 または
Figure 0006871396
 を満たし、pm＋1＝（Nb−Mb＋j）＊zであり、0＜k＜m＋1であり、jは符号化ブロックの重み2列に対応するパリティビットの量またはjは重み2列に対応し、符号化ブロックからパンクチャされないパリティビットの量、zは符号化ブロックのリフティングサイズである。
方法によれば、開始位置は情報ビットにより近い位置でより密に分布され、開始位置は符号化ブロックの最後のビットにより近い位置でより疎に分布される。
前述の実装では、kmaxは4よりも大きい整数であってもよい。例えば、kmax＝5、またはkmax＝2n、kmaxは8以上、例えば、8または16であり、nは2よりも大きい整数である。別の例では、kmax＝Nb、Nbは符号化ブロックの基本行列の列の量である。kmaxの増加は、冗長バージョンの開始位置の間の距離を短くすることができる。開始位置に基づいて決定された冗長バージョンはまた、受信側の通信デバイスの復号化性能を向上させることができる。
前述の実装のいずれか1つに基づく別の可能な実装では、再送信について、具体的には、i＞0の場合、開始位置k0（i）は、前の送信出力ビットシーケンスの開始位置k0（i−1）および前の送信出力ビットシーケンスの長さE（i−1）に基づいて決定される。
可能な実装では、繰り返される冗長ビットの量を減らすために、pkはpk≧（（k0（i−1）＋F（i−1））modNCB）を満たす最小値であり、または（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最大値よりも大きい場合、pkは
Figure 0006871396
 の最小値である。
別の可能な実装では、逐次復号化の要件を満たすために、pkはpk≦（（k0（i−1）＋F（i−1））modNCB）を満たす最大値であり、または（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最小値よりも小さい場合、pkは
Figure 0006871396
 の最大値である。
別の可能な実装では、ビットを繰り返すことによって、および冗長ビットをスキップすることによって引き起こされる復号化性能の損失を補償するために、
Figure 0006871396
 の場合、pkは（（k0（i−1）＋F（i−1））modNCB）との最小差を有する
Figure 0006871396
 の値であり、または（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最小値よりも小さいまたは（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最大値よりも大きい場合、pkは、（（k0（i−1）＋F（i−1））modNCB）とのより小さい差を有する、
Figure 0006871396
 の最小値および
Figure 0006871396
 の最大値
Figure 0006871396
 の1つである。
別の可能な実装では、ビットを繰り返すことによって、および冗長ビットをスキップすることによって引き起こされる復号化性能の損失を補償するために、開始位置k0（i）は、前の送信出力ビットシーケンスの開始位置k0（i−1）、前の送信出力ビットシーケンスの長さE（i−1）、および送信の量iに基づいて決定される。
前述の実装では、F（i−1）は、k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量である。
前述の実装のいずれか1つに基づく別の可能な実装では、開始位置k0（i）は、冗長バージョンの開始位置番号rvidx（i）に基づいて決定される。
例えば、適応再送信の場合、冗長バージョンの番号rvidx（i）は、シグナリングにより取得されてもよい。
別の例では、適応再送信または非適応再送信の場合、冗長バージョンの開始位置番号rvidxは、冗長バージョンの開始位置番号のシーケンスおよび送信の量iに基づいて取得されてもよい。
冗長バージョンの開始位置番号のシーケンスは、メモリから検索されるか、または冗長バージョンの開始位置の番号付けシーケンスは、初期送信符号レートに基づいて決定されるか、または冗長バージョンの開始位置番号のシーケンスは、出力ビットシーケンスの長さおよびリフティングサイズzに基づいて決定される。
第3の態様によれば、通信システムにおいて情報を処理するための装置が提供される。装置は、
符号化ブロック内の出力ビットシーケンスの開始位置k0（i）を取得するように構成された、取得ユニットと、
出力ビットシーケンスの長さE（i）および開始位置k0（i）に基づいて符号化ブロック内の出力ビットシーケンスを決定するように構成された、処理ユニットであって、符号化ブロックは、循環バッファに記憶され、iは0以上の整数である、処理ユニットと
を含む。
装置は、第1の態様または第1の態様の任意の可能な実装による方法を実行するように構成されてもよい。詳細については、前述の態様の説明を参照されたい。
可能な設計では、本出願による情報を処理するための装置は、前述の方法設計における第1の態様または第1の態様の任意の可能な実装を実行するように対応して構成されたモジュールを含んでもよい。モジュールは、ソフトウェアおよび／またはハードウェアであってもよい。
第4の態様によれば、通信システムにおいて情報を処理するための装置が提供される。装置は、
ソフトバッファに記憶されたE（i）の長さを有するソフトビットシーケンスの開始位置k0（i）を取得するように構成された、取得ユニットと、
開始位置k0（i）から開始する取得されたソフトビットシーケンスを結合してソフトバッファに記憶するように構成された、処理ユニットと
を含む。
装置は、第2の態様または第2の態様の任意の可能な実装による方法を実行するように構成されてもよい。詳細については、前述の態様の説明を参照されたい。
可能な設計では、本出願による情報を処理するための装置は、前述の方法設計における第2の態様または第2の態様の任意の可能な実装を実行するように対応して構成されたモジュールを含んでもよい。モジュールは、ソフトウェアおよび／またはハードウェアであってもよい。
第5の態様によれば、通信デバイスが提供される。通信デバイスは、エンコーダと、レートマッチャと、トランシーバとを含む。
エンコーダは、情報データをエンコードするように構成される。
レートマッチャは、第3の態様による情報を処理するための装置を含み、前述の実施形態において出力ビットシーケンスを決定するように構成される。
トランシーバは、レートマッチャからの出力ビットシーケンスに対応する信号を送出するように構成される。
第6の態様によれば、通信デバイスが提供される。通信デバイスは、デコーダと、レートデマッチャと、トランシーバとを含む。
トランシーバは、前述の態様における出力ビットシーケンスのソフトビットシーケンスに対応する信号を受信するように構成される。
デコーダは、ソフトバッファ内のソフトチャネルビットを復号化するように構成される。
レートデマッチャは、第4の態様による情報を処理するための装置を含み、前述の態様の出力ビットシーケンスのソフトチャネルビットを結合してソフトバッファに記憶するように構成される。
第7の態様によれば、本発明の一実施形態は、通信システムを提供する。システムは、第5の態様による通信デバイスと、第6の態様による通信デバイスとを含む。
別の態様によれば、本発明の一実施形態は、前述の態様を実施するように設計されたプログラムを含むコンピュータ記憶媒体を提供する。
本出願のさらに別の態様によれば、命令を含むコンピュータプログラム製品が提供される。コンピュータプログラム製品がコンピュータで作動すると、コンピュータに前述の態様による方法を実行させる。
本発明の実施形態における情報を処理するための方法および装置、通信デバイス、ならびに通信システムによれば、初期送信または再送信のための出力ビットシーケンスは適切に決定されるため、出力ビットシーケンスのソフトビットシーケンスを受信した後の受信側の通信デバイスの復号化性能が向上され、復号化成功率が向上され、再送信の量がさらに削減される。
LDPC符号の基本行列および置換行列の概略図である。 LDPC符号のパリティ検査行列の概略構造図である。 本発明の一実施形態による通信システムの構造図である。 本発明の別の実施形態による情報を処理するための方法のフローチャートである。 本発明の別の実施形態による符号化ブロックの概略図である。 本発明の別の実施形態による符号化ブロックの概略図である。 本発明の別の実施形態による符号化ブロックの概略図である。 本発明の別の実施形態による情報を処理するための方法のフローチャートである。 本発明の別の実施形態による情報を処理するための装置の構造図である。 本発明の別の実施形態による情報を処理するための装置の構造図である。 本発明の別の実施形態による通信デバイスの構造図である。 本発明の別の実施形態による通信デバイスの構造図である。
以下は、本発明の実施形態における添付の図面を参照して、本発明の実施形態における技術的解決策を説明する。
図1は、通信システムにおけるLDPC符号の基本行列および置換行列の概略図である。LDPC符号の基本行列は、m H ＊n H 要素を含み、m H は、基本行列の行数であり、n H は、基本行列の列数である。基本行列がリフティングサイズとしてzを使用することによってリフティングされる場合、（m H ＊z）＊（n H ＊z）パリティ検査行列Hが取得され得る。具体的には、パリティ検査行列Hは、m H ＊n H ブロックを含む。各ブロックは、サイズz＊zの単位行列で巡回シフトを実行することによって取得される。リフティングサイズzは、通常、システムによってサポートされる符号ブロックサイズおよび情報データ量に基づいて決定される。図1は、LDPC符号のQC構造を有する、基本行列を示し、m H ＝13、n H ＝38である。基本行列の符号レートは、（n H −m H ）／n H ＝0．6579である。リフティングサイズがz＝4の場合、行列の値が−1である各要素は、サイズ4＊4のすべてゼロの行列にリフティングされ、他の要素は、サイズ4＊4の置換行列にリフティングされる。置換行列は、対応する時間の量の単位行列Iで巡回シフトを実行することによって取得され得、シフトの量は、対応する行列要素の値に等しくなる。図1に示すように、基本行列の値が0の要素がリフティングされた後に取得された対応する置換行列は、サイズ4＊4の単位行列Iであり、値が1の要素がリフティングされた後に取得された対応する置換行列は、単位行列を1回シフトすることなどによって取得された行列である。詳細は、本明細書では再度説明されない。
リフティングされた後、基本行列は、LDPC符号のエンコードまたは復号化に使用されるパリティ検査行列として使用されてもよい。符号長n H および情報シーケンス長k c を有するLDPC符号は、（n H 、k c ）LDPC符号としてマークされ、パリティ検査行列Hによって一意に決定されてもよい。パリティ検査行列Hは、疎行列であり、検査行列Hの各行は、1つのパリティ検査方程式制約を表し、j個の符号化ビットに対応し、各列は、m H 個のパリティ検査方程式によって制約された1つの符号化ビットを表し、任意の2つのパリティ検査方程式は、最大1つの同じ符号化ビットを含む。LDPC符号のパリティ検査行列Hおよび対応するパリティ検査方程式の例は、以下の式（1）で与えられる：
Figure 0006871396
図2は、LDPC符号のパリティ検査行列Hの例を示す。図2に示すように、パリティ検査行列は、カーネル行列と、3つの拡張行列部分とを含む。情報データは、4つのパリティ検査行列：カーネル行列；カーネル行列および拡張行列部分1を含むパリティ検査行列1；カーネル行列、拡張行列部分1、および拡張行列部分2を含むパリティ検査行列2；カーネル行列、拡張行列部分1、拡張行列部分2、および拡張行列部分3を含む完全な行列を使用することによってエンコードおよび復号化され得る。パリティ検査行列は各々、Raptor−like構造を有する。パリティビットに対応する部分は、二重構造、すなわち、二重対角構造および重み1列構造を有する。カーネル行列は、通常、二重対角構造部分を含む。符号化前の情報ビットの量がkであり、パリティ検査行列に基づいて生成されたLDPC符号化ブロックの符号長がnである場合、符号レートはk c /n H である。異なる符号レートを有するLDPC符号化ブロックは、エンコードに異なるパリティ検査行列を使用することによって取得され得る。符号化ブロックでは、完全な行列に基づいて生成されたLDPC符号語は、最大の符号長を有し、最低の符号レートRminを有し、カーネル行列に基づいて生成されたLDPC符号語は、最小の符号長を有し、最高の符号レートRmaxを有し、パリティ検査行列1に基づいて生成されたLDPC符号語は、符号レートR1を有し、パリティ検査行列2に基づいて生成されたLDPC符号語は、符号レートR2を有し、Rmin＜R2＜R1＜Rmaxであることがわかり得る。前述の例では、完全な行列、カーネル行列、パリティ検査行列1、またはパリティ検査行列2は、すべてLDPC符号の基本行列として使用されてもよく、これはエンコードまたは復号化用の行列を取得するためにリフティングサイズに応じてリフティングされ得ることに留意されたい。
通信システムでは、通信デバイス（例えば、基地局または端末）の間の情報データの送信は、無線伝搬環境が複雑かつ可変的であるために干渉およびエラーの影響を受けやすい。情報データを確実に送出するために、送信側の通信デバイスは、情報データに対してCRCアタッチメント、チャネル符号化、レートマッチング、およびインターリーブなどの処理を実行し、インターリーブされた符号化ビットを変調シンボルにマッピングし、変調シンボルを受信側の通信デバイスに送出する。変調シンボルを受信した後、受信デバイスは、デインターリーブ、レートデマッチング、復号化、およびCRCを対応して実行して情報データを復元する。これらのプロセスは、送信エラーを減らし、データ送信の信頼性を向上させることができる。
図3に示す通信システム300は、音声通信およびデータ通信などの様々なタイプの通信に広く適用され得る。通信システムは、複数のワイヤレス通信デバイスを含み得る。明確にするために、図3は、通信デバイス30および通信デバイス31のみを示す。制御情報またはデータ情報は、通信デバイス30と通信デバイス31との間の情報シーケンスとして送出および受信される。通信デバイス30は、送信側で通信デバイスとして機能し、トランスポートブロック（transmission block、TB）で情報シーケンスを送出し、CRCビットを各トランスポートブロックに付加する。CRCアタッチメント付きのトランスポートブロックのサイズが最大の符号ブロック長を超える場合、トランスポートブロックは、いくつかの符号ブロック（code block、CB）にセグメント化される必要がある。符号ブロックCRCビットはまた、各符号ブロックに付加されてもよく、または符号ブロックグループCRCビットは、符号ブロックの各グループに付加されてもよく、フィラービットは、各符号ブロックにさらに挿入されてもよい。通信デバイス30は、各符号ブロックに対してチャネル符号化を実行し、例えば、LDPCコーディングを実行して対応する符号化ブロックを取得する。各符号化ブロックは、情報ビットと、パリティビットとを含む。情報ビットがフィラービットを含む場合、フィラービットは、通常、「ヌル」（Null）として表現される。
符号化ブロックまたはビット再配置が実行された符号化ブロックは、通信デバイス30の循環バッファに記憶され、通信デバイス30は、循環バッファに記憶された符号化ブロックから複数の出力ビットを逐次取得し、出力ビットシーケンスを取得する。出力ビットは、符号化ブロック内のフィラービット以外のビットであり、したがって出力ビットシーケンスは、フィラービットを全く含まない。出力ビットシーケンスは、インターリーブされて変調シンボルにマッピングされた後に送出される。再送信を実行するとき、通信デバイス30は、循環バッファ内の符号化ブロックから別の出力ビットシーケンスを選択し、別の出力ビットシーケンスを送出する。逐次出力ビットを取得することが循環バッファの最後のビットに達すると、出力ビットの選択は、循環バッファの開始ビットから開始し続ける。
受信した変調シンボルを復調およびデインターリーブした後、通信デバイス31は、受信した出力ビットシーケンスのソフト値をソフトバッファ（soft buffer）の対応する位置に記憶する。再送信が発生する場合、通信デバイス31は、すべての再送信において出力ビットシーケンスのソフト値を結合し、結合されたソフト値をソフトバッファに記憶する。本明細書における結合は、2つの送信で受信された出力ビットの位置が同じである場合、2つの送信で受信された出力ビットのソフト値が結合されることを意味する。通信デバイス31のソフトバッファ内の位置は、通信デバイス30の循環バッファ内の符号化ブロック内の位置と一対一に対応している。具体的には、通信デバイス30の循環バッファ内の符号化ブロック内の出力ビットの位置がp番目のビットである場合、通信デバイス31のソフトバッファ内の出力ビットのソフト値の位置もまた、p番目のビットである。
通信デバイス31は、ソフトバッファ内のすべてのソフト値を復号化して情報シーケンスの符号ブロックを取得する。通信デバイス31は、トランスポートブロックサイズを取得し得る。したがって、1つのトランスポートブロックがセグメント化される符号ブロックの量および各符号ブロックの長さが決定され得る。符号ブロックがCRCビットセグメントを含む場合、通信デバイス31は、CRCビットセグメントをさらに使用して符号ブロックを検査することができる。通信デバイス31は、すべての符号ブロックを1つのトランスポートブロックに連結し、トランスポートブロックの検査および連結をさらに実行して情報シーケンスを最終的に取得する。通信デバイス31は、通信デバイス30によって実行される情報を処理するための方法の逆のプロセスを実行することがわかり得る。
本発明の実施形態では、通信デバイス30は、通信システム内の基地局などのネットワークデバイスであり得、それに対応して通信デバイス31は端末であり得ることに留意されたい。あるいは、通信デバイス30は、通信システム内の端末であってもよく、それに対応して通信デバイス31は、通信システム内の基地局などのネットワークデバイスであってもよい。
理解を容易にするために、本出願で使用されるいくつかの用語が以下に説明される。
本出願では、「ネットワーク」および「システム」という用語がしばしば交互に使用されるが、当業者はそれらの意味を理解することができる。端末は、通信機能を有するデバイスであり、ワイヤレス通信機能を有するハンドヘルドデバイス、車載デバイス、ウェアラブルデバイス、コンピューティングデバイス、またはワイヤレスモデムに接続された別の処理デバイスを含み得る。端末は、異なるネットワーク、例えば、ユーザ機器、移動局、加入者ユニット、局、携帯電話、携帯情報端末、ワイヤレスモデム、ワイヤレス通信デバイス、ハンドヘルドデバイス、ラップトップコンピュータ、コードレス電話セット、またはワイヤレスローカルループ局において異なる名前を有する場合がある。説明を簡単にするために、端末デバイスは、本出願では端末と簡単に呼ばれる。基地局（base station、BS）はまた、基地局デバイスと呼ばれることもあり、ワイヤレス通信機能を提供するために無線アクセスネットワークに展開されるデバイスである。異なるワイヤレスアクセスシステムでは、基地局は、異なる名前を有する場合がある。例えば、ユニバーサルモバイルテレコミュニケーションシステム（Universal Mobile Telecommunications System、UMTS）ネットワークの基地局は、ノードB（NodeB）と呼ばれ、LTEネットワークの基地局は、進化型ノードB（evolved NodeB、eNBまたはeNodeB）と呼ばれ、新しい無線（new radio、NR）ネットワークの基地局は、送受信ポイント（transmission reception point、TRP）もしくは次世代ノードB（generation nodeB、gNB）と呼ばれ、または様々な他の進化型ネットワークの基地局はまた、他の名前を有する場合がある。本発明は、それに限定されない。
図4は、本発明の一実施形態による情報を処理するための方法の概略フローチャートである。方法は、通信システムに適用されてもよい。通信システムは、通信デバイス30と、通信デバイス31とを含む。方法は、通信デバイス30によって実装されてもよく、以下のステップを含む。
401：符号化ブロック内の出力ビットシーケンスの開始位置k0（i）を取得する。
通信デバイス30では、符号化ブロックは、循環バッファに記憶される。符号化ブロックのサイズは、NCBによって表されてもよい。符号化ブロックはまた、1つまたは複数のフィラービットを含んでもよい。符号化ブロックが最初に送信または再送信されると、通信デバイス30は、循環バッファ内の符号化ブロックにおいて、初期送信または再送信に使用される出力ビットシーケンスを決定する。出力ビットシーケンスは、フィラービットを全く含まない。説明を簡単にするために、i番目の送信は初期送信または再送信を示し、i＝0は初期送信を示し、i＞0は再送信を示し、iは整数である。例えば、i＝1は第1の再送信を示し、i＝2は第2の再送信を示すなどである。再送信の上限は、システムの最大再送信時間に依存する。各初期送信または再送信の出力ビットシーケンスは、符号化ブロックの冗長バージョンである場合がある。k0（i）は、循環バッファの符号化ブロック内のi番目の送信の出力ビットシーケンスの開始位置を示し、これはi番目の再送信の冗長バージョンrv（i）の開始位置とも呼ばれ得る。
402：出力ビットシーケンスの長さE（i）および開始位置k0（i）に基づいて循環バッファ内の出力ビットシーケンスを決定する。
通信デバイス30は、i番目の送信の出力ビットシーケンスの長さE（i）およびステップ401で取得された開始位置k0（i）に基づいて出力ビットシーケンスを決定することができる。例えば、通信デバイス30は、出力ビットシーケンスとして符号化ブロックの（k0（i））番目のビットから開始するE（i）ビットを逐次取得する。出力ビットシーケンスは、フィラービットを全く含まず、したがって、通信デバイス30が、出力ビットシーケンスとして、符号化ブロックの（k0（i））番目のビットから開始するF（i）ビットのE（i）ビットを取得する場合、フィラービットの量は、F（i）−E（i）である。したがって、出力ビットシーケンスの終了場所は、k0（i）＋F（i）である。F（i）は、k0（i）から開始する符号化ブロックからE（i）出力ビットを逐次取得するために必要なビット量である。F（i）は0以上の整数である。
例えば、初期送信、すなわち、0番目の送信の出力ビットシーケンスを送出した後、通信デバイス30は、通信デバイス31から否定応答NACKを受信する。通信デバイス30は、第1の送信の出力ビットシーケンスの開始位置k0（1）、すなわち、第1の冗長バージョンrv（1）を決定する必要がある。したがって、通信デバイスは、循環バッファに記憶された符号化ブロック内の出力ビットシーケンスの開始位置k0（1）を取得し、出力ビットシーケンスの長さE（1）および開始位置k0（1）に基づいて、第1の送信の出力ビットシーケンス、すなわち、冗長バージョンrv（1）を決定する。通信デバイス30は、出力ビットシーケンスrv（1）を通信デバイス31に送出する。通信デバイス30が通信デバイス31からNACKを受信する場合、通信デバイス30は、第2の送信の出力ビットシーケンスの開始位置k0（2）、すなわち、第2の冗長バージョンrv（2）を決定する必要があり、出力ビットシーケンスの長さE（2）および開始位置k0（2）に基づいて第2の送信の出力ビットシーケンスを決定する、すなわち、冗長バージョンrv（2）を決定する。残りは、類推によって推測され得る。通信デバイスは、最大再送信に達するか、または通信デバイス30が通信デバイス31から肯定応答ACKを受信すると符号化ブロックの再送信を終了してもよい。もちろん、通信デバイス30は、通信デバイス31からのNACKまたはACKを考慮せずに複数の再送信を実行してもよい。
復号化中、受信側の通信デバイス31は、初期送信で受信されたソフトチャネルビットと冗長バージョンのソフトチャネルビットの結合および復号化を実行する必要がある。LDPC符号化により取得された符号化ブロックの場合、冗長バージョンの間の繰り返されるビットまたはスキップされたビットの量は削減され、受信側の通信デバイスの復号化性能を向上させる必要がある。
例として、図5−1に示すLDPC符号化ブロックが使用される。パンクチャリング前のLDPC符号化ブロックのカーネル行列の符号レートは0．89であり、LDPC符号化ブロックによってサポートされる最低の符号レートは0．33であると仮定する。LDPC符号化ブロックは、情報ビットと、冗長ビットとを含む。情報ビットは、体系的なパンクチャされるビットと、パンクチャすることができない情報ビットとを含む。冗長ビットは、重み2列に対応し、パンクチャすることができないパリティビットと、重み2列に対応し、パンクチャすることができるパリティビットと、重み1列に対応し、パンクチャすることができるパリティビットとを含む。パンクチャリングはまた、送出しないことを示す場合もある。パンクチャされたビットは、送出されないビットであり、パンクチャすることができないビットは、ビットが送出される必要があることを意味する。重み2列に対応するパリティビットは、パリティ検査行列の二重対角構造部分の列に対応し、言い換えると、カーネル行列の二重対角構造部分の列に対応する。パンクチャされない情報ビットと、重み2列に対応し、パンクチャされないパリティビットとを含む出力ビットシーケンスe0は、最高の符号レートを有する。
LDPC符号の復号化性能に影響を及ぼす、複数のサイズが存在する。例えば、LDPC符号の復号化中、復号化のための符号語を形成するために、通常、情報ビット以外の冗長部分がエンコード順序で選択される必要がある。別の例では、LDPC符号の場合、重み2列に対応するパリティビットがパンクチャされ、カーネル行列によってサポートされる元の符号レートよりも高い符号レートを取得する。再送信中、重み2列に対応するパンクチャされたパリティビットを最初に再送信する必要があり、次に重み1列部分のパンクチャされたパリティビットが送出される。別の例では、再送信中、繰り返される冗長ビットのより高い割合は、より劣った復号化性能を示す。
図5−2に示すように、4つの開始位置値p0、p1、p2、およびp3が存在する。初期送信では、出力ビットシーケンス、すなわち、冗長バージョン0は、0番目の開始位置p0から開始して取得される。第1の再送信では、出力ビットシーケンス、すなわち、冗長バージョン1は、第1の開始位置p 1 から開始して取得される。冗長バージョン0と冗長バージョン1は、連続していない。大量のスキップされたビットは送信されず、特に重み2列に対応するパリティビットは選択されない。2つの冗長バージョンを受信した後、受信側の通信デバイスは、結合および復号化を実行する。ただし、図5−2でスキップされた冗長ビットが受信側の通信デバイスに送信されないため、冗長ビットを冗長バージョン1の冗長ビットよりも先に選択して復号化用の符号語を形成することはできない。その結果、復号化性能が大幅に低下される。さらに、図5−2のスキップされたビットが重み2列に対応するパンクチャされたパリティビットも含むため、復号化性能をさらに劣化させる。
図5−3に示すように、初期送信では、出力ビットシーケンス、すなわち、冗長バージョン0は、0番目の開始位置p0から開始して取得される。第1の再送信では、出力ビットシーケンス、すなわち、冗長バージョン1は、第1の開始位置p1から開始して取得される。冗長バージョン0と冗長バージョン1は連続しているが、初期送信の符号レートが比較的低い場合、比較的大量の繰り返されるビットが存在し、復号化性能の損失につながる。
ステップ401において、k0（i）の値はpkであり得、pkは
Figure 0006871396
 の1つである。言い換えると、kmaxの開始位置の値が存在する。0≦pk＜NCB、pkは整数、kは整数、0≦k＜kmax、NCBは符号化ブロックのサイズ、kmaxは4以上の整数である。例えば、kmax＝2n、nは2以上の整数であり、またはkmax＝Nb、Nbは基本行列の列の量である。
pkの添字kは、冗長バージョンの開始位置番号rvidxである場合がある。
Figure 0006871396
 は、複数の方式で定義され得る。例えば、セットは、要素
Figure 0006871396
 のみを含むセットであってもよく、または別のセットのサブセットであってもよい。セットの要素
Figure 0006871396
 は、特定の順序で配置されてもよく、または特定の順序で配置されなくてもよい。これは、本出願において特に限定されない。
第1の可能な実装では、kmax値
Figure 0006871396
 は、差に基づいて均等に分布され得る。2つの値aとbとの差は、｜a−b｜によって表され得、｜｜は、絶対値の計算を表す。循環バッファ内の符号化ブロックの開始位置の値について、pk≧pk−1の場合、pkとpk−1との間の差は、｜pk−pk−1｜であり、pk＜pk−1の場合、pkとpk−1との間の差は、｜（pk＋NCB）−pk−1｜である。例えば、差は、整数Sである。2つの隣接する値の間の差は、Sである。k＞0の場合、pkは以前の値pk−1に基づいて取得され得る。例えば、pkはpk＝（pk−1＋S）modNCBを満たす。あるいは、pkはp0に基づいて取得され得、pkはpk＝（p0＋k・S）modNCBを満たす。p0はリフティングサイズの整数倍であり得、p0＝l・zであり、lは整数、0≦l＜Nbである。p0＝0の場合、pkがpk＝（k・S）modNCBを満たすため、方程式は単純化され得る。
kmax値
Figure 0006871396
 は、符号化ブロックのサイズNCBに基づいて設定され得る。Sは
Figure 0006871396
 または
Figure 0006871396
 であり得る。この場合、k＞0の場合、pkは
Figure 0006871396
 または
Figure 0006871396
 を満たす。別の例として、pkは
Figure 0006871396
 、
Figure 0006871396
 、
Figure 0006871396
 、または
Figure 0006871396
 を満たす。
Figure 0006871396
 は、整数への切り上げを表し、
Figure 0006871396
 は、整数への切り捨てを表す。例えば、2．1は3に切り上げられ、2に切り捨てられる。
符号化ブロックが215ビットの長さを有し、kmaxが8、隣接する値の間の差が
Figure 0006871396
 である例では、p0＝0の場合、
Figure 0006871396
 の値は
Figure 0006871396
 を満たし、｛0、26、52、78、104、130、156、182｝である。この例では、
Figure 0006871396
 の要素が等間隔で昇順で分布され得ることがわかり得る。これは、本明細書における説明のための単なる例であり、本出願はそれに限定されないことに留意されたい。例えば、
Figure 0006871396
 の要素は降順で配置されてもよく、隣接する要素の間の差は他の値を有してもよい。
別の例では、kmax＝Nb、Nbは基本行列の列の量である。NCBは、Nb・zに基づいて、任意選択でパンクチャリングにより取得される。したがって、隣接する値の間の差はzになり得る。任意の値pkについて、pk＝（k・z）modNCBである。例えば、Nb＝50およびz＝4の場合、
Figure 0006871396
 の値はpk＝（k・z）modNCBを満たし、｛0、4、8、．．．、196｝である。これは、本明細書における説明のための単なる例であり、本出願はそれに限定されないことに留意されたい。
kmaxの増加は、冗長バージョンの開始位置の間の距離を短くすることができる。開始位置に基づいて決定された冗長バージョンはまた、受信側の通信デバイスの復号化性能を向上させることができる。例えば、kmaxは4よりも大きい整数であってもよい。例えば、kmax＝5、またはkmax＝2n、kmaxは8以上、例えば、8または16であり、nは2よりも大きい整数である。別の例では、kmax＝Nb、Nbは符号化ブロックの基本行列の列の量である。これは、本明細書における説明のための単なる例であり、本出願はそれに限定されない。
前述の方法では、冗長バージョンの送信の間の間隔は大きく変化しないか、または大量の繰り返されるビットを含まない。したがって、前述の方法は、様々な初期送信符号レートに適応することができ、比較的安定した性能を有する。
第2の可能な実装では、kmax値
Figure 0006871396
 は、隣接する値の間の差が変化されるように代替的に設定され得る。
例えば、pm＋1が境界点として使用され、pm＋1の後のkmax−m−2の値は、隣接する値の間の差が昇順になるように設定され得、上記で説明したように、k max は4以上の整数である。例えば、pm＋2−pm＋1≦pm＋3−pm＋2である。p0とpm＋1との間のm＋1値は、例えば、
Figure 0006871396
 または
Figure 0006871396
 の値を有する差に基づいて均等に分布され得、または隣接する値の間の差が変化される別の方式で設定され得る。これは、本明細書において限定されない。例えば、p m＋2 −p m＋1 ≦p m＋3 −p m＋2 に従って、k max ＝4で、p m＋3 の添字m＋3がk max −1以下、すなわちm＋3≦3である場合、m＝0であるため、したがってp 2 −p 1 ≦p 3 −p 2 である。当然のことながら、隣接する値の間の差が変化する方式については、p 2 −p 1 ＜p 3 −p 2 であり、隣接する値の間の差が均等になる方式については、p 2 −p 1 ＝p 3 −p 2 である。
例えば、初期送信中、高い符号レートを有する出力ビットシーケンスが取得され、情報ビットと、重み2列に対応し、パンクチャされないパリティビットとを含み、例えば、図5−1のe0を含む。出力ビットシーケンスの長さはE0＝（Nb−Mb＋j）＊zであり、jは重み2列に対応するパリティビットの量または重み2列に対応し、パンクチャされないパリティビットの量である。pm＋1の値は、（Nb−Mb＋j）＊zであり得る。
pk＞（Nb−Mb＋j）＊zの場合、pkはpk−pk−1≦pk＋1−pkを満たし、m＋1＜k＜kmax−1である。上記で説明したように、k max は4以上の整数である。k max ＝4の場合、k max −1＝3、つまりm＋1＜k＜3であり、kは整数であるため、k＝2、m＝0である。したがってp 2 −p 1 ≦p 3 −p 2 である。
pk＜（Nb−Mb＋j）＊zの場合、p0とpm＋1との間のm＋1値の隣接する値の間の差は
Figure 0006871396
 または
Figure 0006871396
 である。例えば、k＜m＋1の場合、pkは
Figure 0006871396
 または
Figure 0006871396
 を満たす。
pk＝（Nb−Mb＋j）＊zの場合、すなわち、pk＝pm＋1、k＝m＋1である。
方法によれば、開始位置は情報ビットにより近い位置でより密に分布され、開始位置は符号化ブロックの最後のビットにより近い位置でより疎に分布される。
例として、図1に示す基本行列が使用される。Nb＝38、Mb＝13、z＝4である。カーネル行列Hkの最後の4つの列は、具体的には、重み2列に対応するパリティビットの対応する列である、二重対角構造部分である。したがって、重み2列に対応するパリティビットの量は、4である。2つの列がパンクチャされない場合、重み2列に対応し、パンクチャされないパリティビットの量は、2である。jが重み2列に対応するパリティビットの量である場合、Er0＝116である。jが重み2列に対応し、パンクチャされないパリティビットの量である場合、Er0＝108である。jが重み2列に対応し、パンクチャされないパリティビットの量である例では、kmaxは8、符号化ブロックは152ビットの長さを有し、p4＝Er0＝108、p0＝2であり、p0とp4との間に3つの値p1、p2、およびp3が存在する。2つの隣接する値の間の差は
Figure 0006871396
 である。3つの値p5、p6、およびp7は、p4と符号化ブロックの終了ビットとの間に存在し、それらの間の差は降順である。差は、逐次6、10、および14である。kmax値は、｛2、28、54、80、108、114、124、138｝である。
Figure 0006871396
 の要素の昇順の分布は、本明細書の単なる例であることに留意されたい。本出願はそれに限定されず、
Figure 0006871396
 の要素は降順で代替的に分布されてもよく、
Figure 0006871396
 の隣接する要素の間の間隔は代替的に別の値であってもよいことが理解されよう。
Figure 0006871396
 の値pkについて、ステップ401のk0（i）は、複数の方式で取得され得る。
第1の実装または第2の実装に基づいて、第3の可能な実装では、i＞0の場合、開始位置k0（i）は、前の送信出力ビットシーケンスの開始位置k0（i−1）および前の送信出力ビットシーケンスの長さE（i−1）に基づいて決定される。
説明を簡単にするために、前の送信出力ビットシーケンスの最後の位置から符号化ブロックの最後のビット（（NCB−1）番目のビット）への方向は、フロントツーエンド方向として使用され、前の送信出力ビットシーケンスの最後の位置から符号化ブロックの開始ビット（0番目のビット）への方向は、エンドツーフロント方向として使用される。
例えば、繰り返される冗長ビットの量を削減するために、開始位置k0（i）は、前の送信出力ビットシーケンスの開始位置k0（i−1）および前の送信出力ビットシーケンスの長さE（i−1）に基づいてフロントツーエンド方向で取得され得る。出力ビットシーケンスは、フィラービットを全く含まず、したがって、F（i−1）がk0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量である場合、前に取得された出力ビットシーケンスの最後の位置は、（k0（i−1）＋F（i−1）−1）mod NCBである。前に取得された出力ビットシーケンスの最後の位置からフロントツーエンド方向の第1の開始位置の値pkは、k0（i）として使用される。前に取得された出力ビットシーケンスの最後の位置が
Figure 0006871396
 の最大値よりも大きい場合、pkは
Figure 0006871396
 の最小値である。
pkは、pk≧（（k0（i−1）＋F（i−1））modNCB）を満たす最小値であることがわかり得る。
Figure 0006871396
 の値がpk≧（（k0（i−1）＋F（i−1））modNCB）を満たさない場合、言い換えると、（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最大値よりも大きい場合、pkは
Figure 0006871396
 の最小値である。
前述の実装の値｛2、28、54、80、108、114、124、138｝は、例として使用される。前の送信出力ビットシーケンスの開始位置k0（i−1）は2であり、前の送信出力ビットシーケンスの長さE（i−1）は25ビットである。5つのフィラービットが存在し、したがって、前回k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量F（i−1）は、30である。i番目の送信の出力ビットシーケンスk0（i）について、この実施形態におけるフロントツーエンド方向の開始位置を取得する方法が使用される場合、k0（i）＝54である。前の送信出力ビットシーケンスの開始位置k0（i−1）が124の場合、前の送信出力ビットシーケンスの長さE（i−1）は30ビットであり、フィラービットが存在せず、前回k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量は、30であり、k0（i）＝2である。これは、本明細書における単なる例であり、本出願はそれに限定されないことに留意されたい。
別の例として、逐次復号化の要件を満たすために、開始位置k0（i）は、前の送信出力ビットシーケンスの開始位置k0（i−1）および前の送信出力ビットシーケンスの長さE（i−1）に基づいてエンドツーフロント方向で取得される。出力ビットシーケンスは、フィラービットを全く含まず、したがって、F（i−1）がk0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量である場合、前に取得された出力ビットシーケンスの最後の位置は、（k0（i−1）＋F（i−1）−1）mod NCBである。前に取得された出力ビットシーケンスの最後の位置からエンドツーフロント方向の第1の開始位置の値pkは、k0（i）として使用される。前に取得された出力ビットシーケンスの終了場所が
Figure 0006871396
 の最小値よりも小さい場合、pkは
Figure 0006871396
 の最大値である。pkは、pk≦（（k0（i−1）＋F（i−1））modNCB）を満たす最大値であることがわかり得る。
Figure 0006871396
 の値がpk≦（（k0（i−1）＋F（i−1））modNCB）を満たさない場合、言い換えると、（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最小値よりも小さい場合、pkは
Figure 0006871396
 の最大値である。
前述の実施形態における値｛2、28、54、80、108、114、124、138｝、および符号化ブロックの長さが152ビットであることは、例として依然として使用される。前の送信出力ビットシーケンスの開始位置k0（i−1）は2であり、前の送信出力ビットシーケンスの長さE（i−1）は25ビットである。5つのフィラービットが存在する。したがって、前回k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量F（i−1）は、30である。i番目の送信の出力ビットシーケンスk0（i）について、エンドツーフロント方向の開始位置を取得する方法が使用される場合、k0（i）＝28である。前の送信出力ビットシーケンスの開始位置k0（i−1）が124の場合、前の送信出力ビットシーケンスの長さE（i−1）は20ビットであり、9つのフィラービットが存在し、前回k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量F（i−1）は、29であり、k0（i）＝138である。これは、本明細書における単なる例であり、本出願はそれに限定されないことに留意されたい。
別の例として、前述の2つの例で、エンドツーフロント方向でk0（i）を取得し、フロントツーエンド方向でk0（i）を取得した結果を参照して、ビットを繰り返すことによって、および冗長ビットをスキップすることによって引き起こされる復号化性能の損失を補償するために、前に取得された出力ビットシーケンスの終了場所とのより小さい差を有する2つの結果のうちの1つの値がk0（i）として使用される。
Figure 0006871396
 の場合、pkは（（k0（i−1）＋F（i−1））modNCB）との最小差を有する
Figure 0006871396
 の値であり、または（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最小値よりも小さいまたは（（k0（i−1）＋F（i−1））modNCB）が
Figure 0006871396
 の最大値よりも大きい場合、pkは、（（k0（i−1）＋F（i−1））modNCB）とのより小さい差を有する、
Figure 0006871396
 の最小値および
Figure 0006871396
 の最大値
Figure 0006871396
 の1つである。可能な実装では、pk＋およびpk−が最初に決定され得る。pk＋は、前に取得された出力ビットシーケンスの最後の位置からフロントツーエンド方向の第1の開始位置の値であり、pk−は、前に取得された出力ビットシーケンスの最後の位置からエンドツーフロント方向の第1の開始位置の値であり、pkは、pk＋およびpk−の1つであり、（（k0（i−1）＋F（i−1））modNCB）とのより小さい差を有する。pk＋と（（k0（i−1）＋F（i−1））modNCB）との間の差がpk−と（（k0（i−1）＋F（i−1））modNCB）との間の差に等しい場合、pkは、任意にその2つから、または方向を決定する値に基づいて選択され得る。
前述の実施形態における値｛2、28、54、80、108、114、124、138｝、および符号化ブロックの長さが152ビットであることは、例として依然として使用される。前の送信出力ビットシーケンスの開始位置k0（i−1）は2であり、前の送信出力ビットシーケンスの長さE（i−1）は26ビットである。前回k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量F（i−1）は、30である。i番目の送信の出力ビットシーケンスk0（i）について、この実施形態における方法が使用されて開始位置を取得する場合、k0（i）＝28である。k0（i−1）が124ビットである場合、前の送信出力ビットシーケンスの長さE（i−1）は29ビットであり、前回k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量F（i−1）は、30であり、フロントツーエンド方向で取得された値は、p0＝2であり、p0と（（k0（i−1）＋F（i−1））modNCB）との間の差は、1であり、エンドツーフロント方向で取得された値は、p7＝138であり、p7と（（k0（i−1）＋F（i−1））modNCB）との間の差は、15である。したがって、k0（i）＝p0＝2である。これは、本明細書における単なる例であり、本出願はそれに限定されないことに留意されたい。
別の例として、ビットを繰り返すことによって、および冗長ビットをスキップすることによって引き起こされる復号化性能の損失を補償するために、i番目の送信で開始位置k0（i）を取得するための方向は、送信の量iと開始位置k0（i）を取得するための方向との間の対応に基づいて決定され、開始位置k0（i）は、前の送信出力ビットシーケンスの最後の位置および開始位置k0（i）を取得するための決定された方向に基づいて取得される。送信の量iの表および開始位置k0（i）を取得するための方向、例えば、表1は、通信デバイスに設定されてもよい。再送信の最大量は3であり、初期送信では取得方向を設定する必要はない。
Figure 0006871396
前述の実施形態における値｛2、28、54、80、108、114、124、138｝、および符号化ブロックの長さが152ビットであることは、例として依然として使用される。初期送信の出力ビットシーケンスの開始位置k0（0）が2の場合、初期送信の出力ビットシーケンスの長さE（0）は20ビット、フィラービットの量は10、F（0）＝30ビットである。出力ビットシーケンスが取得されるたびに同じ量のフィラービットが存在し、各送信の出力ビットシーケンスが同じ長さを有し、開始位置が上記の表1の対応を使用することによって取得されると想定される。第1の送信の出力ビットシーケンスの場合、開始位置k0（1）は、フロントツーエンド方向で取得され、k0（1）＝54である。第2の送信の出力ビットシーケンスの場合、開始位置k0（2）は、エンドツーフロント方向で取得され、k0（2）＝80である。第3の送信の出力ビットシーケンスの場合、開始位置k0（3）が取得され、k0（3）＝108である。これは、本明細書における単なる例であり、本出願はそれに限定されないことに留意されたい。
取得方向の「エンドツーフロント」および「フロントツーエンド」は、特定の数値を使用することによって示され得、文字通りの表現方式に限定されない。例えば、0は「エンドツーフロント」を表し、1は「フロントツーエンド」を表し、または別の数値表現方式が使用される。あるいは、送信の量iと開始位置k0（i）を取得するための方向との間の対応は、別の形式で代替的に定義されてもよい。本発明のこの実施形態は、それに限定されない。
i番目の送信の出力ビットシーケンスの開始位置を取得するための方向は、送信の量iに基づいて決定され得る。開始位置k0（i）は、i番目の送信の出力ビットシーケンスの開始位置を取得するための方向、前の送信出力ビットシーケンスの開始位置k0（i−1）、および前の送信出力ビットシーケンスの長さE（i−1）に基づいてエンドツーフロント方向で取得される。
第1の実装または第2の実装に基づいて、第4の可能な実装では、開始位置が各送信中に取得される順序が定義されてもよく、各送信中にpkの添字kの値選択順序もまた定義されてもよい。順序は、受信側の通信デバイスに示され得るか、または送信側の通信デバイスおよび受信側の通信デバイスに事前に記憶され得る。
pkの添字kは、冗長バージョンの開始位置番号rvidxであり得、i番目の送信の冗長バージョンの開始位置番号は、rvidx（i）で表され得、開始位置k0（i）は、冗長バージョンの開始位置番号rvidx（i mod kmax）に基づいて決定され得る。
固定された順序に基づく開始位置取得方法が使用されてもよい。一実施形態では、rvidxの値選択順序が定義され得る。値選択順序の値の量は、kmaxであってもよく、または再送信の最大量Rmaxであってもよい。例えば、kmax＝8のとき、rvidxの値選択順序は、逐次0、3、6、2、5、7、4、および1である。初期送信では、出力ビットシーケンスがp0番目のビットから開始して決定される。第1の送信では、k0（1）＝p3であり、出力ビットシーケンスがp3番目のビットから開始して決定される。第2の送信では、k0（2）＝p6であり、出力ビットシーケンスがp6番目のビットから開始して決定される。残りは、類推によって推測され得る。kmax番目の送信の場合、出力ビットシーケンスが再びp0番目のビットから開始して決定される。具体的には、i番目の送信では、k＝rvidx（i mod kmax）、k0（i）＝pkである。別の例では、再送信の最大量Rmaxは3、rvidxの値選択順序セットは｛0、2、3、1｝である。この場合、初期送信では、出力ビットシーケンスがp0番目のビットから開始して決定される。第1の送信では、k0（1）＝p2であり、出力ビットシーケンスがp3番目のビットから開始して決定される。第2の送信では、k0（2）はp3である。i番目の送信では、k＝rvidx（i mod Rmax）、k0（i）＝pkである。
さらに、rvidxの値選択順序は、初期送信符号レートの値に基づいて決定されてもよいし、各送信の出力ビットシーケンスの長さEおよびリフティングサイズzに基づいて決定されてもよい。非適応再送信シナリオでは、初期送信の出力ビットシーケンスの長さは、再送信の出力ビットシーケンスの長さに等しい。例えば、rvidxの値選択順序は、
Figure 0006871396
 に基づいて決定される。
例えば、kmax＝8であり、66＊82 LDPC行列が使用される。情報ビットの列の量は、16である。符号化ブロックについて、rvidxの値選択順序と初期送信の符号レートとの間の対応については、表2を参照されたい。例えば、R0≧0．8であり、rvidxの値選択順序は｛0、2、4、6｝である。
Figure 0006871396
別の例では、kmax＝8であり、66＊82 LDPC行列が使用される。情報ビットの列の量は、16である。符号化ブロックについては、rvidxの値選択順序と初期送信符号レートとの間の対応について、表3を参照されたい。例えば、
Figure 0006871396
 であり、rvidxの値選択順序は｛0、3、6、2｝である。
Figure 0006871396
この方式は非適応再送信に適しており、開始位置に関する情報は、送出するたびに受信側の通信デバイスに示される必要はない。
符号化ブロック内の出力ビットシーケンスの開始位置k0（i）は、送信側の通信デバイスによって示されるrvidxに基づいて代替的に取得されてもよい。この方式は、適応再送信に適している。
第5の可能な実装では、再送信について、具体的には、i＞0の場合、i番目の送信の出力ビットシーケンスと（i−1）番目の送信の出力ビットシーケンスは、エンドツーエンドで接続される。この実装では、k0（i）は、前の送信出力ビットシーケンスの開始位置k0（i−1）および前の送信出力ビットシーケンスの長さE（i−1）に基づいて決定される。出力ビットシーケンスは、フィラービットを全く含まない。したがって、F（i−1）は、k0（i−1）およびE（i−1）に基づいて取得され得る。F（i−1）は、k0（i−1）から開始する符号化ブロックからE（i−1）出力ビットを逐次取得するために必要なビット量である。k0（i）＝（k0（i−1）＋F（i−1））mod NCBである。この実装では、2つの隣接する送信の出力ビットシーケンスは連続しており、繰り返されるビットは2つの出力ビットシーケンスの間に存在しないため、そのような出力ビットシーケンスが受信側の通信デバイスに送出されると、比較的良好な復号化性能が達成され得る。
さらに、エンドツーエンド接続での再送信方式に基づいて、符号化ブロックのすべてのビットが一度送信された後、オフセットEoffsetが各再送信に対して追加され、具体的には、k0（i）＝（k0（i−1）＋F（i−1）＋Eoffset）modNCBである。この実装では、符号化ブロックの終了ビットがすでに送信されている場合、k0（i）＝（k0（i−1）＋F（i−1）＋Eoffset）modNCB、それ以外の場合、k0（i）＝（k0（i−1）＋F（i−1））mod NCBである。このように、すべてのビットが送信された後、オフセットが各再送信に追加されるため、繰り返されるビットの量が削減され、それによって復号化性能の損失を低減する。
任意選択で、情報を処理するための方法が実行された後、通信デバイスは出力ビットシーケンスをさらに処理することができるため、出力ビットシーケンスが送出または受信中に使用される。例えば、処理は、出力ビットシーケンスをインターリーブすること、出力ビットシーケンスを変調シンボルにマッピングすることなどを含む。処理については、従来技術の対応する処理方法を参照し、詳細は本明細書では説明されない。
図6は、本発明の一実施形態による情報を処理するための方法のフローチャートである。方法は、通信システムに適用されてもよい。通信システムは、通信デバイス30と、通信デバイス31とを含む。方法は、通信デバイス31によって実装されてもよく、以下のステップを含む。
601：ソフトバッファに記憶されたE（i）の長さを有するソフトビットシーケンスの開始位置k0（i）を取得する。
602：開始位置k0（i）から開始するステップ601におけるソフトビットシーケンスを結合してソフトバッファに記憶する。
通信デバイス30は、前述の実施形態で取得された出力ビットシーケンスを通信デバイス31に送出する。前述の実施形態における出力ビットシーケンスは、レートマッチング後に取得された出力ビットシーケンスであり、通信デバイス30は、レートマッチング後に取得された出力ビットシーケンスに対してインターリーブおよび変調などの処理を実行し、出力ビットシーケンスに対応する信号を送出することができ、通信デバイス31は、出力ビットシーケンスに対応するソフトビットシーケンスを取得するために、出力信号を受信し、出力信号に対する復調およびデインターリーブを実行することが理解され得る。具体的には、出力ビットシーケンスの1ビットは、ソフトビットシーケンスの1つのソフトチャネルビット（soft channel bit）に対応する。通信デバイス31のソフトバッファに記憶されたソフトチャネルビットの位置は、通信デバイス30の循環バッファ内の符号化ブロック内の位置と一対一に対応している。ソフトバッファのサイズと循環バッファ内の符号化ブロックのサイズも同じであり、NCBであり得る。
例えば、通信デバイス30によって送出される出力ビットは、1であり、チャネル送信後、通信デバイス31は、出力ビットに対応するソフトチャネルビットを取得し、ソフトチャネルビットは、1．45である。符号化ブロック内の出力ビットの位置が第5のビットである場合、通信デバイス31のソフトバッファ内の第5のソフトチャネルビットは、1．45である。これは、本明細書における説明のための単なる例であり、本発明のこの実施形態はそれに限定されないことに留意されたい。通信デバイス30によって取得された出力ビットシーケンスがn c 個の出力ビットを含む場合、通信デバイス31は、n c 個の対応するソフトチャネルビットを取得し得る。同じ位置のソフトチャネルビットを2回受信する場合、通信デバイス31は、2つのソフト値を結合する。例えば、第1の送信で受信したソフトチャネルビットが1．45であり、第2の送信で受信したソフトチャネルビットが0．5である場合、結合後に1．95が取得される。これは、本明細書における単なる例であり、本出願はそれに限定されないことに留意されたい。
開始位置k0（i）およびその取得方式は、前述の実施形態に対応する特徴を有することがわかり得る。前述の実施形態の説明を参照し、詳細は、本明細書では再度説明されない。通信デバイス30では、開始位置は循環バッファ内の符号化ブロックに相対的であり、通信デバイス31では、開始位置はソフトバッファに相対的であり、通信デバイス30の側では、出力ビットシーケンスは循環バッファ内の符号化ブロックで決定され、通信デバイス31の側では、受信されたソフトビットシーケンスはソフトバッファに記憶されることに留意されたい。
図7は、情報を処理するための装置700の概略構造図である。装置は、図3に示す通信システム内の通信デバイス30に適用され得る。装置700は、レートマッチング装置と呼ばれることもある。装置700は、前述の方法の実施形態を実装するように構成され得る。前述の方法の実施形態の説明を参照し、詳細は、本明細書では再度説明されない。
装置700は、取得ユニット701と、処理ユニット702とを含み得る。
取得ユニット701は、符号化ブロック内の出力ビットシーケンスの開始位置k0（i）を取得するように構成される。処理ユニット702は、出力ビットシーケンスの長さE（i）および開始位置k0（i）に基づいて符号化ブロック内の出力ビットシーケンスを決定するように構成される。符号化ブロックは、循環バッファに記憶され、iは0以上の整数である。k0（i）を取得し、E（i）およびk0（i）に基づいて出力ビットシーケンスを決定する方法の詳細については、前述の方法の実施形態の説明を参照されたい。
図8は、情報を処理するための装置800の概略構造図である。装置は、図3に示す通信システム内の通信デバイス31に適用され得る。装置800は、レートデマッチング装置と呼ばれることもある。装置800は、前述の方法の実施形態を実装するように構成され得る。詳細については、前述の方法の実施形態の説明を参照されたい。装置800は、取得ユニット801と、処理ユニット802とを含み得る。
取得ユニット801は、ソフトバッファに記憶されたE（i）の長さを有するソフトビットシーケンスの開始位置k0（i）を取得するように構成される。処理ユニット802は、開始位置k0（i）から開始する取得ユニット801によって取得されたソフトビットシーケンスを結合してソフトバッファに記憶するように構成される。
図9は、通信デバイスの概略構造図である。通信デバイスは、図3に示す通信システムに適用され得る。通信デバイス30は、エンコーダ301と、レートマッチャ302と、トランシーバ303とを含み得る。エンコーダ301は、符号化ユニット、エンコード回路などとも呼ばれることもあり、情報データをエンコードするように主に構成される。レートマッチャ302は、レートマッチングユニット、レートマッチング回路などとも呼ばれることもあり、エンコードによりエンコーダ301によって取得された符号化ブロックに基づいて、送出される出力ビットシーケンスを決定するように主に構成され、例えば、前述の実施形態において出力ビットシーケンスを決定するように構成され、例えば、図7の装置700を含むことができる。トランシーバ303は、トランシーバユニット、トランシーバ、トランシーバ回路などとも呼ばれることもあり、無線周波数信号を受信および送出するように主に構成され、例えば、前述の実施形態の出力ビットシーケンスを通信デバイス31に送出するように構成される。通信デバイス30は、トランスポートブロックCRCを生成するように構成された構成要素、符号ブロックセグメンテーションおよびCRC検査を実行するように構成された構成要素、インターリーバ、および変調器などの他の構成要素をさらに含むことができ、これらは、図3の通信デバイス30の部分の機能を実装するようにそれぞれ構成され得る。
通信デバイス30は、1つまたは複数のメモリと、1つまたは複数のプロセッサとを含み得ることに留意されたい。メモリは、命令を記憶する。プロセッサは、メモリに結合され、メモリ内の命令を実施して方法の実施形態で説明されるステップを実行する。メモリは、通信デバイス30の他の部分の機能、例えば、符号ブロックセグメンテーション、CRC検査、インターリーブ、および変調を実行するためにプロセッサが実施する他の命令をさらに含むことができる。
図10は、通信デバイスの概略構造図である。通信デバイスは、図3に示す通信システムに適用され得る。通信デバイス31は、デコーダ311と、レートデマッチャ312と、トランシーバ313とを含み得る。レートデマッチャ312は、レートデマッチングユニットまたはレートデマッチング回路とも呼ばれることもあり、ソフトチャネルビットを結合するように構成され、例えば、前述の実施形態の出力ビットシーケンスのソフトチャネルビットを結合してソフトバッファに記憶するように構成されてもよく、例えば、図8の装置800を含んでもよい。デコーダ311は、復号化ユニットまたは復号化回路とも呼ばれることもあり、受信された信号を復号化するように主に構成され、例えば、ソフトバッファ内のソフトチャネルビットを復号化するように構成される。トランシーバ313は、トランシーバユニット、トランシーバ、トランシーバ回路などとも呼ばれることもあり、無線周波数信号を受信および送出するように主に構成され、例えば、通信デバイス30によって送出される前述の実施形態の出力ビットシーケンスを受信するように構成される。通信デバイス31は、トランスポートブロック上でCRC検査を実行するように構成された構成要素、符号ブロック連結を実行するように構成された構成要素、デインターリーバ、および復調器などの他の構成要素をさらに含むことができ、これらは、図3の通信デバイス31の部分の機能を実装するようにそれぞれ構成され得る。
通信デバイス31は、図3の通信デバイス31の部分の機能を実装するために、1つまたは複数のメモリおよびプロセッサを含み得ることに留意されたい。専用のメモリおよびプロセッサが、各構成要素に配置されてもよい。あるいは、複数の構成要素が同じメモリおよびプロセッサを共有する。
通信デバイス31は、1つまたは複数のメモリと、1つまたは複数のプロセッサとを含み得ることに留意されたい。メモリは、命令を記憶する。プロセッサは、メモリに結合され、メモリ内の命令を実施して方法の実施形態で説明されるステップを実行する。メモリは、通信デバイス30の他の部分の機能、例えば、符号ブロック連結、デインターリーブ、および復調を実行するためにプロセッサが実施する他の命令をさらに含むことができる。
当業者は、本発明の実施形態に列挙される様々な例示的な論理ブロック（illustrative logic block）およびステップ（step）が電子ハードウェア、コンピュータソフトウェア、またはそれらの組合せを使用することによって実装され得ることをさらに理解し得る。機能がハードウェアまたはソフトウェアのどちらを使用することによって実装されるかは、特定の用途およびシステム全体の設計要件に依存する。当業者は、様々な方法を使用して機能を各特定の用途に実装することができるが、そのような実装は、本発明の実施形態の範囲を超えると解釈されるべきではない。
本発明の実施形態で説明される様々な例示的な論理ユニットおよび回路は、汎用プロセッサ、デジタル信号プロセッサ、特定用途向け集積回路（ASIC）、フィールドプログラマブルゲートアレイ（FPGA）または別のプログラム可能な論理装置、ディスクリートゲートまたはトランジスタロジック、ディスクリートハードウェア構成要素、またはそれらの任意の組合せの設計を使用することによって説明された機能を実装または動作し得る。汎用プロセッサは、マイクロプロセッサであってもよい。任意選択で、汎用プロセッサはまた、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであってもよい。プロセッサは、コンピューティング装置の組合せ、例えば、デジタル信号プロセッサおよびマイクロプロセッサ、複数のマイクロプロセッサ、デジタル信号プロセッサコアと連携する1つまたは複数のマイクロプロセッサ、または他の同様の構成によって実装されてもよい。
本発明の実施形態で説明される方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実施される命令、またはそれらの組合せに直接埋め込まれてもよい。メモリは、RAMメモリ、フラッシュメモリ、ROMメモリ、EPROMメモリ、EEPROMメモリ、レジスタ、ハードディスク、リムーバブルハードディスク、CD−ROM、または当技術分野の任意の他の形式の記憶媒体であってもよい。例えば、プロセッサがメモリから情報を読み取り、情報をメモリに書き込むことができるように、メモリはプロセッサに接続されてもよい。任意選択で、メモリは、プロセッサにさらに統合されてもよい。プロセッサおよびメモリはASICに配置されてもよく、ASICはUEに配置されてもよい。任意選択で、プロセッサおよびメモリは、UEの異なる構成要素に配置されてもよい。
前述の実装の説明を用いて、当業者は、本発明がハードウェア、ファームウェアまたはそれらの組合せによって実装され得ることを明確に理解し得る。ソフトウェアプログラムを使用することによって実装されると、方法は、コンピュータプログラム製品の形で完全にまたは部分的に実装されてもよく、コンピュータプログラム製品は、1つまたは複数のコンピュータ命令を含む。コンピュータ命令がコンピュータにロードされて実施されると、本発明の実施形態による手順または機能は、すべてまたは部分的に生成される。本発明がソフトウェアプログラムを使用することによって実装されると、前述の機能は、コンピュータ可読媒体に記憶され、またはコンピュータ可読媒体内の1つまたは複数の命令または符号として送信され得る。コンピュータは、汎用コンピュータ、専用コンピュータ、コンピュータネットワーク、または他のプログラム可能な装置であり得る。コンピュータ命令は、コンピュータ可読記憶媒体に記憶されてもよく、またはコンピュータ可読記憶媒体から別のコンピュータ可読記憶媒体に送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体と、通信媒体とを含み、通信媒体は、コンピュータプログラムをある場所から別の場所に送信させる任意の媒体を含む。記憶媒体は、コンピュータにアクセス可能な任意の利用可能な媒体とすることができる。以下は例を提供するが、制限を課すものではない：コンピュータ可読媒体は、RAM、ROM、EEPROM、CD−ROM、または別の光ディスク記憶もしくはディスク記憶媒体、または別の磁気記憶デバイス、または予想されるプログラム符号を命令またはデータ構造の形で保持または記憶するために使用され得、コンピュータによってアクセスされ得る任意の他の媒体を含んでもよい。加えて、任意の接続がコンピュータ可読媒体として適切に定義されてもよい。例えば、ソフトウェアが同軸ケーブル、光ファイバ／ケーブル、ツイストペア、デジタル加入者回線（DSL）、または赤外線、無線およびマイクロ波などのワイヤレス技術を使用することによってウェブサイト、サーバ、または別の遠隔ソースから送信される場合、同軸ケーブル、光ファイバ／ケーブル、ツイストペア、DSL、または赤外線、無線およびマイクロ波などのワイヤレス技術は、それらが属する媒体の定義に含まれる。例えば、本発明で使用されるディスク（Disk）およびディスク（disc）は、コンパクトディスク（CD）、レーザディスク、光ディスク、デジタル多用途ディスク（DVD）、フロッピーディスクおよびBlu−ray（登録商標）ディスクを含み、ディスクは、一般に、磁気手段によってデータをコピーし、ディスクは、レーザ手段によって光学的にデータをコピーする。前述の組合せもまた、コンピュータ可読媒体の保護範囲に含まれるべきである。
結論として、上述したことは、本発明の技術的解決策の単なる例示的な実施形態であり、本発明の保護範囲を限定することを意図するものではない。本発明の原理から逸脱することなくなされた任意の修正、等価な置換、または改良は、本発明の保護範囲内に入るものとする。
30 通信デバイス
31 通信デバイス
300 通信システム
301 エンコーダ
302 レートマッチャ
303 トランシーバ
311 デコーダ
312 レートデマッチャ
313 トランシーバ
700 情報処理装置
701 取得ユニット
702 処理ユニット
800 情報処理装置
801 取得ユニット
802 処理ユニット

Claims (23)

  1. 通信システムにおけるレートマッチングのための方法であって、
    低密度パリティ検査（LDPC）符号化ブロック内の出力ビットシーケンスの開始位置k0（i）を取得するステップであって、前記出力ビットシーケンスはi番目の送信の冗長バージョンである、ステップと、
    前記出力ビットシーケンスの長さE（i）および前記開始位置k0（i）に基づいて前記符号化ブロック内の前記出力ビットシーケンスを決定するステップであって、前記符号化ブロックは、循環バッファに記憶され、iは0以上の整数である、ステップと
    を含み、
    k0（i）の値はpk、pkは
    Figure 0006871396
     の1つ、0≦pk＜NCB、pkは整数、kは整数、0≦k＜kmax、NCBは前記符号化ブロックのサイズ、kmaxは4以上の整数であり、
    Figure 0006871396
     の隣接する値の間の差は異なり、p m+1 は境界点であり、p m+1 の後のk max -m-2の値は、隣接する値の間の差が昇順になるように設定され、0≦m＜k max −3である、
    方法。
  2. kmax＝2nであり、nは2以上の整数である、請求項1に記載の方法。
  3. pm＋2−pm＋1≦pm＋3−pm＋2 である、請求項1または2に記載の方法。
  4. Figure 0006871396
     、または
    Figure 0006871396
     であり、0＜k≦m＋1である、請求項3に記載の方法。
  5. kmax＝4、p2−p1＜p3−p2である、請求項1から4のいずれか一項に記載の方法。
  6. 初期送信中、前記出力ビットシーケンスは、情報ビットと、重み2列に対応するパリティビットとを含む、請求項1から5のいずれか一項に記載の方法。
  7. 前記開始位置k0（i）は、冗長バージョンの開始位置番号rvidx（i）に基づいて決定される、請求項1から6のいずれか一項に記載の方法。
  8. 前記冗長バージョンの番号開始位置番号rvidx（i）は、シグナリングにより取得される、請求項7に記載の方法。
  9. 前記冗長バージョンの開始位置番号rvidx（i）は、冗長バージョンの開始位置番号のシーケンスおよび送信の量iに基づいて取得される、請求項7に記載の方法。
  10. 前記冗長バージョンの開始位置番号の前記シーケンスは、メモリから読み取られるか、または前記冗長バージョンの開始位置番号の前記シーケンスは、初期送信符号レートに基づいて決定される、請求項9に記載の方法。
  11. 通信システムにおけるレートマッチングのための方法であって、
    ソフトバッファに記憶されたE（i）の長さを有するソフトビットシーケンスの開始位置k0（i）を取得するステップであって、前記ソフトビットシーケンスはi番目の送信の冗長バージョンである、ステップと、
    前記開始位置k0（i）から開始する前記ソフトビットシーケンスを結合して前記ソフトバッファに記憶するステップであって、iは0以上の整数、k0（i）の値はpk、pkは
    Figure 0006871396
     の1つ、0≦pk＜NCB、pkは整数、kは整数、0≦k＜kmax、NCBは前記ソフトバッファのサイズ、kmaxは4以上の整数であり、
    Figure 0006871396
     の隣接する値の間の差は異なり、p m+1 は境界点であり、p m+1 の後のk max -m-2の値は、隣接する値の間の差が昇順になるように設定され、0≦m＜k max −3である、
    方法。
  12. kmax＝2nであり、nは2以上の整数である、請求項11に記載の方法。
  13. pm＋2−pm＋1≦pm＋3−pm＋2 である、請求項11または12に記載の方法。
  14. Figure 0006871396
     、または
    Figure 0006871396
     であり、0＜k≦m＋1である、請求項13に記載の方法。
  15. kmax＝4、p2−p1＜p3−p2である、請求項11から14のいずれか一項に記載の方法。
  16. 初期送信中、前記ソフトビットシーケンスは、情報ビットと、重み2列に対応するパリティビットとを含む、請求項11から15のいずれか一項に記載の方法。
  17. 前記開始位置k0（i）は、冗長バージョンの開始位置番号rvidx（i）に基づいて決定される、請求項11から16のいずれか一項に記載の方法。
  18. 前記冗長バージョンの開始位置番号rvidx（i）は、冗長バージョンの開始位置番号のシーケンスおよび送信の量iに基づいて取得される、請求項17に記載の方法。
  19. 請求項1から18のいずれか一項に記載の方法を実行するように構成された、装置。
  20. プロセッサと、メモリとを備え、前記メモリは、命令を記憶し、前記プロセッサは、請求項1から18のいずれか一項に記載の方法を実行する前記命令を実行するために、前記メモリに結合される、通信デバイス。
  21. 命令を含む、コンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体がコンピュータで作動すると、前記コンピュータに請求項1から18のいずれか一項に記載の方法を実行させる、コンピュータ可読記憶媒体。
  22. プログラムであって、コンピュータに請求項1から18のいずれか一項に記載の方法を実行させる、プログラム。
  23. 第1の通信デバイスと、第2の通信デバイスとを備え、前記第1の通信デバイスは、情報シーケンスをエンコードして符号化ブロックを取得し、前記符号化ブロックに対して請求項1から10のいずれか一項に記載の方法を実行するように構成され、前記第1の通信デバイスは、出力ビットシーケンスに対してインターリーブおよび変調動作の少なくとも1つを実行して出力信号を生成し、前記出力信号を前記第2の通信デバイスに送出するようにさらに構成され、前記第2の通信デバイスは、前記第1の通信デバイスから、前記出力信号を含む信号を受信し、復調およびデインターリーブ動作の少なくとも1つを実行し、請求項11から18のいずれか一項に記載の方法を実行して前記符号化ブロックのソフトバッファを取得し、前記ソフトバッファを復号化して前記情報シーケンスを取得するように構成される、通信システム。
JP2019542221A 2017-02-04 2018-01-30 情報を処理するための方法および装置、通信デバイス、ならびに通信システム Active JP6871396B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201710064621.X 2017-02-04
CN201710064621.XA CN108400844B (zh) 2017-02-04 2017-02-04 信息处理的方法、装置、通信设备和通信***
PCT/CN2018/074574 WO2018141240A1 (zh) 2017-02-04 2018-01-30 信息处理的方法、装置、通信设备和通信***

Publications (2)

Publication Number Publication Date
JP2020507990A JP2020507990A (ja) 2020-03-12
JP6871396B2 true JP6871396B2 (ja) 2021-05-12

Family

ID=63040266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542221A Active JP6871396B2 (ja) 2017-02-04 2018-01-30 情報を処理するための方法および装置、通信デバイス、ならびに通信システム

Country Status (8)

Country Link
US (2) US11128401B2 (ja)
EP (1) EP3570475B1 (ja)
JP (1) JP6871396B2 (ja)
CN (2) CN112187403B (ja)
AU (1) AU2018214850B2 (ja)
BR (1) BR112019016057A2 (ja)
RU (1) RU2752420C2 (ja)
WO (1) WO2018141240A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106685620B (zh) * 2015-11-06 2021-02-12 中兴通讯股份有限公司 信道状态测量导频的配置方法及装置、解析方法及装置
CN109150420B (zh) * 2017-06-19 2022-02-25 华为技术有限公司 信息处理的方法、装置、通信设备和通信***
KR102176388B1 (ko) 2017-08-10 2020-11-10 노키아 테크놀로지스 오와이 방법 및 장치
CN109391380B (zh) * 2017-08-11 2021-09-14 大唐移动通信设备有限公司 一种harq重传方法、装置及发送设备
US11411672B2 (en) * 2019-09-03 2022-08-09 Electronics And Telecommunication Research Institute Method and apparatus for data transmission in wireless communication system
CN113078911A (zh) * 2020-01-03 2021-07-06 华为技术有限公司 Ldpc码的编码的方法和通信装置
CN113541878B (zh) * 2020-04-14 2022-10-28 华为技术有限公司 一种数据处理方法、装置及设备
CN111884775B (zh) * 2020-07-15 2024-02-27 太仓市同维电子有限公司 一种基于共享缓存的harq传输装置和方法
CN112367157B (zh) * 2020-10-31 2023-05-12 深圳供电局有限公司 一种物联网环境加密方法及装置
US11764911B2 (en) * 2021-04-05 2023-09-19 Nokia Technologies Oy Method of shifting redundancy version for the transmission of a transport block over multiple slots

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2134061A1 (en) * 1993-10-28 1995-04-29 Aaron William Ogus Frame buffering of network packets
US5636224A (en) * 1995-04-28 1997-06-03 Motorola Inc. Method and apparatus for interleave/de-interleave addressing in data communication circuits
KR100724921B1 (ko) * 2001-02-16 2007-06-04 삼성전자주식회사 통신시스템에서 부호 생성 및 복호 장치 및 방법
US6785862B1 (en) * 2001-08-14 2004-08-31 Mindspeed Technologies, Inc. Convolutional interleaver employing an efficient memory scheme
US6785863B2 (en) * 2002-09-18 2004-08-31 Motorola, Inc. Method and apparatus for generating parity-check bits from a symbol set
US7058873B2 (en) * 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
KR101191196B1 (ko) * 2006-06-07 2012-10-15 엘지전자 주식회사 패리티 검사 행렬을 이용하여 부호화 및 복호화하는 방법
CN101005334B (zh) * 2007-01-12 2010-12-29 中兴通讯股份有限公司 一种低密度奇偶校验码的混合自动请求重传包生成方法
US8171383B2 (en) * 2007-04-13 2012-05-01 Broadcom Corporation Method and system for data-rate control by randomized bit-puncturing in communication systems
WO2008124966A1 (en) * 2007-04-13 2008-10-23 Panasonic Corporation Radio communication apparatus and redundancy version transmission control method
JPWO2008132813A1 (ja) * 2007-04-17 2010-07-22 パナソニック株式会社 無線通信装置および無線通信方法
CA2687789C (en) * 2007-05-29 2014-01-14 Samsung Electronics Co., Ltd. Apparatus and method for mapping symbols to resources in a mobile communication system
US7890834B2 (en) * 2007-06-20 2011-02-15 Motorola Mobility, Inc. Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
US8189559B2 (en) * 2007-07-23 2012-05-29 Samsung Electronics Co., Ltd. Rate matching for hybrid ARQ operations
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
CN101188428B (zh) * 2007-12-10 2012-09-05 中兴通讯股份有限公司 一种ldpc码的有限长度循环缓存的速率匹配方法
KR101445080B1 (ko) * 2008-02-12 2014-09-29 삼성전자 주식회사 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US9071402B2 (en) * 2008-03-24 2015-06-30 Telefonaktiebolaget L M Ericsson (Publ) Selection of retransmission settings for HARQ in WCDMA and LTE networks
JP5250061B2 (ja) * 2011-01-07 2013-07-31 株式会社エヌ・ティ・ティ・ドコモ 通信制御方法、移動通信システム及び移動端末装置
CN103312442B (zh) * 2012-03-15 2017-11-17 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
US9954643B2 (en) * 2012-06-22 2018-04-24 Samsung Electronics Co., Ltd. Communication system with repeat-response combining mechanism and method of operation thereof
GB2505884B (en) * 2012-09-12 2015-06-03 Imagination Tech Ltd Dynamically resizable circular buffers
US10541781B2 (en) * 2016-01-29 2020-01-21 Intel IP Corporation Rate matching using low-density parity-check codes
CN109150420B (zh) * 2017-06-19 2022-02-25 华为技术有限公司 信息处理的方法、装置、通信设备和通信***

Also Published As

Publication number Publication date
RU2752420C2 (ru) 2021-07-28
WO2018141240A1 (zh) 2018-08-09
EP3570475A1 (en) 2019-11-20
CN108400844A (zh) 2018-08-14
RU2019127742A3 (ja) 2021-03-04
JP2020507990A (ja) 2020-03-12
CN112187403B (zh) 2022-01-14
RU2019127742A (ru) 2021-03-04
US20210385015A1 (en) 2021-12-09
BR112019016057A2 (pt) 2020-03-31
EP3570475B1 (en) 2023-07-26
US20190356333A1 (en) 2019-11-21
WO2018141240A9 (zh) 2019-11-28
AU2018214850B2 (en) 2020-12-17
US11128401B2 (en) 2021-09-21
CN112187403A (zh) 2021-01-05
AU2018214850A1 (en) 2019-09-12
CN108400844B (zh) 2021-07-20
EP3570475A4 (en) 2019-12-18
US11742987B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
JP6871396B2 (ja) 情報を処理するための方法および装置、通信デバイス、ならびに通信システム
JP6915061B2 (ja) 情報処理方法、装置、通信デバイスおよび通信システム
JP7017627B2 (ja) 通信システムにおける冗長バージョン設計ソリューション
JP7026689B2 (ja) 情報処理方法、デバイス、および通信システム
JP7171590B2 (ja) 情報処理方法および通信装置
US8341490B2 (en) Virtual limited buffer modification for rate matching
CN108173621B (zh) 数据传输的方法、发送设备、接收设备和通信***
JP6820438B2 (ja) 情報処理方法および通信装置
US9203443B2 (en) Optimal period rate matching for turbo coding
US11463108B2 (en) Information processing method and communications apparatus
WO2018103638A1 (zh) 数据传输的方法、发送设备、接收设备和通信***

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210415

R150 Certificate of patent or registration of utility model

Ref document number: 6871396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150