JP6868376B2 - 基板処理装置及び基板処理システム - Google Patents
基板処理装置及び基板処理システム Download PDFInfo
- Publication number
- JP6868376B2 JP6868376B2 JP2016228747A JP2016228747A JP6868376B2 JP 6868376 B2 JP6868376 B2 JP 6868376B2 JP 2016228747 A JP2016228747 A JP 2016228747A JP 2016228747 A JP2016228747 A JP 2016228747A JP 6868376 B2 JP6868376 B2 JP 6868376B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate processing
- temperature
- power
- processing system
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 154
- 238000000034 method Methods 0.000 claims description 129
- 239000000758 substrate Substances 0.000 claims description 123
- 238000010438 heat treatment Methods 0.000 claims description 41
- 238000003672 processing method Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 description 64
- 235000012431 wafers Nutrition 0.000 description 33
- 238000012546 transfer Methods 0.000 description 21
- 238000003860 storage Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 238000004364 calculation method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000036760 body temperature Effects 0.000 description 3
- FTGYKWAHGPIJIT-UHFFFAOYSA-N hydron;1-[2-[(2-hydroxy-3-phenoxypropyl)-methylamino]ethyl-methylamino]-3-phenoxypropan-2-ol;dichloride Chemical compound Cl.Cl.C=1C=CC=CC=1OCC(O)CN(C)CCN(C)CC(O)COC1=CC=CC=C1 FTGYKWAHGPIJIT-UHFFFAOYSA-N 0.000 description 3
- 101100441092 Danio rerio crlf3 gene Proteins 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013523 data management Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
- H01L21/67103—Apparatus for thermal treatment mainly by conduction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
これにより特許文献1の基板システムでは、並行して実行されるプロセスの数を減少させずに、容量の小さい給電設備を利用して基板を処理できる。
しかし、特許文献1の技術を採用すると、昇温工程の実行が許可されないことがあるため、全ての基板処理装置について昇温工程が完了するまでに長時間を要することがある。
また、給電設備がさらに小容量化されることが好ましい。
別な観点による本発明は、基板が載置されるステージを含む被加熱体を加熱する加熱部と、該加熱部の駆動電力を許容電力以下に制限しつつ当該加熱部を制御し前記被加熱体の温度を設定温度に調整する温度制御部と、を有し、基板に対して処理を行う基板処理装置を複数備える基板処理システムにおける基板処理方法であって、前記基板処理システムが、前記複数の前記基板処理装置を制御する制御装置と、当該基板処理システムでの現在の使用電力を測定する測定装置と、を備え、前記基板処理装置の前記温度制御部が、前記駆動電力を前記許容電力より低い制限電力以下にする制限機能を有し、前記制御装置が、前記制限機能を有効にするか否か判定する判定部を有し、実行する工程が、前記基板処理装置の立ち上げ時を含む前記被加熱体の設定温度の変更時における、変更後の前記設定温度まで前記被加熱体を昇温する工程であるという条件と、当該基板処理システムに許容された最大電力と、測定された前記現在の使用電力との差分が、所定値より小さいという条件と、を満たすときに、前記制限機能を有効にすると前記判定部により判定し、前記基板処理装置が、制限機能を有効にすると判定された、昇温する工程を、前記制限電力以下に前記加熱部の駆動電力を制限しつつ行うことを特徴としている。
なお、以下の説明では、基板としての半導体ウェハ(以下、ウェハ)にTi膜(または、TiN膜)を形成する処理を例に挙げて説明する。
図1は、本発明の第1の実施形態に係る基板処理システムの構成の概略を示す図である。
各PM400a〜dと、各PM400a〜dに対応する各制御コントローラ300a〜dにより本発明に係る「基板処理装置」が構成される。
図示するように、EC200は、ROM(Read Only Memory)205、RAM(Random Access Memory)210、CPU(Central Processing Unit)215、バス220、内部インタフェース(I/F)225及び外部I/F230を有している。
図示するように、基板処理システム10は、ウェハWを搬入出させる搬送システムHとウェハWに対して成膜処理を行う処理システムSとを備えている。搬送システムHと処理システムSとは、ロードロック室401a、401bを介して連結されている。
移載室430及びPM400a〜dの室内は、所望の程度までそれぞれ真空引きされている。
PM400a〜dは、気密に構成された略円筒状のチャンバCを有していて、その内部には、前述したようにウェハWを載置するステージ440a〜dが設けられている。ステージ440a〜dは、例えばAlNなどのセラミックスで構成され、円筒状の支持部材450により支持されている。
なお、図示は省略するが、ステージ440a〜dなどの被加熱体を設定温度に加熱し保持するため、被加熱体の温度を測定する熱電対などの温度センサがステージ440a〜dや天井壁部等に設けられている。
図示は省略するが、要求されたプロセスが現在実行中のプロセスよりステージ等の被加熱体の設定温度が高いプロセスである場合も、被加熱体を変更後の設定温度まで昇温する昇温工程において制限機能を有効にすることにより、同様の結果を得ることができる。
したがって、制限機能を上述のように用いることによって、給電設備を小容量化することができる。
さらに、本実施形態の基板処理システムでは、上述の昇温工程を複数のPM400a〜d間で並列して行うことができるため、昇温をPM毎に順に行う場合に比べて、短時間で全てのPM400a〜dをプロセス可能な状態に完了させることができる。
また、制御コントローラ300の各機能もEC200の各機能と同様にCPU等により達成される。
制限電流値及び制限電圧値は、プログラム内部のパラメータであること、すなわち、通常のオペレータが予め定められた値から変更できないことが好ましい。通常のオペレータが変更できるとすると、誤って変更して高い値が設定された場合に、基板処理システム全体の総使用電力が当該システム全体の許容電力を超えてしまうおそれがあるからである。
第1の実施形態では、温度制御部350の制限機能を有効にするか否かは、被加熱体であるステージとチャンバなどとで共通に判定し決定していた。一方、第2の実施形態の基板処理システムでは、温度制御部350の制限機能を有効にするか否かは、被加熱体毎に決定する。
図8は、第3の実施形態に係るPM400a〜d、制御コントローラ300a〜d及びEC200の各機能をブロックにて示した機能構成図である。
さらに、記憶部250は、基板処理システム全体に許容された最大電力値、すなわち、基板処理システムが有する給電設備の最大容量の情報(全体容量情報250d)を記憶する。
図9は、第4の実施形態に係る基板処理システムの機能ブロック図である。
図9の基板処理システムは、該システム全体の現在の使用電力を測定する測定装置800を備える。
100…ホストコンピュータ
200…マスタコントローラ(EC)
205…ROM
210…RAM
215…CPU
220…バス
225…内部インタフェース
230…外部インタフェース
250…記憶部
255…入力部
260…判定部
260a…算出部
265…基板処理実行部
270…通信部
275…出力部
300a〜d…制御コントローラ
350…温度制御部
355…記憶部
400a〜d…プロセスモジュール(PM)
440a〜d…ステージ
451…加熱部
451a…ステージヒータ
451b…モジュールヒータ
452…給電部
452a…給電ユニット
452b…給電ユニット
800…測定装置
Claims (4)
- 基板が載置されるステージを含む被加熱体を加熱する加熱部と、該加熱部の駆動電力を許容電力以下に制限しつつ当該加熱部を制御し前記被加熱体の温度を設定温度に調整する温度制御部と、を有し、基板に対して処理を行う基板処理装置を複数備える基板処理システムであって、
前記複数の前記基板処理装置を制御する制御装置を備え、
前記基板処理装置の前記温度制御部は、前記駆動電力を前記許容電力より低い制限電力以下にする制限機能を有し、
前記制御装置は、前記複数の前記基板処理装置それぞれの現在の状態の情報に基づいて当該基板処理システムでの現在の使用電力を推定すると共に、前記制限機能を有効にするか否か判定する判定部を有し、
該判定部は、
実行する工程が、前記基板処理装置の立ち上げ時を含む前記被加熱体の設定温度の変更時における、変更後の前記設定温度まで前記被加熱体を昇温する工程であるという条件と、
当該基板処理システムに許容された最大電力と、推定された前記現在の使用電力との差分が、所定値より小さいという条件と、
を満たすときに、当該工程において前記制限機能を有効にすると判定することを特徴とする基板処理システム。 - 基板が載置されるステージを含む被加熱体を加熱する加熱部と、該加熱部の駆動電力を許容電力以下に制限しつつ当該加熱部を制御し前記被加熱体の温度を設定温度に調整する温度制御部と、を有し、基板に対して処理を行う基板処理装置を複数備える基板処理システムであって、
前記複数の前記基板処理装置を制御する制御装置と、
当該基板処理システムでの現在の使用電力を測定する測定装置と、を備え、
前記基板処理装置の前記温度制御部は、前記駆動電力を前記許容電力より低い制限電力以下にする制限機能を有し、
前記制御装置は、前記制限機能を有効にするか否か判定する判定部を有し、
該判定部は、
実行する工程が、前記基板処理装置の立ち上げ時を含む前記被加熱体の設定温度の変更時における、変更後の前記設定温度まで前記被加熱体を昇温する工程であるという条件と、
当該基板処理システムに許容された最大電力と、測定された前記現在の使用電力との差分が、所定値より小さいという条件と、
を満たすときに、当該工程において前記制限機能を有効にすると判定することを特徴とする基板処理システム。 - 基板が載置されるステージを含む被加熱体を加熱する加熱部と、該加熱部の駆動電力を許容電力以下に制限しつつ当該加熱部を制御し前記被加熱体の温度を設定温度に調整する温度制御部と、を有し、基板に対して処理を行う基板処理装置を複数備える基板処理システムにおける基板処理方法であって、
前記基板処理システムが、前記複数の前記基板処理装置を制御する制御装置を備え、
前記基板処理装置の前記温度制御部が、前記駆動電力を前記許容電力より低い制限電力以下にする制限機能を有し、
前記制御装置が、前記複数の前記基板処理装置それぞれの現在の状態の情報に基づいて当該基板処理システムでの現在の使用電力を推定すると共に、前記制限機能を有効にするか否か判定する判定部を有し、
実行する工程が、前記基板処理装置の立ち上げ時を含む前記被加熱体の設定温度の変更時における、変更後の前記設定温度まで前記被加熱体を昇温する工程であるという条件と、
当該基板処理システムに許容された最大電力と、推定された前記現在の使用電力との差分が、所定値より小さいという条件と、
を満たすときに、前記制限機能を有効にすると前記判定部により判定し、
前記基板処理装置が、制限機能を有効にすると判定された、昇温する工程を、前記制限電力以下に前記加熱部の駆動電力を制限しつつ行うことを特徴とする基板処理方法。 - 基板が載置されるステージを含む被加熱体を加熱する加熱部と、該加熱部の駆動電力を許容電力以下に制限しつつ当該加熱部を制御し前記被加熱体の温度を設定温度に調整する温度制御部と、を有し、基板に対して処理を行う基板処理装置を複数備える基板処理システムにおける基板処理方法であって、
前記基板処理システムが、前記複数の前記基板処理装置を制御する制御装置と、当該基板処理システムでの現在の使用電力を測定する測定装置と、を備え、
前記基板処理装置の前記温度制御部が、前記駆動電力を前記許容電力より低い制限電力以下にする制限機能を有し、
前記制御装置が、前記制限機能を有効にするか否か判定する判定部を有し、
実行する工程が、前記基板処理装置の立ち上げ時を含む前記被加熱体の設定温度の変更時における、変更後の前記設定温度まで前記被加熱体を昇温する工程であるという条件と、
当該基板処理システムに許容された最大電力と、測定された前記現在の使用電力との差分が、所定値より小さいという条件と、
を満たすときに、前記制限機能を有効にすると前記判定部により判定し、
前記基板処理装置が、制限機能を有効にすると判定された、昇温する工程を、前記制限電力以下に前記加熱部の駆動電力を制限しつつ行うことを特徴とする基板処理方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016228747A JP6868376B2 (ja) | 2016-11-25 | 2016-11-25 | 基板処理装置及び基板処理システム |
KR1020170151185A KR102071771B1 (ko) | 2016-11-25 | 2017-11-14 | 기판 처리 장치 및 기판 처리 시스템 |
CN201711188858.5A CN108109940B (zh) | 2016-11-25 | 2017-11-24 | 基片处理装置和基片处理*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016228747A JP6868376B2 (ja) | 2016-11-25 | 2016-11-25 | 基板処理装置及び基板処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018085474A JP2018085474A (ja) | 2018-05-31 |
JP6868376B2 true JP6868376B2 (ja) | 2021-05-12 |
Family
ID=62206477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016228747A Active JP6868376B2 (ja) | 2016-11-25 | 2016-11-25 | 基板処理装置及び基板処理システム |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6868376B2 (ja) |
KR (1) | KR102071771B1 (ja) |
CN (1) | CN108109940B (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3491002B2 (ja) * | 1995-06-08 | 2004-01-26 | 東京エレクトロン株式会社 | 複数の電力使用系の動作制御方法及びその装置 |
JPH11111823A (ja) * | 1997-10-06 | 1999-04-23 | Dainippon Screen Mfg Co Ltd | 基板熱処理装置 |
JPH11126743A (ja) * | 1997-10-24 | 1999-05-11 | Tokyo Electron Ltd | 処理装置 |
TW493215B (en) * | 1997-11-06 | 2002-07-01 | Applied Materials Inc | Method and apparatus for reducing thermal gradients within a ceramic wafer support pedestal |
JP4426155B2 (ja) * | 2002-06-06 | 2010-03-03 | 株式会社タムラ製作所 | 加熱装置 |
JP2005125340A (ja) * | 2003-10-22 | 2005-05-19 | Senju Metal Ind Co Ltd | リフロー炉およびリフロー炉の立ち上げ方法 |
JP5604812B2 (ja) * | 2009-06-11 | 2014-10-15 | 千住金属工業株式会社 | リフロー炉及びその制御方法 |
JP4887404B2 (ja) * | 2009-06-16 | 2012-02-29 | 東京エレクトロン株式会社 | 基板処理システム用加熱装置の昇温制御方法、プログラム、コンピュータ記録媒体及び基板処理システム |
JP5102861B2 (ja) | 2010-05-28 | 2012-12-19 | 東京エレクトロン株式会社 | 基板処理システム用加熱装置の昇温制御方法、プログラム、コンピュータ記録媒体及び基板処理システム |
JP5778519B2 (ja) * | 2011-08-11 | 2015-09-16 | アズビル株式会社 | エネルギー総和抑制制御装置、電力総和抑制制御装置および方法 |
-
2016
- 2016-11-25 JP JP2016228747A patent/JP6868376B2/ja active Active
-
2017
- 2017-11-14 KR KR1020170151185A patent/KR102071771B1/ko active IP Right Grant
- 2017-11-24 CN CN201711188858.5A patent/CN108109940B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR20180059352A (ko) | 2018-06-04 |
CN108109940A (zh) | 2018-06-01 |
KR102071771B1 (ko) | 2020-01-30 |
JP2018085474A (ja) | 2018-05-31 |
CN108109940B (zh) | 2021-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102737945B (zh) | 等离子体处理装置、等离子体处理方法 | |
US10096506B2 (en) | Reducing temperature transition in a substrate support | |
TWI575638B (zh) | A substrate processing apparatus, a manufacturing method, a program, and a recording medium of a semiconductor device | |
TWI637440B (zh) | Substrate processing system, manufacturing method of semiconductor device, program, and recording medium | |
US7376490B2 (en) | Operational control device, operational control method, program and storage medium thereof, for a plurality of power consumption systems | |
JP6830464B2 (ja) | 基板処理装置、半導体装置の製造方法および記録媒体。 | |
US20080086228A1 (en) | Method of optimizing process recipe of substrate processing system | |
KR102165541B1 (ko) | 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체 | |
JP6105436B2 (ja) | 基板処理システム | |
US8904955B2 (en) | Substrate processing apparatus | |
JP6868376B2 (ja) | 基板処理装置及び基板処理システム | |
JP4796574B2 (ja) | 基板処理装置の制御装置および基板処理装置の制御プログラム | |
US10984991B2 (en) | Substrate processing apparatus | |
JP2019114695A (ja) | 基板処理方法 | |
JP6244131B2 (ja) | 基板処理装置及びその制御方法、並びにプログラム | |
KR20230014033A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
JP2022053164A (ja) | 基板処理システム、半導体装置の製造方法及びプログラム | |
JP7273980B2 (ja) | 情報処理装置および基板処理方法 | |
US11823877B2 (en) | Substrate processing system, substrate processing method, and controller | |
WO2023238707A1 (ja) | 基板処理装置、制御システム、および制御方法 | |
JP2013258312A (ja) | 基板処理装置及び基板搬送方法 | |
JP2005123308A (ja) | 基板処理装置 | |
KR101208696B1 (ko) | 반도체 제조장치 및 그 챔버 압력 제어방법 | |
JP2021012910A (ja) | 基板処理装置、半導体装置の製造方法、プログラムおよび記録媒体 | |
JP2010098298A (ja) | 基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190802 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210316 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6868376 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |