JP6865575B2 - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

表示装置、表示装置の駆動方法および電子機器 Download PDF

Info

Publication number
JP6865575B2
JP6865575B2 JP2016251703A JP2016251703A JP6865575B2 JP 6865575 B2 JP6865575 B2 JP 6865575B2 JP 2016251703 A JP2016251703 A JP 2016251703A JP 2016251703 A JP2016251703 A JP 2016251703A JP 6865575 B2 JP6865575 B2 JP 6865575B2
Authority
JP
Japan
Prior art keywords
power supply
supply line
potential
line
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251703A
Other languages
English (en)
Other versions
JP2018105991A (ja
Inventor
山崎　克則
克則 山崎
Original Assignee
イー インク コーポレイション
イー インク コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イー インク コーポレイション, イー インク コーポレイション filed Critical イー インク コーポレイション
Priority to JP2016251703A priority Critical patent/JP6865575B2/ja
Publication of JP2018105991A publication Critical patent/JP2018105991A/ja
Application granted granted Critical
Publication of JP6865575B2 publication Critical patent/JP6865575B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関するものである。
電気泳動表示装置は、消費電力が小さいため、長時間の表示が可能な表示装置である。このような電気泳動表示装置としては、画素内にスイッチング用のトランジスターとメモリー回路とを設けた装置が知られている（例えば、特許文献１参照）。
すなわち、特許文献１に記載されている電気泳動表示装置は、走査線と、データ線と、第１制御線と、第２制御線と、画素に設けられている画素電極と、画素に設けられている画素スイッチング素子およびメモリー回路と、画素電極に対向する対向電極と、を備えている。そして、画素電極と対向電極との間に電気泳動分散液を設けるとともに、画素電極と対向電極との間に電界を発生させることにより、電気泳動分散液中の電気泳動粒子を泳動させ、表示を行う。
このような電気泳動表示装置では、表示の切り換えを行う際、例えば、画素電極の電位を一定にした状態で、対向電極の電位を周期的に変位させる駆動を行うことにより、画素電極と対向電極との間に電位差を生じさせる。この電位差により電界が発生し、電気泳動粒子が泳動することによって表示が切り替わる。
ここで、図１６は、従来の電気泳動表示装置の駆動シーケンスを示すタイミングチャートである。図１６のＶｃｏｍは対向電極の電位であり、Ｖｐｉｘ（Ｌ）はメモリー回路に保持された画像データがローレベルであるときに画素電極に供給される電位であり、Ｖｐｉｘ（Ｈ）はメモリー回路に保持された画像データがハイレベルであるときに画素電極に供給される電位である。
図１６に示すタイミングチャートでは、画素電極の電位Ｖｐｉｘ（Ｈ）を０とし、対向電極の電位Ｖｃｏｍを０とＶとの間で周期的に切り替えるとき、画素電極と対向電極との間の電位差Ｖｐｉｘ（Ｈ）−Ｖｃｏｍは０とＶとの間で周期的に切り替わる。一方、画素電極の電位Ｖｐｉｘ（Ｌ）をＶとし、対向電極の電位Ｖｃｏｍを０とＶとの間で周期的に切り替えるとき、画素電極と対向電極との間の電位差Ｖｐｉｘ（Ｌ）−Ｖｃｏｍは、やはり０とＶとの間で周期的に切り替わる。
特開２００９−８６４０２号公報
上記のように画素電極と対向電極との間の電位差が周期的に切り替わるとき、画素電極と対向電極との間の電位差がＶである期間には電気泳動粒子を泳動させることができる一方、電位差が０である期間では電気泳動粒子を泳動させることができない。このため、電位差が０である期間を含む分、表示の書き換えに要する時間が長くなっている。
本発明の目的は、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置および表示装置の駆動方法、ならびに、表示の書き換え速度が速い電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の表示装置は、画素を含む画像表示部を備える基板と、
第１電源線、第２電源線および第３電源線と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第１状態と第２状態のいずれかを保持し出力可能なメモリー回路と、
前記第３電源線と接続されている共通電極と、
第１電位を出力する第１電圧端と、前記第１電位とは異なる第２電位を出力する第２電圧端と、を備える電源部と、
前記第３電源線と、前記第１電圧端と前記第２電圧端のいずれかと、の間を交互に導通する共通電極スイッチ回路と、
前記第１電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第１状態であるときには導通し、前記メモリー回路からの出力が前記第２状態であるときには遮断する第１スイッチ回路と、
前記第２電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第２状態であるときには導通し、前記メモリー回路からの出力が前記第１状態であるときには遮断する第２スイッチ回路と、
前記第３電源線が前記第２電圧端と導通しているときには前記第１電源線と前記第１電圧端との間を導通し、前記第３電源線が前記第１電圧端と導通しているときには前記第１電源線と前記第１電圧端との間を遮断する第３スイッチ回路と、
を有することを特徴とする。
これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、表示装置の消費電力を抑えることができる。
本発明の表示装置では、さらに、前記第３電源線が前記第１電圧端と導通しているときには前記第２電源線と前記第２電圧端との間を導通し、前記第３電源線が前記第２電圧端と導通しているときには前記第２電源線と前記第２電圧端との間を遮断する第４スイッチ回路を有することが好ましい。
これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られるという効果を表示内容によらず享受することができる。
本発明の表示装置では、前記第１電源線と前記第３電源線との間に設けられる第１コンデンサーを有することが好ましい。
これにより、十分な電気エネルギーを第１コンデンサーに蓄えることができる。その結果、電源部から直接的に電圧が印加されない期間においても、表示の書き換えの高速化を図ることができる。
本発明の表示装置では、前記第２電源線と前記第３電源線との間に設けられる第２コンデンサーを有することが好ましい。
これにより、十分な電気エネルギーを第２コンデンサーに蓄えることができる。その結果、電源部から直接的に電圧が印加されない期間においても、表示の書き換えの高速化を図ることができる。
本発明の表示装置では、さらに、
走査線と、
データ線と、
前記画素に対応して設けられ、前記走査線および前記データ線と前記メモリー回路との間に設けられている画素スイッチング素子と、
を有することが好ましい。
これにより、データ線から供給される画像信号に基づく画像データをメモリー回路に入力するように動作することができる。
本発明の表示装置では、さらに、前記画素電極と前記共通電極との間に設けられている電気光学物質層を有することが好ましい。
これにより、画素電極と共通電極との間に印加する電圧を高めなくても電気光学物質層に含まれる電気泳動粒子の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る表示装置が得られる。
本発明の表示装置は、画素を含む画像表示部を備える基板と、
第１電源線、第２電源線および第３電源線と、
第１電位と、前記第１電位とは異なる第２電位と、前記第１電位および前記第２電位の間の高低関係と同じ高低関係を有する第３電位および第４電位と、を出力する電源部と、
前記第１電源線に前記第１電位を供給し、前記第２電源線に前記第２電位を供給し、前記第３電源線に前記第３電位および前記第４電位を交互に供給する電源変調部と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第１状態と第２状態のいずれかを保持し出力可能なメモリー回路と、
前記第３電源線と接続されている共通電極と、
前記第１電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第１状態であるときには導通し、前記メモリー回路からの出力が前記第２状態であるときには遮断する第１スイッチ回路と、
前記第２電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第２状態であるときには導通し、前記メモリー回路からの出力が前記第１状態であるときには遮断する第２スイッチ回路と、
を有し、
前記電源変調部は、前記第３電源線に前記第４電位が供給されているときには前記第１電源線と前記電源部との間を導通し、前記第３電源線に前記第３電位が供給されているときには前記第１電源線と前記電源部との間を遮断する第３スイッチ回路を備えることを特徴とする。
これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、表示装置の消費電力を抑えることができる。
本発明の表示装置では、前記電源変調部は、さらに、前記第３電源線に前記第３電位が供給されているときには前記第２電源線と前記電源部との間を導通し、前記第３電源線に前記第４電位が供給されているときには前記第２電源線と前記電源部との間を遮断する第４スイッチ回路を備えることが好ましい。
これにより、電極間に印加する電圧を高めなくても表示の書き換えをより短時間で行い得る表示装置が得られるという効果を表示内容によらず享受することができる。
本発明の表示装置の駆動方法は、画素を含む画像表示部を備える基板と、
第１電源線、第２電源線および第３電源線と、
前記第１電源線と前記第３電源線との間および前記第２電源線と前記第３電源線との間にそれぞれ電位差を印加する電源部と、
前記画素に対応して設けられている画素電極と、
前記画素に対応して設けられ、第１状態と第２状態のいずれかを保持し出力可能なメモリー回路と、
前記第３電源線と接続されている共通電極と、
前記第１電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第１状態であるときには導通し、前記メモリー回路からの出力が前記第２状態であるときには遮断する第１スイッチ回路と、
前記第２電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第２状態であるときには導通し、前記メモリー回路からの出力が前記第１状態であるときには遮断する第２スイッチ回路と、
を有する表示装置を駆動する方法であって、
前記第１電源線と前記第３電源線との間および前記第２電源線と前記第３電源線との間のいずれかに電位差を印加する第１ステップと、
前記第１ステップにおいて前記第１電源線および前記第２電源線のうち前記第３電源線との間で電位差を形成した電源線を電気的に浮いた状態にする第２ステップと、
を有することを特徴とする。
これにより、第１ステップにおいて充電し、第２ステップにおいて放電することにより、電源部から直接的に電圧が印加されていない期間においても表示を書き換えることができる。その結果、表示の書き換え速度の高速化が図られる。
本発明の表示装置の駆動方法では、前記第１ステップにおいて、前記第１電源線と前記第３電源線との間および前記第２電源線と前記第３電源線との間のいずれかに充電し、
前記第２ステップにおいて、前記第１ステップで充電された電荷の放電により前記画素電極と前記共通電極との間に電界を生じさせることが好ましい。
これにより、表示の書き換え速度の高速化が図られる。
本発明の電子機器は、本発明の表示装置を備えることを特徴とする。
これにより、表示の切り替え速度が速い電子機器が得られる。
本発明の表示装置の第１実施形態を適用した電気泳動表示装置を示す断面図である。 図１に示すアクティブマトリクス回路基板および共通電極を示すブロック図である。 図２に示すアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。 画像データが「Ｌ」（第１状態）である場合において、図３に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。 画像データが「Ｈ」（第２状態）である場合において、図３に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。 図３に示す回路構成の一部を変形させた変形例を示す図である。 本発明の表示装置の第２実施形態に含まれるアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。 図７に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。 図７に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。 本発明の表示装置の第３実施形態に含まれるアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。 本発明の表示装置の第４実施形態に含まれるアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。 本発明の電子機器の実施形態が適用された腕時計の正面図である。 図１２に示す腕時計の側断面図である。 本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。 本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。 従来の電気泳動表示装置の駆動シーケンスを示すタイミングチャートである。
以下、本発明の表示装置、表示装置の駆動方法および電子機器の好適な実施形態について、添付図面を参照しつつ説明する。
≪第１実施形態≫
＜表示装置＞
まず、本発明の第１実施形態について説明する。
図１は、本発明の表示装置の第１実施形態を適用した電気泳動表示装置を示す断面図である。なお、以下の説明では、説明の便宜上、図１中の上側を「上」、下側を「下」として説明する。また、図１に示すように、電気泳動表示装置１の表示面内において互いに直交する２方向を「Ｘ軸方向」および「Ｙ軸方向」とし、これらの２方向に直交する方向を「Ｚ軸方向」とする。
図１に示す電気泳動表示装置１は、粒子の泳動を利用して所望の画像を表示する表示装置である。この電気泳動表示装置１は、電極基板１２０や画素電極１２１を含むバックプレーン１０と、対向基板２０１や共通電極２０２を含むフロントプレーン２０と、を備えている。
このうち、バックプレーン１０は、平板状の電極基板１２０と、電極基板１２０の上面に設けられた複数の画素電極１２１と、この電極基板１２０に設けられたアクティブマトリクス回路基板１００と、を備えている。また、電極基板１２０の上面のうち、画素電極１２１が設けられている領域を特に「画像表示部１０３」といい、画像表示部１０３のうち画素電極１２１を含んでマトリクス状に配列している領域を「画素１０２」という。
一方、フロントプレーン２０は、平板状の対向基板２０１と、対向基板２０１の下面に設けられた共通電極２０２と、共通電極２０２の下方に設けられ粒子７１と分散媒７２とを含む分散液７０が充填された電気泳動物質層７（電気光学物質層）と、を備えている。
また、フロントプレーン２０は、電極基板１２０と共通電極２０２との間を離間させるとともに、画素１０２同士を隔離する隔壁９１と、隔壁９１の外縁側を封止する封止部９２と、を備えている。
したがって、電気泳動表示装置１（表示装置）は、アクティブマトリクス回路基板１００と、画素電極１２１と共通電極２０２との間に設けられている電気泳動物質層７（電気光学物質層）と、を有する。
以下、各部の構成について順次説明する。
電極基板１２０および対向基板２０１は、それぞれシート状（平板状）の部材である。これらは、可撓性を有するもの、または、硬質なもののいずれであってもよい。
電極基板１２０および対向基板２０１の構成材料としては、例えば、各種樹脂材料、各種ガラス材料等が挙げられる。このうち、対向基板２０１は、特に透光性を有する材料で構成される。これにより、図１に示す対向基板２０１の上面が表示面となる。
また、画素電極１２１や共通電極２０２の他、回路に含まれる素子や配線等は、導電性材料によって構成される。この導電性材料としては、例えば、Ａｌ、Ｃｕのような各種金属材料、各種導電性高分子材料、ＩＴＯ（インジウム・スズ酸化物）、ＩＺＯ（インジウム・亜鉛酸化物）のような各種導電性酸化物材料等が挙げられる。このうち、共通電極２０２は、特に透光性を有する材料で構成される。
また、隔壁９１および封止部９２の構成材料としては、それぞれ、例えば各種樹脂材料が挙げられる。なお、隔壁９１は、必要に応じて設けられればよく、省略されてもよい。
分散液７０は、粒子７１と分散媒７２とを含んでいる。
本実施形態では、粒子７１が、負に帯電した黒粒子７１ａと正に帯電した白粒子７１ｂの２種類を含んでいるとともに、分散媒７２が透明である例について説明する。すなわち、本実施形態に係る分散液７０は、透明な分散媒７２に黒粒子７１ａと白粒子７１ｂとが分散してなるものである。なお、以下の説明において粒子７１とは、黒粒子７１ａと白粒子７１ｂの双方を指すものとする。
なお、分散液７０の構成は、上記のものに限定されない。例えば、粒子７１が呈する色は特に限定されず、黒や白以外の色であってもよい。また、粒子７１は１種類のみの粒子で構成されていてもよく、互いに呈する色が異なる３種類以上の粒子を含んでいてもよい。
また、粒子７１が１種類の粒子で構成されている場合には、分散媒７２が粒子７１とは異なる色を呈していればよい。この場合、粒子７１が呈する色は、特に限定されず、例えば分散媒７２が淡色または白色を呈している場合には、濃色または黒色であるのが好ましく、反対に、分散媒７２が濃色または黒色を呈している場合には、淡色または白色であるのが好ましい。
このような分散液７０は、前述した隔壁９１で分離形成された小胞部分（前述した画素１０２に対応する部分）に充填され、電気泳動物質層７の一部を構成する。
粒子７１としては、例えば、酸化チタン、酸化亜鉛、酸化鉄、酸化クロム、酸化ジルコニウム等の酸化物系粒子や、窒化ケイ素、窒化チタン等の窒化物系粒子、硫化亜鉛等の硫化物系粒子、硼化チタン等の硼化物系粒子、クロム酸ストロンチウム、アルミン酸コバルト、亜クロム銅、ウルトラマリン等の無機顔料粒子、アゾ系、キナクリドン系、アントラキノン系、ジオキサジン系、ペリレン系等の有機顔料粒子等を用いることができる。また、アクリル系樹脂、ウレタン系樹脂、尿素系樹脂、エポキシ系樹脂、ポリスチレン、ポリエステル等で構成された樹脂粒子の表面に顔料を塗布した複合粒子を用いることもできる。
また、上述した粒子の表面に、各種表面処理を施した粒子であってもよい。
分散媒７２としては、特に限定されないものの、例えば沸点が１００℃以上であり絶縁性が高い液体が好ましく用いられる。具体的には、例えば各種水、ブタノールやグリセリン等のアルコール類、ブチルセロソルブ等のセロソルブ類、酢酸ブチル等のエステル類、ジブチルケトン等のケトン類、ペンタン等の脂肪族炭化水素類（流動パラフィン）、シクロヘキサン等の脂環式炭化水素類、キシレン等の芳香族炭化水素類、塩化メチレン等のハロゲン化炭化水素類、ピリジン等の芳香族複素環類、アセトニトリル等のニトリル類、Ｎ，Ｎ−ジメチルホルムアミド等のアミド類、カルボン酸塩、シリコーンオイルまたはその他の各種油類等が挙げられ、これらを単独または混合物として用いることができる。
なお、隔壁９１を形成せず、電極基板１２０と共通電極２０２との間に複数のマイクロカプセルを配置し、そのマイクロカプセル中に分散液７０を封入するようにしてもよい。すなわち、このマイクロカプセルをシート状に並べることで、電気泳動物質層７を構成するようにしてもよい。
このマイクロカプセルの構成材料としては、例えば、ゼラチン、アラビアゴムとゼラチンとの複合材料、ウレタン系樹脂、メラミン系樹脂、尿素樹脂、エポキシ系樹脂、フェノール系樹脂、アクリル系樹脂、ウレタン系樹脂、オレフィン系樹脂、ポリアミド、ポリエーテルのような各種樹脂材料が挙げられ、これらのうち１種または２種以上を組み合わせて用いることができる。
＜アクティブマトリクス回路基板＞
次に、アクティブマトリクス回路基板１００について説明する。
図２は、図１に示すアクティブマトリクス回路基板および共通電極を示すブロック図である。図３は、図２に示すアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。
図２、３に示すアクティブマトリクス回路基板１００は、複数の画素１０２をマトリクス状に配列してなる画像表示部１０３と、画像表示部１０３の外部に設けられた走査線駆動回路１０６と、データ線駆動回路１０７と、電源変調部１０８および電源部１０９を含む電源回路１１９と、制御部１１０と、を備えている。このうち、電源変調部１０８には、共通電極スイッチ回路１０８１と、第３スイッチ回路１０８２と、第４スイッチ回路１０８３と、が設けられている。また、電源部１０９には、電源１０９１と、一例としてＶの電位（第１電位）を出力する第１電圧端１０９２と、一例として０［Ｖ］の電位（第２電位）を出力する第２電圧端１０９３と、が設けられている。
画像表示部１０３では、複数本の走査線１０４（ｓｃａｎ）がＸ軸方向に延びている。一方、画像表示部１０３では、複数本のデータ線１０５（ｄａｔａ）がＹ軸方向に延びている。そして、走査線１０４とデータ線１０５の交差点近傍にそれぞれ画素１０２が設けられている。
また、全ての画素１０２に共通の配線として、第１電源線１１１（Ｌ１）と、第２電源線１１２（Ｌ２）と、第３電源線１１３（Ｌ３）と、第５電源線１１５（Ｖｓｓ）と、を有している。
また、全ての画素１０２に共通の電極として、図３に示す共通電極２０２を有している。
図３に示す画素１０２には、駆動用ＴＦＴ１２４（画素スイッチング素子）と、メモリー回路１２５と、第１スイッチ回路１２６と、第２スイッチ回路１２７と、画素電極１２１と、画素電極１２１と共通電極２０２との間に設けられた電気泳動物質層７と、が設けられている。これらは、個々の画素１０２に対応して設けられている。なお、ＴＦＴは、Thin Film Transistorである。
ここで、画素１０２に設けられる配線について説明する。
画素１０２には、図３に示すように、走査線１０４（ｓｃａｎ）、データ線１０５（ｄａｔａ）、第１電源線１１１（Ｌ１）、第２電源線１１２（Ｌ２）、第３電源線１１３（Ｌ３）、および第５電源線１１５（Ｖｓｓ）が配置されている。
このうち、走査線１０４は、駆動用ＴＦＴ１２４のオンタイミングを規定する選択信号を供給する。
また、データ線１０５は、１ビットの画像データを規定する画像信号を供給する。
なお、本実施形態では、画像データとして「Ｌ」（第１状態）を規定する場合にはローレベル（低電位）の画像信号を供給し、画像データとして「Ｈ」（第２状態）を規定する場合にはハイレベル（高電位）の画像信号を供給するものとする。
すなわち、アクティブマトリクス回路基板１００は、走査線１０４と、データ線１０５と、画素１０２に対応して設けられ走査線１０４およびデータ線１０５とメモリー回路１２５との間に設けられている駆動用ＴＦＴ１２４（画素スイッチング素子）と、を有している。これにより、データ線１０５から供給される画像信号に基づく画像データをメモリー回路１２５に入力するように動作することができる。
また、第１電源線１１１は、第１スイッチ回路１２６を介して、粒子７１を泳動させる駆動信号を画素電極１２１に供給する。
一方、第２電源線１１２は、第２スイッチ回路１２７を介して、粒子７１を泳動させる駆動信号を画素電極１２１に供給する。
なお、本実施形態では、一例として、第１電源線１１１からは駆動信号Ｖｐｉｘ（Ｌ１）としてＶの電位（第１電位）が、第２電源線１１２からは駆動信号Ｖｐｉｘ（Ｌ２）として０［Ｖ］の電位（第２電位）が、それぞれ供給されるものとする。
また、第３電源線１１３は、共通電極２０２に接続されており、共通電極２０２に共通電位信号Ｖｃｏｍを供給する。
なお、本実施形態では、一例として、Ｖ（第１電位）と０［Ｖ］（第２電位）の２値の電位からなるパルス波形の共通電位信号Ｖｃｏｍが第３電源線１１３から供給されるものとする。言い換えると、第３電源線１１３に供給される２値の電位のうち、低い方の電位を基準電位、すなわち０［Ｖ］としている。
第１電源線１１１や第３電源線１１３に供給されるＶの電位は、特に限定されないが、一般には５Ｖ以上２０Ｖ以下程度とされる。
また、第５電源線１１５は、メモリー回路１２５に定電位の電位信号を供給する。これにより、メモリー回路１２５において画像信号を保持することができる。
なお、第５電源線１１５に供給される電位は、特に限定されないが、一般に０［Ｖ］とされる。
共通電極２０２は、前述したように第３電源線１１３に接続されている。そして、電気泳動表示装置１は、画素電極１２１と共通電極２０２との間に設けられている電気泳動物質層７を有する。
電気泳動物質層７は、画素電極１２１と共通電極２０２との間に挟持されており、これらの間に生じた電位差に伴う電界によって粒子７１を泳動させ、表示面に画像を表示する。すなわち、粒子７１が有する電荷の極性と電界の方向に応じて、帯電した粒子７１の泳動方向が決まる。例えば、共通電極２０２の電位に対して画素電極１２１の電位が高くなるように設定すると、画素電極１２１から共通電極２０２に向かう電界が生じるため、正に帯電している白粒子７１ｂは共通電極２０２側へ泳動し、負に帯電している黒粒子７１ａは画素電極１２１側へ泳動する。本実施形態では、表示面が対向基板２０１側に設定されているので、このような粒子７１の泳動によって表示面には白色が表示される。一方、共通電極２０２の電位に対して画素電極１２１の電位が低くなるように設定すると、共通電極２０２から画素電極１２１に向かう電界が生じるので、正に帯電している白粒子７１ｂは画素電極１２１側へ泳動し、負に帯電している黒粒子７１ａは共通電極２０２側へ泳動する。これにより、表示面には黒色が表示される。
次に、画素１０２に設けられる回路等について説明する。
駆動用ＴＦＴ１２４は、例えばＮ型ＭＯＳ（Metal Oxide Semiconductor）トランジスターである。そして、駆動用ＴＦＴ１２４のゲート電極は走査線１０４に接続され、ソース電極はデータ線１０５に接続され、ドレイン電極はメモリー回路１２５の入力端子に接続されている。
メモリー回路１２５は、駆動用ＴＦＴ１２４のドレイン電極と第５電源線１１５との間に設けられたコンデンサー１２５１を備えている。
本実施形態に係るメモリー回路１２５は、ＤＲＡＭ（Dynamic Random Access Memory）方式のメモリー回路であって、１ビットの画像データを保持可能な１入力１出力のメモリー回路である。保持された画像データは、第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１に供給される。
第１スイッチ回路１２６は、Ｐ型ＭＯＳトランジスター１２６１を含んでいる。具体的には、Ｐ型ＭＯＳトランジスター１２６１のソース電極は第１電源線１１１に接続され、ドレイン電極は第１スイッチ回路１２６および第２スイッチ回路１２７の共通出力端子Ｐ２に接続され、ゲート電極は共通入力端子Ｐ１に接続されている。
第２スイッチ回路１２７は、Ｎ型ＭＯＳトランジスター１２７１を含んでいる。具体的には、Ｎ型ＭＯＳトランジスター１２７１のソース電極は第２電源線１１２に接続され、ドレイン電極は共通出力端子Ｐ２に接続され、ゲート電極は共通入力端子Ｐ１に接続されている。
画素電極１２１は、前述したように、共通出力端子Ｐ２に接続されている。これにより、共通出力端子Ｐ２を介して駆動信号が画素電極１２１に供給される。
次に、画像表示部１０３の外部に設けられる回路等について説明する。
走査線駆動回路１０６は、複数の走査線１０４に接続されており、駆動用ＴＦＴ１２４のオンタイミングを規定する選択信号を、走査線１０４を介して駆動用ＴＦＴ１２４のゲート電極に供給する。
また、データ線駆動回路１０７は、複数のデータ線１０５に接続されており、１ビットの画像データを規定する画像信号を、データ線１０５を介して駆動用ＴＦＴ１２４のソース電極に供給する。
また、電源変調部１０８は、第１電源線１１１、第２電源線１１２、第３電源線１１３、および第５電源線１１５に接続されており、これらの各配線と電源部１０９とを電気的に接続および切断する。すなわち、電源変調部１０８には、図２に示すように電源部１０９が接続されている。これにより、電源部１０９とこれらの電源線との間の電気的接続が、電源変調部１０８によって制御される。
ここで、図３のうち画素１０２の右側には、電源変調部１０８に含まれた、第１電源線１１１、第２電源線１１２および第３電源線１１３と電源部１０９とを電気的に開閉する回路を選択的に図示している。図３に示すように、電源変調部１０８は、共通電極スイッチ回路１０８１（ＳＷｃｏｍ）と、第３スイッチ回路１０８２（ＳＷ３）と、第４スイッチ回路１０８３（ＳＷ４）と、を備えている。そして、第１電源線１１１、第２電源線１１２および第３電源線１１３は、これらの共通電極スイッチ回路１０８１、第３スイッチ回路１０８２および第４スイッチ回路１０８３により、電源部１０９との間で電気的に接続および切断される。
このうち、共通電極スイッチ回路１０８１は、１回路２接点型のスイッチを含み、図３に示すように、第３電源線１１３の接続先を接点１０８１ａと接点１０８１ｂとの間で切り替えることができる。また、接点１０８１ａは、第３スイッチ回路１０８２および第１電圧端１０９２と接続されている。一方、接点１０８１ｂは、第４スイッチ回路１０８３および第２電圧端１０９３と接続されている。
共通電極スイッチ回路１０８１の動作によって、第３電源線１１３と接点１０８１ａとを接続すると、電源１０９１の正極と共通電極２０２との間が電気的に接続される。一方、共通電極スイッチ回路１０８１の動作によって、第３電源線１１３と接点１０８１ｂとを接続すると、電源１０９１の負極と共通電極２０２との間が電気的に接続される。
共通電極スイッチ回路１０８１は、第３電源線１１３を接点１０８１ａと接続する期間と、第３電源線１１３を接点１０８１ｂと接続する期間と、を交互に切り替えるように動作する。すなわち、共通電極スイッチ回路１０８１では、第３電源線１１３が、第１電圧端１０９２と第２電圧端１０９３のいずれかに対して、交互に導通する。これにより、共通電極２０２には、Ｖの電位（第１電位）と０［Ｖ］の電位（第２電位）とが交互に供給されることとなる。
第３スイッチ回路１０８２は、１回路１接点型のスイッチを含み、図３に示すように、第１電源線１１１と電源部１０９の第１電圧端１０９２との間を電気的に開閉する。第３スイッチ回路１０８２の開閉によって、第１スイッチ回路１２６にＶの電位（第１電位）を供給する状態と、第１電源線１１１が電気的に浮いている状態（フロート状態）と、を切り替えることができる。
そして、第３スイッチ回路１０８２は、共通電極スイッチ回路１０８１と協調して動作する。具体的には、共通電極スイッチ回路１０８１において第３電源線１１３が第２電圧端１０９３と導通しているときには、第３スイッチ回路１０８２において第１電源線１１１と第１電圧端１０９２との間を導通し、共通電極スイッチ回路１０８１において第３電源線１１３が第１電圧端１０９２と導通しているときには、第３スイッチ回路１０８２において第１電源線１１１と第１電圧端１０９２との間を遮断する。
第４スイッチ回路１０８３は、１回路１接点型のスイッチを含み、図３に示すように、第２電源線１１２と電源部１０９の第２電圧端１０９３との間を電気的に開閉する。第４スイッチ回路１０８３の開閉によって、第２スイッチ回路１２７に０の電位（第２電位）を供給する状態と、第２電源線１１２が電気的に浮いている状態（フロート状態）と、を切り替えることができる。
そして、第４スイッチ回路１０８３は、共通電極スイッチ回路１０８１と協調して動作する。具体的には、共通電極スイッチ回路１０８１において第３電源線１１３が第１電圧端１０９２と導通しているときには、第４スイッチ回路１０８３において第２電源線１１２と第２電圧端１０９３との間を導通し、共通電極スイッチ回路１０８１において第３電源線１１３が第２電圧端１０９３と導通しているときには、第４スイッチ回路１０８３において第２電源線１１２と第２電圧端１０９３との間を遮断する。
なお、これらの走査線駆動回路１０６、データ線駆動回路１０７および電源変調部１０８は、それぞれその動作が制御部１１０によって制御される。具体的には、制御部１１０は、図示しない外部の上位制御装置から入力される信号に基づいて、走査線駆動回路１０６、データ線駆動回路１０７および電源変調部１０８の動作を制御する。
また、電源部１０９は、前述したように、電源１０９１と、Ｖの電位（第１電位）を出力する第１電圧端１０９２と、０［Ｖ］の電位（第２電位）を出力する第２電圧端１０９３と、を備えている。
＜表示装置の駆動方法＞
次に、本発明の表示装置の駆動方法の第１実施形態について説明する。以下、図１〜３に示す電気泳動表示装置１の駆動方法について説明する。
図１〜３に示す電気泳動表示装置１は、電極基板１２０（基板）と、第１電源線１１１、第２電源線１１２および第３電源線１１３と、電源部１０９と、画素電極１２１と、メモリー回路１２５と、共通電極２０２と、第１スイッチ回路１２６と、第２スイッチ回路１２７と、を有する。
そして、本実施形態に係る電気泳動表示装置１の駆動方法は、第１電源線１１１と第３電源線１１３との間および第２電源線１１２と第３電源線１１３との間のいずれかに電位差を印加する第１ステップと、第１電源線１１１および第２電源線１１２を電気的に浮いた状態にする第２ステップと、を有する。以下、各ステップについて順次説明する。
第１ステップでは、表示の書き換えにあたり、まず、駆動用ＴＦＴ１２４をオンにして、データ線１０５から画像信号を供給する。これにより、メモリー回路１２５に画像データが保持される。
そして、メモリー回路１２５に保持された画像データが第１スイッチ回路１２６および第２スイッチ回路１２７に入力されると、第１スイッチ回路１２６および第２スイッチ回路１２７では互いに異なる挙動を示す。
例えば、メモリー回路１２５から共通入力端子Ｐ１に対して出力される画像データが「Ｌ」である場合、第１スイッチ回路１２６は導通状態となる。一方、出力される画像データが「Ｈ」である場合、第１スイッチ回路１２６は遮断状態となる。
また、メモリー回路１２５から共通入力端子Ｐ１に対して出力される画像データが「Ｈ」である場合、第２スイッチ回路１２７は導通状態となる。一方、出力される画像データが「Ｌ」である場合、第２スイッチ回路１２７は遮断状態となる。
したがって、以下、画像データが「Ｌ」（第１状態）であるか、「Ｈ」（第２状態）であるか、に場合を分けて説明する。
まず、画像データが「Ｌ」である場合について説明する。
図４は、画像データが「Ｌ」（第１状態）である場合において、図３に示すアクティブマトリクス回路基板１００を含む表示装置の駆動方法を示すタイミングチャートである。
まず、図４に示すように、０［Ｖ］とＶの２値の電位からなるパルス波形の共通電位信号Ｖｃｏｍを共通電極２０２に供給する。具体的には、期間Ｔ１では０［Ｖ］の電位を供給し、期間Ｔ２ではＶの電位を供給し、期間Ｔ３では再び０［Ｖ］の電位を供給する。
このような電位の供給パターンは、図３に示す共通電極スイッチ回路１０８１の動作によって形成される。すなわち、期間Ｔ１および期間Ｔ３では第３電源線１１３を接点１０８１ｂと接続し、期間Ｔ２では第３電源線１１３を接点１０８１ａと接続する。これにより、図４に示すパルス波形の共通電位信号Ｖｃｏｍが形成される。
画像データが「Ｌ」である場合、第２スイッチ回路１２７は遮断状態になるため、第１スイッチ回路１２６が導通状態となる。これにより、共通出力端子Ｐ２は、第１電源線１１１と導通することとなる。
また、第３スイッチ回路１０８２は、前述したように、共通電極スイッチ回路１０８１と協調して動作する。具体的には、共通電極スイッチ回路１０８１において第３電源線１１３が第２電圧端１０９３と導通しているとき、すなわち期間Ｔ１にあるとき、第３スイッチ回路１０８２がオンになり、第１電源線１１１と第１電圧端１０９２との間を導通する。
その結果、第３スイッチ回路１０８２、第１電源線１１１、第１スイッチ回路１２６および共通出力端子Ｐ２を介して、第１電圧端１０９２から画素電極１２１に対して、図４に示すように電位Ｖの駆動信号Ｖｐｉｘ（Ｌ１）が供給される。
期間Ｔ１では、共通電極２０２の電位は０［Ｖ］であるため、画素電極１２１と共通電極２０２との間に大きさＶの電位差Ｖｐｉｘ（Ｌ１）−Ｖｃｏｍが印加される（第１ステップ）。この電位差Ｖｐｉｘ（Ｌ１）−Ｖｃｏｍにより生じた電界に応じて電気泳動物質層７に含まれている粒子７１が泳動する。
一方、画素電極１２１と共通電極２０２との間に電気泳動物質層７が介挿されている構成は、電気泳動物質層７を誘電体とするコンデンサーとみなすことができる。このため、期間Ｔ１では、画素電極１２１と共通電極２０２とを端子として電気泳動物質層７に充電される。換言すれば、第１ステップにおいて、第１電源線１１１と第３電源線１１３との間に充電される。
次に、期間Ｔ１から期間Ｔ２への遷移に伴い、共通電極スイッチ回路１０８１の接続先を切り替える。これにより、共通電位信号Ｖｃｏｍが０［Ｖ］からＶへと変化する。
それとともに、第３スイッチ回路１０８２を、共通電極スイッチ回路１０８１と協調して動作させる。具体的には、共通電極スイッチ回路１０８１において第３電源線１１３が第１電圧端１０９２と導通しているとき、すなわち期間Ｔ２では、第３スイッチ回路１０８２をオフにして、第１電源線１１１と第１電圧端１０９２との間を遮断する。
その結果、第１電源線１１１は、電気的に浮いた状態（フロート状態）となる（第２ステップ）。このとき、期間Ｔ１において電気泳動物質層７に充電されていた電荷が、粒子７１の泳動に寄与する。したがって、電源部１０９から直接的に電圧が印加されていない期間Ｔ２においても、第１ステップで充電された電荷の放電により画素電極１２１と共通電極２０２との間に電界を生じさせ、粒子７１を泳動させる（表示を書き換える）ことができる。このため、期間Ｔ２においても泳動させた分、粒子７１の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度（表示の書き換え速度）の高速化を図ることができる。
なお、このときに充放電されるのは、画像データが「Ｌ」である画素１０２に位置する電気泳動物質層７である。したがって、電気泳動物質層７に充電されていた電荷が放電された直後の電圧（図４に示す駆動信号Ｖｐｉｘ（Ｌ１）の初期電圧α）は、以下の式で求められる。
α＝ＶＣａｌｌ／（Ｃａｌｌ＋Ｃｐｒａ）
ここで、Ｃａｌｌは、画像データが「Ｌ」である画素１０２に位置する電気泳動物質層７の総容量である。また、Ｃｐｒａは、第１電源線１１１やそれと等電位にある配線等の寄生容量である。
以上の式から明らかなように、画像データが「Ｌ」である画素１０２が多いほど、また、第１電源線１１１等の寄生容量が小さいほど、初期電圧αが高くなる。駆動信号Ｖｐｉｘ（Ｌ１）に伴う電位差は、電荷の放電に伴って徐々に低下する。
なお、第３スイッチ回路１０８２は、共通電極スイッチ回路１０８１と協調して動作するが、このときの協調性は、同時であってもよく、多少のずれがあってもよい。後者の場合、第３電源線１１３に供給される共通電位信号Ｖｃｏｍが０［Ｖ］からＶへと変化する直前で第３スイッチ回路１０８２を遮断するようにすればよい。このときの時間のずれ量は、特に限定されないが、一例として、共通電位信号Ｖｃｏｍのパルス波形の半周期の１０００分の１以上１０分の１以下程度が挙げられる。
次に、期間Ｔ３に遷移するが、期間Ｔ３では前述した期間Ｔ１と同様の挙動になるため、再び、第３スイッチ回路１０８２がオンになり、第１電源線１１１と第１電圧端１０９２との間を導通する。
その結果、第３スイッチ回路１０８２、第１電源線１１１、第１スイッチ回路１２６および共通出力端子Ｐ２を介して、第１電圧端１０９２から画素電極１２１に対して、図４に示すように電位Ｖの駆動信号Ｖｐｉｘ（Ｌ１）が供給される。そして、これ以降は、期間Ｔ２の挙動と期間Ｔ３の挙動とを繰り返すこととなる。
以上のような第１ステップおよび第２ステップを経ることによって、より長い期間において粒子７１の泳動が滞ることがないため、泳動速度（表示の書き換え速度）の高速化が図られることとなる。
続いて、画像データが「Ｈ」である場合について説明する。
図５は、画像データが「Ｈ」（第２状態）である場合において、図３に示すアクティブマトリクス回路基板１００を含む表示装置の駆動方法を示すタイミングチャートである。
まず、図５に示すように、０［Ｖ］とＶの２値の電位からなるパルス波形の共通電位信号Ｖｃｏｍを共通電極２０２に供給する。具体的には、期間Ｔ１ではＶの電位を供給し、期間Ｔ２では０［Ｖ］の電位を供給し、期間Ｔ３では再びＶの電位を供給する。なお、図５では、説明の都合上、期間Ｔ１〜Ｔ３と共通電位信号Ｖｃｏｍとの関係を図４に対してパルス波形の半波長分ずらしている。
画像データが「Ｈ」である場合、第１スイッチ回路１２６は遮断状態になるため、第２スイッチ回路１２７が導通状態となる。これにより、共通出力端子Ｐ２は、第２電源線１１２と導通することとなる。
また、第４スイッチ回路１０８３は、前述したように、共通電極スイッチ回路１０８１と協調して動作する。具体的には、共通電極スイッチ回路１０８１において第３電源線１１３が第１電圧端１０９２と導通しているとき、すなわち期間Ｔ１にあるとき、第４スイッチ回路１０８３がオンになり、第２電源線１１２と第２電圧端１０９３との間を導通する。
その結果、第４スイッチ回路１０８３、第２電源線１１２、第２スイッチ回路１２７および共通出力端子Ｐ２を介して、第２電圧端１０９３から画素電極１２１に対して、図５に示すように電位０［Ｖ］の駆動信号Ｖｐｉｘ（Ｌ２）が供給される。
期間Ｔ１では、共通電極２０２の電位はＶであるため、画素電極１２１の電位は共通電極２０２の電位に対して−Ｖとなり、画素電極１２１と共通電極２０２との間に大きさＶの電位差Ｖｐｉｘ（Ｌ２）−Ｖｃｏｍが印加される（第１ステップ）。この電位差Ｖｐｉｘ（Ｌ２）−Ｖｃｏｍにより生じた電界に応じて電気泳動物質層７に含まれている粒子７１が泳動する。
一方、期間Ｔ１では、画素電極１２１と共通電極２０２とを端子として電気泳動物質層７に充電される。
次に、期間Ｔ１から期間Ｔ２への遷移に伴い、共通電極スイッチ回路１０８１の接続先を切り替える。これにより、共通電位信号ＶｃｏｍがＶから０［Ｖ］へと変化する。
それとともに、第４スイッチ回路１０８３を、共通電極スイッチ回路１０８１と協調して動作させる。具体的には、共通電極スイッチ回路１０８１において第３電源線１１３が第２電圧端１０９３と導通しているとき、すなわち期間Ｔ２では、第４スイッチ回路１０８３をオフにして、第２電源線１１２と第２電圧端１０９３との間を遮断する。
その期間、第２電源線１１２は、電気的に浮いた状態（フロート状態）となる（第２ステップ）。このとき、電気泳動物質層７に充電されていた電荷が、粒子７１の泳動に寄与する。したがって、電源部１０９から直接的に電圧が印加されていない期間Ｔ２においても、第１ステップで充電された電荷の放電により画素電極１２１と共通電極２０２との間に電界を生じさせ、粒子７１を泳動させる（表示を書き換える）ことができる。このため、期間Ｔ２においても泳動させた分、粒子７１の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度（表示の書き換え速度）の高速化を図ることができる。
なお、このときに充放電されるのは、画像データが「Ｈ」である画素１０２に位置する電気泳動物質層７である。したがって、電気泳動物質層７に充電されていた電荷が放電された直後の電圧（図５に示す駆動信号Ｖｐｉｘ（Ｌ２）の初期電圧α）は、画像データが「Ｌ」である場合と同様、以下の式で求められる。
α＝ＶＣａｌｌ／（Ｃａｌｌ＋Ｃｐｒａ）
ここで、Ｃａｌｌは、画像データが「Ｈ」である画素１０２に位置する電気泳動物質層７の総容量である。また、Ｃｐｒａは、第２電源線１１２やそれと等電位にある配線等の寄生容量である。
以上の式から明らかなように、画像データが「Ｈ」である画素１０２が多いほど、また、第２電源線１１２等の寄生容量が小さいほど、初期電圧αが高くなる。駆動信号Ｖｐｉｘ（Ｌ２）に伴う電位差は、電荷の放電に伴って徐々に低下する。
なお、第４スイッチ回路１０８３は、共通電極スイッチ回路１０８１と協調して動作するが、このときの協調性は、同時であってもよく、多少のずれがあってもよい。後者の場合、第３電源線１１３に供給される共通電位信号ＶｃｏｍがＶから０［Ｖ］へと変化する直前で第４スイッチ回路１０８３を遮断するようにすればよい。このときの時間のずれ量は、特に限定されないが、一例として、共通電位信号Ｖｃｏｍのパルス波形の半周期の１０００分の１以上１０分の１以下程度が挙げられる。
次に、期間Ｔ３に遷移するが、期間Ｔ３では前述した期間Ｔ１と同様の挙動になるため、再び、第４スイッチ回路１０８３がオンになり、第２電源線１１２と第２電圧端１０９３との間を導通する。
その結果、第４スイッチ回路１０８３、第２電源線１１２、第２スイッチ回路１２７および共通出力端子Ｐ２を介して、第２電圧端１０９３から画素電極１２１に対して、図５に示すように電位０［Ｖ］の駆動信号Ｖｐｉｘ（Ｌ２）が供給される。そして、これ以降は、期間Ｔ２の挙動と期間Ｔ３の挙動とを繰り返すこととなる。
以上のような第１ステップおよび第２ステップを経ることによって、より長い期間において粒子７１の泳動が滞ることがないため、泳動速度（表示の書き換え速度）の高速化が図られることとなる。
以上のように、本実施形態によれば、画素電極１２１と共通電極２０２との間においてゼロより大きい電位差を維持することができる。これにより、粒子７１が泳動しない期間を実質的になくしたり、減らしたりすることができる。その結果、画素電極１２１と共通電極２０２との間に印加する電圧を高めなくても粒子７１の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る（粒子７１の泳動速度の高速化が図られた）電気泳動表示装置１が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、画素電極１２１と共通電極２０２との間に印加する電圧を下げることができ、電気泳動表示装置１の消費電力を抑えることができる。
また、本実施形態によれば、各画素１０２に共通な第１電源線１１１、第２電源線１１２および第３電源線１１３に対する電位の供給を協調的に変調させるという比較的簡単な構成で、上記のような効果を得ることができる。このため、表示の書き換えの高速化および低消費電力化を図りつつ、アクティブマトリクス回路基板１００の低コスト化と高密度化とを両立させることができる。
なお、黒粒子７１ａと白粒子７１ｂのうち、一方の泳動速度は十分に高いのに対し、他方の泳動速度が不十分な場合もある。このような場合には、泳動速度が低い粒子７１を表示させるときにのみ、「粒子７１が泳動しない期間を実質的になくす」ようにすればよい。
したがって、上述した第３スイッチ回路１０８２と第４スイッチ回路１０８３のうち、いずれか一方を省略するようにしてもよい。例えば、白粒子７１ｂの泳動速度が遅い場合には、白粒子７１ｂを共通電極２０２側に引き寄せて白色表示をするときにのみ、表示の書き換えの高速化が図られればよい。したがって、その場合には、第４スイッチ回路１０８３を省略し、第３スイッチ回路１０８２のみを設けるようにすれば、白粒子７１ｂを共通電極２０２側へ泳動させるときの泳動速度を、より高速化することができる。その結果、第４スイッチ回路１０８３を省略したとしても、黒粒子７１ａと白粒子７１ｂの双方について泳動速度の高速化を図ることができる。したがって、泳動速度の高速化を図りつつ、アクティブマトリクス回路基板１００の構造の簡素化を図ることができる。
以上をまとめると、本実施形態に係る電気泳動表示装置１は、画素１０２を含む画像表示部１０３を備える電極基板１２０（基板）と、第１電源線１１１、第２電源線１１２および第３電源線１１３と、画素１０２に対応して設けられている画素電極１２１と、画素１０２に対応して設けられ、画像データとして「Ｌ」（第１状態）と「Ｈ」（第２状態）のいずれかを保持し出力可能なメモリー回路１２５と、第３電源線１１３と接続されている共通電極２０２と、Ｖの電位（第１電位）を出力する第１電圧端１０９２と第１電位とは異なる０［Ｖ］の電位（第２電位）を出力する第２電圧端１０９３とを備える電源部１０９と、第３電源線１１３と第１電圧端１０９２と第２電圧端１０９３のいずれかとの間を交互に導通する共通電極スイッチ回路１０８１と、第１電源線１１１と画素電極１２１との間に設けられ、メモリー回路１２５からの出力が「Ｌ」であるときには導通し、メモリー回路１２５からの出力が「Ｈ」であるときには遮断する第１スイッチ回路１２６と、第２電源線１１２と画素電極１２１との間に設けられ、メモリー回路１２５からの出力が「Ｈ」であるときには導通し、メモリー回路１２５からの出力が「Ｌ」であるときには遮断する第２スイッチ回路１２７と、第３電源線１１３が第２電圧端１０９３と導通しているときには第１電源線１１１と第１電圧端１０９２との間を導通し、第３電源線１１３が第１電圧端１０９２と導通しているときには第１電源線１１１と第１電圧端１０９２との間を遮断する第３スイッチ回路１０８２と、を有する。
そして、本実施形態に係る電気泳動表示装置１は、画素電極１２１と共通電極２０２との間に設けられている電気泳動物質層７（電気光学物質層）を有する。
このような本実施形態によれば、前述したように、画素電極１２１と共通電極２０２との間に印加する電圧を高めなくても粒子７１の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る（粒子７１の泳動速度の高速化が図られた）電気泳動表示装置１が得られる。また、逆に、表示の書き換えに要する時間を長くすることなく、画素電極１２１と共通電極２０２との間に印加する電圧を下げることができ、電気泳動表示装置１の消費電力を抑えることができる。
また、本実施形態に係る電気泳動表示装置１は、第３電源線１１３が第１電圧端１０９２と導通しているときには第２電源線１１２と第２電圧端１０９３との間を導通し、第３電源線１１３が第２電圧端１０９３と導通しているときには第２電源線１１２と第２電圧端１０９３との間を遮断する第４スイッチ回路１０８３をさらに有している。
これにより、表示内容によらず、上記効果を奏することができる。すなわち、画素電極１２１と共通電極２０２との間に印加する電圧を高めなくても粒子７１の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る（粒子７１の泳動速度の高速化が図られた）という効果を表示内容によらず享受することができる電気泳動表示装置１が得られる。
（変形例）
ここで、上記実施形態の変形例について説明する。
図６は、図３に示す回路構成の一部を変形させた変形例を示す図である。なお、以下の説明では、説明の便宜上、上記実施形態と同様の構成には同一符号を付してある。
本変形例は、電源回路の構成が異なる以外、上記実施形態と同様である。
上記実施形態では、電源変調部１０８に含まれる共通電極スイッチ回路１０８１（ＳＷｃｏｍ）において、第３電源線１１３の接続先を第１電圧端１０９２と第２電圧端１０９３との間で切り替えるようになっている。すなわち、第１電圧端１０９２には、第１電源線１１１と第３電源線１１３の双方が接続され得るようになっており、一方、第２電圧端１０９３には、第２電源線１１２と第３電源線１１３の双方が接続され得るようになっている。
しかしながら、第１電源線１１１に供給される電位と、第３電源線１１３に供給される電位とは、必ずしも同じ電圧端から供給される必要はなく、互いに異なる電圧端から供給されるようになっていてもよい。すなわち、上記実施形態では、Ｖの電位（第１電位）が第１電圧端１０９２から第１電源線１１１と第３電源線１１３の双方に出力され、０［Ｖ］の電位（第２電位）が第２電圧端１０９３から第２電源線１１２と第３電源線１１３の双方に出力されるようになっているが、本発明はかかる構成に限定されず、第３電源線１１３には異なる電圧端から電位が供給されるようになっていてもよい。
すなわち、本変形例に係る電源部１０９は、電源１０９１とは異なる別の電源１０９４も備えている。この電源１０９４からは、Ｖ（第３電位）と０［Ｖ］（第４電位）の２値の電位からなるパルス波形の共通電位信号Ｖｃｏｍが第３電源線１１３に供給されるようになっている。換言すれば、電源部１０９には、第１電位および第２電位を供給する電源１０９１と、第３電位および第４電位を供給する電源１０９４と、が個別に用意されている。このような変形例であっても、上記実施形態と同様の効果が得られる。
なお、この場合、第３電位は、第４電位より高電位である。すなわち、第３電位と第４電位との間の高低関係は、第１電位と第２電位との間の高低関係と同じである。
したがって、本変形例に係る第３スイッチ回路１０８２は、第３電源線１１３に第４電位が供給されているときには、第１電源線１１１と電源部１０９との間を導通し、第３電源線１１３に第３電位が供給されているときには、第１電源線１１１と電源部１０９との間を遮断するように構成されている。すなわち、本変形例に係る電気泳動表示装置１は、このような第３スイッチ回路１０８２を有している。
以上をまとめると、本変形例に係る電気泳動表示装置は、画素１０２を含む画像表示部１０３を備える電極基板１２０（基板）と、第１電源線１１１、第２電源線１１２および第３電源線１１３と、第１電位と、第１電位とは異なる第２電位と、第１電位および第２電位の間の高低関係と同じ高低関係を有する第３電位および第４電位と、を出力する電源部１０９と、第１電源線１１１に第１電位を供給し、第２電源線１１２に第２電位を供給し、第３電源線１１３に第３電位および第４電位を交互に供給する電源変調部１０８と、画素１０２に対応して設けられている画素電極１２１と、画素１０２に対応して設けられ、画像データとして「Ｌ」（第１状態）と「Ｈ」（第２状態）のいずれかを保持し出力可能なメモリー回路１２５と、第３電源線１１３と接続されている共通電極２０２と、第１電源線１１１と画素電極１２１との間に設けられ、メモリー回路１２５からの出力が第１状態であるときには導通し、メモリー回路１２５からの出力が第２状態であるときには遮断する第１スイッチ回路１２６と、第２電源線１１２と画素電極１２１との間に設けられ、メモリー回路１２５からの出力が第２状態であるときには導通し、メモリー回路１２５からの出力が第１状態であるときには遮断する第２スイッチ回路１２７と、を有し、電源変調部１０８は、第３電源線１１３に第４電位が供給されているときには第１電源線１１１と電源部１０９との間を導通し、第３電源線１１３に第３電位が供給されているときには第１電源線１１１と電源部１０９との間を遮断する第３スイッチ回路１０８２を備えている。
これにより、本変形例に係る電気泳動表示装置は、上記実施形態と同様の効果、すなわち、画素電極１２１と共通電極２０２との間に印加する電圧を高めなくても粒子７１の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る（粒子７１の泳動速度の高速化が図られた）電気泳動表示装置１が得られるという効果を奏する。
また、第４スイッチ回路１０８３は、第３電源線１１３に第３電位が供給されているときには、第２電源線１１２と電源部１０９との間を導通し、第３電源線１１３に第４電位が供給されているときには、第２電源線１１２と電源部１０９との間を遮断するように構成されている。すなわち、本変形例に係る電気泳動表示装置は、このような第４スイッチ回路１０８３を有している。これにより、電気泳動表示装置１は、上記実施形態と同様の効果、すなわち、画素電極１２１と共通電極２０２との間に印加する電圧を高めなくても粒子７１の泳動に要する時間を短縮し、表示の書き換えをより短時間で行い得る（粒子７１の泳動速度の高速化が図られた）電気泳動表示装置１が得られるという効果を奏する。
≪第２実施形態≫
次に、本発明の第２実施形態について説明する。
図７は、本発明の表示装置の第２実施形態に含まれるアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。
以下、第２実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
本実施形態に係るアクティブマトリクス回路基板１００は、第１コンデンサー１３１および第２コンデンサー１３２を備えること以外、第１実施形態と同様である。
まず、アクティブマトリクス回路基板１００は、第１電源線１１１と第３電源線１１３との間に設けられる第１コンデンサー１３１を有している。
このような第１コンデンサー１３１を設けることにより、第１電源線１１１と第３電源線１１３との間に電位差が形成されている間、第１コンデンサー１３１に充電することができる。このため、電気泳動物質層７の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第１コンデンサー１３１に蓄えることができる。その結果、電源部１０９から直接的に電圧が印加されない期間においても、粒子７１をより確実に泳動させることができ、かつ、第１実施形態よりも泳動（表示の書き換え）の高速化を図ることができる。
一方、アクティブマトリクス回路基板１００は、第２電源線１１２と第３電源線１１３との間に設けられる第２コンデンサー１３２を有している。
このような第２コンデンサー１３２を設けることにより、第２電源線１１２と第３電源線１１３との間に電位差が形成されている間、第２コンデンサー１３２に充電することができる。このため、電気泳動物質層７の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第２コンデンサー１３２に蓄えることができる。その結果、電源部１０９から直接的に電圧が印加されない期間においても、粒子７１をより確実に泳動させることができ、かつ、第１実施形態よりも泳動（表示の書き換え）の高速化を図ることができる。
また、第１実施形態では、電気泳動物質層７に蓄えられる電気エネルギーが、電気泳動表示装置１の表示内容に応じて変化する。これに対し、本実施形態では、第１コンデンサー１３１や第２コンデンサー１３２において常に一定の電気エネルギーを蓄えることができる。このため、効果の安定性という観点からも有用である。
次に、図７に示すアクティブマトリクス回路基板１００を含む電気泳動表示装置の駆動方法について説明する。
図８、９は、それぞれ図７に示すアクティブマトリクス回路基板を含む表示装置の駆動方法を示すタイミングチャートである。
以下、図７に示すアクティブマトリクス回路基板を含む表示装置の駆動方法について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。
まず、画像データが「Ｌ」である場合について説明する。
図８は、画像データが「Ｌ」である場合において、図７に示すアクティブマトリクス回路基板１００を含む表示装置の駆動方法を示すタイミングチャートである。
画像データが「Ｌ」である場合、第２スイッチ回路１２７は遮断状態になるため、第１スイッチ回路１２６が導通状態となる。これにより、共通出力端子Ｐ２は、第１電源線１１１と導通することとなる。
期間Ｔ１では、共通電極２０２の電位は０［Ｖ］であるため、画素電極１２１と共通電極２０２との間に大きさＶの電位差Ｖｐｉｘ（Ｌ１）−Ｖｃｏｍが生じる。この電位差Ｖｐｉｘ（Ｌ１）−Ｖｃｏｍにより生じた電界に応じて電気泳動物質層７に含まれている粒子７１が泳動する。
一方、期間Ｔ１では、第１コンデンサー１３１に充電される。
次に、期間Ｔ１から期間Ｔ２への遷移に伴い、共通電位信号Ｖｃｏｍが０［Ｖ］からＶへと変化する。
それとともに、期間Ｔ２では、第３スイッチ回路１０８２がオフになり、第１電源線１１１と第１電圧端１０９２との間を遮断する。
その結果、第１電源線１１１は、電気的に浮いた状態（フロート状態）となる。このとき、期間Ｔ１において第１コンデンサー１３１に充電されていた電荷が、粒子７１の泳動に寄与する。したがって、電源部１０９から直接的に電圧が印加されていない期間Ｔ２においても、電気泳動物質層７に電界を発生させ、粒子７１を泳動させることができる。このため、期間Ｔ２においても泳動させた分、粒子７１の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度の高速化を図ることができる。
なお、このとき充電されるのは、全ての画素１０２に設けられた第１コンデンサー１３１である。したがって、この第１コンデンサー１３１に充電されていた電荷が放電された直後には、図８に示すように画素電極１２１の駆動信号Ｖｐｉｘ（Ｌ１）がほぼ２Ｖとなる。駆動信号Ｖｐｉｘ（Ｌ１）に伴う電位差は、電荷の放電に伴って徐々に低下する。
次に、期間Ｔ３に遷移するが、期間Ｔ３では前述した期間Ｔ１と同様の挙動になるため、再び、第３スイッチ回路１０８２がオンになり、第１電源線１１１と第１電圧端１０９２との間を導通する。
その結果、第３スイッチ回路１０８２、第１電源線１１１、第１スイッチ回路１２６および共通出力端子Ｐ２を介して、第１電圧端１０９２から画素電極１２１に対して、図８に示すように電位Ｖの駆動信号Ｖｐｉｘ（Ｌ１）が供給される。そして、これ以降は、期間Ｔ２の挙動と期間Ｔ３の挙動とを繰り返すこととなる。
以上のようにすれば、全期間において粒子７１の泳動が滞ることがないため、泳動速度の高速化が図られることとなる。
次に、画像データが「Ｈ」である場合について説明する。
図９は、画像データが「Ｈ」である場合において、図７に示すアクティブマトリクス回路基板１００を含む表示装置の駆動方法を示すタイミングチャートである。なお、図９では、説明の都合上、期間Ｔ１〜Ｔ３と共通電位信号Ｖｃｏｍとの関係を図８に対してパルス波形の半波長分ずらしている。
画像データが「Ｈ」である場合、第１スイッチ回路１２６は遮断状態になるため、第２スイッチ回路１２７が導通状態となる。これにより、共通出力端子Ｐ２は、第２電源線１１２と導通することとなる。
期間Ｔ１では、共通電極２０２の電位はＶであるため、画素電極１２１と共通電極２０２との間に大きさＶの電位差Ｖｐｉｘ（Ｌ２）−Ｖｃｏｍが生じる。この電位差Ｖｐｉｘ（Ｌ２）−Ｖｃｏｍにより生じた電界に応じて電気泳動物質層７に含まれている粒子７１が泳動する。
一方、期間Ｔ１では、第２コンデンサー１３２に充電される。
次に、期間Ｔ１から期間Ｔ２への遷移に伴い、共通電位信号ＶｃｏｍがＶから０［Ｖ］へと変化する。
それとともに、期間Ｔ２では、第４スイッチ回路１０８３がオフになり、第２電源線１１２と第２電圧端１０９３との間を遮断する。
その期間、第２電源線１１２は、電気的に浮いた状態（フロート状態）となる。このとき、期間Ｔ１において第２コンデンサー１３２に充電されていた電荷が、粒子７１の泳動に寄与する。したがって、電源部１０９から直接的に電圧が印加されていない期間Ｔ２においても、電気泳動物質層７に電界を発生させ、粒子７１を泳動させることができる。このため、期間Ｔ２においても泳動させた分、粒子７１の泳動距離を従来よりも長くすることができる。すなわち、従来よりも泳動速度の高速化を図ることができる。
なお、このとき充電されるのは、全ての画素１０２に設けられた第２コンデンサー１３２である。したがって、この第２コンデンサー１３２に充電されていた電荷が放電された直後には、図９に示すように画素電極１２１の駆動信号Ｖｐｉｘ（Ｌ２）がほぼ−Ｖとなる。駆動信号Ｖｐｉｘ（Ｌ２）に伴う電位差は、電荷の放電に伴って徐々に低下する。
次に、期間Ｔ３に遷移するが、期間Ｔ３では前述した期間Ｔ１と同様の挙動になるため、再び、第４スイッチ回路１０８３がオンになり、第２電源線１１２と第２電圧端１０９３との間を導通する。
その結果、第４スイッチ回路１０８３、第２電源線１１２、第２スイッチ回路１２７および共通出力端子Ｐ２を介して、第２電圧端１０９３から画素電極１２１に対して、図９に示すように電位０［Ｖ］の駆動信号Ｖｐｉｘ（Ｌ２）が供給される。そして、これ以降は、期間Ｔ２の挙動と期間Ｔ３の挙動とを繰り返すこととなる。
以上のようにすれば、全期間において粒子７１の泳動が滞ることがないため、泳動速度の高速化が図られることとなる。
このような第２実施形態においても、第１実施形態と同様の効果が得られる。
≪第３実施形態≫
次に、本発明の第３実施形態について説明する。
図１０は、本発明の表示装置の第３実施形態に含まれるアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。
以下、第３実施形態について説明するが、以下の説明では第１実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第１実施形態と同様の構成には、同一符号を付してある。
第３実施形態は、メモリー回路１２５、第１スイッチ回路１２６および第２スイッチ回路１２７の構成が異なる以外、第１実施形態と同様である。
本実施形態に係るアクティブマトリクス回路基板１００は、全ての画素１０２に共通の配線として、さらに第４電源線１１４（Ｖｄｄ）を有している。
第４電源線１１４は、メモリー回路１２５に高電位側の電位信号を供給する。一方、第５電源線１１５は、メモリー回路１２５に低電位側の電位信号を供給する。これにより、メモリー回路１２５を動作させることができる。
なお、第４電源線１１４に供給される電位は、特に限定されないが、一般には５Ｖ以上２０Ｖ以下程度とされ、第５電源線１１５に供給される電位は、特に限定されないが、一般に０［Ｖ］とされる。
本実施形態に係るメモリー回路１２５は、２つのＰ型ＭＯＳトランジスター１２５２、１２５３と、２つのＮ型ＭＯＳトランジスター１２５４、１２５５と、を含むＣ−ＭＯＳ（Complementary Metal Oxide Semiconductor）型ＳＲＡＭ（Static Random Access Memory）である。
このうち、Ｐ型ＭＯＳトランジスター１２５２のソース電極は第４電源線１１４に接続され、ドレイン電極は駆動用ＴＦＴ１２４のドレイン電極ならびに第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１に接続され、ゲート電極はＮ型ＭＯＳトランジスター１２５４のゲート電極に接続されている。また、Ｐ型ＭＯＳトランジスター１２５３のソース電極は第４電源線１１４に接続され、ドレイン電極は第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１’に接続され、ゲート電極はＮ型ＭＯＳトランジスター１２５５のゲート電極に接続されている。
また、Ｎ型ＭＯＳトランジスター１２５４のソース電極は第５電源線１１５に接続され、ドレイン電極は駆動用ＴＦＴ１２４のドレイン電極ならびに第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１に接続され、ゲート電極はＰ型ＭＯＳトランジスター１２５２のゲート電極に接続されている。また、Ｎ型ＭＯＳトランジスター１２５５のソース電極は第５電源線１１５に接続され、ドレイン電極は第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１’に接続され、ゲート電極はＰ型ＭＯＳトランジスター１２５３のゲート電極に接続されている。
また、Ｐ型ＭＯＳトランジスター１２５２のドレイン電極およびＮ型ＭＯＳトランジスター１２５４のドレイン電極は、Ｐ型ＭＯＳトランジスター１２５３のゲート電極およびＮ型ＭＯＳトランジスター１２５５のゲート電極に接続されている。
さらに、Ｐ型ＭＯＳトランジスター１２５２のゲート電極およびＮ型ＭＯＳトランジスター１２５４のゲート電極は、Ｐ型ＭＯＳトランジスター１２５３のドレイン電極およびＮ型ＭＯＳトランジスター１２５５のドレイン電極に接続されている。
本実施形態に係るメモリー回路１２５は、１ビットの画像データを保持可能なメモリー回路である。保持された画像データは、駆動用ＴＦＴ１２４が遮断状態になっても、メモリー回路１２５に維持される。そして、保持された画像データは、第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１、Ｐ１’に供給される。
本実施形態に係る第１スイッチ回路１２６および第２スイッチ回路１２７は、それぞれトランスファーゲートで構成されている。
具体的には、第１スイッチ回路１２６は、Ｐ型ＭＯＳトランジスター１２６ａと、Ｎ型ＭＯＳトランジスター１２６ｂと、を含んでいる。
このうち、Ｐ型ＭＯＳトランジスター１２６ａのソース電極は第１電源線１１１に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は駆動用ＴＦＴ１２４のドレイン電極ならびに第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１に接続されている。
また、Ｎ型ＭＯＳトランジスター１２６ｂのソース電極は第１電源線１１１に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は共通入力端子Ｐ１’に接続されている。
一方、第２スイッチ回路１２７は、Ｎ型ＭＯＳトランジスター１２７ａと、Ｐ型ＭＯＳトランジスター１２７ｂと、を含んでいる。
このうち、Ｎ型ＭＯＳトランジスター１２７ａのソース電極は第２電源線１１２に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は駆動用ＴＦＴ１２４のドレイン電極ならびに第１スイッチ回路１２６および第２スイッチ回路１２７の共通入力端子Ｐ１に接続されている。
また、Ｐ型ＭＯＳトランジスター１２７ｂのソース電極は第２電源線１１２に接続され、ドレイン電極は共通出力端子Ｐ２を介して画素電極１２１に接続され、ゲート電極は共通入力端子Ｐ１’に接続されている。
次に、図１０に示すアクティブマトリクス回路基板１００を含む電気泳動表示装置の駆動方法について説明するが、かかる駆動方法は、図４、５を用いて説明した駆動方法と同様であるため、基本的な駆動方法の説明については省略する。
一方、本実施形態では、必要に応じて、第１電源線１１１から供給される駆動信号と第２電源線１１２から供給される駆動信号とを定期的に入れ替える駆動方法が採用されてもよい。すなわち、一時的に、第１電源線１１１に供給する駆動信号をＶから０［Ｖ］に変更し、かつ、第２電源線１１２に供給する駆動信号を０［Ｖ］からＶに変更した「駆動信号の反状態」を経た後、再び元の「駆動信号の正状態」に戻すという「駆動信号の交番」を定期的に行うようにしてもよい。
このように駆動信号を交番させても、本実施形態に係る第１スイッチ回路１２６および第２スイッチ回路１２７は互いに相補的に動作するため、上記と同様のオン／オフ制御が可能になる。
それに加え、このような駆動信号の交番によれば、画素１０２に対応する画像データの偏りに伴う不具合、すなわち、例えば黒色表示または白色表示のいずれかに表示内容が偏ってしまい、第１スイッチ回路１２６および第２スイッチ回路１２７のうち一方にのみ電圧が印加され続けてしまうことに伴う不具合の発生が防止される。
仮に、一方のスイッチ回路にのみ電圧が印加される状態が続くと、スイッチ回路に含まれる半導体材料の特性が劣化するといった弊害が懸念される。
これに対し、駆動信号の交番を定期的に行うことにより、表示内容が偏ってしまっても一方のスイッチ回路にのみ電圧が印加され続けることが防止される。その結果、半導体材料の特性が劣化するのを抑制することができ、かかる弊害の発生を防止することができる。
ただし、駆動信号の交番を行うと、「駆動信号の反状態」では、電気泳動物質層７に付与される電界の向きが反対になるため、表示内容も反転してしまうことになる。このような表示内容の反転を避けるためには、駆動信号の交番に同期して、データ線１０５に供給される画像信号についても反転させるようにすればよい。すなわち、「駆動信号の反状態」にあるときには、それに応じて、本来の表示内容における黒色と白色とを入れ替えた表示内容（諧調を反転させた表示内容）に対応する画像信号をデータ線１０５に供給するようにすればよい。これにより、電界の向きが反対であっても表示内容は本来意図したものになるため、駆動信号の交番に伴う表示内容への影響を避けることができる。
このような駆動信号の交番は、例えば電源変調部１０８に含まれた図示しない回路によって行うことができる。例えば、第３スイッチ回路１０８２の接続先を第１電圧端１０９２と第２電圧端１０９３との間で入れ替えるスイッチ回路と、第４スイッチ回路１０８３の接続先を第２電圧端１０９３と第１電圧端１０９２との間で入れ替えるスイッチ回路と、を電源変調部１０８内に設けるようにすればよい。
また、画像信号の反転についても、制御部１１０やそれより上位の装置において行うことができる。
なお、上述したような半導体材料の特性劣化の程度は、電圧が印加される時間（電圧印加時間）に依存する。したがって、原則的には、各スイッチ回路における電圧印加時間が折半されるように、駆動信号の交番を行うようにすればよい。
ところで、上記のような課題は、表示を頻繁に書き換える画素１０２において顕在化し易いものである。このような画素１０２では、粒子７１を頻繁に泳動させる必要があるため、結局、第１スイッチ回路１２６や第２スイッチ回路１２７における電圧印加時間が長くなる。その結果、アクティブマトリクス回路基板１００の信頼性が低下し易いという課題を招く。
例えば、黒色と白色とを表示する電気泳動表示装置１において時計を表示する場合、特に秒表示をする場合には、表示の書き換えが頻繁に発生する。具体的には、デジタル時計表示であっても、アナログ時計表示であっても、時計表示を行う画素の一部では、黒色表示と白色表示とが頻繁に書き換えられる。ところが、表示の書き換えパターンは、画素１０２の配置によってそれぞれ異なるため、複数の画素１０２に対して共通した頻度での「駆動信号の交番」を行うためには、その頻度の最適化が必要になる。
そこで、このような画素１０２では、駆動信号の交番頻度を、画素１０２の表示の書き換え１０回ごと、または、表示の書き換え６０回ごと、のいずれかの頻度とすることが好ましい。
例えばデジタル時計表示の場合、一の位の秒表示を行う画素１０２では、黒色表示と白色表示との書き換えパターンが１０回（１０秒）で一巡する。このため、この１０回の書き換えに対応した周期、例えば１０回の書き換えごとに駆動信号の正状態と反状態とを入れ替えるような周期で駆動信号を交番させる。これにより、第１スイッチ回路１２６と第２スイッチ回路１２７との間で、電圧印加時間を均等に割り振ることができる。
また、例えばアナログ時計表示の場合、秒表示を行う画素１０２では、黒色表示と白色表示との書き換えパターンが６０回（６０秒）で一巡する。このため、この６０回の書き換えに対応した周期、例えば６０回の書き換えごとに駆動信号の正状態と反状態とを入れ替えるような周期で駆動信号を交番させることにより、第１スイッチ回路１２６と第２スイッチ回路１２７との間で、電圧印加時間を均等に割り振ることができる。
以上のような駆動方法を採用することにより、表示内容に影響を与えることなく、アクティブマトリクス回路基板１００の信頼性をより高めることができる。
なお、このような第３実施形態においても、第１実施形態と同様の効果が得られる。
≪第４実施形態≫
次に、本発明の第４実施形態について説明する。
図１１は、本発明の表示装置の第４実施形態に含まれるアクティブマトリクス回路基板のうち１つの画素および共通電極における回路構成を示す図である。
以下、第４実施形態について説明するが、以下の説明では第２、第３実施形態との相違点を中心に説明し、同様の事項についてはその説明を省略する。なお、前述した第２、第３実施形態と同様の構成には、同一符号を付してある。
本実施形態に係るアクティブマトリクス回路基板１００は、第１コンデンサー１３１および第２コンデンサー１３２を備えること以外、第３実施形態と同様である。
第１コンデンサー１３１は、第２実施形態で前述したように、第１電源線１１１と第３電源線１１３との間に設けられている。
このような第１コンデンサー１３１を設けることにより、第１電源線１１１と第３電源線１１３との間に電位差が形成されている間、第１コンデンサー１３１に充電することができる。このため、電気泳動物質層７の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第１コンデンサー１３１に蓄えることができる。その結果、電源部１０９から直接的に電圧が印加されない期間においても、粒子７１をより確実に泳動させることができ、かつ、第１実施形態よりも泳動の高速化を図ることができる。
また、第２コンデンサー１３２も、第２実施形態で前述したように、第２電源線１１２と第３電源線１１３との間に設けられている。
このような第２コンデンサー１３２を設けることにより、第２電源線１１２と第３電源線１１３との間に電位差が形成されている間、第２コンデンサー１３２に充電することができる。このため、電気泳動物質層７の電気容量が大きくない場合であっても、それに代わって十分な電気エネルギーを第２コンデンサー１３２に蓄えることができる。その結果、電源部１０９から直接的に電圧が印加されない期間においても、粒子７１をより確実に泳動させることができ、かつ、第１実施形態よりも泳動の高速化を図ることができる。
また、第３実施形態では、電気泳動物質層７に蓄えられる電気エネルギーが、電気泳動表示装置１の表示内容に応じて変化する。これに対し、本実施形態では、第１コンデンサー１３１や第２コンデンサー１３２において常に一定の電気エネルギーを蓄えることができる。このため、効果の安定性という観点からも有用である。
このような第４実施形態においても、第２実施形態と同様の効果が得られる。
＜電子機器＞
次に、本発明の電子機器の実施形態について説明する。本実施形態に係る電子機器は、前記実施形態に係る表示装置を備えている。
図１２は、本発明の電子機器の実施形態が適用された腕時計の正面図である。
図１２に示す腕時計４０１（本発明の電子機器の実施形態）は、時計ケース４０２と、時計ケース４０２に連結された一対のバンド４０３と、を備えている。時計ケース４０２の正面には、電気泳動表示装置４０５（本発明の表示装置の実施形態）と、秒針４２１と、分針４２２と、時針４２３と、が設けられている。時計ケース４０２の側面には、操作子としての竜頭４１０と操作ボタン４１１とが設けられている。
図１３は、図１２に示す腕時計の側断面図である。
図１３に示す時計ケース４０２の内部には収容部４０２Ａが設けられている。収容部４０２Ａには、ムーブメント４０４と電気泳動表示装置４０５とが収容されている。収容部４０２Ａの一端側（時計正面側）には、ガラス製または樹脂製の透明カバー４０７が設けられている。収容部４０２Ａの他端側（時計裏側）には、パッキン４０８を介して裏蓋４０９が螺合され、裏蓋４０９および透明カバー４０７により時計ケース４０２が密封されている。
ムーブメント４０４は、秒針４２１、分針４２２および時針４２３からなるアナログ指針が連結された運針機構（図示せず）を有している。この運針機構がアナログ指針を回転駆動し、設定された時刻を表示する時刻表示部として機能する。
電気泳動表示装置４０５は、ムーブメント４０４の時計正面側に配置され、腕時計４０１の表示部を構成する。電気泳動表示装置４０５の表示面は、ここでは円形状であるが、例えば正八角形状、十六角形状など、他の形状としてもよい。電気泳動表示装置４０５の中央部には、電気泳動表示装置４０５の表裏を貫通する貫通孔４０５Ａが形成されている。貫通孔４０５Ａには、ムーブメント４０４の運針機構（図示せず）の秒車４２４、二番車４２５および筒車４２６の各軸が挿入されている。各軸の先端には秒針４２１、分針４２２および時針４２３がそれぞれ取り付けられている。
なお、図１２、１３に示す電気泳動表示装置４０５は、例えば文字盤の画像を表示するように構成されているが、文字盤に加え、秒針、分針および時針も表示するように構成されていてもよい。その場合、上述した秒針４２１、分針４２２および時針４２３やムーブメント４０４等は省略することができる。また、秒針、分針および時針を表示する、いわゆるアナログ表示に代えて、時計のデジタル表示がなされるように構成されていてもよい。
本発明の電子機器は、時計以外にも適用される。
図１４は、本発明の電子機器の実施形態が適用された電子ペーパーの構成を示す斜視図である。
図１４に示す電子ペーパー５００は、表示部５０１（本発明の表示装置の実施形態）を備えている。電子ペーパー５００は可撓性を有し、従来の紙と同様の質感および柔軟性を有する書換え可能なシートからなる本体５０２を備えている。
図１５は、本発明の電子機器の実施形態が適用された電子ノートの構成を示す斜視図である。
図１５に示す電子ノート６００は、図１４に示す電子ペーパー５００が複数枚束ねられ、かつ、カバー６０１に挟まれてなるものである。カバー６０１は、例えば外部の装置から送られる表示データを入力する表示データ入力手段（図示せず）を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
以上のような腕時計４０１、電子ペーパー５００および電子ノート６００等の電子機器は、本発明の表示装置を備えていることで、アクティブマトリクス回路基板１００によってもたらされる効果を享受することができるので、表示の切り替え速度が速いものとなる。
以上、本発明の表示装置、表示装置の駆動方法および電子機器について、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではない。
例えば、表示装置および電子機器では、各部の構成は、同様の機能を有する任意の構成のものに置換することができ、また、他の任意の構成を付加することもできる。具体的には、メモリー回路、スイッチ回路、コンデンサー、ダイオード等は、同様の機能を有する回路や素子等で代替可能である。
また、表示装置の駆動方法は、前記実施形態に任意の目的の工程が追加されたものであってもよい。
また、表示装置は、電気泳動表示装置に限定されず、電界を利用して表示媒体を駆動して表示を切り替えるその他の表示装置（例えば液晶表示装置等）であってもよい。
１…電気泳動表示装置、７…電気泳動物質層、１０…バックプレーン、２０…フロントプレーン、７０…分散液、７１…粒子、７１ａ…黒粒子、７１ｂ…白粒子、７２…分散媒、９１…隔壁、９２…封止部、１００…アクティブマトリクス回路基板、１０２…画素、１０３…画像表示部、１０４…走査線、１０５…データ線、１０６…走査線駆動回路、１０７…データ線駆動回路、１０８…電源変調部、１０９…電源部、１１０…制御部、１１１…第１電源線、１１２…第２電源線、１１３…第３電源線、１１４…第４電源線、１１５…第５電源線、１１９…電源回路、１２０…電極基板、１２１…画素電極、１２４…駆動用ＴＦＴ、１２５…メモリー回路、１２６…第１スイッチ回路、１２６ａ…Ｐ型ＭＯＳトランジスター、１２６ｂ…Ｎ型ＭＯＳトランジスター、１２７…第２スイッチ回路、１２７ａ…Ｎ型ＭＯＳトランジスター、１２７ｂ…Ｐ型ＭＯＳトランジスター、１３１…第１コンデンサー、１３２…第２コンデンサー、２０１…対向基板、２０２…共通電極、４０１…腕時計、４０２…時計ケース、４０２Ａ…収容部、４０３…バンド、４０４…ムーブメント、４０５…電気泳動表示装置、４０５Ａ…貫通孔、４０７…透明カバー、４０８…パッキン、４０９…裏蓋、４１０…竜頭、４１１…操作ボタン、４２１…秒針、４２２…分針、４２３…時針、４２４…秒車、４２５…二番車、４２６…筒車、５００…電子ペーパー、５０１…表示部、５０２…本体、６００…電子ノート、６０１…カバー、１０８１…共通電極スイッチ回路、１０８１ａ…接点、１０８１ｂ…接点、１０８２…第３スイッチ回路、１０８３…第４スイッチ回路、１０９１…電源、１０９２…第１電圧端、１０９３…第２電圧端、１０９４…電源、１２５１…コンデンサー、１２５２…Ｐ型ＭＯＳトランジスター、１２５３…Ｐ型ＭＯＳトランジスター、１２５４…Ｎ型ＭＯＳトランジスター、１２５５…Ｎ型ＭＯＳトランジスター、１２６１…Ｐ型ＭＯＳトランジスター、１２７１…Ｎ型ＭＯＳトランジスター、Ｐ１…共通入力端子、Ｐ１’…共通入力端子、Ｐ２…共通出力端子

Claims (10)

  1. 画素を含む画像表示部を備える基板と、
    第１電源線、第２電源線および第３電源線と、
    前記画素に対応して設けられている画素電極と、
    前記画素に対応して設けられ、第１状態と第２状態のいずれかを保持し出力可能なメモリー回路と、
    前記第３電源線と接続されている共通電極と、
    第１電位を出力する第１電圧端と、前記第１電位とは異なる第２電位を出力する第２電圧端と、を備える電源部と、
    前記第３電源線と、前記第１電圧端と前記第２電圧端のいずれかと、の間を交互に導通する共通電極スイッチ回路と、
    前記第１電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第１状態であるときには導通し、前記メモリー回路からの出力が前記第２状態であるときには遮断する第１スイッチ回路と、
    前記第２電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第２状態であるときには導通し、前記メモリー回路からの出力が前記第１状態であるときには遮断する第２スイッチ回路と、
    前記第３電源線が前記第２電圧端と導通しているときには前記第１電源線と前記第１電圧端との間を導通し、前記第３電源線が前記第１電圧端と導通しているときには前記第１電源線と前記第１電圧端との間を遮断する第３スイッチ回路と、
    前記第１電源線と前記第３電源線との間に設けられる第１コンデンサーと
    を有することを特徴とする表示装置。
  2. さらに、前記第３電源線が前記第１電圧端と導通しているときには前記第２電源線と前記第２電圧端との間を導通し、前記第３電源線が前記第２電圧端と導通しているときには前記第２電源線と前記第２電圧端との間を遮断する第４スイッチ回路を有する請求項１に記載の表示装置。
  3. 画素を含む画像表示部を備える基板と、
    第１電源線、第２電源線および第３電源線と、
    前記画素に対応して設けられている画素電極と、
    前記画素に対応して設けられ、第１状態と第２状態のいずれかを保持し出力可能なメモリー回路と、
    前記第３電源線と接続されている共通電極と、
    第１電位を出力する第１電圧端と、前記第１電位とは異なる第２電位を出力する第２電圧端と、を備える電源部と、
    前記第３電源線と、前記第１電圧端と前記第２電圧端のいずれかと、の間を交互に導通する共通電極スイッチ回路と、
    前記第１電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第１状態であるときには導通し、前記メモリー回路からの出力が前記第２状態であるときには遮断する第１スイッチ回路と、
    前記第２電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第２状態であるときには導通し、前記メモリー回路からの出力が前記第１状態であるときには遮断する第２スイッチ回路と、
    前記第３電源線が前記第２電圧端と導通しているときには前記第１電源線と前記第１電圧端との間を導通し、前記第３電源線が前記第１電圧端と導通しているときには前記第１電源線と前記第１電圧端との間を遮断する第３スイッチ回路と、
    前記第２電源線と前記第３電源線との間に設けられる第２コンデンサーと
    を有することを特徴とする表示装置。
  4. さらに、前記第３電源線が前記第１電圧端と導通しているときには前記第２電源線と前記第２電圧端との間を導通し、前記第３電源線が前記第２電圧端と導通しているときには前記第２電源線と前記第２電圧端との間を遮断する第４スイッチ回路を有する請求項３に記載の表示装置。
  5. さらに、
    走査線と、
    データ線と、
    前記画素に対応して設けられ、前記走査線および前記データ線と前記メモリー回路との
    間に設けられている画素スイッチング素子と、
    を有する請求項１又は請求項２に記載の表示装置。
  6. さらに、前記画素電極と前記共通電極との間に設けられている電気光学物質層を有する
    請求項１ないし４のいずれか１項に記載の表示装置。
  7. 画素を含む画像表示部を備える基板と、
    第１電源線、第２電源線および第３電源線と、
    第１電位と、前記第１電位とは異なる第２電位と、前記第１電位および前記第２電位の間の高低関係と同じ高低関係を有する第３電位および第４電位と、を出力する電源部と、
    前記第１電源線に前記第１電位を供給し、前記第２電源線に前記第２電位を供給し、前記第３電源線に前記第３電位および前記第４電位を交互に供給する電源変調部と、
    前記画素に対応して設けられている画素電極と、
    前記画素に対応して設けられ、第１状態と第２状態のいずれかを保持し出力可能なメモリー回路と、
    前記第３電源線と接続されている共通電極と、
    前記第１電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第１状態であるときには導通し、前記メモリー回路からの出力が前記第２状態であるときには遮断する第１スイッチ回路と、
    前記第２電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第２状態であるときには導通し、前記メモリー回路からの出力が前記第１状態であるときには遮断する第２スイッチ回路と、
    を有し、
    前記電源変調部は、前記第３電源線に前記第４電位が供給されているときには前記第１電源線と前記電源部との間を導通し、前記第３電源線に前記第３電位が供給されているときには前記第１電源線と前記電源部との間を遮断する第３スイッチ回路を備えることを特徴とする表示装置。
  8. 前記電源変調部は、さらに、前記第３電源線に前記第３電位が供給されているときには前記第２電源線と前記電源部との間を導通し、前記第３電源線に前記第４電位が供給されているときには前記第２電源線と前記電源部との間を遮断する第４スイッチ回路を備える請求項７に記載の表示装置。
  9. 画素を含む画像表示部を備える基板と、
    第１電源線、第２電源線および第３電源線と、
    前記第１電源線と前記第３電源線との間および前記第２電源線と前記第３電源線との間にそれぞれ電位差を印加する電源部と、
    前記画素に対応して設けられている画素電極と、
    前記画素に対応して設けられ、第１状態と第２状態のいずれかを保持し出力可能なメモリー回路と、
    前記第３電源線と接続されている共通電極と、
    前記第１電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第１状態であるときには導通し、前記メモリー回路からの出力が前記第２状態であるときには遮断する第１スイッチ回路と、
    前記第２電源線と前記画素電極との間に設けられ、前記メモリー回路からの出力が前記第２状態であるときには導通し、前記メモリー回路からの出力が前記第１状態であるときには遮断する第２スイッチ回路と、
    を有する表示装置を駆動する方法であって、
    前記第１電源線と前記第３電源線との間および前記第２電源線と前記第３電源線との間のいずれかに電位差を印加する第１ステップと、
    前記第１ステップにおいて前記第１電源線および前記第２電源線のうち前記第３電源線との間で電位差を形成した電源線を電気的に浮いた状態にする第２ステップと、
    を有し、
    前記第１ステップにおいて、前記第１電源線と前記第３電源線との間および前記第２電源線と前記第３電源線との間のいずれかに充電し、
    前記第２ステップにおいて、前記第１ステップで充電された電荷の放電により前記画素電極と前記共通電極との間に電界を生じさせる、
    ことを特徴とする表示装置の駆動方法。
  10. 請求項１ないし８のいずれか１項に記載の表示装置を備えることを特徴とする電子機器。
JP2016251703A 2016-12-26 2016-12-26 表示装置、表示装置の駆動方法および電子機器 Active JP6865575B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016251703A JP6865575B2 (ja) 2016-12-26 2016-12-26 表示装置、表示装置の駆動方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016251703A JP6865575B2 (ja) 2016-12-26 2016-12-26 表示装置、表示装置の駆動方法および電子機器

Publications (2)

Publication Number Publication Date
JP2018105991A JP2018105991A (ja) 2018-07-05
JP6865575B2 true JP6865575B2 (ja) 2021-04-28

Family

ID=62785563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251703A Active JP6865575B2 (ja) 2016-12-26 2016-12-26 表示装置、表示装置の駆動方法および電子機器

Country Status (1)

Country Link
JP (1) JP6865575B2 (ja)

Also Published As

Publication number Publication date
JP2018105991A (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
KR102061401B1 (ko) 잔류 전압이 감소된 전기-광학 디스플레이들 및 관련 장치 및 방법들
US9176358B2 (en) Electrooptical device, electronic device, and control method for electrooptical device
CN101276122B (zh) 电泳显示装置以及电子设备
US10283063B2 (en) Display device and shift register circuit
CN102486915A (zh) 电泳显示装置的驱动方法、电泳显示装置以及电子设备
EP2133740A2 (en) Electrophoretic display device, electronic apparatus, and method of driving electrophoretic display device
KR101754799B1 (ko) 화소 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 장치의 구동방법
CN111684513B (zh) 电光显示器和用于驱动电光显示器的方法
KR20210084679A (ko) 전기 광학 디스플레이들
JP2009053639A (ja) 電気泳動表示装置とその駆動方法、及び電子機器
US20120262499A1 (en) Control method for electro-optical device, control device for electro-optical device, electro-optical device and electronic apparatus
US20150206478A1 (en) Electrophoretic display device, drive method of electrophoretic display device, control circuit, and electronic apparatus
US11521565B2 (en) Crosstalk reduction for electro-optic displays
JP6865575B2 (ja) 表示装置、表示装置の駆動方法および電子機器
JP6857982B2 (ja) アクティブマトリクス回路基板、表示装置、表示装置の駆動方法および電子機器
JP4945964B2 (ja) 液晶表示装置
US20180102081A1 (en) Driving methods for electro-optic displays
JP6923110B2 (ja) アクティブマトリクス回路基板、表示装置および電子機器
CN112955817B (zh) 电光显示器
CN114667561B (zh) 用于驱动电光显示器的方法
JP2019095473A (ja) アクティブマトリクス回路、表示装置、表示装置の駆動方法および電子機器
US20230343260A1 (en) Methods for measuring electrical properties of electro-optic displays
WO2023081119A1 (en) Methods for driving electro-optic displays
US9966017B2 (en) Electrophoretic apparatus and electronic device having a pixel circuit with a plurality of driving transistors and a plurality of selection transistors
KR20080034544A (ko) 전기 영동 표시 장치

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210406

R150 Certificate of patent or registration of utility model

Ref document number: 6865575

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250