JP6864718B2 - ハイブリッド電源のシステム及び方法 - Google Patents

ハイブリッド電源のシステム及び方法 Download PDF

Info

Publication number
JP6864718B2
JP6864718B2 JP2019128483A JP2019128483A JP6864718B2 JP 6864718 B2 JP6864718 B2 JP 6864718B2 JP 2019128483 A JP2019128483 A JP 2019128483A JP 2019128483 A JP2019128483 A JP 2019128483A JP 6864718 B2 JP6864718 B2 JP 6864718B2
Authority
JP
Japan
Prior art keywords
bbu
psu
management controller
ats
computing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019128483A
Other languages
English (en)
Other versions
JP2020053017A (ja
Inventor
光華 歐陽
光華 歐陽
淑珍 ▲ねい▼
淑珍 ▲ねい▼
景翔 ▲せん▼
景翔 ▲せん▼
文凱 李
文凱 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of JP2020053017A publication Critical patent/JP2020053017A/ja
Application granted granted Critical
Publication of JP6864718B2 publication Critical patent/JP6864718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J9/00—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting
    • H02J9/04—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source
    • H02J9/06—Circuit arrangements for emergency or stand-by power supply, e.g. for emergency lighting in which the distribution system is disconnected from the normal source and connected to a standby source with automatic change-over, e.g. UPS systems
    • H02J9/068—Electronic means for switching from one power supply to another power supply, e.g. to avoid parallel connection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Power Sources (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Description

本発明は、概して、電源システムに関する。
現代のサーバファーム又はデータセンタは、通常、多数のサーバを使用して、様々なアプリケーションサービスの処理要求を処理する。各サーバは、様々な操作を処理し、これらの操作を維持するために或る程度の電力消費を必要とする。これらの操作のいくつかは「ミッションクリティカル」な操作であり、これがされると、これらの操作に関連するユーザにとって重大なセキュリティ侵害又は収益の損失が生じる可能性がある。
例えば、サーバシステムの電源ユニット（ＰＳＵ）への入力ＡＣ電源が故障する場合がある。入力ＡＣ電源に障害又は故障があると、サーバシステムが突然シャットダウンされ、データの損失や、サーバシステムが損壊する可能性がある。１つの解決策としては、自動転送スイッチ（ＡＴＳ）を用いて、第１ＡＣ入力電源が故障した場合にＰＳＵを第２ＡＣ入力電力に切り換えることである。別の解決策は、中断又は故障した電源をバッテリバックアップシステム（ＢＢＵ）と交換することである。
しかし、ＰＳＵ、ＡＴＳ及び／又はＢＢＵを用いてサーバシステムを効果的に管理し、サーバシステム内の電源の信頼性及びコストをさらに改善することが依然として課題となっている。
本発明は、ハイブリッド電源のシステム及び方法を提供する。
本発明の様々な実施形態によれば、システム及び方法は、新たなデバイスがサーバシステムに接続されたことに応じて、サーバシステムの管理コントローラ（例えば、ベースボード管理コントローラ（ＢＭＣ））の特定の入力ピンを動的に定義することによって、上述した問題に対する解決手段を提供する。新たなデバイスは、サーバシステムの電源ユニット（ＰＳＵ）、自動転送スイッチ（ＡＴＳ）又はバッテリバックアップユニット（ＢＢＵ）のうち１つを備える。いくつかの実施形態では、ＰＳＵ、ＡＴＳ及びＢＢＵは、それぞれ実質的に同じ物理サイズを有する、複数のＡＴＳモジュール、複数のＰＳＵモジュール及び複数のＢＢＵモジュールにモジュール化される。
いくつかの実施形態では、管理コントローラの特定の入力ピンは、ＳＭＢＡｌｅｒｔの＃Ａ２２入力ピンである。管理コントローラは、新たなデバイスがＢＢＵであると判別したことに応じて、＃Ａ２２入力ピンをＢＢＵの出力ピンに再定義することができる。管理コントローラは、出力ピンを介して制御信号を送信することによって、ＢＢＵを管理することができる。いくつかの例では、管理コントローラは、出力ピン及び電力管理バス（ＰＭＢｕｓ）を介してサーバシステムにバックアップ電力を供給するようにＢＢＵに要求することができる。いくつかの実施形態では、管理コントローラは、サーバシステムからのピーク電力需要をサポートするために電力を供給するように、ＢＢＵに要求することができる。よって、無停電電源装置（ＵＰＳ）及び／又は冗長ＰＳＵが、サーバシステムにおいて必要とされない。
管理コントローラは、新たなデバイスがＰＳＵであると判別したことに応じて、＃Ａ２２入力ピンをＰＳＵに定義し、＃Ａ２２入力ピンを介してＰＳＵの状態を監視し、ＰＳＵを管理し、ＰＳＵへのＡＣ電源が故障した場合に制御信号をＢＢＵに送信することができる。管理コントローラは、新たなデバイスがＡＴＳであると判別したことに応じて、＃Ａ２２入力ピンをＡＴＳに定義し、＃Ａ２２入力ピンを介してＡＴＳの状態を監視し、ＡＴＳを管理し、ＡＴＳへのＡＣ電源が故障した場合に制御信号をＢＢＵに送信することができる。この設計では、サーバシステム用の１つのＡＣループを保存することができる。
本発明の一実施形態では、サーバシステムを管理するコンピュータ実行方法は、サーバシステムの管理コントローラが、サーバシステムのＰＳＵ、ＡＴＳ又はＢＢＵのうち１つを備えるデバイスが接続されたことを判別する工程と、管理コントローラが、デバイスの識別情報（ＩＤ）を判別する工程と、デバイスがＢＢＵであると判別したことに応じて、管理コントローラの特定の入力ピンをＢＢＵ出力ピンに再定義する工程と、ＢＢＵの状態を監視する工程と、ＢＢＵ出力ピンを介して第１制御信号を送信することによってＢＢＵを管理する工程と、を含む。
いくつかの実施形態では、サーバシステムを管理するコンピュータ実行方法は、デバイスがＡＴＳであると判別したことに応じて、管理コントローラの特定の入力ピンをＡＴＳ入力ピンに定義する工程と、ＡＴＳ入力ピンを介してＡＴＳの状態を監視する工程と、ＡＴＳを管理する工程と、ＡＣ電源故障信号に応じて、第２制御信号をＢＢＵに送信する工程と、を含む。ＡＣ電源故障信号は、サーバシステムへの任意若しくは全てのＡＣ電源が故障した、及び／又は、ＡＴＳが故障したという状況を示すことができる。
いくつかの実施形態では、サーバシステムを管理するコンピュータ実行方法は、デバイスがＰＳＵであると判別したことに応じて、管理コントローラの特定の入力ピンをＰＳＵ入力ピンに定義する工程と、ＰＳＵ入力ピンを介してＰＳＵの状態を監視する工程と、ＰＳＵを管理する工程と、ＡＣ故障信号に応じて、第３制御信号をＢＢＵに送信する工程と、を含む。ＡＣ故障信号は、ＰＳＵに接続されたＡＣ電源が故障した、及び／又は、ＰＳＵが故障したという状況を示すことができる。
本発明の別の実施形態によれば、命令を記憶する非一時的なコンピュータ可読記憶媒体が提供される。命令は、プロセッサにより実行されると、以下の動作をプロセッサに実行させる。動作は、サーバシステムの管理コントローラが、サーバシステムのＰＳＵ、ＡＴＳ又はＢＢＵのうち１つを備えるデバイスが接続されたことを判別する工程と、管理コントローラが、デバイスの識別情報（ＩＤ）を判別する工程と、デバイスがＢＢＵであると判別したことに応じて、管理コントローラの特定の入力ピンをＢＢＵ出力ピンに再定義する工程と、ＢＢＵの状態を監視する工程と、ＢＢＵ出力ピンを介して第１制御信号を送信することによってＢＢＵを管理する工程と、を含む。
いくつかの実施形態では、命令は、プロセッサによって実行されると、以下の動作をプロセッサに実行させる。動作は、デバイスがＡＴＳであると判別したことに応じて、管理コントローラの特定の入力ピンをＡＴＳ入力ピンに定義する工程と、ＡＴＳ入力ピンを介してＡＴＳの状態を監視する工程と、ＡＴＳを管理する工程と、ＡＣ電源故障信号に応じて、第２制御信号をＢＢＵに送信する工程と、を含む。
いくつかの実施形態では、命令は、プロセッサによって実行されると、以下の動作をプロセッサに実行させる。動作は、デバイスがＰＳＵであると判別したことに応じて、管理コントローラの特定の入力ピンをＰＳＵ入力ピンに定義する工程と、ＰＳＵ入力ピンを介してＰＳＵの状態を監視する工程と、ＰＳＵを管理する工程と、ＡＣ故障信号に応じて、第３制御信号をＢＢＵに送信する工程と、を含む。
いくつかの実施形態によれば、サーバシステムのコンポーネントの動作状況は、サーバシステムのメモリ、ハードドライブ、又は、フラッシュメモリデバイスに記憶することができる。コンポーネントの動作状況は、サーバシステム上のＢＭＣ、ラック管理コントローラ（ＲＭＣ）、又は、中央処理装置（ＣＰＵ）からアクセスされ得る。フラッシュメモリデバイスは、プログラム命令やデータを一定期間記憶するように構成された任意の記憶媒体とすることができる。いくつかの例によれば、フラッシュストレージデバイスは、フラッシュドライブ、ランダムアクセスメモリ（ＲＡＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＲＯＭ）、又は、メールボックスレジスタとすることができる。
本発明のさらなる特徴や利点は、以下の説明に記載されており、この説明から部分的に明らかになるであろうし、又は、本明細書に記載された原理の実践によって習得することができる。本発明の特徴及び利点は、添付の特許請求の範囲で特に指摘された手段及び組み合わせによって実現及び取得することができる。
本発明によれば、ＰＳＵ、ＡＴＳ及び／又はＢＢＵを用いてサーバシステムを効果的に管理し、サーバシステム内の電源の信頼性及びコストをさらに改善することができる。
添付の図面と併せて以下の例示的な実施形態の説明を参照することによって、本発明とその特徴及び利点とをより良く理解することができるであろう。これらの図面は、例示的な実施形態のみを示しており、これにより、様々な実施形態の範囲又は特許請求の範囲に対する限定としてみなされるべきではない。
本発明の一実施形態による、例示的なシステムのブロック図である。 本発明の一実施形態による、ＢＭＣ、ＰＳＵ、ＡＴＳ及びＢＢＵを備える例示的なシステムのブロック図である。 本発明の一実施形態による、サーバシステムを管理する例示的な方法を示す図である。 本発明の様々な実施形態による、例示的なシステムを示す図である。 本発明の様々な実施形態による、例示的なシステムを示す図である。
本発明は、多くの異なる形態で具体化することができる。代表的な実施形態が図面に示されており、本明細書で詳細に説明する。本発明は、本発明の原理の例示であり、本発明の幅広い態様を、例示した実施形態に限定することを意図していない。その限りにおいて、例えば、概要、要約、詳細な説明に開示されているが、特許請求の範囲に明示的に記載されていない要素及び限定は、暗示的、推論的又は他の方法で、単独に又はまとめて、特許請求の範囲に組み込まれるべきではない。本発明の詳細な説明のために、特に断りのない限り、単数形は複数形を含み、その逆も同様である。「含む」という用語は、「限定することなく含む」ことを意味する。さらに、「約」、「ほぼ」、「実質的に」、「およそ」等の用語は、本明細書において、例えば「〜に」、「〜に近い」、「大体」、「〜の３〜５％の範囲内」、「許容される製造公差内」、又は、これらの任意の論理的組み合わせを意味するものとして用いることができる。
本発明の様々な実施形態は、新たなデバイスがサーバシステムに接続されたことに応じて、サーバシステムの管理コントローラの特定の入力ピンを動的に定義するシステム及び方法を提供する。新たなデバイスは、サーバシステムの電源ユニット（ＰＳＵ）、自動転送スイッチ（ＡＴＳ）又はバッテリバックアップユニット（ＢＢＵ）のうち１つを備える。
図１Ａは、本発明の一実施形態による、例示的なサーバシステム１００Ａを示すブロック図である。この例において、サーバシステム１００Ａは、少なくとも１つのマイクロプロセッサ又はプロセッサ１０４と、ＢＭＣ１０３と、ＡＴＳ１１２と、ＢＢＵ１１３と、１つ以上の冷却モジュール１１０と、メインメモリ（ＭＥＭ）１１１と、少なくとも１つの電源ユニット（ＰＳＵ）１０２と、を有しており、ＰＳＵ１０２は、ＡＣ電源１０１からＡＣ電力を受け、電力を、サーバシステム１００Ａの各種コンポーネント（例えば、プロセッサ１０４、ノースブリッジ（ＮＢ）ロジック１０６、ＰＣＩｅスロット１６０、サウスブリッジ（ＳＢ）ロジック１０８、ストレージデバイス１０９、ＩＳＡスロット１５０、ＰＣＩスロット１７０及びＢＭＣ１０３）に供給する。ＡＴＳ１１２は、ＡＣ１入力１０１−１及びＡＣ２入力１０１−２と、ＰＳＵ１０２とに接続されている。ＢＢＵ１１３は、バックアップ電力をサーバシステム１００Ａに供給するように構成されている。いくつかの実施形態では、ＢＢＵ１１３は、サーバシステム１００Ａからのピーク電力需要に応じて電力を供給するように構成されている。いくつかの実施形態では、ＰＳＵ１０２が故障した場合、又は、サーバシステム１００ＡへのＡＣ１入力１０１−１及びＡＣ２入力１０１−２の両方が中断された場合に、ＢＢＵ１１３は、バックアップ電力をサーバシステムに供給することができる。この例では、無停電電源装置（ＵＰＳ）をサーバシステム１００Ａに組み込む必要がない。
サーバシステム１００Ａは、電源投入後に、メモリ、コンピュータストレージデバイス又は外部ストレージデバイスからソフトウェアアプリケーションをロードして、様々な操作を実行するように構成されている。ストレージデバイス１０９は、サーバシステム１００Ａのオペレーティングシステム及びアプリケーションが利用可能な論理ブロックに構造化されている。ストレージデバイス１０９は、サーバシステム１００Ａの電源がオフになっても、サーバデータを保持するように構成されている。
図１Ａにおいて、メモリ１１１は、ＮＢロジック１０６を介してプロセッサ１０４に接続されている。メモリ１１１は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ダブルデータレートＤＲＡＭ（ＤＤＲ ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）又は他のタイプの適切なメモリを含むことができるが、これらに限定されない。メモリ１１１は、サーバシステム１００Ａのファームウェアデータを記憶するように構成されてもよい。いくつかの実施形態では、ファームウェアデータは、ストレージデバイス１０９に記憶されてもよい。
いくつかの実施形態では、サーバシステム１００Ａは、フラッシュストレージデバイスをさらに備えることができる。フラッシュストレージデバイスは、フラッシュドライブ、ランダムアクセスメモリ（ＲＡＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）又は電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）とすることができる。フラッシュストレージデバイスは、システム構成（例えば、ファームウェアデータ等）を記憶するように構成されてもよい。
プロセッサ１０４は、特定の機能のプログラム命令を実行するように構成された中央処理装置（ＣＰＵ）であってもよい。例えば、プロセッサ１０４は、ブートプロセス中、ＢＭＣ１０３又はフラッシュストレージデバイスに記憶されたファームウェアデータにアクセスし、ＢＩＯＳ１０５を実行してサーバシステム１００Ａを初期化することができる。プロセッサ１０４は、ブートプロセスの後に、オペレーティングシステムを実行して、サーバシステム１００Ａの特定のタスクを実行及び管理する。
いくつかの実施形態では、プロセッサ１０４は、マルチコアプロセッサであってもよく、各プロセッサは、ＮＢロジック１０６に接続されたＣＰＵバスを介して互いに接続されている。いくつかの実施形態において、ＮＢロジック１０６は、プロセッサ１０４に組み込まれてもよい。また、ＮＢロジック１０６は、複数の周辺機器相互接続エクスプレス（ＰＣＩｅ）スロット１６０及びＳＢロジック１０８（オプション）に接続されてもよい。複数のＰＣＩｅスロット１６０は、例えば、ＰＣＩエクスプレスｘ１、ＵＳＢ２．０、ＳＭＢｕｓ、ＳＩＭカード、他のＰＣＩｅレーンの将来の拡張、１．５Ｖ及び３．３Ｖの電源、並びに、サーバシステム１００Ａのシャーシ上の診断ＬＥＤへの配線等の接続及びバスに使用することができる。
システム１００Ａにおいて、ＮＢロジック１０６及びＳＢロジック１０８は、周辺機器相互接続（ＰＣＩ）バス１０７によって接続されている。ＰＣＩバス１０７は、プロセッサ１０４上の機能をサポートすることができるが、何れのプロセッサ１０４のネイティブバスから独立した標準化フォーマットである。ＰＣＩバス１０７は、複数のＰＣＩスロット１７０（例えば、ＰＣＩスロット１７１）に接続されてもよい。ＰＣＩバス１０７に接続するデバイスは、ＣＰＵバスに直接接続され、プロセッサ１０４のアドレス空間のアドレスが割り当てられ、単一バスクロックと同期されるように、バスコントローラ（図示省略）に現れてもよい。複数のＰＣＩスロット１７０で使用可能なＰＣＩカードは、ネットワークインタフェースカード（ＮＩＣ）、サウンドカード、ＴＶチューナーカード、ディスクコントローラ、ビデオカード、スカジ―（ＳＣＳＩ）アダプタ、及び、パーソナルコンピュータメモリカード国際協会（ＰＣＭＣＩＡ）カードを含むが、これらに限定されない。
ＳＢロジック１０８は、拡張バスを介して、ＰＣＩバス１０７を、複数の拡張カード又はＩＳＡスロット１５０（例えば、ＩＳＡスロット１５１）に接続することができる。拡張バスは、ＳＢロジック１０８と周辺装置との間の通信に用いられるバスであってもよく、（ＩＳＡ：Industry Standard Architecture）バス、ＰＣ／１０４バス、ローピンカウントバス（low pin count bus）、拡張ＩＳＡ（ＥＩＳＡ：Extended ＩＳＡ）バス、ユニバーサルシリアルバス（ＵＳＢ）、ＩＤＥ（Integrated Drive Electronics）バス、又は、周辺装置のデータ通信に使用可能な他の適切なバスを含んでもよいが、これらに限定されない。
この例において、ＢＩＯＳ１０５は、サーバシステム１００Ａの様々なコンポーネントを初期化及び識別するように構成された任意のプログラム命令又はファームウェアとすることができる。ＢＩＯＳは、対応するサーバシステムのハードウェアコンポーネントを初期化及びテストを担当する重要なシステムコンポーネントである。ＢＩＯＳは、ハードウェアコンポーネントに抽象化レイヤを提供することができるのでアプリケーション及びオペレーティングシステムは、例えば、キーボード、ディスプレイ及び他の入力／出力デバイス等の周辺機器と相互作用する一貫した方法を提供することができる。
システム１００Ａにおいて、ＳＢロジック１０８は、ＰＳＵ１０２に接続されたＢＭＣ１０３にさらに接続されている。いくつかの実施形態では、ＢＭＣ１０３は、ラック管理コントローラ（ＲＭＣ）であってもよい。
ＢＭＣ１０３は、サーバシステム１００Ａのコンポーネントの動作状況を監視し、コンポーネントの動作状況に基づいてサーバシステム１００Ａを制御するように構成されている。例えば、ＢＭＣ１０３は、ＰＳＵ１０２及びＡＴＳ１１２に供給されている電力、サーバシステム１００Ａのコンポーネントの消費電力、サーバシステム１００Ａの内部温度、及び／又は、サーバシステム１００Ａの特定のコンポーネントの温度を監視することができる。ＢＭＣ１０３は、サーバシステム１００Ａの内部温度又は特定コンポーネントの温度に基づいて、サーバシステム１００Ａ又は特定のコンポーネントの冷却を増減するように冷却モジュール１１０を制御することができる。いくつかの実施形態では、ＢＭＣ１０３は、サーバシステム１００Ａの特定のコンポーネント（例えば、プロセッサ１０４、メモリ１１１、ストレージデバイス１０９及び／若しくはバス）の周波数並びに／又は消費電力を縮小することができる。
いくつかの実施形態では、ＢＭＣ１０３は、システム１００Ａからのピーク電力需要に応じて、追加の電力をサーバシステム１００Ａに供給するようにＢＢＵ１１３に要求することができる。いくつかの実施形態では、ＢＭＣ１０３は、サーバシステム１００Ａ及びＰＳＵ１０２の過去の電力使用量及び消費データを収集することができる。ＢＭＣ１０３は、収集された現在及び／又は過去の負荷及び消費電力情報を、１つ以上の機械学習アルゴリズムに従って分析し、ＰＳＵ１０２の最適な出力電力及び／又はＢＢＵ１１３からのピーク電力需要をサポートする追加電力を決定することができる。
いくつかの実施形態では、１つ以上の機械学習アルゴリズムは、線形回帰モデル（linear regression model）、ニューラルネットワークモデル（neural network model）、サポートベクターマシンベースのモデル（support vector machine based model）、ベイズ統計（Bayesian statistics）、事例ベース推論（case-based reasoning）、決定木（decision trees）、帰納的論理プログラミング（inductive logic programming）、ガウスプロセス回帰（Gaussian process regression）、データ処理のグループ化方法（group method of data handling）、学習オートマトン（learning automata)、ランダムフォレスト(random forests）、分類器のアンサンブル（ensembles of classifiers）、順序分類（ordinal classification）、又は、条件付き確率場（conditional random field）のうち少なくとも１つを含むことができる。例えば、ニューラルネットワークモデルを用いて、過去の負荷情報を分析し、サーバシステム１００Ａの負荷とＰＳＵ１０２及びＢＢＵ１１３の最適化された出力電力との間の複雑な相関、及び／又は、ＡＣ電力をＰＳＵ１０２に供給するための特定のＡＣ電源の選択を捕捉することができる。
サーバシステム１００Ａの簡略図が、図１Ｂにさらに示されている。この例において、サーバシステム１００Ｂは、ＡＣ１入力１０１−１と、ＡＣ２入力１０１−２と、ＡＴＳ１１２と、ＰＳＵ１０２と、ＢＢＵ１１３と、ＢＭＣ１０３と、を備える。ＢＭＣ１０３のプログラムが開始されたこと、又は、ＡＴＳ１１２、ＰＳＵ１０２、ＢＢＵ１１３のうち何れかがサーバシステム１００Ｂに接続されたことに応じて、ＢＭＣ１０３は、接続されたデバイスの識別を決定し、識別に基づいて、ＢＭＣ１０３の特定のピンを再定義又は定義することができる。
例えば、ＢＭＣ１０３は、新たなデバイスがＢＢＵ１１３であると判別したことに応じて、＃Ａ２２入力ピンを、ＢＢＵ１１３の出力ピン（例えば、ＢＢＳ ＡＣ ＧＯＯＤ）に再定義することができる。また、ＢＭＣ１０３は、出力ピンを介して制御信号を送信することによってＢＢＵ１１３を管理し、及び／又は、出力ピンを介してバックアップ電力をサーバシステム１００Ｂに供給するようにＢＢＵ１１３に要求することができる。
別の例では、ＢＭＣ１０３は、新たなデバイスがＰＳＵ１０２であると判別したことに応じて、＃Ａ２２入力ピンをＰＳＵ１０２に定義し、＃Ａ２２入力ピンを介してＰＳＵ１０２の状態（例えば、ＰＳＵ ＯＮ及びＳＭＢＡｌｅｒｔ）を監視し、ＰＳＵ１０２を管理し、ＰＳＵ１０２へのＡＣ電力（例えば、ＡＣ１入力１０１−１又はＡＣ２入力１０１−２）が故障した場合に制御信号をＢＢＵ１１３に送信することができる。ＢＭＣ１０３は、新たなデバイスがＡＴＳ１１２であると判別したことに応じて、＃Ａ２２入力ピンをＡＴＳ１１２に定義し、＃Ａ２２入力ピンを介してＡＴＳ１１２の状態を監視し、ＡＴＳ１１２を管理し、ＡＴＳ１１２へのＡＣ電力（例えば、ＡＣ１入力１０１−１及びＡＣ２入力１０１−２の両方）が故障した場合に制御信号をＢＢＵ１１３に送信することができる。この例において、ＢＭＣ１０３は、制御信号を、Ｉ２Ｃバス（例えば、ＳＣＬ／ＳＤＡライン）を介してＢＢＵ１１３、ＰＳＵ１０２及びＡＴＳ１１２に送信する。
いくつかの実施形態では、ＡＴＳ１１２、ＰＳＵ１０２及びＢＢＵ１１３は、それぞれ複数のＡＴＳモジュール、複数のＰＳＵモジュール及び複数のＢＢＵモジュールにモジュール化される。複数のＡＴＳモジュール、複数のＰＳＵモジュール及び複数のＢＢＵモジュールの各々は、実質的に同じ物理サイズを有する。
いくつかの実施形態では、複数のＡＴＳモジュールの各々は、過電流保護（over-current protection：ＯＣＰ）回路（図示省略）をさらに有することができる。ＯＣＰ回路は、ＡＴＳモジュールに組み込まれてもよいし、ディスクリート回路であってもよい。ＯＣＰ回路は、ＡＴＳモジュール又はペアのＰＳＵが故障した場合にＡＣ電力入力又はサーバシステム１００Ｂの他のコンポーネントをサージ電流から保護するように、ＡＴＳモジュール及びペアのＰＳＵを流れる入力電流を制限するように構成されている。
図１Ａ及び図１Ｂの例示的なシステム１００Ａ，１００Ｂには、特定のコンポーネントのみが示されているが、例示的なシステム１００Ａ，１００Ｂには、データを処理若しくは記憶することができ、又は、信号を送受信することができる様々なタイプの電子コンポーネント又はコンピュータコンポーネントが含まれてもよい。さらに、例示的なシステム１００Ａ〜１００Ｂ内の電子コンポーネント又はコンピュータコンポーネントは、様々なタイプのアプリケーションを実行し、及び／又は、様々なタイプのオペレーティングシステムを用いることができるように構成されてもよい。これらのオペレーティングシステムには、Ａｎｄｒｏｉｄ、ＢＳＤ（Berkeley Software Distribution）、ｉＰｈｏｎｅ（登録商標） ＯＳ（ｉＯＳ）、Ｌｉｎｕｘ（登録商標）、ＯＳ Ｘ、Ｕｎｉｘ系リアルタイムオペレーティングシステム（例えば、ＱＮＸ等）、Ｍｉｃｒｏｓｏｆｔ Ｗｉｎｄｏｗｓ（登録商標）、Ｗｉｎｄｏｗ Ｐｈｏｎｅ、及び、ＩＢＭ ｚ／ＯＳ（登録商標）等が含まれるが、これらに限定されない。
システム１００Ａ，１００Ｂの所望の実施形態に従って、様々なネットワークプロトコル及びメッセージプロトコル（例えば、ＴＣＰ／ＩＰ、開放型システム間相互接続（ＯＳＩ）、ファイル転送プロトコル（ＦＴＰ）、ユニバーサルプラグアンドプレイ（ＵｐｎＰ）、ネットワークファイルシステム（ＮＦＳ）、コモンインターネットファイルシステム（ＣＩＦＳ）、ＡｐｐｌｅＴａｌｋ（登録商標）等が含まれるが、これらに限定されない）が用いられる。当業者であれば理解できるように、図１Ａ及び図１Ｂに示すシステム１００Ａ，１００Ｂは、説明のために用いられている。よって、ネットワークシステムは、必要に応じて多くのバリエーションで実装することができるが、本発明の様々な実施形態によるネットワークプラットフォームの構成を提供する。
図１Ａ及び図１Ｂの例示的な構成では、例示的なシステム１００Ａ，１００Ｂは、特定のワイヤレスチャネルの計算範囲内で１つ以上の電子デバイスと通信するように動作可能な１つ以上のワイヤレスコンポーネントを含むことができる。ワイヤレスチャネルは、デバイスが無線で通信するために使用される任意の適切なチャネル（例えば、ブルートゥース（登録商標）、セルラー（cellular）、ＮＦＣ又はＷｉ−Ｆｉ（登録商標）チャネル等）であってもよい。このデバイスは、従来技術で知られているように、１つ以上の従来の有線通信接続を有し得ることを理解されたい。各種実施形態の範囲内において、様々な他の要素及び／又は組み合わせが可能である。
上記の説明は、本発明の原理及び様々な実施形態を例示することを意図している。上記の開示を十分に理解すれば、多数の変形及び修正が明らかになるであろう。
図２は、本発明の一実施形態による、サーバシステムを管理する例示的な方法２００を示す図である。方法２００は、例示目的で提示されたものであり、本発明の他の方法では、類似若しくは代替の順序で又は並行して実行される追加の工程、より少ない工程又は代替の工程を有してもよいことを理解されたい。例示的な方法２００は、工程２０４において、管理コントローラプログラム（例えば、ＢＭＣプログラム）が開始されたこと、又は、サーバシステムにおいてデバイスが変更されたことを判別することによって開始する。デバイスは、図１Ａ及び図１Ｂに示すように、ＡＴＳ、ＰＳＵ及びＢＢＵを備える。
工程２０６において、管理コントローラは、デバイス情報を判別することができる。例えば、管理コントローラは、ＰＭＢｕｓを介してデバイス情報を取得することができる。工程２０８において、管理コントローラは、デバイスがＢＢＵ、ＡＴＳ又はＰＳＵの何れであるかを判別することができる。いくつかの実施形態では、デバイスは、モジュール化されたＢＢＵ、ＡＴＳ又はＰＳＵである。
工程２１０において、デバイスがＢＢＵであると判別したことに応じて、管理コントローラは、図１Ｂに示すように、管理コントローラの特定の入力ピンをＢＢＵ出力ピンに再定義することができる。工程２１２において、管理コントローラは、図１Ｂに示すように、Ｉ２Ｃ（inter-integrated circuit）バス（例えば、ＳＣＬ／ＳＤＡライン）を介してＢＢＵの状態を監視し、工程２１４において、ＢＢＵ出力ピンを介して制御信号を送信することによって、ＢＢＵを管理する。
工程２１６において、デバイスがＡＴＳであると判別したことに応じて、管理コントローラは、管理コントローラの特定の入力ピンをＡＴＳ入力ピンに定義することができる。工程２１８において、管理コントローラは、図１Ｂに示すように、ＡＴＳ入力ピンを介してＡＴＳの状態を監視し、工程２２０において、Ｉ２Ｃバス（例えば、ＳＣＬ／ＳＤＡライン）を介してＡＴＳを管理する。工程２２２において、管理コントローラは、ＡＣ電源故障信号に応じて、制御信号をＢＢＵに送信することができる。いくつかの実施形態では、ＡＣ電源故障信号は、ＡＴＳへの何れかのＡＣ電源若しくは全てのＡＣ電源が故障したこと、又は、ＡＴＳが故障したことを示す。
工程２２４において、デバイスがＰＳＵであると判別したことに応じて、管理コントローラは、管理コントローラの特定の入力ピンをＰＳＵ入力ピンに定義することができる。工程２２５において、管理コントローラは、図１Ｂに示すように、ＰＳＵ入力ピンを介してＰＳＵの状態を監視し、工程２２６において、Ｉ２Ｃバス（例えば、ＳＣＬ／ＳＤＡライン）を介してＰＳＵを管理することができる。工程２２８において、管理コントローラは、ＡＣ故障信号に応じて、制御信号をＢＢＵに送信することができる。いくつかの実施形態では、ＡＣ故障信号は、ＰＳＵに接続された特定のＡＣ電源が故障したこと、又は、ＰＳＵが故障したことを示す。
図３及び図４は、本発明の実施形態による、例示的なシステムを示す図である。当業者であれば、本発明の技術を実施する場合に、さらに適切な実施形態を理解できるであろう。当業者であれば、他のシステムも可能であることが理解できるであろう。
図３は、コンピューティングシステムのコンポーネントがバス３０２を用いて互いに電気的に通信する例示的なコンピューティングシステム３００を示す図である。システム３００は、処理ユニット（ＣＰＵ又はプロセッサ）３３０と、システムバス３０２と、有する。システムバス３０２は、システムメモリ３０４（例えば、リードオンリメモリ（ＲＯＭ）３０６及びランダムアクセスメモリ（ＲＡＭ）３０８）を含む各種システムコンポーネントをプロセッサ３３０に接続する。システム３００は、高速メモリのキャッシュを有し、キャッシュは、プロセッサ３３０に直接接続され、プロセッサ３３０に隣接して接続され、又は、プロセッサ３３０の一部として統合されてもよい。システム３００は、プロセッサ３３０による高速アクセスのために、メモリ３０４及び／又はストレージデバイス３１２からキャッシュ３２８にデータをコピーしてもよい。この方法において、キャッシュは、プロセッサ３３０がデータを待つ間に遅延が生じるのを防止する性能向上を提供する。これらのモジュール及び他のモジュールは、様々な動作を制御するためにプロセッサ３３０を制御するように構成されている。別のシステムメモリ３０４も使用可能である。メモリ３０４は、異なるパフォーマンス特性を有する複数の異なるタイプのメモリを含むことができる。プロセッサ３３０は、任意の汎用プロセッサ、及び、例えば、ストレージデバイス３１２に設けられたモジュール１ ３１４、モジュール２ ３１６及びモジュール３ ３１８等のハードウェアモジュール又はソフトウェアモジュールを含むことができる。ハードウェアモジュール又はソフトウェアモジュールは、プロセッサ３３０、及び、ソフトウェア命令が実際のプロセッサ設計に組み込まれる専用プロセッサを制御するように構成されている。プロセッサ３３０は、実質的に、複数のコア又はプロセッサ、バス、メモリコントローラ、キャッシュ等を含む完全に独立したコンピューティングシステムであってもよい。マルチコアプロセッサは、対称又は非対称であってもよい。
ユーザがコンピューティングシステム３００と対話するのを可能にするために、入力デバイス３２０が入力メカニズムとして提供される。入力デバイス３２０は、例えば、スピーチ用のマイク、ジェスチャ又はグラフィック入力用のタッチセンシティブスクリーン、キーボード、マウス、モーション入力等を含むことができる。場合によっては、マルチモーダルシステムは、ユーザがシステム３００と通信するために、複数のタイプの入力を提供し得る。この例では、出力デバイス３２２も設けられている。通信インタフェース３２４は、ユーザ入力及びシステム出力を支配（govern）及び管理することができる。
ストレージデバイス３１２は、コンピュータによってアクセス可能なデータを記憶するための不揮発性メモリとすることができる。ストレージデバイス３１２は、磁気カセット、フラッシュメモリカード、ソリッドステートメモリデバイス、デジタル多用途ディスク（ＤＶＤ）、カートリッジ、ランダムアクセスメモリ（ＲＡＭ）３０８、リードオンリメモリ（ＲＯＭ）３０６及びこれらの組み合わせであってもよい。
コントローラ３１０は、例えばベースボード管理コントローラ（ＢＭＣ）等のように、システム３００上の専用のマイクロコントローラ又はプロセッサであってもよい。場合によっては、コントローラ３１０は、インテリジェントプラットフォーム管理インタフェース（ＩＰＭＩ）の一部であってもよい。さらに、場合によっては、コントローラ３１０は、システム３００のマザーボード又はメイン回路基板に組み込まれてもよい。コントローラ３１０は、システム管理ソフトウェアとプラットフォームハードウェアとの間のインタフェースを管理することができる。コントローラ３１０は、以下に説明するように、例えばコントローラ又は周辺コンポーネント等の各種システムデバイスやコンポーネント（内部、及び／又は、外部）と通信することもできる。
コントローラ３１０は、通知、警告及び／又はイベントに対する特定の応答を生成し、リモートデバイス又はコンポーネント（例えば、電子メールメッセージ、ネットワークメッセージ等）と通信し、自動ハードウェア回復プロセス用の命令又はコマンド等を生成することができる。管理者は、以下に説明するように、コントローラ３１０と遠隔通信して、特定のハードウェア回復プロセス又は動作を開始又は実行することもできる。
コントローラ３１０は、コントローラ３１０が受信したイベント、警告及び通知を管理して維持するシステムイベントログコントローラ及び／又はストレージを含むこともできる。例えば、コントローラ３１０又はシステムイベントログコントローラは、１つ以上のデバイス及びコンポーネントから警告又は通知を受信し、当該警告又は通知をシステムイベントログストレージコンポーネントに保持することができる。
フラッシュメモリ３３２は、ストレージ及び／又はデータ転送のためにシステム３００に使用され得る電子不揮発性コンピュータストレージ媒体又はチップであってもよい。フラッシュメモリ３３２は、電気的に消去及び／又は再プログラムすることができる。フラッシュメモリ３３２は、例えば、消去可能なプログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なプログラマブルＲＯＭ（ＥＥＰＲＯＭ）、ＲＯＭ、ＮＶＲＡＭ、又は、相補型ＭＯＳ（complementary metal‐oxide semiconductor：ＣＭＯＳ）を含むことができる。フラッシュメモリ３３２は、システム３００が起動する場合に、システム３００で実行されるファームウェア３３４を、ファームウェア３３４に指定された構成のセットと共に記憶することができる。フラッシュメモリ３３２は、ファームウェア３３４によって用いられる構成を記憶することもできる。
ファームウェア３３４は、ベーシックインプット／アウトプットシステム（ＢＩＯＳ）又は等価物（例えば、エクステンシブルファームウェアインタフェース（ＥＦＩ）又はユニファイドエクステンシブルファームウェアインタフェース（ＵＥＦＩ））を含むことができる。ファームウェア３３４は、システム３００が起動される毎にシーケンスプログラムとしてロードされ実行され得る。ファームウェア３３４は、構成のセットに基づいて、システム３００に存在するハードウェアを識別、初期化及びテストすることができる。ファームウェア４３４は、システム３００上でセルフテスト（例えば、パワーオンセルフテスト（ＰＯＳＴ））を実行することができる。このセルフテストは、各種ハードウェアコンポーネント（例えば、ハードディスクドライブ、光学読み取りデバイス、冷却デバイス、メモリモジュール、拡張カード等）の機能をテストすることができる。ファームウェア３３４は、オペレーティングシステム（ＯＳ）を記憶するために、メモリ３０４、ＲＯＭ３０６、ＲＡＭ３０８及び／又はストレージデバイス３１２内の領域をアドレス指定して割り当てることができる。ファームウェア３３４は、ブートローダ及び／又はＯＳをロードし、システム３００の制御をＯＳに渡すことができる。
システム３００のファームウェア３３４は、ファームウェア３３４がシステム３００内の各種ハードウェアコンポーネントをどのように制御するかを定義するファームウェア構成を含むことができる。ファームウェア構成は、システム３００内の各種ハードウェアコンポーネントが起動される順序を決定することができる。ファームウェア３３４は、ＵＥＦＩ等のインタフェースを提供することができ、ファームウェアのデフォルト構成におけるパラメータとは異なる様々な異なるパラメータを設定することができる。例えば、ユーザ（例えば、管理者）は、ファームウェア３３４を用いて、クロック及びバス速度を指定し、どの周辺機器がシステム３００に接続されているかを定義し、動作パラメータ（例えば、ファン速度及びＣＰＵの温度限界）の閾値を設定し、システム３００の全体的なパフォーマンス及び電力使用量に影響を及ぼす様々な他のパラメータを提供することができる。ファームウェア３３４は、フラッシュメモリ３３２に記憶されているように示されているが、当業者であれば、ファームウェア３３４が、例えばメモリ３０４又はＲＯＭ３０６等の他のメモリコンポーネントに記憶され得ることを容易に認識するであろう。
システム３００は１つ以上のセンサ３２６を含むことができる。１つ以上のセンサ３２６は、例えば、１つ以上の温度センサ、熱（thermal）センサ、酸素センサ、化学センサ、ノイズセンサ、熱（heat）センサ、電流センサ、電圧検出器、気流センサ、流量センサ、赤外線温度計、熱流量センサ、温度計、高温計等を含むことができる。１つ以上のセンサ３２６は、例えば、バス３０２を介して、プロセッサ、キャッシュ３２８、フラッシュメモリ３３２、通信インタフェース３２４、メモリ３０４、ＲＯＭ３０６、ＲＡＭ３０８、コントローラ３１０及びストレージデバイス３１２と通信することができる。１つ以上のセンサ３２６は、１つ以上の異なる手段（例えば、Ｉ２Ｃ、汎用出力（general purpose output：ＧＰＯ）等）を介して、システム内の他のコンポ―ネントと通信することもできる。システム３００上の異なるタイプのセンサ（例えば、センサ３２６）は、パラメータ（例えば、冷却ファン速度、電源状態、オペレーティングシステム（ＯＳ）状態、ハードウェア状態等）をコントローラ３１０に報告してもよい。
図４は、説明した方法又は動作を実行し、並びに、グラフィカルユーザインタフェース（ＧＵＩ）の生成及び表示に使用され得るチップセット構成を有する例示的なコンピュータシステム４００を示す図である。コンピュータシステム４００は、本発明の技術を実施するのに使用可能なコンピュータハードウェア、ソフトウェア及びファームウェアを含むことができる。システム４００は、識別された計算を実行するように構成されたソフトウェア、ファームウェア及びハードウェアを実行することができる物理的及び／又は論理的に異なる様々なリソースを表すプロセッサ８１０を含むことができる。プロセッサ４１０は、プロセッサ４１０との入出力を制御することができるチップセット４０２と通信することができる。この例では、チップセット４０２は、情報を出力デバイス４１４（例えば、ディスプレイ）に出力し、ストレージデバイス４１６（例えば、磁気媒体、固体媒体を含む）と情報を読み書きすることができる。チップセット４０２は、ＲＡＭ４１８からデータを読み取り、ＲＡＭ４１８にデータを書き込むこともできる。様々なユーザインタフェースコンポーネント４０６とインタフェースするためのブリッジ４０４を、チップセット４０２とインタフェースするために設けることができる。ユーザインタフェースコンポーネント４０６は、キーボード、マイク、タッチ検出及び処理回路、並びに、ポインティングデバイス（マウス等）を含むことができる。一般に、システム４００への入力は、機械生成及び／又は人間生成の様々なソースの何れかからのものとすることができる。
チップセット４０２は、異なる物理インタフェースを有する１つ以上の通信インタフェース４０８とインタフェースすることもできる。かかる通信インタフェースは、有線及び無線のローカルエリアネットワーク、ブロードバンドワイヤレスネットワーク、並びに、パーソナルエリアネットワークのためのインタフェースを含むことができる。さらに、機械は、ユーザインタフェースコンポーネント８０６を介してユーザからの入力を受信し、プロセッサ８１０を用いてこれらの入力を解釈することによって、例えばブラウジング機能等の適切な機能を実行することができる。
また、チップセット４０２は、電源が投入されたときにコンピュータシステム４００によって実行され得るファームウェア４１２と通信することができる。ファームウェア４１２は、ファームウェア構成のセットに基づいて、コンピュータシステム４００に存在するハードウェアを識別、初期化及びテストすることができる。ファームウェア４１２は、システム４００上でセルフテスト（例えば、ＰＯＳＴ）を実行することができる。セルフテストは、各種ハードウェアコンポーネント４０２〜４１８の機能をテストすることができる。ファームウェア４１２は、ＯＳを記憶するために、メモリ４１８内の領域をアドレス指定し、割り当てることができる。ファームウェア４１２は、ブートローダ及び／又はＯＳをロードし、システム４００の制御をＯＳに渡すことができる。場合によっては、ファームウェア４１２は、ハードウェアコンポーネント４０２〜４１０，４１４〜４１８と通信することができる。ここで、ファームウェア４１２は、チップセット４０２を介して、及び／又は、１つ以上の他のコンポーネントを介して、ハードウェアコンポーネント４０２〜４１０，４１４〜４１８と通信することができる。場合によっては、ファームウェア４１２は、ハードウェアコンポーネント４０２〜４１０，４１４〜４１８と直接通信することができる。
例示的なシステム３００，４００は、より高い処理能力を提供するために、２つ以上のプロセッサ（例えば、３３０，４１０）を有することができ、又は、ネットワーク接続されたコンピューティングデバイスのグループ若しくはクラスタの一部であってもよいことが理解されるであろう。
説明をわかりやすくするために、ある実施形態において、デバイス、デバイスコンポーネント、ソフトウェアで実施される方法における工程やルーティン、又は、ハードウェアとソフトウェアの組み合わせを含む個々の機能ブロックを有するものとして提示することができる。
いくつかの実施形態において、コンピュータ可読ストレージデバイス、媒体及びメモリは、ビットストリーム等を含むケーブル又は無線信号を有する。しかし、言及されるとき、非一時的なコンピュータ可読記憶媒体は、エネルギー、キャリア信号、電磁波及び信号そのもの等の媒体を明確に排除する。
上記の例における方法は、コンピュータ可読媒体に記憶されるか利用可能なコンピュータ実行可能命令を用いて実施される。このような命令は、例えば特定の機能又は機能グループを実行する汎用コンピュータ、専用コンピュータ又は特殊用途処理デバイスをもたらすか構成する命令及びデータを含むことができる。用いられるコンピュータリソースの一部は、ネットワークを介してアクセス可能である。コンピュータ実行可能命令は、例えば、バイナリ、中間フォーマット命令（例えば、アセンブリ言語）、ファームウェア又はソースコードである。
これらの開示における方法を実行するデバイスは、ハードウェア、ファームウェア及び／又はソフトウェアを有し、各種フォームファクタの何れかを利用する。このようなフォームファクタの一般的な例は、ラップトップ、スマートフォン、スモールフォームファクタパーソナルコンピュータ、ＰＤＡ、ラックマウント型デバイス、スタンドアロンデバイス等を有する。ここで説明される機能は、周辺装置又はアドインカードにも実装することができる。さらなる例として、このような機能は、単一の装置で実行される異なるチップ間又は異なるプロセス間の回路基板上で実行することができる。
各種実施形態は、場合によっては、いくつかのアプリケーションの何れかを動作させるために用いられる１つ以上のサーバコンピュータ、ユーザコンピュータ又はコンピューティングデバイスを有する多種多様な動作環境で実行することができる。ユーザ又はクライアントデバイスは、標準のオペレーティングシステムを実行するデスクトップ又はラップトップコンピュータ等のいくつかの汎用パーソナルコンピュータ、並びに、モバイルソフトウェアを実行し、いくつかのネットワーク及びメッセージプロトコルをサポートすることができるセルラー、ワイヤレス及びハンドヘルドデバイスを含むことができる。このようなシステムは、さらに、開発及びデータベース管理等の目的のために様々な市販のオペレーティングシステム及び他の既知のアプリケーションを実行するいくつかのワークステーションを有する。これらのデバイスは、他の電子デバイス（例えば、ダミー端末、シンクライアント、ゲームシステム、及び、ネットワークを介して通信可能な他のデバイス等）を有する。
本発明のいくつかの実施態様又はその一部がハードウェアで実現される限り、本発明は、以下の技術の何れか又は組み合わせにより実現される。例えば、データ信号に基づきロジック機能を実行するロジックゲートを有する離散ロジック回路、適切な組み合わせのロジックゲートを有する特定用途向け集積回路（ＡＳＩＣ）、プログラマブルゲートアレイ（ＰＧＡ）等のプログラマブルハードウェア、及び／又は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等が含まれる。
ほとんどの実施形態は、例えばＴＣＰ／ＩＰ、ＯＳＩ、ＦＴＰ、ＵＰｎＰ、ＮＦＳ、ＣＩＦＳ、ＡｐｐｌｅＴａｌｋ（登録商標）等の商用のプロトコルの何れかを用いて通信をサポートするために、当業者によく知られている少なくとも１つのネットワークを使用する。ネットワークは、例えば、ローカルエリアネットワーク、広域ネットワーク、仮想プライベートネットワーク、インターネット、イントラネット、エクストラネット、公衆交換電話網、赤外線ネットワーク、無線ネットワーク、及び、これらの任意の組み合わせである。
これらの開示における方法を実行するデバイスは、ハードウェア、ファームウェア及び／又はソフトウェアを有し、各種フォームファクタの何れかを利用する。このようなフォームファクタの一般的な例は、サーバコンピュータ、ラップトップ、スマートフォン、スモールフォームファクタパーソナルコンピュータ、ＰＤＡ等を有する。ここで説明される機能は、周辺装置又はアドインカードにも実装することができる。さらなる例として、このような機能は、単一のデバイスで実行される異なるチップ間又は異なるプロセス間の回路基板上で実行することができる。
ウェブサーバを用いた実施形態において、ウェブサーバは、ＨＴＴＰサーバ、ＦＴＰサーバ、ＣＧＩサーバ、データサーバ、Ｊａｖａ（登録商標）サーバ、及び、ビジネスアプリケーションサーバを有する任意の種類のサーバ又は中間層アプリケーションを実行することができる。ウェブサーバは、ユーザデバイスからの要求に応じて、プログラム又はスクリプトを実行することもできる。例えば、ウェブサーバは、任意のプログラミング言語（例えば、Ｊａｖａ（登録商標）、Ｃ，Ｃ＃、Ｃ＋＋）、任意のスクリプト言語（例えば、Ｐｅｒｌ、Ｐｙｔｈｏｎ、ＴＣＬ）、及び、これらの組み合わせで書き込まれる１つ以上のスクリプト又はプログラムとして実行される１つ以上のウェブアプリケーションを実行することができる。サーバは、公開市場で市販されているものを含むがこれに限定されないデータベースサーバを含むことができる。
サーバシステムは、前述の様々なデータ記憶、他のメモリ、及び、ストレージ媒体を有する。これらは、例えば、ストレージ媒体が１つ以上のコンピュータにローカル接続され（及び／又は存在する）、又は、ネットワークにより、任意の若しくは全てのコンピュータから遠隔で連結される等のように、様々な場所に存在し得る。一組の特定の実施形態において、情報は、当業者によく知られているストレージエリアネットワーク（ＳＡＮ）中に存在することができる。同様に、コンピュータ、サーバ又は他のネットワークデバイスに起因する機能を実行するのに必要とされる任意のファイルは、必要に応じてローカル及び／又はリモートに記憶することができる。システムがコンピュータ化されたデバイスを含む場合、このようなデバイスは、バスを介して電気的に接続されるハードウェアコンポーネントを有し、コンポーネントは、例えば、少なくとも１つの中央処理装置（ＣＰＵ）と、少なくとも１つの入力デバイス（例えば、マウス、キーボード、コントローラ、タッチセンサディスプレイコンポーネント、又は、キーパッド）と、少なくとも１つの出力デバイス（例えば、ディスプレイデバイス、プリンタ、又は、スピーカ）と、を有する。このようなシステムは、さらに、１つ以上のストレージデバイス（例えば、ディスクドライブ、光学ストレージデバイス、及び、ソリッドステートストレージデバイス（例えば、ランダムアクセスメモリ（ＲＡＭ）又はリードオンリメモリ（ＲＯＭ））、及び、取り外し可能な媒体デバイス、メモリカード、フラッシュカード等）を有する。
コード又はコードの一部を含むストレージ媒体及びコンピュータ可読媒体は、従来技術で用いられる任意の適切な媒体（例えば、ストレージ媒体及びコンピューティング媒体）を含む。ストレージ媒体及びコンピューティング媒体は、データ若しくは情報の記憶及び／又は伝送のためのリムーバブル及び非リムーバブル媒体を含むことができるが、これらに限定されない。リムーバブル及び非リムーバブル媒体は、ＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、他のメモリ技術、ＣＤ-ＲＯＭ、デジタル多用途ディスク（ＤＶＤ）、他の光学ストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ、他の磁気ストレージデバイス、又は、他の任意の媒体を含み、必要な情報を記憶するのに用いられたり、システムデバイスによりアクセスされる。データ又は情報は、コンピュータ可読命令、データ構造、プログラムモジュール又は他のデータを含むことができる。本明細書で提供される技術及び教示に基づいて、当業者であれば、本発明の各種態様を実施する他のやり方及び／又は方法を理解するであろう。
明細書及び図面は、限定的ではなく例示的なものとみなされるべきである。しかしながら、特許請求の範囲に記載された発明のより広い趣旨及び範囲から逸脱することなく、様々な修正及び変更を行うことができるのが明らかであろう。
１００Ａ…サーバシステム
ＡＣ１ １０１−１，ＡＣ２ １０１−２…交流電源
１０２…電源ユニット（ＰＳＵ）
１０３…ベースボード管理コントローラ
１０４…プロセッサ
１０５…ＢＩＯＳ
１０６…ノースブリッジロジック
１０７…ＰＣＩバス
１０８…サウスブリッジロジック
１０９…ストレージデバイス
１１０…冷却モジュール
１１１…メインメモリ
１１２…自動転送スイッチ（ＡＴＳ）
１１３…バッテリバックアップシステム（ＢＢＵ）
１５０，１５１…ＩＳＡスロット
１６０，１６１…ＰＣＩｅスロット
１７０，１７１…ＰＣＩスロット
１００Ｂ…サーバシステム
２００…方法
２０４〜２２８…工程
３００…コンピューティングシステム
３０２…バス
３０４…メモリ
３０６…リードオンリメモリ
３０８…ランダムアクセスメモリ
３１０…コントローラ
３１２…ストレージデバイス
３１４…モジュール１
３１６…モジュール２
３１８…モジュール３
３２０…入力デバイス
３２２…出力デバイス
３２４…通信インタフェース
３２６…センサ
３２８…キャッシュ
３３０…プロセッサ
３３２…フラッシュメモリ
３３４…ファームウェア
３３６…ディスプレイ
４００…コンピュータシステム
４０２…チップセット
４０４…ブリッジ
４０６…ユーザインタフェースコンポーネント
４０８…通信インタフェース
４１０…プロセッサ
４１２…ファームウェア
４１４…出力デバイス
４１６…ストレージデバイス
４１８…ランダムアクセスメモリ

Claims (10)

  1. コンピューティングデバイスを管理するコンピュータ実行方法であって、
    前記コンピューティングデバイスの管理コントローラが、前記コンピューティングデバイスの電源ユニット（ＰＳＵ）、自動転送スイッチ（ＡＴＳ）又はバッテリバックアップユニット（ＢＢＵ）のうち１つを備えるデバイスが接続されたことを判別する工程と、
    前記管理コントローラが、前記デバイスの識別情報（ＩＤ）を判別する工程と、
    前記デバイスが前記ＢＢＵであると判別したことに応じて、前記管理コントローラの特定の入力ピンをＢＢＵ出力ピンに再定義する工程と、
    前記ＢＢＵの状態を監視する工程と、
    前記管理コントローラが、前記コンピューティングデバイスに対してバックアップ電力を供給するための第１制御信号を生成し、生成した前記第１制御信号を、前記ＢＢＵ出力ピンを介して送信することによって、前記ＢＢＵを管理する工程と、
    を含むことを特徴とするコンピュータ実行方法。
  2. 前記デバイスが前記ＡＴＳであると判別したことに応じて、前記管理コントローラの前記特定の入力ピンをＡＴＳ入力ピンに定義する工程と、
    前記ＡＴＳ入力ピンを介して前記ＡＴＳの状態を監視する工程と、
    前記ＡＴＳを監視する工程と、
    ＡＣ電源故障信号に応じて、第２制御信号を前記ＢＢＵに送信する工程と、
    をさらに含むことを特徴とする請求項１に記載のコンピュータ実行方法。
  3. 前記ＡＣ電源故障信号は、前記コンピューティングデバイスへの任意若しくは全てのＡＣ電源が故障した、及び／又は、前記ＡＴＳが故障したという状況を示すことを特徴とする請求項２に記載のコンピュータ実行方法。
  4. 前記デバイスが前記ＰＳＵであると判別したことに応じて、前記管理コントローラの前記特定の入力ピンをＰＳＵ入力ピンに定義する工程と、
    前記ＰＳＵ入力ピンを介して前記ＰＳＵの状態を監視する工程と、
    前記ＰＳＵを監視する工程と、
    ＡＣ故障信号に応じて、第３制御信号を前記ＢＢＵに送信する工程と、
    をさらに含むことを特徴とする請求項１に記載のコンピュータ実行方法。
  5. コンピューティングデバイスであって、
    プロセッサと、
    管理コントローラと、
    バッテリバックアップユニット（ＢＢＵ）と、
    電源ユニット（ＰＳＵ）と、
    自動転送スイッチ（ＡＴＳ）と、
    命令を記憶するコンピュータ可読記憶媒体であって、前記命令が前記プロセッサによって実行されると、前記コンピューティングデバイスに動作を実行させるコンピュータ可読記憶媒体と、を備え、
    前記動作は、
    前記コンピューティングデバイスの管理コントローラが、前記ＰＳＵ、前記ＢＢＵ、前記ＡＴＳのうち１つを備えるデバイスが接続されたことを判別する工程と、
    前記管理コントローラが、前記デバイスの識別情報（ＩＤ）を判別する工程と、
    前記デバイスが前記ＢＢＵであると判別したことに応じて、前記管理コントローラの特定の入力ピンをＢＢＵ出力ピンに再定義する工程と、
    前記ＢＢＵの状態を監視する工程と、
    前記管理コントローラが、前記コンピューティングデバイスに対してバックアップ電力を供給するための第１制御信号を生成し、生成した前記第１制御信号を、前記ＢＢＵ出力ピンを介して送信することによって、前記ＢＢＵを管理する工程と、
    を含むことを特徴とするコンピューティングデバイス。
  6. 前記コンピュータ可読記憶媒体は、命令を記憶しており、前記命令は、前記プロセッサによって実行されると、前記コンピューティングデバイスに動作を実行させ、前記動作は、
    前記デバイスが前記ＡＴＳであると判別したことに応じて、前記管理コントローラの前記特定の入力ピンをＡＴＳ入力ピンに定義する工程と、
    前記ＡＴＳ入力ピンを介して前記ＡＴＳの状態を監視する工程と、
    前記ＡＴＳを監視する工程と、
    ＡＣ電源故障信号に応じて、第２制御信号を前記ＢＢＵに送信する工程と、
    をさらに含むことを特徴とする請求項５に記載のコンピューティングデバイス。
  7. 前記コンピュータ可読記憶媒体は、命令を記憶しており、前記命令は、前記プロセッサによって実行されると、前記コンピューティングデバイスに動作を実行させ、前記動作は、
    前記デバイスが前記ＰＳＵであると判別したことに応じて、前記管理コントローラの前記特定の入力ピンをＰＳＵ入力ピンに定義する工程と、
    前記ＰＳＵ入力ピンを介して前記ＰＳＵの状態を監視する工程と、
    前記ＰＳＵを管理する工程と、
    ＡＣ故障信号に応じて、第３制御信号を前記ＢＢＵに送信する工程と、
    をさらに含むことを特徴とする請求項５に記載のコンピューティングデバイス。
  8. 前記ＡＣ故障信号は、前記ＰＳＵに接続されたＡＣ電源が故障した、及び／又は、前記ＰＳＵが故障したという状況を示すことを特徴とする請求項７に記載のコンピューティングデバイス。
  9. 前記管理コントローラは、ベースボード管理コントローラ（ＢＭＣ）であって、前記特定のピンは、ＳＭＢＡｌｅｒｔの＃Ａ２２入力ピンであることを特徴とする請求項５に記載のコンピューティングデバイス。
  10. 命令を記憶するコンピュータ可読記憶媒体であって、前記命令は、コンピューティングデバイスの少なくとも１つのプロセッサによって実行されると、前記コンピューティングデバイスに動作を実行させ、前記動作は、
    前記コンピューティングデバイスの管理コントローラが、前記コンピューティングデバイスの電源ユニット（ＰＳＵ）、自動転送スイッチ（ＡＴＳ）又はバッテリバックアップユニット（ＢＢＵ）のうち１を備えるデバイスが接続されたことを判別する工程と、
    前記管理コントローラが、前記デバイスの識別情報（ＩＤ）を判別する工程と、
    前記デバイスが前記ＢＢＵであると判別したことに応じて、前記管理コントローラの特定の入力ピンをＢＢＵ出力ピンに再定義する工程と、
    前記ＢＢＵの状態を監視する工程と、
    前記管理コントローラが、前記コンピューティングデバイスに対してバックアップ電力を供給するための第１制御信号を生成し、生成した前記第１制御信号を、前記ＢＢＵ出力ピンを介して送信することによって、前記ＢＢＵを管理する工程と、
    を含むことを特徴とするコンピュータ可読記憶媒体。
JP2019128483A 2018-09-25 2019-07-10 ハイブリッド電源のシステム及び方法 Active JP6864718B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/140,669 US10921870B2 (en) 2018-09-25 2018-09-25 System and method for hybrid power supply
US16/140,669 2018-09-25

Publications (2)

Publication Number Publication Date
JP2020053017A JP2020053017A (ja) 2020-04-02
JP6864718B2 true JP6864718B2 (ja) 2021-04-28

Family

ID=66239747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019128483A Active JP6864718B2 (ja) 2018-09-25 2019-07-10 ハイブリッド電源のシステム及び方法

Country Status (5)

Country Link
US (1) US10921870B2 (ja)
EP (1) EP3629127A1 (ja)
JP (1) JP6864718B2 (ja)
CN (1) CN110941323B (ja)
TW (1) TWI734950B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11132041B2 (en) * 2020-02-05 2021-09-28 Dell Products L.P. Power supply with management interface and method therefor
US12020068B2 (en) * 2020-09-16 2024-06-25 Intel Corporation Mechanism to automatically prioritize I/O for NFV workloads at platform overload
CN113190482B (zh) * 2021-03-12 2023-03-14 山东英信计算机技术有限公司 一种ipmi通信方法、用于ipmi通信的发送***及接收***
TWI781847B (zh) * 2021-12-08 2022-10-21 緯穎科技服務股份有限公司 電子裝置、切換供電方法及其相關電子系統
US11829480B2 (en) 2022-04-20 2023-11-28 Quanta Computer Inc. Remote access of system register configuration

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739594A (en) * 1996-02-07 1998-04-14 Zenith Controls, Inc. Controller for automatic transfer switches
US6876103B2 (en) * 2000-12-29 2005-04-05 General Electric Company Automatic transfer switch systems and controllers
US7103692B2 (en) 2002-11-14 2006-09-05 Intel Corporation Method and apparatus for an I/O controller to alert an external system management controller
TW200720901A (en) * 2005-11-16 2007-06-01 Inventec Corp Method for reducing instantaneous current on startup
US20080084680A1 (en) * 2006-10-09 2008-04-10 Shah Mohammad Rezaul Islam Shared docking bay accommodating either a multidrive tray or a battery backup unit
US20090284072A1 (en) * 2008-05-13 2009-11-19 Everett Joseph Mcneill Method and system for selective electrical backup to a multi-tenant location
US8786137B2 (en) * 2009-09-11 2014-07-22 Leviton Manufacturing Co., Inc. Digital wiring device
US8552589B2 (en) * 2010-05-14 2013-10-08 Schneider Electric It Corporation Digital control method for operating the UPS systems in parallel
US20120017074A1 (en) * 2010-07-16 2012-01-19 International Business Machines Corporation Dynamic system mode switching
US8483982B2 (en) * 2010-11-02 2013-07-09 Schneider Electric USA, Inc. Automated emergency power supply test using variable load bank stages
US9098390B2 (en) * 2010-11-15 2015-08-04 Lifesafety Power, Inc. Apparatus and method for a networked power management system with one-click remote battery discharge testing
US8850237B2 (en) * 2011-09-24 2014-09-30 Eaton Corporation Data processing system power distribution using UPS units selectively coupled to loads by reserve bus based on the load states
EP2677474A1 (en) * 2012-06-21 2013-12-25 ST-Ericsson SA Secure element power management system
JP6036229B2 (ja) 2012-11-30 2016-11-30 日本電気株式会社 バッテリ制御装置、バッテリ制御方法及びプログラム
JP6119308B2 (ja) 2013-03-04 2017-04-26 日本電気株式会社 電源制御装置、情報処理装置、電源制御方法及びプログラム
TWI506412B (zh) 2013-03-15 2015-11-01 Quanta Comp Inc 伺服器系統的電源管理方法
US9660484B2 (en) * 2014-04-08 2017-05-23 On Power Systems Power distribution unit inrush current monitor and method for protecting an uninterruptible power supply from inrush current
JP2015213386A (ja) * 2014-05-01 2015-11-26 アズビル株式会社 無停電電源システム及びインタフェース変換装置
US9778717B2 (en) 2014-05-15 2017-10-03 Amazon Technologies, Inc. Flexible power support redundancy busway system
US20160127167A1 (en) 2014-11-03 2016-05-05 Quanta Computer Inc. Multiple protocol system management
US20160299770A1 (en) * 2015-04-08 2016-10-13 General Electric Company Open collector output on a general purpose input/output pin
US10146285B2 (en) 2015-04-15 2018-12-04 Quanta Computer Inc. Method for extending hold time of power supply units
CN104794033A (zh) 2015-04-29 2015-07-22 浪潮电子信息产业股份有限公司 一种基于bmc的cpu低频故障的定位方法及装置
CN105373465A (zh) 2015-12-04 2016-03-02 英业达科技有限公司 一种***状态的检测方法、***及服务器
US10346271B2 (en) 2015-12-28 2019-07-09 Quanta Computer Inc. Manage power supply units and modularized automatic transfer switches
US10355520B2 (en) * 2016-02-16 2019-07-16 Dell Products, L.P. System and method for achieving controlled load transition between power supplies and battery backup units
WO2017152356A1 (en) * 2016-03-08 2017-09-14 Schneider Electric It Corporation Rack power system and method
CN205656280U (zh) 2016-05-30 2016-10-19 珠海市一微半导体有限公司 芯片测试控制电路
US10324800B2 (en) * 2017-01-19 2019-06-18 Quanta Computer Inc. System recovery using WoL
US10810085B2 (en) * 2017-06-30 2020-10-20 Western Digital Technologies, Inc. Baseboard management controllers for server chassis
US10409756B2 (en) * 2017-07-07 2019-09-10 Facebook, Inc. Multi-node server platform with modularly replaceable cards
US10509750B2 (en) * 2017-07-24 2019-12-17 American Megatrends International, Llc System and method for controlling multi-function pins in management controller stack
US10649512B2 (en) * 2017-07-25 2020-05-12 Quanta Computer Inc. High efficient battery backup system
US10594158B2 (en) * 2017-07-26 2020-03-17 Quanta Computer Inc. ORing FET control method for battery backup system

Also Published As

Publication number Publication date
US10921870B2 (en) 2021-02-16
TWI734950B (zh) 2021-08-01
JP2020053017A (ja) 2020-04-02
EP3629127A1 (en) 2020-04-01
CN110941323A (zh) 2020-03-31
CN110941323B (zh) 2021-06-29
TW202013135A (zh) 2020-04-01
US20200097059A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
US10846160B2 (en) System and method for remote system recovery
JP6864718B2 (ja) ハイブリッド電源のシステム及び方法
TWI659301B (zh) 於一伺服器系統中動態調整最大風扇負載
EP3255527B1 (en) Remote keyboard-video-mouse technologies
US9965367B2 (en) Automatic hardware recovery system
CN107122321B (zh) 硬件修复方法、硬件修复***以及计算机可读取存储装置
US10691185B2 (en) Cooling behavior in computer systems
US20210004242A1 (en) Method and system for remote selection of boot device
JP6633146B2 (ja) 複数のファンモジュールの管理
CN111949320B (zh) 提供***数据的方法、***及服务器
US10996942B1 (en) System and method for graphics processing unit firmware updates
US10963419B1 (en) System and method for handling in-band interrupts on inactive I3C channels
US11226862B1 (en) System and method for baseboard management controller boot first resiliency
US11341014B2 (en) System and method for generating a hotkey in a pre-boot environment
US20240012743A1 (en) Automation test accelerator
US20240012651A1 (en) Enhanced service operating system capabilities through embedded controller system health state tracking
US20230409423A1 (en) Collection of forensic data after a processor freeze

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210402

R150 Certificate of patent or registration of utility model

Ref document number: 6864718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250