JP6848846B2

JP6848846B2 - 貼合せウェーハの製造方法および貼合せウェーハ

Info

Publication number: JP6848846B2
Application number: JP2017242637A
Authority: JP
Inventors: 祥泰古賀
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2017-12-19
Filing date: 2017-12-19
Publication date: 2021-03-24
Anticipated expiration: 2037-12-19
Also published as: JP2019110225A

Description

本発明は、貼合せウェーハの製造方法および貼合せウェーハに関する。

炭素原子が最密充填された六員環構造を有するグラフェンは、電子が質量ゼロの相対論的粒子として振る舞うので、極めて高い移動度を示すことが知られており、高速デバイス用の材料の一つとして注目されている。例えば、ＳｉＣ基板を支持基板として、ＳｉＣ基板の表層のＳｉを真空下の加熱により昇華させて、当該表層をグラフェン層とする方法がある。ところが、ＳｉＣ基板を支持基板として用いる場合、大口径化に対応するのが困難である。

これに対処すべく、非特許文献１には、大口径化が可能なシリコン基板を支持基板とし、その上にグラフェン層が形成されたグラフェン積層シリコンウェーハの作製方法が記載されている。すなわち、最初にシリコン基板上にＳｉＣ薄膜をエピタキシャル成長させる。次に、ＳｉＣ薄膜に真空下で熱処理を施して、ＳｉＣ薄膜の表層をグラフェン層とすることで、グラフェン積層シリコンウェーハを得る。

M. Suemitsu et al., e-J. Surf. Sci. Nanotech. 7, 311-313 (2009)

光通信の分野では、通信速度を高速化する必要があるので、高い移動度を有するグラフェン層をデバイス形成領域としたグラフェンデバイスが用いられる。一方で、ＣＭＯＳデバイス、メモリデバイス、センサデバイス（例えば、ＣＩＳ、ＭＥＭＳ）、パワーデバイス（例えばＩＧＢＴ）の分野では、汎用性やコストの観点から、シリコン層をデバイス形成領域としたシリコンデバイスが用いられる。ところが近年、多機能モジュールを提供する観点から、グラフェンデバイスとシリコンデバイスを１チップ内に融合することでＳｏＣ（System on Chip）化に対応することが求められている。

非特許文献１に記載のグラフェン積層シリコンウェーハを用いれば、大口径化に対応したグラフェンデバイスを提供することはできるものの、このグラフェン積層シリコンウェーハは、活性層としてのシリコン層を有していないので、シリコンデバイスを提供することができない。そのため、多機能モジュールに対応するには、グラフェンデバイスを形成したチップとシリコンデバイスを形成したチップを配線などによって接続するＳｉＰ（System in Package）が必要となる。しかしながら、このように異なるチップを接続して得られる多機能モジュールは、構造が複雑であり大型化してしまうという問題があるので、１チップ内にグラフェンデバイスとシリコンデバイスをともに形成することが望まれる。

そこで本発明は、上記課題に鑑み、グラフェンデバイスとシリコンデバイスを１チップ内にともに形成することができる貼合せウェーハを得ることが可能な貼合せウェーハの製造方法を提供することを目的とする。また、本発明は、グラフェンデバイスとシリコンデバイスを１チップ内にともに形成することができる貼合せウェーハを提供することを目的とする。

上記課題を解決する本発明の要旨構成は以下のとおりである。
（１）シリコン単結晶からなる支持基板の表面に単結晶ＳｉＣ層を形成する第１工程と、
前記支持基板に熱処理を施して、前記単結晶ＳｉＣ層をグラフェン層とする第２工程と、
前記支持基板とシリコン単結晶からなる活性層用基板との間に前記グラフェン層が位置するように、前記支持基板と前記活性層用基板とを貼り合わせて、貼合せウェーハを得る第３工程と、
を有することを特徴とする貼合せウェーハの製造方法。

（２）前記第３工程では、前記グラフェン層の表面と前記活性層用基板の表面に、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合せて、貼合せウェーハを得る、上記（１）に記載の貼合せウェーハの製造方法。

以下、上記（２）の貼合せ方法を「真空常温接合法」と称する。

（３）前記第３工程では、前記グラフェン層の表面、及び／又は前記活性層用基板の表面に酸化膜を形成した後に、前記支持基板と前記活性層用基板との間に前記グラフェン層および前記酸化膜が位置するように、前記支持基板と前記活性層用基板とを重ね合せて、熱処理を行うことによって、前記支持基板と前記活性層用基板とを貼り合せて、貼合せウェーハを得る、上記（１）に記載の貼合せウェーハの製造方法。

（４）前記第１工程では、前記支持基板の表層に炭化処理を施して、前記表層を前記単結晶ＳｉＣ層とする、上記（１）〜（３）のいずれか一つに記載の貼合せウェーハの製造方法。

（５）前記第１工程では、化学気相成長法により前記支持基板上に前記単結晶ＳｉＣ層を成長させる、上記（１）〜（３）のいずれか一つに記載の貼合せウェーハの製造方法。

（６）前記第２工程では、非酸化性ガス雰囲気下または真空下にて、１０００℃以上１２００℃未満の熱処理を行った後に、１２００℃以上１４００℃以下の熱処理を行う、上記（１）〜（５）のいずれか一つに記載の貼合せウェーハの製造方法。

（７）前記支持基板の酸素濃度を５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下とする、上記（１）〜（６）のいずれか一つに記載の貼合せウェーハの製造方法。

（８）前記支持基板の抵抗率を１０００Ω・ｃｍ以上とする、上記（１）〜（７）のいずれか一つに記載の貼合せウェーハの製造方法。

（９）シリコン単結晶からなる支持基板と、
前記支持基板上に形成されたグラフェン層と、
前記グラフェン層上に形成されたシリコン単結晶からなる活性層と、
を有することを特徴とする貼合せウェーハ。

（１０）前記グラフェン層と前記活性層との間にアモルファス層を有する、上記（９）に記載の貼合せウェーハ。

（１１）前記グラフェン層と前記活性層との間に酸化膜を有する、上記（９）に記載の貼合せウェーハ。

（１２）前記支持基板の酸素濃度が５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下である、上記（９）〜（１１）のいずれか一つに記載の貼合せウェーハ。

（１３）前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、上記（９）〜（１２）のいずれか一つに記載の貼合せウェーハ。

本発明によれば、グラフェンデバイスとシリコンデバイスを１チップ内にともに形成することができる貼合せウェーハを得ることができる。

本発明の第１の実施形態による貼合せウェーハ１００の製造方法を説明する模式断面図である。本発明の第２の実施形態による貼合せウェーハ２００の製造方法を説明する模式断面図である。本発明の第１の実施形態において、真空常温接合を行う際に用いる装置の模式断面図である。（Ａ）は、貼合せウェーハ１００にグラフェンデバイスとシリコンデバイスを形成する場合の模式断面図であり、（Ｂ）は、貼合せウェーハ２００にグラフェンデバイスとシリコンデバイスを形成する場合の模式断面図である。

（貼合せウェーハの製造方法）
以下、図面を参照しつつ本発明の第１及び第２の実施形態を詳細に説明する。なお、図１，２，４では説明の便宜上、実際の厚さの割合とは異なり、支持基板１０および活性層用基板２０の厚さに対して、単結晶ＳｉＣ層１２、グラフェン層１４、アモルファス層１６，２２、酸化膜１８，２６、活性層２４の厚さを誇張して示す。

［第１の実施形態］
図１を参照して、本発明の第１の実施形態による貼合せウェーハ１００の製造方法を説明する。第１工程では、シリコン単結晶からなる支持基板１０の表面に単結晶ＳｉＣ層１２を形成する（図１（Ａ），（Ｂ））。第２工程では、支持基板１０に熱処理を施して、単結晶ＳｉＣ層１２をグラフェン層１４とする（図１（Ｂ），（Ｃ））。第３工程では、グラフェン層１２の表面とシリコン単結晶からなる活性層用基板２０の表面に、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理をして、当該両方の表面を活性化面１６Ａ，２２Ａとする（図１（Ｄ）〜（Ｇ））。その後、真空常温下で両方の活性化面１６Ａ，２２Ａを接触させることで、支持基板１０と活性層用基板２０とを貼り合せて、貼合せウェーハ１００を得る（図１（Ｈ））。なお、活性化処理に起因して、貼合せ面にはアモルファス層１６，２２が生じる（図１（Ｅ），（Ｇ））。以下では、本実施形態における各工程を詳細に説明する。

〔第１工程：単結晶ＳｉＣ層の形成〕
図１（Ａ），（Ｂ）を参照して、第１工程では、シリコン単結晶からなる支持基板１０の表面に単結晶ＳｉＣ層１２を形成する。単結晶ＳｉＣ層１２の形成方法としては、炭化処理法や化学蒸着（ＣＶＤ：chemical vapor deposition）法が挙げられる。

炭化処理法を用いる場合、支持基板１０をメタンガス雰囲気中で炭化処理して、支持基板１０の表層を３Ｃ−ＳｉＣの結晶構造を有する単結晶ＳｉＣ層１２に変質させる。炭化処理時の基板温度は９００℃以上１２５０℃以下とすることが好ましく、炭化処理の時間は１分以上１００分以下とすることが好ましい。このような条件で炭化処理を行うと、支持基板１０の表層（５ｎｍ以上１００ｎｍ以下）を単結晶ＳｉＣ層１２に変質させることができる。炭化処理法によれば、結晶欠陥の少ない単結晶ＳｉＣ層１２が得られるので、第２工程で得られるグラフェン層１４の品質が向上する。

ＣＶＤ法を用いる場合、例えば、水素をキャリアガスとして、メタン系ガスとシラン系ガス等のソースガスをチャンバー内に導入し、基板温度を７００℃以上１３００℃以下として、支持基板１０上に厚さ５ｎｍ以上１μｍ以下の３Ｃ−ＳｉＣの結晶構造を有する単結晶ＳｉＣ層１２をエピタキシャル成長させる。ＣＶＤ法によれば、厚い単結晶ＳｉＣ層を容易に形成することができるので、第２工程で得られるグラフェン層１４を厚くしたい場合に好適である。

〔第２工程：グラフェン層の形成〕
図１（Ｂ），（Ｃ）を参照して、第２工程では、支持基板１０に熱処理を施して、単結晶ＳｉＣ層１２をグラフェン層１４に変質させる。具体的には、この熱処理は、単結晶ＳｉＣ層１２中のシリコンを昇華させ、炭素を自己組織化によってグラフェン化させるものである。熱処理雰囲気は、アルゴンや水素などの非酸化性ガス雰囲気や真空（１×１０^-6Ｐａ以下）とすることが好ましい。熱処理時の基板温度は、１０００℃以上１４００℃以下とすることが好ましい。１０００℃以上であれば、シリコンの昇華が起こりやすく、１４００℃以下であれば、シリコン単結晶からなる支持基板１０が溶融するおそれもないからである。なお、熱処理時間については、第１工程で形成した単結晶ＳｉＣ層１２の厚さに応じて適宜調整すればよく、第１工程で形成した単結晶ＳｉＣ層１２の全てがグラフェン層１４となるように調整することが好ましい。

グラフェン層１４の厚み方向および径方向における構造の均一化の観点からは、シリコンの昇華と炭素のグラフェン化が同時に起きるのを回避することがより好ましい。具体的には、第２工程における熱処理を２段階の熱処理として、基板温度を１０００℃以上１２００℃未満の一定温度で３分間〜２時間保持して、シリコンを十分に昇華させた後に、常温まで冷却することなく、１２００℃以上１４００℃以下の一定温度で１分間〜２時間保持して、残存した炭素をグラフェン化することがより好ましい。

〔第３工程：真空常温接合〕
図１（Ｄ），（Ｆ）を参照して、第３工程では、グラフェン層１４の表面と活性層用基板２０の表面に、真空常温下でイオンビームまたは中性原子ビームを照射する活性化処理を行う。図１（Ｅ），（Ｇ）を参照して、照射イオンの活性化作用により上記両方の表面が活性化面１６Ａ，２２Ａとなり、これらの活性化面１６Ａ，２２Ａにダングリングボンド（結合の手）が現れる。次に、図１（Ｈ）を参照して、この活性化処理に引き続き、真空常温下で両方の活性化面１６Ａ，２２Ａを接触させる。これにより、上記両方の活性化面１６Ａ，２２Ａに対して瞬時に接合力が働き、両方の活性化面１６Ａ，２２Ａを貼合せ面として、支持基板１０と活性層用基板２０とが強固に接合して、貼合せウェーハ１００が得られる。このように真空常温接合法では、両基板の接合が、基板を加熱することなく、常温（通常、３０℃〜９０℃）下で瞬時かつ強固に行われる。そのため、支持基板１０中のドーパントが活性層用基板２０側に拡散したり、活性層用基板２０中のドーパントが支持基板１０側に拡散したりすることが抑制される。また、活性化処理に起因して、支持基板１０と活性層用基板２０との貼合せ面にはそれぞれ厚さ１〜５ｎｍのアモルファス層１６，２２が生じる。このアモルファス層１６，２２は、ゲッタリング層として機能し、支持基板１０中の酸素や不純物が活性層用基板２０側に外方拡散するのを抑制する。

活性化処理の方法としては、プラズマ雰囲気でイオン化した元素を基板表面へ加速させる方法と、イオンビーム装置から加速したイオン化した元素を基板表面へ加速させる方法が挙げられる。この方法を実現する装置の一形態を、図３を参照して説明する。真空常温接合装置５０は、プラズマチャンバー５１と、ガス導入口５２と、真空ポンプ５３と、パルス電圧印加装置５４と、ウェーハ固定台５５Ａ，５５Ｂと、を有する。

まず、プラズマチャンバー５１内のウェーハ固定台５５Ａ，５５Ｂにそれぞれ支持基板１０および活性層用基板２０を載置して固定する。次に、真空ポンプ５３によりプラズマチャンバー５１内を減圧し、ついで、ガス導入口５２からプラズマチャンバー５１内に原料ガスを導入する。続いて、パルス電圧印加装置５４によりウェーハ固定台５５Ａ，５５Ｂ（および支持基板１０，活性層用基板２０）に負電圧をパルス状に印加する。これにより、原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンを支持基板１０および活性層用基板２０に向けて加速して、照射することができる。

照射する元素は、Ａｒ、Ｎｅ、Ｘｅ、Ｈ、ＨｅおよびＳｉから選択される少なくとも一種とすることが好ましい。

プラズマチャンバー５１内のチャンバー圧力は５．０×１０^-5Ｐａ以下とすることが好ましい。基板表面へスパッタされた元素が再付着し、ダングリングボンドの形成率が低下するおそれがあるためである。

支持基板１０および活性層用基板２０に印加するパルス電圧は、基板表面に対する照射元素の加速エネルギーが１００ｅＶ以上１０ｋｅＶ以下となるように設定する。加速エネルギーが１００ｅＶ以上であれば、照射した元素が基板表面へ堆積するのを抑制することができ、効率よく基板表面にダングリングボンドを形成することができる。加速エネルギーが１０ｋｅＶ以下であれば、照射した元素が基板内部に注入されるのを防ぐことができるので、効率よく基板表面にダングリングボンドを形成することができる。

パルス電圧の周波数は、支持基板１０および活性層用基板２０にイオンが照射される回数を決定する。パルス電圧の周波数は、１０Ｈｚ以上１０ｋＨｚ以下とすることが好ましい。１０Ｈｚ以上であれば、イオン照射ばらつきを吸収することができるので、イオン照射量が安定する。１０ｋＨｚ以下であれば、グロー放電によるプラズマ形成が安定する。

パルス電圧のパルス幅は、支持基板１０および活性層用基板２０にイオンが照射される時間を決定する。パルス幅は、１μ秒以上１０ｍ秒以下とすることが好ましい。１μ秒以上であれば、支持基板１０および活性層用基板２０にイオンを安定して照射することができる。１０ｍ秒以下であれば、グロー放電によるプラズマ形成が安定する。

ここで、第３工程に供する活性層用基板２０としては、本工程の前に公知のスマートカット法などを用いて、所望の活性層の厚さに薄膜化したものを用いてもよい。あるいは、第３工程にて、厚さ０．５ｍｍ〜３ｍｍの活性層用基板２０を支持基板１０に貼り合せた後に、機械加工（研削および研磨）や化学エッチングなどを用いて、活性層用基板２０を所望の活性層の厚さになるまで薄膜化してもよい。なお、所望の活性層の厚さは、そこに形成するデバイスに応じて適宜決定することができ、５０ｎｍ以上１ｍｍ以下とすることが好ましい。

本実施形態によれば、グラフェンデバイスとシリコンデバイスを１チップ内にともに形成することが可能な貼合せウェーハ１００が得られる。すなわち、図４（Ａ）を参照して、貼合せウェーハ１００の面内領域の一部で、活性層２４およびアモルファス層１６，２２をエッチング等で除去して、グラフェン層１４を露出させれば、当該部分については、露出されたグラフェン層をグラフェンデバイス形成領域として、ここにグラフェンデバイスを作製することができる。一方で、貼合せウェーハ１００のうち残存させた活性層２４については、シリコンデバイス形成領域としてシリコンデバイスを作製することができる。また、本実施形態では、アモルファス層１６，２２がゲッタリング層として機能するので、支持基板１０中の酸素や不純物が活性層２４に外方拡散するのを抑制することができる。

［第２の実施形態］
図２を参照して、本発明の第２の実施形態による貼合せウェーハ２００の製造方法を説明する。第１工程では、シリコン単結晶からなる支持基板１０の表面に単結晶ＳｉＣ層１２を形成する（図２（Ａ），（Ｂ））。第２工程では、支持基板１０に熱処理を施して、単結晶ＳｉＣ層１２をグラフェン層１４とする（図２（Ｂ），（Ｃ））。第３工程では、グラフェン層１４の表面とシリコン単結晶からなる活性層用基板２０の表面にそれぞれ酸化膜１８，２６を形成する（図２（Ｃ）〜（Ｆ））。その後、支持基板１０と活性層用基板２０との間にグラフェン層１４および酸化膜１８，２６が位置するように、支持基板１０と活性層用基板２０とを重ね合せる。その後、熱処理を行うことによって、支持基板１０と活性層用基板２０とを貼り合せて、貼合せウェーハ２００を得る（図２（Ｇ））。以下では、本実施形態における各工程を詳細に説明する。

〔第１工程：単結晶ＳｉＣ層の形成〕
図２（Ａ），（Ｂ）を参照して、第１工程では、シリコン単結晶からなる支持基板１０の表面に単結晶ＳｉＣ層１２を形成する。詳細については、第１の実施形態における第１工程の説明を援用する。

〔第２工程：グラフェン層の形成〕
図２（Ｂ），（Ｃ）を参照して、第２工程では、支持基板１０に熱処理を施して、単結晶ＳｉＣ層１２をグラフェン層１４に変質させる。詳細については、第１の実施形態における第２工程の説明を援用する。

〔第３工程：酸化膜の形成〕
図２（Ｃ）〜（Ｆ）を参照して、第３工程では、グラフェン層１４の表面と活性層用基板２０の表面にそれぞれ酸化膜１８，２６を形成する。酸化膜１８，２６の形成方法としては、例えばＣＶＤ法が挙げられる。

具体的には、例えば、アルゴンをキャリアガスとして、酸素やシラン等をソースガスとしてチャンバー内に導入し、基板温度を１００℃以上４００℃以下として、グラフェン層１４の表面と活性層用基板２０の表面に厚さ５０ｎｍ以上１μｍ以下の酸化膜１８，２６をそれぞれ成長させる。ここで、４００℃以下の低温で高品質な酸化膜が得られるので、支持基板１０中のドーパントが活性層用基板２０側に拡散するのを抑制することができる。

図２（Ｇ）を参照して、酸化膜１８，２６を形成した後、支持基板１０と活性層用基板２０との間にグラフェン層１４および酸化膜１８，２６が位置するように、支持基板１０と活性層用基板２０とを重ね合せる。その後、熱処理を行うことによって、支持基板１０と活性層用基板２０とを貼り合せて、貼合せウェーハ２００を得る。熱処理条件は、酸化性ガスまたは窒化性ガスまたは不活性ガス雰囲気下にて、基板温度を２００℃以上１２００℃以下、熱処理時間を１０分以上６時間以下とすることが好ましい。基板温度が２００℃以上であれば、十分な接合強度を得ることができ、基板温度が１２００℃以下であれば、スリップの発生を抑制することができる。なお、酸化膜は、グラフェン層１４の表面にのみ形成しても、活性層用基板２０の表面にのみ形成してもよい。

なお、第２の実施形態においても、第１の実施形態と同様に、活性層用基板２０を所望の活性層の厚さに薄膜化するのは第３工程の前でも後でもよい。

本実施形態によれば、グラフェンデバイスとシリコンデバイスを１チップ内にともに形成することが可能な貼合せウェーハ２００が得られる。すなわち、図４（Ｂ）を参照して、貼合せウェーハ２００の面内領域の一部で、活性層２４および酸化膜１８，２６をエッチング等で除去して、グラフェン層１４を露出させれば、当該部分については、露出されたグラフェン層をグラフェンデバイス形成領域として、ここにグラフェンデバイスを作製することができる。一方で、貼合せウェーハ２００のうち残存させた活性層２４については、シリコンデバイス形成領域として、シリコンデバイスを作製することができる。また、本実施形態では、酸化膜１８，２６がエッチストップ層として機能するので、グラフェンデバイスを形成する際のエッチングが容易かつ正確に行われる。

［支持基板］
支持基板１０としては、シリコン単結晶からなる単結晶シリコンウェーハを用いる。単結晶シリコンウェーハは、チョクラルスキー法（ＣＺ法）やＣＺ法に磁場をかけるＭＣＺ法（Magnetic field applied Czochralski法）や浮遊帯域溶融法（ＦＺ法）により育成した単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。

支持基板１０の酸素濃度は、５×１０¹⁷ａｔｏｍ／ｃｍ³以下とすることが好ましい。このような低酸素の支持基板１０によれば、グラフェン層１４を形成する際の熱処理によって、支持基板１０中の酸素がグラフェン層１４に外方拡散するのを抑制することができるので、グラフェン層１４の構造不良を抑制することはできる。なお、本明細書における「酸素濃度」とは、ＦＴ−ＩＲ法（Old ASTM F121-1979）により測定した場合における、基板の厚さ方向にわたる酸素濃度の平均値を意味する。

支持基板１０の抵抗率は、１０００Ω・ｃｍ以上とすることが好ましい。このような高抵抗の支持基板１０は、ボロンやリン等の不純物が少ないので、グラフェン層１４を形成する際の熱処理によって、これらの不純物がグラフェン層１４に外方拡散するのを抑制することができるので、高品質なグラフェン層１４が得られる。なお、支持基板１０の抵抗率の上限は特に制限されないが、製造コストの観点から１００００Ω・ｃｍ以下とすることが好ましい。

グラフェン層１４の品質を向上させる観点から、支持基板１０は転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないシリコンウェーハとすることが好ましく、このようなシリコンウェーハは任意または公知の方法で作製することができる。なお、本明細書における「ＣＯＰを含まないシリコンウェーハ」とは、以下の評価方法によってＣＯＰが検出されないシリコンウェーハを意味する。すなわち、シリコンウェーハに対して、ＳＣ−１洗浄（アンモニア水と過酸化水素水と超純水とを１：１：１５で混合した混合液による洗浄）を行い、洗浄後のシリコンウェーハの表面をＫＬＡ−Ｔｅｎｃｈｏｒ社製：ＳｕｒｆｓｃａｎＳＰ−２を用いて観察して、表面ピットと推定される輝点欠陥（ＬＰＤ：Light Point Defect）を特定する。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、ＷｉｄｅＮａｒｒｏｗチャンネルの検出サイズ比に基づいて行う。こうして特定されたＬＰＤに対して、原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）を用いて、ＣＯＰか否かを評価する。また、本明細書における「転位クラスターを含まないシリコンウェーハ」とは、シリコンウェーハにセコエッチングなどのエッチング処理を施したり、Ｃｕデコレーションしたりして、転位クラスター（過剰な格子間シリコンの凝集体として形成される１０μｍ程度の欠陥）が目視で確認されないシリコンウェーハを意味する。

支持基板１０の厚さは、活性層２４の厚さに応じて適宜設定すればよい。活性層２４が厚くなるほどウェーハの反りが大きくなるため、反りを発生させないように支持基板１０を厚くすることが好ましい。具体的には、支持基板１０の厚さは、０．５ｍｍ以上３ｍｍ以下とすることが好ましい。

［活性層用基板］
活性層用基板２０としては、ＣＺ法やＭＣＺ法やＦＺ法により育成した単結晶シリコンインゴットをワイヤーソー等でスライスして作製したシリコン単結晶からなる単結晶シリコンウェーハを用いることができる。

活性層用基板２０の酸素濃度は、デバイス特性を向上させる観点から５×１０¹⁷ａｔｏｍ／ｃｍ³以下とすることが好ましい。

デバイス特性を向上させる観点から、活性層用基板は転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないシリコンウェーハとすることが好ましい。

以上、第１及び第２の実施形態を例にして本発明の貼合せウェーハの製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内で適宜変更を加えることができる。

（貼合せウェーハ）
図１（Ｈ）及び図２（Ｇ）を参照して、上記製造方法によって得られる貼合せウェーハ１００，２００について説明する。貼合せウェーハ１００，２００は、ともにシリコン単結晶からなる支持基板１０と、支持基板１０上に形成されたグラフェン層１４と、グラフェン層１４上に形成されたシリコン単結晶からなる活性層２４と、を有する。

貼合せウェーハ１００，２００によれば、グラフェンデバイスとシリコンデバイスを１チップ内にともに形成することができる。さらに、図１（Ｈ）に示す貼合せウェーハ１００によれば、グラフェン層１４と活性層２４との間にゲッタリング層として機能するアモルファス層１６，２２を有するので、支持基板１０中の酸素や不純物が活性層２４に外方拡散するのを抑制することができる。一方で、図２（Ｇ）に示す貼合せウェーハ２００によれば、グラフェン層１４と活性層２４との間にエッチストップ層として機能する酸化膜１８，２６を有するので、グラフェンデバイスを形成する際に必要となるエッチングを容易かつ正確に行うことができる。

支持基板１０の酸素濃度は、５×１０¹⁷ａｔｏｍｓ／ｃｍ³以下であることが好ましい。支持基板１０の抵抗率は、１０００Ω・ｃｍ以上であることが好ましい。支持基板１０の厚さは、０．５ｍｍ以上３ｍｍ以下であることが好ましい。支持基板１０は、転位クラスターおよびＣＯＰを含まないシリコンウェーハであることが好ましい。これらの理由については、既述の説明を援用する。

活性層２４の酸素濃度は、５×１０¹⁷ａｔｏｍ／ｃｍ³以下であることが好ましい。活性層２４の厚さは、５０ｎｍ以上１ｍｍ以下であることが好ましい。活性層２４は、転位クラスターおよび空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含まないことが好ましい。これらの理由については、既述の説明を援用する。

以上、貼合せウェーハ１００，２００を例にして本発明の貼合せウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内で適宜変更を加えることができる。

（実施例１）
支持基板として、ＣＺ法により育成したシリコン単結晶インゴットから切り出し加工した、直径：８インチ、厚さ：７２５μｍ、ドーパント：ボロン、抵抗率：３０００Ω・ｃｍ、面方位：（１００）、酸素濃度（ASTM F121-1979）：４×１０¹⁷ａｔｏｍｓ／ｃｍ³の転位クラスターおよびＣＯＰを含まないシリコンウェーハを用意した。活性層用基板として、ＣＺ法により育成したシリコン単結晶インゴットから切り出し加工した、直径：８インチ、厚さ：７２５μｍ、ドーパント：ボロン、抵抗率：１０Ω・ｃｍ、面方位：（１００）、酸素濃度（ASTM F121-1979）：２．０×１０¹⁷ａｔｏｍｓ／ｃｍ³の転位クラスターおよびＣＯＰを含まない活性層用基板を用意した。

次に、メタンガス雰囲気中で、支持基板の表層を炭化処理して、単結晶ＳｉＣ層（厚さ：５ｎｍ）に変質させた（図１（Ａ），（Ｂ））。炭化処理中の基板温度を１０００℃、炭化処理時間を７０分とした。なお、得られた単結晶ＳｉＣ層の結晶構造は３Ｃ‐ＳｉＣであった。

次に、水素雰囲気下において、基板温度を１１００℃として１時間の熱処理を行うことで、単結晶ＳｉＣ層中のシリコンを昇華させた。その後、水素雰囲気において、基板温度を１３００℃として３０分間の熱処理を行った。ここで、当該熱処理後の支持基板の表層に対して、ラマン分光装置を用いてラマンスペクトルを解析したところ、２７００ｃｍ^-1にＧ’線が観察された。すなわち、当該熱処理によって、残存した炭素がグラフェン化されて、厚さ５ｎｍの単結晶ＳｉＣ層がグラフェン層に変質したことがわかる（図１（Ｂ），（Ｃ））。

次に、２５℃、５．０×１０^-5Ｐａ未満の真空チャンバー内にＡｒを流してプラズマを発生させ、グラフェン層および活性層用基板の各表面に、加速電圧：１．０ｋｅＶ、周波数：１４０Ｈｚ、パルス幅：５５μ秒にてＡｒイオンを照射して、グラフェン層の表面および活性層用基板の表面を活性化処理した。その後、引き続き真空常温下で活性化面を接触させることで、支持基板と活性層用基板とを貼り合わせて、貼合せウェーハを得た（図１（Ｄ）〜（Ｈ））。なお、この活性化処理により、支持基板と活性層用基板の貼合せ面には、それぞれ厚さ１ｎｍのアモルファス層が生じていた（図１（Ｅ），（Ｇ））。

次に、活性層用基板を研削および研磨し、厚さ１０μｍの活性層を有する貼合せウェーハを得た。

（実施例２）
実施例１と同様の方法で、支持基板上にグラフェン層を形成した（図２（Ａ）〜（Ｃ））。また、実施例１と同様の活性層用基板を用意した。

次に、ＣＶＤ法により、グラフェン層の表面と活性層用基板の表面にそれぞれ厚さ１００ｎｍの酸化膜を形成した（図２（Ｃ）〜（Ｆ））。なお、キャリアガスをアルゴンとし、ソースガスを酸素とシランとし、基板温度を４００℃とした。

次に、支持基板と活性層用基板との間にグラフェン層および酸化膜が位置するように、支持基板と活性層用基板とを重ね合せた後に、熱処理を行うことによって、支持基板と活性層用基板とを貼り合せた（図２（Ｇ））。熱処理条件は、窒素雰囲気下にて、基板温度を３５０℃とし、熱処理時間を１時間とした。

（評価方法および評価結果の説明）
実施例１，２に対して、赤外干渉法（ＩＲ法）を用いて、貼合せ面に発生したボイドの有無を調査することで、支持基板と活性層用基板の接合の可否を調査した。その結果、実施例１，２ともボイドが発生しておらず、支持基板と活性層用基板が接合することが確認でき、グラフェンデバイスとシリコンデバイスを１チップ内にともに形成することが可能な貼合せウェーハを得ることができた。

１００，２００貼合せウェーハ
１０支持基板
１２単結晶ＳｉＣ層
１４グラフェン層
１６アモルファス層
１６Ａ活性化面
１８酸化膜
２０活性層用基板
２２アモルファス層
２２Ａ活性化面
２４活性層
２６酸化膜
５０プラズマイオン照射装置
５１プラズマチャンバー
５２ガス導入口
５３真空ポンプ
５４パルス電圧印加装置
５５ウェーハ固定台
５６ヒーター

Claims

シリコン単結晶からなる支持基板の表面に単結晶ＳｉＣ層を形成する第１工程と、
前記支持基板に熱処理を施して、前記単結晶ＳｉＣ層をグラフェン層とする第２工程と、
前記支持基板とシリコン単結晶からなる活性層用基板との間に前記グラフェン層が位置するように、前記支持基板と前記活性層用基板とを貼り合わせて、貼合せウェーハを得る第３工程と、
を有することを特徴とする貼合せウェーハの製造方法。
前記第３工程では、前記グラフェン層の表面と前記活性層用基板の表面に、真空常温下でイオンビームまたは中性原子ビームを照射して、前記両方の表面を活性化面とした後に、真空常温下で前記両方の活性化面を接触させることで、前記支持基板と前記活性層用基板とを貼り合せて、前記貼合せウェーハを得る、請求項１に記載の貼合せウェーハの製造方法。
前記第３工程では、前記グラフェン層の表面、及び／又は前記活性層用基板の表面に酸化膜を形成した後に、前記支持基板と前記活性層用基板との間に前記グラフェン層および前記酸化膜が位置するように、前記支持基板と前記活性層用基板とを重ね合せて、熱処理を行うことによって、前記支持基板と前記活性層用基板とを貼り合せて、前記貼合せウェーハを得る、請求項１に記載の貼合せウェーハの製造方法。
前記第１工程では、前記支持基板の表層に炭化処理を施して、前記表層を前記単結晶ＳｉＣ層とする、請求項１〜３のいずれか一項に記載の貼合せウェーハの製造方法。
前記第１工程では、化学気相成長法により前記支持基板上に前記単結晶ＳｉＣ層を成長させる、請求項１〜３のいずれか一項に記載の貼合せウェーハの製造方法。
前記第２工程では、非酸化性ガス雰囲気下または真空下にて、１０００℃以上１２００℃未満の熱処理を行った後に、１２００℃以上１４００℃以下の熱処理を行う、請求項１〜５のいずれか一項に記載の貼合せウェーハの製造方法。
前記支持基板の酸素濃度を５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする、請求項１〜６のいずれか一項に記載の貼合せウェーハの製造方法。
前記支持基板の抵抗率を１０００Ω・ｃｍ以上とする、請求項１〜７のいずれか一項に記載の貼合せウェーハの製造方法。
シリコン単結晶からなる支持基板と、
前記支持基板上に直接形成されたグラフェン層と、
前記グラフェン層上に形成されたシリコン単結晶からなる活性層と、
を有することを特徴とする貼合せウェーハ。
前記グラフェン層と前記活性層との間にアモルファス層を有する、請求項９に記載の貼合せウェーハ。
前記グラフェン層と前記活性層との間に酸化膜を有する、請求項９に記載の貼合せウェーハ。
前記支持基板の酸素濃度が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下である、請求項９〜１１のいずれか一項に記載の貼合せウェーハ。
前記支持基板の抵抗率が１０００Ω・ｃｍ以上である、請求項９〜１２のいずれか一項に記載の貼合せウェーハ。