JP6825822B2 - Capacitive element, elastic wave element and elastic wave module - Google Patents
Capacitive element, elastic wave element and elastic wave module Download PDFInfo
- Publication number
- JP6825822B2 JP6825822B2 JP2016095198A JP2016095198A JP6825822B2 JP 6825822 B2 JP6825822 B2 JP 6825822B2 JP 2016095198 A JP2016095198 A JP 2016095198A JP 2016095198 A JP2016095198 A JP 2016095198A JP 6825822 B2 JP6825822 B2 JP 6825822B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- electrode finger
- electrode
- capacitance portion
- capacitive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
本発明は、歪を抑制した容量素子およびそれを用いた弾性波装置および弾性波モジュールに関するものである。 The present invention relates to a capacitive element that suppresses distortion, an elastic wave device using the same, and an elastic wave module.
近年、電子部品の小型化に伴い、圧電基板上に容量素子を設けることが求められている。例えば、圧電基板上に弾性波を励振する励振電極が形成された弾性波装置において、圧電基板上に容量素子も備える構成が提案されている。特許文献1では、励振電極の共振特性を向上させるために、圧電基板上に形成された1対の励振電極に並列に接続された容量素子を設けた例を開示している。特許文献1の容量素子は、並列に延びる複数の電極指を有する1対の櫛歯電極から構成されている。
In recent years, with the miniaturization of electronic components, it has been required to provide a capacitive element on a piezoelectric substrate. For example, in an elastic wave device in which an excitation electrode for exciting an elastic wave is formed on a piezoelectric substrate, a configuration has been proposed in which a capacitive element is also provided on the piezoelectric substrate.
ここで、弾性波装置の電気特性を高めるためには、容量素子自体の電気特性も高める必要がある。すなわち、圧電性を有する基板に容量素子を設けた場合には、その容量素子を含む電子部品全体の特性を高めるために、容量素子の電気特性を高める必要がある。 Here, in order to enhance the electrical characteristics of the elastic wave device, it is necessary to enhance the electrical characteristics of the capacitive element itself. That is, when a capacitive element is provided on a substrate having piezoelectricity, it is necessary to enhance the electrical characteristics of the capacitive element in order to enhance the characteristics of the entire electronic component including the capacitive element.
本発明は上述の事情のもとに案出されたものであり、その目的は、圧電性を有する基板上に形成された、高い電気特性を備えた容量素子、およびそれを用いた弾性波装置および弾性波モジュールを提供することである。 The present invention has been devised based on the above circumstances, and an object thereof is a capacitive element having high electrical characteristics formed on a substrate having piezoelectricity, and an elastic wave device using the capacitive element. And to provide elastic wave modules.
本発明の一態様の容量素子は、圧電結晶からなる基板と、電気的に接続された第1容量部および第2容量部と、を備える。前記第1容量部および前記第2容量部は、前記基板の上面に配置された、複数の第1電極指と、これと異なる電位に接続された複数の第2電極指とが、互い違いに間隔をあけて配列されてなる。前記第1電極指および前記第2電極指の配列方向は、前記圧電結晶のZ軸成分を前記上面に投影した面方向成分を有する。そして、前記第1容量部は、前記面方向成分の順方向に沿ってみたときに、その始点側の端部に位置する電極指である第1端部電極指は前記第1電極指である。前記第2容量部は、前記面方向成分の順方向に沿ってみたときに、その始点側の端部に位置する電極指である第2端部電極指は前記第2電極指である。 The capacitive element of one aspect of the present invention includes a substrate made of a piezoelectric crystal and an electrically connected first capacitive portion and a second capacitive portion. In the first capacitance portion and the second capacitance portion, a plurality of first electrode fingers arranged on the upper surface of the substrate and a plurality of second electrode fingers connected to different potentials are alternately spaced apart from each other. It is arranged with a gap. The arrangement direction of the first electrode finger and the second electrode finger has a plane direction component in which the Z-axis component of the piezoelectric crystal is projected onto the upper surface. The first capacitance portion is an electrode finger located at the end on the start point side when viewed along the forward direction of the surface direction component. The first end electrode finger is the first electrode finger. .. The second capacitance portion is an electrode finger located at the end on the start point side when viewed along the forward direction of the surface direction component, and the second end electrode finger is the second electrode finger.
本発明の別の態様の容量素子は、圧電結晶からなる基板と、電気的に接続された第1容量部および第2容量部と、を備える。前記第1容量部および前記第2容量部は、前記基板の上面に配置された、複数の第1電極指と、これと異なる電位に接続された複数の第2電極指とが、互い違いに間隔をあけて配列されてなる。そして、前記第1容量部と前記第2容量部とは、それぞれの前記第1電極指および前記第2電極指の総本数が奇数であり、前記第1電極指および前記第2電極指の配列方向において端部に位置する電極指の電位が互いに異なるものである。 The capacitive element of another aspect of the present invention includes a substrate made of a piezoelectric crystal and an electrically connected first capacitive portion and a second capacitive portion. In the first capacitance portion and the second capacitance portion, a plurality of first electrode fingers arranged on the upper surface of the substrate and a plurality of second electrode fingers connected to different potentials are alternately spaced apart from each other. It is arranged with a gap. The first capacitance portion and the second capacitance portion have an odd total number of the first electrode finger and the second electrode finger, respectively, and the arrangement of the first electrode finger and the second electrode finger. The potentials of the electrode fingers located at the ends in the direction are different from each other.
本発明の一態様に係る弾性波装置は、前記上面に形成されたIDT電極と、前記IDT電極に電気的に接続された、上記の容量素子と、を備えるものである。 The elastic wave device according to one aspect of the present invention includes an IDT electrode formed on the upper surface thereof and the capacitance element electrically connected to the IDT electrode.
本発明の一態様に係る弾性波モジュールは、前記弾性波装置と、この弾性波素装置を実装する回路基板とを有するものである。 The elastic wave module according to one aspect of the present invention includes the elastic wave device and a circuit board on which the elastic wave element device is mounted.
上述の本発明の一態様に係る容量素子は、第1容量部と、第2容量部とで、互いの二次非線形歪を打消しあうことで、歪を抑制し、高い電気特性を備えたものとなる。また、このような容量素子を備えた弾性波装置および弾性波モジュールは、電気特性の優れたものとなる。 The capacitive element according to one aspect of the present invention described above has a first capacitive portion and a second capacitive portion that cancel each other's second-order nonlinear strains to suppress distortion and provide high electrical characteristics. It becomes a thing. Further, an elastic wave device and an elastic wave module provided with such a capacitive element have excellent electrical characteristics.
以下、本発明の容量素子、弾性波装置および弾性波モジュールにかかる実施の形態を図面を用いて詳細に説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。 Hereinafter, embodiments of the capacitive element, elastic wave device, and elastic wave module of the present invention will be described in detail with reference to the drawings. The figures used in the following description are schematic, and the dimensional ratios and the like on the drawings do not always match the actual ones.
また、変形例等の説明において、既に説明された実施形態の構成と同一または類似する構成については、既に説明された実施形態と同一の符号を付し、説明を省略することがある。 Further, in the description of the modification and the like, the same or similar configurations as those of the embodiments already described may be designated by the same reference numerals as those of the embodiments already described, and the description may be omitted.
容量素子、弾性波装置および弾性波モジュールは、いずれの方向が上方または下方とされてもよいものであるが、以下では、便宜的に、互いに直交するD1方向、D2方向、D3方向を定義するとともにD3方向の正側を上方として、上面、下面等の用語を用いるものとする。なお、上述のD1方向,D2方向およびD3方向で定義される直交座標系は、容量素子、弾性波装置および弾性波モジュールの形状に基づいて定義されているものであり、基板を構成する圧電結晶の結晶軸(X軸,Y軸,Z軸)を指すものではない。 The capacitive element, the elastic wave device, and the elastic wave module may be in any direction upward or downward, but in the following, for convenience, the D1 direction, the D2 direction, and the D3 direction which are orthogonal to each other are defined. In addition, terms such as upper surface and lower surface shall be used with the positive side in the D3 direction facing upward. The Cartesian coordinate system defined in the D1 direction, the D2 direction, and the D3 direction described above is defined based on the shapes of the capacitive element, the elastic wave device, and the elastic wave module, and is a piezoelectric crystal constituting the substrate. It does not refer to the crystal axis (X-axis, Y-axis, Z-axis) of.
<容量素子>
図1は、本発明の一実施形態に係る容量素子1の平面図であり、図2は、図1に示す容量素子1の断面図である。
<Capacitive element>
FIG. 1 is a plan view of the
容量素子1は、圧電結晶からなる基板2と、その上面2Aに設けられた第1容量部10aと第2容量部10bとを備える。第1容量部10aと第2容量部10bとは電気的に並列接続されている。この例では、端子T1,T2の間において両者を配線4によって電気的に接続している。なお、第1容量部10aおよび第2容量部10bの基本構成は類似し
ているので、以下、これらを区別せず、単に容量部10ということがある。以降、他の構成についても、第1、第2等の記載を省略してこれらを区別せずに説明することがある。
The
基板2は、LN(ニオブ酸リチウム:LiNbO3)結晶またはLT(タンタル酸リチウム:LiTaO3)結晶からなる圧電性を有する単結晶(圧電結晶)によって構成されている。具体的には、例えば、基板2は、36°〜48°Y−XカットのLT基板によって構成されている。圧電基板2の平面形状および各種寸法は適宜に設定されてよい。一例として、基板2の厚み(D3方向)は、0.2mm以上0.5mm以下である。
The
基板2の圧電結晶は結晶軸としてXYZ軸を有し、X伝搬基板を用いる場合はX軸とD1方向とが一致する。すなわち、X軸およびD1方向が弾性波の伝搬方向となる。さらにY軸、Z軸はD1方向の成分を備えず、D2方向,D3方向の成分を備える。ここで、Z軸に着目すると、Z軸成分は、上面2Aに投影した、D2方向と平行で逆向きの面方向成分Zd2と、厚み方向であるD3方向に投影した厚み方向成分とZd3とからなる。
The piezoelectric crystal of the
このような基板2の上面2Aには容量部10が配置されている。容量部10は、一対の櫛歯電極30(30a,30b)が噛み合ったインターディジタル型の電極でキャパシタを構成している。
A
櫛歯電極30は、例えば、金属の導電層15によって構成されている。この金属としては、導電性材料であれば特に限定はないが、例えば、AlまたはAlを主成分とする合金(Al合金)が挙げられる。Al合金は、例えば、Al−Cu合金である。なお、櫛歯電極30は、複数の金属層から構成されてもよい。櫛歯電極30の厚みS(D3方向)は、例えば、50nm以上600nm以下としてもよい。
The
櫛歯電極30は、基板2の上面2Aに直接配置されていてもよいし、別の部材からなる下地層を介して基板2の上面2Aに配置されていてもよい。別の部材は、例えば、Ti、Cr、あるいはこれらの合金等からなる。下地層を介して櫛歯電極30を基板2の上面2Aに配置する場合は、別の部材の厚みは櫛歯電極30の電気特性に殆ど影響を与えない程度の厚み(例えば、Tiの場合は櫛歯電極30の厚みの5%の厚み)に設定される。
The
また、櫛歯電極30上には、導電層15を保護する誘電体が配置されていてもよい。誘電体としては、例えばエポキシ樹脂等の樹脂材料や、SiO2,SiNx等を用いることができる。
Further, a dielectric material that protects the
次に、櫛歯電極30の形状について説明する。第1櫛歯電極30aは、第1バスバー31aと、第1バスバー31aに接続された第1電極指32aを備える。第1電極指32aは少なくとも1以上である。第2櫛歯電極30bは、第2バスバー31bと、第2バスバー31bに接続された第2電極指32bを備える。第2電極指32bは少なくとも1以上である。
Next, the shape of the
ここで、第1バスバー31aと第2バスバー31bとは互いに異なる電位に接続される。これにより、第1電極指32aと第2電極指32bとは互いに異なる電位に接続されるものとなる。そして、第1櫛歯電極30aと第2櫛歯電極30bとを互いの電極指32が交互に噛み合うように配置させることで、第1電極指32aと第2電極指32bとが互いに間隔を開けて配列される。ここで、第1櫛歯電極30aと第2櫛歯電極30bとの電極指幅、隣合う電極指の幅の中心間隔(ピッチ)は一定としてもよい。なお、図1において、理解を容易にするために、第2電極指32bと同電位の部分に斜線を付している。
Here, the
このような電極指32の配列方向L1は、面方向成分Zd2を有する。この例では、配
列方向L1と面方向成分Zd2とは略平行である。言い換えると、配列方向L1は、電極指32の伸びる方向と直交する方向(電極指32の幅方向)と略同一なっている。
The arrangement direction L1 of such electrode fingers 32 has a plane direction component Zd2. In this example, the arrangement direction L1 and the plane direction component Zd2 are substantially parallel. In other words, the arrangement direction L1 is substantially the same as the direction orthogonal to the extending direction of the electrode finger 32 (the width direction of the electrode finger 32).
そして、面方向成分Zd2に沿い、その順方向でみたときに、起点側に位置する、第1容量部10aの第1端部電極指32xと、第2容量部10bの第2端部電極指32yとは、互いに異なる電位に接続された電極指となっている。具体的には第1端部電極指32xは第1電極指32aであり、第2端部電極指32yは第2電極指32bである。なお、順方向に沿ったときの「起点側」とは、面方向成分Zd2において、マイナス側を指すものとする。
Then, the first
この例では、第1容量部10a、第2容量部10bは、それぞれ、第1電極指32aと第2電極指32bとを合わせた総本数が偶数となっている。すなわち、第1容量部10aにおいて、第1電極指32aと第2電極指32bとの本数は同数であり、これを足し合わせた総本数は偶数である。第2容量部10bも同様である。第1容量部10aと第2容量部10bとは、総本数が同じであってもいいし、異なっていてもよい。そして、第1容量部10aと第2容量部10bとで、櫛歯電極30の噛み合わせ方を逆にすることで、上述の構成を実現している。
In this example, the total number of the
このような構成とすることにより、端子T1,T2間に高周波信号が印加されたときに、第1容量部10aと第2容量部10bとの間で歪波を打ち消し合い、歪波を抑制した容量素子1を得ることができる。以下、そのメカニズムについて詳述する。
With such a configuration, when a high frequency signal is applied between the terminals T1 and T2, the distorted wave is canceled between the
圧電結晶に電極によって電場が印加されると、誘電率の2次の非線形性によってその電場に応じた歪電流が流れ、外部に歪波として出力される。この基本原理は単純であるが、実際の容量素子では、圧電結晶表面に形成されたインターディジタル電極によって圧電結晶の内部に電場が励起されるため、電場は単純な形ではなく、上面と平行な方向の成分と深さ方向成分を持つ。この電場に対し、非等方性の誘電率の非線形性が対応して、それぞれに起因する歪電流(面方向効果、深さ方向効果)を発生させる。実際に観察される歪波はこれらの歪電流の位相(極性)を含めた足し合わせになる。 When an electric field is applied to the piezoelectric crystal by an electrode, a strain current corresponding to the electric field flows due to the second-order nonlinearity of the dielectric constant, and the strain current is output to the outside as a distorted wave. This basic principle is simple, but in an actual capacitive element, the electric field is excited inside the piezoelectric crystal by the interdigital electrode formed on the surface of the piezoelectric crystal, so the electric field is not a simple shape but parallel to the upper surface. It has a directional component and a depth directional component. The non-linearity of the anisotropic dielectric constant corresponds to this electric field, and the strain currents (plane effect, depth effect) caused by each are generated. The distorted waves actually observed are the sum of these distorted currents including their phases (polarities).
各電極指32に高周波信号が印加されると、基板2の内部に電場Eが励起される。電場Eは高電位側から低電位側に向かうような方向に励起される。なお、説明を簡単にするために、電極指32に静的な電圧が印加されているように記述するが、実際に電極指32に印加される信号は高周波の交流信号であり、今後の説明は交流信号のある瞬間の状態に対応している。
When a high frequency signal is applied to each electrode finger 32, an electric field E is excited inside the
D1方向においては、一方のバスバー31と他方の電極指32の先端との間に電場が生じる。D2、D3方向においては、一方の電極指32からその両隣の他方の電極指32に向かって電場が発生する。 In the D1 direction, an electric field is generated between one bus bar 31 and the tip of the other electrode finger 32. In the D2 and D3 directions, an electric field is generated from one electrode finger 32 toward the other electrode finger 32 on both sides thereof.
なお、各容量部10の端部以外の電極指に対しては、ある電極指(例えば電極指32a)の両隣に対称に別電位の電極指(例えば電極指32b)が存在するため、基板2内に励起される電場は、その電極指の中心軸から見てD1−D3面に対して対称になる。しかし、各容量部10の一番外側に位置する電極指32は、内側に位置する電極指32との間のみに電場が発生するため、D1−D3面に対して非対称になる。
For electrode fingers other than the end of each
また、2次の非線形性に起因する歪電流の方向(極性)は、電場の向きには依存せず、結晶の方位のみに依存する。例えば、電極指32aが高電位になった場合を考えると、ある電極指32aから見た場合、その左隣の電極指32bの方向に向かって発生する電場のD2成分と右隣の電極指32bの方向に向かって発生する電場のD2成分は、大きさが同
じで極性が逆になる。しかし、この電場によって発生する歪電流はD2に対して同じ方向(結晶によって異なるが、例えばD2の正の方向)に流れる。
Further, the direction (polarity) of the strain current due to the second-order nonlinearity does not depend on the direction of the electric field, but only on the orientation of the crystal. For example, considering the case where the
このため、ある電極指32aから見た場合、左隣の電極指32bから流れ込む歪電流と、右隣の電極指32bへ流れ出す歪電流が同じ大きさになり、これらが相殺することによって外部へ歪電流が出力されない。
Therefore, when viewed from a
ここで、LiTaO3基板やLiNbO3基板では、結晶のZ軸方向の誘電率の非線形性が大きいため、Z軸方向における電場が歪電流に大きく寄与する。ここで例示している回転Yカット―X伝搬の圧電結晶を用いた場合のZ軸方向の成分は、直交座標系でみると、D2方向の成分とD3方向の成分とで構成され、D1方向の成分を含まないこととなる。 Here, in the LiTaO 3 substrate and the LiNbO 3 substrate, the non-linearity of the permittivity of the crystal in the Z-axis direction is large, so that the electric field in the Z-axis direction greatly contributes to the strain current. When the rotational Y-cut-X-propagated piezoelectric crystal illustrated here is used, the component in the Z-axis direction is composed of a component in the D2 direction and a component in the D3 direction in the Cartesian coordinate system, and is composed of the component in the D1 direction. Will not contain the ingredients of.
このため、電場Eを、面方向の成分であるD1方向の電場と、D2方向の電場と、深さ方向成分であるD3方向の電場とに分けると、二つのバスバー31の対向方向におけるD1方向の電場は、Z軸と垂直となり、Z軸方向成分を持たず、歪電流に対する寄与は小さくなる。なお、この部分のD3方向の電場成分は歪み電流に寄与することとなる。しかし、この部分は容量としての寄与は大きくないため、例えば第1バスバー31aと電極指32bの先端との間隔を広くすることで電場を小さくし、歪み電流の発生を抑制することができる。
Therefore, if the electric field E is divided into an electric field in the D1 direction which is a component in the plane direction, an electric field in the D2 direction, and an electric field in the D3 direction which is a component in the depth direction, the electric field E is divided into the D1 direction in the opposite direction of the two bus bars 31. The electric field is perpendicular to the Z-axis, has no Z-axis direction component, and contributes less to the strain current. The electric field component in the D3 direction of this portion contributes to the strain current. However, since this portion does not contribute much as a capacitance, for example, by widening the distance between the
これに対して、隣接する電極指32の一方から他方に向かうD2方向の電場やD3方向の電場はZ軸方向の成分を持つため、歪電流の発生に寄与するものとなる。また、容量素子としての容量を形成する部分であるため、設計上、間隔を広くするなど歪の発生を低減する対策が取れないことがある。 On the other hand, since the electric field in the D2 direction and the electric field in the D3 direction from one of the adjacent electrode fingers 32 to the other have a component in the Z-axis direction, they contribute to the generation of strain current. Further, since it is a part that forms a capacitance as a capacitance element, it may not be possible to take measures to reduce the occurrence of distortion such as widening the interval in design.
上記の説明を元として、図1の容量部10の場合の歪電流の発生メカニズムと、本発明による歪抑制方法について説明する。容量部10は、偶数の電極指32で構成されている。この場合には、各電極指の間の個数が奇数となり、D2方向の電場に起因する歪電流が発生する。即ち、結晶Z軸の面方向成分Zd2の順方向に沿った、第1電極指32aから第2電極指32bに向かう数Naと、第2電極指32bから第1電極指32aに向かう数Nbとが異なることから、上記した歪電流同士の完全な相殺が起こらなくなり、外部に歪電流が出力される。そこで、第1容量部10aにおける数Naと数Nbの数の大小関係と、第2容量部10bにおける数Naと数Nbの数の大小関係とを反対にすることで、電場のD2成分に起因する歪電流を相殺して抑制することができる。
Based on the above description, the mechanism of generating the strain current in the case of the
なお、容量部10は、偶数の電極指32で構成されている。この場合には、各容量部10の外側に位置する電極指32は一方が第1電極指32aであり、他方が第2電極指32bである。このため、厚み方向の電場の非対称形状に起因する歪電流が、第1電極指32aおよび第2電極指32bの双方に現れ、1つの容量部10内で相殺されることとなる。
The
以上より、各容量部10の電極指32総本数が偶数であり、その電極指32の配列方向L1が、圧電結晶のZ軸成分を備える場合には、第1端部電極指32xと第2端部電極指32yを異なる電位に接続されるよう配置することで、容量素子1の歪波出力を抑制できることが分かった。
From the above, when the total number of electrode fingers 32 of each
言い換えると、容量素子1は、第1容量部10aと、第2容量部10bとで異なる極性の歪波を発生させて、それらを打ち消し合うように電気的に接続している。
In other words, in the
また、配列方向L1がX軸と直交することから、電極指32により意図せぬ弾性波が発
生することを抑制することができる。
Further, since the arrangement direction L1 is orthogonal to the X axis, it is possible to suppress the generation of an unintended elastic wave by the electrode finger 32.
<容量素子1A>
上述の容量素子1は、各容量部10a,10bの電極指32の総本数が共に偶数の場合について説明したが、奇数の容量素子1Aであってもよい。以下、容量素子1と同様の部分の説明は省略し、異なる部分のみについて説明する。
<Capacitive element 1A>
Although the case where the total number of electrode fingers 32 of the
図3に、容量素子1Aの平面図を示す。図3に示す通り、各容量部10a,10bの電極指32の総本数はそれぞれ奇数となっている。そして各容量部10a,10bの第1端部電極指32x、第2端部電極指32yは、容量素子1と同様に互いに異なる電位に接続されるよう配置されている。言い換えると、第1電極指32aの本数と、第2電極指32bの本数とを比較して、少ない方の電極指が、第1容量部10aと第2容量部10bとで異なっている。
FIG. 3 shows a plan view of the capacitive element 1A. As shown in FIG. 3, the total number of electrode fingers 32 of each of the
このように構成することで、第1容量部10aで発生する歪波と第2容量部10bで発生する歪波の極性を異ならせることができ、その結果、容量素子1A全体における歪波の発生を抑制することができる。以下、そのメカニズムについて説明する。
With this configuration, the polarities of the distorted wave generated in the
容量素子1Aにおいて、電極指32の配列方向L1と圧電結晶のZ軸成分との関係性は容量素子1の場合と同様であるため、D2方向の電場とD3方向の電場が歪波に寄与する。ここで、D2方向の電場について検討すると、各容量部10において電極指32間の数は偶数となり、前記した相殺の原理により歪波の発生は抑制された構成になっている。言い換えると、結晶Z軸の面方向成分Zd2の順方向に沿った、第1電極指32aから第2電極指32bに向かう数Naと、第2電極指32bから第1電極指32aに向かう数Nbとが同じことから、1つの容量部10内で歪波が相殺される。すなわち、面方向成分に起因する歪波の出力は無視できる。
In the capacitive element 1A, the relationship between the arrangement direction L1 of the electrode finger 32 and the Z-axis component of the piezoelectric crystal is the same as in the case of the
次に、D3方向の電場について検討する。ここで、前述の通り、各容量部10の一番外側(端部)に位置する電極指32以外のある電極指32aから見た場合、その左隣の電極指32bとの間に発生する電場のD3方向の成分は、その電極指32間中央部を通るD1−D3面に対して反対称になっている。しかし、歪電流は電場の方向ではなく、結晶軸で決まる方向に流れるため、ある電極指32aに流れ込む歪電流と、その左隣の電極指32bに流れ込む歪電流は大きさが等しくなる。このため、この電流が相殺し、外部に歪電流が発生しない。しかし、容量素子1Aの端部の電極指32とその隣の電極指32に対しては、逆方向の隣に電極指がないため、端部の電極指32と一つ内側の電極指32の中央部を通るD1−D3面に対して電場が完全に反対称にはならない。このため、双方の電極に流れ込む歪電流が完全には相殺されず、外部に歪電流が出力される。
Next, the electric field in the D3 direction will be examined. Here, as described above, when viewed from a
ここで、容量素子1Aにおいて、各容量部10の外側に位置する電極指32は同じ極性の電極指となっている。例えば、図3においては、第1容量部10aにおいては第1電極指32aであり、第2容量部10bにおいては第2電極指32bとなっている。このため、D3方向の電場の非対称形状に起因する歪電流の変化が、第1電極指32aおよび第2電極指32bの双方に現れ、各容量部10で異なる極性の歪波が発生し、容量素子1A全体としては歪波を相殺し、歪波の出力を抑制することができる。
Here, in the capacitance element 1A, the electrode fingers 32 located outside each
以上の通り、容量素子1は、結晶Z軸の面方向成分Zd2に起因する歪波を互いに異ならせた2つの容量部10を組み合わせることで歪波の出力を抑制しているのに対して、容量素子1Aにおいては、結晶Z軸の厚み方向成分Zd3に起因する歪波を互いに異ならせた2つの容量部10を組み合わせることで歪波の出力を抑制している。このように、容量素子1、1Aでは、2つの容量部10でどの方向の電場に起因する歪波を異ならせるかと
いう点は違うが、同様の構成で歪波出力を抑制できることを確認した。
As described above, the
なお、基板2として42°Y−XカットのLT基板を用いる場合には、面方向成分Zd2に起因する歪波の出力は、厚み方向成分Zd3に起因する歪波の出力よりも大きくなる。このため、容量素子1Aは容量素子1に比べ、第1容量部10a、第2容量部10bで発生する歪波自体が小さくなり、歪波出力をより抑制することができる。
When a 42 ° YX cut LT substrate is used as the
<容量素子1B>
上述の容量素子1,1Aは、各容量部10a,10bの電極指32の総本数の奇偶が一致している場合について説明したが、一方の容量部10の電極指32の総本数が奇数で、他方の容量部10の電極指32の総本数が偶数の容量素子1Bであってもよい。以下、容量素子1と同様の部分の説明は省略し、異なる部分のみについて説明する。
<Capacitive element 1B>
In the above-mentioned
図4に、容量素子1Bの平面図を示す。図4に示す通り、各容量部10a,10bの電極指32の総本数はそれぞれ奇数と偶数とになっている。そして各容量部10a,10bの第1端部電極指32x、第2端部電極指32yは、容量素子1と同様に互いに異なる電位に接続されるよう配置されている。
FIG. 4 shows a plan view of the capacitance element 1B. As shown in FIG. 4, the total number of electrode fingers 32 of each of the
このように構成することで、第1容量部10aで発生する歪波と第2容量部10bで発生する歪波の極性を異ならせることができ、その結果、容量素子1B全体における歪波の発生を抑制することができる。以下、そのメカニズムについて説明する。
With this configuration, the polarities of the distorted wave generated in the
この例では第1容量部10aの電極指32の総本数が奇数に、第2容量部10bの電極指32の総本数が偶数になっている。第1容量部10aでは、容量素子1Aで説明した通り、厚み方向成分Zd3により歪波が出力される。具体的には、第1容量部10aにおいて、第1電極指32aと第2電極指32bとのうち数の多い方の電極指が両外側の電極指32xとなる。このため、数の多い方の電極指側から数の少ない電極指側に歪波が出力されることとなる。この例では、第1電極指32aから第2電極指32b側に歪波が出力される。
In this example, the total number of electrode fingers 32 of the
第2容量部10bでは、容量素子1で説明した通り、面方向成分Zd2により歪波が出力される。即ち面方向成分Zd2の順方向に沿って、第1電極指32aから第2電極指32bに向かう数Naと、第2電極指32bから第1電極指32aに向かう数Nbとが異なることから、多い方の数の方向に向かって歪電流が出力される。ここで、電極指32の総本数が偶数であることから、面方向成分Zd2の順方向における起点側にある電極指32(第2端部電極指32y)から隣の電極指に向かう方向の数の方が多くなる。すなわち、第2電極指32bから第1電極指32aに向かう数が多くなり、この方向に歪波が出力される。
In the
このように第1容量部10aと第2容量部10bとで互いの歪波の極性を異ならせることができ、容量素子1B全体での歪波を抑制することができる。
In this way, the polarities of the distorted waves can be made different between the
なお、容量素子1Bにおいて、第1容量部10aは厚み方向成分Zd3に起因する歪波を出力し、第2容量部10bは面方向成分Zd2に起因する歪波を出力する。このため、両容量部10から出力される歪波の大きさの絶対値が異なる可能性がある。このため、容量部10間で電極指32の交差幅を異ならせて、絶対値が近づくように調整してもよい。例えば、基板2として42°Y−XカットのLT基板を用いる場合には、面方向成分Zd2に起因する歪波の出力は、厚み方向成分Zd3に起因する歪波の出力よりも大きくなるので、第1容量部10aの電極指32の交差幅を第2容量部10bに比べて大きくしてもよい。
In the capacitance element 1B, the
<容量素子1C、1D>
上述の容量素子1,1A,1Bは、配列方向L1が面方向成分Zd2を有する場合について説明したが、配列方向L1がX軸成分を有する容量素子1C,1Dであってもよい。以下、容量素子1と同様の部分の説明は省略し、異なる部分のみについて説明する。
<Capacitive elements 1C, 1D>
Although the above-mentioned
図5に、容量素子1Cの平面図を示す。図5に示す通り、配列方向L1はX軸成分を有する。この例では、配列方向L1とX軸とが略平行となっている。このような場合には、電極指32の配列方向L1がZ軸成分を有ないか、極めて小さくなる。一方で、容量部10の端部の電極指32では、厚み方向における電場がこれまでの例と変わらずに非対称性を備えることとなる。
FIG. 5 shows a plan view of the capacitive element 1C. As shown in FIG. 5, the arrangement direction L1 has an X-axis component. In this example, the arrangement direction L1 and the X axis are substantially parallel. In such a case, the arrangement direction L1 of the electrode fingers 32 has no Z-axis component or becomes extremely small. On the other hand, in the electrode finger 32 at the end of the
このことから、容量素子1Cでは、各容量部10の電極指32の総本数を、それぞれ奇数とし、配列方向L1に沿ってみたときに、第1容量部10と第2容量部20とで、端部に位置する電極指32の極性が互いに異ならせている。容量素子1Cは、容量素子1Aの電極指に関わる構成を90°回転させたものである。
For this reason, in the capacitance element 1C, the total number of electrode fingers 32 of each
このような構成とすることで、容量素子1Cは、厚み方向成分Zd3に起因する歪波を互いに異ならせた2つの容量部10を組み合わせることで歪波の出力を抑制することができる。
With such a configuration, the capacitive element 1C can suppress the output of the distorted wave by combining the two
また、図6に示す容量素子1Dとしてもよい。容量素子1〜1Cは、各容量部10を配列方向L1に沿って配置しているが、容量素子1Dはバスバー31の配列方向に沿って各容量部10を配置している。このような構成とすることにより、容量部10間でバスバーを共有することで電気的に接続することができるので、配線が容易となる。
Further, the capacitive element 1D shown in FIG. 6 may be used. The
さらに、配列方向L1がX軸方向(D1方向)である場合には、バスバー31の配列方向における歪波が発生することがある。すなわち、一方のバスバー31と他方の電極指32の先端との間に面方向成分Zd2の電場が発生することとなる。そこで、容量素子1Dのようにすることで、第1容量部10aと第2容量部10bとの間で、図中に黒矢印で示すように面方向成分Zd2に対する高電位側から低電位側に向かう方向を異ならせることができる。その結果、それぞれの容量部10で発生する歪波を相殺させることができ、より歪波を抑制する容量素子1Dを提供することができる。
Further, when the arrangement direction L1 is the X-axis direction (D1 direction), a distorted wave in the arrangement direction of the bus bar 31 may be generated. That is, an electric field of the surface direction component Zd2 is generated between one bus bar 31 and the tip of the other electrode finger 32. Therefore, by using the capacitance element 1D, between the
<容量素子1E>
上述の容量素子1〜1Dでは、各容量部10をバスバー31を介して電気的に接続しているが、電極指32を介して接続する容量素子1Eとしてもよい。
<Capacitive element 1E>
In the above-mentioned
図7(a),(b)に各容量部10を電極指32を介して接続する容量素子1Eおよびその変形例の平面図を示す。
7 (a) and 7 (b) show a plan view of a capacitance element 1E connecting each
図7に示すように、容量素子1Cにおいて、2つの容量部10は一部の電極指32を一体的に形成し共用することで電気的に接続されている。2つの容量部10をあわせて一対の櫛歯電極として考え、少なくとも両外側に位置する電極指を他の電極指に比べて短くしているとみることもできる。この短い電極指は、図7(a)に示すように、一方が第1容量部10aの一部であり、他方が第2容量部10bの一部であってもよいし、図7(b)に示すように、両方とも一方の容量部10(この例では第1容量部10a)の一部としてもよい。
As shown in FIG. 7, in the capacitance element 1C, the two
このような構成は、各容量部10の電極指32の総本数が共に奇数の場合に実現できる
。なお、図7(a)に示す容量素子1Eと図3に示す容量素子1Aとは電気回路的には同じ構成となっている。
Such a configuration can be realized when the total number of electrode fingers 32 of each
<その他>
第1容量部10aの電極指32の配列方向L1に沿ってみたときに、第2容量部10bが重なるように配置されている場合には、第1容量部10aの最も第2容量部10b側に位置する電極指と、第2容量部10bの最も第1容量部10a側に位置する電極指と、の間隔を、第1容量部10aの電極指のピッチおよび第2容量部10bの電極指のピッチのいずれよりも大きくしてもよい。すなわち、図3に示す間隔x3が容量部10のピッチp1、p2に比べて大きくしてもよい。この場合には、各容量部10の端部において電場を非対称性とすることができる。その結果、容量素子1A〜1Dのように、厚み方向成分Zd3に対する電場の非対称性による歪波の出力を用いる場合に、十分な歪波を出力することができる。
<Others>
When the
また上述の例では、各容量部10は電気的に並列に接続されているが、両者を直列に接続してもよい。
Further, in the above example, each
また、容量素子1〜1Cは、各容量部10を配線4により電気的に接続しているが、バスバー31を共有することで電気的に接続してもよい。その場合には、各容量部10の端部において電場を非対称性とすることができるように、第1容量部10aと第2容量部10bとの距離を調整してもよい。
Further, although the
また、上述の容量素子において、配列方向L1を面方向成分Zd2またはX軸成分方向とした場合について説明しているが、それらの成分を有していればよく、D2方向、D1方向に対して角度をなすようにしてもよい。 Further, in the above-mentioned capacitive element, the case where the arrangement direction L1 is set to the plane direction component Zd2 or the X-axis component direction has been described, but it suffices to have those components with respect to the D2 direction and the D1 direction. It may be angled.
具体的には、容量素子1,1A,1Bのように、配列方向L1が面方向成分Zd2を有することで2つの容量部10間で歪電流を打ち消す構成の場合には、L1とZd2とでなす角度を45°以下(すなわち―45°〜+45°、閾値を含む)とすればよく、10°以下(−10°〜+10°、閾値を含む)とすることで、より効果的に2つの容量部10間で歪電流を打ち消すことができる。
Specifically, in the case of a configuration in which the arrangement direction L1 has the surface direction component Zd2 to cancel the distortion current between the two
同様に、容量素子1C,1Dのように、配列方向L1がX軸方向成分を有することで2つの容量部10間で歪電流を打ち消す構成の場合には、L1とX(D1)とでなす角度を45°未満(―45°〜+45°、閾値を含まない)とすればよく、10°以下(−10°〜+10°、閾値を含む)とすることで、より効果的に2つの容量部10間で歪電流を打ち消すことができる。
Similarly, in the case of a configuration in which the distortion current is canceled between the two
<弾性波装置>
次に、本発明の弾性波装置の一実施形態について、図8を用いて説明する。図8に示すように、弾性波装置100は、基板2の上面2AにIDT電極50を備え、このIDT電極50と容量素子1とが電気的に接続されている。さらにこの例では、IDT電極50と電気的に接続された外部端子60と、IDT電極50を収容するカバー70とを備えている。図8では、カバー70が配置される部分を破線で示し、カバーを取り外した状態を示している。
<Elastic wave device>
Next, an embodiment of the elastic wave device of the present invention will be described with reference to FIG. As shown in FIG. 8, the
IDT電極50の構造は、基本的に容量部10の一対の櫛歯電極30と同様であり、1対のバスバー51と電極指52と反射器53とを備える。IDT電極50において、互いに異なる電位に接続された電極指52が互い違いに交差するように配列されている。この配列方向は、圧電結晶のX軸に沿った方向となっている。このような構成とすることで、
X軸に沿って弾性波が励振する1ポート型の共振子となる。通常は、容量素子10は接続されるIDT電極50と同時に形成されるため、上記の構成(材料、厚み等々)は容量素子10と同じになることが一般的である。
The structure of the
It becomes a 1-port type resonator in which elastic waves excite along the X axis. Normally, since the
このようなIDT電極50に対して、容量素子1を並列接続することにより、共振子の***振周波数と共振周波数との差を小さくすることができる。
By connecting the
なお、容量素子1の各容量部10の電極指32のピッチと、IDT電極50の電極指52のピッチPt1とは異ならせてもよい。IDT電極50において弾性波を励振させるための高周波信号が入力されたときに容量部10での影響を抑制するためである。なお、この例では、容量素子1の配列方向L1をX軸と直交する方向とすることで、容量素子1において意図せぬ弾性波を励振することを抑制している。
The pitch of the electrode fingers 32 of each
また、容量素子1の各容量部10の一方の電極指32の先端から他方のバスバー31までの距離は、IDT電極50の一方の電極指52の先端から他方のバスバー51までの距離よりも大きくしてもよい。この場合には、IDT電極50において弾性波のロスを少なくすることができる一方で、容量素子1において意図せぬ歪が発生することを抑制することができる。
Further, the distance from the tip of one electrode finger 32 of each
また、この例では、IDT電極50の電極指52の交差領域を配列方向に延長させた領域の外側に容量素子1を配置している。このような構成とすることで、IDT電極50で励振された弾性波の振動が容量素子1に伝わることを防ぎ、耐電力性を高めることができる。
Further, in this example, the
上面2Aにキャップ状のカバー70を設けた弾性波装置100を、図9に示すように回路基板200に端子120を介して実装することで、弾性波モジュール210を提供することができる。
The
なお、上述の例では、容量素子1もカバー70の内部に収容した例を示したが、これに限定されない。例えば、容量素子1はカバー70の外側に配置してもよいし、カバー70と上面2Aとで挟まれるようにカバー70の直下に設けてもよい。容量素子1の上にカバー70を配置させることにより、容量素子1の容量部10がカバー70と接することとなる。この場合には、IDT電極50の電極指52の交差領域を配列方向に延長させた領域に容量素子1を設けた場合であっても、IDT電極50による振動をカバーが抑えることができ、耐電力性にすぐれた弾性波装置を提供することができる。
In the above example, the
上述の例では容量素子1を用いた場合について説明したが、他の容量素子であってもよい。さらに、第1容量部10aと第2容量部10bとは電気的に接続されていれば、近くに配置する必要はなく、ばらばらに配置してもよい。
In the above example, the case where the
上述の容量素子による歪電流抑制の効果を確認するために、実際に容量素子を作製し、歪の測定を行った。容量素子は以下の仕様で作製した。 In order to confirm the effect of suppressing the strain current by the above-mentioned capacitive element, the capacitive element was actually manufactured and the strain was measured. The capacitive element was manufactured with the following specifications.
<基本構成>
基板2 :42°Yカット−X伝播のLiTaO3基板
導電膜15:AlCu 400nm厚
各容量部10の接続方法:並列
<各実施例構成>
実施例1(容量素子1の構成)
配列方向L1 :Zd2、D2方向
電極指32ピッチp1,p2 :5μm
各容量部10の電極指32本数:8本、8本
実施例2(容量素子1Aの構成)
配列方向L1 :Zd2、D2方向
電極指32ピッチp1,p2 :5μm
各容量部10の電極指32本数:7本,7本
実施例3(容量素子1Cの構成)
配列方向L1 :X,D1方向
電極指32ピッチp1,p2 :2.3μm
各容量部10の電極指32本数:15本、15本
参考例1
配列方向L1 :X,D1方向
電極指32ピッチp1,p2 :2.3μm
各容量部10の電極指32本数:10本、10本
また、比較例1〜3として、実施例1〜3の構成に対して、第1端部電極指32xと第2端部電極指32yとの極性を異ならせていない容量素子を作製した。また、参考例1に対する参考例2として、第1端部電極指32xと第2端部電極指32yとの極性を異ならせていない容量素子を作製した。なお、参考例1の第1端部電極指32xと第2端部電極指32yとの極性は異ならせている。
<Basic configuration>
Substrate 2: 42 ° Y-cut-X propagation LiTaO 3 substrate Conductive film 15: AlCu 400 nm thickness Connection method of each capacitance part 10: Parallel <Each example configuration>
Example 1 (Structure of Capacitive Element 1)
Arrangement direction L1: Zd2, D2 direction Electrode finger 32 pitch p1, p2: 5 μm
32 electrode fingers of each capacitance unit 10: 8 fingers, 8 fingers Example 2 (configuration of capacitive element 1A)
Arrangement direction L1: Zd2, D2 direction Electrode finger 32 pitch p1, p2: 5 μm
32 electrode fingers of each capacitance unit 10: 7, 7, Example 3 (configuration of capacitive element 1C)
Arrangement direction L1: X, D1 direction Electrode finger 32 pitch p1, p2: 2.3 μm
32 electrode fingers of each capacitance part 10: 15, 15 Reference example 1
Arrangement direction L1: X, D1 direction Electrode finger 32 pitch p1, p2: 2.3 μm
Number of electrode fingers 32 of each capacitance portion 10: 10, 10 Also, as Comparative Examples 1 to 3, the first
このような実施例1〜3、参考例1、2、比較例1〜3の容量素子について、2次の非線形による歪として、第2高調波(H2)を測定した。第2高調波の測定系を図10に示す。図10に示すように、本測定系は、発信器SGからの信号をパワーアンプ(PA)、アイソレーター(ISO)、PAからの基本波のみを通すバンドパスフィルタ(BPF)、方向性結合(Coupler)、減衰器(ATT)を介して測定対象物(DUT)に信号を印加する。そしてDUTからの反射波をCouplerで分岐してハイパスフィルタ(HPF)を介して測定器(SA)に入力する。具体的には、発振器SGからの出力をPAで22dBmまで増幅し、プローブにてDUTである容量素子に印加した。そして反射波をCouplerで取り出し、基本波成分をHPFで取り除き、基本波の2倍の周波数成分(第2高調波H2)を測定した。 The second harmonic (H2) was measured as distortion due to the second-order nonlinearity of the capacitive elements of Examples 1 to 3, Reference Examples 1 and 2, and Comparative Examples 1 to 3. The second harmonic measurement system is shown in FIG. As shown in FIG. 10, in this measurement system, the signal from the transmitter SG is passed through the power amplifier (PA), the isolator (ISO), the bandpass filter (BPF) that passes only the fundamental wave from the PA, and the directional coupling (Coupler). ), A signal is applied to the object to be measured (DUT) via the attenuator (ATT). Then, the reflected wave from the DUT is branched by the Coupler and input to the measuring instrument (SA) via the high-pass filter (HPF). Specifically, the output from the oscillator SG was amplified to 22 dBm by PA and applied to a capacitive element which is a DUT by a probe. Then, the reflected wave was taken out by the Coupler, the fundamental wave component was removed by the HPF, and the frequency component (second harmonic H2) twice that of the fundamental wave was measured.
図11、図12に測定結果を示す。具体的には、図11(a)には、実施例1と比較例1との測定結果を、図11(b)には、実施例2と比較例2との測定結果を、図12(a)には、実施例3と比較例3との測定結果を、図12(b)は参考例1,2の測定結果をそれぞれ示している。 The measurement results are shown in FIGS. 11 and 12. Specifically, FIG. 11A shows the measurement results of Example 1 and Comparative Example 1, and FIG. 11B shows the measurement results of Example 2 and Comparative Example 2 (FIG. 12). A) shows the measurement results of Example 3 and Comparative Example 3, and FIG. 12B shows the measurement results of Reference Examples 1 and 2, respectively.
これらの図で、縦軸は第2高調波H2の出力(単位:dBm)を示し、横軸は入力する信号の周波数(単位:MHz)を示している。また、実施例1〜3、参考例1の測定結果を破線で示し、比較例1〜3、参考例2の測定結果を実線で示した。 In these figures, the vertical axis represents the output (unit: dBm) of the second harmonic H2, and the horizontal axis represents the frequency (unit: MHz) of the input signal. Further, the measurement results of Examples 1 to 3 and Reference Example 1 are shown by broken lines, and the measurement results of Comparative Examples 1 to 3 and Reference Example 2 are shown by solid lines.
図11(a)、(b)に示す通り、各容量部10の端部電極指の極性を異ならせた実施例1,2は、比較例1,2に比べH2が大幅に低減されることが分かる。なお、図11(a)と図11(b)を比較すると、各容量部10の電極指32総本数が偶数本の場合(比較例1)に発生する歪波(面方向成分Zd2に起因する歪波)が、各容量部10の電極指32総本数が奇数本の場合(比較例2)に発生する歪波(深さ方向成分Zd3に起因する歪波)よりも大きいことが分かる。
As shown in FIGS. 11A and 11B, in Examples 1 and 2 in which the polarities of the end electrode fingers of the
なお、今回用いた測定系ではノイズレベルが−70〜−80dBm程度あるため、実際の実施例1,2のH2レベルはさらに小さくなっていると考えられる(理論的には−∞d
Bmとなる)。
Since the noise level of the measurement system used this time is about -70 to -80 dBm, it is considered that the H2 level of the actual Examples 1 and 2 is further reduced (theoretically -∞ d).
Bm).
また、図12(a)に示す通り、配列方向L1を異ならせた実施例3においても、各容量部10の端部電極指の極性を異ならせた場合は、H2が比較例3に比べて大幅に低減されることが分かった。
Further, as shown in FIG. 12A, even in Example 3 in which the arrangement direction L1 is different, when the polarities of the end electrode fingers of each
なお、図12(b)に示す通り、参考例1,2のH2はいずれも小さく、かつ両者の差は殆どない。これは、配列方向L1をD1方向とし、かつ、電極指本数が偶数本の容量部においては、上述の歪発生メカニズムによれば原理的に2次の非線形性に起因する歪波は発生しないためである。すなわち、面方向成分Zd2の電場がないため面方向成分Zd2に起因する歪波が発生せず、深さ方向成分Zd3に起因する歪波は電極指本数が偶数の場合は1つの容量部10内で相殺される。図12(b)において、参考例1,2の双方ともにH2が小さく、両者に差がないことから、上述の歪発生メカニズムが正しいことを確認できた。
As shown in FIG. 12B, H2 of Reference Examples 1 and 2 is small, and there is almost no difference between the two. This is because the distortion generation mechanism described above does not generate a distortion wave due to the second-order nonlinearity in the capacitance portion where the arrangement direction L1 is the D1 direction and the number of electrode fingers is an even number. Is. That is, since there is no electric field of the surface direction component Zd2, the distorted wave caused by the surface direction component Zd2 does not occur, and the distorted wave caused by the depth direction component Zd3 is within one
1:容量素子
2:基板
10:容量部
32:電極指
100:弾性波装置
210:弾性波モジュール
1: Capacitive element 2: Substrate 10: Capacitive portion 32: Electrode finger 100: Elastic wave device 210: Elastic wave module
Claims (4)
前記基板の上面に配置された、複数の第1電極指と、これと異なる電位に接続された複数の第2電極指とが、互い違いに間隔をあけて配列された、第1容量部および第2容量部を備え、
前記第1電極指および前記第2電極指の配列方向は、前記基板における弾性波の伝搬方向とは異なる方向であり、前記圧電結晶のZ軸成分を前記上面に投影した面方向成分を有し、
前記第1容量部と前記第2容量部とは、お互いの前記第1電極指同士が電気的に接続されており、
前記第1容量部は、前記面方向成分の順方向に沿ってみたときに、その始点側の端部に位置する電極指である第1端部電極指は前記第1電極指であり、
前記第2容量部は、前記面方向成分の順方向に沿ってみたときに、その始点側の端部に位置する電極指である第2端部電極指は前記第2電極指であり、
前記第1容量部と前記第2容量部とは、前記配列方向において並んで配置されており、前記第1容量部の前記第2容量部側の端部に位置する電極指と、前記第2容量部の前記第1容量部側の端部に位置する電極指との間隔は、前記第1容量部の前記第1電極指と前記第2電極指との間隔および前記第2容量部の前記第1電極指と前記第2電極指との間隔に比べて大きい、
容量素子。 A substrate made of piezoelectric crystals and
A plurality of first electrode fingers arranged on the upper surface of the substrate and a plurality of second electrode fingers connected to different potentials are arranged alternately at intervals, a first capacitance portion and a first portion. Equipped with 2 capacity parts
The arrangement direction of the first electrode finger and the second electrode finger is a direction different from the propagation direction of the elastic wave in the substrate, and has a plane direction component in which the Z-axis component of the piezoelectric crystal is projected onto the upper surface. ,
The first capacitance portion and the second capacitance portion are electrically connected to each other by the first electrode fingers.
The first capacitance portion is an electrode finger located at the end on the start point side when viewed along the forward direction of the surface direction component. The first end electrode finger is the first electrode finger.
The second capacitance portion is an electrode finger located at the end on the start point side when viewed along the forward direction of the surface direction component. The second end electrode finger is the second electrode finger.
The first capacitance portion and the second capacitance portion are arranged side by side in the arrangement direction, and the electrode finger located at the end of the first capacitance portion on the second capacitance side side and the second capacitance portion. The distance between the electrode finger located at the end of the capacitance portion on the first capacitance portion side is the distance between the first electrode finger and the second electrode finger of the first capacitance portion and the distance between the second capacitance portion and the second electrode finger. Larger than the distance between the first electrode finger and the second electrode finger,
Capacitive element.
前記IDT電極に電気的に接続された、請求項1に記載の容量素子と、を備えた弾性波装置。 The IDT electrode, which includes the electrode fingers provided on the upper surface and whose arrangement direction is along the X axis of the piezoelectric crystal,
The IDT electrode is electrically connected to the acoustic wave device and a capacitive element according to claim 1.
前記カバーは、前記容量素子の上に位置する、請求項2に記載の弾性波装置。 Further provided with a cover disposed on the upper surface and accommodating the IDT electrode.
The elastic wave device according to claim 2 , wherein the cover is located on the capacitive element.
該弾性波装置を実装する回路基板とを有する弾性波モジュール。 The elastic wave device according to claim 2 or 3 ,
An elastic wave module having a circuit board on which the elastic wave device is mounted.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016095198A JP6825822B2 (en) | 2016-05-11 | 2016-05-11 | Capacitive element, elastic wave element and elastic wave module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016095198A JP6825822B2 (en) | 2016-05-11 | 2016-05-11 | Capacitive element, elastic wave element and elastic wave module |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021000969A Division JP7072685B2 (en) | 2021-01-06 | 2021-01-06 | Capacitive element, elastic wave element and elastic wave module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017204729A JP2017204729A (en) | 2017-11-16 |
JP6825822B2 true JP6825822B2 (en) | 2021-02-03 |
Family
ID=60321611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016095198A Active JP6825822B2 (en) | 2016-05-11 | 2016-05-11 | Capacitive element, elastic wave element and elastic wave module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6825822B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3079345B1 (en) * | 2018-03-26 | 2020-02-21 | Soitec | METHOD FOR MANUFACTURING A SUBSTRATE FOR A RADIO FREQUENCY DEVICE |
CN116724491A (en) * | 2020-12-23 | 2023-09-08 | 株式会社村田制作所 | Elastic wave device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3721229B2 (en) * | 1996-06-12 | 2005-11-30 | 東洋通信機株式会社 | Surface acoustic wave filter |
JP2003298393A (en) * | 2002-04-05 | 2003-10-17 | Mitsubishi Electric Corp | Resonator type surface acoustic wave device |
JP2005260833A (en) * | 2004-03-15 | 2005-09-22 | Murata Mfg Co Ltd | Surface acoustic resonator and its filter |
CN102823130B (en) * | 2010-05-13 | 2014-12-10 | 株式会社村田制作所 | Acoustic wave device |
EP2773039A4 (en) * | 2011-10-24 | 2015-07-08 | Murata Manufacturing Co | Elastic wave branching filter |
WO2014034492A1 (en) * | 2012-08-29 | 2014-03-06 | 株式会社村田製作所 | Acoustic wave device and filter device |
-
2016
- 2016-05-11 JP JP2016095198A patent/JP6825822B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017204729A (en) | 2017-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6426776B2 (en) | Elastic wave element, duplexer and communication module | |
JP6445152B2 (en) | Elastic wave resonator, elastic wave filter, duplexer, and communication device | |
JP6585621B2 (en) | Elastic wave device, duplexer and communication module | |
CN113169722A (en) | Elastic wave device, branching filter, and communication device | |
WO2015002047A1 (en) | Surface acoustic wave resonator and surface acoustic wave filter device | |
JPWO2016104598A1 (en) | Elastic wave device | |
JP5989524B2 (en) | Elastic wave device, duplexer and communication module | |
JP5994929B2 (en) | Duplexer | |
JP2007019710A (en) | Surface acoustic wave device | |
JP6072604B2 (en) | Surface acoustic wave device | |
JP6825822B2 (en) | Capacitive element, elastic wave element and elastic wave module | |
JP7072685B2 (en) | Capacitive element, elastic wave element and elastic wave module | |
JP6876828B2 (en) | SAW filters, demultiplexers and communication devices | |
JP6767201B2 (en) | Capacitive element, elastic wave element and elastic wave module | |
JP5977181B2 (en) | Elastic wave device, duplexer and communication module | |
US20230198496A1 (en) | Capacitive element and elastic wave device | |
JPWO2017170742A1 (en) | Elastic wave device and communication device | |
JP6585459B2 (en) | Elastic wave device, duplexer, and communication device | |
JP4995923B2 (en) | Boundary acoustic wave device and communication device using the same | |
JP2024103305A (en) | Elastic Wave Filters | |
JP2024097260A (en) | Elastic Wave Filters | |
JP2020098970A (en) | Elastic surface wave element, splitter, and communication device | |
JP6428206B2 (en) | Elastic wave resonator, elastic wave filter, and duplexer | |
JP2012109671A (en) | Elastic wave element and ladder filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200512 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6825822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |