JP6823259B2 - バス制御回路、情報処理装置及びバス制御回路の制御方法 - Google Patents
バス制御回路、情報処理装置及びバス制御回路の制御方法 Download PDFInfo
- Publication number
- JP6823259B2 JP6823259B2 JP2017016741A JP2017016741A JP6823259B2 JP 6823259 B2 JP6823259 B2 JP 6823259B2 JP 2017016741 A JP2017016741 A JP 2017016741A JP 2017016741 A JP2017016741 A JP 2017016741A JP 6823259 B2 JP6823259 B2 JP 6823259B2
- Authority
- JP
- Japan
- Prior art keywords
- arbitration
- signal
- participation
- circuit
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
101 演算処理装置
102 プロセッサ
103 キャッシュ
104 バス制御回路
105 バス
201〜20n キュー
211,212 第1の調停回路
213 第2の調停回路
214〜216 LRUフラグ
217,218 バッファ
301〜304 エントリ
305 制御回路
311,312 エントリ
313 制御回路
CP チェックポインタ
WP1 第1のライトポインタ
RP1 第1のリードポインタ
WP2 第2のライトポインタ
RP2 第2のリードポインタ
Claims (12)
- 各々がデータを格納するための複数のエントリと、第1のリードポインタと、前記第1のリードポインタが示すエントリと同じエントリを示すように設定されるチェックポインタとを有するとともに、先入れ先出しでデータをそれぞれ格納する複数のキューと、
前記複数のキューからの調停参加信号を個々に受け付け、各々が、受け付けた前記複数の調停参加信号の調停をそれぞれ行い、前記複数の調停参加信号のうち1個の調停参加信号をそれぞれ出力する複数の第1の調停回路と、
前記複数の第1の調停回路がそれぞれ出力する調停参加信号を先入れ先出しでそれぞれ格納する複数のバッファと、
前記複数のバッファがそれぞれ出力する調停参加信号の調停を行い、前記複数のキューのうちの1個のキューに対応する調停結果信号を出力する第2の調停回路とを有するバス制御回路。 - 前記複数のキューのうちの第1のキューは、前記チェックポインタが示すエントリにデータが格納されている場合には、第1の調停参加信号を前記第1の調停回路に出力し、
前記第1の調停回路は、前記第1の調停参加信号を入力し、前記第1の調停参加信号を前記バッファに出力し、
前記バッファは、前記第1の調停回路が出力する前記第1の調停参加信号を格納し、前記格納した前記第1の調停参加信号を前記第2の調停回路に出力し、
前記第1のキューは、前記第1の調停回路が前記第1の調停参加信号を出力した場合には、前記チェックポインタを更新し、前記更新したチェックポインタが示すエントリにデータが格納されている場合には、第2の調停参加信号を前記第1の調停回路に出力し、
前記第2の調停回路は、前記第1の調停参加信号を入力し、前記第1の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力し、
前記第1の調停回路は、前記第2の調停参加信号を入力し、前記第2の調停参加信号を前記バッファに出力し、
前記バッファは、前記第1の調停回路が出力する前記第2の調停参加信号を格納し、前記格納した前記第2の調停参加信号を前記第2の調停回路に出力し、
前記第1のキューは、前記第2の調停回路が前記第1の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力した場合には、前記第1のリードポインタが示すエントリのデータをバスに読み出し、前記第1のリードポインタを更新し、前記第1の調停回路が前記第2の調停参加信号を出力した場合には、前記チェックポインタを更新し、前記更新したチェックポインタが示すエントリにデータが格納されている場合には、第3の調停参加信号を前記第1の調停回路に出力する請求項1に記載のバス制御回路。 - 前記複数のキューの各々は、第1のライトポインタを有し、
前記第1のキューは、前記チェックポインタが示すエントリと前記第1のライトポインタが示すエントリとが異なる場合には、前記チェックポインタが示すエントリにデータが格納されていると判断し、前記チェックポインタが示すエントリと前記第1のライトポインタが示すエントリとが同じ場合には、前記チェックポインタが示すエントリにデータが格納されていないと判断する請求項2に記載のバス制御回路。 - 前記複数のキューの各々は、データを入力した場合には、前記入力したデータを前記第1のライトポインタが示すエントリに格納し、前記第1のライトポインタを更新する請求項3に記載のバス制御回路。
- 前記バッファは、複数のエントリと、第2のライトポインタと、第2のリードポインタとを有し、前記第2のライトポインタが示すエントリと同じエントリを示すように前記第2のリードポインタを設定し、前記第1の調停参加信号を前記第2のライトポインタが示すエントリに格納し、前記第2のライトポインタを更新し、前記第2のリードポインタが示すエントリに格納されている前記第1の調停参加信号を前記第2の調停回路に出力し、前記第2の調停回路が前記第1の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力した場合には、前記第2のリードポインタを更新する請求項2乃至4のいずれか1項に記載のバス制御回路。
- 前記第1のキューは、前記第2の調停回路が前記第1の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力する前に、前記第2の調停参加信号を出力する請求項2乃至5のいずれか1項に記載のバス制御回路。
- 前記第2の調停回路は、前記第2の調停参加信号を入力し、前記第2の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力し、
前記第1の調停回路は、前記第3の調停参加信号を入力し、前記第3の調停参加信号を前記バッファに出力し、
前記バッファは、前記第1の調停回路が出力する前記第3の調停参加信号を格納し、前記格納した前記第3の調停参加信号を前記第2の調停回路に出力し、
前記第1のキューは、前記第2の調停回路が前記第2の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力した場合には、前記第1のリードポインタが示すエントリのデータを前記バスに読み出し、前記第1のリードポインタを更新する請求項2乃至6のいずれか1項に記載のバス制御回路。 - 前記第2の調停回路は、前記第3の調停参加信号を入力し、前記第3の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力し、
前記第1のキューは、前記第2の調停回路が前記第3の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力した場合には、前記第1のリードポインタが示すエントリのデータを前記バスに読み出し、前記第1のリードポインタを更新する請求項7に記載のバス制御回路。 - 前記第1の調停回路は、前記第1の調停参加信号を入力し、他の調停参加信号を入力しない場合には、前記第1の調停参加信号を前記バッファに出力し、
前記第2の調停回路は、前記第1の調停参加信号を入力し、他の調停参加信号を入力しない場合には、前記第1の調停参加信号に対応する前記第1のキューを示す調停結果信号を出力する請求項2乃至8のいずれか1項に記載のバス制御回路。 - 前記第1の調停回路及び前記第2の調停回路は、LRU(Least Recently Used)方式の調停を行う請求項1乃至9のいずれか1項に記載のバス制御回路。
- バスと、
前記バスを介して接続される複数の演算処理装置とを有し、
前記複数の演算処理装置の各々は、バス制御回路を有し、
前記バス制御回路は、
各々がデータを格納するための複数のエントリと、第1のリードポインタと、前記第1のリードポインタが示すエントリと同じエントリを示すように設定されるチェックポインタとを有するとともに、先入れ先出しでデータをそれぞれ格納する複数のキューと、
前記複数のキューからの調停参加信号を個々に受け付け、各々が、受け付けた前記複数の調停参加信号の調停を行い、前記複数の調停参加信号のうち1個の調停参加信号をそれぞれ出力する複数の第1の調停回路と、
前記複数の第1の調停回路がそれぞれ出力する調停参加信号を先入れ先出しでそれぞれ格納する複数のバッファと、
前記複数のバッファがそれぞれ出力する調停参加信号の調停を行い、前記複数のキューのうちの1個のキューに対応する調停結果信号を出力する第2の調停回路とを有する情報処理装置。 - バス制御回路の制御方法において、
各々がデータを格納するための複数のエントリと、第1のリードポインタと、前記第1のリードポインタが示すエントリと同じエントリを示すように設定されるチェックポインタとを有する、前記バス制御回路が有する複数のキューが、先入れ先出しでデータをそれぞれ格納し、
前記バス制御回路が有する複数の第1の調停回路が、前記複数のキューからの調停参加信号を個々に受け付け、各々が、受け付けた前記複数の調停参加信号の調停をそれぞれ行い、前記複数の調停参加信号のうち1個の調停参加信号をそれぞれ出力し、
前記バス制御回路が有する複数のバッファが、前記複数の第1の調停回路がそれぞれ出力する調停参加信号を先入れ先出しでそれぞれ格納し、
前記バス制御回路が有する第2の調停回路が、前記複数のバッファがそれぞれ出力する調停参加信号の調停を行い、前記複数のキューのうちの1個のキューに対応する調停結果信号を出力するバス制御回路の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016741A JP6823259B2 (ja) | 2017-02-01 | 2017-02-01 | バス制御回路、情報処理装置及びバス制御回路の制御方法 |
US15/880,044 US10496564B2 (en) | 2017-02-01 | 2018-01-25 | Bus control circuit, information processing apparatus, and control method for bus control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017016741A JP6823259B2 (ja) | 2017-02-01 | 2017-02-01 | バス制御回路、情報処理装置及びバス制御回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018124817A JP2018124817A (ja) | 2018-08-09 |
JP6823259B2 true JP6823259B2 (ja) | 2021-02-03 |
Family
ID=62979877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017016741A Active JP6823259B2 (ja) | 2017-02-01 | 2017-02-01 | バス制御回路、情報処理装置及びバス制御回路の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10496564B2 (ja) |
JP (1) | JP6823259B2 (ja) |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5901295A (en) * | 1995-04-28 | 1999-05-04 | Apple Computer, Inc. | Address and data bus arbiter for pipelined transactions on a split bus |
US7046661B2 (en) * | 2000-11-20 | 2006-05-16 | Polytechnic University | Scheduling the dispatch of cells in non-empty virtual output queues of multistage switches using a pipelined hierarchical arbitration scheme |
JP2002252628A (ja) | 2001-02-23 | 2002-09-06 | Nippon Telegr & Teleph Corp <Ntt> | パケット出力調停装置 |
US20020181453A1 (en) * | 2001-06-01 | 2002-12-05 | Norman Richard S. | Cell-based switch fabric with distributed arbitration |
US6671275B1 (en) * | 2002-08-02 | 2003-12-30 | Foundry Networks, Inc. | Cross-point switch with deadlock prevention |
US6990541B2 (en) * | 2002-11-22 | 2006-01-24 | Sun Microsystems, Inc. | Arbitration unit for prioritizing requests based on multiple request groups |
US7623524B2 (en) * | 2003-12-22 | 2009-11-24 | Intel Corporation | Scheduling system utilizing pointer perturbation mechanism to improve efficiency |
US7278008B1 (en) * | 2004-01-30 | 2007-10-02 | Nvidia Corporation | Virtual address translation system with caching of variable-range translation clusters |
US7302510B2 (en) * | 2005-09-29 | 2007-11-27 | International Business Machines Corporation | Fair hierarchical arbiter |
US20070133585A1 (en) * | 2005-12-08 | 2007-06-14 | International Business Machines Corporation | Method and device for scheduling interconnections in an interconnecting fabric |
US20070174529A1 (en) * | 2005-12-29 | 2007-07-26 | Intel Corporation | Queue manager having a multi-level arbitrator |
US20090037635A1 (en) * | 2006-03-17 | 2009-02-05 | Shanghai Magima Digital Information Co., Ltd. | Bus arbitration device |
US20100191911A1 (en) * | 2008-12-23 | 2010-07-29 | Marco Heddes | System-On-A-Chip Having an Array of Programmable Processing Elements Linked By an On-Chip Network with Distributed On-Chip Shared Memory and External Shared Memory |
US7965705B2 (en) * | 2009-03-19 | 2011-06-21 | Oracle America, Inc. | Fast and fair arbitration on a data link |
US8018958B1 (en) * | 2009-06-23 | 2011-09-13 | Juniper Networks, Inc. | System and method for fair shared de-queue and drop arbitration in a buffer |
JP5915079B2 (ja) * | 2011-10-27 | 2016-05-11 | 富士通株式会社 | 書込制御プログラム、書込制御方法、書込制御装置およびシステム |
US9436634B2 (en) * | 2013-03-14 | 2016-09-06 | Seagate Technology Llc | Enhanced queue management |
US9280503B2 (en) * | 2013-04-12 | 2016-03-08 | Apple Inc. | Round robin arbiter handling slow transaction sources and preventing block |
-
2017
- 2017-02-01 JP JP2017016741A patent/JP6823259B2/ja active Active
-
2018
- 2018-01-25 US US15/880,044 patent/US10496564B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018124817A (ja) | 2018-08-09 |
US10496564B2 (en) | 2019-12-03 |
US20180217950A1 (en) | 2018-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6449702B2 (ja) | 半導体装置 | |
US10101996B2 (en) | Arithmetic processing apparatus, information processing apparatus, and method of controlling information processing apparatus | |
KR100321784B1 (ko) | 중재 지연 내성의 분산형 입력 버퍼 스위치 시스템 및그를 이용한 입력 데이터 처리 방법 | |
US7979607B2 (en) | Cascadable high-performance instant-fall-through synchronous first-in-first-out (FIFO) buffer | |
JP5650441B2 (ja) | 演算装置、キャッシュ装置、その制御方法及びコンピュータプログラム | |
JP6729587B2 (ja) | 先入れ先出し制御回路、記憶装置、および、先入れ先出し制御回路の制御方法 | |
JP6823259B2 (ja) | バス制御回路、情報処理装置及びバス制御回路の制御方法 | |
JP2012093798A (ja) | 転送装置、転送方法および転送プログラム | |
US9407578B2 (en) | System and method of arbitrating access to interconnect | |
GB2521035A (en) | A synchronous bridge circuitry and a method of transferring data using asynchronous bridge circuitry | |
US10877761B1 (en) | Write reordering in a multiprocessor system | |
JP2013132006A5 (ja) | ||
JP6295700B2 (ja) | 調停回路及び調停回路の処理方法 | |
TWI571743B (zh) | 高速資料介面主機端控制器 | |
US11443783B2 (en) | Semiconductor device | |
JP5691555B2 (ja) | 相互結合網制御システム、相互結合網制御方法 | |
US11609871B1 (en) | Integrated circuit device with crossbar to route traffic | |
JP5428653B2 (ja) | メモリアクセス処理装置及び方法 | |
JP6127872B2 (ja) | 演算処理装置及び演算処理装置の制御方法 | |
JP6350098B2 (ja) | 演算処理装置,情報処理装置,及び情報処理装置の制御方法 | |
JP5630396B2 (ja) | Dma制御装置 | |
JP5788093B2 (ja) | I/oデバイス、プログラマブルロジックコントローラ及び演算方法 | |
JP4266967B2 (ja) | 優先読出し機能付きfifoの管理システム | |
JP2012253598A (ja) | 半導体装置およびそれを用いた通信装置 | |
JP2004341785A (ja) | バス安定化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6823259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |