JP6820586B2 - 時刻同期システム - Google Patents

時刻同期システム Download PDF

Info

Publication number
JP6820586B2
JP6820586B2 JP2016169944A JP2016169944A JP6820586B2 JP 6820586 B2 JP6820586 B2 JP 6820586B2 JP 2016169944 A JP2016169944 A JP 2016169944A JP 2016169944 A JP2016169944 A JP 2016169944A JP 6820586 B2 JP6820586 B2 JP 6820586B2
Authority
JP
Japan
Prior art keywords
clock
master
node
master node
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016169944A
Other languages
English (en)
Other versions
JP2018037885A (ja
Inventor
清水 剛
剛 清水
成田 和生
和生 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEDIA LINKS CO., LTD.
Original Assignee
MEDIA LINKS CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEDIA LINKS CO., LTD. filed Critical MEDIA LINKS CO., LTD.
Priority to JP2016169944A priority Critical patent/JP6820586B2/ja
Priority to US15/680,762 priority patent/US10320508B2/en
Priority to AU2017218997A priority patent/AU2017218997B2/en
Priority to EP17188353.1A priority patent/EP3291467B1/en
Priority to CA2977572A priority patent/CA2977572C/en
Publication of JP2018037885A publication Critical patent/JP2018037885A/ja
Application granted granted Critical
Publication of JP6820586B2 publication Critical patent/JP6820586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0641Change of the master or reference, e.g. take-over or failure of the master
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644External master-clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0676Mutual
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242Synchronization processes, e.g. processing of PCR [Program Clock References]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)

Description

本発明は、時刻同期システムに関し、特に、PTP(Precision Time Protocol)などの時刻同期プロトコルを利用しつつ、ブラックバースト(BB)信号などの外部同期信号と同期して、映像信号や音声信号の配信、中継、および/または再生を行う映像伝送システムおよび/または映像再生システム全体で時刻同期するシステムに関する。
(基幹)放送局などから配信される映像信号を中継局などの受信機にマルチキャストで伝送する映像伝送システムが知られている。このような映像伝送システムでは、システムを構成する送信機/受信機など、複数の装置を設けることによって冗長化を図り、耐障害性を高めている。それらの装置の各々は、外部からの基準信号に基づいて時刻同期を行うことによって、映像信号時のタイミングを調整している。
上述した時刻同期の方法として、(1)マスタノードからの時刻情報(タイムスタンプ)を、スレーブノードに配信して、時刻の同期を行う方法(時計の針を合わせる方法)と、(2)ソースクロックノードから、例えば、1秒毎の周期信号である同期信号を配信して、スレーブクロックをこの周期信号に同期させる方法(時計の振り子の周期を合わせる)、とが存在する。
(1)の方法として、近年では、IEEE(Institute of Electrical and Electronics Engineers)1588 PTPに代表される時刻同期プロトコルにより、イーサネット(登録商標)およびIPネットワークなどのネットワークを介して、精度の高い時刻同期が可能になっている。IEEE 1588 PTPは、パケットベースのネットワークを介して、高精度のクロック(例えば、ナノ秒オーダーの精度)を分配するプロトコルであり、IEEE 1588−2008(IEEE 1588v2と称される)が最新バージョンである。
業界団体SMPTE(Society of Motion Picture and Television Engineers)では、規格ST2059により、PTPに基づく時刻同期を前提としたクロック管理および信号生成タイミングとの関係を定義することで、グローバルクロックとして国際原子時(TAI)を使用して、その基点時刻(エポック)からの経過時間に基づく映像タイミング生成を規定している。具体的には、グローバルな時間軸上で起点となるクロックと、映像信号の1画面(フレーム)の生成周期との関係を定めている。
特開2015−188159号公報 特開2015−188152号公報
IEEE 1588v2 PTPでは、クロック分配のために階層型マスタ−スレーブ構造が採用されている。階層型マスタ−スレーブ構造は、マスタノードとスレーブノードから構成される。マスタノード(自身のローカルクロックを外部に発信する基点となるノード)は、グランドマスタクロック(GMC:Grand Master Clock)とも称され、上述した(1)の方法によってスレーブノードに時刻情報を配信する。マスタノード自身は、グローバルなソースクロック(GPSや原子時計など)から生成される1秒間に1回(1PPS)の基準となる信号を外部同期信号として使用する場合、上述した(2)の方法によって自身のローカルクロックを補正する。
スレーブノードは、オーディナリクロック(OC:Ordinary Clock)とも称され、1つまたは複数のマスタノードの中から、規定のアルゴリズムに従って最も精度が高いとみなされるベストマスタクロック(BMC:Best Master Clock)を判定し、BMCと時刻同期する(上述した方法(1)によって)。つまり、スレーブノードは、BMCから配信される時刻情報を基準に、自身のローカルクロックを補正する。
方法(1)によってBMCと時刻同期をしつつ、BMCと接続していないネットワークに対しては、補正したローカルクロックを伝播させるノードは境界クロック(BC:Boundary Clock)と称される。
スレーブノードおよびBCは、マスタノードのクロックを基準に時刻同期を実行するだけなので、マスタノードのクロック精度が劣る場合、自身のローカルクロックを正確に補正することができない。
また、スレーブノードまたはBCが、より精度の高いマスタノードを選択して、BMCを変更するとき、変更前後でマスタノードのローカルクロックの時刻が異なると、時刻同期によって、スレーブノードおよびBCでローカルクロックが補正された結果、時刻の飛びが生じたり、時計の進みが一時的に早くなったり(あるいは遅くなったり)する可能性がある。これは、周期信号の再生で、周期精度を劣化させる原因となる。
従って、上述した技術は、マスタノードを複数備えた冗長構成を採用する場合も、複数のマスタノード間で定められたクロックを使用することが前提である。つまり、複数のマスタノード同士は、同一のソースクロック(例えば、GPSや原子時計など)によって、完全に等しい周波数によって信号を生成し、同一の時計を有することが要求される。
従来のマスタノードは、1秒間に1回(1PPS)の信号、およびその時点でのグローバルなソースクロック(GPSや原子時計など)を使用することによって、ローカルクロックを補正する。このため、BB信号が独自のソースクロックノードによって生成され、そのBB信号がグローバルなソースクロックと時刻系において異なる場合、クロックの補正ができず、かつそのBB信号に基づくタイミング生成もすることができない。例えば、BB信号などの独自のソースクロックが、グローバルなソースクロックと比較して、1PPMの精度で異なる周波数を有している場合、1/50周期の映像フレームでは、20,000秒、すなわち、約5時間半で1フレーム分の時刻のずれが生じることになる。
上述した映像伝送システムでは、マスタノードが、外部同期信号としてBB信号などを受信し、そのBB信号をシステム全体のソースクロックとして使用しているという事情がある。一方で、このような映像伝送システムでは、全てのノードが必ずしもソースクロックノードからソースクロックを受信することができるとは限らない。かかる事情の下、システム全体で、外部同期信号と同期することによって時刻同期を実行する必要がある。
グローバルなソースクロックでは、任意の1PPS信号に対応する時刻を「Time of Day」 として管理する。このため、グローバルなソースクロックを使用するマスタノードでは、任意の時刻において、上述の方法(2)によって、ローカルクロックの補正を行うことが可能である。一方で、独自のソースクロックによって作成されたBB信号は、グローバルな時刻との対応関係が不明であるため、方法(2)による補正を開始する時点で設定されるべきローカルクロックの期待値が一意に決定されない。
図1を参照して、IEEE 1588v2 PTPを使用した時刻同期システムにおいて、冗長化した複数のマスタノードのうちの1つに障害が発生し、マスタノードとして機能しなくなるケースを考える。図1(a)に示す時刻同期システムには、2つのマスタノードMAおよびMBと、2つのスレーブノードSAおよびSBが存在する。スレーブノードSAおよびSBは、マスタノードMAおよびMBの双方に接続されている(簡易化を目的として、双方の中間に存在するスイッチなどの要素は省略する)。マスタノードMAは、ポートAP1およびAP2を有し、ポートAP1を通じてマスタノードMBと通信し、ポートAP2を通じてスレーブノードSAおよびSBと通信する。同じく、マスタノードMBは、ポートBP1およびBP2を有し、ポートBP1を通じてマスタノードMAと通信し、ポートBP2を通じてスレーブノードSAおよびSBと通信する。
マスタノードMAおよびMBは、厳密に同時刻に起動されることによって等しいローカルクロックを有することができ、その後は同一の同期信号によって、そのローカルクロックを補正・維持しているとする。スレーブノードSAおよびSBは、マスタノードMAおよびMBのうちのいずれかが自身のBMCであると判定し、そのBMCと時刻同期する。
例えば、マスタノードMBに障害が発生すると、マスタノードMBは、時刻同期システムから一旦、切り離される。障害が復旧し、マスタノードMBが時刻同期システムに復帰する際に、マスタノードMBのローカルクロックは、時刻同期システムのソースクロックと整合していないことから、マスタノードMAと異なる時刻を有する可能性がある。
上述したように、BB信号などの外部同期信号に基づいてクロックを補正している事情の下では、BB信号などはタイミング同期信号にすぎない。よって、ソースクロックノードがソースクロックとして、グローバルなクロックに正確に同期したBB信号を生成している場合を除き、マスタノードMBのローカルクロックをマスタノードMAのローカルクロックと正確に一致させ、補正・再現させることができないという問題がある。
ここで、IEEE 1588v2 PTPでは、マスタノードについての自身の状態を規定しているが、その状態遷移についてはそれぞれのノードが自律的に行ってよい。このことから、例えば、マスタノードMBが時刻同期システムに復帰した時点で、上述したマスタノードMBのポートBP2の状態がMASTER状態に遷移すると、スレーブノードSAおよびSBのいずれかが、マスタノードMBと時刻同期を実行してしまう可能性がある。このようなケースでは、スレーブノードのローカルクロック精度が保証されない。時刻の異なるマスタノードに時刻同期を行うと、それまでの時刻が補正により非連続に飛んだり、急激に変化したりする可能性がある。
マスタノードMBのローカルクロックをマスタノードMAのローカルクロックと一致させ、かつ、その情報をスレーブノードに伝達させるには、図1(b)に示すように、マスタノードMBを前述したBCノードとして再起動させることが一つの方法として考えられる。この場合、BCノードとなったMBは、まず、マスタノードMAとSLAVE状態であるポートBP1を通じて、方法(1)によって時刻同期を行い、その時刻情報をMASTER状態であるポートBP2を通じてスレーブノードに伝達する。これにより、マスタノードMAとスレーブノードとの間の通信路が故障しても、スレーブノードはBCノードMBを経由して方法(1)による時刻同期を継続することができる。
しかしながら、この方法では、マスタノードMAが、唯一のグランドマスタクロックになるため、マスタノードMAが故障してしまった場合、方法(2)により時刻を補正するノードがシステムに存在しなくなり、システム動作の継続が不可能になってしまう。
特許文献1は、スレーブノードによる時刻同期を開示している。特許文献1に係る時刻同期方法では、スレーブノードが、スレーブノードにおける時刻をマスタノードにおける時刻に同期させるための処理である時刻同期処理に使用される制御メッセージを複数のマスタノードの各々と送受信し、マスタ間の誤差を統計的な処理で修正し精度の高い時刻情報を基づいて自装置の時刻を補正する。この構成によって、中継装置内のキューイング遅延等の影響により複数のマスタノードとスレーブノードとの間の遅延時間の誤差によりスレーブノードのローカルクロックにずれが生じてしまうことを防止している。しかしながら、特許文献1に係る時刻同期方法は、複数のマスタノードが存在することを前提としており、複数のマスタノードの正確な同期を保証して上述したような課題を解決するものではない。
特許文献2は、スレーブノードによる時刻同期方法を開示している。特許文献2に係る時刻同期方法では、スレーブノードが、自装置における時刻をマスタノードにおける時刻に同期させるための処理である時刻同期処理を自装置との間で行う複数のマスタノードのいずれかのマスタノードの時刻源の精度の劣化を示す条件が満たされた場合に、条件が満たされたマスタノードを除く他のマスタノードを自装置が同期するマスタノードに決定する。この構成によって、複数のマスタノードのいずれかのマスタノードの時刻源の精度が劣化した場合に、スレーブノードは複数のマスタノードのうち、時刻源の精度が劣化したマスタノードに同期してしまうことを防止している。しかしながら、特許文献2に係る時刻同期方法でも、複数のマスタノードが存在することを前提としており、複数のマスタノードの正確な同期を保証するものではない。
本発明は、このような問題に鑑みてなされたものであり、例えば、複数のマスタノードのうちの1つのマスタノード(セカンダリマスタノード)のクロック精度が十分でない場合に、プライマリマスタノードと時刻同期し、次いで、外部同期信号と同期することによって、システム全体が正確かつ効率的に時刻同期することが可能な複数のマスタノードを有する時刻同期システムを提供することを目的とする。
上記の課題を解決するために、本発明に係る時刻同期システムは、時刻同期システムであって、複数のマスタノードと、前記複数のマスタノードのいずれかのローカルマスタクロックと時刻同期することによって、ローカルスレーブクロックに対する補正を実行するように構成されたスレーブノードとを備え、前記複数のマスタノードのうちの第1のマスタノードは、所定の周期で、クロックドメインで定められたソースクロックを有するソースクロックノードからのタイミング同期信号と同期することによって、前記第1のマスタノードが有する第1のローカルマスタクロックに対する補正を実行するように構成され、前記ソースクロックを基準に、前記複数のマスタノードのうちの第2のマスタノードが有する第2のローカルマスタクロックが、前記第1のローカルマスタクロックよりも誤差が大きい場合、前記第2のマスタノードは、前記第1のローカルマスタクロックと時刻同期することによって、前記第2のローカルマスタクロックに対する第1の補正を実行し、前記第1のローカルマスタクロックを基準に、前記第1の補正が実行された前記第2のローカルマスタクロックの誤差が所定の範囲内にあることを条件に、前記ソースクロックノードからのタイミング同期信号と同期することによって、前記第2のローカルマスタクロックに対する第2の補正を実行するように構成されている、ことを特徴とする。
本発明に係る時刻同期システムによれば、独自のソースクロックノードによって生成された同期信号に対して、正確に時刻同期したマスタノードの逐次追加や交換が可能になり、複数のマスタノードを備えたシステムを正確に時刻同期させることができる。これにより、マスタノードの故障によってシステムの動作が継続不可能になる時間(ダウンタイム)をゼロにすることができる。
従来技術に従った、時刻同期システムの簡易な構成の例を示す図である。 本発明の一実施形態に係る時刻同期システムの全体構成の例を示す図である。 本発明の一実施形態に係る時刻同期システムが実行する、PTPによる時刻同期方法の処理を示す図である。 本発明の一実施形態に係る時刻同期システムを構成するマスタノードの詳細な構成の例を示す図である。 本発明の一実施形態に係る時刻同期システムを構成するスレーブノードの詳細な構成の例を示す図である。 本発明の一実施形態に従って、セカンダリマスタノートとして機能するマスタノードが実行する処理の例を示すフローチャートである。
<用語の定義>
添付図面を参照して、本発明に係る時刻同期システムを説明する。本実施形態に係る時刻同期システムでは、システム全体が同一のクロックに同期する必要があるが、その基準となるクロックを「ソースクロック」と称する。上述したソースクロックが同期される必要がある範囲を「クロックドメイン」と称し、クロックドメインは同一ネットワーク内の範囲であってもよく、または複数のサブネットワークにまたがってもよい。ソースクロックの基になる外部同期信号を送信するノードを「ソースクロックノード」と称し、クロックドメイン内にあってもよく、またはクロックドメインの外部にあってもよい。
また、本実施形態では、複数のマスタノードのうち、ソースクロックノードからの外部同期信号と同期し、マスタノードの中で基準クロックを有するノードをプライマリマスタノードと称し、その他のマスタノードをセカンダリマスタノードと称する。
以下の実施形態では、本発明に係る時刻同期システムは、映像伝送システムに適用されるが、そのような例に限定されない。本発明に係る時刻同期システムを構成するマスタノードおよびスレーブノードは、映像伝送システムを構成する送信機、受信機またはゲートウェイなどに実装される。
また、本実施形態では、IEEE 1588v2 PTP(以下、「PTP」)を使用することによって時刻同期を行う例が説明されるが、使用するベースとなる時刻同期方法は、IEEE 1588v2 PTPに限定されない。例えば、ソースクロックからクロックを受信するマスタノードが存在し、そのマスタノードと時刻同期するスレーブノードが存在するような任意の時刻同期方法を使用してもよい。
図2は、本発明の一実施形態に係る時刻同期システムの全体構成の例を示している。本発明に係る時刻同期システムは、複数のマスタノード(マスタノード1A、マスタノード1B、・・・マスタノード1N(Nは任意の数))、複数のスレーブノード(スレーブノード2A、スレーブノード2B、・・・スレーブノード2N(Nは任意の数))、および複数のスイッチ(スイッチ3A、スイッチ3B、・・・スイッチ3N(Nは任意の数))を備えている。この時刻同期システムは、マスタノードが上位層、スレーブノードが下位層に位置する階層構造を形成する。
マスタノード1A乃至1N(以下、「マスタノード1」と総称する)は、PTPによる時刻同期を行うためのグランドマスタクロックとして機能する。機器の冗長化を図るために複数のマスタノード1が備えられ、映像伝送システムでは、例えば、ゲートウェイなどにおいて実装される。
複数のマスタノード1A乃至1Nのうちの任意の1つがプライマリマスタノードとして機能し、他の1つまたは複数がセカンダリマスタノードとして機能する。プライマリマスタノードは、外部のソースクロックノードからの外部同期信号と同期し(つまり、時計の振り子の周期を合わせる)、セカンダリマスタノードのそれぞれと同一の周波数を有するタイミング同期信号で同期する。つまり、プライマリマスタノードは、そのクロックドメイン内で、基準クロックとして機能する。マスタノードの各々がプライマリマスタノードまたはセカンダリマスタノードとして機能するかは、予め(静的に)定義されてもよい。
複数のマスタノード1のそれぞれは、相互にAnnounceメッセージなどを送受信することによって、自身のクロック精度と他方のマスタノードのクロック精度とを比較し、自身がプライマリマスタノードとして機能し続けるべきか(自身がプライマリマスタノードとして機能している場合)、自身が新たなプライマリマスタノードとして機能すべきか(自身がセカンダリマスタノードとして機能している場合)を判定する。つまり、複数のマスタノード1の中で、プライマリマスタノードとして機能するマスタノード1は動的に変化する。この機能の実現には、PTPで規定されているマスタノード間のBMCアルゴリズムに従ってよい。
マスタノード1は、ネットワーク4を介して外部のソースクロックノード5から外部同期信号を受信し、その外部同期信号と同期することによって自身のローカルクロックを補正する。この外部同期信号は、BB信号、1PPS信号、またはGPS信号などであってもよいが、複数のマスタノード1は、必ず同一の周波数または定数比の周波数を有する外部同期信号を受信する必要がある。ある実施形態では、ネットワーク4は、ソースクロックノード5から各マスタノード1への遅延時間を等しくした等長配線経路を有するツリー状のネットワークで構成される。また、ある実施形態では、ネットワーク4は、各マスタノード1に対してそれぞれ固有の遅延を有する不均質な配線経路を有するネットワークで構成される。
スレーブノード2A乃至2N(以下、「スレーブノード2」)と総称する)は、スイッチ3A乃至3N(以下、「スイッチ3」と総称する)を介して、マスタノード1と時刻同期を行う(つまり、マスタノードから配信される時刻情報に基づいて、時計の針を合わせる)。スレーブノード2は、映像伝送システムでは、送信機または受信機などにおいて実装される。それらの機器間で同期した信号を使用するために、スレーブノード2は同期信号を出力する。この同期信号は内部のクロックから再生されるため、スレーブノード2はそれぞれローカルクロックを合わせる必要がある。このことから、スレーブノード2は、PTPで規定されているBMCアルゴリズムに従って、自身のBMCを判定し、そのBMCとの間でPTPメッセージを交換することによって時刻同期を実行する。
なお、本実施形態に係る時刻同期システムは、複数のスレーブノード2および複数のスイッチ3を備えているが、スレーブノード2およびスイッチ3はそれぞれ1つ以上であればよい。また、本実施形態では、マスタノード1およびスレーブノード2は、同一のネットワーク(サブネットワーク)内に存在するが、マスタノード1およびスレーブノード2は異なるサブネットワークに存在し、相互に接続されてもよい(ネットワーク4またはその他のネットワークを介して)。
なお、上述したように、マスタノード1および/またはスレーブノードが異なるサブネットワークに存在する場合、イーサネットまたはIPネットワークを介してSyncメッセージなどの制御情報が送信されるが、それらのネットワークに限定されず、別の形態のネットワークが使用されてもよい。また、上述した制御情報を、専用のネットワーク(専用線)を介して送信してもよく、または映像信号および音声信号などを伝送するネットワークと同一のネットワークを介して送受信してもよい。
次に、図3を参照して、本発明の一実施形態に係る時刻同期システムが実行する、PTPによる時刻同期方法の処理の例を説明する。ここで説明する時刻同期は、任意のスレーブノード2と、そのスレーブノード2によってBMCであると判定されたマスタノード1との間で、以下に示すPTPメッセージを交換することによって行われる。
図3に示すように、マスタノード1がスレーブノード2にAnnounceメッセージを送信することによって、マスタノード1とスレーブノード2との関係が確立される(ステップS301)。Announceメッセージは、マスタノード1のClock Class情報およびClock Accuracy情報を含む。Clock Class情報は、ソースクロックの品質を表しており、Clock Accuracy情報は、時刻の精度を示しており、それぞれPTPで規定されている。
マスタノード1の送信ポートがMASTER状態にある場合、上述したAnnounceメッセージが送信される。マスタノード1の送信ポートは、グランドマスタクロックとしての状態遷移に規定されている定常状態として、MASTER状態およびPASSIVE状態のいずれかを取りうるが、本発明による実施形態では、規定上では遷移し得ないSLAVE状態も取りうる。その状態遷移については後述する。
次に、マスタノード1がスレーブノード2にSyncメッセージを送信する(ステップS302)。Syncメッセージには、メッセージの送信時刻(t1)が含まれ、スレーブノード2が受信すると到着時刻(t2)が記録される。
次に、マスタノード1がスレーブノード2にFollow_Upメッセージを送信する(ステップS303)。ここで、Syncメッセージの送信において、メッセージの送信時刻を事前に把握するのは困難であるので、Syncメッセージではt1の予測値が記録され、Follow_Upメッセージでt1の実際の値が記録される。これによって誤差が補償される。
スレーブノード2がマスタノード1にDelay_Reqメッセージを送信する(ステップS304)。Delay_Reqメッセージには、メッセージの送信時刻の実際の値(t3)および到着時刻(t4)が記録される。
次に、マスタノード1がスレーブノード2にDelay_Respメッセージを送信する(ステップS305)。Delay_Respメッセージには、Delay_Reqメッセージの実際の到着時刻(t4)が記録される。
スレーブノード2は、t1、t2、t3、およびt4を使用して、往復の遅延時間とマスタノード1のクロックとスレーブノード2とのオフセット値(マスタノード1のクロックとスレーブノード2のクロックとの間の差)を算出する。片道の遅延時間が往復の遅延時間の半分であると仮定すると、スレーブノード2のオフセット値は以下の式によって算出される。
PTPスレーブのクロックのオフセット値=(t2−t1)−(片道の遅延時間)
式1
このような処理を1秒間に複数回繰り返すことによって、2つのクロックの同期が維持される。実際には、PTPではさらなる補正などの処理が行われ、より誤差精度の高い時刻同期が実現されるが、本明細書では、これ以上の詳細な説明は行わない。また、遅延の差を算出する方法として、上記以外にもピア遅延メカニズムと称される方法があるが、本発明の実施形態としてはどちらを使用してもよいので、本明細書ではこれ以上の説明は行わない。
次に、図4を参照して、本発明の一実施形態に係る時刻同期システムを構成するマスタノード1の詳細な構成の例を説明する。
図4に示すように、マスタノード1は、通信部11、制御部12、および記憶部13を備え、それらの要素がノード内の内部バスを介してそれぞれ結合されている。マスタノード1は、プライマリマスタノードおよびセカンダリマスタノードのいずれかとして機能する。
通信部11は、ネットワーク4を介して外部のソースクロックノード5から外部同期信号を受信し、スレーブノード2との間でPTPメッセージを送受信するネットワークインタフェースである。ネットワーク4はスイッチ3を経由しない専用のネットワークとして実現されてもよい。
制御部12は、CPU(Central Processing Unit)であり、記憶部13に記憶された所定のプログラムを実行することによって、制御・演算を実行し、マスタ同期部12A、外部信号同期部12B、状態判定部12C、およびプライマリマスタ判定部12Dが機能する。なお、制御部12は、ASIC(Application Specific Integrated Circuit)、PLD(Programmable Logic Device)、またはFPGA(Field Programmable Gate Array)などのハードウェアを使用して実現されてもよい。
マスタ同期部12Aは、プライマリマスタノードとして機能するマスタノード1から基準クロック(タイムスタンプ)を受信し、その基準クロックに基づいて、自身のローカルクロックを補正する。マスタ同期部12Aによるローカルクロックの補正は、セカンダリマスタノードとして機能するマスタノード1のみによって実行され、プライマリノードとして機能するマスタノード1によっては実行されない。つまり、複数のマスタノードのうち、プライマリマスタノードとして機能する1つのマスタノード1の基準クロックに基づいて、その他のセカンダリマスタとして機能する1つまたは複数のマスタノード1が自身のローカルクロックを補正する。
セカンダリマスタノードとして機能するマスタノード1は、プライマリマスタノードからの基準クロックの受信を前提とし、通信部11においてポートの状態をSLAVE状態に遷移させる(PTPの規格上では、この状態でポートの遷移は規定されていない)。これによって、セカンダリマスタノードとして機能するマスタノード1のローカルクロックの精度が定まらないうちに、スレーブノード2がマスタノード1のローカルクロックと時刻同期することを回避することができる。
マスタ同期部12Aによってローカルクロックを補正した結果、補正されたクロックが予め定めされた閾値以内になると、後述する外部信号同期部12Bによってローカルクロックが補正される。補正クロックが予め定めされた閾値以内にあるか否かの判定は、プライマリマスタノードとして機能するマスタノード1から基準クロックを受信し、その基準クロックと補正クロックとを比較することによって行われる。このとき、ネットワーク4の構成に従って、それぞれのマスタノード1に対する外部同期信号の遅延時間が決定される。従って、ある実施形態では、それぞれのマスタノード1において、外部同期信号の固有の遅延時間によるローカルクロックのばらつきが生じないよう、基準となる遅延時間と固有の遅延時間との差をローカルクロックに加算して補正を行う。
外部信号同期部12Bは、通信部11によってソースクロックノードから受信した外部同期信号と同期することによって、自身のローカルクロックを補正する。つまり、複数のマスタノード1のそれぞれは、外部同期信号と同期することによって、ソースクロックに基づいて自身のローカルクロックを補正する。この時、ローカルクロックと外部同期信号の周波数fとの間の関係式を、表1に示すように定義する。
Figure 0006820586
表1に示す関係式を使用して、同期信号の1周期が開始されるときに、ローカルクロックの時刻が、T0+n/fと一致するようにローカルクロックを補正する。この関係式の情報(T0やfの変数値)は記憶部13に保存してよい。
なお、本実施形態では、例えば、ソースクロックノードからのBB信号などのタイミング同期信号に基づいてローカルクロックが補正されるが、そのような形式に限定されない。例えば、複数のマスタノード1のそれぞれが、同一の周波数または定数比の周波数を有する任意のタイミング同期信号と同期することによってローカルクロックを補正してもよい。これは、表1の関係式に示した周波数fに代わり、周波数fと定数比を有する周期f´を使用しても関係式を維持できるためである。
前述したように、このとき、ネットワーク4の構成に従って、それぞれのマスタノード1に対する同期信号のタイミングの固有差が生じることがある。そこで、ある実施形態では、それぞれのマスタノード1において、外部同期信号の固有の遅延時間によるローカルクロックのばらつきが生じないよう、基準となる遅延時間と固有の遅延時間との差dによって、表1の条件3に示すように入力同期信号の遅延差dをローカルクロックに加算して補正を行う。
状態判定部12Cは、外部信号同期部12Bに基づいてローカルクロックを補正した結果、補正クロックが予め定めされた閾値以内になるか否かを判定する。そして、補正された時刻が予め定めされた閾値以内になると、通信部11によって、自身のポートの状態をSLAVE状態から遷移し、グランドマスタクロックとして通常の動作状態に変更する(本発明に固有の状態遷移を実行する)。この状態情報は、例えば、記憶部13に記憶されてもよい。補正クロックが予め定めされた閾値以内にあるか否かの判定は、補正クロックから算出される同期信号の1周期の開始時刻と、実際に入力される第1の外部同期信号の1周期の開始時刻との差に基づいて行われる。
状態判定部12Cによる状態判定および状態遷移は、セカンダリマスタノードとして機能するマスタノード1のみによって実行し、プライマリノードとして機能するマスタノード1によっては実行されない。セカンダリノードとして機能するマスタノード1は、例えば、電源投入時または障害復旧時に、伝送システムに組み込まれることになるが、組み込み時のクロック精度は高くない。このような状態で、セカンダリノードとして機能するマスタノード1は、プライマリノードの存在を前提として、システムへの組み込み時に初期状態としてポートをSLAVE状態に遷移させる。そして、状態判定部12Cによって、状態がSLAVE状態から遷移し、グランドマスタクロックとしての動作を開始する。
プライマリマスタ判定部12Dは、ポートの状態がMASTER状態にある場合、自身がプライマリマスタノードとして機能し続けるべきか、また、ポートの状態がPASSIVEの場合は、自身が新たなプライマリマスタノードとして機能すべきかを判定する。この判定動作では、PTPでグランドマスタノードに規定されるBMCアルゴリズムを使用してよい。
具体的には、通信部11によって、他のマスタノード1が発信するAnnounceメッセージが定期間隔で送受信され、つまり複数のマスタノード1の間でAnnounceメッセージが交換される。そして、それぞれのマスタノード1のプライマリマスタ判定部12Dが、記憶部13に記憶され、表2に示すBMC選択基準に従って、プライマリマスタノードとして機能するべきか否かを判定する。なお、自身がプライマリマスタまたはセカンダリマスタとして機能すべきかの情報は、記憶部13に記憶されてもよい。BMC選択基準のうち、Clock ClassおよびClock Accuracyなどは動的に更新され、記憶部23に記憶された情報が一定間隔で更新される。
Figure 0006820586
このように、初期状態にあるマスタノード1は、そのポートの状態がSLAVE状態に遷移しているので、上述したAnnounceメッセージをスレーブノード2に送信することがない。つまり、スレーブノード2は、初期状態にある(自身のクロック精度がプライマリマスタと同期していないか、または精度が劣る状態にある)マスタノード1と時刻同期することがなく、マスタノード1とスレーブノード2との間で不要なメッセージが交換されることが防止される。
また、初期状態にあるマスタノード1は、他のマスタノード1にAnnounceメッセージを送信することがないので、マスタノード1の間で不要なメッセージが交換されることも防止される。
一方で、マスタ同期部12Aおよび外部信号同期部12Bによって補正されたクロックが、予め定められた閾値の所定の範囲内に入ると、グランドマスタクロックとして機能する(ポートの状態がSLAVE状態からMASTER状態かPASSIVE状態に遷移する)。後続の動作として、プライマリマスタとして機能するマスタノード1およびセカンダリマスタとして機能するマスタノード1のそれぞれは、外部同期信号と同期し、常にソースクロックに基づいて自身のローカルクロックを補正することになる。スレーブノード2は、BMCアルゴリズムによって複数のマスタノード1のうちのいずれかをBMCとして判定し、判定したBMCと時刻同期を実行する。
なお、マスタノード1は、ソースクロックノードから外部同期信号(BB信号などであり、「第1の外部同期信号」と称する)を受信する以外に、第1の外部同期信号と別の周波数を有する別の外部同期信号(「第2の外部同期信号」と称する)(または外部基準クロック)と同期することによって、自身のローカルクロックを補正してもよい。しかしながら、一度、マスタノード1として動作を開始させると、必ず、第1の外部同期信号との時刻同期を実行する必要がある。これは、第2の外部同期信号が第1の外部同期信号と周波数において一致している保証がなく、正確にローカルクロックを補正することができないからである。
なお、マスタノード1として動作を開始した後、第1の外部同期信号と定数比の周波数を有する外部同期信号であれば、その外部同期信号に基づいて、正確にローカルクロックを補正することができる。したがって、第1の外部同期信号とは、ソースクロックに対して定数比の周波数を有する外部同期信号をも含む。
次に、図5を参照して、本発明の一実施形態に係る時刻同期システムを構成するスレーブノード2の詳細な構成の例を説明する。
図5に示すように、スレーブノード2は、通信部21、制御部22、および記憶部23を備え、それらの要素がノード内部のバスを介してそれぞれ結合されている。
通信部21は、マスタノード1(BMC)との間でPTPメッセージを送受信するネットワークインタフェースである。
制御部22は、CPUであり、記憶部23に記憶された所定のプログラムを実行することによって、制御・演算を実行し、時刻同期部22AおよびBMC判定部22Bが機能する。なお、制御部22は、ASIC、PLD、またはFPGAなどのハードウェアを使用して実現されてもよいことは、マスタノード1と同様である。
時刻同期部22Aは、図2で説明したPTPによる時刻同期方法に従って、マスタノードとの時刻同期を実行することによって、自身のローカルクロックを補正する。
BMC判定部22Bは、記憶部23に記憶され、表2で示すBMC選択基準に従って、自身のBMCを判定する。BMC選択基準のうち、Clock ClassおよびClock AccuracyなどはマスタからのAnnounceメッセージの情報によって動的に更新され、記憶部23に記憶された情報が一定間隔で更新される。
同期信号再生部24は、時刻同期部22Aによって補正される自身のローカルクロックを使用して、同期信号出力25を再生する。同期信号の再生は、表1に示した関係式を使用して、ローカルクロックが同期信号の1周期の開始時刻と一致するときに同期信号出力25の1周期が開始されるように行う。この関係式の情報は、マスタノードに一致するように予め記憶部23に記憶してもよい。また、マスタノードからネットワークを介してメッセージによって伝達してもよい。
次に、図6のフローチャートを参照して、本発明の一実施形態に従って、複数のマスタノード1のうちの1つが、例えば、障害などにより時刻同期システムから切り離され、その後、システムに復旧する際の初期動作を実行する処理の例を説明する。図6に示す例では、複数のマスタノード1のうちの1つのマスタノード(以下、マスタノード1B)に障害が発生し、一旦、映像伝送システムから切り離された後、再度、同システムに組み込まれる状態であるとする。
本実施形態における時刻同期システムのソースクロックノードから受信する外部同期信号は、BB信号または1PPS信号などの外部同期信号であるものとする。全てのマスタノード1が同一の外部同期信号を受信することが前提となり、以下、本実施形態では、この外部同期信号を「第1の外部同期信号」と称する。つまり、本時刻同期システム全体が、第1の外部同期信号と同期することになる。また、マスタノード1Bが映像伝送システムに組み込まれる際の初期状態として、ポート状態はPTPのグランドマスタクロックには規定されていないSLAVE状態へ遷移できるとする。
まず、マスタノード1Bは、他のマスタノード1からプライマリマスタノードとして機能するマスタノード(以下、マスタノード1A)の存在を確認する(ステップS601)。このマスタノード1Aの存在は、マスタノード1Aが定期的に送信しているAnnounceメッセージを受信することによって確認してもよい。Announceメッセージは、マスタノード1AのClock Accuracy情報(クロック精度)を含むので、マスタノード1Bは、クロックドメイン内に十分なクロック精度を有するマスタノードが存在するかを確認することができる。
また、上述したように、各々のマスタノード1は、自身がプライマリマスタノードまたはセカンダリマスタノードとして機能しているかの情報を有しているので、マスタノード1Bが管理用メッセージを送信し、マスタノード1Aがその管理用メッセージに応答することによって、存在を確認してもよい。この通信はスイッチ3を介してもよく、ネットワーク4に通信機能が備わっていれば、ネットワーク4を使用してもよい。
ステップS601における存在確認において、マスタノード1Aの存在を確認することができた場合(ステップS602でYes)、マスタノード1Bは、セカンダリマスタノードとして動作を開始する(ステップS603)ここで、ステップS603の時点で、マスタノード1Bのポートの状態は、マスタノード1Aからの時間情報を受信できるSLAVE状態のままであることに留意されたい。
一方、マスタノード1Aの存在を確認することができなかった場合、一定時間を経過していない場合(ステップS604でNo)、ステップS601に戻り、処理を繰り返す。一定時間を経過している場合(ステップS604でYes)、ステップS613で、プライマリマスタクロックとして動作する。このとき、クロックドメイン外部の任意のノード(例えば、GPS衛星やネットワークを介して接続されたNTPサーバなど)からクロック情報(タイムスタンプ)を受信し、そのクロック情報に基づいて時刻を補正してもよい。ただし、外部ノードからのクロック情報は、クロックドメインで定められたソースクロックを有しないので、マスタノード1Bが、プライマリマスタノードとして動作を開始してからは、ドメイン外部のノードのクロック情報に基づいてローカルクロックを補正することはできない。
ステップS613は、基準クロックを有するマスタノード1Aの存在を確認することができなかった状態である。よって、外部のソースクロックノードから第1の外部同期信号を受信し、その第1の外部同期信号と1周期の開始時刻として、自身のローカルクロックを補正する。この時、補正されたクロックと第1の外部同期信号の関係が、表1に示した関係式と一致するように時刻T0を自身で決定することができる。
次に、ステップS605に遷移し、外部のソースクロックノードから第1の外部同期信号を受信し、その第1の外部同期信号と同期して、自身のローカルクロックの進み方を補正する(つまり、時計の振り子の周期を合わせる)。
ステップS606では、ステップS605においてクロックを補正した結果、補正クロックと第1の外部同期信号の関係が、表1で示した関係式と一定のレベルの精度で一致しているかを判定する。この判定は、補正クロックから算出される同期信号の1周期の開始時刻と、実際に入力される第1の外部同期信号の1周期の開始時刻との差で行う。例えば、一実施形態では、この差が10ナノ秒で十分な精度と判定する。また別の実施形態では、100ナノ秒の差でもシステムが許容できる、としてよい。
ステップS606での判定において、補正クロックが一定のレベルのクロック精度を有していると判定した場合(ステップS606でYes)、グランドマスタクロックとして動作を開始する(ステップS607)。
一方、ステップS606での判定において、補正クロックが一定のレベルのクロック精度を有していないと判定した場合(ステップS606でNo)、管理ノード(図示せず)などに障害メッセージを送信し(ステップS608)、処理を終了する。このような状態では、一定のレベルのクロック精度を有するマスタノードが存在しないと判定されたことになるので、マスタノード1Bが時刻同期システムに組み込まれることを防止することによって、システム内部に異常なクロックが生成されるのを回避する。
ステップS603に戻り、マスタノード1Bがセカンダリマスタノードとしての動作を開始した場合、プライマリマスタノードとして機能するマスタノード1Aから基準クロック情報を受信し、その基準クロック情報に基づいて自身のローカルクロックを補正する(ステップS612)。
ステップS612でローカルクロックを補正した結果、補正クロックが所定のレベルのクロック精度を有している場合、ステップS605に遷移し、ポートの状態をSLAVE状態からグランドマスタとしての初期状態に遷移させる。そして前述の通り、第1の外部同期信号を受信し、その第1の外部同期信号と同期して、自身のローカルクロックを補正する。
ステップS607に戻り、グランドマスタクロックとして自身のローカルクロックが所定の精度を有している場合、PTPのBMCアルゴリズムに従って、自身がプライマリマスタノードとして動作するか、セカンダリマスタノードとして動作を判定する(ステップS609)。これは外部の他のマスタノード1からのAnnounceメッセージのパラメータ(優先度および精度)と自身のローカルクロックのパラメータ(優先度および精度)とを比較して行われる。
ステップS609でYと判定され、プライマリマスタノードとして動作する場合は、ステップS610で、マスタノード1Bのポート状態がMASTER状態に遷移する。この遷移の結果によって、マスタノード1Bは、スレーブノード2に対するBMCの候補となり、スレーブノード2にAnnounceメッセージを送信する。そして、スレーブノード2によってBMCと判定された場合、PTPに従って、当該スレーブノード2と時刻同期を行う。
また、ステップS609でNと判定され、セカンダリマスタノードとして動作する場合は、マスタノード1Bは、ステップS611に遷移し、ポートの状態がPASSIVE状態に遷移する。
ステップS610またはS611によってグランドマスタクロックとしてシステムへの組み込みが終了する。その後は、PTPのBMCアルゴリズムに従って、マスタノード1Bは、他のマスタノード(マスタノード1Aなど)からAnnounceメッセージを一定間隔で受信することによって、自身がプライマリマスタノードとして機能するべきか、自身がセカンダリマスタノードとして機能すべきかを判定する。また、マスタノード1Bは、ソースクロックノードからの外部同期信号と同期することによってローカルクロックを補正する。
マスタノード1Bの状態がMASTER状態かPASSIVE状態に遷移した後は、外部同期信号との同期による自身のローカルクロック補正が機能している限り、プライマリマスタノードあるいはセカンダリマスタノードとして機能する。外部同期信号の途絶により、ローカルクロックの精度を維持できない場合、一つの実施形態では、自身のClockClass値を精度が低い値に変更し、スレーブノード2が自信をBMCの候補として選択するのを防止する。また、ある実施形態では、管理ノード(図示せず)などに障害メッセージを送信し、グランドマスタクロックとしての動作を自発的に停止する。
以上のように、本実施形態に係る時刻同期システムの処理を説明した。本実施形態に係る時刻同期システムでは、初期状態にあるマスタノードは、最初にプライマリマスタノードからの基準クロックに基づいてクロックを補正し、その後、外部同期信号と同期することによってクロックを補正する。よって、従来技術と異なり、ソースクロックノードが独自のクロック源によって外部同期信号を生成している場合において、プライマリマスタノードが有する時刻と同期信号の関係式Tn=T0+n/fを正確にセカンダリマスタノードに複写することが可能となる。
また、初期状態にあるマスタノードのローカルクロックが、一定レベルのクロック精度を有するまでは、ポートの状態がSLAVE状態のままであるので、スレーブノードが、クロック精度が劣るマスタノードとの時刻同期を実行することもない。このことは、クロックドメイン全体のクロック精度を高めることになる。
従って、ソースクロックノードが独自のクロック源によって外部同期信号を生成している場合において、初期状態にあるマスタノードを任意にシステムに追加することが可能となり、マスタノードの増設・交換によるシステムの耐故障性と運用性を向上させてダウンタイムをゼロにすることができる。
なお、図6で説明したフローチャートにおける各処理は例示的なものにすぎず、その一部が省略されてもよく、また、別の処理が追加されてもよい。さらに、各処理の順序も例示的なものにすぎず、特許請求の範囲から逸脱しない範囲でその順序は入れ替わってもよい。

Claims (7)

  1. 時刻同期システムであって、
    複数のマスタノードと、
    前記複数のマスタノードのいずれかのローカルマスタクロックと時刻同期することによって、ローカルスレーブクロックに対する補正を実行するように構成されたスレーブノードと
    を備え、
    前記複数のマスタノードのうちの第1のマスタノードは、所定の周期で、クロックドメインで定められたソースクロックを有するソースクロックノードからのタイミング同期信号と同期することによって、前記第1のマスタノードが有する第1のローカルマスタクロックに対する補正を実行するように構成され、
    前記ソースクロックを基準に、前記複数のマスタノードのうちの第2のマスタノードが有する第2のローカルマスタクロックが、前記第1のローカルマスタクロックよりも誤差が大きい場合、前記第2のマスタノードは、
    前記第1のローカルマスタクロックと時刻同期することによって、前記第2のローカルマスタクロックに対する第1の補正を実行し、
    前記第1のローカルマスタクロックを基準に、前記第1の補正が実行された前記第2のローカルマスタクロックの誤差が所定の範囲内にあることを条件に、前記ソースクロックノードからのタイミング同期信号と同期することによって、前記第2のローカルマスタクロックに対する第2の補正を実行する
    ように構成されている
    ことを特徴とする時刻同期システム。
  2. 前記第1のローカルマスタクロックを基準に、前記第2の補正が実行された前記第2のローカルマスタクロックの誤差が所定の範囲内にあることを条件に、前記スレーブノードは、前記第1のローカルマスタクロックまたは前記第2のローカルマスタクロックのいずれかと時刻同期するかを判定するようにさらに構成されている、ことを特徴とする請求項1に記載の時刻同期システム。
  3. 前記第1のローカルマスタクロックを基準に、前記第2の補正が実行された前記第2のローカルマスタクロックの誤差が所定の範囲内にあることを条件に、前記第2のマスタノードは、所定の周期で、前記ソースクロックノードからのタイミング同期信号と同期することによって、前記第2のローカルマスタクロックに対する第3の補正を実行するようにさらに構成されている、ことを特徴とする請求項1または2に記載の時刻同期システム。
  4. 前記第2のマスタノードは、前記第1の補正を実行する前に、前記クロックドメイン外部のノードからのクロック情報と時刻同期することによって、前記第2のローカルマスタクロックに対する第4の補正を実行するようにさらに構成されている、ことを特徴とする請求項1乃至3のいずれか一項に記載の時刻同期システム。
  5. 前記第2のマスタノードは、
    前記第1の補正を実行する前に、
    前記第1のマスタノードとメッセージを交換することによって、前記第1のマスタノードの存在を確認し、
    前記第1のマスタノードの存在を確認した場合、前記第1の補正を実行する
    ようにさらに構成されている、ことを特徴とする請求項1乃至4のいずれか一項に記載の時刻同期システム。
  6. 前記第2のマスタノードは、
    前記第1の補正を実行する前に、
    前記第1のマスタノードとメッセージを交換することによって、前記第1のマスタノードの存在を確認し、
    前記第1のマスタノードの存在を確認できなかった場合、前記ソースクロックノードからのタイミング同期信号と同期することによって、前記第2のローカルマスタクロックに対する第5の補正を実行する
    ようにさらに構成されている、ことを特徴とする請求項1乃至5のいずれか一項に記載の時刻同期システム。
  7. 前記第2のマスタノードは、
    前記第1の補正を実行する前に、
    前記第1のマスタノードとメッセージを交換することによって、前記第1のマスタノードの存在を確認し、
    前記第1のマスタノードの存在を確認できなかった場合、異常通知を送信する
    ようにさらに構成されている、ことを特徴とする請求項1乃至5のいずれか一項に記載の時刻同期システム。
JP2016169944A 2016-08-31 2016-08-31 時刻同期システム Active JP6820586B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016169944A JP6820586B2 (ja) 2016-08-31 2016-08-31 時刻同期システム
US15/680,762 US10320508B2 (en) 2016-08-31 2017-08-18 Time synchronization system
AU2017218997A AU2017218997B2 (en) 2016-08-31 2017-08-23 Time synchronization system
EP17188353.1A EP3291467B1 (en) 2016-08-31 2017-08-29 Time synchronization system
CA2977572A CA2977572C (en) 2016-08-31 2017-08-29 Time synchronization system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016169944A JP6820586B2 (ja) 2016-08-31 2016-08-31 時刻同期システム

Publications (2)

Publication Number Publication Date
JP2018037885A JP2018037885A (ja) 2018-03-08
JP6820586B2 true JP6820586B2 (ja) 2021-01-27

Family

ID=59829140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016169944A Active JP6820586B2 (ja) 2016-08-31 2016-08-31 時刻同期システム

Country Status (5)

Country Link
US (1) US10320508B2 (ja)
EP (1) EP3291467B1 (ja)
JP (1) JP6820586B2 (ja)
AU (1) AU2017218997B2 (ja)
CA (1) CA2977572C (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396922B2 (en) * 2017-02-07 2019-08-27 Texas Instruments Incorporated Apparatus and mechanism to support multiple time domains in a single soc for time sensitive network
US10666372B2 (en) * 2017-06-30 2020-05-26 Qualcomm Incorporated Precision time protocol over cellular
US10484163B2 (en) 2017-10-13 2019-11-19 Cisco Technology, Inc. Measure and improve clock synchronization using combination of transparent and boundary clocks
JP6984482B2 (ja) * 2018-02-22 2021-12-22 オムロン株式会社 通信システム、通信装置および通信方法
JP6800390B2 (ja) 2018-09-21 2020-12-16 三菱電機株式会社 通信装置、通信システム、通信方法および通信プログラム
JP6800389B2 (ja) 2018-09-21 2020-12-16 三菱電機株式会社 通信装置、通信システム、通信方法および通信プログラム
DE112018007914B4 (de) 2018-09-21 2022-08-18 Mitsubishi Electric Corporation Kommunikationsvorrichtung, kommunikationssystem, kommunikationsverfahren und kommunikationsprogramm
JP2020077929A (ja) * 2018-11-06 2020-05-21 セイコーソリューションズ株式会社 時刻配信装置、同期システム、及びプログラム
WO2020105130A1 (ja) * 2018-11-20 2020-05-28 三菱電機株式会社 通信システム、リスト参照局、リスト配信局、通信方法、および通信プログラム
JP7210272B2 (ja) 2018-12-28 2023-01-23 株式会社東芝 放送システム、エンコーダ、多重化装置、多重化方法、系統切替装置、および同期制御装置
EP3699770A1 (en) 2019-02-25 2020-08-26 Mellanox Technologies TLV Ltd. Collective communication system and methods
US11539451B2 (en) * 2019-02-28 2022-12-27 Nxp B.V. Method and system for merging clocks from multiple precision time protocol (PTP) clock domains
JP2020155988A (ja) * 2019-03-20 2020-09-24 エヌ・ティ・ティ・コミュニケーションズ株式会社 バッファリング処理装置、通信システム、バッファリング処理方法、及びプログラム
US20220326728A1 (en) * 2019-06-21 2022-10-13 Telefonaktiebolaget Lm Ericsson (Publ) Clock distribution method and apparatus in network
CN112367137B (zh) * 2019-09-06 2022-02-11 华为技术有限公司 用于实现时钟源选取的方法、装置、***、设备及存储介质
DE102019217035B4 (de) * 2019-11-05 2021-11-25 Continental Automotive Gmbh Verfahren zur Sicherung der Zeitsynchronisation in einem Netzwerk gegen unautorisierte Änderungen
DE102019220498B4 (de) * 2019-12-20 2021-09-16 Continental Automotive Gmbh Verfahren zur Absicherung der Zeitsynchronisation in einem Server ECU
CN111132302B (zh) * 2019-12-27 2022-05-03 京信网络***股份有限公司 时间同步方法、装置、基站设备和计算机可读存储介质
CN113396553B (zh) * 2020-01-06 2023-12-08 华为技术有限公司 一种时钟切换方法、设备及存储介质
US11271874B2 (en) 2020-02-05 2022-03-08 Mellanox Technologies, Ltd. Network adapter with time-aware packet-processing pipeline
CN111240184B (zh) * 2020-02-21 2021-12-31 华为技术有限公司 钟表误差的确定方法、终端、计算机存储介质
US11476928B2 (en) 2020-03-18 2022-10-18 Mellanox Technologies, Ltd. TDMA networking using commodity NIC/switch
CN111510277B (zh) * 2020-04-21 2022-12-30 普源精电科技股份有限公司 一种多通道信号同步***、电路及方法
US11546073B2 (en) * 2020-05-19 2023-01-03 Realtek Semiconductor Corp. Control method and time aware bridge device for seamless precision time protocol
US20230199237A1 (en) * 2020-05-27 2023-06-22 Sony Group Corporation Broadcast content production system, broadcast content production method, and program
US11336383B2 (en) 2020-06-24 2022-05-17 Mellanox Technologies, Ltd. Packet scheduling system with desired physical transmission time for packets
US11876885B2 (en) 2020-07-02 2024-01-16 Mellanox Technologies, Ltd. Clock queue with arming and/or self-arming features
WO2022044544A1 (ja) * 2020-08-27 2022-03-03 ソニーグループ株式会社 情報処理装置及び情報処理方法、並びにコンピュータプログラム
US11381375B1 (en) * 2020-09-08 2022-07-05 Meta Platforms, Inc. Adaptive correction of network device clock timing errors
US11742973B2 (en) * 2020-09-25 2023-08-29 Apple Inc. Multi-protocol synchronization
JP7325657B2 (ja) * 2020-10-09 2023-08-14 三菱電機株式会社 時刻同期システム、学習装置、推論装置、及び時刻同期装置
US11388263B2 (en) 2020-10-11 2022-07-12 Mellanox Technologies, Ltd. Packet transmission using scheduled prefetching
US11556378B2 (en) 2020-12-14 2023-01-17 Mellanox Technologies, Ltd. Offloading execution of a multi-task parameter-dependent operation to a network device
GB2603125B (en) * 2021-01-22 2023-10-25 Canon Kk Method for generating control signals for an image capture device
US11822535B2 (en) 2021-06-08 2023-11-21 Salesforce, Inc. Director-based database system for transactional consistency
US11989051B2 (en) * 2021-06-08 2024-05-21 Salesforce, Inc. Time alignment in director-based database system for transactional consistency
US11711158B2 (en) 2021-06-28 2023-07-25 Mellanox Technologies, Ltd. Accurate time-stamping of outbound packets
CN114285542B (zh) * 2022-01-28 2023-10-13 高新兴物联科技股份有限公司 一种网络时间校正方法、设备及计算机可读存储介质
WO2023203782A1 (ja) * 2022-04-22 2023-10-26 日本電信電話株式会社 時刻同期装置、時刻同期方法、及びプログラム
US11922237B1 (en) 2022-09-12 2024-03-05 Mellanox Technologies, Ltd. Single-step collective operations
JP7506784B1 (ja) 2023-03-10 2024-06-26 セイコーソリューションズ株式会社 時刻配信装置、同期システム、及びプログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264685A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 従属同期制御システム
JP5505373B2 (ja) * 2011-06-17 2014-05-28 横河電機株式会社 通信システム、通信装置、及び通信方法
US9106352B2 (en) * 2012-02-27 2015-08-11 Telefonaktiebolaget L M Ericsson (Publ) Frequency distribution using precision time protocol
CN103001720B (zh) 2012-11-12 2017-05-10 中兴通讯股份有限公司 时间同步方法和装置
CN103916950B (zh) * 2012-12-31 2018-11-23 中兴通讯股份有限公司 时间同步方法及***
US9973601B2 (en) * 2013-03-15 2018-05-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Fault tolerant clock network
JP6254028B2 (ja) 2014-03-26 2017-12-27 東日本電信電話株式会社 スレーブノード及び時刻同期方法
JP6170456B2 (ja) 2014-03-26 2017-07-26 東日本電信電話株式会社 スレーブノード、制御サーバ、時刻同期先決定方法及びコンピュータプログラム
JP2016139846A (ja) * 2015-01-26 2016-08-04 富士通株式会社 時刻同期システム、マスタ装置およびスレーブ装置、並びに時刻同期方法

Also Published As

Publication number Publication date
CA2977572A1 (en) 2018-02-28
AU2017218997A1 (en) 2018-03-15
AU2017218997B2 (en) 2021-05-20
EP3291467B1 (en) 2020-05-20
CA2977572C (en) 2022-05-17
US10320508B2 (en) 2019-06-11
JP2018037885A (ja) 2018-03-08
US20180062780A1 (en) 2018-03-01
EP3291467A1 (en) 2018-03-07

Similar Documents

Publication Publication Date Title
JP6820586B2 (ja) 時刻同期システム
US9106352B2 (en) Frequency distribution using precision time protocol
US9112629B2 (en) Configuration of synchronisation network having synchronization trails for time sync and frequency sync
EP1256197B1 (en) Reference time distribution over a network
JP5377663B2 (ja) 通信システム、通信装置および時刻同期方法
EP2541815B1 (en) Clock synchronization network
JP5370870B2 (ja) 分散形コンピュータネットワーク内のローカルクロックに同期させるための方法
EP3656077B1 (en) Cross domain synchronization in a communication network
JP5650072B2 (ja) 周波数・時刻同期方法および周波数・時刻同期装置
CN102342051B (zh) 用于通过经由至少一个时间分发协议分开传输第一和第二数据来同步时钟的方法和相关的***及模块
EP4295513A1 (en) Robust time distribution and synchronization in computer and radio access networks
JP3538374B2 (ja) 時刻供給システム及び時刻供給装置
EP3070886A1 (en) Path delay determination in ring networks
Weibel et al. Media clock synchronization based on ptp
KR102684118B1 (ko) 클록 포트 속성 복원 방법, 디바이스, 및 시스템
WO2022259486A1 (ja) 時刻同期従属装置、時刻共有システム、時刻共有方法及びプログラム
JP2008252824A (ja) ディジタルネットワークの網同期装置及びディジタルネットワークの局に設けられる網同期装置
JP2024053608A (ja) 時刻同期装置、時刻同期方法および時刻同期プログラム
WO2020075235A1 (ja) クロック生成装置およびクロック生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201223

R150 Certificate of patent or registration of utility model

Ref document number: 6820586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250