JP6818801B2 - パワーモジュールおよびその製造方法 - Google Patents
パワーモジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP6818801B2 JP6818801B2 JP2019069763A JP2019069763A JP6818801B2 JP 6818801 B2 JP6818801 B2 JP 6818801B2 JP 2019069763 A JP2019069763 A JP 2019069763A JP 2019069763 A JP2019069763 A JP 2019069763A JP 6818801 B2 JP6818801 B2 JP 6818801B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- power module
- metal layer
- module according
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 72
- 229910052751 metal Inorganic materials 0.000 claims description 64
- 239000002184 metal Substances 0.000 claims description 64
- 229920005989 resin Polymers 0.000 claims description 39
- 239000011347 resin Substances 0.000 claims description 39
- 229910000679 solder Inorganic materials 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- 238000000465 moulding Methods 0.000 claims description 9
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 229910052582 BN Inorganic materials 0.000 claims description 3
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052790 beryllium Inorganic materials 0.000 claims description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 239000000395 magnesium oxide Substances 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000005304 joining Methods 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 129
- 238000010586 diagram Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
比較例に係るパワーモジュール20aの模式的断面構造は、図1に示すように表される。図1に示すように、まず、リードフレーム1にはんだ2を用いて半導体チップ3を接合する。この後、半導体チップ3とリードフレーム5とをアルミワイヤ4を用いて電気的に接続する。この後、リードフレーム1とリードフレーム5とを図示しない金型に配置し、リードフレーム1及びリードフレーム5の半導体チップ3が搭載されている面とは逆の面(以下、「下面」という場合がある。)に絶縁層7を配置する。この後、金型を閉めてモールド樹脂6を流し込むと、モールド樹脂6によってモールドされたパワーモジュール20aが形成される。
実施の形態に係るパワーモジュール20は、図5に示すように、絶縁層7と、絶縁層7上に配置されたリードフレーム(金属層)1,5と、リードフレーム1上に配置された半導体チップ3とを備え、絶縁層7と対峙するリードフレーム1,5の面に絶縁層7の一部が入り込む溝11が形成されている。
以下、図5を用いて、実施の形態に係るパワーモジュール20の構成を更に詳しく説明する。既に説明した通り、実施の形態に係るパワーモジュール20では、絶縁層7と対峙するリードフレーム1,5の面に絶縁層7の一部が入り込む溝11が形成されている。
実施の形態に係るパワーモジュール20の使用例を示す模式的平面構造は、図6に示すように表される。図6に示すように、リードフレーム1,5は、ネジ61,62によりヒートシンク10にネジ留めされる。もちろん、ネジ留めする位置やネジの数は、適宜変更することが可能である。このような構成によれば、絶縁層7に柔軟性のある樹脂を用いても、パワーモジュール20をヒートシンク10に強固に接合することができる。
図5に示されるI−I線に沿う模式的断面構造は、図7に示すように表される。図7に示すように、縦方向に複数の溝11を形成しても良い。ここでいう縦方向とは、パワーモジュール20の短手方向である。この場合は、特に、パワーモジュール20の長手方向に負荷される外力に対して絶縁層7と金属層1,5との接合強度を高めることができる。
実施の形態に係るパワーモジュール20のリードフレーム5の一部を拡大した模式的断面構造は、図10に示すように表される。図10に示すように、断面視において矩形の溝12を形成しても良い。リードフレーム5の厚さが、例えば約3mm程度である場合、溝12の深さは、例えば約0.5〜1.5mm程度であるのが望ましい。また、隣り合う溝12同士の間隔と各溝12の幅とは同程度であるのが望ましい。
実施の形態に係るパワーモジュール20の製造方法を示す工程は、図15に示すように表される。図15では、リードフレーム1側の一部分だけを示しているが、その他の部分は、図5に示した通りである。
実施の形態に係るパワーモジュール20の別の製造方法を示す工程は、図16に示すように表される。製造方法1(図15)と異なる点は、モールドする工程と絶縁層7を形成する工程とが逆になっている点である。
以下、実施の形態に係るパワーモジュール20の具体例を説明する。もちろん、以下に説明するパワーモジュール20のリードフレーム1,5にも溝11を形成することができる。溝11の形成方向や断面形状、その他の細部の構成は上記した通りである。
実施の形態に係るパワーモジュール20に適用する半導体デバイス100(Q)の例として、SiC MOSFETの模式的断面構造は、図20に示すように、n-高抵抗層からなる半導体基板26と、半導体基板26の表面側に形成されたpベース領域28と、pベース領域28の表面に形成されたソース領域30と、pベース領域28間の半導体基板26の表面上に配置されたゲート絶縁膜32と、ゲート絶縁膜32上に配置されたゲート電極38と、ソース領域30およびpベース領域28に接続されたソース電極34と、半導体基板26の表面と反対側の裏面に配置されたn+ドレイン領域24と、n+ドレイン領域24に接続されたドレインパッド電極36とを備える。
次に、図23を参照して、実施の形態に係るパワーモジュール20を用いて構成した3相交流インバータ40について説明する。
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
3…半導体チップ
6…モールド樹脂
7…絶縁層
11、12、13、14、15、16…溝
20…パワーモジュール
Claims (23)
- 上面と下面とを有する絶縁層と、
前記絶縁層の前記上面側に配置された金属層と、
前記金属層上に配置された半導体チップと、
前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂と
を備え、
前記絶縁層と対峙する前記金属層の面に前記絶縁層の一部が入り込む溝が形成され、前記絶縁層の前記下面側は平面であり、
前記金属層の角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低く、前記モールド樹脂と前記金属層との間に前記絶縁層の端部が介在していることを特徴とするパワーモジュール。 - 前記溝は、前記半導体チップから発生する熱が伝導される領域外に形成されていることを特徴とする請求項1に記載のパワーモジュール。
- 前記半導体チップと前記溝との間の角度が45°以下であることを特徴とする請求項2に記載のパワーモジュール。
- 前記溝は、前記半導体チップから発生する熱が伝導される領域外のみに形成されていることを特徴とする請求項2または3に記載のパワーモジュール。
- 前記溝の断面形状は、矩形、半円形、半楕円形、三角形、楔形のうちの少なくとも1つであることを特徴とする請求項1〜4のいずれか1項に記載のパワーモジュール。
- 前記溝は、一方向のみ又は格子状に形成されていることを特徴とする請求項1〜5のいずれか1項に記載のパワーモジュール。
- 前記金属層は、前記半導体チップが配置される第1の金属層と、ワイヤを介して前記半導体チップに電気的に接続される第2の金属層とを備え、前記溝は、前記第1の金属層および前記第2の金属層の前記絶縁層と対峙する面に形成されることを特微とする請求項1〜6のいずれか1項に記載のパワーモジュール。
- 前記金属層は、第1の金属層と第2の金属層とを備え、
前記絶縁層と対峙する前記第1の金属層の面に前記絶縁層の一部が入り込む前記溝が形成され、
前記絶縁層と対峙する前記第2の金属層の面に粗面化処理が施されていることを特微とする請求項1〜6のいずれか1項に記載のパワーモジュール。 - 上面と下面とを有する絶縁層と、
前記絶縁層の前記上面側に配置され、前記絶縁層に沿った平行部と前記絶縁層から離れる方向に折れ曲がる角部とを有する金属層と、
前記平行部に配置された半導体チップと、
前記半導体チップと、前記金属層の少なくとも一部と、前記絶縁層の前記上面側および側面の少なくとも一部とを覆うモールド樹脂と
を備え、
前記角部を覆う前記絶縁層の端部の高さは、前記金属層の下面より高く且つ前記金属層の上面より低く、前記モールド樹脂と前記金属層との間に前記絶縁層の端部が介在していることを特徴とするパワーモジュール。 - 前記絶縁層と対峙する前記金属層の面に粗面化処理が施されていることを特微とする請求項1〜9のいずれか1項に記載のパワーモジュール。
- 前記絶縁層は、前記金属層よりも軟らかい材料で構成されていることを特徴とする請求項1〜10のいずれか1項に記載のパワーモジュール。
- 前記絶縁層の硬さは、デュロメータ硬さでA40よりも軟らかいことを特徴とする請求項11に記載のパワーモジュール。
- 前記絶縁層は、有機材料で構成されていることを特徴とする請求項1〜12のいずれか1項に記載のパワーモジュール。
- 前記絶縁層は、シリコーン系樹脂で構成されていることを特徴とする請求項1〜13のいずれか1項に記載のパワーモジュール。
- 前記絶縁層には、熱伝導率の高い充填材が充填されていることを特徴とする請求項1〜14のいずれか1項に記載のパワーモジュール。
- 前記充填材は、酸化アルミ、酸化ケイ素、窒化アルミ、窒化珪素、窒化ホウ素、ベリリア、マグネシアのうちの少なくとも1つであることを特徴とする請求項15に記載のパワーモジュール。
- 前記半導体チップがモールド樹脂でモールドされる前に前記絶縁層が形成されることを特徴とする請求項1〜16のいずれか1項に記載のパワーモジュール。
- 前記半導体チップは、SiC系、GaN系、若しくはAlN系のいずれかのパワーデバイスから形成され、電流変化率di/dtは、3×108(A/s)よりも大きいことを特徴とする請求項1〜17のいずれか1項に記載のパワーモジュール。
- 隣り合う前記溝同士の間隔と各溝の幅とは同程度であることを特徴とする請求項1〜8のいずれか1項に記載のパワーモジュール。
- 前記角部を覆う前記絶縁層の前記端部の上面と前記端部の側面の一部とを覆うように前記モールド樹脂が形成されることを特徴とする請求項1〜18のいずれか1項に記載のパワーモジュール。
- 前記パワーモジュールは、ワンインワン、ツーインワン、フォーインワンもしくはシックスインワン型のいずれかに形成されることを特徴とする請求項1〜20のいずれか1項に記載のパワーモジュール。
- 第1のリードフレームおよび第2のリードフレームのそれぞれの下面に溝を形成する工程と、
前記第1のリードフレームにはんだを用いて半導体チップを接合する工程と、
前記半導体チップと前記第2のリードフレームとを電気的に接続するためにアルミワイヤを用いて超音波接合を行う工程と、
前記第1および第2のリードフレームを金型に配置し、前記第1および第2のリードフレームの下面に前記溝に入り込むように絶縁層を形成する工程と、
前記絶縁層を硬化させた後、前記金型を閉めてモールド樹脂を流し込み、前記第1および第2のリードフレーム、前記はんだ、前記半導体チップ、前記アルミワイヤをモールディングする工程
とを有し、
前記絶縁層を形成する工程において、前記絶縁層は上面と下面とを有し、前記絶縁層の前記下面側は平面に形成されており、前記第1および第2のリードフレームの角部を覆う前記絶縁層の端部の高さを、前記第1および第2のリードフレームの下面より高く且つ前記第1および第2のリードフレームの上面より低くし、前記モールド樹脂と前記第1のリードフレームとの間に前記第1のリードフレームの前記角部を覆う前記絶縁層の前記端部が介在し、前記モールド樹脂と前記第2のリードフレームとの間に前記第2のリードフレームの前記角部を覆う前記絶縁層の前記端部が介在するとともに、前記第1および第2のリードフレームが前記絶縁層の前記上面側に配置されるように前記絶縁層を形成することを特徴とするパワーモジュールの製造方法。 - 前記第1および第2のリードフレームの角部が覆われるように前記絶縁層を形成したことを特徴とする請求項22に記載のパワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019069763A JP6818801B2 (ja) | 2019-04-01 | 2019-04-01 | パワーモジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019069763A JP6818801B2 (ja) | 2019-04-01 | 2019-04-01 | パワーモジュールおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013151685A Division JP2015023211A (ja) | 2013-07-22 | 2013-07-22 | パワーモジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019140398A JP2019140398A (ja) | 2019-08-22 |
JP6818801B2 true JP6818801B2 (ja) | 2021-01-20 |
Family
ID=67695539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019069763A Active JP6818801B2 (ja) | 2019-04-01 | 2019-04-01 | パワーモジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6818801B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210031038A (ko) * | 2019-09-10 | 2021-03-19 | 주식회사 엘지화학 | 리튬이차전지용 양극, 이의 제조방법 및 이를 포함하는 리튬이차전지 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6225905Y2 (ja) * | 1981-04-30 | 1987-07-02 | ||
JP3130239B2 (ja) * | 1995-08-02 | 2001-01-31 | 松下電子工業株式会社 | 樹脂封止型半導体装置およびその製造方法 |
JP3201277B2 (ja) * | 1996-09-11 | 2001-08-20 | 株式会社日立製作所 | 半導体装置 |
JPH10125826A (ja) * | 1996-10-24 | 1998-05-15 | Hitachi Ltd | 半導体装置及びその製法 |
JP2001118961A (ja) * | 1999-10-15 | 2001-04-27 | Mitsubishi Electric Corp | 樹脂封止型電力用半導体装置及びその製造方法 |
JP2002167560A (ja) * | 2000-12-01 | 2002-06-11 | Sekisui Chem Co Ltd | 熱伝導性樹脂シート |
JP3934966B2 (ja) * | 2002-03-22 | 2007-06-20 | 京セラ株式会社 | セラミック回路基板 |
JP4205135B2 (ja) * | 2007-03-13 | 2009-01-07 | シャープ株式会社 | 半導体発光装置、半導体発光装置用多連リードフレーム |
JP2008300379A (ja) * | 2007-05-29 | 2008-12-11 | Sumitomo Electric Ind Ltd | パワーモジュール |
JP5169964B2 (ja) * | 2009-04-10 | 2013-03-27 | 株式会社デンソー | モールドパッケージの実装構造および実装方法 |
WO2010134180A1 (ja) * | 2009-05-21 | 2010-11-25 | トヨタ自動車株式会社 | 高熱伝導絶縁樹脂の接着方法 |
JP5409551B2 (ja) * | 2010-08-24 | 2014-02-05 | 新電元工業株式会社 | 半導体装置 |
JP5523299B2 (ja) * | 2010-12-20 | 2014-06-18 | 株式会社日立製作所 | パワーモジュール |
JP5579148B2 (ja) * | 2011-10-11 | 2014-08-27 | 三菱電機株式会社 | 電力用半導体装置 |
JP2015023211A (ja) * | 2013-07-22 | 2015-02-02 | ローム株式会社 | パワーモジュールおよびその製造方法 |
-
2019
- 2019-04-01 JP JP2019069763A patent/JP6818801B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019140398A (ja) | 2019-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6280265B2 (ja) | パワーモジュール半導体装置 | |
US9721875B2 (en) | Power module and fabrication method for the same | |
US9059334B2 (en) | Power semiconductor module and method of manufacturing the same | |
JP5067267B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
US8497572B2 (en) | Semiconductor module and method of manufacturing the same | |
JP6301602B2 (ja) | パワーモジュールおよびその製造方法 | |
JP6097013B2 (ja) | パワーモジュール半導体装置 | |
JP6077773B2 (ja) | パワーモジュール半導体装置 | |
JP6575739B1 (ja) | 半導体装置、半導体装置の製造方法および電力変換装置 | |
JP7125931B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2012248700A (ja) | 半導体装置 | |
JP6818801B2 (ja) | パワーモジュールおよびその製造方法 | |
WO2018047485A1 (ja) | パワーモジュールおよびインバータ装置 | |
JP6660412B2 (ja) | 半導体装置 | |
JP2018133521A (ja) | 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 | |
JP7512659B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
CN114284226A (zh) | 半导体装置、半导体装置的制造方法及电力变换装置 | |
JP7187814B2 (ja) | 半導体装置 | |
JP7237258B1 (ja) | 半導体装置および電力変換装置 | |
EP4310903A1 (en) | Power block based on top-side cool surface-mount discrete devices with double-sided heat sinking | |
JP2023119214A (ja) | 半導体装置 | |
JP2023040345A (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP2010258161A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201007 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6818801 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |