JP6813728B2 - パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ - Google Patents
パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ Download PDFInfo
- Publication number
- JP6813728B2 JP6813728B2 JP2018119867A JP2018119867A JP6813728B2 JP 6813728 B2 JP6813728 B2 JP 6813728B2 JP 2018119867 A JP2018119867 A JP 2018119867A JP 2018119867 A JP2018119867 A JP 2018119867A JP 6813728 B2 JP6813728 B2 JP 6813728B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- power semiconductor
- package
- curable material
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 124
- 239000002184 metal Substances 0.000 claims description 124
- 239000011347 resin Substances 0.000 claims description 79
- 229920005989 resin Polymers 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 29
- 230000009477 glass transition Effects 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 239000005011 phenolic resin Substances 0.000 claims description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 2
- 239000004962 Polyamide-imide Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 229920002312 polyamide-imide Polymers 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 239000009719 polyimide resin Substances 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 9
- 238000003486 chemical etching Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000004080 punching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
一つ目の検討事項は、金属層が厚いほど配線抵抗が少なく、電流定格の大きい(たとえば、数十A〜数千A)モジュールでは、その厚さが重要であるが、電流定格によっては、0.3〜3mmとなることがある。一方、電圧定格の高いパワーモジュールでは、その定格電圧に応じて、配線間の絶縁距離を取る必要がある。たとえば600VのIGBTを300Vで動作させる場合、配線間の絶縁距離として1mm〜2mmの沿面距離を確保する必要があるが、片面から化学エッチングを行う場合、図8に示すように金属層10の上部の開口部の幅と熱伝導性絶縁樹脂層12の表面の幅とは当然異なる。たとえば、厚さ1mmの上部金属層10を使用する場合、1mmの絶縁距離(隙間)を確保するためには、上部の開口部が1.8mmとなることもあり、上部金属層10の厚さとモジュールの定格電圧によっては、上部開口部の幅が5.4mmに達することもある。これではパワーモジュール自身が大きくなり、半導体応用装置の小型化を目指したパワーモジュールの開発が出来ず、モジュール化の意味が無くなる。
熱伝導性絶縁樹脂で構成される樹脂層を介して、前記金属層と前記樹脂層とを、前記熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において金属ベースプレート上に仮止めするステップと、
前記パターン間の隙間に硬化性材料を注入して硬化させるステップと、
所定の温度まで温度を上昇させるとともに前記金属層の上方側から所定の圧力を加圧して、前記金属層および前記硬化された硬化性材料を介して前記加圧された圧力を前記樹脂層の全面に伝達させることにより、前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップと、
を含むパワー半導体モジュール用パッケージの製造方法。
前記硬化性材料を硬化させた後、前記金属層より高い部分の硬化性材料を研削して除去するステップをさらに含む、
ことを特徴とする、上記(1)〜(3)のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップにおいて、前記所定の温度は150度〜200度、前記所定の圧力は2MPa〜10MPa、固着させるための固着時間は1h〜3hである、
ことを特徴とする上記(1)〜(5)のいずれか一つに記載のパワー半導体モジュール用パッケージの製造方法。
上表面が前記金属層の底面に固着された熱伝導性絶縁樹脂層と、
前記熱伝導性絶縁樹脂層の下表面に固着された金属ベースプレートと、
を含み、
前記隙間は前記金属層の底面における幅がその上表面における幅より大きい切欠きの形状を有するパワー半導体モジュール用パッケージ。
図1は、実施形態1に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
パワー半導体モジュール用パッケージ100は、金属層101と、熱伝導性絶縁樹脂層102と、金属ベースプレート103と、硬化性材料104と、を含む。
図1の(a)〜(c)を参照しながら、実施形態1に係るパワー半導体モジュール用パッケージの製造工程を説明する。
図2は、実施形態2に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
パワー半導体モジュール用パッケージ200は、金属層201と、熱伝導性絶縁樹脂層202と、金属ベースプレート203と、硬化性材料204と、を含み、金属層201は、電気回路パターン201aおよびダミーパターン201bを有する。実施形態2に係るパワー半導体モジュール用パッケージと、実施形態1に係るパワー半導体モジュール用パッケージとは、金属層201における隙間の形状が異なり、その他の構成部分は同様である。以下、金属層201における隙間の形状の異なる点についてのみ説明する。
図2の(a)〜(c)を参照しながら、実施形態2に係るパワー半導体モジュール用パッケージの製造工程を説明する。
図3は、実施形態3に係るパワー半導体モジュール用パッケージの製造工程を説明するための図である。
実施形態3に係るパワー半導体モジュール用パッケージは、実施形態1および実施形態2係るパワー半導体モジュール用パッケージに比べて、金属ベースプレート303の構造が異なり、金属層301のパターン間の隙間に硬化性材料を注入して硬化させる必要性がなくてもよい点で異なる。なお、実施形態3はこれに限らず、実施形態1および実施形態2係るパワー半導体モジュール用パッケージと同様に金属層301のパターン間の隙間に硬化性材料注入して硬化させてもよいことは言うまでもない。以下では、金属層301のパターン間の隙間に硬化性材料が注入されて硬化されていないケースについてのみ説明する。
図3の(a)〜(c)を参照しながら、実施形態3に係るパワー半導体モジュール用パッケージの製造工程を説明する。
2 ベースプレート、
3 半導体チップ、
4 ボンディングワイヤ、
5 DBC基板、
6 シリコン材料、
7 半田、
8 セラミック層、
9 下部金属層、
10 上部金属層、
11 隙間、
12 熱伝導性絶縁樹脂層、
13 エッチング防止膜、
14 気泡、
100、200、300 パワー半導体モジュール用パッケージ、
101、201、301 金属層、
102、202、302 熱伝導性樹脂層、
103、203、303 金属ベースプレート、
104、204、304 硬化性材料。
Claims (10)
- 電気回路パターンと、前記電気回路パターンを囲むダミーパターンとが形成され、パターン間に隙間が備えられている金属層を提供するステップと、
熱伝導性絶縁樹脂で構成される樹脂層を介して、前記金属層と前記樹脂層とを、前記熱伝導性絶縁樹脂のガラス転移点よりも低い温度の下において金属ベースプレート上に仮止めするステップと、
前記パターン間の隙間に硬化性材料を注入して硬化させるステップと、
所定の温度まで温度を上昇させるとともに前記金属層の上方側から所定の圧力を加圧して、前記金属層および前記硬化された硬化性材料を介して前記加圧された圧力を前記樹脂層の全面に伝達させることにより、前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップと、
を含むパワー半導体モジュール用パッケージの製造方法。 - 前記隙間は前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅が前記硬化性材料が注入される側の幅より大きい切欠きの形状を有することを特徴とする、請求項1に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記隙間の比較的大きい幅を有する部分の高さが比較的小さい幅を有する部分の高さより高いことを特徴とする、請求項2に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記隙間に前記硬化性材料を、該硬化性材料が前記金属層上に流れ込まないように、前記金属層の高さよりわずかに高い高さまで注入し、
前記硬化性材料を硬化させた後、前記金属層より高い部分の硬化性材料を研削して除去するステップをさらに含む、
ことを特徴とする、請求項1〜3のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。 - 前記硬化性材料はエポキシ樹脂、フェノール樹脂またはシリコン樹脂のいずれか一つまたはこれらの組合せであり、前記熱伝導性絶縁樹脂はエポキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂または液晶ポリマーのいずれか一つまたはこれらの組合せであることを特徴とする、請求項1〜4のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記硬化性材料の硬化は、温度が100度〜200度、硬化時間が0.5h〜2hの条件において行われ、
前記金属層と前記樹脂層、および前記樹脂層と前記金属ベースプレートとを固着させるステップにおいて、前記所定の温度は150度〜200度、前記所定の圧力は2MPa〜10MPa、固着させるための固着時間は1h〜3hである、
ことを特徴とする請求項1〜5のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。 - 前記金属ベースプレートはピンフィンの構造を有するまたは液体が流れる通路が設けられている、ことを特徴とする請求項1〜6のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。
- 前記金属ベースプレートの前記樹脂層と接する面には前記隙間の位置に対向して前記隙間の前記硬化性材料が注入される前の前記樹脂層を露出させる側の幅と同等またはわずかに広めの溝が形成されており、該溝には硬化性材料が注入され硬化されている、ことを特徴とする請求項1〜7のいずれか一項に記載のパワー半導体モジュール用パッケージの製造方法。
- 電気回路パターンと、前記電気回路パターンを囲むダミーパターンとを有し、パターン間の隙間は硬化性材料により充填された金属層と、
上表面が前記金属層の底面に固着された熱伝導性絶縁樹脂層と、
前記熱伝導性絶縁樹脂層の下表面に固着された金属ベースプレートと、
を含み、
前記隙間は前記金属層の底面における幅がその上表面における幅より大きい切欠きの形状を有するパワー半導体モジュール用パッケージ。 - 前記金属ベースプレートの前記熱伝導性絶縁樹脂層と接する面には前記隙間の位置に対向して前記隙間の前記金属層の底面における幅と同等またはわずかに広めの溝を有し、該溝には硬化性材料により充填されている、ことを特徴とする請求項9に記載のパワー半導体モジュール用パッケージ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018119867A JP6813728B2 (ja) | 2018-06-25 | 2018-06-25 | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ |
CN201910553364.5A CN110634751B (zh) | 2018-06-25 | 2019-06-25 | 一种功率半导体模块的封装方法及封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018119867A JP6813728B2 (ja) | 2018-06-25 | 2018-06-25 | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004765A JP2020004765A (ja) | 2020-01-09 |
JP6813728B2 true JP6813728B2 (ja) | 2021-01-13 |
Family
ID=68968146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018119867A Active JP6813728B2 (ja) | 2018-06-25 | 2018-06-25 | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6813728B2 (ja) |
CN (1) | CN110634751B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116601764A (zh) * | 2020-12-16 | 2023-08-15 | 三菱电机株式会社 | 半导体装置、电力变换装置及移动体 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570099B1 (en) * | 1999-11-09 | 2003-05-27 | Matsushita Electric Industrial Co., Ltd. | Thermal conductive substrate and the method for manufacturing the same |
JP2001203313A (ja) * | 1999-11-09 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 熱伝導基板およびその製造方法 |
JP4498542B2 (ja) * | 2000-05-25 | 2010-07-07 | パナソニック株式会社 | パワーモジュール |
JP4383257B2 (ja) * | 2004-05-31 | 2009-12-16 | 三洋電機株式会社 | 回路装置およびその製造方法 |
JP2008218617A (ja) * | 2007-03-02 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 放熱基板及びこれを用いた回路モジュール |
JP2012114311A (ja) * | 2010-11-26 | 2012-06-14 | Toshiba Corp | Ledモジュール |
JP5379816B2 (ja) * | 2011-02-23 | 2013-12-25 | 三菱電機株式会社 | 電力用半導体装置 |
JP6301602B2 (ja) * | 2013-07-22 | 2018-03-28 | ローム株式会社 | パワーモジュールおよびその製造方法 |
JP6557540B2 (ja) * | 2015-07-31 | 2019-08-07 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
CN108493166B (zh) * | 2018-04-23 | 2019-11-26 | 南通市索新功率电子有限公司 | 一种功率半导体模块封装结构及封装方法 |
-
2018
- 2018-06-25 JP JP2018119867A patent/JP6813728B2/ja active Active
-
2019
- 2019-06-25 CN CN201910553364.5A patent/CN110634751B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020004765A (ja) | 2020-01-09 |
CN110634751A (zh) | 2019-12-31 |
CN110634751B (zh) | 2024-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6356550B2 (ja) | 半導体装置およびその製造方法 | |
US6922339B2 (en) | Heat dissipating structure of printed circuit board and fabricating method thereof | |
JP2006134990A (ja) | 半導体装置 | |
KR20020008004A (ko) | 열확산기를 부착한 반도체 장치 및 그 제조 방법 | |
CN111987053A (zh) | 封装结构 | |
US10622281B2 (en) | Power module and method for manufacturing power module | |
JP2010192591A (ja) | 電力用半導体装置とその製造方法 | |
CN111615746A (zh) | 电力电子模块及制造电力电子模块的方法 | |
US20220051960A1 (en) | Power Semiconductor Module Arrangement and Method for Producing the Same | |
JP6813728B2 (ja) | パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ | |
JP2012138475A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
JP7180570B2 (ja) | 半導体モジュール | |
JP5195282B2 (ja) | 半導体装置およびその製造方法 | |
JP2018133598A (ja) | 半導体装置およびその製造方法 | |
JP7090716B2 (ja) | 半導体装置 | |
JP2004281804A (ja) | 回路基板 | |
US20160021780A1 (en) | Carrier, Semiconductor Module and Fabrication Method Thereof | |
JP4992302B2 (ja) | パワー半導体モジュール | |
JP2002033343A (ja) | 電子部品の製造方法 | |
WO2021181649A1 (ja) | 半導体モジュールおよびその製造方法 | |
US20230343611A1 (en) | Semiconductor device manufacturing method and molding press machine | |
US20240120253A1 (en) | Integrated substrates and related methods | |
US20230282566A1 (en) | Semiconductor package having negative patterned substrate and method of manufacturing the same | |
US20240105548A1 (en) | Printed circuit board assembly and method of manufacturing a printed circuit board assembly | |
JP7118839B2 (ja) | パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200923 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201014 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20201014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6813728 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |