JP6810790B2 - Ldpc符号のためのレートマッチング方法 - Google Patents
Ldpc符号のためのレートマッチング方法 Download PDFInfo
- Publication number
- JP6810790B2 JP6810790B2 JP2019507315A JP2019507315A JP6810790B2 JP 6810790 B2 JP6810790 B2 JP 6810790B2 JP 2019507315 A JP2019507315 A JP 2019507315A JP 2019507315 A JP2019507315 A JP 2019507315A JP 6810790 B2 JP6810790 B2 JP 6810790B2
- Authority
- JP
- Japan
- Prior art keywords
- bits
- circular buffer
- systematic
- systematic bits
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 72
- 230000009897 systematic effect Effects 0.000 claims description 196
- 239000000872 buffer Substances 0.000 claims description 189
- 239000013598 vector Substances 0.000 claims description 104
- 230000005540 biological transmission Effects 0.000 claims description 71
- 238000012545 processing Methods 0.000 claims description 57
- 238000004891 communication Methods 0.000 claims description 43
- 239000011159 matrix material Substances 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 37
- 238000004904 shortening Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007717 exclusion Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 210000004271 bone marrow stromal cell Anatomy 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000002135 phase contrast microscopy Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1168—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices wherein the sub-matrices have column and row weights greater than one, e.g. multi-diagonal sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Optical Communication System (AREA)
Description
AP アクセスポイント
BS 基地局
BSC 基地局コントローラ
BTS 基地トランシーバ局
CPE 顧客構内設備
D2D デバイスツーデバイス
DAS 分散アンテナシステム
DL ダウンリンク
eNB エボルブドノードB
FDD 周波数分割複信(Frequency Division Duplex)
LAN ローカルエリアネットワーク
LEE ラップトップ内蔵機器
LME ラップトップ搭載型機器
LDPC 低密度パリティ検査
LTE Long Term Evolution
M2M マシンツーマシン
MAN メトロポリタンエリアネットワーク
MCE マルチセル/マルチキャスト調整エンティティ
NAS 非アクセス層
OFDM 直交周波数分割多重(Orthogonal Frequency Division Multiplexing)
PCM パリティ検査行列
PDCCH 物理ダウンリンク制御チャネル(Physical Downlink Control Channel)
PDSCH 物理ダウンリンク共有チャネル(Physical Downlink Shared Channel)
PRB 物理リソースブロック(Physical Resource Block)
PSTN 公衆交換電話網
PUSCH 物理アップリンク共有チャネル(Physical Uplink Shared Channel)
PUCCH 物理アップリンク制御チャネル(Physical Uplink Control Channel)
QC 準巡回
RB リソースブロック(Resource Block)
RNC 無線ネットワークコントローラ
RRC 無線リソース制御(Radio Resource Control)
RRH リモート無線ヘッド
RRU リモートラジオユニット
TBS トランスポートブロックサイズ(Transport Block Size)
TDD 時分割複信(Time Division Duplex)
TFRE 時間周波数リソースエレメント(Time Frequency Resource Element)
UE ユーザ機器(User Equipment)
UL アップリンク
WAN 広域ネットワーク
Claims (42)
- ワイヤレス通信システム(100)における第1のノード(110、115)と第2のノード(110、115)との間の送信のための情報ビットのセットから符号化ビットのセットを生成する方法であって、
低密度パリティ検査符号で情報ビットのセットをエンコードすることによって符号語ベクトルを生成すること(904)であって、前記符号語ベクトルが、システマティックビットおよびパリティビットからなる、生成すること(904)と、
送信のための前記符号化ビットを生成するために、前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うこと(908)であって、前記循環バッファベースのレートマッチングが、第1の複数のシステマティックビットをパンクチャすることと、第2の複数のシステマティックビットおよび前記パリティビットを循環バッファに書き込むこととを含む、行うこと(908)と
を含み、
前記第1の複数のシステマティックビットをパンクチャすることが、前記第1の複数のシステマティックビットを循環バッファに書き込むことを除外することを含む、
方法。 - 前記低密度パリティ検査符号が、パリティ検査行列を通じて指定される、請求項1に記載の方法。
- パンクチャされる前記第1の複数のシステマティックビットが、前記情報ビットを含む情報ベクトルにおいて、パンクチャされない第2の複数のシステマティックビットより先行する、請求項1に記載の方法。
- 複数の反復バージョンが、再送信のために規定される対応する反復バージョンに従って、前記再送信のための符号化ビットが、前記循環バッファから読み取られるように前記循環バッファにわたって規定される、請求項1に記載の方法。
- 前記再送信のための符号化ビットを生成するために、前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うことをさらに含み、前記再送信のための前記循環バッファベースのレートマッチングが、前記第1の複数のシステマティックビットをパンクチャすることを含む、請求項4に記載の方法。
- 前記再送信のためにパンクチャされた前記第1の複数のシステマティックビットが、Zの偶数倍のシステマティックビットを含み、Zが、パリティ検査行列のリフティングファクタである、請求項5に記載の方法。
- 前記パンクチャされた第1の複数のシステマティックビットが、Zの偶数倍のシステマティックビットを含み、Zが、パリティ検査行列のリフティングファクタである、請求項1から6のいずれか一項に記載の方法。
- 前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うことが、
ワイヤレスチャネルでの送信のための送信ベクトルを生成するために、循環バッファから前記システマティックビットおよび前記パリティビットを読み取ること
を含む、請求項1から7のいずれか一項に記載の方法。 - 前記ワイヤレスチャネルでの送信のための前記送信ベクトルを生成するために、前記循環バッファから前記システマティックビットおよび前記パリティビットを読み取ることが、
前記送信ベクトルのビットの数が前記循環バッファ内のビットの総数より大きい場合、最初に戻ることによって前記循環バッファ内の1つまたは複数のビットを繰り返すこと
を含む、請求項8に記載の方法。 - 情報ビットの前記セットをエンコードすることによって前記符号語ベクトルを生成することが、
情報ベクトルを生成するために、情報ビットの前記セットにダミービットを付加することであって、前記ダミービットが既知の値のビットを含む、付加することと、
前記情報ベクトルをエンコードすることと
を含む、請求項1から9のいずれか一項に記載の方法。 - 前記付加されたダミービットが、前記パンクチャされた第1の複数のシステマティックビットとは別の第2の複数のシステマティックビットを含む、請求項10に記載の方法。
- 前記付加されたダミービットをパンクチャすることを含む、請求項11に記載の方法。
- 前記付加されたダミービットをパンクチャすることが、前記付加されたダミービットを前記循環バッファに書き込むことを除外することを含む、請求項12に記載の方法。
- 前記付加されたダミービットをパンクチャすることが、前記循環バッファから前記符号化ビットを読み取るときに、前記付加されたダミービットをスキップすることを含む、請求項12に記載の方法。
- 前記システマティックビットのサブセットが、前記循環バッファに書き込まれることから除外される、請求項1から14のいずれか一項に記載の方法。
- ワイヤレスチャネルでの第1の送信において前記循環バッファに書き込まれた前記システマティックビットのサブセットをパンクチャすることと、
前記ワイヤレスチャネルでの再送信においてパンクチャされた前記システマティックビットの前記サブセットを含むことと
を含む、請求項1から15のいずれか一項に記載の方法。 - 複数の行のそれぞれからビットが均一にパンクチャされ、前記パリティ検査行列の重み分布が前記循環バッファ内で維持されるように列方向にビットをパンクチャすることを含む、請求項1から16のいずれか一項に記載の方法。
- 前記システマティックビットおよび前記パリティビットが、前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うことの一部としてチャネルインターリーブが実行されるように読み出される、請求項1から17のいずれか一項に記載の方法。
- 前記パンクチャされるビットが、パンクチャされないビットより大きい列重みを有する、請求項1から18のいずれか一項に記載の方法。
- 前記パリティビットのサブセットが、前記循環バッファに書き込まれることから除外される、請求項1から19のいずれか一項に記載の方法。
- 前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うことが、
パリティ検査行列によって規定されるような前記システマティックビットおよび前記パリティビットの少なくとも一部を長方形の循環バッファに書き込むことであって、前記長方形の循環バッファが、1つまたは複数の行および1つまたは複数の列を含む、書き込むこと
を含む、請求項1から20のいずれか一項に記載の方法。 - ワイヤレス通信システム(100)における第2のノード(110、115)への送信のための情報ビットのセットから符号化ビットのセットを生成するための第1のノード(110、115)であって、
処理回路機器(1020、1120)であって、
低密度パリティ検査符号で情報ビットの前記セットをエンコードすることによって符号語ベクトルを生成すること(904)であって、前記符号語ベクトルが、システマティックビットおよびパリティビットからなる、生成すること(904)、および
送信のための前記符号化ビットを生成するために、前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うこと(908)であって、前記循環バッファベースのレートマッチングが、第1の複数のシステマティックビットをパンクチャすることと、第2の複数のシステマティックビットおよび前記パリティビットを循環バッファに書き込むこととを含む、行うこと(908)
を行うように設定されている処理回路機器を備え、
前記第1の複数のシステマティックビットをパンクチャすることが、前記第1の複数のシステマティックビットを前記循環バッファに書き込むことを除外することを含む、
第1のノード(110、115)。 - 前記低密度パリティ検査符号が、パリティ検査行列を通じて指定される、請求項22に記載の第1のノード。
- パンクチャされる前記第1の複数のシステマティックビットが、前記情報ビットを含む情報ベクトルにおいて、パンクチャされない第2の複数のシステマティックビットより先行する、請求項22に記載の第1のノード。
- 複数の反復バージョンが、再送信のために規定される対応する反復バージョンに従って、前記再送信のための符号化ビットが、前記循環バッファから読み取られるように前記循環バッファにわたって規定される、請求項22に記載の第1のノード。
- 前記処理回路機器が、前記再送信のための符号化ビットを生成するために、前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うようにさらに設定され、前記再送信のための前記循環バッファベースのレートマッチングが、前記第1の複数のシステマティックビットをパンクチャすることを含む、請求項25に記載の第1のノード。
- 前記再送信のためにパンクチャされた前記第1の複数のシステマティックビットが、Zの偶数倍のシステマティックビットを含み、Zが、パリティ検査行列のリフティングファクタである、請求項26に記載の第1のノード。
- 前記パンクチャされた第1の複数のシステマティックビットが、Zの偶数倍のシステマティックビットを含み、Zが、パリティ検査行列のリフティングファクタである、請求項22から27のいずれか一項に記載の第1のノード。
- 前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うように設定されている前記処理回路機器が、
ワイヤレスチャネルでの送信のための送信ベクトルを生成するために、循環バッファから前記システマティックビットおよび前記パリティビットを読み取ること
を行うように設定されている処理回路機器を備える、請求項22から28のいずれか一項に記載の第1のノード。 - 前記ワイヤレスチャネルでの送信のための前記送信ベクトルを生成するために、前記循環バッファから前記システマティックビットおよび前記パリティビットを読み取るように設定されている前記処理回路機器が、
前記送信ベクトルのビットの数が前記循環バッファ内のビットの総数より大きい場合、最初に戻ることによって前記循環バッファ内の1つまたは複数のビットを繰り返すこと
を行うように設定されている処理回路機器を備える、請求項29に記載の第1のノード。 - 情報ビットの前記セットをエンコードすることによって前記符号語ベクトルを生成するように設定されている前記処理回路機器が、
情報ベクトルを生成するために、情報ビットの前記セットにダミービットを付加することであって、前記ダミービットが既知の値のビットを含む、付加することと、
前記情報ベクトルをエンコードすることと
を行うように設定されている処理回路機器を備える、請求項22から30のいずれか一項に記載の第1のノード。 - 前記付加されたダミービットが、前記パンクチャされた第1の複数のシステマティックビットとは別の第2の複数のシステマティックビットを含む、請求項31に記載の第1のノード。
- 前記処理回路機器が、前記付加されたダミービットをパンクチャするようにさらに設定されている、請求項31に記載の第1のノード。
- 前記付加されたダミービットをパンクチャするように設定されている前記処理回路機器が、前記付加されたダミービットを前記循環バッファに書き込むことを除外するように設定されている処理回路機器を備える、請求項33に記載の第1のノード。
- 前記付加されたダミービットをパンクチャするように設定されている前記処理回路機器が、前記循環バッファから前記符号化ビットを読み取るときに、前記付加されたダミービットをスキップするように設定されている処理回路機器を備える、請求項34に記載の第1のノード。
- 前記システマティックビットのサブセットが、前記循環バッファに書き込まれることから除外される、請求項22から35のいずれか一項に記載の第1のノード。
- 前記処理回路機器が、
前記ワイヤレスチャネルでの第1の送信において前記循環バッファに書き込まれた前記システマティックビットのサブセットをパンクチャすることと、
前記ワイヤレスチャネルでの再送信においてパンクチャされた前記システマティックビットの前記サブセットを含むことと
を行うようにさらに設定されている、請求項22から36のいずれか一項に記載の第1のノード。 - 前記処理回路機器が、
複数の行のそれぞれからビットが均一にパンクチャされ、パリティ検査行列の重み分布が前記循環バッファ内で維持されるように列方向にビットをパンクチャすること
を行うようにさらに設定されている、請求項22から37のいずれか一項に記載の第1のノード。 - 前記処理回路機器が、前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うことの一部としてチャネルインターリーブが実行されるように前記システマティックビットおよび前記パリティビットを読み出すように設定されている、請求項22から37のいずれか一項に記載の第1のノード。
- 前記パンクチャされるビットが、パンクチャされないビットより大きい列重みを有する、請求項22から37のいずれか一項に記載の第1のノード。
- 前記パリティビットのサブセットが、前記循環バッファに書き込まれることから除外される、請求項22から40のいずれか一項に記載の第1のノード。
- 前記生成された符号語ベクトルに対して循環バッファベースのレートマッチングを行うように設定されている前記処理回路機器が、
パリティ検査行列によって規定されるような前記システマティックビットおよび前記パリティビットの少なくとも一部を長方形の循環バッファに書き込むことであって、前記長方形の循環バッファが、1つまたは複数の行および1つまたは複数の列を含む、書き込むこと
を行うように設定されている処理回路機器を備える、請求項22から41のいずれか一項に記載の第1のノード。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662374688P | 2016-08-12 | 2016-08-12 | |
US62/374,688 | 2016-08-12 | ||
PCT/IB2017/054889 WO2018029633A1 (en) | 2016-08-12 | 2017-08-10 | Rate matching methods for ldpc codes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019534588A JP2019534588A (ja) | 2019-11-28 |
JP6810790B2 true JP6810790B2 (ja) | 2021-01-06 |
Family
ID=59859415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019507315A Active JP6810790B2 (ja) | 2016-08-12 | 2017-08-10 | Ldpc符号のためのレートマッチング方法 |
Country Status (16)
Country | Link |
---|---|
US (5) | US10516419B2 (ja) |
EP (2) | EP3681041B1 (ja) |
JP (1) | JP6810790B2 (ja) |
KR (1) | KR102126404B1 (ja) |
CN (2) | CN116827356A (ja) |
BR (1) | BR112019002500A2 (ja) |
CA (1) | CA3031610C (ja) |
CO (1) | CO2019001225A2 (ja) |
DK (1) | DK3308469T3 (ja) |
ES (2) | ES2931850T3 (ja) |
FI (1) | FI3681041T3 (ja) |
HU (1) | HUE060810T2 (ja) |
PL (1) | PL3308469T3 (ja) |
PT (1) | PT3308469T (ja) |
RU (1) | RU2730434C1 (ja) |
WO (1) | WO2018029633A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
US11043966B2 (en) | 2016-05-11 | 2021-06-22 | Qualcomm Incorporated | Methods and apparatus for efficiently generating multiple lifted low-density parity-check (LDPC) codes |
US10454499B2 (en) | 2016-05-12 | 2019-10-22 | Qualcomm Incorporated | Enhanced puncturing and low-density parity-check (LDPC) code structure |
US10469104B2 (en) | 2016-06-14 | 2019-11-05 | Qualcomm Incorporated | Methods and apparatus for compactly describing lifted low-density parity-check (LDPC) codes |
CN108400832B (zh) * | 2017-02-06 | 2022-09-09 | 华为技术有限公司 | 数据处理方法和通信设备 |
US10312939B2 (en) | 2017-06-10 | 2019-06-04 | Qualcomm Incorporated | Communication techniques involving pairwise orthogonality of adjacent rows in LPDC code |
KR102450664B1 (ko) | 2017-09-11 | 2022-10-04 | 지티이 코포레이션 | Ldpc 코딩된 데이터를 프로세싱하기 위한 방법 및 장치 |
US10972219B2 (en) * | 2018-09-24 | 2021-04-06 | Qualcomm Incorporated | LDPC interleaver design for improved error floor performance |
WO2020132873A1 (zh) * | 2018-12-25 | 2020-07-02 | 北京小米移动软件有限公司 | 数据传输方法及装置 |
WO2020155136A1 (en) * | 2019-01-31 | 2020-08-06 | Hong Kong Applied Science and Technology Research Institute Company Limited | Reconfigurable segmented scalable shifter |
CN109952729B (zh) * | 2019-01-31 | 2021-12-03 | 香港应用科技研究院有限公司 | 并行ldpc解码器 |
US10826529B2 (en) | 2019-01-31 | 2020-11-03 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Parallel LDPC decoder |
US10877729B2 (en) | 2019-01-31 | 2020-12-29 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Reconfigurable segmented scalable shifter |
US11575390B2 (en) | 2021-07-02 | 2023-02-07 | Hong Kong Applied Science and Technology Research Insitute Co., Ltd. | Low-latency segmented quasi-cyclic low-density parity-check (QC-LDPC) decoder |
US11943051B2 (en) * | 2021-09-22 | 2024-03-26 | Qualcomm Incorporated | Rate matching and channel interleaving for probabilistic shaping |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101924565B (zh) * | 2004-04-02 | 2014-10-15 | 苹果公司 | Ldpc编码器、解码器、***及方法 |
KR100739510B1 (ko) * | 2004-06-16 | 2007-07-13 | 포항공과대학교 산학협력단 | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 |
US7346832B2 (en) * | 2004-07-21 | 2008-03-18 | Qualcomm Incorporated | LDPC encoding methods and apparatus |
KR100984289B1 (ko) * | 2005-12-07 | 2010-09-30 | 포항공과대학교 산학협력단 | 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 |
KR100981501B1 (ko) * | 2006-11-06 | 2010-09-10 | 연세대학교 산학협력단 | 통신 시스템에서 신호 송신 장치 및 방법 |
US9496986B2 (en) * | 2007-01-05 | 2016-11-15 | Lg Electronics Inc. | Layer mapping method and data transmission method for MIMO system |
KR101339120B1 (ko) | 2007-01-24 | 2013-12-09 | 퀄컴 인코포레이티드 | 가변 크기들의 패킷들의 ldpc 인코딩 및 디코딩 |
KR100996030B1 (ko) * | 2007-03-06 | 2010-11-22 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
CN101641896A (zh) * | 2007-03-27 | 2010-02-03 | 高通股份有限公司 | 基于循环缓冲器的速率匹配 |
US7890834B2 (en) * | 2007-06-20 | 2011-02-15 | Motorola Mobility, Inc. | Apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer |
US8189559B2 (en) | 2007-07-23 | 2012-05-29 | Samsung Electronics Co., Ltd. | Rate matching for hybrid ARQ operations |
US8145970B2 (en) * | 2007-09-06 | 2012-03-27 | Broadcom Corporation | Data puncturing ensuring orthogonality within communication systems |
CN101188428B (zh) * | 2007-12-10 | 2012-09-05 | 中兴通讯股份有限公司 | 一种ldpc码的有限长度循环缓存的速率匹配方法 |
US7924763B2 (en) * | 2007-12-11 | 2011-04-12 | Motorola Mobility, Inc. | Method and appratus for rate matching within a communication system |
WO2009094805A1 (en) * | 2008-01-25 | 2009-08-06 | Panasonic Corporation | Radio communication apparatus and interleaving method |
CN101630989B (zh) * | 2008-07-14 | 2012-10-03 | 上海华为技术有限公司 | 一种数据发送方法、装置及通信*** |
WO2012169739A2 (ko) * | 2011-06-08 | 2012-12-13 | 엘지전자 주식회사 | 무선통신 시스템에서의 정보의 전송 방법 및 장치 |
US9100052B2 (en) * | 2013-02-01 | 2015-08-04 | Samsung Electronics Co., Ltd. | QC-LDPC convolutional codes enabling low power trellis-based decoders |
CA2972643C (en) * | 2014-03-21 | 2020-05-26 | Huawei Technologies Co., Ltd. | Polar code rate matching method and apparatus |
US10784901B2 (en) | 2015-11-12 | 2020-09-22 | Qualcomm Incorporated | Puncturing for structured low density parity check (LDPC) codes |
WO2017091018A1 (en) | 2015-11-24 | 2017-06-01 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding/decoding in a communication or broadcasting system |
US10541781B2 (en) * | 2016-01-29 | 2020-01-21 | Intel IP Corporation | Rate matching using low-density parity-check codes |
US10523386B2 (en) * | 2016-06-24 | 2019-12-31 | Lg Electronics Inc. | Method of processing data block in wireless communication system and apparatus therefor |
US10362565B2 (en) * | 2016-06-29 | 2019-07-23 | Lg Electronics Inc. | Method and user equipment for transmitting uplink signal, and method and base station for receiving uplink signal |
US10097314B2 (en) * | 2016-07-17 | 2018-10-09 | Intel Corporation | Apparatus, system and method of communicating a transmission encoded according to a low-density parity-check (LDPC) code |
US10425189B2 (en) * | 2016-07-29 | 2019-09-24 | Lg Electronics Inc. | Method for processing data block in LDPC encoder |
US9942886B1 (en) * | 2016-10-07 | 2018-04-10 | Qualcomm Incorporated | Variable physical uplink control channel (PUCCH) signaling and transmission |
US10432227B2 (en) | 2017-01-24 | 2019-10-01 | Mediatek Inc. | Location of interleaver with LDPC code |
CN112154621B (zh) | 2018-04-03 | 2023-10-10 | 交互数字专利控股公司 | 用于非地面网络的混合自动重复请求(harq) |
EP3774020A4 (en) | 2018-04-03 | 2022-01-19 | Monolith Materials, Inc. | TREATMENT SYSTEMS AND METHODS |
-
2017
- 2017-08-10 JP JP2019507315A patent/JP6810790B2/ja active Active
- 2017-08-10 DK DK17767925.5T patent/DK3308469T3/da active
- 2017-08-10 PT PT177679255T patent/PT3308469T/pt unknown
- 2017-08-10 ES ES20160450T patent/ES2931850T3/es active Active
- 2017-08-10 KR KR1020197003677A patent/KR102126404B1/ko active IP Right Grant
- 2017-08-10 EP EP20160450.1A patent/EP3681041B1/en active Active
- 2017-08-10 CN CN202310598398.2A patent/CN116827356A/zh active Pending
- 2017-08-10 US US15/564,248 patent/US10516419B2/en active Active
- 2017-08-10 FI FIEP20160450.1T patent/FI3681041T3/fi active
- 2017-08-10 PL PL17767925T patent/PL3308469T3/pl unknown
- 2017-08-10 RU RU2019106664A patent/RU2730434C1/ru active
- 2017-08-10 CA CA3031610A patent/CA3031610C/en active Active
- 2017-08-10 HU HUE20160450A patent/HUE060810T2/hu unknown
- 2017-08-10 BR BR112019002500-6A patent/BR112019002500A2/pt unknown
- 2017-08-10 WO PCT/IB2017/054889 patent/WO2018029633A1/en active Search and Examination
- 2017-08-10 CN CN201780049527.5A patent/CN110326220B/zh active Active
- 2017-08-10 ES ES17767925T patent/ES2787907T3/es active Active
- 2017-08-10 EP EP17767925.5A patent/EP3308469B1/en active Active
-
2019
- 2019-02-12 CO CONC2019/0001225A patent/CO2019001225A2/es unknown
- 2019-11-12 US US16/680,774 patent/US11031960B2/en active Active
-
2021
- 2021-05-07 US US17/314,267 patent/US11588504B2/en active Active
-
2023
- 2023-01-30 US US18/103,438 patent/US11870464B2/en active Active
- 2023-12-20 US US18/390,349 patent/US20240120950A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CA3031610A1 (en) | 2018-02-15 |
PT3308469T (pt) | 2020-06-02 |
EP3681041A1 (en) | 2020-07-15 |
US20210266017A1 (en) | 2021-08-26 |
US11031960B2 (en) | 2021-06-08 |
CN116827356A (zh) | 2023-09-29 |
WO2018029633A1 (en) | 2018-02-15 |
CO2019001225A2 (es) | 2019-02-19 |
PL3308469T3 (pl) | 2020-08-24 |
FI3681041T3 (fi) | 2022-12-15 |
DK3308469T3 (da) | 2020-06-02 |
US10516419B2 (en) | 2019-12-24 |
US20200083913A1 (en) | 2020-03-12 |
CN110326220A (zh) | 2019-10-11 |
US11588504B2 (en) | 2023-02-21 |
BR112019002500A2 (pt) | 2019-05-14 |
ES2931850T3 (es) | 2023-01-03 |
CN110326220B (zh) | 2023-06-02 |
US20190052290A1 (en) | 2019-02-14 |
KR20190030213A (ko) | 2019-03-21 |
US11870464B2 (en) | 2024-01-09 |
EP3308469B1 (en) | 2020-03-11 |
CA3031610C (en) | 2021-05-18 |
ES2787907T3 (es) | 2020-10-19 |
US20240120950A1 (en) | 2024-04-11 |
EP3308469A1 (en) | 2018-04-18 |
US20230179230A1 (en) | 2023-06-08 |
RU2730434C1 (ru) | 2020-08-21 |
KR102126404B1 (ko) | 2020-06-24 |
EP3681041B1 (en) | 2022-10-26 |
HUE060810T2 (hu) | 2023-04-28 |
JP2019534588A (ja) | 2019-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6810790B2 (ja) | Ldpc符号のためのレートマッチング方法 | |
EP3520223B1 (en) | Spatially coupled polar codes | |
KR20190113828A (ko) | 저밀도 패리티 체크 (ldpc) 원형 버퍼 레이트 매칭 | |
TWI745579B (zh) | 用於極性碼的有效率交錯器設計 | |
CN110637417B (zh) | 用于对极化码打孔的方法和装置 | |
JP2020504501A (ja) | 密度進化を用いたポーラー符号構築のためのネスト化構造 | |
US11025275B2 (en) | LDPC code block segmentation | |
KR102613326B1 (ko) | 3gpp nr에 대한 crc 코드 길이의 적응 | |
JP7449979B2 (ja) | Polar符号性能を向上させるためのNR PBCHペイロードのビット順序 | |
TW201921845A (zh) | 用於極化碼的高效交錯器設計 | |
JP6876834B2 (ja) | 新無線のためのldpcシフト係数 | |
CN110431751B (zh) | 用于针对低密度奇偶校验(ldpc)码进行快速分层解码的***和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20190401 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201211 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6810790 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |