JP6809996B2 - Simulated target generator and simulated target generation method - Google Patents

Simulated target generator and simulated target generation method Download PDF

Info

Publication number
JP6809996B2
JP6809996B2 JP2017142101A JP2017142101A JP6809996B2 JP 6809996 B2 JP6809996 B2 JP 6809996B2 JP 2017142101 A JP2017142101 A JP 2017142101A JP 2017142101 A JP2017142101 A JP 2017142101A JP 6809996 B2 JP6809996 B2 JP 6809996B2
Authority
JP
Japan
Prior art keywords
signal
frequency
baseband
simulated target
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017142101A
Other languages
Japanese (ja)
Other versions
JP2019020368A (en
Inventor
卓哉 小山
卓哉 小山
裕貴 内山
裕貴 内山
真佑 福場
真佑 福場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP2017142101A priority Critical patent/JP6809996B2/en
Publication of JP2019020368A publication Critical patent/JP2019020368A/en
Application granted granted Critical
Publication of JP6809996B2 publication Critical patent/JP6809996B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Description

本発明は模擬目標発生装置および模擬目標発生方法に関し、例えば、レーダ・シミュレーション・システムおよびレーダ・シミュレーション方法に用いる模擬目標発生装置および模擬目標発生方法に好適に利用できるものである。 The present invention relates to a simulated target generator and a simulated target generation method, and can be suitably used for, for example, a simulated target generator and a simulated target generation method used in a radar simulation system and a radar simulation method.

レーダ装置は、外部に向けて送信波を送信し、この送信波が反射した反射波を受信することで、反射の原因である物体との距離および方向や、この物体との相対速度などを解析することが出来る。 The radar device transmits a transmitted wave to the outside and receives the reflected wave reflected by this transmitted wave to analyze the distance and direction to the object that is the cause of the reflection and the relative velocity to this object. Can be done.

レーダ装置の動作確認を、反射の原因である物体を設置せずに行うシミュレーション方法が知られている。このようなシミュレーション方法では、模擬目標発生装置が用いられる場合がある。模擬目標発生装置は、レーダ装置または類する発生装置から送信される送信波を受信し、この送信波に所定の処理を加えた模擬目標波を生成してレーダ装置に向けて送信する。例えば、レーダ装置または類する発生装置が送信波を送信してから模擬目標波を受信するまでの時間を適宜に調整することで、レーダ装置および模擬目標の間の距離を表現することが可能である。また、模擬目標波の周波数を、送信波の周波数からシフトすることで、レーダ装置および模擬目標の間の相対速度を表現することが可能である。 A simulation method is known in which the operation of a radar device is confirmed without installing an object that causes reflection. In such a simulation method, a simulated target generator may be used. The simulated target generator receives a transmitted wave transmitted from a radar device or a similar generator, generates a simulated target wave obtained by adding a predetermined process to the transmitted wave, and transmits the simulated target wave to the radar device. For example, the distance between the radar device and the simulated target can be expressed by appropriately adjusting the time from the transmission of the transmitted wave to the reception of the simulated target wave by the radar device or a similar generator. .. Further, by shifting the frequency of the simulated target wave from the frequency of the transmitted wave, it is possible to express the relative speed between the radar device and the simulated target.

模擬目標発生装置は、ＤＲＦＭ（Ｄｉｇｉｔａｌ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｍｅｍｏｒｙ：デジタル無線周波数メモリ）装置を用いて構成される場合がある。ＤＲＦＭ装置は、レーダ装置または類する発生装置から受信した送信波をデジタル受信信号にＡ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ：アナログ・デジタル）変換し、デジタル受信信号に所定の処理を施してデジタル模擬目標信号を生成し、デジタル模擬目標信号を模擬目標波にＤ／Ａ（Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ：デジタル・アナログ）変換し、模擬目標波をレーダ装置に向けて送信する。ＤＲＦＭ装置は、デジタル受信信号またはデジタル模擬目標信号をメモリに格納することで、模擬目標波を送信するタイミングを調整することが出来る。 The simulated target generator may be configured by using a DRFM (Digital Radio Frequency Memory) device. The DRFM device converts the transmitted wave received from a radar device or a similar generator into a digital received signal by A / D (Analog / Digital: analog / digital), and performs a predetermined process on the digital received signal to obtain a digital simulated target signal. Generated, the digital simulated target signal is D / A (Digital / Analog) converted into a simulated target wave, and the simulated target wave is transmitted to the radar device. The DRFM device can adjust the timing of transmitting the simulated target wave by storing the digital received signal or the digital simulated target signal in the memory.

上記に関連して、特許文献１（特許第３２４２５８７号）には、レーダ模擬信号発生器に係る発明が開示されている。このレーダ模擬信号発生器は、受信手段と、第１波形メモリ手段と、第１信号処理手段と、第１送信手段とを含む。ここで、受信手段は、レーダパルス信号を受信する。第１波形メモリ手段は、受信手段で受信したレーダパルス信号を記録する。第１信号処理手段は、第１波形メモリ手段に記録されているレーダパルス信号の信号処理を行う。第１送信手段は、波形メモリ手段に記録されている信号処理後のレーダパルス信号を送信する。第１信号処理手段は、第１波形メモリ手段に記録されているレーダパルス信号を時間軸方向で圧縮し、第１波形メモリ手段に記録されているレーダパルス信号の周波数を上昇させる圧縮手段を含む。 In relation to the above, Patent Document 1 (Patent No. 3242587) discloses an invention relating to a radar simulated signal generator. This radar simulated signal generator includes a receiving means, a first waveform memory means, a first signal processing means, and a first transmitting means. Here, the receiving means receives the radar pulse signal. The first waveform memory means records the radar pulse signal received by the receiving means. The first signal processing means performs signal processing of the radar pulse signal recorded in the first waveform memory means. The first transmission means transmits the radar pulse signal after signal processing recorded in the waveform memory means. The first signal processing means includes a compression means that compresses the radar pulse signal recorded in the first waveform memory means in the time axis direction and raises the frequency of the radar pulse signal recorded in the first waveform memory means. ..

また、特許文献２（特許第４４１３７５７号）には、レーダエコー生成装置に係る発明が開示されている。このレーダエコー生成装置は、レーダからのレーダ波を受けて、遅延を与えて返送する。このレーダエコー生成装置は、分岐手段と、第１の発振器と、第２の発振器と、第１のメモリ手段と、第２のメモリ手段と、再生手段とを備える。ここで、分岐手段は、受信したレーダ波のＲＦ入力を第１の信号と第２の信号に分岐する。第１の発振器は、レーダ波の帯域より低い周波数を有する発振波を発生する。第２の発振器は、レーダ波の帯域より高い周波数を有する発振波を発生する。第１のメモリ手段は、第１の信号を第１の発振器の発振波でダウンコンバージョンした信号を記憶し、遅延を与えて、出力する。第２のメモリ手段は、第２の信号を第２の発振器の発振波でダウンコンバージョンした信号を記憶し、第１のメモリ手段が与える遅延量と同じ量の遅延を与えて、出力する。再生手段は、第１と第２のメモリ手段の出力を、それぞれのダウンコンバージョンに用いた発振波を用いてアップコンバージョンし、同相で合成して出力する。 Further, Patent Document 2 (Patent No. 4413757) discloses an invention relating to a radar echo generator. This radar echo generator receives the radar wave from the radar, delays it, and returns it. This radar echo generator includes a branching means, a first oscillator, a second oscillator, a first memory means, a second memory means, and a reproduction means. Here, the branching means branches the RF input of the received radar wave into a first signal and a second signal. The first oscillator generates an oscillating wave having a frequency lower than the radar wave band. The second oscillator generates an oscillating wave having a frequency higher than the radar wave band. The first memory means stores a signal in which the first signal is down-converted by the oscillation wave of the first oscillator, gives a delay, and outputs the signal. The second memory means stores a signal obtained by down-converting the second signal with the oscillation wave of the second oscillator, gives a delay of the same amount as the delay amount given by the first memory means, and outputs the signal. The reproduction means up-converts the outputs of the first and second memory means using the oscillating waves used for the respective down-conversions, synthesizes them in the same phase, and outputs them.

ＤＲＦＭを用いる模擬目標発生装置の一つの課題は、ＤＲＦＭの帯域幅に制限があることである。ＤＲＦＭの帯域幅はＡ／Ｄ変換におけるサンプリングレートに依存し、サンプリングレートが高いほど帯域幅を広くすることができる。しかしながら、現実には、サンプリングレートには上限があるのでＤＲＦＭの帯域幅には制限がある。近年のレーダ装置には、レーダ波の周波数を高速に切り替える周波数ホッピング機能を有するものがあり、ＤＲＦＭの帯域幅の制限は、模擬目標発生装置の実装において大きな制約になっている。 One problem with simulated target generators using DRFM is that the bandwidth of DRFM is limited. The bandwidth of the DRFM depends on the sampling rate in the A / D conversion, and the higher the sampling rate, the wider the bandwidth can be. However, in reality, there is an upper limit to the sampling rate, so the bandwidth of the DRFM is limited. Some radar devices in recent years have a frequency hopping function for switching the frequency of radar waves at high speed, and the limitation of the bandwidth of DRFM has become a major limitation in the implementation of the simulated target generator.

特許文献１では、レーダ装置からの送信波をＡ／Ｄ変換しており、帯域幅の広いレーダに対応出来ない。 In Patent Document 1, the transmitted wave from the radar device is A / D converted, and it cannot correspond to a radar having a wide bandwidth.

特許文献２では、レーダ装置からの送信波を分配し、帯域幅を分割した２つのＤＲＦＭを用いて処理を行った後、合成することで帯域幅の拡大を実現している。しかしながら、発明者の検討によれば、この特許文献に開示されている技術では、この特許文献に開示されている技術では、合成器を用いているために帯域幅が合成器の精度に依存し、帯域幅の拡大に制約がある。 In Patent Document 2, the transmission wave from the radar device is distributed, processing is performed using two DRFMs in which the bandwidth is divided, and then the bandwidth is expanded by synthesizing the waves. However, according to the inventor's examination, in the technique disclosed in this patent document, in the technique disclosed in this patent document, the bandwidth depends on the accuracy of the synthesizer because the synthesizer is used. , There are restrictions on bandwidth expansion.

特許第３２４２５８７号Patent No. 3242587 特許第４４１３７５７号Patent No. 4413757

レーダ装置が送信する送信波が、Ａ／Ｄ処理が困難となる広帯域幅の任意の周波数を有する場合にも適用可能な、汎用性を有する模擬目標発生装置および模擬目標発生方法を提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 Provided are a simulated target generator and a simulated target generation method having versatility, which can be applied even when the transmitted wave transmitted by the radar device has an arbitrary frequency having a wide band width that makes A / D processing difficult. Other challenges and novel features will become apparent from the description and accompanying drawings herein.

以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problem will be described using the numbers used in (the embodiment for carrying out the invention). These numbers are added to clarify the correspondence between the description (claims) and (forms for carrying out the invention). However, those numbers must not be used to interpret the technical scope of the invention described in (Claims).

一実施の形態によれば、模擬目標発生装置（４、４Ａ〜４Ｅ）は、任意のレーダ装置（２）または類する発生装置が送信する送信波信号（２０５）を、所定のシミュレーションシナリオ（３０１、３０２、３０３）に基づいて変換して、レーダ装置（２）または類する発生装置に向けて送信する模擬目標波（４０１）を生成する。この模擬目標発生装置（４、４Ａ〜４Ｅ）は、ＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ：ダイレクト・デジタル・シンセサイザ）装置（６Ａ〜６Ｄ）と、ＤＲＦＭ装置（５Ａ、５Ｂ）とを具備する。ここで、ＤＤＳ装置（６Ａ〜６Ｄ）は、シミュレーションシナリオ（３０１、３０２、３０３）に基づいてベースバンド信号（６９１、７１１）を生成出力する。ＤＲＦＭ装置（５Ａ、５Ｂ）は、送信波信号（２０５）およびベースバンド信号（６９１、７１１）に基づいて前記模擬目標波（４０１）を生成出力する。シミュレーションシナリオ（３０１、３０２、３０３）は、遅延信号（３０１）と、振幅信号（３０２）と、相対速度信号（３０３）のうち、１つ以上を含む。遅延信号（３０１）は、レーダ装置（２）または類する発生装置から、仮想的な模擬目標までの距離の変化を、送信波信号（２０５）に対する模擬目標波（４０１）の遅延時間として表す。振幅信号（３０２）は、模擬目標波（４０１）の信号強度の変化を表す。相対速度信号（３０３）は、レーダ装置（２）または類する発生装置および仮想的な模擬目標の間の相対速度の変化を表す。ＤＲＦＭ装置（５Ａ、５Ｂ）は、局所基準発振器（５１０）と、第１ミキサ（５２０）と、周波数変換回路（５４０）と、第２ミキサ（５５０）と、第１メモリ（５６０）と、第３ミキサ（５７０）と、第４ミキサ（５９０）とを具備する。ここで、局所基準発振器（５１０）は、局所基準周波数を有する局所基準信号（５１１）を生成する。第１ミキサ（５２０）は、送信波信号（２０５）を局所基準信号（５１１）の局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：中間周波数）信号（５３１）を生成する。周波数変換回路（５４０）は、所定の基準クロック周波数を有する基準クロック信号（２０２）をレーダ装置（２）または前記類する発生装置から入力し、基準クロック信号（２０２）を、所定のベースバンド周波数を有するベースバンド周波数信号（５４１）に変換する。第２ミキサ（５５０）は、第１ミキサ（５２０）の後段に接続されて、第１ＩＦ信号（５３１）をベースバンド周波数信号（５４１）のベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ（Ｌｏｃａｌ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：局所中間周波数）信号（５５１）を生成する。第１メモリ（５６０）は、遅延信号（３０１）を入力し、かつ、第２ミキサ（５５０）の後段に接続されて、第１ＬｏＩＦ信号（５５１）を格納し、第１ＬｏＩＦ信号（５５１）に対して遅延時間だけ遅延した第２ＬｏＩＦ信号（５６１）として出力する。第３ミキサ（５７０）は、第１メモリ（５６０）の後段に接続されて、ベースバンド信号（６９１、７１１）を第２ＬｏＩＦ信号（５６１）が有する第２ＬｏＩＦ周波数で周波数アップコンバートして、第２中間周波数を有する第２ＩＦ信号（５７１）を生成する。第４ミキサ（５９０）は、第３ミキサ（５７０）の後段に接続されて、局所基準信号（５１１）の局所基準周波数で第２ＩＦ信号（５７１）を周波数アップコンバートして、模擬目標波（４０１）を生成する。ＤＤＳ装置（６Ａ〜６Ｄ）は、波形生成装置（６１０）と、ベースバンド信号生成装置（６２、６３、６４、６２０、６３０、６４０、６５０、６６０、６７０、６８０、６９０）とを具備する。ここで、波形生成装置（６１０）は、振幅信号（３０２）および相対速度信号（３０３）を入力し、ベースバンド信号（６９１、７１１）の周波数および振幅をそれぞれ制御するための周波数制御信号（６１１）および振幅制御信号（６１２）を生成する。ベースバンド信号生成装置（６２、６３、６４、６２０、６３０、６４０、６５０、６６０、６７０、６８０、６９０）は、波形生成装置（６１０）の後段に接続されて、かつ、遅延信号（３１０）を入力し、遅延時間並びに波形生成装置（６１０）に制御された周波数および振幅を有するベースバンド信号（６９１、７１１）を生成する。 According to one embodiment, the simulated target generators (4, 4A-4E) transmit a transmitted wave signal (205) transmitted by an arbitrary radar device (2) or similar generator to a predetermined simulation scenario (301, It transforms based on 302, 303) to generate a simulated target wave (401) to be transmitted towards the radar device (2) or similar generator. The simulated target generators (4, 4A to 4E) include a DDS (Direct Digital Synthesizer) device (6A to 6D) and a DRFM device (5A, 5B). Here, the DDS apparatus (6A to 6D) generates and outputs baseband signals (691, 711) based on the simulation scenarios (301, 302, 303). The DRFM device (5A, 5B) generates and outputs the simulated target wave (401) based on the transmitted wave signal (205) and the baseband signal (691, 711). The simulation scenario (301, 302, 303) includes one or more of a delay signal (301), an amplitude signal (302), and a relative velocity signal (303). The delay signal (301) represents the change in distance from the radar device (2) or similar generator to the virtual simulated target as the delay time of the simulated target wave (401) with respect to the transmitted wave signal (205). The amplitude signal (302) represents a change in the signal strength of the simulated target wave (401). The relative velocity signal (303) represents a change in relative velocity between the radar device (2) or similar generator and a virtual simulated target. The DRFM apparatus (5A, 5B) includes a local reference oscillator (510), a first mixer (520), a frequency conversion circuit (540), a second mixer (550), a first memory (560), and a first. It includes a 3 mixer (570) and a 4th mixer (590). Here, the local reference oscillator (510) generates a local reference signal (511) having a local reference frequency. The first mixer (520) frequency-downconverts the transmitted wave signal (205) at the local reference frequency of the local reference signal (511), and has a first IF (Intermediate Frequency) signal (531) having an first intermediate frequency. ) Is generated. The frequency conversion circuit (540) inputs a reference clock signal (202) having a predetermined reference clock frequency from the radar device (2) or the above-mentioned generator, and inputs the reference clock signal (202) to a predetermined baseband frequency. It is converted into a baseband frequency signal (541) having. The second mixer (550) is connected to the subsequent stage of the first mixer (520), and the first IF signal (531) is frequency down-converted to the base band frequency of the base band frequency signal (541) to obtain a local intermediate frequency. A first LoIF (Local Intermediate Frequency) signal (551) having a LoIF (Local Intermediate Frequency) signal is generated. The first memory (560) inputs the delay signal (301) and is connected to the subsequent stage of the second mixer (550) to store the first LoIF signal (551) and to the first LoIF signal (551). It is output as a second LoIF signal (561) delayed by the delay time. The third mixer (570) is connected to the subsequent stage of the first memory (560), frequency-upconverts the baseband signals (691, 711) at the second LoIF frequency of the second LoIF signal (561), and second. A second IF signal (571) having an intermediate frequency is generated. The fourth mixer (590) is connected to the subsequent stage of the third mixer (570), frequency-upconverts the second IF signal (571) at the local reference frequency of the local reference signal (511), and simulates the target wave (401). ) Is generated. The DDS devices (6A to 6D) include a waveform generator (610) and a baseband signal generator (62, 63, 64, 620, 630, 640, 650, 660, 670, 680, 690). Here, the waveform generator (610) inputs an amplitude signal (302) and a relative velocity signal (303), and a frequency control signal (611) for controlling the frequency and amplitude of the baseband signals (691, 711), respectively. ) And the amplitude control signal (612). The baseband signal generators (62, 63, 64, 620, 630, 640, 650, 660, 670, 680, 690) are connected to the subsequent stage of the waveform generator (610) and the delay signal (310). Is input to generate a baseband signal (691, 711) with a delay time and a controlled frequency and amplitude in the waveform generator (610).

一実施の形態によれば、模擬目標発生方法は、ＤＤＳ装置（６Ａ〜６Ｄ）が、所定のシミュレーションシナリオ（３０１、３０２、３０３）に基づいてベースバンド信号（６９１、７１１）を生成出力することと、ＤＲＦＭ装置（５Ａ、５Ｂ）が、任意のレーダ装置（２）または類する発生装置が送信する送信波信号（２０５）およびベースバンド信号（６９１、７１１）に基づいて模擬目標波（４０１）を生成出力することとを具備する。シミュレーションシナリオ（３０１、３０２、３０３）は、遅延信号（３０１）と、振幅信号（３０２）と、相対速度信号（３０３）のうち、１つ以上を含む。遅延信号（３０１）は、レーダ装置（２）または類する発生装置から、仮想的な模擬目標までの距離の変化を、送信波信号（２０５）に対する模擬目標波（４０１）の遅延時間として表す。振幅信号（３０２）は、模擬目標波（４０１）の信号強度の変化を表す。相対速度信号（３０３）は、レーダ装置（２）または類する発生装置および仮想的な模擬目標の間の相対速度の変化を表す。模擬目標波（４０１）を生成出力すること（Ｓ１０３〜Ｓ１０７）は、局所基準発振器（５１０）が、局所基準周波数を有する局所基準信号（５１１）を生成することと、第１ミキサ（５２０）が、送信波信号（２０５）を局所基準信号（５１１）の局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ信号（５３１）を生成すること（Ｓ１０３）と、周波数変換回路（５４０）が、所定の基準クロック周波数を有する基準クロック信号（２０２）をレーダ装置（２）または前記類する発生装置から入力し、所定のベースバンド周波数を有するベースバンド周波数信号（５４１）に基準クロック信号（２０２）を変換することと、第２ミキサ（５５０）が、第１ＩＦ信号（５３１）をベースバンド周波数信号（５４１）のベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ信号（５５１）を生成すること（Ｓ１０４）と、第１メモリ（５６０）が、遅延信号（３０１）を入力し、第１ＬｏＩＦ信号（５５１）を格納し、第１ＬｏＩＦ信号（５５１）に対して遅延時間だけ遅延した第２ＬｏＩＦ信号（５６１）として出力することと、第３ミキサ（５７０）が、ベースバンド信号（６９１、７１１）が有するベースバンド周波数で第２ＬｏＩＦ信号（５６１）を周波数アップコンバートして、第２中間周波数を有する第２ＩＦ信号（５７１）を生成すること（Ｓ１０６）と、第４ミキサ（５９０）が、局所基準信号（５１１）の局所基準周波数で第２ＩＦ信号（５７１）を周波数アップコンバートして、模擬目標波（４０１）を生成すること（Ｓ１０７）とを具備する。ベースバンド信号（６９１、７１１）を生成出力することは、波形生成装置（６１０）が、振幅信号（３０２）および相対速度信号（３０３）を入力し、ベースバンド信号（６９１、７１１）の周波数および振幅をそれぞれ制御するための周波数制御信号（６１１）および振幅制御信号（６１２）を生成すること（Ｓ１０１）と、ベースバンド信号生成装置（６２、６３、６４、６２０、６３０、６４０、６５０、６６０、６７０、６８０、６９０）が、遅延信号（３１０）を入力し、遅延時間ならびに波形生成装置（６１０）に制御された周波数および振幅を有するベースバンド信号（６９１、７１１）を生成すること（Ｓ１０２）とを具備する。 According to one embodiment, in the simulated target generation method, the DDS apparatus (6A to 6D) generates and outputs baseband signals (691, 711) based on predetermined simulation scenarios (301, 302, 303). And the DRFM device (5A, 5B) produces a simulated target wave (401) based on the transmitted wave signal (205) and baseband signal (691, 711) transmitted by any radar device (2) or similar generator. It is provided to generate and output. The simulation scenario (301, 302, 303) includes one or more of a delay signal (301), an amplitude signal (302), and a relative velocity signal (303). The delay signal (301) represents the change in distance from the radar device (2) or similar generator to the virtual simulated target as the delay time of the simulated target wave (401) with respect to the transmitted wave signal (205). The amplitude signal (302) represents a change in the signal strength of the simulated target wave (401). The relative velocity signal (303) represents a change in relative velocity between the radar device (2) or similar generator and a virtual simulated target. To generate and output the simulated target wave (401) (S103 to S107), the local reference oscillator (510) generates the local reference signal (511) having the local reference frequency, and the first mixer (520) generates and outputs the local reference signal (511). , The transmission wave signal (205) is frequency down-converted at the local reference frequency of the local reference signal (511) to generate the first IF signal (531) having the first intermediate frequency (S103), and the frequency conversion circuit (S103). 540) inputs a reference clock signal (202) having a predetermined reference clock frequency from the radar device (2) or the above-mentioned generator, and inputs the reference clock signal to the baseband frequency signal (541) having a predetermined baseband frequency. (202) is converted, and the second mixer (550) frequency-downconverts the first IF signal (531) to the baseband frequency of the baseband frequency signal (541), and the first LoIF signal having a local intermediate frequency. (S104) and the first memory (560) input the delay signal (301), store the first LoIF signal (551), and delay time with respect to the first LoIF signal (551). The second LoIF signal (561) is output as a delayed second LoIF signal (561), and the third mixer (570) up-converts the second LoIF signal (561) at the baseband frequency of the baseband signals (691, 711). The second IF signal (571) having the second intermediate frequency is generated (S106), and the fourth mixer (590) frequency-upconverts the second IF signal (571) at the local reference frequency of the local reference signal (511). Then, the simulated target wave (401) is generated (S107). To generate and output the baseband signal (691, 711), the waveform generator (610) inputs the amplitude signal (302) and the relative velocity signal (303), and the frequency of the baseband signal (691, 711) and Generating a frequency control signal (611) and an amplitude control signal (612) to control the amplitude (S101), and a baseband signal generator (62, 63, 64, 620, 630, 640, 650, 660, respectively). , 670, 680, 690) input a delay signal (310) to generate a baseband signal (691, 711) with a delay time and a controlled frequency and amplitude in the waveform generator (610) (S102). ) And.

前記一実施の形態によれば、送信波よりも低い周波数帯域でＡ／Ｄ処理を行うので、より広い帯域を有する送信波に対応する模擬目標波を生成することが出来る。 According to the above embodiment, since the A / D processing is performed in a frequency band lower than the transmitted wave, it is possible to generate a simulated target wave corresponding to the transmitted wave having a wider band.

図１Ａは、関連技術によるＤＲＦＭ装置の一構成例を示すブロック回路図である。FIG. 1A is a block circuit diagram showing a configuration example of a DRFM device according to a related technique. 図１Ｂは、ＤＲＦＭ装置が入力する入力波と、出力する出力波との関係の一例を示すグラフである。FIG. 1B is a graph showing an example of the relationship between the input wave input by the DRFM device and the output wave output. 図２は、別の関連技術によるＤＲＦＭ装置の一構成例を示すブロック回路図である。FIG. 2 is a block circuit diagram showing a configuration example of a DRFM device according to another related technique. 図３Ａは、一実施形態によるレーダ・シミュレーション・システムの一構成例を示すブロック回路図である。FIG. 3A is a block circuit diagram showing a configuration example of a radar simulation system according to an embodiment. 図３Ｂは、一実施形態によるレーダ・シミュレーション方法の一構成例を示すフローチャートである。FIG. 3B is a flowchart showing a configuration example of a radar simulation method according to an embodiment. 図４Ａは、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。FIG. 4A is a block circuit diagram showing a configuration example of a simulated target generator according to an embodiment. 図４Ｂは、一実施形態による模擬目標発生方法の一構成例を示すフローチャートである。FIG. 4B is a flowchart showing a configuration example of a simulated target generation method according to an embodiment. 図５Ａは、一実施形態による模擬目標発生装置が生成する各中間信号の周波数の関係の一例を示すグラフである。FIG. 5A is a graph showing an example of the frequency relationship of each intermediate signal generated by the simulated target generator according to the embodiment. 図５Ｂは、一実施形態による模擬目標発生装置が生成する各中間信号の周波数の関係の一例を示すグラフである。FIG. 5B is a graph showing an example of the relationship between the frequencies of the intermediate signals generated by the simulated target generator according to the embodiment. 図６は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。FIG. 6 is a block circuit diagram showing a configuration example of a simulated target generator according to an embodiment. 図７は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。FIG. 7 is a block circuit diagram showing a configuration example of a simulated target generator according to an embodiment. 図８は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。FIG. 8 is a block circuit diagram showing a configuration example of a simulated target generator according to an embodiment. 図９は、一実施形態による模擬目標発生装置の一構成例を示すブロック回路図である。FIG. 9 is a block circuit diagram showing a configuration example of a simulated target generator according to an embodiment.

添付図面を参照して、本発明による模擬目標発生装置および模擬目標発生方法を実施するための形態を以下に説明する。 A mode for carrying out the simulated target generator and the simulated target generation method according to the present invention will be described below with reference to the accompanying drawings.

本発明の課題をより詳細に説明するために、図１Ａ、図１Ｂおよび図２を参照して、まず関連技術について説明する。 In order to explain the subject of the present invention in more detail, the related technology will be described first with reference to FIGS. 1A, 1B and 2.

図１Ａは、関連技術によるＤＲＦＭ装置１００の一構成例を示すブロック回路図である。上述のとおり、特許文献１（特許第３２４２５８７号）および特許文献２（特許第４４１３７５７号）では、ＤＲＦＭ装置を用いて模擬目標波を発生させる。 FIG. 1A is a block circuit diagram showing a configuration example of a DRFM device 100 according to a related technique. As described above, in Patent Document 1 (Patent No. 3242587) and Patent Document 2 (Patent No. 4413757), a simulated target wave is generated by using a DRFM device.

図１Ａに示すＤＲＦＭ装置１００の構成要素について説明する。ＤＲＦＭ装置１００は、入力１１０と、Ａ／Ｄ変換回路１２０と、メモリ１３０と、信号処理器１４０と、Ｄ／Ａ変換回路１５０とを備える。 The components of the DRFM device 100 shown in FIG. 1A will be described. The DRFM device 100 includes an input 110, an A / D conversion circuit 120, a memory 130, a signal processor 140, and a D / A conversion circuit 150.

ＤＲＦＭ装置１００の各構成要素の接続関係について説明する。入力１１０は、Ａ／Ｄ変換回路１２０の前段に接続されている。メモリ１３０は、Ａ／Ｄ変換回路１２０の後段に接続されている。Ｄ／Ａ変換回路１５０は、メモリ１３０の後段に接続されている。出力１６０は、Ｄ／Ａ変換回路１５０の後段に接続されている。信号処理器１４０は、メモリ１３０との間でデータの送受信が行えるように接続されている。 The connection relationship of each component of the DRFM device 100 will be described. The input 110 is connected to the front stage of the A / D conversion circuit 120. The memory 130 is connected to the subsequent stage of the A / D conversion circuit 120. The D / A conversion circuit 150 is connected to the subsequent stage of the memory 130. The output 160 is connected to the subsequent stage of the D / A conversion circuit 150. The signal processor 140 is connected so that data can be transmitted and received to and from the memory 130.

ＤＲＦＭ装置１００の各構成要素の動作について説明する。Ａ／Ｄ変換回路１２０は、入力１１０を介して、アナログ信号を入力する。Ａ／Ｄ変換回路１２０は、入力したアナログ信号を、デジタル信号に変換して、メモリ１３０に向けて出力する。メモリ１３０は、Ａ／Ｄ変換回路１２０から受信したデジタル信号を格納する。信号処理器１４０は、メモリ１３０からデジタル信号を読み出し、所定の信号処理を行い、処理されたデジタル信号をメモリ１３０に書き込む。メモリ１３０は、処理されたデジタル信号をＤ／Ａ変換回路１５０に向けて出力する。Ｄ／Ａ変換回路１５０は、処理されたデジタル信号をアナログ信号に変換し、出力１６０を介して出力する。 The operation of each component of the DRFM device 100 will be described. The A / D conversion circuit 120 inputs an analog signal via the input 110. The A / D conversion circuit 120 converts the input analog signal into a digital signal and outputs it to the memory 130. The memory 130 stores the digital signal received from the A / D conversion circuit 120. The signal processor 140 reads a digital signal from the memory 130, performs predetermined signal processing, and writes the processed digital signal to the memory 130. The memory 130 outputs the processed digital signal to the D / A conversion circuit 150. The D / A conversion circuit 150 converts the processed digital signal into an analog signal and outputs the processed digital signal via the output 160.

図１Ｂを参照して、ＤＲＦＭ装置１００が模擬目標発生装置として機能することを説明する。図１Ｂは、ＤＲＦＭ装置１００が入力する入力波１０１と、出力する出力波１０２との関係の一例を示すグラフである。図１Ｂのグラフは、２つのグラフを含んでいる。一方のグラフは、破線で描かれており、ＤＲＦＭ装置１００が入力１１０から入力する入力波１０１を示している。他方のグラフは、実線で描かれており、ＤＲＦＭ装置１００が出力１６０から出力する出力波１０２を示している。図１Ｂのグラフにおいて、横軸は時間を示し、縦軸は信号強度を示している。 It will be described that the DRFM device 100 functions as a simulated target generator with reference to FIG. 1B. FIG. 1B is a graph showing an example of the relationship between the input wave 101 input by the DRFM device 100 and the output wave 102 output. The graph of FIG. 1B includes two graphs. One graph is drawn with a broken line and shows the input wave 101 input by the DRFM device 100 from the input 110. The other graph is drawn with a solid line and shows the output wave 102 output from the output 160 by the DRFM device 100. In the graph of FIG. 1B, the horizontal axis represents time and the vertical axis represents signal strength.

任意のレーダ装置または類する発生装置から送信される送信波信号を入力波１０１として入力１１０から入力し、この送信波信号に信号処理器１４０で遅延を与え、出力波１０２を模擬目標波として出力１６０からレーダ装置に向けて出力することで、ＤＲＦＭ装置１００は模擬目標発生装置として機能する。このとき、レーダ装置に、送信波信号を送信してから模擬目標波を受信するまでの遅延時間に対応する距離だけ離れた位置に目標が存在すると認識させることが出来る。また、送信波信号の周波数に、信号処理器１４０で変化を与えれば、ドップラ効果を表現することが可能となり、レーダ装置に、目標との間の相対速度の変化を認識させることが出来る。図１Ｂの例では、出力波１０２の周波数は、入力波１０１の周波数よりも低い。このような場合、目標がレーダ装置から遠ざかっているとレーダ装置に認識させることが出来る。 A transmission wave signal transmitted from an arbitrary radar device or a similar generator is input from the input 110 as an input wave 101, a delay is given to this transmission wave signal by the signal processor 140, and the output wave 102 is output as a simulated target wave 160. The DRFM device 100 functions as a simulated target generator by outputting the signal from the radar device to the radar device. At this time, it is possible to make the radar device recognize that the target exists at a position separated by a distance corresponding to the delay time from the transmission of the transmitted wave signal to the reception of the simulated target wave. Further, if the frequency of the transmitted wave signal is changed by the signal processor 140, the Doppler effect can be expressed, and the radar device can recognize the change in the relative speed with respect to the target. In the example of FIG. 1B, the frequency of the output wave 102 is lower than the frequency of the input wave 101. In such a case, the radar device can be made to recognize that the target is moving away from the radar device.

図２は、別の関連技術によるＤＲＦＭ装置１００Ａの一構成例を示すブロック回路図である。図２に示したＤＲＦＭ装置１００Ａの構成要素について説明する。ＤＲＦＭ装置１００Ａは、入力１１０Ａと、分配器（同位相）１７１と、ミキサ１７２と、第１ローカル発振器１７３と、低帯域用ＤＲＦＭ装置１７４と、ミキサ１７５と、ミキサ１７６と、第２ローカル発振器１７７と、高帯域用ＤＲＦＭ装置１７８と、ミキサ１７９と、合成器（同位相）１８０と、出力１６０Ａとを備えている。 FIG. 2 is a block circuit diagram showing a configuration example of a DRFM device 100A according to another related technique. The components of the DRFM device 100A shown in FIG. 2 will be described. The DRFM device 100A includes an input 110A, a distributor (in-phase) 171, a mixer 172, a first local oscillator 173, a low-bandwidth DRFM device 174, a mixer 175, a mixer 176, and a second local oscillator 177. A high-band band DRFM device 178, a mixer 179, a synthesizer (in-phase) 180, and an output 160A are provided.

図２に示したＤＲＦＭ装置１００Ａの構成要素の接続関係について説明する。入力１１０Ａは、分配器（同位相）１７１の入力に接続されている。分配器（同位相）１７１の第１出力は、ミキサ１７２の第１入力に接続されている。分配器（同位相）１７１の第２出力は、ミキサ１７６の第１入力に接続されている。第１ローカル発振器１７３の出力は、ミキサ１７２の第２入力に接続されている。第２ローカル発振器１７７の出力は、ミキサ１７６の第２入力に接続されている。ミキサ１７２の出力は、低帯域用ＤＲＦＭ装置１７４の入力に接続されている。ミキサ１７６の出力は、高帯域用ＤＲＦＭ装置１７８の入力に接続されている。低帯域用ＤＲＦＭ装置１７４の出力は、ミキサ１７５の第１入力に接続されている。高帯域用ＤＲＦＭ装置１７８の出力は、ミキサ１７９の第１入力に接続されている。ミキサ１７５の第２入力は、第１ローカル発振器１７３の出力に接続されている。ミキサ１７９の第２入力は、第２ローカル発振器１７７の出力に接続されている。ミキサ１７５の出力は、合成器（同位相）１８０の第１入力に接続されている。ミキサ１７９の出力は、合成器（同位相）１８０の第２入力に接続されている。合成器（同位相）１８０の出力は、出力１６０Ａに接続されている。 The connection relationship of the components of the DRFM device 100A shown in FIG. 2 will be described. The input 110A is connected to the input of the distributor (in-phase) 171. The first output of the distributor (in-phase) 171 is connected to the first input of the mixer 172. The second output of the distributor (in-phase) 171 is connected to the first input of the mixer 176. The output of the first local oscillator 173 is connected to the second input of the mixer 172. The output of the second local oscillator 177 is connected to the second input of the mixer 176. The output of the mixer 172 is connected to the input of the low band DRFM device 174. The output of the mixer 176 is connected to the input of the high band DRFM device 178. The output of the low band DRFM device 174 is connected to the first input of the mixer 175. The output of the high-bandwidth DRFM device 178 is connected to the first input of the mixer 179. The second input of the mixer 175 is connected to the output of the first local oscillator 173. The second input of the mixer 179 is connected to the output of the second local oscillator 177. The output of the mixer 175 is connected to the first input of the synthesizer (in-phase) 180. The output of the mixer 179 is connected to the second input of the synthesizer (in-phase) 180. The output of the synthesizer (in-phase) 180 is connected to the output 160A.

図２に示すＤＲＦＭ装置１００Ａの動作について説明する。図２に示すＤＲＦＭ装置１００Ａは、レーダ装置からの送信波を入力１１０Ａから入力し、分配器（同位相）１７１により分配し、低帯域用ＤＲＦＭ装置１７４と、高帯域用ＤＲＦＭ装置１７８とを用いて処理を行った後、合成器１８０（同位相）で合成し、出力１６０Ａから出力することで、帯域幅の拡大を実現している。ここで、図２のＤＲＦＭ装置１００Ａの低帯域側回路部では、まず、低帯域用ＤＲＦＭ装置１７４の前段に接続されているミキサ１７２が、第１ローカル発振器１７３が生成する第１発振波で、分配された送信波をダウンコンバージョンする。次に、低帯域用ＤＲＦＭ装置１７４の後段に接続されているミキサ１７５が、処理された送信波を、同じ第１発振波でアップコンバージョンする。同様に、図２のＤＲＦＭ装置１００Ａの高帯域側回路部では、まず、高帯域用ＤＲＦＭ装置１７８の前段に接続されているミキサ１７６が、第２ローカル発振器１７７が生成する第２発振波で、分配された送信波をダウンコンバージョンする。次に、高帯域用ＤＲＦＭ装置１７８の後段に接続されているミキサ１７９が、処理された送信波を、同じ第２発振波でアップコンバージョンする。 The operation of the DRFM device 100A shown in FIG. 2 will be described. The DRFM device 100A shown in FIG. 2 receives the transmitted wave from the radar device from the input 110A, distributes it by the distributor (in-phase) 171 and uses the low-band DRFM device 174 and the high-band DRFM device 178. The bandwidth is expanded by synthesizing with the synthesizer 180 (in-phase) and outputting from the output 160A. Here, in the low-band side circuit section of the DRFM device 100A of FIG. 2, first, the mixer 172 connected to the front stage of the low-band DRFM device 174 is the first oscillation wave generated by the first local oscillator 173. Down-convert the distributed transmitted wave. Next, the mixer 175 connected to the subsequent stage of the low-band DRFM device 174 up-converts the processed transmission wave with the same first oscillation wave. Similarly, in the high-band side circuit section of the DRFM device 100A of FIG. 2, first, the mixer 176 connected to the front stage of the high-band DRFM device 178 is the second oscillation wave generated by the second local oscillator 177. Down-convert the distributed transmitted wave. Next, the mixer 179 connected to the subsequent stage of the high-band DRFM device 178 up-converts the processed transmission wave with the same second oscillation wave.

図１ＡのＤＲＦＭ装置１００でも、図２のＤＲＦＭ装置１００Ａでも、レーダ装置または類する発生装置から送信された送信波信号をＡ／Ｄ変換する。このとき、標本化定理により、送信波信号の周波数の２倍の周波数で標本化を行う必要がある。Ａ／Ｄ変換回路１２０が処理できる周波数には物理的な上限があり、送信波信号がこの上限周波数の半値を超える周波数を有する場合には、Ａ／Ｄ変換回路１２０を備えるＤＲＦＭ装置１００、１００Ａを模擬目標発生装置として使用することが出来ない。そして、レーダ装置の送信波信号の周波数は今後さらに高くなることが予想される。 Both the DRFM device 100 of FIG. 1A and the DRFM device 100A of FIG. 2 perform A / D conversion of a transmitted wave signal transmitted from a radar device or a similar generator. At this time, according to the sampling theorem, it is necessary to perform sampling at a frequency twice the frequency of the transmitted wave signal. The frequency that can be processed by the A / D conversion circuit 120 has a physical upper limit, and when the transmitted wave signal has a frequency exceeding half of this upper limit frequency, the DRFM devices 100 and 100A including the A / D conversion circuit 120 Cannot be used as a simulated target generator. The frequency of the transmitted wave signal of the radar device is expected to be further increased in the future.

また、図２のＤＲＦＭ装置１００Ａは、レーダ装置からの送信波を分配し、帯域幅を分割した２つのＤＲＦＭ装置１７４、１７８を用いて処理を行った後、合成することで帯域幅の拡大を実現している。しかしながら、発明者の検討によれば、この特許文献に開示されている技術は、合成器を用いているために帯域幅が合成器の精度に依存し、帯域幅の拡大の幅に制約がある。 Further, the DRFM device 100A of FIG. 2 distributes the transmitted wave from the radar device, performs processing using the two DRFM devices 174 and 178 whose bandwidths are divided, and then combines them to expand the bandwidth. It has been realized. However, according to the inventor's examination, since the technique disclosed in this patent document uses a synthesizer, the bandwidth depends on the accuracy of the synthesizer, and the width of bandwidth expansion is limited. ..

一実施形態による模擬目標発生装置では、上記の課題を解決するために、ベースバンド変調なしの狭帯域の送信波信号の周波数を所定の局所基準周波数で周波数ダウンコンバートし、より低い周波数を有する中間信号を生成し、この中間信号をＡ／Ｄ変換する。また、この中間信号を用いてベースバンド信号を中間周波数に変換した後、同じ局所基準周波数で周波数アップコンバートすることで、送信波信号に対応する模擬目標波を生成する。 In the simulated target generator according to one embodiment, in order to solve the above problem, the frequency of the narrow band transmission wave signal without baseband modulation is frequency down-converted to a predetermined local reference frequency, and an intermediate having a lower frequency. A signal is generated, and this intermediate signal is A / D converted. Further, after converting the baseband signal to an intermediate frequency using this intermediate signal, the frequency is up-converted at the same local reference frequency to generate a simulated target wave corresponding to the transmitted wave signal.

また、一実施形態による模擬目標発生装置では、レーダ装置から入力する高周波信号は、ベースバンド変調なしの送信波のみとすることにより、特定のレーダ装置への依存性を抑制する。 Further, in the simulated target generator according to one embodiment, the high frequency signal input from the radar device is only the transmitted wave without baseband modulation, so that the dependence on the specific radar device is suppressed.

さらに、一実施形態による模擬目標発生装置では、ベースバンド変調による波形を変更する処理を行うＤＤＳ装置を、周波数を処理するＤＲＦＭ装置から分離することで、ＤＤＳ装置をＤＲＦＭ装置よりもさらに低い周波数帯域で行うことが可能となる。 Further, in the simulated target generator according to one embodiment, the DDS device that performs the process of changing the waveform by baseband modulation is separated from the DRFM device that processes the frequency, so that the DDS device has a lower frequency band than the DRFM device. It becomes possible to do it with.

（第１実施形態）
図３Ａを参照して、一実施形態による模擬目標発生装置４を用いるレーダ・シミュレーション・システム１の全体的な構成について説明する。図３Ａは、一実施形態によるレーダ・シミュレーション・システム１の一構成例を示すブロック回路図である。 (First Embodiment)
The overall configuration of the radar simulation system 1 using the simulated target generator 4 according to the embodiment will be described with reference to FIG. 3A. FIG. 3A is a block circuit diagram showing a configuration example of the radar simulation system 1 according to the embodiment.

図３Ａのレーダ・シミュレーション・システム１の構成要素について説明する。レーダ・シミュレーション・システム１は、レーダ装置２と、上位計算機３と、模擬目標発生装置４とを備える。なお、レーダ装置２は、類する他の送信波発生装置に置き換えることも可能である。 The components of the radar simulation system 1 of FIG. 3A will be described. The radar simulation system 1 includes a radar device 2, a high-level computer 3, and a simulated target generator 4. The radar device 2 can be replaced with another similar transmitted wave generator.

レーダ装置２は、アンテナ２１０と、受信機２２０と、信号処理器２３０と、基準発振器２４０と、周波数変換器２５０とを備える。周波数変換器２５０は、ＰＬＬ（Ｐｈａｓｅｄ Ｌｏｃｋ Ｌｏｏｐ：位相同期）回路２５１と、可変ＰＬＬ回路２５２と、ミキサ２５３と、ミキサ２５４とを備える。 The radar device 2 includes an antenna 210, a receiver 220, a signal processor 230, a reference oscillator 240, and a frequency converter 250. The frequency converter 250 includes a PLL (Phased Lock Loop: phase-locked loop) circuit 251, a variable PLL circuit 252, a mixer 253, and a mixer 254.

模擬目標発生装置４は、アンテナ４１０を備える。なお、模擬目標発生装置４が備えるその他の構成要素については、後述する。 The simulated target generator 4 includes an antenna 410. The other components included in the simulated target generator 4 will be described later.

図３Ａのレーダ・シミュレーション・システム１の構成要素の接続関係について説明する。レーダ装置２と、模擬目標発生装置４との間は、複数の電気信号を送受信出来るように、電気的に接続されている。具体的には、レーダ装置２は、模擬目標発生装置４に向けて、基準クロック信号２０２、送信波周波数信号２０３、ベースバンド変調信号２０４および送信波信号２０５を送信する。その他、模擬目標発生装置４は、アンテナ４１０を介して模擬目標波４０１を無線信号として送信し、レーダ装置２はアンテナ２１０を介してこの模擬目標波４０１を受信波２０１として受信する。 The connection relationship of the components of the radar simulation system 1 of FIG. 3A will be described. The radar device 2 and the simulated target generator 4 are electrically connected so that a plurality of electric signals can be transmitted and received. Specifically, the radar device 2 transmits the reference clock signal 202, the transmission wave frequency signal 203, the baseband modulation signal 204, and the transmission wave signal 205 toward the simulated target generator 4. In addition, the simulated target generator 4 transmits the simulated target wave 401 as a radio signal via the antenna 410, and the radar device 2 receives the simulated target wave 401 as the received wave 201 via the antenna 210.

また、上位計算機３と、模擬目標発生装置４との間は、別の複数の電気信号を送受信できるように、電気的に接続されている。具体的には、上位計算機３は、模擬目標発生装置４に向けて、遅延信号３０１、振幅信号３０２および相対速度信号３０３のうち、１以上を送信する。なお、遅延信号３０１、振幅信号３０２および相対速度信号３０３をまとめて、シミュレーションシナリオ信号とも呼ぶ。言い換えれば、上位計算機３が送信するシミュレーションシナリオ信号は、遅延信号３０１、振幅信号３０２および相対速度信号３０３のうち、少なくとも１つを含む。 Further, the host computer 3 and the simulated target generator 4 are electrically connected so that a plurality of different electric signals can be transmitted and received. Specifically, the host computer 3 transmits one or more of the delay signal 301, the amplitude signal 302, and the relative velocity signal 303 toward the simulated target generator 4. The delay signal 301, the amplitude signal 302, and the relative velocity signal 303 are collectively referred to as a simulation scenario signal. In other words, the simulation scenario signal transmitted by the host computer 3 includes at least one of the delay signal 301, the amplitude signal 302, and the relative velocity signal 303.

図３Ｂを参照して、本実施形態によるレーダ・シミュレーション・システム１の動作、すなわち本実施形態によるレーダ・シミュレーション方法について説明する。図３Ｂは、一実施形態によるレーダ・シミュレーション方法の一構成例を示すフローチャートである。図３Ｂのフローチャートは、第０ステップＳ０〜第６ステップＳ６の、合計７の工程を備える。図３Ｂのフローチャートは、第０ステップＳ０から開始する。第０ステップＳ０の次に、第１ステップＳ１が実行される。 The operation of the radar simulation system 1 according to the present embodiment, that is, the radar simulation method according to the present embodiment will be described with reference to FIG. 3B. FIG. 3B is a flowchart showing a configuration example of a radar simulation method according to an embodiment. The flowchart of FIG. 3B includes a total of 7 steps of 0th step S0 to 6th step S6. The flowchart of FIG. 3B starts from the 0th step S0. After the 0th step S0, the 1st step S1 is executed.

第１ステップＳ１において、レーダ装置２が、送信波信号２０５を生成して模擬目標発生装置４に向けて送信する。ここで、送信波信号２０５は、本来、レーダ装置２が外部に向けて送信するレーダ波とは異なり、ベースバンド変調を行う前の信号であることが好ましい。ただし、周波数ホッピングについては、送信波信号２０５にもレーダ波と同様に施されることが好ましい。このとき、レーダ装置２の内部では、基準クロック信号２０２、送信波周波数信号２０３およびベースバンド変調信号２０４も生成される。したがって、これらの信号は、レーダ装置２の構成に大掛かりな変更を施すことなく、模擬目標発生装置４に提供することが可能となる。なお、レーダ装置２の動作の開始および終了は、上位計算機３によって制御されても良い。第１ステップＳ１の次に、第２ステップＳ２が実行される。 In the first step S1, the radar device 2 generates a transmission wave signal 205 and transmits it to the simulated target generator 4. Here, the transmitted wave signal 205 is preferably a signal before baseband modulation, unlike the radar wave originally transmitted by the radar device 2 to the outside. However, it is preferable that the frequency hopping is applied to the transmitted wave signal 205 in the same manner as the radar wave. At this time, the reference clock signal 202, the transmission wave frequency signal 203, and the baseband modulation signal 204 are also generated inside the radar device 2. Therefore, these signals can be provided to the simulated target generator 4 without making major changes to the configuration of the radar device 2. The start and end of the operation of the radar device 2 may be controlled by the host computer 3. After the first step S1, the second step S2 is executed.

第２ステップＳ２において、上位計算機３が、所定のシミュレーションシナリオに基づいて、遅延信号３０１、振幅信号３０２および相対速度信号３０３のうち、１つ以上を生成し、模擬目標発生装置４に向けて送信する。ここで、シミュレーションシナリオとは、レーダ装置２に認識させる仮想的な模擬目標の移動経路や速度の変化などに係る情報の集合である。なお、第２ステップＳ２は、第１ステップＳ１と同時に実行されても良いし、第１ステップＳ１の前に実行されても良い。第２ステップＳ２の次に、第３ステップＳ３が実行される。 In the second step S2, the host computer 3 generates one or more of the delay signal 301, the amplitude signal 302, and the relative velocity signal 303 based on a predetermined simulation scenario, and transmits them to the simulated target generator 4. To do. Here, the simulation scenario is a set of information related to a change in the movement path and speed of a virtual simulated target to be recognized by the radar device 2. The second step S2 may be executed at the same time as the first step S1 or may be executed before the first step S1. Following the second step S2, the third step S3 is executed.

第３ステップＳ３において、模擬目標発生装置４が、レーダ装置２から送信波信号２０５を受信し、上位計算機３から遅延信号３０１、振幅信号３０２および相対速度信号３０３を受信する。模擬目標発生装置４は、さらに、レーダ装置２から、基準クロック信号２０２、送信波周波数信号２０３およびベースバンド変調信号２０４を読み取る。模擬目標発生装置４は、送信波信号２０５、遅延信号３０１、振幅信号３０２、相対速度信号３０３、基準クロック信号２０２、送信波周波数信号２０３およびベースバンド変調信号２０４に基づいて、模擬目標波４０１を生成し、アンテナ４１０を介してレーダ装置２に向けて送信する。第３ステップＳ３の次に、第４ステップＳ４が実行される。 In the third step S3, the simulated target generator 4 receives the transmitted wave signal 205 from the radar device 2, and receives the delay signal 301, the amplitude signal 302, and the relative velocity signal 303 from the host computer 3. The simulated target generator 4 further reads the reference clock signal 202, the transmitted wave frequency signal 203, and the baseband modulated signal 204 from the radar device 2. The simulated target generator 4 generates a simulated target wave 401 based on the transmitted wave signal 205, the delay signal 301, the amplitude signal 302, the relative velocity signal 303, the reference clock signal 202, the transmitted wave frequency signal 203, and the baseband modulated signal 204. Generate and transmit to the radar device 2 via the antenna 410. Following the third step S3, the fourth step S4 is executed.

第４ステップＳ４において、レーダ装置２が、アンテナ２１０を介して、模擬目標波４０１を受信波２０１として受信する。レーダ装置２は、受信波２０１を処理して、その結果を表す信号を外部に出力しても良い。第４ステップＳ４の次に、第５ステップＳ５が実行される。 In the fourth step S4, the radar device 2 receives the simulated target wave 401 as the received wave 201 via the antenna 210. The radar device 2 may process the received wave 201 and output a signal representing the result to the outside. Following the fourth step S4, the fifth step S5 is executed.

第５ステップＳ５において、上位計算機３が、シミュレーションが完了したかどうかを判定する。一例として、事前に用意されたシミュレーションシナリオが終了した時点でシミュレーションが完了したと判定しても良い。シミュレーションが完了していない場合（ＮＯ）は、第５ステップＳ５の次に、第１ステップＳ１が再度実行される。シミュレーションが完了している場合（ＹＥＳ）は、第５ステップの次に、第６ステップＳ６が実行されて、図３Ｂのフローチャートは終了する。 In the fifth step S5, the host computer 3 determines whether or not the simulation is completed. As an example, it may be determined that the simulation is completed when the simulation scenario prepared in advance is completed. If the simulation is not completed (NO), the first step S1 is executed again after the fifth step S5. When the simulation is completed (YES), the sixth step S6 is executed after the fifth step, and the flowchart of FIG. 3B ends.

レーダ装置２の構成要素の動作について説明する。受信機２２０は、受信波２０１を、信号処理器２３０で処理可能な受信信号に変換する。信号処理器２３０は、受信信号を処理するとともに、送信波周波数信号２０３およびベースバンド変調信号２０４を生成する。ただし、受信信号の処理と、送信波周波数信号２０３およびベースバンド変調信号２０４の生成とは、独立した別々の処理であっても良い。基準発振器２４０は、基準クロック信号２０２を生成する。周波数変換器２５０は、基準クロック信号２０２および送信波周波数信号２０３に基づいて送信波信号２０５を生成する。 The operation of the components of the radar device 2 will be described. The receiver 220 converts the received wave 201 into a received signal that can be processed by the signal processor 230. The signal processor 230 processes the received signal and generates the transmitted wave frequency signal 203 and the baseband modulated signal 204. However, the processing of the received signal and the generation of the transmitted wave frequency signal 203 and the baseband modulated signal 204 may be independent and separate processing. The reference oscillator 240 generates the reference clock signal 202. The frequency converter 250 generates the transmitted wave signal 205 based on the reference clock signal 202 and the transmitted wave frequency signal 203.

レーダ装置２が生成する各信号について説明する。基準クロック信号２０２は、レーダ装置２に固有のクロック信号である。模擬目標発生装置４は、レーダ装置２と同期的に動作するために、基準クロック信号２０２を読み出す。 Each signal generated by the radar device 2 will be described. The reference clock signal 202 is a clock signal unique to the radar device 2. The simulated target generator 4 reads out a reference clock signal 202 in order to operate synchronously with the radar device 2.

送信波信号２０５は、本来的にはレーダ装置２が目標に向けて無線送信する信号である。妨害や干渉を防ぐために、レーダ装置２が送信波信号２０５の周波数を、定期的または周期的に、変化させる技術が知られている。このような技術は、周波数ホッピングと呼ばれる。送信波周波数信号２０３は、送信波信号２０５の周波数の変化を模擬目標発生装置４に伝達するための信号である。 The transmitted wave signal 205 is essentially a signal that the radar device 2 wirelessly transmits toward the target. A technique is known in which the radar device 2 changes the frequency of the transmitted wave signal 205 periodically or periodically in order to prevent interference or interference. Such a technique is called frequency hopping. The transmission wave frequency signal 203 is a signal for transmitting a change in the frequency of the transmission wave signal 205 to the simulated target generator 4.

また、送信波信号２０５に含まれるパルス信号のパルス幅やパルス振幅、パルス内の周波数や位相を変化させる技術が知られている。このような技術は、ベースバンド変調と呼ばれる。ベースバンド変調信号２０４は、送信波信号２０５のパルス幅やパルス振幅、パルス内の周波数や位相等の変化を模擬目標発生装置４に伝達するための信号である。 Further, a technique for changing the pulse width and pulse amplitude of the pulse signal included in the transmitted wave signal 205, and the frequency and phase in the pulse is known. Such a technique is called baseband modulation. The baseband modulation signal 204 is a signal for transmitting changes in the pulse width, pulse amplitude, frequency, phase, and the like of the transmission wave signal 205 to the simulated target generator 4.

上位計算機３が生成する各信号について説明する。遅延信号３０１は、模擬目標波４０１の、送信波信号２０５に対する遅延時間の変化を表す信号である。模擬目標波４０１の、送信波信号２０５に対する遅延時間は、レーダ装置２から、仮想的な模擬目標までの距離に比例する。言い換えれば、遅延時間を適宜に調整することで、レーダ装置２から、仮想的な模擬目標までの距離を、シミュレーションシナリオに沿って変動させることが出来る。 Each signal generated by the host computer 3 will be described. The delay signal 301 is a signal representing a change in the delay time of the simulated target wave 401 with respect to the transmission wave signal 205. The delay time of the simulated target wave 401 with respect to the transmitted wave signal 205 is proportional to the distance from the radar device 2 to the virtual simulated target. In other words, by adjusting the delay time appropriately, the distance from the radar device 2 to the virtual simulated target can be changed according to the simulation scenario.

振幅信号３０２は、模擬目標波４０１の振幅の変化、すなわち信号強度の変化を表す信号である。模擬目標波４０１の信号強度は、レーダ装置２から仮想的な模擬目標までの距離や、仮想的な模擬目標の表面における、送信波に対する反射率などに応じて変化する。すなわち、この距離が大きければ大きいほど、模擬目標波４０１の信号強度は弱くなる。また、反射率が低ければ低いほど、模擬目標波４０１の信号強度は弱くなる。 The amplitude signal 302 is a signal representing a change in the amplitude of the simulated target wave 401, that is, a change in signal strength. The signal strength of the simulated target wave 401 changes according to the distance from the radar device 2 to the virtual simulated target, the reflectance to the transmitted wave on the surface of the virtual simulated target, and the like. That is, the larger this distance, the weaker the signal strength of the simulated target wave 401. Further, the lower the reflectance, the weaker the signal strength of the simulated target wave 401.

相対速度信号３０３は、模擬目標波４０１に対する相対速度の変化を表す信号である。模擬目標波４０１の周波数は、レーダ装置２から仮想的な模擬目標までの距離が変化する際に、ドップラ効果によって変化する。すなわち、レーダ装置２および模擬目標の間の相対速度の大きさおよび方向に応じて、模擬目標波４０１の周波数は変化する。より具体的には、レーダ装置２および模擬目標が互いに近づいて両者の間の距離が短くなる場合に、模擬目標波４０１の周波数は高くなる。反対に、レーダ装置２および模擬目標が互いに遠のいて両者の間の距離が長くなる場合に、模擬目標波４０１の周波数は低くなる。 The relative velocity signal 303 is a signal representing a change in the relative velocity with respect to the simulated target wave 401. The frequency of the simulated target wave 401 changes due to the Doppler effect when the distance from the radar device 2 to the virtual simulated target changes. That is, the frequency of the simulated target wave 401 changes according to the magnitude and direction of the relative velocity between the radar device 2 and the simulated target. More specifically, when the radar device 2 and the simulated target approach each other and the distance between them becomes short, the frequency of the simulated target wave 401 increases. On the contrary, when the radar device 2 and the simulated target are far from each other and the distance between them becomes long, the frequency of the simulated target wave 401 becomes low.

図４Ａを参照して、一実施形態による模擬目標発生装置４Ａについて説明する。図４Ａは、一実施形態による模擬目標発生装置４Ａの一構成例を示すブロック回路図である。なお、図４Ａの模擬目標発生装置４Ａは、図３Ａの模擬目標発生装置４に対応する。 A simulated target generator 4A according to an embodiment will be described with reference to FIG. 4A. FIG. 4A is a block circuit diagram showing a configuration example of the simulated target generator 4A according to the embodiment. The simulated target generator 4A of FIG. 4A corresponds to the simulated target generator 4 of FIG. 3A.

模擬目標発生装置４Ａの構成要素について説明する。模擬目標発生装置４Ａは、入力５０１、５０２、５０３、６０１、６０２、６０３および６０４と、ＤＲＦＭ装置５Ａと、ＤＤＳ装置６Ａと、出力５０４と、図示しないアンテナ４１０とを備える。ここで、ＤＲＦＭ装置５ＡおよびＤＤＳ装置６Ａは分離可能であることが好ましい。 The components of the simulated target generator 4A will be described. The simulated target generator 4A includes inputs 501, 502, 503, 601, 602, 603 and 604, a DRFM device 5A, a DDS device 6A, an output 504, and an antenna 410 (not shown). Here, it is preferable that the DRFM device 5A and the DDS device 6A are separable.

ＤＲＦＭ装置５Ａの構成要素について説明する。ＤＲＦＭ装置５Ａは、局所基準発振器５１０と、第１のミキサ５２０と、Ａ／Ｄ変換回路５３０と、周波数変換回路５４０と、第２のミキサ５５０と、第１のメモリ５６０と、第３のミキサ５７０と、Ｄ／Ａ変換回路５８０と、第４のミキサ５９０とを備える。 The components of the DRFM device 5A will be described. The DRFM device 5A includes a local reference oscillator 510, a first mixer 520, an A / D conversion circuit 530, a frequency conversion circuit 540, a second mixer 550, a first memory 560, and a third mixer. It includes a 570, a D / A conversion circuit 580, and a fourth mixer 590.

ＤＤＳ装置６Ａの構成要素について説明する。ＤＤＳ装置６Ａは、波形生成装置６１０と、第２のメモリ６２０と、ＤＤＳ回路６３０と、減衰器６４０と、出力６０５とを備える。ここで、第２のメモリ６２０、ＤＤＳ回路６３０および減衰器６４０をまとめて、ベースバンド信号生成装置とも呼ぶ。 The components of the DDS device 6A will be described. The DDS device 6A includes a waveform generator 610, a second memory 620, a DDS circuit 630, an attenuator 640, and an output 605. Here, the second memory 620, the DDS circuit 630, and the attenuator 640 are collectively referred to as a baseband signal generator.

模擬目標発生装置４Ａの構成要素の接続関係について説明する。送信波信号２０５を入力する入力５０１は、第１のミキサ５２０の入力に接続されている。遅延信号３０１を入力する入力５０２は、第１のメモリ５６０の入力に接続されている。入力５０２は、さらに、第２のメモリ６２０の入力にも接続されている。基準クロック信号２０２を入力する入力５０３は、周波数変換回路５４０の入力に接続されている。入力５０３は、さらに、ＤＤＳ回路６３０の入力にも接続されている。ベースバンド変調信号２０４を入力する入力６０１は、第２のメモリ６２０の入力に接続されている。送信波周波数信号２０３を入力する入力６０２は、波形生成装置６１０の入力に接続されている。振幅信号３０２を入力する入力６０４は、波形生成装置６１０の入力に接続されている。相対速度信号３０３を入力する入力６０３は、波形生成装置６１０の入力に接続されている。 The connection relationship of the components of the simulated target generator 4A will be described. The input 501 for inputting the transmission wave signal 205 is connected to the input of the first mixer 520. The input 502 for inputting the delay signal 301 is connected to the input of the first memory 560. The input 502 is also connected to the input of the second memory 620. The input 503 for inputting the reference clock signal 202 is connected to the input of the frequency conversion circuit 540. The input 503 is also connected to the input of the DDS circuit 630. The input 601 for inputting the baseband modulation signal 204 is connected to the input of the second memory 620. The input 602 for inputting the transmission wave frequency signal 203 is connected to the input of the waveform generator 610. The input 604 for inputting the amplitude signal 302 is connected to the input of the waveform generator 610. The input 603 for inputting the relative velocity signal 303 is connected to the input of the waveform generator 610.

波形生成装置６１０の出力は、さらに、ＤＤＳ回路６３０の入力にも接続されている。波形生成装置６１０の出力は、さらに、減衰器６４０の入力にも接続されている。 The output of the waveform generator 610 is also connected to the input of the DDS circuit 630. The output of the waveform generator 610 is also connected to the input of the attenuator 640.

第２のメモリ６２０の出力は、ＤＤＳ回路６３０の入力に接続されている。言い換えれば、ＤＤＳ回路６３０は、第２のメモリ６２０の後段に接続されている。 The output of the second memory 620 is connected to the input of the DDS circuit 630. In other words, the DDS circuit 630 is connected to the subsequent stage of the second memory 620.

ＤＤＳ回路６３０の出力は、減衰器６４０の入力に接続されている。言い換えれば、減衰器６４０は、ＤＤＳ回路６３０の後段に接続されている。 The output of the DDS circuit 630 is connected to the input of the attenuator 640. In other words, the attenuator 640 is connected after the DDS circuit 630.

減衰器６４０の出力は、出力６０５に接続されている。出力６０５は、第３のミキサ５７０の入力に接続されている。言い換えれば、ＤＲＦＭ装置５Ａは、出力６０５を介して、ＤＤＳ装置６Ａの後段に接続されている。 The output of the attenuator 640 is connected to the output 605. The output 605 is connected to the input of the third mixer 570. In other words, the DRFM device 5A is connected to the subsequent stage of the DDS device 6A via the output 605.

局所基準発振器５１０の出力は、第１のミキサ５２０の入力に接続されている。局所基準発振器５１０の出力は、第４のミキサ５９０の入力にも接続されている。周波数変換回路５４０の出力は、第２のミキサ５５０の入力に接続されている。 The output of the local reference oscillator 510 is connected to the input of the first mixer 520. The output of the local reference oscillator 510 is also connected to the input of the fourth mixer 590. The output of the frequency conversion circuit 540 is connected to the input of the second mixer 550.

第１のミキサ５２０の出力は、Ａ／Ｄ変換回路５３０の入力に接続されている。言い換えれば、Ａ／Ｄ変換回路５３０は第１のミキサ５２０の後段に接続されている。 The output of the first mixer 520 is connected to the input of the A / D conversion circuit 530. In other words, the A / D conversion circuit 530 is connected to the subsequent stage of the first mixer 520.

Ａ／Ｄ変換回路５３０の出力は、第２のミキサ５５０の入力に接続されている。言い換えれば、第２のミキサ５５０はＡ／Ｄ変換回路５３０の後段に接続されている。 The output of the A / D conversion circuit 530 is connected to the input of the second mixer 550. In other words, the second mixer 550 is connected to the subsequent stage of the A / D conversion circuit 530.

第２のミキサ５５０の出力は、第１のメモリ５６０の入力に接続されている。言い換えれば、第１のメモリ５６０は、第２のミキサ５５０の後段に接続されている。 The output of the second mixer 550 is connected to the input of the first memory 560. In other words, the first memory 560 is connected to the subsequent stage of the second mixer 550.

第１のメモリ５６０の出力は、第３のミキサ５７０の入力に接続されている。言い換えれば、第３のミキサ５７０は、第１のメモリ５６０の後段に接続されている。 The output of the first memory 560 is connected to the input of the third mixer 570. In other words, the third mixer 570 is connected to the subsequent stage of the first memory 560.

第３のミキサ５７０の出力は、Ｄ／Ａ変換回路５８０の入力に接続されている。言い換えれば、Ｄ／Ａ変換回路５８０は、第３のミキサ５７０の後段に接続されている。 The output of the third mixer 570 is connected to the input of the D / A conversion circuit 580. In other words, the D / A conversion circuit 580 is connected to the subsequent stage of the third mixer 570.

Ｄ／Ａ変換回路５８０の出力は、第４のミキサ５９０の入力に接続されている。言い換えれば、第４のミキサ５９０は、Ｄ／Ａ変換回路５８０の後段に接続されている。 The output of the D / A conversion circuit 580 is connected to the input of the fourth mixer 590. In other words, the fourth mixer 590 is connected to the subsequent stage of the D / A conversion circuit 580.

第４のミキサ５９０の出力は、出力５０４に接続されている。出力５０４は、図３Ａのアンテナ４１０に接続されている。 The output of the fourth mixer 590 is connected to output 504. The output 504 is connected to the antenna 410 of FIG. 3A.

図４Ｂ、図５Ａおよび図５Ｂを参照して、本実施形態による模擬目標発生装置４Ａの動作、すなわち本実施形態による模擬目標発生方法について説明する。図４Ｂは、一実施形態による模擬目標発生方法の一構成例を示すフローチャートである。なお、図４Ｂのフローチャートの内容は、図３Ｂの第３ステップＳ３に含まれる。図５Ａおよび図５Ｂは、一実施形態による模擬目標発生装置が生成する各中間信号の周波数の関係の一例を示すグラフである。 The operation of the simulated target generator 4A according to the present embodiment, that is, the simulated target generation method according to the present embodiment will be described with reference to FIGS. 4B, 5A, and 5B. FIG. 4B is a flowchart showing a configuration example of a simulated target generation method according to an embodiment. The contents of the flowchart of FIG. 4B are included in the third step S3 of FIG. 3B. 5A and 5B are graphs showing an example of the frequency relationship of each intermediate signal generated by the simulated target generator according to the embodiment.

図４Ｂのフローチャートは、第０ステップＳ１００〜第８ステップＳ１０８の、合計９の工程を含む。図４Ｂのフローチャートは、第０ステップＳ１００から開始する。第０ステップＳ１００の次には、第１ステップＳ１０１が実行される。 The flowchart of FIG. 4B includes a total of nine steps of the 0th step S100 to the 8th step S108. The flowchart of FIG. 4B starts from the 0th step S100. After the 0th step S100, the 1st step S101 is executed.

第１ステップＳ１０１において、波形生成装置６１０が、送信波周波数信号２０３、振幅信号３０２および相対速度信号３０３に基づいて、ベースバンド信号６９１の波形を表す波形信号を生成する。ここで、波形信号は、ベースバンド信号６９１の波形そのものを定義する情報のみならず、ベースバンド信号６９１の周波数の変化や、ベースバンド信号６９１の振幅の変化などに係る情報をも含む。より具体的には、波形信号は、周波数制御信号６１１および振幅制御信号６１２を含む。言い換えれば、波形生成装置６１０は、ベースバンド信号６９１の周波数を制御するための周波数制御信号６１１を生成し、また、ベースバンド信号６９１の振幅を制御するための振幅制御信号６１２を生成する。なお、周波数の変化に係る情報は送信波周波数信号２０３および相対速度信号３０３から得られ、振幅の変化に係る情報は振幅信号３０２から得られる。第１ステップＳ１０１の次には、第２ステップＳ１０２が実行される。 In the first step S101, the waveform generator 610 generates a waveform signal representing the waveform of the baseband signal 691 based on the transmitted wave frequency signal 203, the amplitude signal 302, and the relative velocity signal 303. Here, the waveform signal includes not only information that defines the waveform of the baseband signal 691 itself, but also information related to changes in the frequency of the baseband signal 691 and changes in the amplitude of the baseband signal 691. More specifically, the waveform signal includes a frequency control signal 611 and an amplitude control signal 612. In other words, the waveform generator 610 generates a frequency control signal 611 for controlling the frequency of the baseband signal 691, and also generates an amplitude control signal 612 for controlling the amplitude of the baseband signal 691. The information related to the change in frequency is obtained from the transmitted wave frequency signal 203 and the relative velocity signal 303, and the information related to the change in amplitude is obtained from the amplitude signal 302. Following the first step S101, the second step S102 is executed.

第２ステップＳ１０２において、波形生成装置６１０が、ベースバンド変調信号２０４、基準クロック信号２０２および波形信号に基づいて、ベースバンド信号６９１を生成する。より詳細には、まず、第２のメモリ６２０がベースバンド変調信号２０４および遅延信号３０１を格納する。次に、ＤＤＳ回路６３０が基準クロック信号２０２および周波数制御信号６１１を入力して、基準クロック信号２０２の周波数および周波数制御信号６１１で定義されるドップラ周波数に対応したクロック信号により、第２のメモリ６２０からベースバンド変調信号２０４を読み出して中間ベースバンド信号を生成する。次に、減衰器６４０が、振幅制御信号６１２に応じて中間ベースバンド信号の振幅を調整し、ベースバンド信号６９１を出力する。第２ステップＳ１０２の次に、第３ステップＳ１０３が実行される。 In the second step S102, the waveform generator 610 generates the baseband signal 691 based on the baseband modulation signal 204, the reference clock signal 202, and the waveform signal. More specifically, first, the second memory 620 stores the baseband modulation signal 204 and the delay signal 301. Next, the DDS circuit 630 inputs the reference clock signal 202 and the frequency control signal 611, and the second memory 620 is generated by the clock signal corresponding to the frequency of the reference clock signal 202 and the Doppler frequency defined by the frequency control signal 611. The baseband modulation signal 204 is read from and an intermediate baseband signal is generated. Next, the attenuator 640 adjusts the amplitude of the intermediate baseband signal according to the amplitude control signal 612, and outputs the baseband signal 691. Following the second step S102, the third step S103 is executed.

第３ステップＳ１０３において、第１のミキサ５２０が、送信波信号２０５を、局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：中間周波数）信号５３１を生成する。したがって、第１ＩＦ信号５３１の周波数は、送信波信号２０５の周波数から局所基準周波数を差し引いた周波数である。このとき、送信波信号２０５に周波数ホッピングが施されていれば、第１ＩＦ信号５３１はその周波数変更信号を含む。 In the third step S103, the first mixer 520 frequency-downconverts the transmitted wave signal 205 at the local reference frequency to generate the first IF (Intermediate Frequency) signal 531 having the first intermediate frequency. Therefore, the frequency of the first IF signal 531 is the frequency obtained by subtracting the local reference frequency from the frequency of the transmitted wave signal 205. At this time, if the transmission wave signal 205 is frequency hopping, the first IF signal 531 includes the frequency change signal.

ここで、第１のミキサ５２０は、局所基準周波数を、Ｌｏ（Ｌｏｃａｌ ｒｅｆｅｒｅｎｃｅ：局所基準）信号５１１として入力する。Ｌｏ信号５１１は、局所基準発振器５１０によって常時生成されることが好ましい。 Here, the first mixer 520 inputs the local reference frequency as a Lo (Local reference) signal 511. The Lo signal 511 is preferably always generated by the local reference oscillator 510.

送信波信号２０５、Ｌｏ信号４０２および第１のＩＦ信号５３１の、それぞれの周波数の関係を、図５Ａに示す。図５Ａの横軸は、周波数を表す。 The relationship between the frequencies of the transmission wave signal 205, the Lo signal 402, and the first IF signal 531 is shown in FIG. 5A. The horizontal axis of FIG. 5A represents the frequency.

本実施形態では、第１のＩＦ信号５３１を、Ａ／Ｄ変換回路５３０でアナログ・デジタル変換する。第３ステップＳ１０３の次に、第４ステップＳ１０４が実行される。 In the present embodiment, the first IF signal 531 is analog-digital converted by the A / D conversion circuit 530. Following the third step S103, the fourth step S104 is executed.

第４ステップＳ１０４において、第２のミキサ５５０が、第１ＩＦ信号５３１を、ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ（Ｌｏｃａｌ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：局所中間周波数）信号５５１を生成する。したがって、第１のＬｏＩＦ信号５５１の周波数は、第１ＩＦ信号５３１の周波数から、ベースバンド周波数を差し引いた周波数である。ここで、第２のミキサ５５０は、ベースバンド周波数を、ベースバンド周波数信号５４１として入力する。本実施形態では、周波数変換回路５４０が、基準クロック信号２０２の周波数を変換して、ベースバンド周波数信号５４１を生成する。基準クロック信号２０２の周波数がベースバンド周波数に等しい場合は、周波数変換回路５４０は省略可能である。 In the fourth step S104, the second mixer 550 frequency-downconverts the first IF signal 531 at the baseband frequency to generate the first LoIF (Local Intermediate Frequency) signal 551 having a local intermediate frequency. .. Therefore, the frequency of the first LoIF signal 551 is the frequency obtained by subtracting the baseband frequency from the frequency of the first IF signal 531. Here, the second mixer 550 inputs the baseband frequency as the baseband frequency signal 541. In the present embodiment, the frequency conversion circuit 540 converts the frequency of the reference clock signal 202 to generate the baseband frequency signal 541. If the frequency of the reference clock signal 202 is equal to the baseband frequency, the frequency conversion circuit 540 can be omitted.

第１のＩＦ信号５３１、ベースバンド周波数信号５４１および第１のＬｏＩＦ信号５５１の、それぞれの周波数の関係を、図５Ａに示す。 The relationship between the frequencies of the first IF signal 531 and the baseband frequency signal 541 and the first LoIF signal 551 is shown in FIG. 5A.

なお、本実施形態では、第２のミキサ５５０の前段にＡ／Ｄ変換回路５３０が接続されているので、第２のミキサ５５０はデジタル信号を処理するミキサである。第４ステップＳ１０４の次に、第５ステップＳ１０５が実行される。 In the present embodiment, since the A / D conversion circuit 530 is connected to the front stage of the second mixer 550, the second mixer 550 is a mixer that processes digital signals. Following the fourth step S104, the fifth step S105 is executed.

第５ステップＳ１０５において、第１のメモリ５６０が、第１のＬｏＩＦ信号５５１に遅延を加えて、第２のＬｏＩＦ信号５６１を生成する。第１のメモリ５６０は、この遅延に係る情報を、遅延信号３０１として入力する。第５ステップＳ１０５の次に、第６ステップＳ１０６が実行される。 In the fifth step S105, the first memory 560 adds a delay to the first LoIF signal 551 to generate the second LoIF signal 561. The first memory 560 inputs information related to this delay as a delay signal 301. Following the fifth step S105, the sixth step S106 is executed.

第６ステップＳ１０６において、第３のミキサ５７０が、第２のＬｏＩＦ信号５６１およびベースバンド信号６９１のミキシングを行って第２のＩＦ信号５７１を生成する。このとき、第２のＩＦ信号５７１の周波数は、第２のＬｏＩＦ信号５６１の周波数と、ベースバンド信号６９１の周波数との和である。言い換えれば、第３のミキサ５７０は、第２のＬｏＩＦ信号５６１を、ベースバンド信号６９１の周波数で周波数アップコンバートしている。さらに言い換えれば、第３のミキサ５７０は、ベースバンド信号６９１を、第２のＬｏＩＦ信号５６１の周波数で周波数アップコンバートしている。その結果、第２のＩＦ信号５７１の周波数は、第１のＩＦ信号５３１の周波数に等しい。 In the sixth step S106, the third mixer 570 mixes the second LoIF signal 561 and the baseband signal 691 to generate the second IF signal 571. At this time, the frequency of the second IF signal 571 is the sum of the frequency of the second LoIF signal 561 and the frequency of the baseband signal 691. In other words, the third mixer 570 frequency-upconverts the second LoIF signal 561 at the frequency of the baseband signal 691. In other words, the third mixer 570 frequency-upconverts the baseband signal 691 at the frequency of the second LoIF signal 561. As a result, the frequency of the second IF signal 571 is equal to the frequency of the first IF signal 531.

ベースバンド信号６９１、第２のＬｏＩＦ信号５６１および第２のＩＦ信号５７１の、それぞれの周波数の関係を、図５Ｂに示す。図５Ｂの横軸は、周波数を表す。 The relationship between the frequencies of the baseband signal 691, the second LoIF signal 561 and the second IF signal 571 is shown in FIG. 5B. The horizontal axis in FIG. 5B represents the frequency.

なお、ＤＤＳ装置６ＡおよびＤＲＦＭ装置５Ａは、それぞれが同じ遅延信号３０１を入力することで、第３のミキサ５７０が入力するベースバンド信号６９１および第２のＬｏＩＦ信号５６１の遅延量が一致する。 By inputting the same delay signal 301 to each of the DDS device 6A and the DRFM device 5A, the delay amounts of the baseband signal 691 and the second LoIF signal 561 input by the third mixer 570 match.

本実施形態では、第３のミキサ５７０はデジタル信号処理を行う。その後、第３のミキサ５７０の後段に接続されたＤ／Ａ変換回路５８０が、第２のＩＦ信号５７１をデジタル・アナログ変換する。第６ステップＳ１０６の次に、第７ステップＳ１０７が実行される。 In this embodiment, the third mixer 570 performs digital signal processing. After that, the D / A conversion circuit 580 connected to the subsequent stage of the third mixer 570 converts the second IF signal 571 into digital / analog. Following the sixth step S106, the seventh step S107 is executed.

第７ステップＳ１０７において、第４のミキサ５９０が、アナログ信号に変換された第２のＩＦ信号５７１と、Ｌｏ信号５１１とをミキシングして、模擬目標波４０１を生成する。このとき、模擬目標波４０１の周波数は、第２のＩＦ信号５７１の周波数と、局所基準周波数との和である。言い換えれば、第４のミキサ５９０は、第２のＩＦ信号５７１を、局所基準周波数で周波数アップコンバートしている。さらに言い換えれば、第４のミキサ５９０は、Ｌｏ信号５１１を、第２のＩＦ信号５７１の周波数で周波数アップコンバートしている。その結果、模擬目標波４０１の周波数は、送信波信号２０５と同じ帯域に含まれる。第２のＩＦ信号５７１、Ｌｏ信号５１１および模擬目標波４０１の、それぞれの周波数の関係を、図５Ｂに示す。 In the seventh step S107, the fourth mixer 590 mixes the second IF signal 571 converted into an analog signal and the Lo signal 511 to generate a simulated target wave 401. At this time, the frequency of the simulated target wave 401 is the sum of the frequency of the second IF signal 571 and the local reference frequency. In other words, the fourth mixer 590 frequency-upconverts the second IF signal 571 at the local reference frequency. In other words, the fourth mixer 590 upconverts the Lo signal 511 at the frequency of the second IF signal 571. As a result, the frequency of the simulated target wave 401 is included in the same band as the transmitted wave signal 205. The relationship between the frequencies of the second IF signal 571, the Lo signal 511, and the simulated target wave 401 is shown in FIG. 5B.

本実施形態によれば、どんなに広い周波数帯域を有する信号でも、特に、高速な周波数ホッピングを行い非常に広い周波数帯域を含む信号でも処理できる理想的なＡ／Ｄ変換回路を用いて送信波信号２０５をそのままの周波数帯域で処理した場合と同じ模擬目標波４０１が得られる。 According to the present embodiment, the transmitted wave signal 205 is processed by using an ideal A / D conversion circuit capable of processing a signal having a wide frequency band, particularly a signal having a high frequency hopping and including a very wide frequency band. The same simulated target wave 401 as in the case of processing in the same frequency band can be obtained.

第７ステップＳ１０７の次に、第８ステップＳ１０８が実行されて、図４Ｂのフローチャートは終了する。 After the seventh step S107, the eighth step S108 is executed, and the flowchart of FIG. 4B ends.

このように動作することで、本実施形態による模擬目標発生装置４および模擬目標発生方法では、遅延、信号歪、ドップラシフト、などの影響を再現した模擬目標波４０１を生成することが出来る。 By operating in this way, the simulated target generator 4 and the simulated target generation method according to the present embodiment can generate a simulated target wave 401 that reproduces the effects of delay, signal distortion, Doppler shift, and the like.

本実施形態による模擬目標発生装置４および模擬目標発生方法では、ＤＲＦＭ装置５Ａから分離したＤＤＳ装置６Ａでベースバンド変調の処理を行うことで、ベースバンド変調に係るサンプリング周波数を低減することが可能となり、ベースバンド信号６９１への波形処理が容易になる。 In the simulated target generator 4 and the simulated target generation method according to the present embodiment, the sampling frequency related to the baseband modulation can be reduced by performing the baseband modulation processing in the DDS device 6A separated from the DRFM device 5A. , The waveform processing to the baseband signal 691 becomes easy.

（第２実施形態）
図６を参照して、別の実施形態による模擬目標発生装置４Ｂについて説明する。図６は、一実施形態による模擬目標発生装置４Ｂの一構成例を示すブロック回路図である。なお、図６の模擬目標発生装置４Ｂは、図３Ａの模擬目標発生装置４に対応する。 (Second Embodiment)
A simulated target generator 4B according to another embodiment will be described with reference to FIG. FIG. 6 is a block circuit diagram showing a configuration example of the simulated target generator 4B according to the embodiment. The simulated target generator 4B of FIG. 6 corresponds to the simulated target generator 4 of FIG. 3A.

図６の模擬目標発生装置４Ｂは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＲＦＭ装置５Ａを、図６のＤＲＦＭ装置５Ｂに置き換える。ここで、図４ＡのＤＤＳ装置６Ａと、図６のＤＤＳ装置６Ａとは、同じ構成である。 The simulated target generator 4B of FIG. 6 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DRFM device 5A of FIG. 4A is replaced with the DRFM device 5B of FIG. Here, the DDS device 6A of FIG. 4A and the DDS device 6A of FIG. 6 have the same configuration.

図６のＤＲＦＭ装置５Ｂは、図４ＡのＤＲＦＭ装置５Ａと、以下の２つの相違点で異なる。第１の相違点として、Ａ／Ｄ変換回路５３０が、第２のミキサ５５０の後段に接続されており、かつ、Ａ／Ｄ変換回路５３０の出力が第１のメモリ５６０の入力に接続されている。また、第１のミキサ５２０の出力が、第２のミキサ５５０の入力に接続されている。第２のミキサ５５０は、アナログ信号処理を行う。 The DRFM device 5B of FIG. 6 differs from the DRFM device 5A of FIG. 4A in the following two differences. The first difference is that the A / D conversion circuit 530 is connected to the subsequent stage of the second mixer 550, and the output of the A / D conversion circuit 530 is connected to the input of the first memory 560. There is. Also, the output of the first mixer 520 is connected to the input of the second mixer 550. The second mixer 550 performs analog signal processing.

第２の相違点として、Ｄ／Ａ変換回路５８０が、第１のメモリ５６０の前段に接続されており、かつ、Ｄ／Ａ変換回路の５８０の出力が第３のミキサ５７０の入力に接続されている。また、第３のミキサ５７０の出力が、第４のミキサ５９０の入力に接続されている。第３のミキサ５７０は、アナログ信号処理を行う。 The second difference is that the D / A conversion circuit 580 is connected to the front stage of the first memory 560, and the output of the D / A conversion circuit 580 is connected to the input of the third mixer 570. ing. Further, the output of the third mixer 570 is connected to the input of the fourth mixer 590. The third mixer 570 performs analog signal processing.

言い換えれば、図６の模擬目標発生装置４Ｂは、図４Ａの模擬目標発生装置４Ａの、Ａ／Ｄ変換回路５３０およびＤ／Ａ変換回路５８０の位置を変えたものである。この場合でも、模擬目標発生装置４Ｂは、模擬目標発生装置４Ａと同様に、模擬目標波４０１を生成できる。 In other words, the simulated target generator 4B of FIG. 6 has the positions of the A / D conversion circuit 530 and the D / A conversion circuit 580 of the simulated target generator 4A of FIG. 4A changed. Even in this case, the simulated target generator 4B can generate the simulated target wave 401 in the same manner as the simulated target generator 4A.

本実施形態による模擬目標発生装置４Ｂのその他の構成および動作は、図４Ａに示した模擬目標発生装置４Ａの場合と同様であるので、さらなる詳細な説明を省略する。 Other configurations and operations of the simulated target generator 4B according to the present embodiment are the same as those of the simulated target generator 4A shown in FIG. 4A, and thus further detailed description will be omitted.

（第３実施形態）
図７を参照して、さらに別の実施形態による模擬目標発生装置４Ｃについて説明する。図７は、一実施形態による模擬目標発生装置４Ｃの一構成例を示すブロック回路図である。なお、図７の模擬目標発生装置４Ｃは、図３Ａの模擬目標発生装置４に対応する。 (Third Embodiment)
A simulated target generator 4C according to still another embodiment will be described with reference to FIG. 7. FIG. 7 is a block circuit diagram showing a configuration example of the simulated target generator 4C according to the embodiment. The simulated target generator 4C of FIG. 7 corresponds to the simulated target generator 4 of FIG. 3A.

図７の模擬目標発生装置４Ｃは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＤＳ装置６Ａを、図７のＤＤＳ装置６Ｂに置き換える。ここで、図４ＡのＤＲＦＭ装置５Ａと、図７のＤＲＦＭ装置５Ａとは、同じ構成である。 The simulated target generator 4C of FIG. 7 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DDS device 6A of FIG. 4A is replaced with the DDS device 6B of FIG. Here, the DRFM device 5A of FIG. 4A and the DRFM device 5A of FIG. 7 have the same configuration.

図７のＤＤＳ装置６Ｂは、図４ＡのＤＤＳ装置６Ａと、以下の点で異なる。すなわち、第２のメモリ６２０が、減衰器６４０の後段に接続されている。また、ベースバンド変調信号２０４を入力する入力６０１が、ＤＤＳ回路６３０の入力に接続されている。さらに、第２のメモリ６２０が、減衰器６４０の出力信号に遅延を加えて、ベースバンド信号６９１として出力６０５に出力している。ここで、減衰器６４０の出力信号も、中間ベースバンド信号と呼んでも良い。 The DDS device 6B of FIG. 7 differs from the DDS device 6A of FIG. 4A in the following points. That is, the second memory 620 is connected to the subsequent stage of the attenuator 640. Further, the input 601 for inputting the baseband modulation signal 204 is connected to the input of the DDS circuit 630. Further, the second memory 620 adds a delay to the output signal of the attenuator 640 and outputs the baseband signal 691 to the output 605. Here, the output signal of the attenuator 640 may also be referred to as an intermediate baseband signal.

言い換えれば、図７の模擬目標発生装置４Ｃは、図４Ａの模擬目標発生装置４Ａの、第２のメモリ６２０の位置を変えたものである。模擬目標発生装置４Ｂは、模擬目標発生装置４Ａと同様に、模擬目標波４０１を生成できる。 In other words, the simulated target generator 4C of FIG. 7 is a modified position of the second memory 620 of the simulated target generator 4A of FIG. 4A. The simulated target generator 4B can generate the simulated target wave 401 in the same manner as the simulated target generator 4A.

本実施形態による模擬目標発生装置４Ｃのその他の構成および動作は、図４Ａに示した模擬目標発生装置４Ａの場合と同様であるので、さらなる詳細な説明を省略する。 Other configurations and operations of the simulated target generator 4C according to the present embodiment are the same as those of the simulated target generator 4A shown in FIG. 4A, and thus further detailed description will be omitted.

（第４実施形態）
図８を参照して、さらに別の実施形態による模擬目標発生装置４Ｄについて説明する。図８は、一実施形態による模擬目標発生装置４Ｄの一構成例を示すブロック回路図である。なお、図８の模擬目標発生装置４Ｄは、図３Ａの模擬目標発生装置４に対応する。 (Fourth Embodiment)
A simulated target generator 4D according to still another embodiment will be described with reference to FIG. FIG. 8 is a block circuit diagram showing a configuration example of the simulated target generator 4D according to the embodiment. The simulated target generator 4D of FIG. 8 corresponds to the simulated target generator 4 of FIG. 3A.

図８の模擬目標発生装置４Ｄは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＤＳ装置６Ａを、図８のＤＤＳ装置６Ｃに置き換える。ここで、図４ＡのＤＲＦＭ装置５Ａと、図８のＤＲＦＭ装置５Ａとは、同じ構成である。 The simulated target generator 4D of FIG. 8 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DDS device 6A of FIG. 4A is replaced with the DDS device 6C of FIG. Here, the DRFM device 5A of FIG. 4A and the DRFM device 5A of FIG. 8 have the same configuration.

図８のＤＤＳ装置６Ｃは、図４ＡのＤＤＳ装置６Ａと、以下の点で異なる。すなわち、第２のメモリ６２０を、並列に接続された複数のメモリ６２１〜６２Ｎを備えるメモリ群６２に置き換え、ＤＤＳ回路６３０を、並列に接続された複数のＤＤＳ回路６３１〜６３Ｎを備えるＤＤＳ回路群６３に置き換え、減衰器６４０を、並列に接続された複数の減衰器６４１〜６４Ｎを備える減衰器群６４に置き換え、合成回路７１０を追加する。ここで、ベースバンド変調信号２０４を入力する入力６０１は、複数のメモリ６２１〜６２Ｎのそれぞれの入力に接続されている。複数のメモリ６２１〜６２Ｎのそれぞれの出力は、複数のＤＤＳ回路６３１〜６３Ｎのそれぞれの入力に接続されている。複数のＤＤＳ回路６３１〜６３Ｎのそれぞれの出力は、複数の減衰器６４１〜６４Ｎのそれぞれの入力に接続されている。複数の減衰器６４１〜６４Ｎのそれぞれの出力は、合成回路７１０の入力に接続されている。合成回路７１０の出力は、出力６０５に接続されている。 The DDS device 6C of FIG. 8 differs from the DDS device 6A of FIG. 4A in the following points. That is, the second memory 620 is replaced with a memory group 62 including a plurality of memories 62 1 to 62 N connected in parallel, the DDS circuit 630 is replaced with a plurality of DDS circuits 63 1 to 63 N connected in parallel. The DDS circuit group 63 provided is replaced, the attenuator 640 is replaced with an attenuator group 64 having a plurality of attenuators 64 1 to 64 N connected in parallel, and a synthesis circuit 710 is added. Here, the input 601 for inputting the baseband modulation signal 204 is connected to each input of the plurality of memories 62 1 to 62 N. Each output of the plurality of memories 62 1 to 62 N is connected to each input of the plurality of DDS circuits 63 1 to 63 N. Each output of the plurality of DDS circuits 63 1 to 63 N is connected to each input of the plurality of attenuators 64 1 to 64 N. Each output of the plurality of attenuators 64 1 to 64 N is connected to the input of the synthesis circuit 710. The output of the synthesis circuit 710 is connected to the output 605.

言い換えれば、図８のＤＤＳ装置６Ｃは、図４ＡのＤＤＳ装置６Ａが備える第２のメモリ６２０、ＤＤＳ回路６３０および減衰器６４０を、それぞれ複数に並列化して複雑化したものである。このような構成によって、複数の中間ベースバンド信号を生成し、合成回路７１０でこれらの中間ベースバンド信号を合成して、複雑な波形を有するベースバンド信号７１１を生成することが可能となる。 In other words, the DDS device 6C of FIG. 8 is a complicated version of the second memory 620, the DDS circuit 630, and the attenuator 640 included in the DDS device 6A of FIG. With such a configuration, it is possible to generate a plurality of intermediate baseband signals and synthesize these intermediate baseband signals in the synthesis circuit 710 to generate a baseband signal 711 having a complicated waveform.

本実施形態による模擬目標発生装置４Ｄのその他の構成および動作は、図４Ａに示した模擬目標発生装置４Ａの場合と同様であるので、さらなる詳細な説明を省略する。 Other configurations and operations of the simulated target generator 4D according to the present embodiment are the same as those of the simulated target generator 4A shown in FIG. 4A, and thus further detailed description will be omitted.

（第５実施形態）
図９を参照して、さらに別の実施形態による模擬目標発生装置４Ｅについて説明する。図９は、一実施形態による模擬目標発生装置４Ｅの一構成例を示すブロック回路図である。なお、図９の模擬目標発生装置４Ｅは、図３Ａの模擬目標発生装置４に対応する。 (Fifth Embodiment)
A simulated target generator 4E according to still another embodiment will be described with reference to FIG. FIG. 9 is a block circuit diagram showing a configuration example of the simulated target generator 4E according to the embodiment. The simulated target generator 4E of FIG. 9 corresponds to the simulated target generator 4 of FIG. 3A.

図９の模擬目標発生装置４Ｅは、図４Ａの模擬目標発生装置４Ａと、以下の点で異なる。すなわち、図４ＡのＤＤＳ装置６Ａを、図９のＤＤＳ装置６Ｄに置き換える。ここで、図４ＡのＤＲＦＭ装置５Ａと、図９のＤＲＦＭ装置５Ａとは、同じ構成である。 The simulated target generator 4E of FIG. 9 differs from the simulated target generator 4A of FIG. 4A in the following points. That is, the DDS device 6A of FIG. 4A is replaced with the DDS device 6D of FIG. Here, the DRFM device 5A of FIG. 4A and the DRFM device 5A of FIG. 9 have the same configuration.

図９のＤＤＳ装置６Ｄは、アナログ信号としてのベースバンド変調信号２０４Ａを入力して、ベースバンド信号６９１を出力する。 The DDS device 6D of FIG. 9 inputs the baseband modulation signal 204A as an analog signal and outputs the baseband signal 691.

図９のＤＤＳ装置６Ｄの構成要素について説明する。ＤＤＳ装置６Ｄは、波形生成装置６１０と、ドップラ周波数発振器６５０と、Ａ／Ｄ変換回路６６０と、振幅変化装置６７０と、第５のミキサ６８０と、第３のメモリ６９０とを備える。ここで、ドップラ周波数発振器６５０、Ａ／Ｄ変換回路６６０、振幅変化装置６７０、第５のミキサ６８０および第３のメモリ６９０をまとめて、ベースバンド信号生成装置とも呼ぶ。 The components of the DDS device 6D of FIG. 9 will be described. The DDS device 6D includes a waveform generator 610, a Doppler frequency oscillator 650, an A / D conversion circuit 660, an amplitude changing device 670, a fifth mixer 680, and a third memory 690. Here, the Doppler frequency oscillator 650, the A / D conversion circuit 660, the amplitude changer 670, the fifth mixer 680, and the third memory 690 are collectively referred to as a baseband signal generator.

ＤＤＳ装置６Ｄの構成要素の接続関係について説明する。波形生成装置６１０の入力には、送信波周波数信号２０３を入力する入力６０２と、振幅信号３０２を入力する入力６０３とが接続されている。波形生成装置６１０の出力には、ドップラ周波数発振器６５０の入力と、Ａ／Ｄ変換回路６６０の入力と、振幅変化装置６７０の入力とが接続されている。ドップラ周波数発振器６５０の入力には、波形生成装置６１０の出力と、相対速度信号３０３を入力する入力６０４とが接続されている。ドップラ周波数発振器６５０の出力は、第５のミキサ６８０の入力に接続されている。ベースバンド変調信号２０４Ａを入力する入力６０１は、Ａ／Ｄ変換回路６６０の入力に接続されている。Ａ／Ｄ変換回路６６０の出力は、振幅変化装置６７０の入力に接続されている。振幅変化装置６７０の出力は、第５のミキサ６８０の入力に接続されている。第５のミキサ６８０の出力は、第３のメモリ６９０の入力に接続されている。第３のメモリ６９０の出力は、出力６０５に接続されている。遅延信号３０１を入力する入力５０２は、メモリ６９０の入力に接続されている。 The connection relationship of the components of the DDS device 6D will be described. An input 602 for inputting the transmission wave frequency signal 203 and an input 603 for inputting the amplitude signal 302 are connected to the input of the waveform generator 610. The input of the Doppler frequency oscillator 650, the input of the A / D conversion circuit 660, and the input of the amplitude changer 670 are connected to the output of the waveform generator 610. The output of the waveform generator 610 and the input 604 for inputting the relative velocity signal 303 are connected to the input of the Doppler frequency oscillator 650. The output of the Doppler frequency oscillator 650 is connected to the input of the fifth mixer 680. The input 601 for inputting the baseband modulation signal 204A is connected to the input of the A / D conversion circuit 660. The output of the A / D conversion circuit 660 is connected to the input of the amplitude changer 670. The output of the amplitude changer 670 is connected to the input of the fifth mixer 680. The output of the fifth mixer 680 is connected to the input of the third memory 690. The output of the third memory 690 is connected to the output 605. The input 502 for inputting the delay signal 301 is connected to the input of the memory 690.

ＤＤＳ装置６Ｄの動作について説明する。まず、波形生成装置６１０は、図４Ａの場合と同様に、波形信号としての周波数制御信号６１１および振幅制御信号６１２を生成する。次に、ベースバンド信号生成装置において、ドップラ周波数発振器６５０は、ベースバンド波形信号と、相対速度信号３０３とを入力して、ドップラ周波数を有するドップラ周波数信号６１３を生成する。Ａ／Ｄ変換回路６６０は、アナログ信号としてのベースバンド変調信号２０４Ａをアナログ・デジタル変換して、デジタル信号としての変調回路信号を生成する。振幅変化装置６７０は、デジタル信号としてのベースバンド変調信号２０４Ａの振幅を、振幅制御信号６１２に応じて調整する。第５のミキサ６８０は、ドップラ周波数信号６１３と、振幅を調整された変調回路信号とをミキシングし、遅延を加える前の中間ベースバンド信号を生成する。第３のメモリ６９０は、中間ベースバンド信号に遅延を加えたベースバンド信号６９１を生成する。 The operation of the DDS device 6D will be described. First, the waveform generator 610 generates the frequency control signal 611 and the amplitude control signal 612 as the waveform signals, as in the case of FIG. 4A. Next, in the baseband signal generator, the Doppler frequency oscillator 650 inputs the baseband waveform signal and the relative velocity signal 303 to generate the Doppler frequency signal 613 having the Doppler frequency. The A / D conversion circuit 660 analog-digitally converts the baseband modulation signal 204A as an analog signal to generate a modulation circuit signal as a digital signal. The amplitude changer 670 adjusts the amplitude of the baseband modulation signal 204A as a digital signal according to the amplitude control signal 612. The fifth mixer 680 mixes the Doppler frequency signal 613 with the amplitude-adjusted modulation circuit signal to generate an intermediate baseband signal before delaying. The third memory 690 generates a baseband signal 691 in which a delay is added to the intermediate baseband signal.

図９のＤＤＳ装置６Ｄは、このような構成および動作により、ＤＤＳ回路を用いずに、アナログ信号として入力したベースバンド変調信号２０４に基づいて、他の実施形態と同様にベースバンド信号６９１を生成することが出来る。 With such a configuration and operation, the DDS apparatus 6D of FIG. 9 generates a baseband signal 691 as in other embodiments based on the baseband modulation signal 204 input as an analog signal without using the DDS circuit. Can be done.

以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。特に、ＤＲＦＭ装置５Ａ、５Ｂと、ＤＤＳ装置６Ａ〜６Ｄとは、自由に組み合わせることが可能である。 Although the invention made by the inventor has been specifically described above based on the embodiment, the present invention is not limited to the embodiment and can be variously modified without departing from the gist thereof. Needless to say. In addition, the features described in the above-described embodiments can be freely combined within a technically consistent range. In particular, the DRFM devices 5A and 5B and the DDS devices 6A to 6D can be freely combined.

１ レーダ・シミュレーション・システム
１００、１００Ａ ＤＲＦＭ装置
１０１ 入力波
１０２ 出力波
１１０、１１０Ａ 入力
１２０ Ａ／Ｄ（アナログ・デジタル）変換回路
１３０ メモリ
１４０、１４０Ａ 信号処理器
１４１ ＦＦＴ回路
１４２ 周波数変更手段
１４３ 逆ＦＦＴ回路
１５０ Ｄ／Ａ変換回路
１６０、１６０Ａ 出力
１７１ 分配器（同位相）
１７２ ミキサ
１７３ 第１ローカル発振器
１７４ 低帯域用ＤＲＦＭ装置
１７５ ミキサ
１７６ ミキサ
１７７ 第２ローカル発振器
１７８ 高帯域用ＤＲＦＭ装置
１７９ ミキサ
１８０ 合成器（同位相）
２ レーダ装置
２０１ 受信波
２０２ 基準クロック信号
２０３ 送信波周波数信号
２０４ ベースバンド変調信号
２０５ 送信波信号
２１０ アンテナ
２２０ 受信機
２３０ 信号処理器
２４０ 基準発振器
２５０ 周波数変換器
２５１ ＰＬＬ回路
２５２ 可変ＰＬＬ回路
２５３ ミキサ
２５４ ミキサ
３ 上位計算機
３０１ 遅延信号
３０２ 振幅信号
３０３ 相対速度信号
４、４Ａ 模擬目標発生装置
４０１ 模擬目標波
４１０ アンテナ
５Ａ ＤＲＦＭ装置
５０１ 入力
５０２ 入力
５０３ 入力
５０４ 出力
５１０ 局所基準発振器
５１１ Ｌｏ信号
５２０ ミキサ
５３０ Ａ／Ｄ変換回路
５３１ ＩＦ信号
５４０ 周波数変換回路
５４１ ベースバンド周波数信号
５５０ ミキサ
５５１ ＬｏＩＦ信号
５６０ メモリ
５６１ ＬｏＩＦ信号
５７０ ミキサ
５８０ Ｄ／Ａ変換回路
５９０ ミキサ
６Ａ ＤＤＳ装置
６０１ 入力
６０２ 入力
６０３ 入力
６０４ 入力
６０５ 出力
６１０ 波形生成装置
６１１ 周波数制御信号
６１２ 振幅制御信号
６１３ ドップラ周波数信号
６２ メモリ群
６２０、６２１〜６２Ｎ メモリ
６３ ＤＤＳ回路群
６３０、６３１〜６３Ｎ ＤＤＳ回路
６４ 減衰器群
６４０、６４１〜６４Ｎ 減衰器
６５０ ドップラ周波数発振器
６５１ ドップラ周波数信号
６６０ Ａ／Ｄ変換回路
６７０ 振幅変化装置
６８０ ミキサ
６９０ メモリ
６９１ ベースバンド信号
７１０ 合成回路
７１１ ベースバンド信号
1 Radar simulation system 100, 100A DRFM device 101 Input wave 102 Output wave 110, 110A Input 120 A / D (analog / digital) conversion circuit 130 Memory 140, 140A Signal processor 141 FFT circuit 142 Frequency changing means 143 Reverse FFT Circuit 150 D / A conversion circuit 160, 160A Output 171 Distributor (in-phase)
172 Mixer 173 1st local oscillator 174 Low band DRFM device 175 Mixer 176 Mixer 177 2nd local oscillator 178 High band DRFM device 179 Mixer 180 synthesizer (in phase)
2 Radar device 201 Received wave 202 Reference clock signal 203 Transmitted wave frequency signal 204 Baseband modulated signal 205 Transmitted wave signal 210 Antenna 220 Receiver 230 Signal processor 240 Reference oscillator 250 Frequency converter 251 PLL circuit 252 Variable PLL circuit 253 Mixer 254 Mixer 3 High-level computer 301 Delay signal 302 Alignment signal 303 Relative velocity signal 4, 4A Simulated target generator 401 Simulated target wave 410 Antenna 5A DRFM device 501 input 502 input 503 input 504 Output 510 Local reference oscillator 511 Lo signal 520 Mixer 530 A / D conversion circuit 531 IF signal 540 Frequency conversion circuit 541 Baseband frequency signal 550 Mixer 551 LoIF signal 560 Memory 561 LoIF signal 570 Mixer 580 D / A conversion circuit 590 Mixer 6A DDS device 601 Input 602 Input 603 Input 604 Input 605 Output Generator 611 Frequency control signal 612 Oscillation control signal 613 Doppler frequency signal 62 Memory group 620, 62 1 to 62 N memory 63 DDS circuit group 630, 63 1 to 63 N DDS circuit 64 Attenuator group 640, 64 1 to 64 N attenuation Instrument 650 Doppler frequency oscillator 651 Doppler frequency signal 660 A / D conversion circuit 670 Fluctuation changer 680 mixer 690 Memory 691 Baseband signal 710 Synthesis circuit 711 Baseband signal

Claims (8)

任意のレーダ装置または類する発生装置が送信する送信波信号を、所定のシミュレーションシナリオに基づいて変換して、前記レーダ装置または前記類する発生装置に向けて送信する模擬目標波を生成する模擬目標発生装置であって、
前記シミュレーションシナリオに基づいてベースバンド信号を生成出力するＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ：ダイレクト・デジタル・シンセサイザ）装置と、
前記送信波信号および前記ベースバンド信号に基づいて前記模擬目標波を生成出力するＤＲＦＭ（Ｄｉｇｉｔａｌ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｍｅｍｏｒｙ）装置と
を具備し、
前記シミュレーションシナリオは、
前記レーダ装置または類する発生装置から、仮想的な模擬目標までの距離の変化を、前記送信波信号に対する前記模擬目標波の遅延時間として表す遅延信号と、
前記模擬目標波の信号強度の変化を表す振幅信号と、
前記レーダ装置または類する発生装置および前記仮想的な模擬目標の間の相対速度の変化を表す相対速度信号のうち、１つ以上
を含み、
前記ＤＲＦＭ装置は、
局所基準周波数を有する局所基準信号を生成する局所基準発振器と、
前記送信波信号を前記局所基準信号の前記局所基準周波数で周波数ダウンコンバートして、第１中間周波数を有する第１ＩＦ（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：中間周波数）信号を生成する第１ミキサと、
所定の基準クロック周波数を有する基準クロック信号を前記レーダ装置または前記類する発生装置から入力し、基準クロック信号を、所定のベースバンド周波数を有するベースバンド周波数信号に変換する周波数変換回路と、
前記第１ミキサの後段に接続されて、前記第１ＩＦ信号を前記ベースバンド周波数信号の前記ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ（Ｌｏｃａｌ Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：局所中間周波数）信号を生成する第２ミキサと、
前記遅延信号を入力し、かつ、前記第２ミキサの後段に接続されて、前記第１ＬｏＩＦ信号を格納し、前記第１ＬｏＩＦ信号に対して前記遅延時間だけ遅延した第２ＬｏＩＦ信号として出力する第１メモリと、
前記第１メモリの後段に接続されて、前記ベースバンド信号を前記第２ＬｏＩＦ信号が有する第２ＬｏＩＦ周波数で周波数アップコンバートして、第２中間周波数を有する第２ＩＦ信号を生成する第３ミキサと、
前記第３ミキサの後段に接続されて、前記局所基準信号の前記局所基準周波数で前記第２ＩＦ信号を周波数アップコンバートして、前記模擬目標波を生成する第４ミキサと
を具備し、
前記ＤＤＳ装置は、
前記振幅信号または前記相対速度信号を入力し、前記ベースバンド信号の周波数または振幅をそれぞれ制御するための周波数制御信号または振幅制御信号を生成する波形生成装置と、
前記波形生成装置の後段に接続されて、かつ、前記遅延信号を入力し、前記遅延時間ならびに前記波形生成装置に制御された周波数および振幅を有する前記ベースバンド信号を生成するベースバンド信号生成装置と
を具備する
模擬目標発生装置。 A simulated target generator that converts a transmitted wave signal transmitted by an arbitrary radar device or similar generator based on a predetermined simulation scenario to generate a simulated target wave transmitted to the radar device or the similar generator. And
A DDS (Direct Digital Synthesizer) device that generates and outputs a baseband signal based on the simulation scenario, and a direct digital synthesizer device.
It is provided with a DRFM (Digital Radio Frequency Memory) device that generates and outputs the simulated target wave based on the transmitted wave signal and the baseband signal.
The simulation scenario is
A delay signal representing a change in the distance from the radar device or the like generator to a virtual simulated target as a delay time of the simulated target wave with respect to the transmitted wave signal.
An amplitude signal representing a change in the signal strength of the simulated target wave and
Containing one or more of the relative velocity signals representing the change in relative velocity between the radar device or similar generator and the virtual simulated target.
The DRFM device is
A local reference oscillator that produces a local reference signal with a local reference frequency,
A first mixer that generates a first IF (Intermediate Frequency) signal having a first intermediate frequency by frequency down-converting the transmitted wave signal at the local reference frequency of the local reference signal.
A frequency conversion circuit that inputs a reference clock signal having a predetermined reference clock frequency from the radar device or the similar generator and converts the reference clock signal into a baseband frequency signal having a predetermined baseband frequency.
A first LoIF (Local Intermediate Frequency) signal having a local intermediate frequency, which is connected to the subsequent stage of the first mixer and frequency down-converts the first IF signal at the baseband frequency of the baseband frequency signal. With a second mixer that produces
A first memory that inputs the delay signal and is connected to the subsequent stage of the second mixer to store the first LoIF signal and output it as a second LoIF signal delayed by the delay time with respect to the first LoIF signal. When,
A third mixer connected to the subsequent stage of the first memory and up-converting the baseband signal at the second LoIF frequency of the second LoIF signal to generate a second IF signal having a second intermediate frequency.
It is provided with a fourth mixer which is connected to the subsequent stage of the third mixer and up-converts the second IF signal at the local reference frequency of the local reference signal to generate the simulated target wave.
The DDS device is
A waveform generator that inputs the amplitude signal or the relative velocity signal and generates a frequency control signal or an amplitude control signal for controlling the frequency or amplitude of the baseband signal, respectively.
A baseband signal generator connected to a subsequent stage of the waveform generator and inputting the delay signal to generate the baseband signal having the delay time and the frequency and amplitude controlled by the waveform generator. A simulated target generator equipped with. 請求項１に記載の模擬目標発生装置において、
前記第１ミキサの後段に接続され、かつ、前記第２ミキサの前段に接続されて、前記第１ＩＦ信号をＡ／Ｄ（アナログ・デジタル）変換する第１Ａ／Ｄ変換回路と、
前記第３ミキサの後段に接続され、かつ、前記第４ミキサの後段に接続されて、前記第２ＩＦ信号をＤ／Ａ（デジタル・アナログ）変換するＤ／Ａ変換回路と
をさらに具備する
模擬目標発生装置。 In the simulated target generator according to claim 1,
A first A / D conversion circuit that is connected to the subsequent stage of the first mixer and is connected to the front stage of the second mixer to perform A / D (analog / digital) conversion of the first IF signal.
A simulated target further comprising a D / A conversion circuit connected to the subsequent stage of the third mixer and connected to the subsequent stage of the fourth mixer to perform D / A (digital-to-analog) conversion of the second IF signal. Generator. 請求項１に記載の模擬目標発生装置において、
前記第２ミキサの後段に接続され、かつ、前記第１メモリの前段に接続されて、前記第１ＬｏＩＦ信号をＡ／Ｄ変換する第１Ａ／Ｄ変換回路と、
前記第１メモリの後段に接続され、かつ、前記第３ミキサの前段に接続されて、前記第２ＬｏＩＦ信号をＤ／Ａ変換するＤ／Ａ変換回路と
をさらに具備する
模擬目標発生装置。 In the simulated target generator according to claim 1,
A first A / D conversion circuit that is connected to the subsequent stage of the second mixer and is connected to the front stage of the first memory to perform A / D conversion of the first LoIF signal.
A simulated target generator further comprising a D / A conversion circuit connected to the subsequent stage of the first memory and connected to the front stage of the third mixer to perform D / A conversion of the second LoIF signal. 請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
前記遅延信号およびベースバンド変調信号を入力して格納する第２メモリと、
前記基準クロック信号および前記周波数制御信号を入力し、かつ、前記第２メモリの後段に接続されて、中間ベースバンド信号を生成するＤＤＳ回路と、
前記ＤＤＳ回路の後段に接続されて、前記中間ベースバンド信号の振幅を減衰して前記ベースバンド信号を生成する減衰器と
を具備する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
A second memory for inputting and storing the delay signal and the baseband modulation signal, and
A DDS circuit that inputs the reference clock signal and the frequency control signal and is connected to the subsequent stage of the second memory to generate an intermediate baseband signal.
A simulated target generator including an attenuator connected to a subsequent stage of the DDS circuit to attenuate the amplitude of the intermediate baseband signal to generate the baseband signal. 請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
前記基準クロック信号、ベースバンド変調信号および前記周波数制御信号を入力して第１中間ベースバンド信号を生成するＤＤＳ回路と、
前記ＤＤＳ回路の後段に接続されて、かつ、前記振幅制御信号を入力し、前記振幅制御信号に応じて前記第１中間ベースバンド信号の振幅を減衰した第２中間ベースバンド信号を生成する減衰器と、
前記減衰器の後段に接続されて、かつ、前記遅延信号を入力し、前記遅延を有する前記ベースバンド信号を生成する第２メモリと
を具備する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
A DDS circuit that inputs the reference clock signal, the baseband modulation signal, and the frequency control signal to generate a first intermediate baseband signal, and
An attenuator connected to the subsequent stage of the DDS circuit, inputting the amplitude control signal, and generating a second intermediate baseband signal in which the amplitude of the first intermediate baseband signal is attenuated according to the amplitude control signal. When,
A simulated target generator connected to the subsequent stage of the attenuator and including a second memory for inputting the delay signal and generating the baseband signal having the delay. 請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
メモリ群と、
前記メモリ群の後段に接続されたＤＤＳ回路群と、
前記ＤＤＳ回路群の後段に接続された減衰器群と、
前記減衰器群の後段に接続された合成回路と
を具備し、
前記メモリ群は、
複数のメモリ
を具備し、
前記ＤＤＳ回路群は、
前記複数のメモリの後段にそれぞれ接続された複数のＤＤＳ回路
を具備し、
前記減衰器群は、
前記複数のＤＤＳ回路の後段にそれぞれ接続された複数の減衰器
を具備し、
前記複数のメモリのそれぞれは、前記遅延信号およびベースバンド変調信号を入力して格納し、
前記複数のＤＤＳ回路のそれぞれは、前段に接続された前記それぞれのメモリから前記遅延信号および前記ベースバンド変調信号を入力し、かつ、前記基準クロック信号および前記周波数制御信号を入力し、第１中間ベースバンド信号を生成し、
前記複数の減衰器のそれぞれは、前段に接続された前記それぞれのＤＤＳ回路から前記第１中間ベースバンド信号を入力し、前記振幅制御信号に基づいて前記第１中間ベースバンド信号の振幅を減衰して第２中間ベースバンド信号を生成し、
前記合成回路は、前記複数の減衰器から複数の前記第２中間ベースバンド信号を合成して前記ベースバンド信号を生成する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
Memory group and
The DDS circuit group connected to the subsequent stage of the memory group and
The attenuator group connected to the subsequent stage of the DDS circuit group and
It is provided with a synthesis circuit connected to the subsequent stage of the attenuator group.
The memory group
Equipped with multiple memories
The DDS circuit group is
A plurality of DDS circuits connected to the subsequent stages of the plurality of memories are provided.
The attenuator group
A plurality of attenuators connected to each of the subsequent stages of the plurality of DDS circuits are provided.
Each of the plurality of memories inputs and stores the delay signal and the baseband modulation signal, and stores the delay signal and the baseband modulation signal.
Each of the plurality of DDS circuits inputs the delay signal and the baseband modulation signal from the respective memory connected to the previous stage, and inputs the reference clock signal and the frequency control signal, and the first intermediate Generate a baseband signal,
Each of the plurality of attenuators inputs the first intermediate baseband signal from the respective DDS circuit connected to the previous stage, and attenuates the amplitude of the first intermediate baseband signal based on the amplitude control signal. Generates a second intermediate baseband signal
The synthesis circuit is a simulated target generator that synthesizes a plurality of the second intermediate baseband signals from the plurality of attenuators to generate the baseband signal. 請求項２または３に記載の模擬目標発生装置において、
前記ベースバンド信号生成装置は、
前記周波数制御信号および前記相対速度信号を入力して、ドップラ周波数を有するドップラ周波数信号を生成するドップラ周波数発振器と、
アナログ信号としてのベースバンド変調信号をデジタル信号としてのベースバンド変調信号にＡ／Ｄ変換する第２Ａ／Ｄ変換回路と、
デジタル信号としての前記ベースバンド変調信号の振幅を、前記振幅制御信号に応じて調整する振幅変化装置と、
前記ドップラ周波数信号と、振幅を調整された前記ベースバンド変調信号とをミキシングして中間ベースバンド信号を生成する第５のミキサと、
前記遅延信号に対応する前記遅延を前記中間ベースバンド信号に加えて前記ベースバンド信号を生成する第３メモリと
を具備する
模擬目標発生装置。 In the simulated target generator according to claim 2 or 3.
The baseband signal generator is
A Doppler frequency oscillator that inputs the frequency control signal and the relative velocity signal to generate a Doppler frequency signal having a Doppler frequency.
A second A / D conversion circuit that A / D converts a baseband modulation signal as an analog signal into a baseband modulation signal as a digital signal,
An amplitude changer that adjusts the amplitude of the baseband modulated signal as a digital signal according to the amplitude control signal, and
A fifth mixer that mixes the Doppler frequency signal and the amplitude-adjusted baseband modulation signal to generate an intermediate baseband signal.
A simulated target generator including a third memory that generates the baseband signal by adding the delay corresponding to the delay signal to the intermediate baseband signal. ＤＤＳ装置が、所定のシミュレーションシナリオに基づいてベースバンド信号を生成出力することと、
ＤＲＦＭ装置が、任意のレーダ装置または類する発生装置が送信する送信波信号および前記ベースバンド信号に基づいて模擬目標波を生成出力することと
を具備し、
前記シミュレーションシナリオは、
前記レーダ装置または類する発生装置から、仮想的な模擬目標までの距離の変化を、前記送信波信号に対する前記模擬目標波の遅延時間として表す遅延信号と、
前記模擬目標波の信号強度の変化を表す振幅信号と、
前記レーダ装置または類する発生装置および前記仮想的な模擬目標の間の相対速度の変化を表す相対速度信号のうち、１つ以上
を含み、
前記模擬目標波を生成出力することは、
局所基準発振器が、局所基準周波数を有する局所基準信号を生成することと、
第１ミキサが、前記送信波信号を前記局所基準信号の前記局所基準周波数で周波数ダウンコンバートして、中間周波数を有する第１ＩＦ信号を生成することと、
周波数変換回路が、所定の基準クロック周波数を有する基準クロック信号を前記レーダ装置または前記類する発生装置から入力し、所定のベースバンド周波数を有するベースバンド周波数信号に変換することと、
第２ミキサが、前記第１ＩＦ信号を前記ベースバンド周波数信号の前記ベースバンド周波数で周波数ダウンコンバートして、局所中間周波数を有する第１ＬｏＩＦ信号を生成することと、
第１メモリが、前記遅延信号を入力し、前記第１ＬｏＩＦ信号を格納し、前記第１ＬｏＩＦ信号に対して前記遅延時間だけ遅延した第２ＬｏＩＦ信号として出力することと、
第３ミキサが、前記ベースバンド信号の前記ベースバンド周波数で前記第２ＬｏＩＦ信号を周波数アップコンバートして、前記中間周波数を有する第２ＩＦ信号を生成することと、
第４ミキサが、前記局所基準信号の前記局所基準周波数で前記第２ＩＦ信号を周波数アップコンバートして、前記模擬目標波を生成することと
を具備し、
前記ベースバンド信号を生成出力することは、
波形生成装置が、前記振幅信号または前記相対速度信号を入力し、前記ベースバンド信号の周波数または振幅をそれぞれ制御するための周波数制御信号または振幅制御信号を生成することと、
ベースバンド信号生成装置が、前記遅延信号を入力し、前記遅延時間ならびに前記波形生成装置に制御された周波数および振幅を有する前記ベースバンド信号を生成することと
を具備する
模擬目標発生方法。
The DDS device generates and outputs a baseband signal based on a predetermined simulation scenario.
The DRFM device comprises generating and outputting a simulated target wave based on a transmitted wave signal transmitted by an arbitrary radar device or a similar generator and the baseband signal.
The simulation scenario is
A delay signal representing a change in the distance from the radar device or the like generator to a virtual simulated target as a delay time of the simulated target wave with respect to the transmitted wave signal.
An amplitude signal representing a change in the signal strength of the simulated target wave and
Containing one or more of the relative velocity signals representing the change in relative velocity between the radar device or similar generator and the virtual simulated target.
Generating and outputting the simulated target wave
The local reference oscillator produces a local reference signal with a local reference frequency,
The first mixer frequency-downconverts the transmitted wave signal at the local reference frequency of the local reference signal to generate a first IF signal having an intermediate frequency.
A frequency conversion circuit inputs a reference clock signal having a predetermined reference clock frequency from the radar device or the similar generator and converts it into a baseband frequency signal having a predetermined baseband frequency.
The second mixer frequency-downconverts the first IF signal at the baseband frequency of the baseband frequency signal to generate a first LoIF signal having a local intermediate frequency.
The first memory inputs the delay signal, stores the first LoIF signal, and outputs the second LoIF signal as a second LoIF signal delayed by the delay time with respect to the first LoIF signal.
The third mixer frequency-upconverts the second LoIF signal at the baseband frequency of the baseband signal to generate a second IF signal having the intermediate frequency.
The fourth mixer comprises up-converting the second IF signal at the local reference frequency of the local reference signal to generate the simulated target wave.
Generating and outputting the baseband signal
The waveform generator inputs the amplitude signal or the relative velocity signal and generates a frequency control signal or an amplitude control signal for controlling the frequency or amplitude of the baseband signal, respectively.
A simulated target generation method comprising: the baseband signal generator inputting the delay signal and generating the baseband signal having the delay time and a controlled frequency and amplitude in the waveform generator.
JP2017142101A 2017-07-21 2017-07-21 Simulated target generator and simulated target generation method Active JP6809996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017142101A JP6809996B2 (en) 2017-07-21 2017-07-21 Simulated target generator and simulated target generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017142101A JP6809996B2 (en) 2017-07-21 2017-07-21 Simulated target generator and simulated target generation method

Publications (2)

Publication Number Publication Date
JP2019020368A JP2019020368A (en) 2019-02-07
JP6809996B2 true JP6809996B2 (en) 2021-01-06

Family

ID=65353512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017142101A Active JP6809996B2 (en) 2017-07-21 2017-07-21 Simulated target generator and simulated target generation method

Country Status (1)

Country Link
JP (1) JP6809996B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3969936B1 (en) 2019-07-09 2023-06-07 Siemens Industry Software NV A method to simulate continuous wave lidar sensors
CN113433517B (en) * 2021-06-24 2024-03-22 中国人民解放军海军大连舰艇学院 Protection system and method for complex waveform radar radio frequency echo simulation
CN116699529B (en) * 2023-08-01 2023-10-20 西安擎飞电子科技有限公司 Low-storage-resource-consumption full-pulse storage DRFM method and system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667637B2 (en) * 1994-05-16 1997-10-27 防衛庁技術研究本部長 Radar / target wave simulator
US6067041A (en) * 1998-10-15 2000-05-23 Northrop Grumman Corporation Moving target simulator
JP2002328160A (en) * 2001-04-27 2002-11-15 Mitsubishi Electric Corp Digital rf memory
JP4805976B2 (en) * 2008-06-02 2011-11-02 財団法人 リモート・センシング技術センター Radar test equipment
CN104391283A (en) * 2014-12-01 2015-03-04 无锡市雷华科技有限公司 Radar target simulation method and system

Also Published As

Publication number Publication date
JP2019020368A (en) 2019-02-07

Similar Documents

Publication Publication Date Title
JP6809996B2 (en) Simulated target generator and simulated target generation method
US11300659B2 (en) Radar target simulator and method for radar target simulation
CN105790760B (en) Make the system and method for multiple oscillator synchronizations by using the frequency signal transmission of reduction
JP6720019B2 (en) Simulated target generation device and method
JP2018084545A (en) Simulated target generation device and simulated target generation method
KR101355537B1 (en) System and method for wideband transmission and reception for ground moving target indicator and synthetic aperture radar
US12000956B2 (en) Method for operating a testing device for testing a distance sensor operating with electromagnetic waves, and corresponding testing device
JP2009258051A (en) Pseudo target signal generator
KR20150049070A (en) Fmcw radar using iq demodulator and operating method thereof
CN112578343A (en) Method and apparatus for wideband and fast chirp generation for radar systems
US7692507B2 (en) Apparatus and method of generating a plurality of synchronized radio frequency signals
CN110651196A (en) Method and apparatus for compensating phase noise
EP1887685A2 (en) Apparatus and method of generating a plurality of synchronized radio frequency signals
RU2759145C2 (en) Method for deception jamming
WO2021181598A1 (en) Radar device
KR102011961B1 (en) Variable local oscillation apparatus, method thereof and apparatus for jamming signal using the same
JP3074603B2 (en) Fading simulator
JP2009159604A (en) Signal generating device, transmitter and transmitter-receiver
JP4413697B2 (en) Waveform generator
JP4413757B2 (en) Radar echo generator
JP2021032658A (en) Self-diagnosis device
KR102257290B1 (en) Simulation signal generating apparatus and simulation signal generating method
Hobden et al. 5ghz chirp signal generator for broadband fmcw radar applications
KR101601068B1 (en) Method, system and computer-readable recording medium for transmitting and receiving wideband signal by using phase array antenna
JP2002246992A (en) Signal generator

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200110

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201210

R150 Certificate of patent or registration of utility model

Ref document number: 6809996

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150