JP6808782B2 - Plasma processing equipment and plasma processing method - Google Patents

Plasma processing equipment and plasma processing method Download PDF

Info

Publication number
JP6808782B2
JP6808782B2 JP2019105847A JP2019105847A JP6808782B2 JP 6808782 B2 JP6808782 B2 JP 6808782B2 JP 2019105847 A JP2019105847 A JP 2019105847A JP 2019105847 A JP2019105847 A JP 2019105847A JP 6808782 B2 JP6808782 B2 JP 6808782B2
Authority
JP
Japan
Prior art keywords
wafer
electrode
frequency power
coil
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019105847A
Other languages
Japanese (ja)
Other versions
JP2019192923A (en
Inventor
荒巻　徹
徹 荒巻
横川　賢悦
賢悦 横川
伊澤　勝
勝 伊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Priority to JP2019105847A priority Critical patent/JP6808782B2/en
Publication of JP2019192923A publication Critical patent/JP2019192923A/en
Application granted granted Critical
Publication of JP6808782B2 publication Critical patent/JP6808782B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、真空容器内部の処理室内に配置された試料台上に載せられて保持された半導体ウエハ等の基板状の試料を処理室のプラズマを用いて処理するプラズマ処理装置またはプラズマ処理方法に係り、特に、処理中に試料台に高周波電力を供給して試料上面上方にバイアス電位を形成して試料を処理するプラズマ処理装置またはプラズマ処理方法に関する。
The present invention is a plasma processing apparatus or plasma processing method for processing a substrate-like sample such as a semiconductor wafer placed and held on a sample table arranged in a processing chamber inside a vacuum vessel using plasma in the processing chamber. In particular, the present invention relates to a plasma processing apparatus or a plasma processing method for processing a sample by supplying high-frequency power to a sample table during processing to form a bias potential above the upper surface of the sample.

半導体デバイスを製造する工程のうち当該デバイスの回路や配線の構造を形成するものでは、半導体ウエハ等の試料上面に予め形成れたマスクを含む複数の膜層を有する膜構造の処理対象の膜層をプラズマを用いてエッチングすることが一般的に行われている。近年、半導体デバイスの集積度の向上に伴い、このようなプラズマを用いた加工の精度のさらなる向上が要求されると共に、ウエハのより外周側の部分まで処理による加工の結果の中央側とのものに対するバラつきを低減して一枚のウエハあたりで製造できるデバイスの数をより高くし処理の効率を向上できるように、ウエハの外周側の部分で処理のバラつきが許容範囲外となる領域を低減することが求められている。
In the process of manufacturing a semiconductor device, in the process of forming the circuit or wiring structure of the device, the film layer to be processed is a film structure having a plurality of film layers including a mask formed in advance on the upper surface of a sample such as a semiconductor wafer. Is generally etched using plasma. In recent years, with the improvement of the degree of integration of semiconductor devices, further improvement of the accuracy of processing using such plasma is required, and the portion on the outer peripheral side of the wafer is the center side of the processing result. Reduce the area where the processing variation is out of the permissible range on the outer peripheral side of the wafer so that the number of devices that can be manufactured per wafer can be increased and the processing efficiency can be improved. Is required.

このようなプラズマ処理装置は、一般的に、真空容器とその内部に配置され試料が配置されるとともに減圧された内側の空間でプラズマが形成される処理室と、処理室内を排気して処理に適した所定の真空度の圧力にする真空排気装置、を備えている。さらに、真空容器または真空処理室に接続されて処理室内に試料を処理するためのガスを供給するガス供給装置、被処理材であるウエハがその上面に載せられて保持される試料台、処理室内にプラズマを発生させるための電界または磁界を処理室内に供給するプラズマ発生装置等を備えて構成される。
Such a plasma processing apparatus is generally used for processing by exhausting a processing chamber in which plasma is formed in a vacuum vessel and a vacuum container, a processing chamber in which a sample is arranged and a depressurized inner space, and a processing chamber. It is equipped with a vacuum exhaust device, which makes the pressure of a suitable predetermined degree of vacuum. Further, a gas supply device connected to a vacuum vessel or a vacuum processing chamber to supply gas for processing a sample into the processing chamber, a sample table on which a wafer as a material to be processed is placed and held, and a processing chamber. It is provided with a plasma generator or the like that supplies an electric field or a magnetic field for generating plasma to the processing chamber.

ウエハの外周側の部分と中央側の部分とで処理の速度やその結果としての加工後の形状等の処理の特性がバラついてしまう、例えばエッチング処理の速度（レート）が変化してしまう領域を小さくするために、ウエハの中央側部分から外周側部分までウエハの上面上方に形成される電界の強さやその分布をより均一に近付けることが考えられてきた。すなわち、上記ウエハの外周側の部分でのエッチングレートの変化は当該ウエハの外周側の領域で電界の集中が発生してプラズマの電位や荷電粒子の分布が偏った結果、当該レートが上昇してしまうことから、このような電界の集中を抑制することにより、ウエハの外周側部分までより均一な処理が実現できる。このためには、ウエハの外周側部分の周囲を囲む領域に形成される電界の強度とその分布とを調節してウエハ上面上方に形成されるシースの厚さをウエハの面内の方向について、特に半径の方向についてその外周側の部分までより均一に近づけることが有効である。
Areas where processing characteristics such as the processing speed and the resulting shape after processing vary between the outer peripheral side portion and the central side portion of the wafer, for example, the etching processing speed (rate) changes. In order to make the wafer smaller, it has been considered to make the strength and distribution of the electric field formed above the upper surface of the wafer from the central portion to the outer peripheral side portion closer to more uniform. That is, the change in the etching rate on the outer peripheral side of the wafer increases the rate as a result of the concentration of the electric field occurring in the outer peripheral region of the wafer and the bias of the plasma potential and the distribution of charged particles. Therefore, by suppressing such concentration of the electric field, more uniform processing can be realized up to the outer peripheral side portion of the wafer. For this purpose, the strength of the electric field formed in the region surrounding the outer peripheral portion of the wafer and its distribution are adjusted so that the thickness of the sheath formed above the upper surface of the wafer is adjusted in the in-plane direction of the wafer. In particular, it is effective to bring the area closer to the outer peripheral side in the radial direction more uniformly.

このようなプラズマ処理装置の従来の技術としては、特開２００７−２５８４１７号公報（特許文献１）に開示されるように、ウエハ外周側でこれを囲んで配置された導電性を有する部材であるフォーカスリングに直流電圧を印加して、エッチング中におけるウエハの外周縁とその近傍の領域とでの電界の制御を行うものが知られている。本従来の技術では、上面がプラズマに面したフォーカスリングがプラズマとの相互作用により削られて消耗する量に応じて、初期の性能を保つよう直流の電圧値を変化させている。
As a conventional technique of such a plasma processing apparatus, as disclosed in Japanese Patent Application Laid-Open No. 2007-258417 (Patent Document 1), a member having conductivity is arranged so as to surround the outer peripheral side of the wafer. It is known that a DC voltage is applied to a focus ring to control an electric field between the outer peripheral edge of a wafer and a region in the vicinity thereof during etching. In this conventional technique, the DC voltage value is changed so as to maintain the initial performance according to the amount of the focus ring whose upper surface faces the plasma is scraped and consumed by the interaction with the plasma.

また、特開２０１２-２２７２７８号公報（特許文献２）に示されるように、試料台のウエハ載置面の外周側に配置されてウエハを囲む導体製のリングとその上方でリング上面を覆う誘電体製のリングカバーとを備えて、導体製のリングに処理室内のリングカバー上方に形成されたプラズマと電気的に結合しないようにして高周波電力を供給する構成が開示されている。さらに、本従来技術は導体製リングの高さをウエハまたはウエハが載置される試料台上面よりも高くしてウエハ及び導体製リングの上方に形成されるバイアス等電位面の高さとこれによるプラズマ中の荷電粒子がウエハに入射する角度のバラつきをウエハの中央側から外周側の範囲で低減して、加工の結果である処理後の形状のバラつきを低減することが開示している。
Further, as shown in Japanese Patent Application Laid-Open No. 2012-227278 (Patent Document 2), a conductor ring arranged on the outer peripheral side of the wafer mounting surface of the sample table and surrounding the wafer and a dielectric covering the upper surface of the ring above the ring. A configuration is disclosed in which a ring cover made of a body is provided, and a high-frequency power is supplied to a ring made of a conductor so as not to be electrically coupled with plasma formed above the ring cover in a processing chamber. Further, in the present prior art, the height of the conductor ring is made higher than the upper surface of the wafer or the sample table on which the wafer is placed, and the height of the bias isopotential surface formed above the wafer and the conductor ring and the resulting plasma. It is disclosed that the variation in the angle at which the charged particles in the wafer are incident on the wafer is reduced in the range from the center side to the outer periphery side of the wafer to reduce the variation in the shape after processing as a result of processing.

また、特開２０１１−９３５１号公報（特許文献３）では、試料台の外周側でウエハを囲んで配置される導体製のフォーカスリングに印加されるバイアス電位形成用の高周波電力の量をフォーカスリングの消耗の量に応じて調節するものが開示されている。
Further, in Japanese Patent Application Laid-Open No. 2011-9351 (Patent Document 3), the amount of high-frequency power for forming a bias potential applied to the focus ring made of a conductor arranged around the wafer on the outer peripheral side of the sample table is the focus ring. Those that adjust according to the amount of consumption of the are disclosed.

特開２００７−２５８４１７号公報JP-A-2007-258417 特開２０１２−２２７２７８号公報Japanese Unexamined Patent Publication No. 2012-227278 特開２０１１−９３５１号公報Japanese Unexamined Patent Publication No. 2011-9351

上記の従来技術は次の点について考慮が不十分であったため問題が生じていた。
The above-mentioned prior art has a problem because the following points are not sufficiently considered.

すなわち、発明者らの検討の結果、これらは何れもウエハ外周部の均一性改善にある程度の効果は見られるものの、限定された用途にしか使えないことや性能改善に限界があることが判った。
That is, as a result of the examination by the inventors, it was found that although all of them have some effect on improving the uniformity of the outer peripheral portion of the wafer, they can be used only for limited purposes and there is a limit to the performance improvement. ..

特許文献１は、試料台のウエハが載置される面の外周側に配置され直流電力が印加される導体製のリングは、その上面の上方に形成されるプラズマと直流電力とを結合させるため当該上面が上方の処理室内の空間に曝されている。このような構成では導体の上面へプラズマ内部の荷電粒子が衝突する等プラズマとの間の相互作用により導体製リングが削られる等の消耗が進行したり材料が変質したりしてしまう。これを抑制するために導体製リングの上面を特許文献２記載のように誘電体または絶縁体製の部材で覆う構成にした場合には、直流電力はプラズマと結合が困難となり当該リングによるウエハの外周側部分やリングの上方での電界の強度とその分布との調節が困難となってしまう。
Patent Document 1 describes a conductor ring arranged on the outer peripheral side of the surface on which the wafer of the sample table is placed and to which DC power is applied, in order to combine the plasma formed above the upper surface of the ring and DC power. The upper surface is exposed to the space above the treatment chamber. In such a configuration, the conductor ring is scraped due to the interaction with the plasma such as the charged particles inside the plasma colliding with the upper surface of the conductor, and the material is deteriorated. In order to suppress this, when the upper surface of the conductor ring is covered with a member made of a dielectric or an insulator as described in Patent Document 2, it becomes difficult for DC power to be coupled with plasma, and the wafer by the ring is formed. It becomes difficult to adjust the strength of the electric field on the outer peripheral side or above the ring and its distribution.

また、特許文献２は、試料台のウエハ載置面の外周側に配置された導体製のリングは、載置面下方の試料台内部に配置された金属製の電極である基材の上記載置面の外周側に配置された段差（凹み部）上に載せられて、基材に供給されるバイアス電位形成用の高周波電力が分配されて供給される構成を備えている。しかし、このような構成では、リングの上面上方に形成される電圧の値を適切に変化させる構成を備えていないため、載置面下方の電極により形成されるバイアス電位が大き過ぎる場合であってもウエハの外周側に配置された導体リング上方のバイアスの電位を適切な範囲に調節できず必要以上に大きくなってしまい、ウエハの外周側部分で電界の集中の度合いが増大してエッチングレートが局所的に増大し偏ってしまう等処理の特性の均一性が損なわれ処理の歩留まりが低下してしまうという虞が有った。
Further, in Patent Document 2, the conductor ring arranged on the outer peripheral side of the wafer mounting surface of the sample table is described on the base material which is a metal electrode arranged inside the sample table below the mounting surface. It is mounted on a step (recessed portion) arranged on the outer peripheral side of the mounting surface, and has a configuration in which high-frequency power for forming a bias potential supplied to the base material is distributed and supplied. However, in such a configuration, since the configuration for appropriately changing the value of the voltage formed above the upper surface of the ring is not provided, the bias potential formed by the electrodes below the mounting surface may be too large. However, the potential of the bias above the conductor ring arranged on the outer peripheral side of the wafer cannot be adjusted to an appropriate range and becomes larger than necessary, and the degree of concentration of the electric field on the outer peripheral side of the wafer increases and the etching rate increases. There was a risk that the uniformity of the treatment characteristics would be impaired, such as local increase and bias, and the treatment yield would decrease.

また、特許文献３には、試料台内部の電極である基材に供給されるバイアス電位形成用の高周波電力の供給経路上に分配器を備え、この分配器により所定の割合に調節されて分けられた高周波電力が基材のウエハ載置面外周側に配置され絶縁体製のカバーに囲まれた導体リングに供給される構成である。しかしながら、この構成では導体製のリングを囲むカバーの絶縁体により高周波電力の大部分の電力がカットされるため、そのままでは効率よく外周部の制御ができないことが分かった。
Further, Patent Document 3 includes a distributor on a supply path of high-frequency power for forming a bias potential supplied to a base material which is an electrode inside a sample table, and is adjusted to a predetermined ratio by the distributor and divided. The high-frequency power generated is arranged on the outer peripheral side of the wafer mounting surface of the base material and supplied to the conductor ring surrounded by the insulator cover. However, in this configuration, since most of the high-frequency power is cut by the insulator of the cover surrounding the conductor ring, it was found that the outer peripheral portion cannot be efficiently controlled as it is.

上記の従来技術ではウエハの外周側に配置された導体製のリングに高周波電力を所望の電界の分布が得られるように調節して供給することができずウエハの外周側部分での処理の特性の中央部分に対するバラつきが大きくなり処理の歩留まりが損なわれてしまうという問題について考慮されていなかった。本発明の目的は、歩留まりを向上させたプラズマ処理装置またはプラズマ処理方法を提供することにある。
In the above-mentioned conventional technique, high-frequency power cannot be adjusted and supplied to a conductor ring arranged on the outer peripheral side of the wafer so as to obtain a desired electric field distribution, and the processing characteristics on the outer peripheral side of the wafer cannot be supplied. No consideration was given to the problem that the variation in the central part of the wafer becomes large and the processing yield is impaired. An object of the present invention is to provide a plasma processing apparatus or a plasma processing method with improved yield.

上記目的は、真空容器内部の処理室内に配置された試料台の上部に位置する載置面上に載置された処理対象のウエハを当該処理室内に形成されたプラズマを用いて処理するプラズマ処理装置であって、前記試料台の上部に配置され前記ウエハの処理中に当該ウエハ上にバイアス電位を形成するための高周波電力を供給する高周波電源と接続された第１の電極と、前記ウエハが載置される前記載置面の外周側で当該載置面を囲んで配置されたリング状部材と、当該リング状部材の内部で前記載置面をリング状に囲んで配置された第２の電極と、前記高周波電源と前記第１の電極との間で前記高周波電力が供給される第１の給電経路上の箇所と前記第２の電極との間を電気的に接続する第２の給電経路上に配置されコイル及びコンデンサが直列に接続されて構成された共振回路と、前記ウエハの処理中に前記第１及び第２の電極に供給される前記高周波電力の供給を調節する制御部であって、前記第２の給電経路上において前記コイルと前記第２の電極との間の箇所の電圧及び前記コイルと当該給電経路上に配置された整合器との間の箇所の電圧を検出してこれらの比を所定の許容範囲内の値にするように前記コイルのインダクタンスを調節して前記第２の電極に供給される前記高周波電力の供給を調節する制御部、あるいは前記共振回路と前記第２の電極との間の前記給電経路上での電圧が単調に増減する範囲で前記コイルのインダクタンスを調節する制御部とを備えたことにより達成される。
The above purpose is plasma treatment in which the wafer to be processed placed on the mounting surface located on the upper part of the sample table arranged in the processing chamber inside the vacuum vessel is treated by using the plasma formed in the processing chamber. A first electrode, which is an apparatus and is connected to a high-frequency power source arranged on the upper part of the sample table and supplying high-frequency power for forming a bias potential on the wafer during processing of the wafer, and the wafer. A ring-shaped member arranged around the mounting surface on the outer peripheral side of the previously described mounting surface to be mounted, and a second ring-shaped member arranged inside the ring-shaped member surrounding the previously described mounting surface in a ring shape. A second power supply that electrically connects the electrode, a location on the first power supply path to which the high-frequency power is supplied between the high-frequency power supply and the first electrode, and the second electrode. in the control unit for adjusting a resonance circuit coil and a capacitor is arranged on a path is configured by connecting in series, the supply of the high frequency power supplied to the first and second electrode during processing of said wafer Therefore, the voltage at the location between the coil and the second electrode on the second feeding path and the voltage at the location between the coil and the matching unit arranged on the feeding path are detected. The control unit that adjusts the inductance of the coil so that these ratios are within a predetermined allowable range to adjust the supply of the high frequency power supplied to the second electrode, or the resonance circuit and the said. This is achieved by providing a control unit that adjusts the inductance of the coil in a range in which the voltage on the feeding path between the second electrode and the feeding path monotonically increases or decreases .

また、真空容器内部の処理室内に配置された試料台面に載置された処理対象のウエハを当該処理室内に形成されたプラズマを用いて処理するプラズマ処理方法であって、前記ウエハの処理中に、高周波電源から前記試料台の内部に配置された第１の電極及び前記試料台の前記ウエハが載置される面の外周側に配置された誘電体製のリング状部材の内側に配置された第２の電極に供給される高周波電力を調節して前記ウエハを処理する工程を備え、前記高周波電力が前記高周波電源と前記第１の電極との間の第１の給電経路上の箇所から分岐されてコイル及びコンデンサが直列に接続されて構成された共振回路を介して前記第２の電極に至る第２の給電経路を通して供給されるものであって、前記工程において、前記第２の給電経路上の前記コイルと前記第２の電極との間の箇所の電圧及び前記コイルと当該給電経路上に配置された整合器との間の箇所の電圧を検出してこれらの比を所定の許容範囲内の値にするように前記コイルのインダクタンスが調節されて、あるいは前記共振回路と前記第２の電極との間の前記給電経路上での電圧が単調に増減する範囲で前記コイルのインダクタンスが調節されて前記第２の電極へ供給される前記高周波電力が調節されることにより達成される。
Further, it is a plasma processing method for processing a wafer to be processed placed on a sample table surface arranged in a processing chamber inside a vacuum vessel by using plasma formed in the processing chamber, and is used during processing of the wafer. , The first electrode arranged inside the sample table from the high-voltage power supply and the inside of the ring-shaped member made of a dielectric material arranged on the outer peripheral side of the surface on which the wafer of the sample table is placed. A step of adjusting the high-frequency power supplied to the second electrode to process the wafer is provided, and the high-frequency power branches from a location on the first power supply path between the high-frequency power supply and the first electrode. A coil and a capacitor are supplied in series through a second feeding path to the second electrode via a resonance circuit, and in the step, the second feeding path is supplied. The voltage at the location between the coil and the second electrode and the voltage at the location between the coil and the matching unit arranged on the feeding path are detected, and these ratios are set within a predetermined allowable range. The inductance of the coil is adjusted so as to have a value within, or the inductance of the coil is adjusted within a range in which the voltage on the feeding path between the resonance circuit and the second electrode monotonously increases or decreases. This is achieved by adjusting the high-voltage power that is supplied to the second electrode.

本発明によれば、高周波が印加される導電性リングの前段にコイルを設けることで容量性のコンデンサとなる絶縁性サセプタと直列共振構造を作ることが可能となりインピーダンスを激減させることで、ウエハエッジに高周波を効率よく寄与させることが可能となる。
According to the present invention, by providing a coil in front of the conductive ring to which a high frequency is applied, it is possible to form a series resonance structure with an insulating susceptor which is a capacitive capacitor, and by drastically reducing the impedance, the wafer edge can be formed. It is possible to contribute high frequencies efficiently.

本発明の実施例に係るプラズマ処理装置の構成の概略を模式的に示す縦断面図である。It is a vertical sectional view schematically showing the outline of the structure of the plasma processing apparatus which concerns on embodiment of this invention. 図１に示す実施例に係るプラズマ処理装置の変形例の構成の概略を模式的に示す縦断面図である。It is a vertical cross-sectional view schematically showing the outline of the structure of the modification of the plasma processing apparatus which concerns on the Example shown in FIG. 図１に示す実施例に係る試料台外周側部分の構成を拡大して模式的に示す縦断面図である。It is a vertical cross-sectional view schematically showing the configuration of the outer peripheral side portion of the sample table according to the embodiment shown in FIG. 1 in an enlarged manner. 図１に示す実施例に係る試料台外周側部分の構成の変形例を拡大して模式的に示す縦断面図である。It is a vertical cross-sectional view schematically showing an enlarged modification of the configuration of the outer peripheral side portion of the sample table according to the embodiment shown in FIG. 図１に示す実施例のサセプタの上部の構成を拡大して模式的に示す縦断面図である。It is a vertical sectional view which shows the structure of the upper part of the susceptor of an Example shown in FIG. 1 in an enlarged manner. 図５に示す実施例の作用を模式的に示す縦断面図である。It is a vertical sectional view schematically showing the operation of the Example shown in FIG. 図５に示した実施例のサセプタ上部の変形例の構成を模式的に示す縦断面図である。It is a vertical cross-sectional view which shows typically the structure of the modification of the upper part of the susceptor of the Example shown in FIG. 図５に示す実施例と従来技術とにおけるウエハ上面の半径方向についてのエッチングレートの分布例を模式的に示すグラフである。It is a graph which shows typically the distribution example of the etching rate in the radial direction of the upper surface of the wafer in the Example shown in FIG. 5 and the prior art. 図１に示す実施例に係る試料台外周側部分の別の変形例の構成を拡大して模式的に示す縦断面図である。FIG. 5 is a vertical cross-sectional view schematically showing an enlarged configuration of another modified example of the outer peripheral side portion of the sample table according to the embodiment shown in FIG. 1. 図１０は、図５または６に示した実施例に係るプラズマ処理装置において処理されたウエハの半径方向についてのエッチングレートの分布を検出した結果を示すグラフである。FIG. 10 is a graph showing the result of detecting the distribution of the etching rate in the radial direction of the wafer processed by the plasma processing apparatus according to the embodiment shown in FIG. 5 or 6. 図１に示す実施例に係るプラズマ処理装置のサセプタの構成の概略を模式的に示す縦断面図及び当該プラズマ処理装置が用いるデータテーブルの例を模式的に示すグラフである。It is a vertical cross-sectional view which schematically shows the outline of the structure of the susceptor of the plasma processing apparatus which concerns on the Example shown in FIG. 図１に示す実施例に係るプラズマ処理装置が用いるデータテーブルの別の例を模式的に示すグラフである。6 is a graph schematically showing another example of a data table used by the plasma processing apparatus according to the embodiment shown in FIG. 1. 図１に示す実施例に係るプラズマ処理装置に備えられた表示器が表示する画面の一例を示す図である。It is a figure which shows an example of the screen displayed by the display provided in the plasma processing apparatus which concerns on the Example shown in FIG. 図１に示す実施例に係るプラズマ処理装置のサセプタ近傍の別の変形例の構成の概略を模式的に示す縦断面図である。FIG. 5 is a vertical cross-sectional view schematically showing an outline of the configuration of another modified example in the vicinity of the susceptor of the plasma processing apparatus according to the embodiment shown in FIG. 図３に示す負荷インピーダンス可変ボックス１３０内の可変抵抗の抵抗値を増減することにより得られる結果を模式的に示すグラフである。It is a graph which shows typically the result obtained by increasing or decreasing the resistance value of the variable resistance in the load impedance variable box 130 shown in FIG. 図５に示す実施例の構成が奏する作用を模式的に示す縦断面図である。It is a vertical cross-sectional view which shows typically the action which the structure of the Example shown in FIG. 5 plays.

以下、本発明の実施の形態を図面を参照して説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

以下、本発明の実施例を図１乃至４を用いて説明する。図１は、本発明の実施例に係るプラズマ処理装置の構成の概略を模式的に示す縦断面図である。本例では、処理室内にプラズマを形成するための電界としてマイクロ波帯の特定の周波数のものを用い、さらに処理室内に当該電界の周波数に対応した強度を有する磁界を供給しこれらの相互作用によりＥＣＲ（Eｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）を生起して処理室内に供給されたガスの原子または分子を励起してプラズマを形成して半導体ウエハ上面の処理対象の膜をエッチングするマイクロ波ＥＣＲプラズマエッチング装置を示している。
Hereinafter, examples of the present invention will be described with reference to FIGS. 1 to 4. FIG. 1 is a vertical cross-sectional view schematically showing an outline of a configuration of a plasma processing apparatus according to an embodiment of the present invention. In this example, an electric field having a specific frequency in the microwave band is used as the electric field for forming plasma in the processing chamber, and a magnetic field having a strength corresponding to the frequency of the electric field is supplied to the processing chamber by the interaction between them. Shown shows a microwave ECR plasma etching apparatus that generates ECR (Electron Cyclotron Frequency) to excite atoms or molecules of gas supplied into a processing chamber to form plasma and etch a film to be processed on the upper surface of a semiconductor wafer. There is.

本実施例のプラズマ処理装置は、内部に円筒形状を有する処理室１０４が配置された真空容器１０１と、その上方及びその外周に配置され当該真空容器１０１内の処理室１０４の内部にプラズマを形成するための電界及び磁界を供給するプラズマ形成手段と、真空容器１０１の下方に連結されて処理室１０４内部を排気するターボ分子ポンプ及びロータリーポンプ等粗引き用の真空ポンプを有する真空排気手段とを備えている。処理室１０４の上部は円板形状の例えば石英製の誘電体窓１０３が配置されて処理室１０４の内外を気密に区画しており、処理室１０４の上方を覆ってその天井面を構成している。
The plasma processing apparatus of this embodiment forms a plasma inside a vacuum container 101 in which a processing chamber 104 having a cylindrical shape is arranged inside, and inside the processing chamber 104 arranged above and around the vacuum container 101. A plasma forming means for supplying an electric field and a magnetic field for the purpose of forming a vacuum, and a vacuum exhausting means having a turbo molecular pump connected below the vacuum vessel 101 to exhaust the inside of the processing chamber 104 and a vacuum pump for roughing such as a rotary pump. I have. A disk-shaped, for example, quartz dielectric window 103 is arranged in the upper part of the processing chamber 104 to airtightly partition the inside and outside of the processing chamber 104, and covers the upper part of the processing chamber 104 to form a ceiling surface thereof. There is.

誘電体窓１０３の下方の処理室１０４内にはエッチング用のガスを導入するための複数の貫通孔が配置された誘電体製（例えば石英製）のシャワープレート１０２が配置されている。シャワープレート１０２と誘電体窓１０３との間には、供給されるエッチング用のガスが拡散して充填される高さの小さい略円筒形の空間が配置され、この空間はエッチング用のガスを供給するガス供給装置１１７とガス導入管路により連結されている。また、真空容器１０１下方には処理室１０４の下部と連通された真空排気口１１０が配置され、真空排気口１１０の下方には図示しないターボ分子ポンプを含む真空排気手段である真空排気装置が接続されている。
In the processing chamber 104 below the dielectric window 103, a shower plate 102 made of a dielectric (for example, made of quartz) in which a plurality of through holes for introducing a gas for etching is arranged is arranged. Between the shower plate 102 and the dielectric window 103, a substantially cylindrical space having a small height in which the supplied etching gas is diffused and filled is arranged, and this space supplies the etching gas. It is connected to the gas supply device 117 to be used by a gas introduction pipeline. Further, a vacuum exhaust port 110 communicated with the lower part of the processing chamber 104 is arranged below the vacuum container 101, and a vacuum exhaust device which is a vacuum exhaust means including a turbo molecular pump (not shown) is connected below the vacuum exhaust port 110. Has been done.

プラズマ形成手段として、誘電体窓１０３の上方には処理室１０４内に導入される電界を伝搬する導波管１０７が配置されている。本実施例の導波管１０７は２つの部分に大きく分けられており、処理室１０４の上方でその軸が鉛直上方に延在する断面が円形の円筒管部分及びこれの上端部に接続されてその軸の向きが円筒部分から曲げられて水平方向に延在する断面が矩形の角柱管部分を有している。角柱管部分の端部には、マイクロ波の電界を発信して形成するマグネトロン等の電界発生用電源１０６が配置され、この電界発生用電源１０６で発振されて形成された電界は、導波管１０５を伝播して円筒管部分の下端部の下方に接続された共振用の円筒形状の空間に進入して所定の電界のモードにされた後、誘電体窓１０３を透過して処理室１０４内に供給される。
As a plasma forming means, a waveguide 107 that propagates an electric field introduced into the processing chamber 104 is arranged above the dielectric window 103. The waveguide 107 of this embodiment is roughly divided into two parts, and the cross section extending vertically upward above the processing chamber 104 is connected to the circular cylindrical tube part and the upper end portion thereof. It has a prismatic section with a rectangular cross section whose axis direction is bent from the cylindrical portion and extends in the horizontal direction. An electric field generating power source 106 such as a magnetron formed by transmitting an electric field of microwaves is arranged at the end of the prismatic tube portion, and the electric field formed by being oscillated by the electric field generating power source 106 is a waveguide. After propagating through 105 and entering a cylindrical space for resonance connected below the lower end of the cylindrical tube portion and being set to a predetermined electric field mode, it passes through the dielectric window 103 and enters the processing chamber 104. Is supplied to.

電磁波の周波数は特に限定されないが、本実施例では２．４５ＧＨｚのマイクロ波が使用される。さらに、真空容器１０１の処理室１０４の外周側には、処理室１０４内に供給する磁場を形成するためのソレノイドコイルである磁場発生コイル１０７が処理室１０４の上方及び側方を囲み配置されている。処理室１０４内に伝播して導入された電界は、磁場発生コイル１０７により形成され処理室１０４内に導入された磁場と相互作用を生起して、同じく処理室１０４内に供給されたエッチング用ガスの粒子を励起して処理室１０４内にプラズマが生成される。
The frequency of the electromagnetic wave is not particularly limited, but in this embodiment, a 2.45 GHz microwave is used. Further, on the outer peripheral side of the processing chamber 104 of the vacuum vessel 101, a magnetic field generating coil 107, which is a solenoid coil for forming a magnetic field to be supplied into the processing chamber 104, is arranged so as to surround the upper side and the side of the processing chamber 104. There is. The electric field propagated and introduced into the processing chamber 104 causes an interaction with the magnetic field introduced into the processing chamber 104 formed by the magnetic field generating coil 107, and is also supplied to the processing chamber 104 for etching gas. Plasma is generated in the processing chamber 104 by exciting the particles of.

また、処理室１０４内の下部には試料台１０８が配置されている。試料台１０８の上面は溶射によって形成された誘電体を含む材料の膜である誘電体膜により被覆されており、その誘電体膜の上面に処理対象の基板状の試料であるウエハ１０９が載せられて保持される。ウエハ１０９が載置される載置面は誘電体窓１０３またはシャワープレート１０２に対向している。
Further, a sample table 108 is arranged at the lower part in the processing chamber 104. The upper surface of the sample table 108 is covered with a dielectric film, which is a film of a material containing a dielectric formed by thermal spraying, and a wafer 109, which is a substrate-like sample to be processed, is placed on the upper surface of the dielectric film. Is retained. The mounting surface on which the wafer 109 is mounted faces the dielectric window 103 or the shower plate 102.

誘電体膜の内部には導電体材料から構成された導電体膜１１１が配置されており高周波フィルター１２５を介して直流電源１２６が接続され、膜状の電極として構成されている。さらに、試料台１１１は処理室１０４と軸を併せて配置された略円筒形状を有しており、その内部には整合器１２９を介して第１の高周波電源１２４が電気的に接続された電極である円板形状を有した金属製の基材１３１が配置されている。
A conductor film 111 made of a conductor material is arranged inside the dielectric film, and a DC power supply 126 is connected via a high frequency filter 125 to form a film-like electrode. Further, the sample table 111 has a substantially cylindrical shape in which the processing chamber 104 and the shaft are arranged together, and an electrode in which the first high frequency power supply 124 is electrically connected via a matching unit 129. A metal base material 131 having a disk shape is arranged.

基材１３１の上面に配置されウエハ１０９の形状に併せて実質的に円形を有した誘電体製の皮膜（誘電体膜）の外周側には、石英等の誘電体製のリング状部材であるサセプタ１１３が配置される。このため、試料台１０８の載置面である誘電体膜の外周側の箇所は基材１３１のその高さが凹まされて低くされ、誘電体膜上面と段差を構成しており、この段差を構成するリング状の凹み部にサセプタ１１３が載せられて、試料台１０８の上面及び側面はプラズマから覆われて保護される。
A ring-shaped member made of a dielectric such as quartz is formed on the outer peripheral side of a dielectric film (dielectric film) arranged on the upper surface of the base material 131 and having a substantially circular shape in accordance with the shape of the wafer 109. The susceptor 113 is arranged. For this reason, the height of the base material 131 on the outer peripheral side of the dielectric film, which is the mounting surface of the sample table 108, is recessed and lowered to form a step with the upper surface of the dielectric film. The susceptor 113 is placed in the ring-shaped recessed portion, and the upper surface and the side surface of the sample table 108 are covered and protected from plasma.

このようなプラズマ処理装置１００では、真空容器１０１はその側面において図示していない搬送用の真空容器と、ゲートを介して連結され、搬送用の真空容器（真空搬送容器）内に配置された搬送ロボットのアーム上に載せられて保持された未処理のウエハ１０９がゲートを通って処理室１０４内に搬入される。処理室１０４内に搬送されたウエハ１０９は、試料台１０８にアームから受け渡されてその上面を構成する誘電体膜上に載せられる。この後、直流電源１２６から直流電圧に導電体膜１１１に供給されてウエハ１０９との間に形成された静電気力によってウエハ１０９が誘電体膜上に吸着されて保持される。
In such a plasma processing apparatus 100, the vacuum container 101 is connected to a transport vacuum container (not shown) on the side surface thereof via a gate, and is arranged in the transport vacuum container (vacuum transport container). The unprocessed wafer 109 placed and held on the arm of the robot is carried into the processing chamber 104 through the gate. The wafer 109 conveyed into the processing chamber 104 is delivered to the sample table 108 from the arm and placed on the dielectric film constituting the upper surface thereof. After that, the wafer 109 is attracted to and held on the dielectric film by the electrostatic force formed between the conductive film 111 and the conductive film 111 supplied from the DC power supply 126 to the DC voltage.

なお、処理室１０４は、処理に際して図示していないゲートを開閉するゲートバルブによって真空搬送容器に対して気密に閉塞され、内部が密封される。この後、シャワープレート１０２からエッチング用のガスが処理室１０４内に導入されるともに真空排気装置１０８が駆動されて処理室１０４の内部の圧力がガスの供給量速度と排気量速度とのバランスにより所定の圧力に維持される。この状態でプラズマ形成手段から供給された電界及び磁界の相互作用によって処理室１０４内にプラズマ１１６が形成される。
The processing chamber 104 is airtightly closed to the vacuum transfer container by a gate valve that opens and closes a gate (not shown) during processing, and the inside is sealed. After that, the etching gas is introduced into the processing chamber 104 from the shower plate 102, and the vacuum exhaust device 108 is driven, and the pressure inside the processing chamber 104 depends on the balance between the gas supply rate and the exhaust rate. Maintained at a given pressure. In this state, the plasma 116 is formed in the processing chamber 104 by the interaction of the electric field and the magnetic field supplied from the plasma forming means.

プラズマ１１６が試料台１０８の上方の処理室１０４内に形成されると、試料台１０８内の基材１３１に接続された高周波電源１２４から高周波電力が基材１３１に供給され、試料台１０８上面の誘電体膜上及びウエハ１０８上にバイアス電位が形成される。このバイアス電位とプラズマ１１６の電位との間の電位差によってプラズマ１１６内のイオン等の荷電粒子がウエハ１０９上面に向けて誘引されウエハ１０９上面に予め形成された膜構造の表面と衝突することによりウエハ１０９上面に配置された半導体デバイスの回路を形成するための膜構造の処理対象の膜層がエッチング処理される。
When the plasma 116 is formed in the processing chamber 104 above the sample table 108, high-frequency power is supplied to the base material 131 from the high-frequency power supply 124 connected to the base material 131 in the sample table 108, and the high-frequency power is supplied to the base material 131 on the upper surface of the sample table 108. Bias potentials are formed on the dielectric film and on the wafer 108. Due to the potential difference between this bias potential and the potential of the plasma 116, charged particles such as ions in the plasma 116 are attracted toward the upper surface of the wafer 109 and collide with the surface of the film structure previously formed on the upper surface of the wafer 109 to cause the wafer. The film layer to be processed of the film structure for forming the circuit of the semiconductor device arranged on the upper surface of 109 is etched.

なお、図示していないが、エッチング処理が行われている間はウエハ１０９の裏面と試料台１０８の誘電体膜上面との間にヘリウム等の熱伝達を促進するためのガスが導入され試料台１０８の基材１３１の内部に配置され冷却用の冷媒が通流する冷媒流路との間の熱交換を促進することで、ウエハ１０９の温度を処理に適した範囲の値に調節することが行われている。また、エッチングガスやエッチングにより発生した反応生成物は真空容器１０１の底部に配置されて処理室１０４の下部及び真空排気装置の真空ポンプ入り口と連通された真空排気口１１０から排気される。
Although not shown, a gas for promoting heat transfer such as helium is introduced between the back surface of the wafer 109 and the upper surface of the dielectric film of the sample table 108 during the etching process, and the sample table is used. The temperature of the wafer 109 can be adjusted to a value in a range suitable for processing by promoting heat exchange with the refrigerant flow path through which the cooling refrigerant flows, which is arranged inside the base material 131 of the 108. It is done. Further, the etching gas and the reaction product generated by etching are disposed at the bottom of the vacuum vessel 101 and exhausted from the lower part of the processing chamber 104 and the vacuum exhaust port 110 communicated with the vacuum pump inlet of the vacuum exhaust device.

所定のウエハ１０９上面の膜構造のエッチング処理が終了すると、高周波電源１２４からの高周波電力の供給が停止され、直流電源１２６からの吸着用の電力の供給が停止されて静電気が取り除かれた後、ウエハ１０９が試料台１０８上方に持ち上げられて、ゲートバルブが開放したゲートを通って処理室１０４内に進入した搬送ロボットのアームに受け渡された後、未処理のウエハ１０９が再度試料台１０８上方まで搬入される。この後、未処理のウエハ１０９が試料台１０８上方に載せられて当該ウエハ１０９の処理が開始される。処理されるべき未処理のウエハ１０９が無い場合には、プラズマ処理装置１００のウエハ処理のための動作が終了して休停止またはメンテナンスの動作が行われる。
When the etching process of the film structure on the upper surface of the predetermined wafer 109 is completed, the supply of high-frequency power from the high-frequency power supply 124 is stopped, the supply of power for adsorption from the DC power supply 126 is stopped, and the static electricity is removed. After the wafer 109 is lifted above the sample table 108 and handed over to the arm of the transfer robot that has entered the processing chamber 104 through the gate opened by the gate valve, the unprocessed wafer 109 is again above the sample table 108. Will be carried in. After that, the untreated wafer 109 is placed on the sample table 108, and the processing of the wafer 109 is started. When there is no unprocessed wafer 109 to be processed, the operation for wafer processing of the plasma processing apparatus 100 is completed, and a rest / stop or maintenance operation is performed.

また、試料台１０８の円筒形状を有した基材１３１または円板または円形の誘電体膜の内側にはヒータ（図示省略）が配置されて、試料台１０８または誘電体膜上面上方に載せられたウエハ１０９を処理に適した温度に加熱可能に構成されていても良い。また、ヒータにより又は処理中にプラズマ１１６に曝されることにより加熱されるウエハ１０９の温度の増大を低減または抑制するため、基材１３１の内部には、図示しない温調装置によりその温度が所定の値の範囲内の値にされた熱伝達媒体（冷媒）が流れ基材１３１の中心周りに同心状または螺旋状に配置された冷媒流路が配置されている。
Further, a heater (not shown) is arranged inside the base material 131 having a cylindrical shape of the sample table 108 or a disk or a circular dielectric film, and is placed on the sample table 108 or above the upper surface of the dielectric film. The wafer 109 may be configured to be able to be heated to a temperature suitable for processing. Further, in order to reduce or suppress an increase in the temperature of the wafer 109 heated by the heater or by being exposed to the plasma 116 during processing, the temperature inside the base material 131 is determined by a temperature control device (not shown). The heat transfer medium (refrigerant) whose value is within the range of the above values flows, and the refrigerant flow paths arranged concentrically or spirally around the center of the base material 131 are arranged.

このような試料台１０８の基材１３１内部には、上記温度の調節のため基材１３１または試料台の温度を検知するための図示していない温度センサやウエハ１０９を誘電体膜の上方に離間または膜上面にウエハを載せるため降下させる複数本のピンとその位置センサ、導電体膜１１１や基材１３１への給電経路上のコネクタ等が配置され、これらは電気的ノイズが多い環境にあると誤動作する恐れがある。また、冷媒も電気的ノイズの環境下では静電気を帯びる恐れがある。本実施例では、図示されるように基材１３１は電気的に接地１１２に接続されている。
Inside the base material 131 of the sample table 108, a temperature sensor (not shown) or a wafer 109 for detecting the temperature of the base material 131 or the sample table is separated above the dielectric film to control the temperature. Alternatively, a plurality of pins to be lowered to mount the wafer on the upper surface of the film, their position sensors, connectors on the power supply path to the conductor film 111 and the base material 131, etc. are arranged, and these malfunction in an environment with a lot of electrical noise. There is a risk of doing. In addition, the refrigerant may also be charged with static electricity in an environment of electrical noise. In this embodiment, the substrate 131 is electrically connected to ground 112 as shown.

本実施例のサセプタ１１３内部には、ウエハ１０９または基材１３１上面の誘電体膜のウエハ載置面を囲んで配置された金属製の導体リング１３２が配置され、高周波電源１２７と整合器１２８と負荷インピーダンス可変ボックス１３０を介し電気的に接続されている。高周波電源１２７から発生した所定の周波数の高周波電力は導体リング１３２に導入され、その上面上方にプラズマ１１６との間で電位が形成される

なお、図１の例では、高周波電源１２７と導体リング１３２との間の給電用の経路は、高周波電源１２４と誘電体膜内の導電体膜１１１との間の給電用の経路とは別の箇所に配置されている。このような構成に換えて、図２に示すように、整合器１２９を介して導電体膜１１１と高周波電源１２４との間を電気的に接続する給電用の経路上で整合器１２９と導電体膜１１１との間で分岐して負荷インピーダンス可変ボックス１３０を介して導体リング１３１との間を電気的に接続する給電用の経路を配置して、導体リング１３２に高周波電力１３０を導入する構成を備えても良い。
Inside the susceptor 113 of this embodiment, a metal conductor ring 132 arranged so as to surround the wafer mounting surface of the dielectric film on the upper surface of the wafer 109 or the base material 131 is arranged, and the high frequency power supply 127 and the matching unit 128 are arranged. It is electrically connected via the load impedance variable box 130. High-frequency power of a predetermined frequency generated from the high-frequency power supply 127 is introduced into the conductor ring 132, and a potential is formed above the upper surface of the conductor ring 132 with the plasma 116.

In the example of FIG. 1, the power supply path between the high frequency power supply 127 and the conductor ring 132 is different from the power supply path between the high frequency power supply 124 and the conductor film 111 in the dielectric film. It is placed in a place. Instead of such a configuration, as shown in FIG. 2, the matching device 129 and the conductor are connected on the power feeding path that electrically connects the conductor film 111 and the high frequency power supply 124 via the matching device 129. A configuration for introducing high-frequency power 130 into the conductor ring 132 by arranging a power supply path that branches from the film 111 and electrically connects to the conductor ring 131 via the load impedance variable box 130. You may prepare.

図２は、図１に示す実施例に係るプラズマ処理装置の変形例の構成の概略を模式的に示す縦断面図である。本図の変形例では、導体リング１３２に対する高周波電力の給電経路の構成が図１の実施例との構成上の差異であり、他の構成についてはこれを同じくしていることから、これらの説明は省略する。
FIG. 2 is a vertical cross-sectional view schematically showing an outline of the configuration of a modified example of the plasma processing apparatus according to the embodiment shown in FIG. In the modified example of this figure, the configuration of the high-frequency power feeding path for the conductor ring 132 is a structural difference from the embodiment of FIG. 1, and the other configurations are the same. Is omitted.

図１及び２に示した例において、負荷インピーダンス可変ボックス１３０と誘電体製のサセプタ１１３上部に配置される高インピーダンス部分との組み合わせにより、高周波電源１２７からウエハ１０９の外周部までのインピーダンスの大きさを低下させることにより、ウエハ１０９の外周側の領域に高周波を印加して、プラズマ１１６中のイオン等荷電粒子をウエハ１０９の外周側に向けて引き込むことが可能となる。このことにより、ウエハ１０９外周縁部分での電界の集中が抑制される。高周波電源１２７の周波数は高周波電源１２４と同じか定数倍が好ましい。
In the examples shown in FIGS. 1 and 2, the magnitude of the impedance from the high-frequency power supply 127 to the outer peripheral portion of the wafer 109 is large due to the combination of the load impedance variable box 130 and the high impedance portion arranged above the dielectric susceptor 113. By lowering the impedance, a high frequency can be applied to the region on the outer peripheral side of the wafer 109 to attract charged particles such as ions in the plasma 116 toward the outer peripheral side of the wafer 109. As a result, the concentration of the electric field at the outer peripheral edge portion of the wafer 109 is suppressed. The frequency of the high frequency power supply 127 is preferably the same as that of the high frequency power supply 124 or a constant multiple.

図３を用いて負荷インピーダンス可変ボックス１３０の構成を説明する。図３は、図１に示す実施例に係る試料台外周側部分の構成を拡大して模式的に示す縦断面図である。本図では、サセプタ１１３内に配置された導体リング１３２に接続された給電経路上に配置された負荷インピーダンス可変ボックス１３０の構成が示されている。
The configuration of the load impedance variable box 130 will be described with reference to FIG. FIG. 3 is an enlarged vertical cross-sectional view schematically showing the configuration of the outer peripheral side portion of the sample table according to the embodiment shown in FIG. In this figure, the configuration of the load impedance variable box 130 arranged on the feeding path connected to the conductor ring 132 arranged in the susceptor 113 is shown.

プラズマ１１６が形成されている状態で、サセプタ１１３内部の導体リング１３２とウエハ１０８との間には容量性のシース部が存在している。導体リング１３２を含む高周波電力の回路を考察する上で、導体リング１３２とウエハ１０８外周縁との間の当該容量を便宜的にコンデンサ３００で表す。
In the state where the plasma 116 is formed, a capacitive sheath portion exists between the conductor ring 132 inside the susceptor 113 and the wafer 108. In considering a circuit of high frequency power including the conductor ring 132, the capacitance between the conductor ring 132 and the outer peripheral edge of the wafer 108 is represented by a capacitor 300 for convenience.

本実施例では、負荷インピーダンス可変ボックス１３０の内部に配置された可変コイル１３３のインダクタンスを適切なものに調節することで、容量成分であるコンデンサ３００を含む等価回路上で直列共振を生起させることによって等価回路上のインピーダンスを低減する。この構成により、ウエハ１０９に高周波電源１２７からの高周波電力を効率的に供給してバイアス電位を形成させることが可能となる。
In this embodiment, by adjusting the inductance of the variable coil 133 arranged inside the load impedance variable box 130 to an appropriate value, series resonance is generated on the equivalent circuit including the capacitor 300, which is a capacitive component. Reduce the impedance on the equivalent circuit. With this configuration, it is possible to efficiently supply the high frequency power from the high frequency power supply 127 to the wafer 109 to form a bias potential.

また、負荷インピーダンス可変ボックス１３０には、さらに可変コイル１３３と高周波電源１２７との間に可変抵抗１３５が配置され、可変抵抗１３５の抵抗値を調節することで、上記直列共振のピーク値を緩和させるＱ値を下げることが可能となるため、制御性を改善することが可能となる。すなわち、図１９に示すように制御ロバスト性をアップさせることができる。
Further, in the load impedance variable box 130, a variable resistor 135 is further arranged between the variable coil 133 and the high frequency power supply 127, and the resistance value of the variable resistor 135 is adjusted to alleviate the peak value of the series resonance. Since the Q value can be lowered, the controllability can be improved. That is, as shown in FIG. 19, the control robustness can be improved.

図１５は、図３に示す負荷インピーダンス可変ボックス１３０内の可変抵抗の抵抗値を増減することにより得られる結果を模式的に示すグラフである。また、上記コンデンサ３００は経過的にプラズマによるサセプタの消耗で容量が変わっていくため、これを補正するために負荷インピーダンス可変ボックス１３０内にその容量を変化可能な可変コンデンサ１３４を可変抵抗１３５と高周波電源１２７との間に配置しても良い。
FIG. 15 is a graph schematically showing the result obtained by increasing or decreasing the resistance value of the variable resistor in the load impedance variable box 130 shown in FIG. Further, since the capacity of the capacitor 300 changes due to the consumption of the susceptor due to plasma over time, in order to compensate for this, a variable capacitor 134 whose capacity can be changed is placed in the load impedance variable box 130 with a variable resistor 135 and a high frequency. It may be arranged between the power supply 127 and the power supply 127.

さらに、負荷インピーダンス可変ボックス１３０内で給電経路と電気的に接続された電圧計等の電圧を検出するセンサである電圧モニタ１３６を配置して検知した電圧を用いて高周波電源１２７からプラズマ１１６を通した高周波電力の回路上の負荷の変動を検出することができる。或いは、整合器１２８の内部の整合定数（例えば可変コイルの容量値）を検知した結果或いは電圧値を電圧モニタ１３８を用いて検知した結果から、サセプタ１１３を使用開始した初期からの負荷の変化を間接的に検出することができる。これにより、初期からのサセプタ１１３の消耗量を推定することができる。
Further, a voltage monitor 136, which is a sensor for detecting the voltage of a voltmeter or the like electrically connected to the power supply path in the load impedance variable box 130, is arranged and the detected voltage is used to pass the plasma 116 from the high frequency power supply 127. It is possible to detect fluctuations in the load on the circuit of high-frequency power. Alternatively, from the result of detecting the matching constant (for example, the capacitance value of the variable coil) inside the matching device 128 or the result of detecting the voltage value using the voltage monitor 138, the change in the load from the initial use of the susceptor 113 can be determined. It can be detected indirectly. Thereby, the consumption amount of the susceptor 113 from the initial stage can be estimated.

また、図３に示した負荷インピーダンス可変ボックス１３０を、図２に示す分岐されて導体リング１３２に接続された給電用の経路上に配置しても良い。この場合は導電体膜１１１に高周波電力を供給する給電経路の高周波電源１２４から見えるインピーダンスが導体リング１３２への給電経路が並列に接続されたことで図３の場合から相対的に低く見えるため、導電体膜１１１上に形成される高周波電圧が低下してウエハ１０９の処理の速度（レート）が低下してしまう虞がある。
Further, the load impedance variable box 130 shown in FIG. 3 may be arranged on the power supply path branched and connected to the conductor ring 132 shown in FIG. In this case, the impedance seen from the high-frequency power supply 124 of the feeding path for supplying high-frequency power to the conductor film 111 looks relatively low from the case of FIG. 3 because the feeding path to the conductor ring 132 is connected in parallel. There is a risk that the high frequency voltage formed on the conductor film 111 will decrease and the processing speed (rate) of the wafer 109 will decrease.

このことを防止するため、負荷整合器１２９内部に電圧モニタ１３７を配置して検出した電圧値を所期の処理のレート等特性を実現できる目標の値となるように負荷整合器１２９のインピーダンスまたは整合定数を調節するようにしても良い。また、図４に示すように高周波電源１２４，１２７が発生する電力の信号を同期して発生させるためこれらとクロックジェネレータ２２０とを電気的に接続して、クロックジェネレータ２２０から周期的にパルスあるいは方形波等の信号をこれら電源に出力させることで、それぞれで発振される電力の周期をこれらの間で同期させて出力させウエハ１０６を介して干渉して発生するビート信号が抑制される。
In order to prevent this, a voltage monitor 137 is placed inside the load matcher 129 so that the detected voltage value becomes the target value that can realize the characteristics such as the desired processing rate, or the impedance of the load matcher 129. The matching constant may be adjusted. Further, as shown in FIG. 4, in order to synchronously generate the power signals generated by the high frequency power supplies 124 and 127, these and the clock generator 220 are electrically connected, and the clock generator 220 periodically pulses or squares. By outputting a signal such as a wave to these power supplies, the cycle of the electric power oscillated by each of them is synchronized and output, and the beat signal generated by interfering with the wafer 106 is suppressed.

上記の実施例では、誘電体膜内の導電体１１１に高周波電源１２４からの高周波電力と直流電源１２６からの直流電力とが供給される構成が示されているが、基材１３１上面に配置された誘電体製の膜の内部の異なる箇所に配置された異なる導電体製の膜各々にこれら各々の電源から電力が供給される構成を備えていても良い。例えば、誘電体材料の粒子を溶射して形成される誘電体膜内の上方に静電吸着用の直流電力が供給される導電体製の膜が配置され、誘電体膜内の下方に高周波電力が供給される別の導電体製の膜が配置される構成であっても良い。このような構成においても、図４に示したクロックジェネレータ２２０を備え２つの高周波電源１２４，１２７に出力を同期させるための信号を発信する構成を備えていても良い。
In the above embodiment, the conductor 111 in the dielectric film is provided with the high frequency power from the high frequency power supply 124 and the DC power from the DC power supply 126, but is arranged on the upper surface of the base material 131. Each of the different conductor films arranged at different locations inside the dielectric film may be provided with power supplied from each of these power sources. For example, a film made of a conductor to which DC power for electrostatic adsorption is supplied is placed above the dielectric film formed by spraying particles of a dielectric material, and high-frequency power is generated below the inside of the dielectric film. A film made of another conductor to which the power is supplied may be arranged. Even in such a configuration, the clock generator 220 shown in FIG. 4 may be provided and a configuration for transmitting a signal for synchronizing the outputs to the two high-frequency power supplies 124 and 127 may be provided.

次に、上記実施例のサセプタ１１３の構成を図５乃至７を用いて説明する。図５は、図１に示す実施例のサセプタの上部の構成を拡大して模式的に示す縦断面図である。図６は、図５に示す実施例の作用を模式的に示す縦断面図である。図７は、図５に示した実施例の変形例のサセプタ上部の構成を模式的に示す縦断面図である。
Next, the configuration of the susceptor 113 of the above embodiment will be described with reference to FIGS. 5 to 7. FIG. 5 is an enlarged vertical sectional view schematically showing the configuration of the upper part of the susceptor of the embodiment shown in FIG. FIG. 6 is a vertical cross-sectional view schematically showing the operation of the embodiment shown in FIG. FIG. 7 is a vertical cross-sectional view schematically showing the configuration of the upper part of the susceptor of the modified example of the embodiment shown in FIG.

図５において、本実施例のサセプタ１１３は、上下に配置された複数の部材から構成され、上方に配置される上部サセプタ１５１は誘電体製のリング状の部材であって、基材１３１の上部外周側部分にリング状に配置された凹み部上方に載せられて配置されたリング状の下部サセプタ１５０とその上面上に載せられた導体リング１３２の上方にこれを覆って配置される。本実施例では、このような構成により第２の高周波電源１２７から導体リング１３２に供給される高周波電力により生起される高周波バイアス電位を効率良く上部サセプタ１５１内部を通してその上面上方に形成しイオンシース１６０を生成することができる。
In FIG. 5, the susceptor 113 of the present embodiment is composed of a plurality of members arranged vertically, and the upper susceptor 151 arranged above is a ring-shaped member made of a dielectric material, and is an upper portion of the base material 131. The ring-shaped lower susceptor 150 placed above the recessed portion arranged in a ring shape on the outer peripheral side portion and the conductor ring 132 placed on the upper surface thereof are overly arranged. In this embodiment, the high-frequency bias potential generated by the high-frequency power supplied from the second high-frequency power source 127 to the conductor ring 132 is efficiently formed above the upper surface of the upper susceptor 151 through the inside of the upper susceptor 151 by such a configuration. Can be generated.

このようなイオンシース１６０により、従来の技術で生じていたウエハ１０６外周縁に生起する電界集中により特異な形状のシースが形成されることが抑制され、シース１６０内に形成される等電位面はウエハ１０６の外周側部分においてウエハ１０６の上面に対して平行でない部分が低減される。これによりイオンがウエハ１０６に対して入射する角度が所望の角度、例えば垂直な角度となる範囲がより外周端まで拡大され、ウエハ１０６の処理の特性、例えばエッチングレートをウエハ１０６の面内方向についてバラつきを低減することができる。
By such an ion sheath 160, it is suppressed that a sheath having a peculiar shape is formed due to the electric field concentration generated on the outer peripheral edge of the wafer 106, which is generated in the conventional technique, and the equipotential surface formed in the sheath 160 is formed. The portion of the outer peripheral side portion of the wafer 106 that is not parallel to the upper surface of the wafer 106 is reduced. As a result, the range in which the angle at which the ions are incident on the wafer 106 is a desired angle, for example, a vertical angle is expanded to the outer peripheral edge, and the processing characteristics of the wafer 106, for example, the etching rate is set with respect to the in-plane direction of the wafer 106. The variation can be reduced.

また、上部サセプタ１５１は下部サセプタ１５０の側に高周波電力が印加されないような厚さを十分とる必要がある。本実施例では、上部サセプタ１５１の導体リング上の厚さは１乃至３ｍｍ、導体リング１３２下方の下部サセプタ１５０の厚さは３乃至１０ｍｍの範囲内の値にされている。このような厚さの大小関係は、上部サセプタ１５１を介した導体リング１３２とプラズマシース１６０との間の距離が下部サセプタ１５０における導体リング１３２と基材１３１との間の距離より小さくなるように構成されることが望ましい。
Further, the upper susceptor 151 needs to have a sufficient thickness so that high frequency power is not applied to the lower susceptor 150 side. In this embodiment, the thickness of the upper susceptor 151 on the conductor ring is set to a value within the range of 1 to 3 mm, and the thickness of the lower susceptor 150 below the conductor ring 132 is set to a value within the range of 3 to 10 mm. The magnitude relationship of such thickness is such that the distance between the conductor ring 132 and the plasma sheath 160 via the upper susceptor 151 is smaller than the distance between the conductor ring 132 and the base material 131 in the lower susceptor 150. It is desirable to be configured.

図１６を用いて図５に示した構成の動作の原理を説明する。図１６は、図５に示す実施例の構成が奏する作用を模式的に示す縦断面図である。
The principle of operation of the configuration shown in FIG. 5 will be described with reference to FIG. FIG. 16 is a vertical cross-sectional view schematically showing the action exerted by the configuration of the embodiment shown in FIG.

図１６（ａ）には、本実施例のサセプタ１１３の上部の構成が拡大されて模式的に縦断面として示されている。本図の構成における等価回路では、第２の高周波電源１２７から導体リング１３２に供給される高周波電力が流れる経路としては、図１６（ａ）に矢印として示したように経路１と経路２とが考えられる。図１６（ｂ）には、図５に示す実施例における可変コイル１３３の電圧であるＶＬｃと電圧モニタ１３６の出力から検出される電圧値Ｖ１との関係がグラフとして模式的に示されている。本図では当該相関関係が経路１と経路２との各々について示されている。
In FIG. 16A, the configuration of the upper part of the susceptor 113 of this embodiment is enlarged and schematically shown as a vertical cross section. In the equivalent circuit in the configuration of this figure, as the path through which the high-frequency power supplied from the second high-frequency power supply 127 to the conductor ring 132 flows, the path 1 and the path 2 are as shown by arrows in FIG. 16A. Conceivable. FIG. 16B schematically shows the relationship between VLc, which is the voltage of the variable coil 133 in the embodiment shown in FIG. 5, and the voltage value V1 detected from the output of the voltage monitor 136, as a graph. In this figure, the correlation is shown for each of Route 1 and Route 2.

経路２に伝達される電力は小さいほうがウエハ１０６にプラズマ中のイオンを誘引するために供給される電力の効率を向上させるうえで好ましい。このためには、本実施例では、経路２での共振点のＶＬｃの値と経路１での共振点の値との差ＶＬ１２が経路１での共振点のＶＬｃの値ＶＬ１１より大きくされる。
It is preferable that the electric power transmitted to the path 2 is small in order to improve the efficiency of the electric power supplied to the wafer 106 for attracting ions in the plasma. For this purpose, in this embodiment, the difference VL12 between the VLc value of the resonance point on the path 2 and the resonance point value on the path 1 is made larger than the VLc value VL11 of the resonance point on the path 1.

このことにより経路１の制御部において経路２へ供給される電力の割合を実質的に無視可能程度に小さいものにすることが可能となる。本実施例では、このＶＬ１２＞ＶＬ１１の条件を実現するため、等価回路上で経路１における上部サセプタ１５１が有する静電容量Ｃ１を十分に大きくする一方で、経路２における下部サセプタ１５０が有する静電容量Ｃ２を十分に小さくするようにこれらを構成する材質やその形状の厚みや幅等の寸法が選択される。この状態で、図１６（ｂ）の経路1のＶ１がＶＬｃの変化に対して単調に増大している領域で所期のシース１６０厚さと領域とが得られる所定の許容範囲内の値になるように、後述する制御装置１８０が検出されたＣ１の値に応じてＶＬｃを調節する。
This makes it possible to make the ratio of the electric power supplied to the path 2 in the control unit of the path 1 substantially negligible. In this embodiment, in order to realize the condition of VL12> VL11, the capacitance C1 of the upper susceptor 151 in the path 1 is sufficiently increased on the equivalent circuit, while the capacitance of the lower susceptor 150 in the path 2 is sufficiently increased. Dimensions such as the thickness and width of the material and its shape are selected so as to sufficiently reduce the capacitance C2. In this state, the desired sheath 160 thickness and region are within a predetermined allowable range in the region where V1 of the path 1 in FIG. 16B is monotonically increased with respect to the change in VLc. As described above, the control device 180 described later adjusts VLc according to the detected value of C1.

さらに、下部サセプタ１５０と上部サセプタ１５１との間に隙間１５５が配置されて、シース１６０と金属製の導体リング１３２との間でエネルギーの伝達が行われる構成を備えている。しかしながら、このような隙間１５５の端部が処理室１０４に面して連通されていると、処理室１０４内に形成されるプラズマ１１６中の荷電粒子や活性種等の反応性が高くされた粒子が当該隙間１５５内に進入して隙間１１５を構成する部材の壁面と相互作用を生起する虞が有る。
Further, a gap 155 is arranged between the lower susceptor 150 and the upper susceptor 151 to transfer energy between the sheath 160 and the metal conductor ring 132. However, when the end of the gap 155 is communicated with the processing chamber 104 facing the processing chamber 104, highly reactive particles such as charged particles and active species in the plasma 116 formed in the processing chamber 104 are formed. May enter the gap 155 and interact with the wall surface of the member constituting the gap 115.

このような課題に対して、図６（ａ）に示す変形例のように、図５に示す金属製の導体リング１３２に換えて石英やアルミナあるいはイットリア等のセラミクスで構成された絶縁体リング１５３の内部に金属製の導電体膜１５３’を配置しても良い。この構成によれば、金属製の導体リング１３２がプラズマ１１６に接することを低減して両者の相互作用により生じた生成物によりウエハ１０６が汚染されてしまうことが抑制される。下部サセプタ１５０側へのインピーダンスを相対的に高くでき上部サセプタ１５１の側へのエネルギー伝達を効率的に行うことが可能となるとともに、絶縁体あるいは誘電体による部材で隙間１５５が囲まれて構成されるため、上記導体製リング１３２とプラズマ１１６との相互作用によりウエハ１０６の金属の汚染が生起することが抑制される。
To solve such a problem, as in the modified example shown in FIG. 6A, the insulator ring 153 made of ceramics such as quartz, alumina, or yttria instead of the metal conductor ring 132 shown in FIG. A metal conductor film 153'may be arranged inside the. According to this configuration, the contact of the metal conductor ring 132 with the plasma 116 is reduced, and the wafer 106 is suppressed from being contaminated by the product generated by the interaction between the two. The impedance to the lower susceptor 150 side can be made relatively high, energy can be efficiently transferred to the upper susceptor 151 side, and the gap 155 is surrounded by a member made of an insulator or a dielectric. Therefore, the interaction between the conductor ring 132 and the plasma 116 suppresses the occurrence of metal contamination of the wafer 106.

さらにまた、供給する電力に対するシース１６０の厚さや分布あるいは得られる処理の特性の制御性を高めるため、図６（ｂ）に示すように、上部サセプタ１５０の下面と導体膜が内部に配置された絶縁体リング１５３上面との間に隙間２１０を配置しても良い。この例は、上部サセプタ１５１が下部サセプタ１５０の上に載せられた状態で絶縁体リング１５３の内周側の側壁面、外周側の側壁面及び上面が覆われる構成を有して、絶縁体リング１５３がプラズマと面することが抑制され金属膜をプラズマから遮蔽することが可能となる。本例では空間２１０の隙間は０．０１〜１ｍｍの範囲内から選択され設定される。
Furthermore, in order to enhance the controllability of the thickness and distribution of the sheath 160 or the characteristics of the processing obtained with respect to the supplied electric power, the lower surface of the upper susceptor 150 and the conductor film are arranged inside as shown in FIG. 6 (b). A gap 210 may be arranged between the insulator ring 153 and the upper surface. In this example, the insulator ring has a configuration in which the upper side wall surface on the inner peripheral side, the side wall surface on the outer peripheral side, and the upper surface of the insulator ring 153 are covered with the upper susceptor 151 mounted on the lower susceptor 150. The 153 is suppressed from facing the plasma, and the metal film can be shielded from the plasma. In this example, the gap of the space 210 is selected and set from the range of 0.01 to 1 mm.

次に、本実施例のプラズマ処理装置の導体リング１３２に供給する電力の制御の態様とその作用・効果について、図７乃至１２を用いて説明する。図７は、図６に示した変形例のサセプタを含むウエハ外周縁の近傍で奏する作用を模式的に示す縦断面図である。
Next, the mode of controlling the electric power supplied to the conductor ring 132 of the plasma processing apparatus of this embodiment and its action / effect will be described with reference to FIGS. 7 to 12. FIG. 7 is a vertical cross-sectional view schematically showing the action performed in the vicinity of the outer peripheral edge of the wafer including the susceptor of the modified example shown in FIG.

図７（ａ）は、導体リング１３２が内側に配置されていない上部サセプタ１５３と下部サセプタ１５０を有する従来技術のサセプタ１１３を含むウエハ１０６の外周縁近傍の構成を拡大して模式的に示す縦断面図である。本図に示されるように、この従来技術では、ウエハ１０６外周部の上部サセプタ１５１上面上方のシース１６０がウエハ１１６上面と上部サセプタ１５１のリング形状の内周側部分を構成する傾斜面の上方及びウエハ１０６が基材１３１の***部の凸部上面の誘電体膜から外周側に突出したオーバーハング部分の下面を含む外周縁周囲に限定されたものとなり、プラズマ１１６中に形成されるイオンがウエハ１０６外周縁部において外周側から中央側に向って傾斜した軌道１６１に沿ってウエハ１０６に衝突して当該箇所に集中してしまう構成となっていることが判る。
FIG. 7A is an enlarged and schematically shown vertical section of the wafer 106 including the prior art susceptor 113 having the upper susceptor 153 and the lower susceptor 150 in which the conductor ring 132 is not arranged inside. It is a top view. As shown in this figure, in this prior art, the sheath 160 above the upper surface of the upper susceptor 151 on the outer periphery of the wafer 106 is above the inclined surface forming the upper surface of the wafer 116 and the inner peripheral side portion of the ring shape of the upper susceptor 151. The wafer 106 is limited to the periphery of the outer peripheral edge including the lower surface of the overhang portion protruding outward from the dielectric film on the upper surface of the convex portion in the upper center portion of the base material 131, and the ions formed in the plasma 116 are formed. It can be seen that the outer peripheral edge of the wafer 106 collides with the wafer 106 along the orbit 161 inclined from the outer peripheral side toward the center side and concentrates on the portion.

図７（ｂ）は、図６（ｂ）に示した絶縁リング１５３に内包された導体膜に第２の高周波バイアス電源１２７から負荷インピーダンス可変ボックス１３０内に配置された共振回路を介して所定の周波数の高周波電力が供給される変形例において生起されるシース１６０の構成を模式的に示す縦断面図である。本図において示すように、本例では上部サセプタ１５１上面の導体膜上方にはマイナス電位に沈みこんだ交流の電圧が発生し、プラス電位のプラズマとの電位差が大きくなり所定以上の厚さを有したシース１６０が形成される。このことにより、図７（ａ）の例でウエハ１０６の外周縁で生起した電界の集中或いはシース１６０の等電位面の外周側に向かうに伴なう下降が緩和され、ウエハ１０６の外周縁上方でイオン等荷電粒子は上方からウエハ１０６外側の上部サセプタ１５１上面に向かう方向の軌道１６１に沿って外周側に引き込まれ、エッチングレート等の処理の特性はウエハ１０６の中央部から外周縁部の間で変動が抑制される。
FIG. 7B shows a predetermined number of conductor films included in the insulating ring 153 shown in FIG. 6B via a resonance circuit arranged in the load impedance variable box 130 from the second high-frequency bias power supply 127. It is a vertical cross-sectional view which shows typically the structure of the sheath 160 which occurs in the modification which high frequency power of a frequency is supplied. As shown in this figure, in this example, an AC voltage submerged in a negative potential is generated above the conductor film on the upper surface of the upper susceptor 151, and the potential difference from the positive potential plasma becomes large and has a thickness equal to or greater than a predetermined value. The sheath 160 is formed. As a result, in the example of FIG. 7A, the concentration of the electric field generated on the outer peripheral edge of the wafer 106 or the descent accompanying the equipotential surface of the sheath 160 toward the outer peripheral side is alleviated, and the upper edge of the outer peripheral edge of the wafer 106 is relaxed. Charged particles such as ions are drawn from above along the orbit 161 in the direction toward the upper surface of the upper susceptor 151 outside the wafer 106, and the processing characteristics such as the etching rate are between the central portion and the outer peripheral edge of the wafer 106. Fluctuation is suppressed.

図７（ｃ）は、図７（ｂ）と比較して、絶縁体リング１５３内部の導体膜に高周波電力を供給する第２の高周波電源１２７を有さず可変コイル２００を含む共振回路を介して接地されるものにおいて生起されるシース１６０の構成を模式的に示す縦断面図である。この構成では、上部サセプタ１５１上面の電位は接地電位にされプラズマ１１６の電位との電位差が小さくなるため図７（ａ）に示したものよりも上部サセプタ１１３上面のシース１６０はさらに形成され難く、ウエハ１０６の上面とオーバーハング部分を含む外周縁部の周囲に限定的にシース１６０が成長するものとなる。このため、本例の構成では、ウエハ１０６の外周縁部分にプラズマ１１６中のイオン等荷電粒子がさらに集中し易いものとなり、外周縁部分近傍のウエハ１０６の処理の特性は中央部のものから更にズレが大きくなってしまう。
FIG. 7 (c) shows, as compared with FIG. 7 (b), via a resonant circuit including a variable coil 200 without a second high frequency power supply 127 that supplies high frequency power to the conductor film inside the insulator ring 153. It is a vertical cross-sectional view which shows typically the structure of the sheath 160 which occurs in the thing which is grounded. In this configuration, the potential on the upper surface of the upper susceptor 151 is set to the ground potential and the potential difference from the potential of the plasma 116 becomes smaller, so that the sheath 160 on the upper surface of the upper susceptor 113 is more difficult to form than the one shown in FIG. 7A. The sheath 160 grows only around the upper surface of the wafer 106 and the outer peripheral edge including the overhang portion. Therefore, in the configuration of this example, charged particles such as ions in the plasma 116 are more likely to be concentrated on the outer peripheral edge portion of the wafer 106, and the processing characteristics of the wafer 106 near the outer peripheral edge portion are further improved from those in the central portion. The gap will be large.

図７に示した構成各々において、このような処理の特性、特にエッチングレートの例を図８に示す。図８は、図５に示す実施例と従来技術とにおけるウエハ１０６上面の半径方向についてのエッチングレートの分布例を模式的に示すグラフである。
In each of the configurations shown in FIG. 7, an example of the characteristics of such processing, particularly the etching rate, is shown in FIG. FIG. 8 is a graph schematically showing a distribution example of the etching rate in the radial direction of the upper surface of the wafer 106 in the example shown in FIG. 5 and the prior art.

図７（ａ）や図７（ｃ）の例におけるエッチングレートは図８（ａ）に示すように、ほぼ一定にされる中央側の部分に対して外周側部分で増大するものとなる。一方で、図７（ｂ）の例では、可変コイル１３３の電圧値ＶＬｃや第２の高周波電源１２７からの出力の大きさや周波数の値によって、上部サセプタ１５１上面上方に形成されるシース１６０の厚さや等電位面の高さを調節可能である。このような調節が行われる本実施例では、ウエハ１０６の外周側部分におけるエッチングレートは、図８（ａ）のように外周側の領域で増大する分布と図８（ｂ）に示されるように減少するものとの間で所望のものに形成される。
As shown in FIG. 8A, the etching rate in the examples of FIGS. 7 (a) and 7 (c) increases in the outer peripheral side portion with respect to the central side portion which is made substantially constant. On the other hand, in the example of FIG. 7B, the thickness of the sheath 160 formed above the upper surface of the upper susceptor 151 depending on the voltage value VLc of the variable coil 133 and the magnitude and frequency value of the output from the second high frequency power supply 127. The height of the pod equipotential surface can be adjusted. In this embodiment in which such adjustment is performed, the etching rate in the outer peripheral side portion of the wafer 106 is shown in the distribution increasing in the outer peripheral side region as shown in FIG. 8 (a) and in FIG. 8 (b). It is formed in the desired one with the decreasing one.

また、上記実施例において、図９に示すように、負荷インピーダンス可変ボックス１３０の内部に配置されたスイッチ２０１によって図７（ｂ）に示した導体膜が可変コイル１３３を含む可変ＲＬＣの回路を介して第２の高周波電源１２７に接続される給電経路と図７（ｃ）に示した導体膜が可変コイル２００を介して接地される経路との間で切り替えられて、各々によって機能するウエハエッジ可変リリースモードとウエハエッジアクセスモードとの間で切り替え可能な構成を備えても良い。
Further, in the above embodiment, as shown in FIG. 9, the conductor film shown in FIG. 7B is passed through a variable RLC circuit including the variable coil 133 by the switch 201 arranged inside the load impedance variable box 130. The wafer edge variable release that is switched between the feeding path connected to the second high frequency power supply 127 and the path in which the conductor film shown in FIG. 7C is grounded via the variable coil 200, and functions by each. A configuration that can be switched between the mode and the wafer edge access mode may be provided.

図１０に、図５または６に示した構成を備えた実施例を用いてウエハ１０６を処理した結果を説明する。図１０は、図５または６に示した実施例に係るプラズマ処理装置において処理されたウエハの半径方向についてのエッチングレートの分布を検出した結果を示すグラフである。
FIG. 10 describes the result of processing the wafer 106 using the embodiment having the configuration shown in FIG. 5 or 6. FIG. 10 is a graph showing the result of detecting the distribution of the etching rate in the radial direction of the wafer processed by the plasma processing apparatus according to the embodiment shown in FIG. 5 or 6.

本例では、ＶＬｃ＝５３μＨとしてバイアス形成用の高周波電力の大きさを異ならせた複数の場合について検出した結果を示している。図１０（ａ）〜（ｃ）に示されるグラフ各々の左側のものは直径３００ｍｍのウエハ１０６の中心から外周縁までのエッチングレートの大きさの分布を示すグラフであり、右側のものは図上右端の外周縁近傍のエッチングレートの大きさの分布を拡大して示すグラフである。
In this example, the results of detection are shown for a plurality of cases in which the magnitudes of the high-frequency power for bias formation are different with VLc = 53 μH. The graph on the left side of each of the graphs shown in FIGS. 10A to 10C is a graph showing the distribution of the etching rate from the center to the outer periphery of the wafer 106 having a diameter of 300 mm, and the graph on the right side is on the figure. It is a graph which shows the size distribution of the etching rate in the vicinity of the outer peripheral edge of the right end enlarged.

図１０（ａ）は、基材１３１の凸部上面に配置された誘電体膜内の導電体膜１１１に第１の高周波電源１２４から２００Ｗの高周波電力が供給され、さらに導電体膜１１１外周側に配置されたサセプタ１１３内の導体リング１３２または絶縁体リング１５３内の導体膜に０Ｗの高周波電力が供給された場合を示している。図１０（ｂ）は、導電体膜１１１に２００Ｗの高周波電力及びサセプタ１１３内の導体リング１３２または導体膜に２０Ｗの高周波電力が供給された場合、図１０（ｃ）は各々２００Ｗ，５０Ｗが供給された場合の処理中の特性を検出した結果を示している。
In FIG. 10A, high-frequency power of 200 W is supplied from the first high-frequency power source 124 to the conductor film 111 in the dielectric film arranged on the upper surface of the convex portion of the base material 131, and further, the outer peripheral side of the conductor film 111. It shows the case where 0W high frequency power is supplied to the conductor ring 132 in the susceptor 113 or the conductor film in the insulator ring 153 arranged in. 10 (b) shows that when 200 W of high frequency power is supplied to the conductor film 111 and 20 W of high frequency power is supplied to the conductor ring 132 or the conductor film in the susceptor 113, 200 W and 50 W are supplied in FIG. 10 (c), respectively. The result of detecting the characteristic during processing when it is done is shown.

これらの図に示されるように、本実施例の可変コイル１３３を含む負荷インピーダンス可変ボックス１３０を介して導体リング１３２あるいは絶縁体リング１５３内部の導体膜に供給される高周波電力の大きさを調節することにより、ウエハ１０６の外周縁から１０ｍｍ程度の領域におけるエッチングレートが中央側部分のレートに与える影響を抑制しつつ増減される。
As shown in these figures, the magnitude of the high frequency power supplied to the conductor ring 132 or the conductor film inside the insulator ring 153 is adjusted via the load impedance variable box 130 including the variable coil 133 of this embodiment. As a result, the etching rate in the region of about 10 mm from the outer peripheral edge of the wafer 106 is increased or decreased while suppressing the influence on the rate of the central portion.

また、発明者らは、バイアス形成用の高周波電力の大きさを一定として可変コイル１３３の電圧値ＶＬｃを異ならせた複数の場合についてエッチングレートの分布を検出した。これらの場合も、図１０に示したものと同様に、ウエハ１０６の外周側部分のエッチングレートの分布を中央部側のものと独立に調節できることが示された。また、処理の特性としてエッチングレート以外にもエッチング形状、特に加工後の膜構造の形状における角度も、上記実施例における高周波電力あるいは負荷インピーダンスの調節をすることで所望のものに実現できることが判った。
Further, the inventors have detected the distribution of the etching rate in a plurality of cases in which the voltage value VLc of the variable coil 133 is different while the magnitude of the high frequency power for bias formation is constant. In these cases as well, it was shown that the distribution of the etching rate on the outer peripheral side portion of the wafer 106 can be adjusted independently of that on the central portion side, similar to that shown in FIG. Further, it was found that, as a processing characteristic, in addition to the etching rate, the etching shape, particularly the angle in the shape of the film structure after processing, can be realized as desired by adjusting the high frequency power or the load impedance in the above embodiment. ..

次に、上記実施例においてウエハ１０６を処理した時間或いは枚数が増大するに伴なってサセプタ１１３が消耗する量に対して第２の高周波電源１２７からサセプタ１１３に供給される高周波電源を調節する構成について図１１および１２を用いて説明する。
Next, in the above embodiment, the high frequency power supply supplied from the second high frequency power supply 127 to the susceptor 113 is adjusted with respect to the amount of consumption of the susceptor 113 as the processing time or the number of wafers 106 increases. Will be described with reference to FIGS. 11 and 12.

上部サセプタ１５１の上面及び外周側の側面はプラズマ１１６に面しており、これとの間の相互作用により削られたり変質したりして消耗される部材である。このため、このような消耗によるシース１６０の形状が変化してしまい処理の特性の分布が変化してしまうことになる。
The upper surface and the outer peripheral side surface of the upper susceptor 151 face the plasma 116, and are members that are scraped or deteriorated due to the interaction with the plasma 116 and are consumed. Therefore, the shape of the sheath 160 changes due to such wear, and the distribution of processing characteristics changes.

例えば、誘電体である上部サセプタ１５１の導体リング１３２或いは絶縁体リング１５３上方の部分が消耗して厚さが低減すると、この部分の高周波電力に対する静電容量１７０の値Ｃｖが大きくなり、上部サセプタ１５１上面の電位が増大する。このため、消耗が生じた状態で以前と同じ値の高周波電力が導体リング１３２または絶縁体リング１５３内の導体膜に供給された場合には、同じ処理の特性が実現されないという問題が生じる。
For example, when the portion above the conductor ring 132 or the insulator ring 153, which is a dielectric, is consumed and the thickness is reduced, the value Cv of the capacitance 170 with respect to the high frequency power of this portion increases, and the upper susceptor The potential on the top surface of 151 increases. Therefore, when high-frequency power of the same value as before is supplied to the conductor film in the conductor ring 132 or the insulator ring 153 in a state of being consumed, there arises a problem that the same processing characteristics are not realized.

このような問題を解決するため、本実施例では、半導体デバイスを製造するために処理される製品用のウエハ１０６の処理開始前に予めＣｖの値の変化に対する基準となるウエハ１０６の所定の箇所における或いは面内方向で平均された処理の特性、例えばエッチングレートの値との相関を示す情報を検出し、このデータを目標または標準のデータとしてテーブル或いはデータベースとして図示しない制御装置内に配置されたハードディスク、ＲＡＭ或いはリムーバブルディスク等の記憶装置内に記憶する。図１１は、このような図１に示す実施例に係るプラズマ処理装置のサセプタの構成の概略を模式的に示す縦断面図及び当該プラズマ処理装置が用いるデータテーブルの例を模式的に示すグラフである。
In order to solve such a problem, in this embodiment, a predetermined portion of the wafer 106 that serves as a reference for a change in the Cv value in advance before starting processing of the wafer 106 for a product to be processed for manufacturing a semiconductor device. Information indicating the correlation with the characteristics of the processing averaged in or in the in-plane direction, for example, the value of the etching rate was detected, and this data was arranged as a target or standard data in a control device (not shown as a table or database). It is stored in a storage device such as a hard disk, RAM, or a removable disk. FIG. 11 is a vertical cross-sectional view schematically showing the outline of the configuration of the susceptor of the plasma processing apparatus according to the embodiment shown in FIG. 1 and a graph schematically showing an example of a data table used by the plasma processing apparatus. is there.

基準となるデータを得るためのウエハ１０６は、製品用のものと同一または同等と見做せる程度に近似した構成を有した膜構造が上面に配置されたものであって、異なる厚さの上部サセプタ１５１を用いた複数の装置の仕様において可変コイル１３３の電圧ＶＬｃの値を変化させて製品用のウエハ１０６の処理の開始前に予め実施される。これら各々の条件での処理中または処理後に得られるエッチングレート等処理の特性の値とその分布や加工形状の分布とＶＬｃの値との相対の関係から、目標の処理の特性の値やその分布や加工形状の分布を得ることのできる上部サセプタ１５３の静電容量ＣｖとＶＬｃの値との対応を示すデータがテーブルとして抽出される。このような目標のデータを抽出するために処理される基準となるウエハ１０６は複数枚が用いられても良い。
The wafer 106 for obtaining the reference data has a film structure arranged on the upper surface having a structure that is similar to or similar to that for the product, and has different thicknesses. In the specifications of a plurality of devices using the susceptor 151, the value of the voltage VLc of the variable coil 133 is changed to be carried out in advance before the start of processing of the wafer 106 for the product. From the relative relationship between the value of the treatment characteristics such as the etching rate obtained during or after the treatment under each of these conditions and the distribution and the distribution of the processing shape and the VLc value, the value of the characteristics of the target processing and its distribution Data showing the correspondence between the capacitance Cv of the upper susceptor 153 and the value of VLc, which can obtain the distribution of the etching shape and the processed shape, is extracted as a table. A plurality of reference wafers 106 to be processed for extracting such target data may be used.

本実施例では、データベースとして記憶されたこのデータテーブルの情報に基づいて、制御装置１８０がＶＬｃあるいは第２の高周波電源からの出力の値Ｐｆを算出し、これらに設定すべき値として指令信号を送信する。制御装置１８０は、負荷インピーダンス可変ボックス１３０またはその内部に配置された可変コイル１３３、可変コンデンサ１３４、可変抵抗１３５等の素子やデバイスと通信可能に接続され、さらに第２の高周波電源１２７、整合器１２８、電圧モニタ１３６，１３８と通信可能に接続され、通信される信号のインターフェースとＲＡＭ、ハードディスク等の記憶装置及び半導体製のマイクロプロセッサ等の演算器ならびにこれらと電気的に接続されて信号が通信される通信経路とを有している。なお、記憶装置は制御装置１８０のユニット内部に収納されている必要はなく、遠隔された箇所に配置され通信可能に接続されていても良い。
In this embodiment, the control device 180 calculates the value Pf of the output from VLc or the second high frequency power supply based on the information of this data table stored as a database, and sets a command signal as a value to be set in these values. Send. The control device 180 is communicably connected to elements and devices such as a variable coil 133, a variable capacitor 134, and a variable resistor 135 arranged in the load impedance variable box 130 or the variable load impedance box 130, and further, a second high frequency power supply 127 and a matching unit. 128, It is communicably connected to the voltage monitors 136 and 138, and the signal is communicated by being electrically connected to the interface of the signal to be communicated, the storage device such as RAM and hard disk, the arithmetic unit such as the microprocessor made of semiconductor, and these. It has a communication path to be used. The storage device does not have to be housed inside the unit of the control device 180, and may be arranged at a remote location and connected so as to be able to communicate.

制御装置１８０は、具体的には、本実施例のプラズマ処理装置が運転される所定の期間について、その開始前における第２の高周波電源１２７から上部サセプタ１５１上面までのバイアス電位形成用の高周波電力が供給される給電経路の初期の負荷、インピーダンスの値Ｚｓを検出し、これを制御装置１８０を構成する記憶装置内に記憶する。さらに、任意の枚数目のウエハ１０６の処理前あるいは処理中に検出された当該給電経路の負荷Ｚｐを検出し、これを記憶装置に記憶されたＺｓと比較することで、給電経路上の導体リング１３２または導体膜と上部サセプタ１５１上面との間または上部サセプタ１５１を介したプラズマ１１６との間の静電容量Ｃｖを検出する。
Specifically, the control device 180 is a high-frequency power source for forming a bias potential from the second high-frequency power source 127 to the upper surface of the upper susceptor 151 before the start of the predetermined period during which the plasma processing device of the present embodiment is operated. Detects the initial load and impedance value Zs of the power supply path to which the power supply path is supplied, and stores this in the storage device constituting the control device 180. Further, by detecting the load Zp of the power feeding path detected before or during the processing of an arbitrary number of wafers 106 and comparing this with the Zs stored in the storage device, the conductor ring on the feeding path Capacitance Cv between 132 or the conductor film and the upper surface of the upper susceptor 151 or between the plasma 116 via the upper susceptor 151 is detected.

具体的には、制御装置の演算器は、記憶装置内に予め記憶されて格納されたソフトウエアのアルゴリズムに沿ってＺｓ−Ｚｐから上部サセプタ１５１が消耗して厚さが低減した量を検出し、これを用いて現在のＣｖを算出する。このＣｖと記憶装置に記憶されたデータテーブルとを用いて目標とするＶＬｃの値を算出する。さらに、当該算出した目標の値となるようにＶＬｃに対してそのインダクタンスを設定する指令を可変コイル１３３或いは負荷インピーダンス可変ボックス１３０内の素子に発信する。
Specifically, the arithmetic unit of the control device detects the amount of the upper susceptor 151 consumed and reduced in thickness from Zs-Zp according to the software algorithm stored and stored in the storage device in advance. , The current Cv is calculated using this. The target VLc value is calculated using this Cv and the data table stored in the storage device. Further, a command for setting the inductance of the VLc so as to be the calculated target value is transmitted to the variable coil 133 or the element in the load impedance variable box 130.

図１１の例では、上部サセプタ１５３を介した給電経路の等価回路上の静電容量の値Ｃｖと負荷インピーダンス可変ボックス１３０の可変コイル１３３の電圧値ＶＬｃとの対応する関係を示すデータテーブルを用いたが、図１２に示すように、負荷インピーダンス可変ボックス１３０と導体リング１３２または絶縁体リング１５３内の導体膜との間の給電経路に接続されて配置された電圧モニタ１３６からの出力値Ｖ１と静電容量Ｃｖとの関係を示すデータを用いても良い。図１２は、図１に示す実施例に係るプラズマ処理装置が用いるデータテーブルの別の例を模式的に示すグラフである。
In the example of FIG. 11, a data table showing the corresponding relationship between the capacitance value Cv on the equivalent circuit of the feeding path via the upper susceptor 153 and the voltage value VLc of the variable coil 133 of the load impedance variable box 130 is used. However, as shown in FIG. 12, the output value V1 from the voltage monitor 136 arranged connected to the feeding path between the load impedance variable box 130 and the conductor ring 132 or the conductor film in the insulator ring 153. Data showing the relationship with the capacitance Cv may be used. FIG. 12 is a graph schematically showing another example of the data table used by the plasma processing apparatus according to the embodiment shown in FIG.

本例において、Ｃｖが変化するとエッチングレート等の処理の特性に間接的に影響を与える電圧値Ｖ１が変化する。そこで、図１１に説明した例と同様に、半導体デバイスを製造するために処理される製品用のウエハ１０６の処理開始前に予めＣｖの値の変化に対する基準となるウエハ１０６の所定の箇所における或いは面内方向で平均された処理の特性、例えばエッチングレートの目標値に対応するＶ１の値との相関を示すデータを検出し、このデータを目標または標準のデータとしてテーブル或いはデータベースとして図示しない制御装置内に配置されたハードディスク、ＲＡＭ或いはリムーバブルディスク等の記憶装置内に記憶する。
In this example, when Cv changes, the voltage value V1 that indirectly affects the processing characteristics such as the etching rate changes. Therefore, as in the example described with reference to FIG. 11, prior to the start of processing of the wafer 106 for a product to be processed for manufacturing a semiconductor device, the wafer 106 may be at a predetermined position as a reference for a change in the Cv value. A control device (not shown as a table or database) that detects data that correlates with the in-plane averaged processing characteristics, such as the V1 value corresponding to the target value of the etching rate, and uses this data as target or standard data. It is stored in a storage device such as a hard disk, RAM, or a removable disk arranged inside.

このようなデータの検出は、製品用のウエハ１０６の処理を開始する前に異なる厚さの上部サセプタ１５１を用いた複数の装置の仕様において製品用のウエハ１０６の処理の開始前に予め実施される。これら各々の条件での処理中または処理後に得られるエッチングレート等処理の特性の値とその分布や加工形状の分布と検出されるＶ１の値との相対の関係から、目標の処理の特性の値やその分布や加工形状の分布を得ることのできる上部サセプタ１５３の静電容量ＣｖとＶ１の値との対応を示すデータがテーブルとして抽出され、データベースのデータとして記憶される。
The detection of such data is performed prior to the start of processing of the product wafer 106 in the specifications of the plurality of devices using the upper susceptors 151 of different thicknesses before the start of processing of the product wafer 106. To. From the relative relationship between the value of the treatment characteristics such as the etching rate obtained during or after the treatment under each of these conditions and the distribution or processing shape distribution and the detected V1 value, the value of the target processing characteristics Data showing the correspondence between the capacitance Cv of the upper susceptor 153 and the value of V1 from which the distribution of the etching and the processing shape can be obtained is extracted as a table and stored as database data.

制御装置１８０は、電圧モニタ１３６からの出力を受信して所期の処理の特性や加工形状を実現できる所定のＶ１の値となるように、負荷インピーダンス可変ボックス１３０内の可変コイル１３３の電圧値ＶＬｃを変化させるように指令信号を負荷インピーダンス可変ボックス１３０に発信する。制御装置１８０は、製品用のウエハ１０６の処理においてＶ１の値を一定となるように調節するものであっても良く、また、図１１の例と同様に、処理の開始前あるいは開始直後の初期の負荷、インピーダンスの値Ｚｓと任意の枚数目のウエハ１０６の処理前あるいは処理中に検出された当該給電経路の負荷Ｚｐとを比較し、得られたＺｓ−Ｚｐの値から給電経路上の導体リング１３２または導体膜と上部サセプタ１５１上面との間または上部サセプタ１５１を介したプラズマ１１６との間の静電容量Ｃｖを検出して、上記データテーブルを用いてこのＣｖの値に対応するＶ１の値を算出してこの値となるように負荷インピーダンス可変ボックス１３０をフィードバック制御を実施するものであっても良い。
The control device 180 receives the output from the voltage monitor 136 and has a voltage value of the variable coil 133 in the load impedance variable box 130 so as to have a predetermined V1 value capable of realizing the desired processing characteristics and processing shape. A command signal is transmitted to the load impedance variable box 130 so as to change the VLc. The control device 180 may adjust the value of V1 to be constant in the processing of the wafer 106 for products, and as in the example of FIG. 11, the initial stage before or immediately after the start of the processing. The load and impedance values Zs of the above are compared with the load Zp of the feeding path detected before or during the processing of an arbitrary number of wafers 106, and the conductor on the feeding path is obtained from the obtained Zs-Zp value. Capacitive Cv between the ring 132 or the conductor film and the upper surface of the upper susceptor 151 or between the plasma 116 via the upper susceptor 151 is detected, and the above data table is used to detect the capacitance Cv of V1 corresponding to the value of this Cv. The load impedance variable box 130 may be subjected to feedback control so as to calculate a value and obtain this value.

さらには、第２の高周波電源からの高周波電力の大きさの値Ｐｆが変化するとＶ１も変動することになるが、このようなＶ１の増減が生じる場合であっても、負荷インピーダンス可変ボックス１３０と整合器１２８との間の給電経路に接続されて配置された電圧モニタ１３８の出力から検出された電圧値Ｖ２とＶ１との比Ｖ１／Ｖ２が所定の値の許容範囲内となるようにＶＬｃの値が調節されることで、所期の処理の特性や加工形状が実現できる。また、導体膜１１１と第１の高周波電源１２４との間の給電経路に接続されて配置された電圧モニタ１３７の出力から検出される電圧値Ｖ３とＶ１との比Ｖ１／Ｖ３の値を、ウエハ１０６上面の中央側部分におけるエッチングレートと外周側部分におけるエッチングレートとの比が所定の許容範囲内の値になるように調節するように構成されていても良い。
Furthermore, when the value Pf of the magnitude of the high-frequency power from the second high-frequency power source changes, V1 also fluctuates, but even when such an increase or decrease of V1 occurs, the load impedance variable box 130 The VLc so that the ratio V1 / V2 of the voltage values V2 and V1 detected from the output of the voltage monitor 138 arranged connected to the power supply path between the matching unit 128 is within the allowable range of the predetermined value. By adjusting the value, the desired processing characteristics and processing shape can be realized. Further, the value of the ratio V1 / V3 of the voltage values V3 and V1 detected from the output of the voltage monitor 137 connected to the feeding path between the conductor film 111 and the first high frequency power supply 124 is set to the wafer. The ratio of the etching rate on the central side portion of the 106 upper surface to the etching rate on the outer peripheral side portion may be adjusted so as to be within a predetermined allowable range.

さらにまた、負荷インピーダンス可変ボックス１３０と導体リング１３２または絶縁体リング１５３内の導体膜との間の給電経路を流れる高周波電力の電流の値Ａを検出し、整合器１２９においてその内部の電圧を検出して、これらの乗積が一定あるいは所定の許容範囲内の値となるように負荷インピーダンス可変ボックス１３０の可変コイル１３３の電圧値ＶＬｃを調節することもできる。ただし、本実施例では第２の高周波電源１２７からの出力値Ｐｆは所定の許容範囲内の値に調節され、整合器１２９において負荷の変化に対応してインピーダンスが整合される。電流値Ａと整合器１２９の電圧値との乗積が一定となるように調節することで、上部サセプタ１５１を介した導体リング１３２または導体膜とプラズマとの間の静電容量値Ｃｖを有した部分に印加される局所的でエッチングレート等処理の特性や加工形状に大きく影響する部分のパワーのことである。
Furthermore, the value A of the high-frequency power current flowing in the feeding path between the load impedance variable box 130 and the conductor ring 132 or the conductor film in the insulator ring 153 is detected, and the voltage inside the matching unit 129 is detected. Then, the voltage value VLc of the variable coil 133 of the load impedance variable box 130 can be adjusted so that the product of these is constant or a value within a predetermined allowable range. However, in this embodiment, the output value Pf from the second high-frequency power supply 127 is adjusted to a value within a predetermined allowable range, and the impedance is matched in the matching unit 129 in response to a change in the load. By adjusting the product of the current value A and the voltage value of the matching device 129 to be constant, the conductor ring 132 via the upper susceptor 151 or the capacitance value Cv between the conductor film and the plasma is provided. It is the power of the local part that greatly affects the processing characteristics such as the etching rate and the processed shape.

さらに、Ｖ３とＶ１との相乗効果によりウエハ１０６の外周縁部のシース１６０の厚さが増減することから、これを用いてウエハ１０６の外周縁部のエッチングレートを調節することもできる。すなわち、エッチングレートを補正すべき量（検出された処理中の任意の時刻でのエッチングレートと目標となるエッチングレートとの差）と電圧値Ｖ１の変化量との関係は、以下の式（１）に示すような関係となることが、発明者らの検討により判明した。
Further, since the thickness of the sheath 160 at the outer peripheral edge of the wafer 106 increases or decreases due to the synergistic effect of V3 and V1, the etching rate of the outer peripheral edge of the wafer 106 can be adjusted by using this. That is, the relationship between the amount to be corrected for the etching rate (the difference between the detected etching rate at an arbitrary time during processing and the target etching rate) and the amount of change in the voltage value V1 is expressed by the following equation (1). ), It was found by the examination of the inventors.

ΔＥＲ＝Ｋ×（Ｖ３×ΔＶ１）×Ｋｓ＋Ｂ （１）

ここで、ΔＥＲ=処理中の任意の時刻でのエッチングレートと目標となるエッチングレートとの差、Ｋ＝比例定数、ＫＳ＝Ｖ３のシース１６０の厚さへの影響の大きさを示す比例定数、Ｂ＝定数、ΔＶ１＝所期のエッチングレートを実現するための制御量である。一般的に電圧の定数乗がシース１６０の厚さに寄与することが知られており、この定数乗をＫｓとして表した。
ΔER = K × (V3 × ΔV1) × Ks + B (1)

Here, ΔER = the difference between the etching rate at an arbitrary time during processing and the target etching rate, K = proportionality constant, KS = proportionality constant indicating the magnitude of the influence of V3 on the thickness of the sheath 160, B = constant, ΔV1 = control amount for realizing the desired etching rate. It is generally known that the constant power of voltage contributes to the thickness of the sheath 160, and this constant power is expressed as Ks.

発明者らによれば、検討の結果、ウエハ１０６の外周縁側部分のエッチングレートの補正に（Ｖ３×Ｖ１）の定数乗がエッチングレートの補正量に比例するものであることが判った。このことから、所望のエッチングレートの補正量を得るために、制御装置１８０が必要なＶ１の変化量を式（１）を用いて求め、当該Ｖ１の変化量を実現できるＶＬｃあるいは高周波電源１２７のＰｆとなるようにこれらを制御することで、エッチングレートの値とその分布を目標のものに近づける、あるいはこれからのズレを低減することができる。
According to the inventors, as a result of the examination, it was found that the constant power of (V3 × V1) is proportional to the correction amount of the etching rate in the correction of the etching rate of the outer peripheral edge side portion of the wafer 106. From this, in order to obtain the correction amount of the desired etching rate, the change amount of V1 required by the control device 180 is obtained by using the equation (1), and the VLc or the high frequency power supply 127 capable of realizing the change amount of V1. By controlling these so as to be Pf, it is possible to bring the etching rate value and its distribution closer to the target one, or to reduce the deviation from the future.

次に、ユーザが本実施例のプラズマ処理装置を使用する際に表示されるユーザインターフェースについて図１３を用いて説明する。図１３は、図１に示す実施例に係るプラズマ処理装置に備えられた表示器が表示する画面の一例を示す図である。
Next, the user interface displayed when the user uses the plasma processing apparatus of this embodiment will be described with reference to FIG. FIG. 13 is a diagram showing an example of a screen displayed by a display provided in the plasma processing apparatus according to the embodiment shown in FIG.

このような表示によるユーザインターフェースを用いて、上記実施例の使用者は、外周側部分のレートモードを自動制御かマニュアル制御か切り替え、オートモードではウエハ１０６の外周側部分のレートを中心側部分のレートに比べて下げるのか、上げるのか、あるいは等しくするのかを選択する。また、そのレート比率を設定して、サセプタ１１３の消耗限界を設定することで、その消耗限界になればサセプタ交換アラームが自動で表示されるシステムである。
Using the user interface with such a display, the user of the above embodiment switches the rate mode of the outer peripheral side portion between automatic control and manual control, and in the auto mode, the rate of the outer peripheral side portion of the wafer 106 is set to the center side portion. Choose whether to lower, increase, or equalize the rate. Further, by setting the rate ratio and setting the consumption limit of the susceptor 113, the susceptor replacement alarm is automatically displayed when the consumption limit is reached.

また、マニュアルモードでは、ウエハ外周側の領域でのレートを中心側の領域でのレートに比べ上げるか下げるか等しくするかを選択した後に、可変コイル１３３のインダクタンス値（電圧値）ＶＬｃを直接的に設定し、直接ＶＬｃを一定に調節される。また、本実施例においてモニタ上には、オートモードでもマニュアルモードでも、消耗量を表すＣｖの値、及びサセプタ１１３内部の導体リング１３２の電位Ｖｐｐを表示することができる。
Further, in the manual mode, the inductance value (voltage value) VLc of the variable coil 133 is directly set after selecting whether to raise, lower, or equalize the rate in the region on the outer peripheral side of the wafer to the rate in the region on the center side. Set to, and the VLc is directly adjusted to be constant. Further, in this embodiment, the value of Cv indicating the amount of consumption and the potential Vpp of the conductor ring 132 inside the susceptor 113 can be displayed on the monitor in both the auto mode and the manual mode.

次に、上記実施例の別の変形例について図１４を用いて説明する。図１４は、図１に示す実施例に係るプラズマ処理装置のサセプタ近傍の別の変形例の構成の概略を模式的に示す縦断面図である。
Next, another modification of the above embodiment will be described with reference to FIG. FIG. 14 is a vertical cross-sectional view schematically showing an outline of the configuration of another modified example in the vicinity of the susceptor of the plasma processing apparatus according to the embodiment shown in FIG.

本例では、第２の高周波電源と導体リング１３２または絶縁体リング１５３内の導体膜との間の給電経路上の導体リング１３２または導体膜と負荷インピーダンス可変ボックス１３０との間の箇所に、整合器３３２を介して第３の高周波電源３３３からの高周波電力が供給される給電経路と接続する部分を有している。この接続部は電圧モニタ１３６が；接続された箇所と負荷インピーダンス可変ボックス１３０との間に配置されている。
In this example, it is aligned with the conductor ring 132 or the conductor film and the load impedance variable box 130 on the feeding path between the second high frequency power supply and the conductor ring 132 or the conductor film in the insulator ring 153. It has a portion connected to a power feeding path to which high-frequency power is supplied from the third high-frequency power source 333 via the device 332. This connection is located between the voltage monitor 136; the connection and the load impedance variable box 130.

本変形例では、第３の高周波電源３３３の高周波電力は第１または第２の高周波電源のものの１０倍以上大きな周波数が用いられており、当該電力によって処理室１０４内にプラズマを生成可能な構成を備えている。すなわち、このような構成によれば、静電容量１７０の値Ｃｖによるインピーダンスは相対的には小さくなるため、処理室１０４の上方から供給された電界または磁界を用いて形成されたプラズマ１１６とは別に、ウエハ１０６の外周側の部分及び上部サセプタ１５１上方に第２のプラズマ３３１が生成される。
In this modification, the high frequency power of the third high frequency power supply 333 is 10 times or more higher than that of the first or second high frequency power supply, and the power can generate plasma in the processing chamber 104. It has. That is, according to such a configuration, the impedance due to the value Cv of the capacitance 170 is relatively small, so that the plasma 116 formed by using the electric field or the magnetic field supplied from above the processing chamber 104 Separately, a second plasma 331 is generated on the outer peripheral side portion of the wafer 106 and above the upper susceptor 151.

この際に、可変コイル１３３の電圧値ＶＬｃ１３３が第３の高周波電源３３３から供給されたた高周波電力を遮断して整合器１２９及び第２の高周波電源１２７の側に流れないようにすることのできるインダクタンス値を有している。
At this time, the voltage value VLc133 of the variable coil 133 can cut off the high-frequency power supplied from the third high-frequency power supply 333 so that it does not flow to the matching unit 129 and the second high-frequency power supply 127. It has an inductance value.

第２のプラズマ３３１は、ウエハ１０６の上方であってその中央部上方から外周縁の近傍およびその外周側の上部サセプタ１５１の上方までの処理室１０４内に生成されるプラズマであり、その強度や密度の値とその分布は上記実施例の構成の何れかまたはこれらの組み合わせの構成によって調節される。この構成により、本例のプラズマ処理装置は、ウエハ１０６上面の中央部から外周側部分までの広い範囲で、エッチングレート等の処理の特性の値とその分布や処理後に得られる加工形状の寸法とそのバラつきを所期の範囲内のものとすることが可能となる。
The second plasma 331 is a plasma generated in the processing chamber 104 above the wafer 106 from above the central portion to the vicinity of the outer peripheral edge and above the upper susceptor 151 on the outer peripheral side thereof, and its intensity and strength. The density value and its distribution are adjusted by any of the configurations of the above examples or a combination thereof. With this configuration, the plasma processing apparatus of this example covers a wide range from the central portion to the outer peripheral side portion of the upper surface of the wafer 106, and the values of the processing characteristics such as the etching rate, their distribution, and the dimensions of the processed shape obtained after the processing. It is possible to keep the variation within the expected range.

また、上記実施例において第１の高周波電源１２４からの電力が供給される導電体膜１１１に代えて、その面内方向について複数の領域に分けられた導電体膜を備え、中心側の領域に配置された導電体膜に給電経路を電気的に接続してこれを通して第１の高周波電源１２４からの高周波電力を供給し、中心側の領域の外周側でこれを囲んだリング状の外周側の領域内に配置された外周側のリング状導電体膜にこれと電気的に接続された給電経路を通して第３の高周波電源３３３からの上記プラズマ形成用の高周波電力を供給する構成を備えても良い。このような構成によっても、第２のプラズマ３３１がウエハ１０６上面の外周側の部分の上方に形成され、リング状の導電体膜に供給される高周波電力を調節することにより、第２のプラズマの強度や密度の値とその分布とを所期のものに調節でき、ウエハ１０６の加工形状の寸法や処理の特性の値あるいはその分布をバラつきを低減して、処理の歩留まりを向上することができる。
Further, in place of the conductor film 111 to which power is supplied from the first high-frequency power source 124 in the above embodiment, a conductor film divided into a plurality of regions in the in-plane direction is provided, and the region on the center side is provided. A power supply path is electrically connected to the arranged conductor film to supply high-frequency power from the first high-frequency power source 124 through the electric power supply path, and the outer peripheral side of the central region surrounds the power supply path on the outer peripheral side. A configuration may be provided in which high-frequency power for forming the plasma is supplied from the third high-frequency power source 333 through a power supply path electrically connected to the ring-shaped conductor film on the outer peripheral side arranged in the region. .. Even with such a configuration, the second plasma 331 is formed above the outer peripheral side portion of the upper surface of the wafer 106, and by adjusting the high frequency power supplied to the ring-shaped conductor film, the second plasma can be formed. The strength and density values and their distribution can be adjusted to the desired values, and the processing yield can be improved by reducing variations in the dimensions of the processed shape of the wafer 106 and the processing characteristic values or their distribution. ..

本実施例では、被エッチング材料をシリコン酸化膜とし、エッチングガス及びクリーニングガスとして例えば、前述の四フッ化メタンガス、酸素ガス、トリフルオロメタンガスを用いたが、被エッチング材料としては、シリコン酸化膜だけでなく、ポリシリコン膜、フォトレジスト膜、反射防止有機膜、反射防止無機膜、有機系材料、無機系材料、シリコン酸化膜、窒化シリコン酸化膜、窒化シリコン膜、Low-k 材料、High-k 材料、アモルファスカーボン膜、Si 基板、メタル材料等においても同等の効果が得られる。
In this embodiment, the material to be etched is a silicon oxide film, and for example, the above-mentioned tetrafluoride methane gas, oxygen gas, and trifluoromethane gas are used as the etching gas and the cleaning gas, but only the silicon oxide film is used as the material to be etched. Not polysilicon film, photoresist film, antireflection organic film, antireflection inorganic film, organic material, inorganic material, silicon oxide film, silicon nitride oxide film, silicon nitride film, Low-k material, High-k The same effect can be obtained with materials, amorphous carbon films, Si substrates, metal materials, and the like.

またエッチングを実施するガスとしては、例えば、例えば、塩素ガス、臭化水素ガス、四フッ化メタンガス、三フッ化メタン、二フッ化メタン、アルゴンガス、ヘリウムガス、酸素ガス、窒素ガス、二酸化炭素、一酸化炭素、水素、アンモニア、八フッ化プロパン、三フッ化窒素、六フッ化硫黄ガス、メタンガス、四フッ化シリコンガス、四塩化シリコンガス、塩素ガス、臭化水素ガス、四フッ化メタンガス、三フッ化メタン、二フッ化メタン、アルゴンガス、ヘリウムガス、酸素ガス、窒素ガス、二酸化炭素、一酸化炭素、水素、アンモニア、八フッ化プロパン、三フッ化窒素、六フッ化硫黄ガス、メタンガス、四フッ化シリコンガス、四塩化シリコンガスヘリウムガス、ネオンガス、クリプトンガス、キセノンガス、ラドンガス等が使用できる。
Examples of the gas to be etched include chlorine gas, hydrogen bromide gas, methane tetrafluoride gas, methane trifluoride, methane difluoride, argon gas, helium gas, oxygen gas, nitrogen gas, and carbon dioxide. , Carbon monoxide, hydrogen, ammonia, propane octafluoride, nitrogen trifluoride, sulfur hexafluoride gas, methane gas, silicon tetrafluoride gas, silicon tetrachloride gas, chlorine gas, hydrogen bromide gas, methane gas tetrafluoride , Methane trifluoride, methane difluoride, argon gas, helium gas, oxygen gas, nitrogen gas, carbon dioxide, carbon monoxide, hydrogen, ammonia, propane octafluoride, nitrogen trifluoride, sulfur hexafluoride gas, Methane gas, silicon tetrafluoride gas, silicon tetrachloride gas, helium gas, neon gas, krypton gas, xenon gas, radon gas and the like can be used.

上記の例では、マイクロ波ＥＣＲ放電を利用してエッチング処理を行うプラズマ処理装置の例を説明したが、他の放電（有磁場ＵＨＦ放電、容量結合型放電、誘導結合型放電、マグネトロン放電、表面波励起放電、トランスファー・カップルド放電）を利用したプラズマ処理装置、例えばプラズマＣＶＤ装置、アッシング装置、表面改質装置等においても、上記の構成を適用することにより同様の作用効果が奏される。
In the above example, an example of a plasma processing device that performs etching processing using microwave ECR discharge has been described, but other discharges (magnetic field UHF discharge, capacitance coupling type discharge, induction coupling type discharge, magnetron discharge, surface) have been described. A plasma processing device using (wave excitation discharge, transfer coupled discharge), for example, a plasma CVD device, an ashing device, a surface modification device, or the like can also achieve the same effect by applying the above configuration.

１０１…真空容器
１０２…シャワープレート
１０３…誘電体窓
１０４…処理室
１０５…導波管
１０６…電界発生用電源
１０７…磁場発生コイル
１０８…試料台
１０９…ウエハ
１１０…真空排気口
１１１…導電体膜
１１２…接地
１１３…サセプタ
１１６…プラズマ
１２４…高周波電源
１２５…高周波フィルター
１２６…直流電源
１２７…高周波電源
１２８…整合器
１２９…整合器
１３０…負荷インピーダンス可変ボックス
１３１…基材
１３２…導体リング
１３３…可変コイル
１３４…可変コンデンサ
１３５…可変抵抗
１３６…電圧モニタ
１３７…電圧モニタ
１５０…絶縁体
１５１…上部サセプタ
１５２…ウエハ
１５３…絶縁体リング
１５５…シースアクセス空間
１６０…イオンシース
１６１…軌道
１７０…静電容量
２００…可変コイル
２１０…隙間
２２０…クロックジェネレータ
３３１…第２のプラズマ
３３２…整合器
３３３…高周波電源。 101 ... Vacuum container 102 ... Shower plate 103 ... Insulator window 104 ... Processing room 105 ... Waveguide tube 106 ... Power supply for electric field generation 107 ... Magnetic field generation coil 108 ... Sample stand 109 ... Wafer 110 ... Vacuum exhaust port 111 ... Conductive film 112 ... Grounding 113 ... Suceptor 116 ... Plasma 124 ... High frequency power supply 125 ... High frequency filter 126 ... DC power supply 127 ... High frequency power supply 128 ... Matching device 129 ... Matching device 130 ... Load impedance variable box 131 ... Base material 132 ... Conductor ring 133 ... Variable Coil 134 ... Variable capacitor 135 ... Variable resistance 136 ... Voltage monitor 137 ... Voltage monitor 150 ... Insulator 151 ... Upper susceptor 152 ... Wafer 153 ... Insulator ring 155 ... Sheath access space 160 ... Ion sheath 161 ... Orbit 170 ... Capacitance 200 ... Variable coil 210 ... Gap 220 ... Clock generator 331 ... Second plasma 332 ... Matcher 333 ... High-voltage power supply.

Claims (8)

真空容器内部の処理室内に配置された試料台の上部に位置する載置面上に載置された処理対象のウエハを当該処理室内に形成されたプラズマを用いて処理するプラズマ処理装置であって、
前記試料台の上部に配置され前記ウエハの処理中に当該ウエハ上にバイアス電位を形成するための高周波電力を供給する高周波電源と接続された第１の電極と、前記ウエハが載置される前記載置面の外周側で当該載置面を囲んで配置されたリング状部材と、当該リング状部材の内部で前記載置面をリング状に囲んで配置された第２の電極と、前記高周波電源と前記第１の電極との間で前記高周波電力が供給される第１の給電経路上の箇所と前記第２の電極との間を電気的に接続する第２の給電経路上に配置されコイル及びコンデンサが直列に接続されて構成された共振回路と、前記ウエハの処理中に前記第１及び第２の電極に供給される前記高周波電力の供給を調節する制御部であって、前記第２の給電経路上において前記コイルと前記第２の電極との間の箇所の電圧及び前記コイルと当該給電経路上に配置された整合器との間の箇所の電圧を検出してこれらの比を所定の許容範囲内の値にするように前記コイルのインダクタンスを調節して前記第２の電極に供給される前記高周波電力の供給を調節する制御部とを備えたプラズマ処理装置。
A plasma processing device that processes a wafer to be processed placed on a mounting surface located above a sample table placed in a processing chamber inside a vacuum vessel using plasma formed in the processing chamber. ,
A first electrode placed on the sample table and connected to a high-frequency power source that supplies high-frequency power for forming a bias potential on the wafer during processing of the wafer, and before the wafer is placed. A ring-shaped member arranged around the mounting surface on the outer peripheral side of the mounting surface, a second electrode arranged inside the ring-shaped member surrounding the previously described mounting surface in a ring shape, and the high voltage. Arranged on a second power supply path that electrically connects a location on the first power supply path to which the high voltage power is supplied between the power supply and the first electrode and the second electrode. A resonance circuit formed by connecting a coil and a capacitor in series, and a control unit that adjusts the supply of high-voltage power supplied to the first and second electrodes during processing of the wafer. The voltage at the location between the coil and the second electrode on the feeding path 2 and the voltage at the location between the coil and the matching unit arranged on the feeding path are detected to determine the ratio between them. A plasma processing apparatus including a control unit that adjusts the inductance of the coil so as to have a value within a predetermined allowable range and adjusts the supply of the high-voltage power supplied to the second electrode.
 真空容器内部の処理室内に配置された試料台の上部に位置する載置面上に載置された処理対象のウエハを当該処理室内に形成されたプラズマを用いて処理するプラズマ処理装置であって、
前記試料台の上部に配置され前記ウエハの処理中に当該ウエハ上にバイアス電位を形成するための高周波電力を供給する高周波電源と接続された第１の電極と、前記ウエハが載置される前記載置面の外周側で当該載置面を囲んで配置されたリング状部材と、当該リング状部材の内部で前記載置面をリング状に囲んで配置された第２の電極と、前記高周波電源と前記第１の電極との間で前記高周波電力が供給される第１の給電経路上の箇所と前記第２の電極との間を電気的に接続する第２の給電経路上に配置されコイル及びコンデンサが直列に接続されて構成された共振回路と、前記ウエハの処理中に前記第１及び第２の電極に供給される前記高周波電力の供給を調節する制御部であって、前記共振回路と前記第２の電極との間の前記給電経路上での電圧が単調に増減する範囲で前記コイルのインダクタンスを調節する制御部とを備えたプラズマ処理装置。
A plasma processing device that processes a wafer to be processed placed on a mounting surface located above a sample table placed in a processing chamber inside a vacuum vessel using plasma formed in the processing chamber. ,
A first electrode arranged on the upper part of the sample table and connected to a high-frequency power source for supplying high-frequency power for forming a bias potential on the wafer during processing of the wafer, and before the wafer is placed. A ring-shaped member arranged around the mounting surface on the outer peripheral side of the mounting surface, a second electrode arranged inside the ring-shaped member surrounding the previously described mounting surface in a ring shape, and the high frequency. It is arranged on a second power supply path that electrically connects a portion on the first power supply path to which the high frequency power is supplied between the power supply and the first electrode and the second electrode. A resonance circuit formed by connecting a coil and a capacitor in series, and a control unit that adjusts the supply of high-frequency power supplied to the first and second electrodes during processing of the wafer. A plasma processing device including a control unit that adjusts the inductance of the coil in a range in which the voltage on the feeding path between the circuit and the second electrode monotonously increases or decreases.
 請求項２に記載のプラズマ処理装置であって、
前記第２の給電経路上において前記コイルと前記第２の電極との間の箇所での電圧を検出した結果を用いて前記コイルのインダクタンスを調節して前記第２の電極に供給される高周波電力の供給を調節する前記制御部とを備えたプラズマ処理装置。
The plasma processing apparatus according to claim 2.
High-frequency power supplied to the second electrode by adjusting the inductance of the coil using the result of detecting the voltage at the position between the coil and the second electrode on the second feeding path. A plasma processing device including the control unit for adjusting the supply of the above.
 請求項２に記載のプラズマ処理装置であって、
前記第２の給電経路上において前記コイルと前記第２の電極との間の箇所の電圧及び前記コイルと当該給電経路上に配置された整合器との間の箇所の電圧を検出してこれらの比を所定の許容範囲内の値にするように前記コイルのインダクタンスを調節して前記第２の電極に供給される前記高周波電力の供給を調節する前記制御部とを備えたプラズマ処理装置。
The plasma processing apparatus according to claim 2.
The voltage at the location between the coil and the second electrode on the second feeding path and the voltage at the location between the coil and the matching unit arranged on the feeding path are detected to detect these. A plasma processing apparatus including the control unit that adjusts the inductance of the coil so that the ratio is within a predetermined allowable range and adjusts the supply of the high frequency power supplied to the second electrode.
 真空容器内部の処理室内に配置された試料台面に載置された処理対象のウエハを当該処理室内に形成されたプラズマを用いて処理するプラズマ処理方法であって、
前記ウエハの処理中に、高周波電源から前記試料台の内部に配置された第１の電極及び前記試料台の前記ウエハが載置される面の外周側に配置された誘電体製のリング状部材の内側に配置された第２の電極に供給される高周波電力を調節して前記ウエハを処理する工程を備え、
前記高周波電力が前記高周波電源と前記第１の電極との間の第１の給電経路上の箇所から分岐されてコイル及びコンデンサが直列に接続されて構成された共振回路を介して前記第２の電極に至る第２の給電経路を通して供給されるものであって、
前記工程において、前記第２の給電経路上の前記コイルと前記第２の電極との間の箇所の電圧及び前記コイルと当該第２の給電経路上に配置された整合器との間の箇所の電圧を検出してこれらの比を所定の許容範囲内の値にするように前記コイルのインダクタンスが調節されて前記第２の電極へ供給される前記高周波電力が調節されるプラズマ処理方法。
This is a plasma processing method for processing a wafer to be processed placed on a sample table surface arranged in a processing chamber inside a vacuum vessel by using plasma formed in the processing chamber.
During the processing of the wafer, a first electrode arranged inside the sample table from a high-frequency power source and a ring-shaped member made of a dielectric material arranged on the outer peripheral side of the surface of the sample table on which the wafer is placed. The wafer is processed by adjusting the high frequency power supplied to the second electrode arranged inside the wafer.
The second high-frequency power is branched from a portion on the first feeding path between the high-frequency power supply and the first electrode, and a coil and a capacitor are connected in series via a resonance circuit . It is supplied through a second feeding path leading to the electrode .
In the step, the voltage at the location between the coil and the second electrode on the second feeding path and the location between the coil and the matching unit arranged on the second feeding path. A plasma processing method in which the inductance of the coil is adjusted so that the voltage is detected and these ratios are set to a value within a predetermined allowable range, and the high frequency power supplied to the second electrode is adjusted.
 真空容器内部の処理室内に配置された試料台面に載置された処理対象のウエハを当該処理室内に形成されたプラズマを用いて処理するプラズマ処理方法であって、
前記ウエハの処理中に、高周波電源から前記試料台の内部に配置された第１の電極及び前記試料台の前記ウエハが載置される面の外周側に配置された誘電体製のリング状部材の内側に配置された第２の電極に供給される高周波電力を調節して前記ウエハを処理する工程を備え、
前記高周波電力が前記高周波電源と前記第１の電極との間の第１の給電経路上の箇所から分岐されてコイル及びコンデンサが直列に接続されて構成された共振回路を介して前記第２の電極に至る第２の給電経路を通して供給されるものであって、
前記工程において、前記共振回路と前記第２の電極との間の前記第２の給電経路上での電圧が単調に増減する範囲で前記コイルのインダクタンスが調節されて前記第２の電極へ供給される前記高周波電力が調節されるプラズマ処理方法。
This is a plasma processing method for processing a wafer to be processed placed on a sample table surface arranged in a processing chamber inside a vacuum vessel by using plasma formed in the processing chamber.
During the processing of the wafer, a first electrode arranged inside the sample table from a high-frequency power source and a ring-shaped member made of a dielectric material arranged on the outer peripheral side of the surface of the sample table on which the wafer is placed. The wafer is processed by adjusting the high frequency power supplied to the second electrode arranged inside the wafer.
The second high-frequency power is branched from a portion on the first feeding path between the high-frequency power supply and the first electrode, and a coil and a capacitor are connected in series via a resonance circuit . It is supplied through a second feeding path leading to the electrode .
In the step, the inductance of the coil is adjusted and supplied to the second electrode within a range in which the voltage on the second feeding path between the resonance circuit and the second electrode monotonously increases or decreases. A plasma processing method in which the high frequency power is adjusted.
 請求項６に記載のプラズマ処理方法であって、
前記工程において、前記第２の給電経路上の前記コイルと前記第２の電極との間の箇所での電圧を検出した結果を用いて前記コイルのインダクタンスが調節されて前記第２の電極へ供給される前記高周波電力が調節されるプラズマ処理方法。
The plasma processing method according to claim 6.
In the step, the inductance of the coil is adjusted by using the result of detecting the voltage at the position between the coil and the second electrode on the second feeding path and supplied to the second electrode. A plasma processing method in which the high frequency power is adjusted.
 請求項６に記載のプラズマ処理方法であって、
前記工程において、前記第２の給電経路上の前記コイルと前記第２の電極との間の箇所の電圧及び前記コイルと当該第２の給電経路上に配置された整合器との間の箇所の電圧を検出してこれらの比を所定の許容範囲内の値にするように前記コイルのインダクタンスが調節されて前記第２の電極へ供給される前記高周波電力が調節されるプラズマ処理方法。 The plasma processing method according to claim 6.
In the step, the voltage at the location between the coil and the second electrode on the second feeding path and the location between the coil and the matching unit arranged on the second feeding path. A plasma processing method in which the inductance of the coil is adjusted so that the voltage is detected and these ratios are set to a value within a predetermined allowable range, and the high frequency power supplied to the second electrode is adjusted.
JP2019105847A 2019-06-06 2019-06-06 Plasma processing equipment and plasma processing method Active JP6808782B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019105847A JP6808782B2 (en) 2019-06-06 2019-06-06 Plasma processing equipment and plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019105847A JP6808782B2 (en) 2019-06-06 2019-06-06 Plasma processing equipment and plasma processing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015108070A Division JP6539113B2 (en) 2015-05-28 2015-05-28 Plasma processing apparatus and plasma processing method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020201396A Division JP7071008B2 (en) 2020-12-04 2020-12-04 Plasma processing equipment and plasma processing method

Publications (2)

Publication Number Publication Date
JP2019192923A JP2019192923A (en) 2019-10-31
JP6808782B2 true JP6808782B2 (en) 2021-01-06

Family

ID=68390934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019105847A Active JP6808782B2 (en) 2019-06-06 2019-06-06 Plasma processing equipment and plasma processing method

Country Status (1)

Country Link
JP (1) JP6808782B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7043617B2 (en) * 2019-12-18 2022-03-29 株式会社日立ハイテク Plasma processing equipment
JP7446190B2 (en) * 2020-09-23 2024-03-08 東京エレクトロン株式会社 Plasma processing equipment and plasma generation method
CN115398602A (en) * 2021-03-24 2022-11-25 株式会社日立高新技术 Plasma processing apparatus and plasma processing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4482308B2 (en) * 2002-11-26 2010-06-16 東京エレクトロン株式会社 Plasma processing apparatus and plasma processing method
JP2004349419A (en) * 2003-05-21 2004-12-09 Tokyo Electron Ltd Method and device for judging cause of abnormality in plasma processor
JP4553247B2 (en) * 2004-04-30 2010-09-29 東京エレクトロン株式会社 Plasma processing equipment
JP5371466B2 (en) * 2009-02-12 2013-12-18 株式会社日立ハイテクノロジーズ Plasma processing method
JP5227264B2 (en) * 2009-06-02 2013-07-03 東京エレクトロン株式会社 Plasma processing apparatus, plasma processing method, program
JP6249659B2 (en) * 2013-07-25 2017-12-20 東京エレクトロン株式会社 Plasma processing equipment

Also Published As

Publication number Publication date
JP2019192923A (en) 2019-10-31

Similar Documents

Publication Publication Date Title
US11842885B2 (en) Plasma processing apparatus and plasma processing method
KR102133895B1 (en) Particle generation suppressor by dc bias modulation
KR100777151B1 (en) Hybrid coupled plasma reactor with icp and ccp functions
JP5219479B2 (en) Uniformity control method and system in ballistic electron beam enhanced plasma processing system
KR101333924B1 (en) Method and system for controlling the uniformity of a ballistic electron beam by rf modulation
US6632324B2 (en) System for the plasma treatment of large area substrates
KR100900595B1 (en) Method and apparatus to confine plasma and to enhance flow conductance
JP6808782B2 (en) Plasma processing equipment and plasma processing method
KR20050089976A (en) A system and method for controlling plasma with an adjustable coupling to ground circuit
TW201338034A (en) Dry etching apparatus and method
JP2001185542A (en) Plasma processor and plasma processing method using the same
US6422173B1 (en) Apparatus and methods for actively controlling RF peak-to-peak voltage in an inductively coupled plasma etching system
JP2016031955A (en) Plasma processing apparatus and plasma processing method
JP2018037281A (en) Plasma processing device
JP2634313B2 (en) Plasma processing method for semiconductor wafer production
JP4051209B2 (en) High frequency plasma processing apparatus and high frequency plasma processing method
EP1269512B1 (en) Inductively coupled plasma etching apparatus with active control of RF peak-to-peak voltage
JP7071008B2 (en) Plasma processing equipment and plasma processing method
TWI784401B (en) Plasma treatment device and plasma treatment method
WO2022201351A1 (en) Plasma treatment device and plasma treatment method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200811

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201209

R150 Certificate of patent or registration of utility model

Ref document number: 6808782

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150