JP6808594B2 - アナログ−デジタル変換器及び信号処理装置 - Google Patents
アナログ−デジタル変換器及び信号処理装置 Download PDFInfo
- Publication number
- JP6808594B2 JP6808594B2 JP2017164543A JP2017164543A JP6808594B2 JP 6808594 B2 JP6808594 B2 JP 6808594B2 JP 2017164543 A JP2017164543 A JP 2017164543A JP 2017164543 A JP2017164543 A JP 2017164543A JP 6808594 B2 JP6808594 B2 JP 6808594B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- analog
- output
- digital converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Description
に関する。
前記スイッチトキャパシタの出力信号に基づいて前記帰還信号を生成する帰還信号生成部と、
前記発振信号に基づいて、前記入力信号をデジタル変換したデジタル信号を生成するデジタル変換部と、を備える、アナログ−デジタル変換器が提供される。
図1は第1の実施形態によるアナログ−デジタル変換器1の内部構成を示すブロック図である。図1のアナログ−デジタル変換器1は、ΔΣ型A/D変換器である。図1のアナログ−デジタル変換器1は、入力信号をデジタル変換してデジタル信号を生成するものである。入力信号はアナログの電流信号であればよく、どのような周波数及び振幅の電流信号であってもよい。図1の例では、二入力の電流バッファ2に入力された差動電流信号IINP、IINMの差分電流信号を電流バッファ2から出力して、この差分電流信号を入力信号としてアナログ−デジタル変換器1に入力している。電流バッファ2に入力される差動電流信号IINP、IINMは、正負が逆の電流信号である。なお、二入力の電流バッファ2は一例であり、差分電流信号ではなく、単一の電流信号をアナログ−デジタル変換器1に入力してもよい。
上述した第1の実施形態では、電流信号からなる入力信号をアナログ−デジタル変換する例を示したが、入力信号は電圧信号であってもよい。
図2Bに示したように、スイッチトキャパシタ8の出力電流は、分周信号に同期して、瞬時的に大きくなり、その後徐々に低くなる周期的なスパイク電流になる。スイッチトキャパシタ8の出力電流を図1の電流バッファ10aとローパスフィルタ10bに通すことで、理想的には直流電流波形からなる帰還信号になるはずであるが、実際には、帰還信号にスパイク電流に基づくスプリアス成分が含まれてしまう。帰還信号にスプリアス成分が含まれていると、リング発振器5の発振信号の周波数が変動する要因となり、アナログ−デジタルの変換精度が低下してしまう。
第4の実施形態は、第2の実施形態によるデジタル−アナログ変換器に対して、第3の実施形態と同様のスプリアス成分の抑制対策を施したものである。
Claims (11)
- 入力信号と帰還信号との差分信号を生成する差分器と、
前記差分信号に応じた周波数を持つ発振信号を生成する周波数制御発振器と、
前記発振信号とバイアス電圧とに応じた出力信号を出力するスイッチトキャパシタと、
前記スイッチトキャパシタの出力信号に基づいて前記帰還信号を生成する帰還信号生成部と、
前記発振信号に基づいて、前記入力信号をデジタル変換したデジタル信号を生成するデジタル変換部と、
前記発振信号の整数位相情報を検出するカウンタと、を備え、
前記スイッチトキャパシタは、
前記発振信号に応じてオンとオフを切り替えるスイッチと、
前記スイッチの切り替えに同期して、前記バイアス電圧の電圧レベルに応じて電荷を充放電して前記出力信号を生成するキャパシタと、を有し、
前記デジタル変換部は、
前記発振信号の小数位相情報を検出する時間−デジタル変換器と、
前記整数位相情報と前記小数位相情報とを加算する加算器と、
前記加算器の出力信号により、前記デジタル信号を生成する微分器と、を有する、アナログ−デジタル変換器。 - 前記スイッチトキャパシタの前記出力信号は、前記キャパシタの蓄積電荷量に応じた電流であり、
前記帰還信号生成部は、前記スイッチトキャパシタから出力された電流に基づいて前記帰還信号を生成する、請求項1に記載のアナログ−デジタル変換器。 - 前記発振信号の周波数以下の分周信号を生成する分周器を備え、
前記スイッチトキャパシタは、前記分周信号の周波数に応じて前記キャパシタの充放電を繰り返す、請求項1または2に記載のアナログ−デジタル変換器。 - 前記カウンタは、前記分周器を内蔵して、前記整数位相情報及び前記分周信号を生成する、請求項3に記載のアナログ−デジタル変換器。
- 前記入力信号は、電流信号であり、
前記帰還信号生成部は、電流信号からなる前記帰還信号を生成する、請求項1乃至4のいずれか一項に記載のアナログ−デジタル変換器。 - 前記スイッチトキャパシタから出力された電流を電圧に変換するトランスインピーダンスアンプを備え、
前記入力信号は、電圧信号であり、
前記帰還信号生成部は、前記トランスインピーダンスアンプの出力に基づいて、電圧信号からなる前記帰還信号を生成する、請求項1乃至4のいずれか一項に記載のアナログ−デジタル変換器。 - 前記帰還信号生成部は、前記帰還信号に含まれるスプリアス成分を除去するフィルタを有し、
前記差分信号は、前記入力信号と前記フィルタを通過した帰還信号との差分信号である、請求項1乃至6のいずれか一項に記載のアナログ−デジタル変換器。 - m個(mは2以上の整数)の前記スイッチトキャパシタを備え、
前記分周器は、前記m個のスイッチトキャパシタのそれぞれに、位相が異なる前記分周信号を供給し、
前記帰還信号生成部は、前記m個のスイッチトキャパシタのそれぞれから出力される電流に基づいて、前記帰還信号を生成する、請求項3または4に記載のアナログ−デジタル変換器。 - 前記入力信号は、電流信号であり、
前記帰還信号生成部は、
前記m個のスイッチトキャパシタから出力された電流に応じた電流を出力するm個の電流バッファと、
前記m個の電流バッファから出力された電流に含まれるスプリアス成分を除去するm個のフィルタと、を有し、
前記m個のフィルタを通過した電流を合成して前記帰還信号が生成される、請求項8に記載のアナログ−デジタル変換器。 - 前記入力信号は、電圧信号であり、
前記帰還信号生成部は、
前記m個のスイッチトキャパシタから出力された電流に応じた電流を出力するm個の電流バッファと、
前記m個の電流バッファから出力された電流に含まれるスプリアス成分を除去して電圧に変換するm個のフィルタと、を有し、
前記m個のフィルタを通過した電圧を合成して前記帰還信号が生成される、請求項8に記載のアナログ−デジタル変換器。 - 入力信号をデジタル信号に変換するアナログ−デジタル変換器と、
前記デジタル信号に基づいて所定の信号処理を行う信号処理部と、を備える信号処理装置であって、
前記アナログ−デジタル変換器は、
前記入力信号と帰還信号との差分信号を生成する差分器と、
前記差分信号に応じた周波数を持つ発振信号を生成する周波数制御発振器と、
前記発振信号とバイアス電圧とに応じた出力信号を出力するスイッチトキャパシタと、
前記スイッチトキャパシタの出力信号に基づいて前記帰還信号を生成する帰還信号生成部と、
前記発振信号に基づいて、前記入力信号をデジタル変換した前記デジタル信号を生成するデジタル変換部と、
前記発振信号の整数位相情報を検出するカウンタと、を有し、
前記スイッチトキャパシタは、
前記発振信号に応じてオン及びオフを切り替えるスイッチと、
前記スイッチの切り替えに同期して、前記バイアス電圧の電圧レベルに応じて電荷を充放電して前記出力信号を生成するキャパシタと、を有し、
前記デジタル変換部は、
前記発振信号の小数位相情報を検出する時間−デジタル変換器と、
前記整数位相情報と前記小数位相情報とを加算する加算器と、
前記加算器の出力信号により、前記デジタル信号を生成する微分器と、を有する、信号処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017164543A JP6808594B2 (ja) | 2017-08-29 | 2017-08-29 | アナログ−デジタル変換器及び信号処理装置 |
US15/920,611 US10404269B2 (en) | 2017-08-29 | 2018-03-14 | Analog-to-digital converter and signal processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017164543A JP6808594B2 (ja) | 2017-08-29 | 2017-08-29 | アナログ−デジタル変換器及び信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019047149A JP2019047149A (ja) | 2019-03-22 |
JP6808594B2 true JP6808594B2 (ja) | 2021-01-06 |
Family
ID=61683697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017164543A Active JP6808594B2 (ja) | 2017-08-29 | 2017-08-29 | アナログ−デジタル変換器及び信号処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10404269B2 (ja) |
JP (1) | JP6808594B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102020106766B3 (de) | 2020-03-12 | 2021-08-12 | Infineon Technologies Ag | Vorrichtungen und Verfahren zur Analog-Digital-Wandlung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3678500A (en) * | 1970-08-04 | 1972-07-18 | Gen Electric | Analog digital converter |
JPH01157128A (ja) * | 1987-12-14 | 1989-06-20 | Nippon Telegr & Teleph Corp <Ntt> | オーバーサンプリングa/d変換器 |
US6388248B1 (en) * | 2000-07-06 | 2002-05-14 | Eaton Corporation | Control voltage isolation system for electrical rotating apparatus utilizing fiber optics and associated method |
JP4561921B2 (ja) * | 2008-04-04 | 2010-10-13 | 株式会社デンソー | 電圧検出装置、及び電池の状態制御装置 |
US8760333B2 (en) * | 2009-08-28 | 2014-06-24 | Frank Op 'T Eynde | Voltage controlled oscillator (VCO) based analog-digital converter |
JP2012244199A (ja) | 2011-05-14 | 2012-12-10 | Handotai Rikougaku Kenkyu Center:Kk | オペアンプレス・キャパシタレスad変換器およびtd変換器 |
JP5788292B2 (ja) * | 2011-10-28 | 2015-09-30 | ルネサスエレクトロニクス株式会社 | デルタシグマ変調器および半導体装置 |
EP2592756B1 (en) * | 2011-11-14 | 2014-05-07 | Telefonaktiebolaget L M Ericsson AB (Publ) | Analog-to-digital converter |
-
2017
- 2017-08-29 JP JP2017164543A patent/JP6808594B2/ja active Active
-
2018
- 2018-03-14 US US15/920,611 patent/US10404269B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019047149A (ja) | 2019-03-22 |
US10404269B2 (en) | 2019-09-03 |
US20190068216A1 (en) | 2019-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7916063B1 (en) | Charge-sharing digital to analog converter and successive approximation analog to digital converter | |
US10855294B2 (en) | High linearity phase interpolator | |
US9385649B2 (en) | RC oscillator based on delay-free comparator | |
JP4340296B2 (ja) | A/d変換器 | |
US6977601B1 (en) | Low power current input delta-sigma ADC using injection FET reference | |
JP5487546B2 (ja) | 角速度センサ | |
US20080238743A1 (en) | Dither circuit and analog digital converter having dither circuit | |
KR20080071495A (ko) | 정전류원, 램프 전압 발생 회로, a/d 변환기 | |
JP2011061597A (ja) | 逐次比較型ad変換器及び逐次比較型ad変換器の動作クロック調整方法 | |
US7068206B2 (en) | Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwidth | |
KR101645571B1 (ko) | 비동기 레퍼런스 생성회로를 사용하는 슬로프 아날로그 디지털 변환기를 이용한 시그마-델타 줌 아날로그 디지털 변환 장치 | |
CN111130341B (zh) | 一种基于mems电容的数字闭环控制电荷泵 | |
JP5369525B2 (ja) | Pll回路およびそれを用いた角速度センサ | |
TW202220386A (zh) | 鎖相環電路及其操作方法以及子範圍控制電路 | |
Van Rethy et al. | An energy-efficient capacitance-controlled oscillator-based sensor interface for MEMS sensors | |
JPH04233332A (ja) | アナログ‐ディジタル変換器 | |
JP6808594B2 (ja) | アナログ−デジタル変換器及び信号処理装置 | |
JP2011139394A (ja) | シグマデルタ変調器 | |
KR102622304B1 (ko) | 클록 발생기 및 이를 포함하는 이미지 센서 | |
JP2014207569A (ja) | ランプ波生成回路 | |
WO2019201923A1 (en) | Light-to-digital converter arrangement and method for light-to-digital conversion | |
US7965124B1 (en) | Switched-capacitor circuit relating to summing and integration algorithms | |
CN108352842B (zh) | 传感器装置 | |
US7911256B2 (en) | Dual integrator circuit for analog front end (AFE) | |
JP2009118362A (ja) | A−d変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201209 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6808594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |