JP6799429B2

JP6799429B2 - 回路基板に表面実装される電子部品

Info

Publication number: JP6799429B2
Application number: JP2016194284A
Authority: JP
Inventors: 貴之関口; 剛士荻野; 隆夫渋谷
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2016-09-30
Filing date: 2016-09-30
Publication date: 2020-12-16
Anticipated expiration: 2036-09-30
Also published as: US10658098B2; US10090089B2; US10418162B2; TWI654915B; TWI743452B; US20180374621A1; US20200402691A1; TW201922074A; US20180096769A1; CN107887109A; US20190348204A1; US10804016B2; US11837400B2; CN107887109B; US20200234862A1; TW201815246A; JP2018056504A

Description

本開示は、回路基板に表面実装される電子部品に関する。より具体的には、本開示は、回路基板にはんだ接続される電子部品に関する。

回路基板に表面実装される電子部品は、一般に、絶縁性の基体と、当該基体の内部に埋め込まれた回路素子（インダクタ、コンデンサ等）と、この回路素子と電気的に接続された外部電極とを備える。電子部品は、多くの場合、はんだにより回路基板に接合される。電子部品を回路基板にはんだ付けするためには、当該電子部品と当該回路基板との間にはんだを充填するための空隙（本明細書において「スタンドオフ」と呼ばれることがある。）が必要とされる。

従来の電子部品は、その基体の実装面と外部電極とが面一となるように構成されることがある。特に、フォトリソグラフィ法を用いて作製される電子部品は、その製法上、基体の実装面と外部電極とが面一となるように構成される。フォトリソグラフィ法を用いて作製される従来の電子部品が特開２００６−３２４４８９号公報に開示されている。同公報の図１に示されている電子部品は、絶縁性樹脂１０４と外部電極１００とが面一となるように構成されている。

特開２００６−３２４４８９号公報

基体の実装面と外部電極とが平坦に構成されると、電子部品と回路基板との間にはんだを充填するための空隙（スタンドオフ）を確保することができない。また、基体の実装面と外部電極とが平坦に構成されると、コンタクトプローブを用いた検査時に、当該外部電極に形成されている酸化皮膜が除去されにくくなってしまい、その結果、コンタクトプローブの接触抵抗値が高くなって検査を正しく行うことができないという問題がある。

そこで、本開示は、はんだを充填するためのスタンドオフが確保された電子部品を提供することを目的の一つとする。また、本開示は、コンタクトプローブを用いた検査時に、電子部品の外部電極に形成されている酸化皮膜を除去しやすくすることである。本発明のこれら以外の目的は、明細書全体の記載を通じて明らかにされる。

本発明の一実施形態に係る電子部品は、回路基板に表面実装されるように構成される。当該電子部品は、絶縁性の基体と、前記基体の内部に設けられた内部導体と、前記内部導体と電気的に接続されるように前記基体の前記実装面に設けられた第１の外部電極と、前記内部導体と電気的に接続されるように前記基体の前記実装面に設けられた第２の外部電極と、を備える。本発明の一実施形態において、当該基体は、互いと対向するように位置する一組の主面と、互いと対向するように位置する一組の端面と、互いと対向するように位置する一組の側面と、を有する。これらの一組の主面、一組の端面、及び一組の側面により、当該基体の外面が画定される。当該基体の当該一組の主面のうち、実装時に回路基板と対向する面は、本明細書において当該基体の「実装面」と呼ばれることがある。また、当該一組の主面を互いと区別する必要があるときには、その一方を実装面と呼び、実装面以外の面を上面と呼ぶことがある。当該一組の端面は、第１の端面及び第２の端面から成る。当該一組の側面は、第１の側面及び第２の側面から成る。

本発明の一実施形態において、上記第１の外部電極は、前記基体の前記実装面と面一となるように設けられた第１の電極部分と、前記基体の前記第１の端面に設けられた第２の電極部分と、を有するように構成される。本発明の一実施形態において、上記第２の外部電極は、前記基体の前記実装面と面一となるように設けられた第３の電極部分と、前記基体の前記第２の端面に設けられた第４の電極部分と、を有するように構成される。

本発明の一実施形態において、前記第１の外部電極には第１の突起が形成され、前記第２の外部電極には第２の突起が形成される。この第１の突起及び第２の突起により、第１の外部電極及び第２の外部電極並びに基体の実装面と回路基板との間に、はんだを充填するためのスタンドオフを確保することができる。また、コンタクトプローブを用いて当該電子部品の電気特性を検査する時には、第１の突起及び第２の突起の位置において当該コンタクトプローブから電子部品に対して作用する圧力が強くなる。この圧力によって、第１の外部電極及び第２の外部電極に形成された酸化皮膜を押しのけることができるので、コンタクトプローブの接触抵抗値の上昇が抑制され、検査を正しく行うことができるようになる。

本発明の一実施形態において、前記第１の突起は、前記第１の外部電極のうち前記第１の端面側の端部に形成され、また、前記第２の突起は、前記第２の外部電極のうち前記第２の端面側の端部に形成される。これにより、前記基体の実装面と回路基板との間にスタンドオフを大きくとることができる。

本発明の一実施形態において、前記第１の突起及び前記第２の突起はそれぞれ、前記基体の前記実装面からの高さが５μｍ以上となるように形成される。第１の外部電極及び第２の外部電極の表面に薄膜（例えば、Ｎｉめっき層やＳｎめっき層）が形成される場合には、前記第１の突起及び前記第２の突起の高さは、当該薄膜を含まない高さを意味する。例えば、第１の外部電極及び第２の外部電極の表面にＳｎめっき層が形成される場合、前記第１の突起及び前記第２の突起は、前記基体の前記実装面からの高さが当該Ｓｎめっき層を含まなくとも５μｍ以上となるように形成される。本発明の一実施形態において、前記第１の突起及び前記第２の突起はそれぞれ、前記基体の前記実装面からの高さが５０μｍ以下となるように形成される。

本発明の一実施形態において、前記基体は、前記第１の端面と前記第２の端面との間隔が前記第１の側面と前記第２の側面との間隔よりも大きく、且つ、前記第１の側面と前記第２の側面との間隔が前記上面と前記実装面との間隔よりも大きくなるように形成される。これにより、低背の電子部品においても、第１の外部電極の第１の電極部分及び第２の外部電極の第３の電極部分並びに基体の実装面と回路基板との間に、はんだを充填するためのスタンドオフを確保することができる。

本発明の一実施形態において、前記基体は、前記第１の端面と前記第２の端面との間隔が前記第１の側面と前記第２の側面とのよりも大きく、且つ、前記上面と前記実装面との間隔が前記第１の側面と前記第２の側面との間隔よりも大きくなるように形成される。これにより、高背の電子部品においても、第１の外部電極の第１の電極部分及び第２の外部電極の第３の電極部分並びに基体の実装面と回路基板との間に、はんだを充填するためのスタンドオフを確保することができる。

本発明の一実施形態において、前記基体は、絶縁性の樹脂とフィラーとを含む。当該実施形態によれば、前記樹脂よりも低密度のフィラーを用いることにより、当該電子部品を軽量化することができる。

本発明の一実施形態において、前記絶縁性の樹脂は透明樹脂である。当該実施形態によれば、当該樹脂内に設けられた内部導体を視認することができるので、電子部品の実装時にその方向が正しいことを確認することができる。

本発明の一実施形態において、前記第１の外部電極及び前記第２の外部電極の各々の表層にＳｎ層が設けられる。これにより、前記第１の外部電極及び前記第２の外部電極のはんだ濡れ性を向上させることができる。当該Ｓｎ層は、Ｎｉ層を介して前記第１の外部電極及び前記第２の外部電極の各々に設けられ得る。

本明細書の開示によれば、はんだを充填するためのスタンドオフが確保された電子部品を提供することを目的の一つとする。また、本開示は、コンタクトプローブを用いた検査時に、電子部品の外部電極に形成された酸化皮膜を除去しやすくすることである。基体の実装面と外部電極とが面一となるように構成された電子部品において、はんだを充填するためのスタンドオフを確保することができる。

本発明の一実施形態に係る電子部品の概略透視斜視図である。図１の電子部品の概略透視側面図である。図１の電子部品の概略透視上面図である。図１の電子部品の実装面付近を拡大した拡大断面図である。図１の電子部品を実装面側から見た斜視図である。図１の電子部品の上下を反転して示す概略透視側面図である。図１の電子部品を構成する各電極層の概略上面図である。ウェハーをチップ化して図１の電子部品を得るためのチップ化工程を示す模式図である。ウェハーをチップ化して図１の電子部品を得るためのチップ化工程を示す模式図である。ウェハーをチップ化して図１の電子部品を得るためのチップ化工程を示す模式図である。ウェハーをチップ化して図１の電子部品を得るためのチップ化工程を示す模式図である。

以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。

図１は、本発明の一実施形態に係る電子部品の概略透視斜視図、図２はその概略透視側面図、図３はその概略透視上面図である。これらの図には、電子部品の一例として、表面実装用のコイル部品が示されている。このコイル部品は、電子回路において、例えばノイズを除去するために用いられる。このコイル部品は、電源ラインに組み込まれるパワーインダクタであってもよいし、信号ラインにおいて用いられるインダクタであってもよい。また、本発明を適用可能な電子部品はコイル部品に限られない。本発明は、コイル部品以外にも、例えば、コンデンサ部品、抵抗部品、多層配線基板、及びこれら以外の各種電子部品に適用可能である。

電子部品１００は、基体１０と、内部導体２０と、外部電極３０とを備える。本明細書においては、文脈上別に解される場合を除き、電子部品１００の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１の「Ｘ」方向、「Ｙ」方向、及び「Ｚ」方向とする。

基体１０は、第１の主面１０１、第２の主面１０２、第１の端面１０３、第２の端面１０４、第１の側面１０５、及び第２の側面１０６を有する。基体１０は、これらの６つの面によってその外面が画定される。第２の主面１０２は回路基板（不図示）と対向するので、本明細書において「実装面」と呼ばれることがある。

本発明の一実施形態において、基体１０は、概ね直方体形状に形成される。基体１０は、Ｘ軸方向に幅方向、Ｙ軸方向に長さ方向、Ｚ軸方向に高さ方向を有する直方体形状に形成される。基体１０は、例えば、幅寸法（Ｘ方向の寸法）が０．０５〜０．３ｍｍ、長さ寸法（Ｙ方向の寸法）が０．１〜０．６ｍｍ、高さ寸法（Ｚ方向の寸法）が０．０５〜０．５ｍｍとなるように形成される。

本発明の一実施形態において、基体１０は、その長さ寸法が幅寸法よりも大きく、且つ、その幅寸法が高さ寸法よりも大きくなるように形成される。この場合、電子部品１００は低背となる。本発明の一実施形態において、基体１０は、その高さ寸法が長さ寸法よりも大きく、且つ、その長さ寸法が幅寸法よりも大きくなるように形成される。この場合、電子部品１００は高背となる。

基体１０は、絶縁体本体１１と上面層１２とを有する。内部導体２０は、絶縁体本体１１に埋め込まれている。本発明の一実施形態において、上面層１２は、文字や数字（例えば電子部品１００の型番）が印刷される印刷層である。

本発明の一実施形態において、絶縁体本体１１は、多数のフィラー粒子を分散させた樹脂から成る。本発明の他の実施形態において、絶縁体本体１１は、フィラー粒子を含まない樹脂から成る。本発明の一実施形態において、絶縁体本体１１に含まれる樹脂は、絶縁性に優れた熱硬化性の樹脂である。

本発明の一実施形態において、上面層１２は、絶縁体本体１１と同様に、多数のフィラー粒子を分散させた樹脂から成る。上面層１２は、樹脂フィルムで構成されてもよい。

絶縁体本体１０に用いられる熱硬化性樹脂の例としては、ベンゾシクロブテン（ＢＣＢ）、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂（ＰＩ）、ポリフェニレンエーテルオキサイド樹脂（ＰＰＯ）、ビスマレイミドトリアジンシアネートエステル樹脂、フマレート樹脂、ポリブタジエン樹脂、ポリビニルベンジルエーテル樹脂が挙げられる。

絶縁体本体１０の材料として用いられる樹脂材料は、各種の透明樹脂であってもよい。絶縁体本体１０の材料として透明樹脂を用いることにより、内部導体２０を電子部品１００の外部から視認することができる。これにより、電子部品１００の実装時にその方向が正しいことを目視で確認することができる。

本発明の一実施形態において、絶縁体本体１０に用いられるフィラー粒子は、例えば、フェライト材料の粒子、金属磁性粒子、ＳｉＯ₂やＡｌ₂Ｏ₃などの無機材料粒子、又はガラス系粒子である。絶縁体本体１０に用いられるフェライト材料の粒子は、例えば、Ｎｉ−Ｚｎフェライトの粒子又はＮｉ−Ｚｎ−Ｃｕフェライトの粒子である。絶縁体本体１０に用いられる金属磁性粒子は、酸化されていない金属部分において磁性が発現する材料であり、例えば、酸化されていない金属粒子や合金粒子を含む粒子である。本発明に適用可能な金属磁性粒子には、例えば、Ｆｅ、合金系のＦｅ−Ｓｉ−Ｃｒ、Ｆｅ−Ｓｉ−Ａｌ、もしくはＦｅ−Ｎｉ、非晶質のＦｅ―Ｓｉ−Ｃｒ−Ｂ−ＣもしくはＦｅ−Ｓｉ−Ｂ−Ｃｒ、またはこれらの混合材料の粒子が含まれる。これらの粒子から得られる圧粉体も絶縁体本体１０用の金属磁性粒子として用いることができる。さらに、これらの粒子または圧粉体の表面に熱処理して酸化膜を形成したものも絶縁体本体１０用の金属磁性粒子として利用することができる。絶縁体本体１０用の金属磁性粒子は、例えばアトマイズ法で製造される。また、絶縁体本体１０用の金属磁性粒子は、アトマイズ法以外の公知の方法を用いて製造することができる。また、絶縁体本体１０用の金属磁性粒子として市販されている金属磁性粒子を用いることもできる。市販の金属磁性粒子として、例えば、エプソンアトミックス（株）社製ＰＦ−２０Ｆ、日本アトマイズ加工（株）社製ＳＦＲ−ＦｅＳｉＡｌがある。

絶縁体本体１０に用いられるフィラー粒子は、当該絶縁体本体１０に用いられる樹脂よりも低密度の材料から成る粒子としてもよい。これにより、電子部品１００を軽量化することができる。

内部導体２０は、基体１０の内部に設けられる。本発明の一実施形態において、内部導体２０は、複数の柱状導体２１と、複数の連結導体２２とを有し、これら複数の柱状導体２１及び連結導体２２とによりコイル部２０Ｌが構成される。

複数の柱状導体２１は、Ｚ軸方向に平行な軸心を有する略円柱形状に形成される。本発明の一実施形態において、複数の柱状導体２１は、その軸直方向（軸心に垂直な方向）の断面形状が円形、楕円形または長円形となるように構成される。複数の柱状導体２１の軸直方向の断面が楕円形または長円形に形成される場合には、その長軸／短軸の比が３以下となる。複数の柱状導体２１は、概略Ｙ軸方向に互いに離間して配置される２つの導体群で構成される。このうち一方の導体群は、複数の第１の柱状導体２１１を備える。この複数の第１の柱状導体２１１の各々は、隣接する第１の柱状導体２１１とＸ軸方向に所定の間隔をおいて配列される。他方の導体群は、複数の第２の柱状導体２１２を備える。この複数の第２の柱状導体２１２も同様に、隣接する第２の柱状導体２１２とＸ軸方向に所定の間隔をおいて配列される。

第１及び第２の柱状導体２１１，２１２は、それぞれ略同一径及び略同一高さで構成される。図示の例において第１及び第２の柱状導体２１１，２１２は、それぞれ５本ずつ設けられている。後述するように、第１及び第２の柱状導体２１１，２１２は、複数のビア導体をＺ軸方向に積層することで構成される。なお、略同一径とは、抵抗の増加を抑制するためのもので、同一方向で見た寸法のバラツキが例えば１０％以内に収まっていることをいい、略同一高さとは、各層の積み上げ精度を確保するためのもので、高さのバラツキが例えば１０μｍの範囲に収まっていることをいう。

複数の連結導体２２は、ＸＹ平面に平行に形成され、Ｚ軸方向に相互に対向する２つの導体群で構成される。このうち一方の導体群は、複数の第１の連結導体２２１を有し、他方の導体群は、複数の第２の連結導体２２２を有する。図示の実施形態において、第１の連結導体２２１は５つの連結導体で構成され、第２の連結導体２２２は４つの連結導体で構成される。

複数の第１の連結導体２２１の各々は、第１の柱状導体２１１と第２の柱状導体２１２との間に配置される。複数の第１の連結導体２２１の各々は、Ｙ軸方向に沿って延び、隣接する第１の連結導体２２１とＸ軸方向に間隔をおいて配列される。この複数の第２の連結導体２２２の各々は、第１の柱状導体２１１と第２の柱状導体２１２との間に配置される。複数の第２の連結導体２２２の各々は、Ｙ軸方向に対して所定角度傾斜して延び、隣接する第２の連結導体２２２とＸ軸方向に間隔をおいて配列される。

第１の連結導体２２１は、所定の一組の柱状導体２１１，２１２の各々の上端に接続され、第２の連結導体２２２は、所定の一組の柱状導体２１１，２１２の各々の下端に接続される。第１及び第２の柱状導体２１１，２１２と第１及び第２の連結導体２２１，２２２は、Ｘ軸方向のまわりに矩形の螺旋を描くように相互に接続される。これにより、基体１０の内部において、Ｘ軸方向に軸心（コイル軸）を有する開口形状が矩形のコイル部２０Ｌが形成される。

内部導体２０は、引出し部２３と、櫛歯ブロック部２４とをさらに有し、これらを介してコイル部２０Ｌが外部電極３０（３１，３２）へ接続される。

内部導体２０は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ａｇ（銀）等の導電性に優れた金属材料から形成される。

引出し部２３は、第１の引出し部２３１と、第２の引出し部２３２とを有する。第１の引出し部２３１は、コイル部２０Ｌの一端を構成する第１の柱状導体２１１の下端に接続され、第２の引出し部２３２は、コイル部２０Ｌの他端を構成する第２の柱状導体２１２の下端に接続される。第１及び第２の引出し部２３１，２３２は、第２の連結導体２２２と同一のＸＹ平面上に配置されており、Ｙ軸方向に平行に形成される。

櫛歯ブロック部２４は、第１の櫛歯ブロック部２４１及び第２の櫛歯ブロック部２４２を有する。第１の櫛歯ブロック部２４１と第２の櫛歯ブロック部２４２とは、Ｙ軸方向において互いから離間するように配置される。第１の櫛歯ブロック部２４１及び第２の櫛歯ブロック部２４２はそれぞれ複数の歯を有する。第１及び第２の櫛歯ブロック部２４１，２４２は、図１に示すように、その各々の歯の先端が図１における上方へ向くように構成される。基体１０の両端面１０３，１０４及び実装面１０２には、櫛歯ブロック部２４１，２４２の一部が露出している。第１の櫛歯ブロック部２４１の各々の歯はその下端付近又はそれ以外の位置で隣接する歯と電気的に接続されており、同様に、第２の櫛歯ブロック部２４２の各々の歯はその下端付近又はそれ以外の位置で隣接する歯と電気的に接続されている。

第１及び第２の櫛歯ブロック部２４１，２４２各々の所定の歯の間には、第１及び第２の引出し部２３１，２３２がそれぞれ接続される（図３参照）。

第１及び第２の櫛歯ブロック部２４１，２４２各々の底部には、外部電極３０の下地層を構成する導体層３０１，３０２がそれぞれ設けられる（図２参照）。導体層３０１，３０２は、例えば、Ｃｕ（銅）、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ａｇ（銀）等の金属材料から形成される。

導体層３０１及び導体層３０２はいずれも平板状に形成される。導体層３０１の第１の端面１０３側の端部には突出部３０１ａが形成され、導体層３０２の第２の端面１０４側の端部には突出部３０２ａが形成される。この突出部３０１ａ及び突出部３０２ａは、後述するように、電子部品をウェハーから個片化する過程でダイシングソーのブレードによって形成されてもよい。本発明の一実施形態において、突出部３０１ａは、電子部品１００の内側に向かって（すなわち、突出部３０２ａに向かって）湾曲するように形成される。同様に、突出部３０２ａは、電子部品１００の内側に向かって（すなわち、突出部３０１ａに向かって）湾曲するように形成される。

この導体層３０１及び導体層３０２の表面には、外部電極３０が形成される。外部電極３０は、表面実装用の外部端子である。外部電極３０は、第１の外部電極３１と第２の外部電極３２とを有する。第１の外部電極３１と第２の外部電極３２とは、Ｙ軸方向において互いから離間するように配置されている。第１の外部電極３１及び第２の外部電極３２は、基体１０の実装面１０２に形成される。第１の外部電極３１は、基体１０の実装面１０２に加えて端面１０３にも形成されてもよい。また、第２の外部電極３２は、基体１０の実装面１０２に加えて端面１０４にも形成されてもよい。

本発明の一実施形態において、第１及び第２の外部電極３１，３２は、図２に示すように、絶縁体層１０の実装１０２のＹ軸方向両端部を被覆する第１の電極部分３０Ａと、絶縁体層１０の両端面１０３，１０４を所定の高さにわたって被覆する第２の電極部分３０Ｂとを有する。第１の電極部分３０Ａは、導体層３０１，３０２を介して第１及び第２の櫛歯ブロック部２４１，２４２の底部に電気的に接続される。第２の電極部分３０Ｂは、第１及び第２の櫛歯ブロック部２４１，２４２の側部を被覆するように絶縁体層１０の端面１０３，１０４に形成される。第１及び第２の櫛歯ブロック部２４１，２４２の側部が第１の端面１０３及び第２の端面１０４から露出している場合には、第２の電極部分３０Ｂは、第１及び第２の櫛歯ブロック部２４１，２４２の側部とも電気的に接続される。

本発明の一実施形態において、第１の外部電極３１の第１の端面１０３側の端部には突起３０５が形成され、第２の外部電極３２の第２の端面１０４側の端部には突起３０６が形成される。本発明の一実施形態において、突起３０５は、Ｙ方向において、導体層３０１の突出部３０１ａに対応する位置に形成される。また、突起３０６は、Ｙ方向において、導体層３０２の突出部３０２ａに対応する位置に形成される。

本発明の一実施形態において、第１の外部電極３１及び第２の外部電極３２は、２層のめっき層で構成される。この２層のめっき層は、例えば、導体層３０１、導体層３０２、及び絶縁体層１０の両端面１０３，１０４を所定の高さにわたって被覆する第１のめっき層と、この第１のめっき層を覆うように形成される第２のめっき層と、を有する。第１のめっき層は、導体層３０１及び導体層３０２を保護するために、導体層３０１及び導体層３０２の下面全体を覆うように形成される。本発明の一実施形態において、第１のめっき層は、ニッケル（Ｎｉ）を含むニッケルめっき層である。本発明の一実施形態において、第２のめっき層は、スズ（Ｓｎ）を含むスズめっき層である。

本発明の一実施形態において、第１の外部電極３１及び第２の外部電極３２は、導電性材料のペーストから形成される。この導電性ペーストは、例えば、Ａｇペーストである。

図４及び図５を参照して、本発明の一実施形態による電子部品１００の第１の外部電極３１及び第２の外部電極３２についてさらに説明する。図４は、電子部品１００の実装面付近を拡大して示す拡大断面図であり、図５は、電子部品１００を実装面側から見た斜視図である。

図示のように、第１の外部電極３１及び第２の外部電極３２の第１の電極部分３０Ａは、平坦な平坦面３０Ａ１と、この平坦面３０Ａ１の端面１０３側の端部に連結され、湾曲した面からなる湾曲面３０Ａ２とを有する。本発明の一実施形態において、第１の外部電極３１及び第２の外部電極３２の平坦面３０Ａ１は、絶縁体本体１１の底面１０２と面一になるように形成される。第１の外部電極３１の湾曲面３０Ａ２によって突起３０５の外面が画定され、第２の外部電極３２の湾曲面３０Ａ２によって突起３０６の外面が画定される。

本発明の一実施形態において、突起３０５は、導体層３０１の下面からの高さＨ２（すなわち、電子部品１００の実装面１０２からの高さ）が５μｍ以上５０μｍ以下、６μｍ以上３０μｍ以下、又は７μｍ以上１５μｍ以下となるように形成される。このような突起３０５の高さを実現するため、導体層３０１の突出部３０１ａは、導体層３０１の下面からの高さＨ１が１μｍ以上４５μｍ以下、２μｍ以上２５μｍ以下、又は３μｍ以上１０μｍ以下となるように形成される。

本発明の一実施形態において、突起３０５は、その電子部品１００の長さ方向（Ｙ方向）の寸法Ｌ２が、電子部品１００の長さ方向の寸法Ｌ１の１／１００〜１／１０となるように形成される。

突起３０６は、突起３０５と同等の寸法を有するように形成される。

このように、外部電極３１の表面に突起３０５を形成し外部電極３２の表面に突起３０６を形成することにより、電子部品１００の実装１０２と実装基板２００との間には、スタンドオフＳが形成される。このスタンドオフＳは、電子部品１００の実装面１０２、実装基板２００の表面、及び第１の外部電極３１・第２の外部電極３２の平坦面３０Ａ１・湾曲面３０Ａ２によって画定される。電子部品１００が実装基板２００に半田付けされる際には、このスタンドオフＳにはんだが充填される。

また、コンタクトプローブ（不図示）を用いて当該電子部品の電気特性を検査する時には、突起３０５及び突起３０６の位置において当該コンタクトプローブから電子部品１００に対して作用する圧力が強くなる。この圧力によって、第１の外部電極３１及び第２の外部電極３２に形成された酸化皮膜を押しのけることができるので、コンタクトプローブの接触抵抗値の上昇が抑制され、検査を正しく行うことができるようになる。

次に、図６及び図７を参照して、電子部品１００の積層構造について説明する。図６は、電子部品１００の上下を反転して示す概略透視側面図であり、図７Ａ〜図７Ｆはそれぞれ、図６におけるフィルム層Ｌ１及び電極層Ｌ２〜Ｌ６の概略上面図である。ただし、図６及び図７においては、外部電極３０は省略されている。

電子部品１００は、図６に示すように、フィルム層Ｌ１と、複数の電極層Ｌ２〜Ｌ６の積層体で構成される。電極層Ｌ２〜Ｌ６は、接合面Ｓ１〜Ｓ４（図６）を介して高さ方向に積層されている。フィルム層Ｌ１及び電極層Ｌ２〜Ｌ６は、当該各層を構成する基体１０及び内部導体２０の要素を含む。このフィルム層Ｌ１と複数の電極層Ｌ２〜Ｌ６とを積層して成る積層体は、ビルドアップ工法により製造される。本実施形態では、上面１０１から実装面１０２に向けてフィルム層Ｌ１及び電極層Ｌ１〜Ｌ６をＺ軸方向に順次積層することで作製される。これとは逆に、フィルム層Ｌ１及び電極層Ｌ１〜Ｌ６は、実装面１０２から上面１０１に向けて順次積層されてもよい。また、層の数は特に限定されず、ここでは６層として説明する。フィルム層Ｌ１及び電極層Ｌ１〜Ｌ６が積層された積層体は、素子単位（部品単位）ではなく、多数の素子（部品）を含むウェハー単位で作成される。図６には、ウェハー単位で作成される積層体のうち、一つの素子に対応する部分のみが示されている。

フィルム層Ｌ１は、基体１０の上面１０１を形成する上面層１２で構成される（図６Ａ）。電極層Ｌ２は、基体１０（絶縁体本体１１）の一部を構成する絶縁層１１０（１１２）と、第１の連結導体２２１とを含む（図６Ｂ）。電極層Ｌ３は、絶縁層１１０（１１３）と、柱状導体２１１，２１２の一部を構成するビア導体Ｖ１とを含む（図６Ｃ）。電極層Ｌ４は、絶縁層１１０（１１４）、ビア導体Ｖ１のほか、櫛歯ブロック部２４１，２４２の一部を構成するビア導体Ｖ２を含む（図６Ｄ）。電極層Ｌ５は、絶縁層１１０（１１５）、ビア導体Ｖ１，Ｖ２のほか、引出し部２３１，２３２や第２の連結導体２２２を含む（図６Ｅ）。そして、電極層Ｌ６は、絶縁層１１０（１１６）と、ビア導体Ｖ２とを含む（図６Ｆ）。

続いて図８Ａ〜図８Ｄを参照して、電子部品１００の製造工程について説明する。まず、図８Ａに示すように、例えば上述したビルドアップ工法を用いて、図６に示した積層構造を有するウェハーＷを作成する。

次に、このウェハーＷを単位部品の大きさにカットする。ウェハーＷのカットは、例えば、ダイシングソーのブレードＤＢを用いて行われる。ウェハーＷの電極層Ｌ２〜Ｌ６の各々は、特定の単位部品の導体層３０１と、当該特定の単位部品と長さ方向において隣接する他の単位部品の導体層３０２との間隔Ｗ２が、ダイシングソーのブレードＤＢの幅Ｗ１よりも若干狭くなるように構成されている。本発明の一実施形態においては、この間隔Ｗ２は、Ｗ１に比べて０．１％〜１０％ほど大きい。本発明の一実施形態においては、Ｗ２は、Ｗ１に比べて０．５％、１．０％、１．５％、２．０％、２．５％、３．０％、３．５％、４．０％、４．５％、５．０％、５．５％、６．０％、６．５％、７．０％、７．５％、８．０％、８．５％、９．０％、９．５％、１０．０％、２０．０％、又は３０．０％だけ大きい。

ブレードＤＢは、紙面の手前から奥に向かって、または、紙面の奥から手前に向かって、ウェハーＷに形成された特定の単位部品の導体層３０１と当該特定の単位部品と長さ方向に隣接する他の単位部品の導体層３０２との間に侵入する。これにより、ウェハーＷは、図８Ｂに示すように、素子単位に個片化（チップ化）される。

ウェハーＷは幅Ｗ１のブレードＤＢを用いて個片化されるので、ウェハーＷの切断時にブレードＤＢが導体層３０１及び導体層３０２の側面に接触する。これにより、図８Ｂに示すように、個片化された積層体１００Ａにおいては、導体層３０１及び導体層３０２の端部の各々にバリ４０１ａ及びバリ４０２ａが形成される。

次に、このバリ４０１ａ及びバリ４０２ａを積層体１００Ａの内側に向かって湾曲させて、突出部３０１ａ及び突出部３０２ａを形成する。このようにして形成された突出部３０１ａ及び突出部３０２ａは、図８Ｃに示すように、互いに近づく方向に湾曲している。バリ４０１ａ及びバリ４０２ａを湾曲させる工程は、例えば、バレル加工により行われる。

次に、図８Ｄに示すように、突出部３０１ａが形成された導体層３０１及び突出部３０２ａが形成された導体層３０２に、外部電極３１及び外部電極３２がそれぞれ形成される。外部電極３１及び外部電極３２は、例えば、Ｎｉめっき層とＳｎめっき層から成る２層のめっき層である。これにより、外部電極３１の突出部３０１ａに相当する位置には突起３０５が形成され、外部電極３２の突出部３０２ａに相当する位置には突起３０６が形成される。本発明の一実施形態において、導体層３０１と突出部３０１ａおよび、導体層３０２と突出部３０２ａは同一の材料で連続的に形成される。

このように、多数の電子部品（外部電極３１、３２を除く）が形成されたウェハーを個片化し、この個片化された積層体に外部電極３１、３２を形成することにより電子部品１００が得られる。

本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれうる任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。

１０基体
１１絶縁体本体
１２上面層
３０外部電極
３０１、３０２導体層
３０１ａ、３０２ａ突出部
３０５、３０６突起
１００電子部品
２００回路基板

Claims

回路基板に表面実装される電子部品であって、
実装時に前記回路基板と対向する実装面と、互いに対向するように配置され前記実装面によって連結された第１の端面及び第２の端面と、を有する絶縁性の基体と、
前記基体の内部に設けられた内部導体と、
前記内部導体と電気的に接続されるように前記基体の前記実装面に設けられた第１の外部電極と、
前記内部導体と電気的に接続されるように前記基体の前記実装面に設けられた第２の外部電極と、
を備え、
前記第１の外部電極には第１の突起が形成され、前記第２の外部電極には第２の突起が形成されており、
前記第１の外部電極は、前記基体の前記実装面と面一となるように設けられた第１の電極部分と、前記基体の前記第１の端面に設けられた第２の電極部分と、を有し、
前記第２の外部電極は、前記基体の前記実装面と面一となるように設けられた第３の電極部分と、前記基体の前記第２の端面に設けられた第４の電極部分と、を有し、
前記第１の突起は、第１の外部電極の前記第１の電極部分に形成され、前記第２の突起は、前記第２の外部電極の前記第３の電極部分に形成されている、
電子部品。
前記第１の突起は、前記第１の外部電極のうち前記第１の端面側の端部に形成されており、前記第２の突起は、前記第２の外部電極のうち前記第２の端面側の端部に形成されている、請求項１に記載の電子部品。
前記第１の突起及び前記第２の突起はそれぞれ、前記基体の前記実装面からの高さが５μｍ以上となるように形成される、請求項１または請求項２に記載の電子部品。
前記第１の突起及び前記第２の突起はそれぞれ、前記基体の前記実装面からの高さが５０μｍ以下となるように形成される、請求項１ないし請求項３のいずれか１項に記載の電子部品。
前記基体は、前記実装面と対向するように配置され前記第１の端面及び前記第２の端面によって前記実装面と連結される上面と、互いと対向するように配置され前記実装面によって連結された第１の側面及び第２の側面とを有し、
前記基体は、前記第１の端面と前記第２の端面との間隔が前記第１の側面と前記第２の側面との間隔よりも大きく、且つ、前記第１の側面と前記第２の側面との間隔が前記上面と前記実装面との間隔よりも大きくなるように形成された、請求項１ないし請求項４のいずれか１項に記載の電子部品。
前記基体は、前記実装面と対向するように配置され前記第１の端面及び前記第２の端面によって前記実装面と連結される上面と、互いと対向するように配置され前記実装面によって連結された第１の側面及び第２の側面とを有し、
前記基体は、間隔前記第１の端面と前記第２の端面との間隔が前記第１の側面と前記第２の側面との間隔よりも大きく、且つ、前記上面と前記実装面との間隔が前記第１の側面と前記第２の側面との間隔よりも大きくなるように形成された、請求項１ないし請求項４のいずれか１項に記載の電子部品。
前記基体は、絶縁性の樹脂とフィラーとを含む、請求項１ないし請求項６のいずれか１項に記載の電子部品。
前記絶縁性の樹脂は透明樹脂である、請求項７に記載の電子部品。
前記第１の外部電極及び前記第２の外部電極の各々の表層にＳｎ層が設けられている、請求項１ないし請求項８のいずれか１項に記載の電子部品。
前記Ｓｎ層は、Ｎｉ層を介して前記第１の外部電極及び前記第２の外部電極の各々に設けられている、請求項９に記載の電子部品。
前記第１の突起は、前記第２の突起に向かって湾曲している、請求項２に記載の電子部品。
前記第２の突起は、前記第１の突起に向かって湾曲している、請求項１１に記載の電子部品。