JP6798834B2 - Inspection equipment, inspection system, inspection method, and inspection program - Google Patents
Inspection equipment, inspection system, inspection method, and inspection program Download PDFInfo
- Publication number
- JP6798834B2 JP6798834B2 JP2016176699A JP2016176699A JP6798834B2 JP 6798834 B2 JP6798834 B2 JP 6798834B2 JP 2016176699 A JP2016176699 A JP 2016176699A JP 2016176699 A JP2016176699 A JP 2016176699A JP 6798834 B2 JP6798834 B2 JP 6798834B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- voltage
- inspection
- signal
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、2値信号を表す電圧を検査する技術に関する。 The present invention relates to a technique for inspecting a voltage representing a binary signal.
検査対象基板上に実装されたデバイス間のインタフェース(デバイス間インタフェース)における電圧の検査では、検査対象基板上の接点に、手作業でテスターやオシロスコープ等の端子を接触させること(プロービング)により検査が行われることが多い。尚、接点は、デバイスに接続された、端子、コネクタ、導体パターン、ビアホール(スルーホール)、リード等である。又、プロービングによる検査では、検査対象基板の表面及び裏面の両方にテスター等の端子を接触させることが多い。そのため、そのような検査には、検査対象基板を固定すると共に電源を供給する冶具が必要であることが多い。 In the voltage inspection at the interface between devices mounted on the board to be inspected (device-to-device interface), the inspection is performed by manually contacting the terminals on the board to be inspected with terminals such as a tester or oscilloscope (probing). Often done. The contacts are terminals, connectors, conductor patterns, via holes (through holes), leads, etc. connected to the device. Further, in the inspection by probing, terminals such as a tester are often brought into contact with both the front surface and the back surface of the substrate to be inspected. Therefore, such an inspection often requires a jig that fixes the substrate to be inspected and supplies power.
デバイスにおける多ピン化の進展に伴い、プロービングに要する時間が増大してきた。プロービングに要する時間を短縮するために、プロービングを自動化することが考えられる。しかしながら、プロービングの自動化は、設備(装置、ソフトウェア、検査対象基板の種類毎に必要な設定情報等)に多大なコストを必要とする。又、プロービングを自動化したとしても、プロービングは機械的な移動を伴って逐次行われるため、時間の短縮には限界がある。 With the progress of increasing the number of pins in devices, the time required for probing has increased. In order to reduce the time required for probing, it is conceivable to automate probing. However, automation of probing requires a great deal of cost for equipment (device, software, setting information required for each type of substrate to be inspected, etc.). Further, even if the probing is automated, there is a limit in shortening the time because the probing is performed sequentially with mechanical movement.
そこで、検査のために検査用基板が用いられることがある。検査対象基板上の複数の接点に、それぞれが同時に接触する電極を有する検査用基板を用いることにより、プロービングを行うことなく、デバイス間インタフェースにおける電圧の検査を行うことができる。このような検査用基板を用いれば、テスター等の端子を移動させる必要がないため、検査に要する時間が短縮される。特に、検査対象基板上の接点に接触させる検査用基板上の端子の配置を規格化することにより、1つの検査用基板を用いて複数種類の検査対象基板における電圧の検査を行うことができる。 Therefore, an inspection substrate may be used for inspection. By using an inspection substrate having electrodes that are in contact with each of a plurality of contacts on the inspection target substrate at the same time, it is possible to inspect the voltage at the inter-device interface without probing. If such an inspection board is used, it is not necessary to move terminals such as a tester, so that the time required for inspection is shortened. In particular, by standardizing the arrangement of terminals on the inspection board that come into contact with the contacts on the inspection board, it is possible to inspect the voltage on a plurality of types of inspection boards using one inspection board.
検査用基板を用いた電圧検査技術の一例が、特許文献1に開示されている。特許文献1のテスト装置は、測定部と、判定部とを含む。測定部は、被測定装置が装着された装着テストボードを介して被測定装置に電流を印加し、被測定装置の所定部位の電圧を測定する。判定部は、測定部による測定結果を取得し、測定結果を規格値と比較することにより、被測定装置の合否を判定する。判定部は、合否の判定に際して、測定結果に影響を与える、装着テストボードに固有な固有抵抗値を取得し、測定結果における固有抵抗値の影響を除去する。
An example of a voltage inspection technique using an inspection substrate is disclosed in
上記構成の結果、特許文献1のテスト装置は、被測定装置が装着テストボードに装着されて行われる電圧テストにおいて、装着テストボードが有する固有抵抗値のばらつきに影響されること無く、正確に合否判定を行うことができる。
As a result of the above configuration, the test device of
通常、電圧検査では、規格値は所定の範囲として与えられる。そして、測定値が所定の範囲内に収まれば合格と判定され、測定値が所定の範囲内に収まらなければ不合格と判定される。ところが、電圧検査において測定値が所定の範囲内に収まったとしても、被測定装置の動作環境の変化や被測定装置の特性の経時変化等に起因して、電圧検査後に測定値が所定の範囲内に収まらなくなる可能性がある。そこで、電圧検査後に測定値が所定の範囲内に収まらなくなることを防止するために、動作マージンが付与された電圧検査を行うことが望ましい。しかしながら、特許文献1のテスト装置では、電圧テストにおける動作マージンが考慮されていない。従って、特許文献1のテスト装置には、動作マージンを付与した上で電圧テストを行うことができないという問題がある。
Usually, in voltage inspection, a standard value is given as a predetermined range. Then, if the measured value falls within the predetermined range, it is determined to pass, and if the measured value does not fall within the predetermined range, it is determined to fail. However, even if the measured value falls within the predetermined range in the voltage inspection, the measured value remains within the predetermined range after the voltage inspection due to changes in the operating environment of the device under test and changes in the characteristics of the device under test over time. It may not fit inside. Therefore, in order to prevent the measured value from falling within a predetermined range after the voltage inspection, it is desirable to perform the voltage inspection with an operation margin. However, in the test apparatus of
本発明は、上記の課題に鑑みてなされたもので、2値信号の電圧検査において、動作マージンが付与された検査を行うことを主たる目的とする。 The present invention has been made in view of the above problems, and a main object of the present invention is to perform an inspection with an operation margin in a voltage inspection of a binary signal.
本発明の一態様において、検査装置は、高値側の値又は低値側の値の何れかをとる2値信号を表す被検査信号の電圧を降圧した第1の電圧を出力する降圧回路と、被検査信号の電圧を昇圧した第2の電圧を出力する昇圧回路と、被検査信号が高値側の値又は低値側の値のいずれを表すかを示す期待値が高値側の値を示す場合に、被検査信号を降圧回路へ入力させ、降圧回路から出力された第1の電圧が所定の下限値以上であるか否かの検査を実行し、期待値が低値側の値を示す場合に、被検査信号を昇圧回路へ入力させ、昇圧回路から出力された第2の電圧が所定の上限値以下であるか否かの検査を行う検査手段とを備える。 In one aspect of the present invention, the inspection device includes a step-down circuit that outputs a first voltage obtained by stepping down the voltage of the signal to be inspected, which represents a binary signal having either a high value side value or a low value side value. When a booster circuit that outputs a second voltage that boosts the voltage of the signal to be inspected and an expected value that indicates whether the signal to be inspected represents a high value side value or a low value side value indicates a high value side value. When the signal to be inspected is input to the step-down circuit, an inspection is performed to see if the first voltage output from the step-down circuit is equal to or higher than a predetermined lower limit value, and the expected value indicates a value on the low value side. It also includes an inspection means for inputting a signal to be inspected to the booster circuit and inspecting whether or not the second voltage output from the booster circuit is equal to or less than a predetermined upper limit value.
本発明の一態様において、検査システムは、高値側の値又は低値側の値の何れかをとる2値信号を表す被検査信号の電圧を降圧した第1の電圧を出力する降圧回路と、被検査信号の電圧を昇圧した第2の電圧を出力する昇圧回路と、被検査信号が高値側の値又は低値側の値のいずれを表すかを示す期待値が高値側の値を示す場合に、被検査信号を降圧回路へ入力させ、降圧回路から出力された第1の電圧が所定の下限値以上であるか否かの検査を実行し、期待値が低値側の値を示す場合に、被検査信号を昇圧回路へ入力させ、昇圧回路から出力された第2の電圧が所定の上限値以下であるか否かの検査を行う検査手段とを含む検査装置と、検査装置を制御し、検査装置による検査の結果を収集するコンピュータとを備える。 In one aspect of the present invention, the inspection system comprises a step-down circuit that outputs a first voltage obtained by stepping down the voltage of the signal under test representing a binary signal having either a high value side value or a low value side value. When a booster circuit that outputs a second voltage that boosts the voltage of the signal to be inspected and an expected value that indicates whether the signal to be inspected represents a high value side value or a low value side value indicates a high value side value. When the signal to be inspected is input to the step-down circuit, an inspection is performed to see if the first voltage output from the step-down circuit is equal to or higher than a predetermined lower limit value, and the expected value indicates a value on the low value side. Controls an inspection device including an inspection means for inputting a signal to be inspected to the booster circuit and inspecting whether or not the second voltage output from the booster circuit is equal to or lower than a predetermined upper limit value, and an inspection device. It is equipped with a computer that collects the results of inspection by the inspection device.
本発明の一態様において、検査方法は、高値側の値又は低値側の値の何れかをとる2値信号を表す被検査信号の電圧を降圧した第1の電圧を出力する降圧回路と、被検査信号の電圧を昇圧した第2の電圧を出力する昇圧回路とを備えた検査装置において、被検査信号が高値側の値又は低値側の値のいずれを表すかを示す期待値が高値側の値を示す場合に、被検査信号を降圧回路へ入力させ、降圧回路から出力された第1の電圧が所定の下限値以上であるか否かの検査を実行し、期待値が低値側の値を示す場合に、被検査信号を昇圧回路へ入力させ、昇圧回路から出力された第2の電圧が所定の上限値以下であるか否かの検査を行う。 In one aspect of the present invention, the inspection method includes a step-down circuit that outputs a first voltage obtained by stepping down the voltage of the signal to be inspected representing a binary signal having either a high value side value or a low value side value. In an inspection device equipped with a booster circuit that boosts the voltage of the signal to be inspected and outputs a second voltage, the expected value indicating whether the signal to be inspected represents a high value side value or a low value side value is a high value. When the value on the side is shown, the signal to be inspected is input to the step-down circuit, the first voltage output from the step-down circuit is inspected to see if it is equal to or higher than a predetermined lower limit, and the expected value is low. When indicating the value on the side, the signal to be inspected is input to the booster circuit, and the inspection is performed to see if the second voltage output from the booster circuit is equal to or less than a predetermined upper limit value.
本発明の一態様において、検査プログラム又は、係る検査プログラムが格納された記録媒体は、高値側の値又は低値側の値の何れかをとる2値信号を表す被検査信号の電圧を降圧した第1の電圧を出力する降圧回路と、被検査信号の電圧を昇圧した第2の電圧を出力する昇圧回路とを備えた検査装置において、被検査信号が高値側の値又は低値側の値のいずれを表すかを示す期待値が高値側の値を示す場合に、被検査信号を降圧回路へ入力させ、降圧回路から出力された第1の電圧が所定の下限値以上であるか否かの検査を実行し、期待値が低値側の値を示す場合に、被検査信号を昇圧回路へ入力させ、昇圧回路から出力された第2の電圧が所定の上限値以下であるか否かの検査を行う検査処理とをコンピュータに実行させる。 In one aspect of the present invention, the inspection program or the recording medium in which the inspection program is stored has stepped down the voltage of the signal to be inspected, which represents a binary signal having either a high value side value or a low value side value. In an inspection device including a step-down circuit that outputs a first voltage and a booster circuit that outputs a second voltage that boosts the voltage of the signal to be inspected, the value to be inspected is a high value side value or a low value side value. When the expected value indicating which of the above indicates the value on the high value side, whether or not the first voltage output from the step-down circuit is equal to or higher than the predetermined lower limit value by inputting the signal to be inspected to the step-down circuit. When the expected value shows a value on the low value side, the signal to be inspected is input to the booster circuit, and whether or not the second voltage output from the booster circuit is equal to or less than the predetermined upper limit value. Let the computer perform the inspection process that performs the inspection.
本発明によれば、2値信号の電圧検査において、動作マージンが付与された検査を行うことができるという効果がある。 According to the present invention, in the voltage inspection of a binary signal, there is an effect that an inspection with an operation margin can be performed.
以下、本発明の実施形態について、図面を参照して詳細に説明する。尚、すべての図面において、同等な構成要素には同じ符号を付し、適宜説明を省略する。
(第1の実施形態)
本実施形態における構成について説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings, the same components are designated by the same reference numerals, and the description thereof will be omitted as appropriate.
(First Embodiment)
The configuration in this embodiment will be described.
図1は、本発明の第1の実施形態における検査システムの構成の一例を示すブロック図である。 FIG. 1 is a block diagram showing an example of the configuration of the inspection system according to the first embodiment of the present invention.
検査システム100は、検査対象基板110と、検査装置140とを含む。検査対象基板110は、電圧を検査する対象の回路基板である。検査装置140は、検査対象基板110における電圧を検査する。検査システム100は、PC(Personal Computer)150を更に含んでもよい。
The
検査対象基板110は、デバイス120とデバイス130とを含む。デバイス120とデバイス130とは、デバイス間インタフェース160を介して接続される。デバイス間インタフェース160は、電圧が検査される1つ以上の接点(端子、コネクタ、導体パターン、ビアホール、リード等)を含む。デバイス間インタフェース160の接点における信号(以下、「被検査信号」と称す)は、高値側の値(以下、「HIGH」で表す)又は低値側の値(以下、「LOW」で表す)の何れかの値を電圧で表す2値信号である。
The
検査装置140は、デバイス間インタフェース160の接点において、検査用に分岐された被検査信号を入力し、被検査信号の電圧を検査する。
The
PC150は、情報処理装置である。PC150は、検査装置140に接続される。PC150は、検査装置140を制御する。又、PC150は、検査装置140による検査結果を収集してもよい。又、PC150は、検査装置140の機能の一部をソフトウェア等を用いて代替してもよい。
The
図2は、本発明の第1の実施形態における検査装置の構成の一例を示すブロック図である。 FIG. 2 is a block diagram showing an example of the configuration of the inspection device according to the first embodiment of the present invention.
検査装置140は、スイッチ210と、降圧回路260と、昇圧回路270と、検査部230とを含む。尚、検査装置140は、制御部250を更に含んでもよい。又、デバイス間インタフェース160が検査対象である複数の接点を含む場合には、検査装置140は、スイッチ210と降圧回路260と昇圧回路270と検査部230との組を複数含んでもよい。或いは、デバイス間インタフェース160が検査対象である複数の接点を含む場合には、検査装置140は、複数系統の信号を同時に処理できる、スイッチ210、降圧回路260、昇圧回路270、又は検査部230を含んでもよい。
The
スイッチ210は、被検査信号の電圧を降圧回路260又は昇圧回路270の何れかに出力する。スイッチ210は、検査部230により出力先を制御される。スイッチ210は、例えば、バススイッチである。
The
降圧回路260は、HIGHを示す被検査信号の電圧を降圧する。降圧される電圧の幅(降圧幅)は、検査において「下限値」(後述)に加算するマージンに応じて決定される。例えば、HIGHを示す被検査信号の電圧として実際に予想される電圧の最小値と下限値との間に、下限値の5%のマージンが必要であれば、降圧幅を約5%にすればよい。即ち、検査装置140は、下限値に降圧幅が加算された値を実効的な下限値として、HIGHを示す被検査信号の電圧を検査する。降圧回路260は、例えば、入力電圧を分圧して出力する分圧抵抗である。
The step-down
昇圧回路270は、LOWを示す被検査信号の電圧を昇圧する。昇圧される電圧の幅(昇圧幅)は、検査において「上限値」(後述)から減算するマージンに応じて決定される。例えば、LOWを示す被検査信号の電圧として実際に予想される電圧の最大値と上限値との間に、上限値の5%のマージンが必要であれば、昇圧幅を約5%にすればよい。即ち、検査装置140は、上限値から昇圧幅が減算された値を実効的な上限値として、LOWを示す被検査信号の電圧を検査する。昇圧回路270は、例えば、入力電圧と電源電圧との間の電圧を分圧して出力する分圧抵抗、又は電圧増幅器である。
The
検査部230は、検査条件を予め保持する。検査条件は、電源電圧、期待値、下限値、及び上限値を含む。電源電圧は、デバイス120及びデバイス130の電源電圧である。期待値は、被検査信号がHIGH又はLOWの何れを示すかを表す値である。下限値は、HIGHを表す被検査信号として許容される電圧の下限である。上限値は、LOWを表す被検査信号として許容される電圧の上限である。
The
検査部230は、期待値がHIGHならば、スイッチ210の出力先を降圧回路260に決定し、降圧回路260により出力された電圧が下限値以上であるか否かを判定する。或いは、検査部230は、期待値がLOWならば、スイッチ210の出力先を昇圧回路270に決定し、昇圧回路270により出力された電圧が上限値以下であるか否かを判定する。尚、降圧回路260により出力された電圧が下限値以上であれば検査結果は正常(以下、「OK」で示す)で、そうでなければ検査結果は異常(以下、「NG」で示す)である。又、昇圧回路270により出力された電圧が上限値以下であれば検査結果はOKで、そうでなければ検査結果はNGである。
If the expected value is HIGH, the
制御部250は、PC150との通信内容に応じて、検査部230を制御する。具体的には、例えば、制御部250は、PC150からの指示に基づいて、検査部230における検査条件の設定を行う。又、例えば、制御部250は、検査部230による検査結果をPC150へ送信する。又、例えば、制御部250は、直接又は検査部230を介して、スイッチ210の出力先を制御してもよい。
The
検査部230又は制御部250は、検査装置140に含まれる、CPLD(Complex Programmable Logic Device)、FPGA(Field Programmable Gate Array)等を用いて実現されてもよい。又、検査部230又は制御部250の機能の一部は、PC150のソフトウェア等として実現されてもよい。
The
本実施形態における降圧回路260及び昇圧回路270の具体例について説明する。尚、以下の説明において、分圧抵抗の抵抗値は一例であり、本実施形態における分圧抵抗の抵抗値はこれらに限定されない。
Specific examples of the step-down
降圧回路260は、被検査信号の電圧を分圧する。降圧回路260は、入力信号の電圧を10kΩの抵抗(信号側)と33kΩの抵抗(接地(GND)側)とにより分圧した電圧を出力する。その結果、降圧回路260は、HIGHを示す被検査信号の電圧を降圧する。
The step-down
昇圧回路270は、電源電圧と入力信号の電圧との間の電圧を12kΩの抵抗(信号側)と10kΩの抵抗(電源電圧側)とにより分圧した電圧を出力する。その結果、昇圧回路270は、LOWを示す被検査信号の電圧を昇圧する。
The
図3は、2値信号を利用するデバイス間インタフェース規格の一例を示す表である。図3において、各規格は、その規格における電源電圧(1.5V、1.8V、2.5V、3.3V)により示される。LOWを表す典型的な電圧は、規格によらず0Vである。LOWを表す電圧の最小値は“VIL”の「最小」の列に示され、LOWを表す電圧の最大値は“VIL”の「最大」の列に示される。又、HIGHを表す典型的な電圧は、その規格における電源電圧である。HIGHを表す電圧の最小値は“VIH”の「最小」の列に示され、HIGHを表す電圧の最大値は“VIH”の「最大」の列に示される。 FIG. 3 is a table showing an example of an inter-device interface standard using a binary signal. In FIG. 3, each standard is represented by the power supply voltage (1.5V, 1.8V, 2.5V, 3.3V) in the standard. A typical voltage representing LOW is 0V regardless of the standard. The minimum value of the voltage representing LOW is shown in the "minimum" column of "VIL", and the maximum value of the voltage representing LOW is shown in the "maximum" column of "VIL". Further, a typical voltage representing HIGH is a power supply voltage in the standard. The minimum value of the voltage representing HIV is shown in the "minimum" column of "VIH", and the maximum value of the voltage representing HIGH is shown in the "maximum" column of "VIH".
説明を簡単にするために、図3におけるHIGHを表す電圧の最小値のみに注目して単純化した例について説明する。即ち、HIGHを表す電圧の最小値より低い電圧はLOWと判定され、HIGHを表す電圧の最小値以上の電圧はHIGHと判定されるものとする。 In order to simplify the explanation, a simplified example will be described by focusing only on the minimum value of the voltage representing HIGH in FIG. That is, a voltage lower than the minimum value of the voltage representing HIGH is determined to be LOW, and a voltage equal to or higher than the minimum value of the voltage representing HIGH is determined to be HIGH.
規格が3.3Vである場合を例に説明する。 The case where the standard is 3.3 V will be described as an example.
例えば、期待値がHIGHで、被検査信号の電圧が3.3Vである場合には、降圧回路260は、約76%まで降圧した約2.5Vの電圧を出力する。下限値(HIGHを表す電圧の最小値)は2.0Vであるため、検査部230は、電圧がHIGHであると判定する。
For example, when the expected value is HIGH and the voltage of the signal to be inspected is 3.3V, the step-down
一方、例えば、期待値がLOWで、被検査信号の電圧が0.1Vである場合には、昇圧回路270は、約1.8Vの電圧を出力する。上限値(HIGHを表す電圧の最小値)は2.0Vであるため、検査部230は、電圧がLOWであると判定する。
On the other hand, for example, when the expected value is LOW and the voltage of the signal to be inspected is 0.1V, the
本実施形態における動作について説明する。 The operation in this embodiment will be described.
図4は、本発明の第1の実施形態における検査システムの動作を示すフローチャートである。尚、図4に示すフローチャート及び以下の説明は一例であり、適宜求める処理に応じて、処理順等を入れ替えたり、処理を戻したり、又は処理を繰り返したりしてもよい。 FIG. 4 is a flowchart showing the operation of the inspection system according to the first embodiment of the present invention. The flowchart shown in FIG. 4 and the following description are examples, and the processing order and the like may be changed, the processing may be returned, or the processing may be repeated according to the desired processing.
まず、検査対象基板110が検査装置140に接続された状態において、検査装置140が起動される(ステップS1)。尚、検査装置140は、検査条件を予め保持しているものとする。
First, the
検査部230は、期待値がHIGHならばスイッチ210の出力先を降圧回路260へ切り替え、期待値がLOWならばスイッチ210の出力先を昇圧回路270へ切り替える(ステップS2)。尚、昇圧回路270が上述した分圧抵抗である場合には、昇圧回路270における電源電圧は、デバイス間インタフェース規格に応じて切り替えられるものとする。
If the expected value is HIGH, the
検査部230は、期待値がHIGHであり且つ降圧回路260により出力された電圧が下限値以上であるか、又は期待値がLOWであり且つ昇圧回路270により出力された電圧が上限値以下であるならば検査結果はOKであると判定する。検査部230は、そうでなければ検査結果はNGであると判定する(ステップS3)。
In the
尚、ステップS3の判定を所定の回数だけ繰り返して、1回でも検査結果がNGであれば最終的な検査結果がNGであると判定し、全ての検査結果がOKであれば最終的な検査結果がOKであると判定してもよい。これにより、検査結果の確実性を向上させることができる。 The determination in step S3 is repeated a predetermined number of times, and if the inspection result is NG even once, it is determined that the final inspection result is NG, and if all the inspection results are OK, the final inspection is performed. You may determine that the result is OK. Thereby, the certainty of the inspection result can be improved.
図5は、本発明の第1の実施形態における検査システムの動作例を説明するための表である。具体的には、図5は、図3に示した各デバイス間インタフェース規格における、検査システム100による検査結果の一例を示す。図5の表において、第1列はデバイス間インタフェース規格を、第2列は期待値を、第3列はデバイスの出力電圧を、第4列はスイッチ210の出力先を、第5列は降圧回路260又は昇圧回路270の出力電圧を、第6列は下限値を、第7列は検査部による被検査信号の電圧の判定結果を、第8列は検査部による検査結果を示す。
FIG. 5 is a table for explaining an operation example of the inspection system according to the first embodiment of the present invention. Specifically, FIG. 5 shows an example of the inspection result by the
尚、説明を簡単にするために、図3におけるHIGHを表す電圧の最小値のみに注目して単純化した例について説明する。即ち、HIGHを表す電圧の最小値より低い電圧はLOWと判定され、HIGHを表す電圧の最小値以上の電圧はHIGHと判定されるものとする。又、降圧回路260及び昇圧回路270は、上述した分圧抵抗であるものとする。
In addition, in order to simplify the explanation, a simplified example will be described by paying attention only to the minimum value of the voltage representing HIGH in FIG. That is, a voltage lower than the minimum value of the voltage representing HIGH is determined to be LOW, and a voltage equal to or higher than the minimum value of the voltage representing HIGH is determined to be HIGH. Further, it is assumed that the step-down
まず、規格が3.3Vである場合について説明する。 First, a case where the standard is 3.3 V will be described.
降圧回路260は、被検査信号の電圧を10kΩの抵抗(信号側)と33kΩの抵抗(接地(GND)側)とにより分圧する。そのため、降圧回路260は、例えば、被検査信号の電圧が3.3Vである場合には約2.5Vの電圧を出力する。又、降圧回路260は、例えば、被検査信号の電圧が2.5Vである場合には約1.9Vの電圧を出力する。HIGHを表す電圧の最小値は2.0Vであるため、被検査信号の電圧が3.3Vである場合には検査結果はOKであり、被検査信号の電圧が2.5Vである場合には検査結果はNGである。
The step-down
昇圧回路270は、電源電圧3.3Vと被検査信号の電圧との間の電圧を10kΩの抵抗(電源電圧側)と12kΩの抵抗(信号側)とにより分圧する。そのため、昇圧回路270は、例えば、被検査信号の電圧が0.1Vである場合には約1.8Vの電圧を出力する。又、昇圧回路270は、例えば、被検査信号の電圧が0.5Vである場合には約2.0Vの電圧を出力する。HIGHを表す電圧の最小値は2.0Vであるため、被検査信号の電圧が0.1Vである場合には検査結果はOKであり、被検査信号の電圧が0.5Vである場合には検査結果はNGである。
The
次に、規格が2.5Vである場合について説明する。 Next, a case where the standard is 2.5 V will be described.
降圧回路260は、被検査信号の電圧を10kΩの抵抗(信号側)と33kΩの抵抗(接地側)とにより分圧する。そのため、降圧回路260は、例えば、被検査信号の電圧が2.5Vである場合には約1.9Vの電圧を出力する。又、降圧回路260は、例えば、被検査信号の電圧が2.0Vである場合には約1.5Vの電圧を出力する。HIGHを表す電圧の最小値は1.7Vであるため、被検査信号の電圧が2.5Vである場合には検査結果はOKであり、被検査信号の電圧が2.0Vである場合には検査結果はNGである。
The step-down
昇圧回路270は、電源電圧2.5Vと被検査信号の電圧との間の電圧を10kΩの抵抗(電源電圧側)と12kΩの抵抗(信号側)とにより分圧する。そのため、昇圧回路270は、例えば、被検査信号の電圧が0.1Vである場合には約1.4Vの電圧を出力する。又、昇圧回路270は、例えば、被検査信号の電圧が0.8Vである場合には約1.7Vの電圧を出力する。HIGHを表す電圧の最小値は1.7Vであるため、被検査信号の電圧が0.1Vである場合には検査結果はOKであり、被検査信号の電圧が0.8Vである場合には検査結果はNGである。
The
次に、規格が1.8Vである場合について説明する。 Next, a case where the standard is 1.8 V will be described.
降圧回路260は、被検査信号の電圧を10kΩの抵抗(信号側)と33kΩの抵抗(接地側)とにより分圧する。そのため、降圧回路260は、例えば、被検査信号の電圧が1.8Vである場合には約1.4Vの電圧を出力する。又、降圧回路260は、例えば、被検査信号の電圧が1.4Vである場合には約1.1Vの電圧を出力する。HIGHを表す電圧の最小値は1.1Vであるため、被検査信号の電圧が1.8Vである場合には検査結果はOKであり、被検査信号の電圧が1.4Vである場合には検査結果はNGである。
The step-down
昇圧回路270は、電源電圧1.8Vと被検査信号の電圧との間の電圧を10kΩの抵抗(電源電圧側)と12kΩの抵抗(信号側)とにより分圧する。そのため、昇圧回路270は、例えば、被検査信号の電圧が0.1Vである場合には約1.0Vの電圧を出力する。又、昇圧回路270は、例えば、被検査信号の電圧が0.5Vである場合には約1.2Vの電圧を出力する。HIGHを表す電圧の最小値は1.17Vであるため、被検査信号の電圧が0.1Vである場合には検査結果はOKであり、被検査信号の電圧が0.5Vである場合には検査結果はNGである。
The
次に、規格が1.5Vである場合について説明する。 Next, a case where the standard is 1.5 V will be described.
降圧回路260は、被検査信号の電圧を10kΩの抵抗(信号側)と33kΩの抵抗(接地側)とにより分圧する。そのため、降圧回路260は、例えば、被検査信号の電圧が1.5Vである場合には約1.2Vの電圧を出力する。又、降圧回路260は、例えば、被検査信号の電圧が1.0Vである場合には約0.8Vの電圧を出力する。HIGHを表す電圧の最小値は0.957Vであるため、被検査信号の電圧が1.5Vである場合には検査結果はOKであり、被検査信号の電圧が1.0Vである場合には検査結果はNGである。
The step-down
昇圧回路270は、電源電圧1.5Vと被検査信号の電圧との間の電圧を10kΩの抵抗(電源電圧側)と12kΩの抵抗(信号側)とにより分圧する。そのため、昇圧回路270は、例えば、被検査信号の電圧が0.1Vである場合には約0.9Vの電圧を出力する。又、昇圧回路270は、例えば、被検査信号の電圧が0.5Vである場合には約1.0Vの電圧を出力する。HIGHを表す電圧の最小値は0.957Vであるため、被検査信号の電圧が0.1Vである場合には検査結果はOKであり、被検査信号の電圧が0.5Vである場合には検査結果はNGである。
The
以上説明したように、本実施形態の検査システム100では、検査装置140の検査部230は、期待値がHIGHを示す場合に、降圧回路260により降圧された被検査信号の電圧と下限値とを比較する検査を行う。つまり、被検査信号の電圧と下限値とは、動作マージンが付与された上で、比較される。また、検査装置140の検査部230は、期待値がLOWを示す場合に、昇圧回路270により昇圧された被検査信号の電圧と上限値とを比較する検査を行う。つまり、被検査信号の電圧と上限値とは、動作マージンが付与された上で、比較される。従って、本実施形態の検査システム100には、2値信号の電圧検査において、動作マージンが付与された検査を行うことができるという効果がある。
(第2の実施形態)
次に、本発明の第1の実施形態の基本である、本発明の第2の実施形態について説明する。本実施形態は、本発明の最小限の構成を有する。
As described above, in the
(Second Embodiment)
Next, a second embodiment of the present invention, which is the basis of the first embodiment of the present invention, will be described. The present embodiment has the minimum configuration of the present invention.
図6は、本発明の第2の実施形態における検査システムの構成の一例を示すブロック図である。 FIG. 6 is a block diagram showing an example of the configuration of the inspection system according to the second embodiment of the present invention.
本実施形態の検査システム102は、検査対象装置112と、検査装置142とを含む。
The
検査対象装置112は、高値側の値又は低値側の値の何れかをとる2値信号を表す被検査信号を生成する。2値信号の高値側の値及び低値側の値は、電圧を用いて表される。
The
検査装置142は、降圧回路262と、昇圧回路272と、検査部232とを含む。
The
降圧回路262は、検査対象装置112から被検査信号を入力し、被検査信号の電圧を降圧した電圧を出力する。
The step-down
昇圧回路272は、検査対象装置112から被検査信号を入力し、被検査信号の電圧を昇圧した電圧を出力する。
The
検査部232は、期待値と下限値と上限値とを予め保持する。期待値は、被検査信号が高値側の値又は低値側の値のいずれを表すかを示す。下限値は、2値信号の高値側の値を示す信号の電圧として許容される電圧の下限である。上限値は、2値信号の低値側の値を示す信号の電圧として許容される電圧の上限である。
The
検査部232は、期待値が高値側の値を示す場合に、被検査信号を降圧回路262へ入力させ、降圧回路262から出力された電圧が下限値以上であるか否かの検査を行う。
When the expected value shows a value on the high value side, the
検査部232は、期待値が低値側の値を示す場合に、被検査信号を昇圧回路272へ入力させ、昇圧回路272から出力された電圧が上限値以下であるか否かの検査を行う。
When the expected value shows a value on the low value side, the
以上説明したように、本実施形態の検査システム102では、検査装置142の検査部232は、期待値が高値側の値を示す場合に、降圧回路262により降圧された被検査信号の電圧と下限値とを比較する検査を行う。つまり、被検査信号の電圧と下限値とは、動作マージンが付与された上で、比較される。また、検査装置142の検査部232は、期待値が低値側の値を示す場合に、昇圧回路272により昇圧された被検査信号の電圧と上限値とを比較する検査を行う。つまり、被検査信号の電圧と上限値とは、動作マージンが付与された上で、比較される。従って、本実施形態の検査システム102には、2値信号の電圧検査において、動作マージンが付与された検査を行うことができるという効果がある。
As described above, in the
尚、本実施形態の検査システム102では、検査部232は、特定のインタフェース規格に対応する下限値と上限値との複数の組から、特定の下限値又は特定の上限値を選択し、選択した特定の下限値又は特定の上限値を用いて検査を行ってもよい。この場合には、本実施形態の検査システム102には、1台の検査装置142が、複数のインタフェース規格に対応する検査を行うことができるという効果がある。
In the
又、本実施形態の検査システム102では、降圧回路262は、被検査信号の電圧を分圧した電圧を出力する分圧抵抗であってもよい。更に、昇圧回路272は、被検査信号の電圧と、低値側の値として予想される被検査信号の電圧の上限より高い定電圧との間の電圧を分圧した電圧を出力する分圧抵抗であってもよい。この場合には、本実施形態の検査システム102には、検査装置142を安価に実現できるという効果がある。尚、定電圧は、特定のインタフェース規格に対応する電源電圧であってもよい。
Further, in the
又、本実施形態の検査システム102では、期待値、下限値、及び上限値は、検査装置142に接続されたPC152により選択され、PC152は検査装置142から検査結果を受け取ってもよい。PC152と検査装置142との間の通信は、制御部252を介して行われる。この場合には、本実施形態の検査システム102には、検査の実行及び検査結果の収集が容易であるという効果がある。
Further, in the
又、本実施形態の検査システム102は、降圧回路262と昇圧回路272と検査部232との複数の組と、検査用基板(不図示)とを更に備えてもよい。検査用基板は、検査対象装置112に対して固定され、検査対象装置112の異なる位置に接触する複数の電極を介して、検査対象装置112から被検査信号を、降圧回路262と昇圧回路272と検査部232との組毎に入力する。この場合には、本実施形態の検査システム102には、1台の検査装置142が、検査対象装置112における複数の位置における信号をまとめて検査できるという効果がある。更に、本実施形態の検査システム102では、検査対象装置112は、デバイス間インタフェース(不図示)を介して接続された複数のデバイス(不図示)を備えてもよい。ここで、電極が接触する検査対象装置112における位置は、デバイス間インタフェースに含まれる接点の位置である。この場合には、本実施形態の検査システム102には、1台の検査装置142が、デバイス間インタフェースに含まれる接点をまとめて検査できるという効果がある。
Further, the
又、本実施形態の検査システム102がPC152を含む場合には、PC152は検査装置142の機能の一部をソフトウェア等を用いて代替してもよい。
Further, when the
図7は、本発明の各実施形態における検査装置を実現可能なハードウェア構成の一例を示すブロック図である。 FIG. 7 is a block diagram showing an example of a hardware configuration capable of realizing the inspection device according to each embodiment of the present invention.
検査装置907は、記憶装置902と、CPU(Central Processing Unit)903と、キーボード904と、モニタ905と、I/O(Input/Output)908とを備え、これらが内部バス906で接続されている。記憶装置902は、検査部232等のCPU903の動作プログラムを格納する。CPU903は、検査装置907全体を制御し、記憶装置902に格納された動作プログラムを実行し、I/O908を介して検査部232等のプログラムの実行やデータの送受信を行なう。尚、上記の検査装置907の内部構成は一例である。検査装置907は、必要に応じて、キーボード904、モニタ905を接続する装置構成であってもよい。
The
上述した本発明の各実施形態における検査装置は、専用の装置によって実現してもよいが、コンピュータ(情報処理装置)によっても実現可能である。この場合、係るコンピュータは、記憶装置902に格納されたソフトウェア・プログラムをCPU903に読み出し、読み出したソフトウェア・プログラムをCPU903において実行する。上述した各実施形態の場合、係るソフトウェア・プログラムには、上述したところの、図2に示した検査装置140の各部の機能、図6に示した検査装置142の各部の機能を実現可能な記述がなされていればよい。ただし、これらの各部には、適宜ハードウェアを含むことも想定される。そして、このような場合、係るソフトウェア・プログラム(コンピュータ・プログラム)は、本発明を構成すると捉えることができる。更に、係るソフトウェア・プログラムを格納した、コンピュータ読み取り可能な記憶媒体も、本発明を構成すると捉えることができる。
The inspection device according to each embodiment of the present invention described above may be realized by a dedicated device, but can also be realized by a computer (information processing device). In this case, the computer reads the software program stored in the
以上、本発明を、上述した各実施形態及びその変形例によって例示的に説明した。しかしながら、本発明の技術的範囲は、上述した各実施形態及びその変形例に記載した範囲に限定されない。当業者には、係る実施形態に対して多様な変更又は改良を加えることが可能であることは明らかである。そのような場合、係る変更又は改良を加えた新たな実施形態も、本発明の技術的範囲に含まれ得る。そしてこのことは、特許請求の範囲に記載した事項により明らかである。 The present invention has been exemplified above by way of each of the above-described embodiments and modifications thereof. However, the technical scope of the present invention is not limited to the scope described in each of the above-described embodiments and modifications thereof. It will be apparent to those skilled in the art that various changes or improvements can be made to such embodiments. In such cases, new embodiments with such modifications or improvements may also be included in the technical scope of the invention. And this is clear from the matters stated in the claims.
本発明は、電気回路又は電気機器における、2値信号の電圧を検査する用途において利用できる。 The present invention can be used in applications for inspecting the voltage of a binary signal in an electric circuit or an electric device.
100 検査システム
110 検査対象基板
120、130 デバイス
140 検査装置
150 PC
160 デバイス間インタフェース
210 スイッチ
230 検査部
250 制御部
260 降圧回路
270 昇圧回路
102 検査システム
112 検査対象装置
142 検査装置
152 PC
232 検査部
252 制御部
262 降圧回路
272 昇圧回路
902 記憶装置
903 CPU
904 キーボード
905 モニタ
906 内部バス
907 検査装置
908 I/O
100
160
232
Claims (10)
前記被検査信号の電圧を昇圧した第2の電圧を出力する昇圧回路と、
前記被検査信号が前記高値側の値又は前記低値側の値のいずれを表すかを示す期待値が前記高値側の値を示す場合に、
前記被検査信号を前記降圧回路へ入力させ、
前記降圧回路から出力された前記第1の電圧が所定の下限値以上であるか否かの検査を実行し、
前記期待値が前記低値側の値を示す場合に、
前記被検査信号を前記昇圧回路へ入力させ、
前記昇圧回路から出力された前記第2の電圧が所定の上限値以下であるか否かの検査を行う
検査手段と
を備えた検査装置。 A step-down circuit that outputs a first voltage obtained by stepping down the voltage of the signal to be inspected, which represents a binary signal that takes either a high value side value or a low value side value.
A booster circuit that outputs a second voltage that boosts the voltage of the signal to be inspected, and
When the expected value indicating whether the signal to be inspected represents the value on the high price side or the value on the low price side indicates the value on the high price side.
The signal to be inspected is input to the step-down circuit,
An inspection is performed to see if the first voltage output from the step-down circuit is equal to or higher than a predetermined lower limit value.
When the expected value indicates the value on the low value side,
The signal to be inspected is input to the booster circuit,
An inspection device including an inspection means for inspecting whether or not the second voltage output from the booster circuit is equal to or lower than a predetermined upper limit value.
特定のインタフェース規格に対応する前記下限値と前記上限値との複数の組から、特定の前記下限値又は特定の前記上限値を選択し、
選択した前記特定の前記下限値又は前記特定の前記上限値を用いて前記検査を行う
請求項1に記載の検査装置。 The inspection means
A specific lower limit value or a specific upper limit value is selected from a plurality of sets of the lower limit value and the upper limit value corresponding to a specific interface standard.
The inspection device according to claim 1, wherein the inspection is performed using the selected specific lower limit value or the specific upper limit value.
前記昇圧回路は、前記被検査信号の電圧と、前記低値側の値として予想される前記被検査信号の電圧の上限より高い定電圧との間の電圧を分圧した前記第2の電圧を出力する分圧抵抗である
請求項1又は2に記載の検査装置。 The step-down circuit is a voltage dividing resistor that outputs the first voltage obtained by dividing the voltage of the signal to be inspected.
The booster circuit divides the voltage between the voltage of the signal to be inspected and a constant voltage higher than the upper limit of the voltage of the signal to be inspected, which is expected as a value on the low value side, to obtain the second voltage. The inspection device according to claim 1 or 2, which is a voltage dividing resistance to be output.
請求項3に記載の検査装置。 The inspection device according to claim 3, wherein the constant voltage is a power supply voltage corresponding to a specific interface standard.
前記コンピュータは前記検査装置から検査結果を受け取る
請求項1乃至4のいずれかに記載の検査装置。 The expected value, the lower limit value, and the upper limit value are selected by a computer connected to the inspection device.
The inspection device according to any one of claims 1 to 4, wherein the computer receives an inspection result from the inspection device.
検査対象装置に対して固定され、前記検査対象装置の異なる位置に接触する複数の電極を介して、前記検査対象装置から前記被検査信号を前記昇圧回路と前記検査手段との組毎に入力する検査用基板と
を更に備える請求項1乃至5のいずれかに記載の検査装置。 A plurality of pairs of the step-down circuit, the step-up circuit, and the inspection means,
The signal to be inspected is input from the inspection target device for each pair of the booster circuit and the inspection means via a plurality of electrodes fixed to the inspection target device and in contact with different positions of the inspection target device. The inspection apparatus according to any one of claims 1 to 5, further comprising an inspection substrate.
前記所定の位置は、前記デバイス間インタフェースに含まれる接点の位置である
請求項6に記載の検査装置。 The device to be inspected includes a plurality of devices connected via a device-to-device interface.
The inspection device according to claim 6, wherein the predetermined position is a position of a contact included in the device-to-device interface.
前記被検査信号の電圧を昇圧した第2の電圧を出力する昇圧回路と、
前記被検査信号が前記高値側の値又は前記低値側の値のいずれを表すかを示す期待値が前記高値側の値を示す場合に、
前記被検査信号を前記降圧回路へ入力させ、
前記降圧回路から出力された前記第1の電圧が所定の下限値以上であるか否かの検査を実行し、
前記期待値が前記低値側の値を示す場合に、
前記被検査信号を前記昇圧回路へ入力させ、
前記昇圧回路から出力された前記第2の電圧が所定の上限値以下であるか否かの検査を行う
検査手段と
を含む検査装置と、
前記検査装置を制御し、
前記検査装置による前記検査の結果を収集するコンピュータと
を備える検査システム。 A step-down circuit that outputs a first voltage obtained by stepping down the voltage of the signal to be inspected, which represents a binary signal that takes either a high value side value or a low value side value.
A booster circuit that outputs a second voltage that boosts the voltage of the signal to be inspected, and
When the expected value indicating whether the signal to be inspected represents the value on the high price side or the value on the low price side indicates the value on the high price side.
The signal to be inspected is input to the step-down circuit,
An inspection is performed to see if the first voltage output from the step-down circuit is equal to or higher than a predetermined lower limit value.
When the expected value indicates the value on the low value side,
The signal to be inspected is input to the booster circuit,
An inspection device including an inspection means for inspecting whether or not the second voltage output from the booster circuit is equal to or lower than a predetermined upper limit value.
Control the inspection device
An inspection system including a computer that collects the results of the inspection by the inspection device.
前記被検査信号が前記高値側の値又は前記低値側の値のいずれを表すかを示す期待値が前記高値側の値を示す場合に、
前記被検査信号を降圧した第1の電圧を生成し、前記第1の電圧が所定の下限値以上であるか否かの検査を実行し、
前記期待値が前記低値側の値を示す場合に、
前記被検査信号を昇圧した第2の電圧を生成し、前記第2の電圧が所定の上限値以下であるか否かの検査を行う
検査方法。 It is an inspection method that inspects the voltage of the signal to be inspected, which represents a binary signal that takes either a high value side value or a low value side value.
When the expected value indicating whether the signal to be inspected represents the value on the high price side or the value on the low price side indicates the value on the high price side.
A first voltage obtained by stepping down the signal to be inspected is generated, and an inspection is performed to see if the first voltage is equal to or higher than a predetermined lower limit value.
When the expected value indicates the value on the low value side,
An inspection method in which a second voltage obtained by boosting the signal to be inspected is generated, and whether or not the second voltage is equal to or lower than a predetermined upper limit value is inspected.
前記被検査信号が前記高値側の値又は前記低値側の値のいずれを表すかを示す期待値が前記高値側の値を示す場合に、
前記被検査信号を降圧した第1の電圧を生成し、前記第1の電圧が所定の下限値以上であるか否かの検査を実行し、
前記期待値が前記低値側の値を示す場合に、
前記被検査信号を昇圧した第2の電圧を生成し、前記第2の電圧が所定の上限値以下であるか否かの検査を行う
検査処理
をコンピュータに実行させる検査プログラム。 It is an inspection program that inspects the voltage of the signal to be inspected, which represents a binary signal that takes either the high value side value or the low value side value.
When the expected value indicating whether the signal to be inspected represents the value on the high price side or the value on the low price side indicates the value on the high price side.
A first voltage obtained by stepping down the signal to be inspected is generated, and an inspection is performed to see if the first voltage is equal to or higher than a predetermined lower limit value.
When the expected value indicates the value on the low value side,
An inspection program that causes a computer to execute an inspection process that generates a second voltage that boosts the signal to be inspected and inspects whether or not the second voltage is equal to or less than a predetermined upper limit value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016176699A JP6798834B2 (en) | 2016-09-09 | 2016-09-09 | Inspection equipment, inspection system, inspection method, and inspection program |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016176699A JP6798834B2 (en) | 2016-09-09 | 2016-09-09 | Inspection equipment, inspection system, inspection method, and inspection program |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018040762A JP2018040762A (en) | 2018-03-15 |
JP6798834B2 true JP6798834B2 (en) | 2020-12-09 |
Family
ID=61625973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016176699A Active JP6798834B2 (en) | 2016-09-09 | 2016-09-09 | Inspection equipment, inspection system, inspection method, and inspection program |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6798834B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06186292A (en) * | 1992-12-22 | 1994-07-08 | Sharp Corp | Lsi inspecting apparatus |
JP2870578B2 (en) * | 1995-06-22 | 1999-03-17 | 日本電気株式会社 | Variable output electric level device for integrated circuits |
JP2005237164A (en) * | 2004-02-23 | 2005-09-02 | Mitsubishi Electric Corp | Power source circuit |
JP4558405B2 (en) * | 2004-08-17 | 2010-10-06 | 株式会社アドバンテスト | Test emulator, emulation program, and semiconductor device manufacturing method |
JP4748181B2 (en) * | 2008-05-07 | 2011-08-17 | 日本テキサス・インスツルメンツ株式会社 | Semiconductor device test apparatus and test method |
JP2012073166A (en) * | 2010-09-29 | 2012-04-12 | Advantest Corp | Testing apparatus and testing method |
-
2016
- 2016-09-09 JP JP2016176699A patent/JP6798834B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018040762A (en) | 2018-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI126901B (en) | Method and system for testing an electronic unit | |
US20170256324A1 (en) | Device inspection method, probe card, interposer, and inspection apparatus | |
JP5183447B2 (en) | Test apparatus and diagnostic method | |
JP6006345B2 (en) | Inspection wafer and test system | |
JP6520371B2 (en) | Substrate inspection apparatus, substrate inspection method, and substrate inspection program | |
WO2018179890A1 (en) | Inspection system, wafer map display, wafer map display method, and computer program | |
US20200174073A1 (en) | Device inspection method | |
JP2014106220A (en) | Inspection device and inspection method | |
JP2018170418A5 (en) | ||
US10746784B2 (en) | System level health monitoring in test systems | |
JP6798834B2 (en) | Inspection equipment, inspection system, inspection method, and inspection program | |
US11067623B2 (en) | Test system and method of operating the same | |
JP6618826B2 (en) | Circuit board inspection equipment | |
JP4810058B2 (en) | Multi-pole terminal short detection method and short detection system | |
JP6116419B2 (en) | Data generation apparatus and board inspection system | |
KR102618304B1 (en) | Socket and board open/short test system for testing system semiconductors | |
JP2014074714A (en) | Circuit board testing device | |
JP5474392B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP6821458B2 (en) | Inspection data creation device and inspection data creation method | |
JP2003302444A (en) | Testing device | |
JP6143279B2 (en) | Inspection procedure data generation device and inspection procedure data generation program | |
JP6320862B2 (en) | Inspection apparatus and inspection method | |
JP6472616B2 (en) | Data generating apparatus and data generating method | |
JP5773744B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP2017142127A (en) | Inspection apparatus, inspection method, and inspection program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201027 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6798834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |