JP6795014B2 - Electro-optics, electronics, and mounting structures - Google Patents

Electro-optics, electronics, and mounting structures Download PDF

Info

Publication number
JP6795014B2
JP6795014B2 JP2018141038A JP2018141038A JP6795014B2 JP 6795014 B2 JP6795014 B2 JP 6795014B2 JP 2018141038 A JP2018141038 A JP 2018141038A JP 2018141038 A JP2018141038 A JP 2018141038A JP 6795014 B2 JP6795014 B2 JP 6795014B2
Authority
JP
Japan
Prior art keywords
wiring
terminal
electrode
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018141038A
Other languages
Japanese (ja)
Other versions
JP2020016818A (en
Inventor
猛 野村
猛 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018141038A priority Critical patent/JP6795014B2/en
Publication of JP2020016818A publication Critical patent/JP2020016818A/en
Application granted granted Critical
Publication of JP6795014B2 publication Critical patent/JP6795014B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電気光学パネルに接続された配線基板に駆動用ＩＣが実装された電気光学装置、前記電気光学装置を備えた電子機器、および配線基板に駆動用ＩＣが実装された実装構造体に関するものである。 The present invention relates to an electro-optical device in which a drive IC is mounted on a wiring board connected to an electro-optical panel, an electronic device equipped with the electro-optic device, and a mounting structure in which a drive IC is mounted on a wiring board. It is a thing.

電気光学装置の一例であるアクティブ駆動型の液晶装置は、投射型表示装置の光変調手段（ライトバルブ）等に多用されている。かかる電気光学装置では、電気光学パネルに接続されたフレキシブル配線基板に駆動用ＩＣが実装されており、駆動用ＩＣから出力された画像信号に基づいて画像を表示する（特許文献１参照）。また、特許文献１に記載の電気光学装置では、各水平走査期間にプリチャージ期間を設け、プリチャージ期間に各画素にプリチャージ電圧を供給することにより、縦クロストークを防止する構成が採用されている。 An active drive type liquid crystal device, which is an example of an electro-optical device, is often used as a light modulation means (light bulb) of a projection type display device. In such an electro-optical device, a drive IC is mounted on a flexible wiring board connected to an electro-optical panel, and an image is displayed based on an image signal output from the drive IC (see Patent Document 1). Further, in the electro-optical device described in Patent Document 1, a configuration is adopted in which a precharge period is provided in each horizontal scanning period and a precharge voltage is supplied to each pixel during the precharge period to prevent vertical crosstalk. ing.

一方、電気光学パネルに用いたガラス配線基板に駆動用ＩＣを実装するとともに、ガラスに配線基板にフレキシブル配線基板を接続した電気光学装置において、駆動用ＩＣ内の配線を補強するために、フレキシブル配線基板の配線を利用した構成が記載されている。 On the other hand, in an electro-optical device in which a drive IC is mounted on a glass wiring board used for an electro-optical panel and a flexible wiring board is connected to the wiring board on the glass, flexible wiring is performed to reinforce the wiring in the drive IC. The configuration using the wiring of the board is described.

特開２０１５−２３２５９０号公報Japanese Unexamined Patent Publication No. 2015-232590 特開２００８−１８０８４８号公報Japanese Unexamined Patent Publication No. 2008-180848

特許文献１に記載の電気光学装置においてプリチャージを行うにあたって、駆動用ＩＣ内のオペアンプでプリチャージ電圧を生成する構成では、駆動用ＩＣ内において、電源電位が変動しやすい。一方、フレキシブル配線基板を介して駆動用ＩＣにプリチャージ電圧を供給する場合、駆動用ＩＣ内でプリチャージ電圧が供給される配線の抵抗の影響で駆動用ＩＣの各出力回路から出力されるプリチャージ電圧が変動しやすいという問題点がある。一方、駆動用ＩＣ内の配線を補強する構造が特許文献２に記載されているが、かかる構成では、ガラス配線基板上の補強配線−フレキシブル配線基板の補強配線−ガラス配線基板の補強配線を利用している。このため、配線長が長くなり、抵抗を十分に下げることができないともに、補強配線がガラス配線基板やフレキシブル配線基板での配線のレイアウトに大きな制約を発生させるという問題点がある。 When precharging is performed in the electro-optical device described in Patent Document 1, the power supply potential tends to fluctuate in the drive IC in the configuration in which the precharge voltage is generated by the operational amplifier in the drive IC. On the other hand, when the precharge voltage is supplied to the drive IC via the flexible wiring board, the precharge output from each output circuit of the drive IC is affected by the resistance of the wiring to which the precharge voltage is supplied in the drive IC. There is a problem that the charge voltage is liable to fluctuate. On the other hand, a structure for reinforcing the wiring in the drive IC is described in Patent Document 2, but in such a configuration, the reinforcing wiring on the glass wiring board-the reinforcing wiring of the flexible wiring board-the reinforcing wiring of the glass wiring board is used. doing. For this reason, there is a problem that the wiring length becomes long and the resistance cannot be sufficiently reduced, and the reinforcing wiring causes a large restriction on the wiring layout on the glass wiring board or the flexible wiring board.

以上の問題点に鑑みて、本発明の課題は、駆動用ＩＣに形成した配線に対する補強を適正に行うことのできる電気光学装置、電子機器、および実装構造体を提供することにある。 In view of the above problems, an object of the present invention is to provide an electro-optical device, an electronic device, and a mounting structure capable of appropriately reinforcing the wiring formed in the drive IC.

上記課題を解決するため、本発明に係る電気光学装置は、電気光学パネルと、前記電気光学パネルに接続された配線基板と、前記配線基板に実装された駆動用ＩＣと、を有し、前記駆動用ＩＣは、一方方向に延在する第１配線を有し、前記配線基板は、前記駆動用ＩＣと重なる位置に前記第１配線に並列に電気的に接続された第１補強線を有することを特徴とする。 In order to solve the above problems, the electro-optical device according to the present invention includes an electro-optical panel, a wiring board connected to the electro-optical panel, and a drive IC mounted on the wiring board. The drive IC has a first wiring extending in one direction, and the wiring board has a first reinforcing wire electrically connected in parallel with the first wiring at a position overlapping the drive IC. It is characterized by that.

本発明に係る電気光学装置では、駆動用ＩＣの内部で一方方向に延在する第１配線に対して、配線基板に形成された第１補強線が並列に電気的に接続しているため、第１配線の抵抗を低下させたのと同様な効果を奏する。従って、第１配線が延在する一方方向において、第１配線の電圧が変動しにくい。また、第１補強線は、駆動用ＩＣと重なる位置に設けられているので、第１補強線のレイアウトが配線基板の他の配線の影響を受けにくい。また、第１補強線は、駆動用ＩＣと重なる位置に設けられているので、配線基板における配線のレイアウトに影響を及ぼしにくい。それ故、駆動用ＩＣに形成した配線に対する補強を適正に行うことができる。 In the electro-optical device according to the present invention, the first reinforcing wire formed on the wiring board is electrically connected in parallel to the first wiring extending in one direction inside the drive IC. It has the same effect as reducing the resistance of the first wiring. Therefore, the voltage of the first wiring is unlikely to fluctuate in one direction in which the first wiring extends. Further, since the first reinforcing wire is provided at a position overlapping the drive IC, the layout of the first reinforcing wire is not easily affected by other wiring on the wiring board. Further, since the first reinforcing wire is provided at a position where it overlaps with the driving IC, it does not easily affect the wiring layout on the wiring board. Therefore, it is possible to properly reinforce the wiring formed in the drive IC.

本発明に係る電気光学装置において、前記第１補強線は、前記第１配線の延在方向の両側の端部で電気的に接続されている態様を採用することができる。 In the electro-optical device according to the present invention, it is possible to adopt a mode in which the first reinforcing wire is electrically connected at both ends in the extending direction of the first wiring.

本発明に係る電気光学装置において、前記配線基板は、前記第１配線の前記一方方向の反対側の端部に給電する態様を採用することができる。かかる態様によれば、配線基板から第１配線に電圧を供給する電極や端子を駆動用ＩＣの端部の１個所に設ければよいという利点がある。 In the electro-optical device according to the present invention, the wiring board can adopt a mode in which power is supplied to the opposite end of the first wiring in one direction. According to this aspect, there is an advantage that electrodes and terminals for supplying voltage from the wiring board to the first wiring may be provided at one end of the drive IC.

本発明に係る電気光学装置において、前記駆動用ＩＣは、前記一方方向に配列された複数の出力回路を有し、前記第１配線は、前記複数の出力回路の各々に給電する態様を採用することができる。 In the electro-optical device according to the present invention, the drive IC has a plurality of output circuits arranged in one direction, and the first wiring adopts an embodiment in which power is supplied to each of the plurality of output circuits. be able to.

本発明に係る電気光学装置において、前記電気光学パネルは、複数の第１画素が第１方向に沿って配列された第１画素列が前記第１方向に交差する第２方向に沿って複数配列された第１画素群と、複数の第２画素が前記第１方向に沿って配列された第２画素列が前記第２方向に沿って複数配列された第２画素群と、前記第１画素群および前記第２画素群の各々から画像信号の供給先となる前記第１画素列および前記第２画素列を選択する選択回路と、を有し、前記駆動用ＩＣは、前記第１画素群に供給すべき前記画像信号を出力する第１出力端子と、前記一方方向で離間する位置で前記第２画素群に供給すべき画像信号を出力する第２出力端子と、を有し、前記複数の出力回路は、前記第１画素群および前記第２画素群に供給するプリチャージ電圧を前記第１配線から前記第１出力端子および前記第２出力端子を介して出力する態様を採用することができる。かかる態様の場合には、第１出力端子から出力されるプリチャージ電圧と第２出力端子から出力されるプリチャージ電圧とがばらつくという事態が発生しにくい。 In the electro-optical device according to the present invention, in the electro-optical panel, a plurality of first pixel rows in which a plurality of first pixels are arranged along the first direction are arranged along a second direction in which the first pixel rows intersect in the first direction. A first pixel group, a second pixel group in which a plurality of second pixels are arranged along the first direction, and a second pixel group in which a plurality of second pixel rows are arranged along the second direction, and the first pixel The driving IC has a selection circuit for selecting the first pixel array and the second pixel array to which the image signal is supplied from each of the group and the second pixel group, and the driving IC is the first pixel group. It has a first output terminal for outputting the image signal to be supplied to the second pixel group and a second output terminal for outputting the image signal to be supplied to the second pixel group at a position separated in one direction. The output circuit may employ an embodiment in which the precharge voltage supplied to the first pixel group and the second pixel group is output from the first wiring via the first output terminal and the second output terminal. it can. In such an embodiment, it is unlikely that the precharge voltage output from the first output terminal and the precharge voltage output from the second output terminal will vary.

本発明に係る電気光学装置において、前記駆動用ＩＣは、前記第１配線が接続する第１端子と、前記第１端子に対して前記一方方向に対して交差する他方方向で離間する第２端子と、前記第１端子および前記第２端子に対して前記一方方向で離間する第３端子と、を有し、前記配線基板は、前記第１端子が接続される第１電極と、前記第２端子が接続される第２電極と、前記第３端子が接続される第３電極と、前記第１電極を介して前記第１配線に給電する配線と、を有し、前記第１配線は、前記第１端子と前記第２端子とを接続する接続する第１部分と、前記第１部分から前記一方方向に延在する第２部分と、前記第２部分から延在して前記第３端子に接続する第３部分と、を備え、前記第１補強線は、前記第２電極から前記第３電極まで延在している態様を採用することができる。 In the electro-optical device according to the present invention, the drive IC has a first terminal to which the first wiring is connected and a second terminal which intersects the first terminal in the other direction and is separated from the first terminal in the other direction. And a third terminal that is separated from the first terminal and the second terminal in the one direction, and the wiring board has a first electrode to which the first terminal is connected and the second terminal. The first wiring has a second electrode to which the terminal is connected, a third electrode to which the third terminal is connected, and a wiring for supplying power to the first wiring via the first electrode. A first portion for connecting the first terminal and the second terminal, a second portion extending in one direction from the first portion, and a third terminal extending from the second portion. The first reinforcing wire may be provided with a third portion connected to the second electrode, and may extend from the second electrode to the third electrode.

本発明に係る電気光学装置において、前記第１補強線は、さらに、前記第１電極から前記第２電極まで延在している態様を採用してもよい。 In the electro-optical device according to the present invention, the first reinforcing wire may further extend from the first electrode to the second electrode.

本発明に係る電気光学装置において、前記駆動用ＩＣは、前記第１配線が接続する第１端子と、前記第１端子に対して前記一方方向で離間する第２端子と、を有し、前記配線基板は、前記第１端子が接続される第１電極と、前記第２端子が接続される第２電極と、前記第１電極を介して前記第１配線に給電する配線と、を有し、前記第１配線は、前記第１端子から前記第２端子まで延在し、前記第１補強線は、前記第１電極から前記第２電極まで延在している態様を採用してもよい。 In the electro-optical device according to the present invention, the drive IC has a first terminal to which the first wiring is connected and a second terminal which is separated from the first terminal in the one direction. The wiring board has a first electrode to which the first terminal is connected, a second electrode to which the second terminal is connected, and a wiring for supplying power to the first wiring via the first electrode. The first wiring may extend from the first terminal to the second terminal, and the first reinforcing wire may extend from the first electrode to the second electrode. ..

本発明に係る電気光学装置において、前記駆動用ＩＣは、前記一方方向に延在する第２配線を有し、前記配線基板は、前記駆動用ＩＣと重なる位置に前記第２配線に並列に電気的に接続された第２補強線を有する態様を採用してもよい。 In the electro-optical device according to the present invention, the drive IC has a second wiring extending in one direction, and the wiring board is electrically connected in parallel with the second wiring at a position overlapping the drive IC. A mode having a second reinforcing wire connected to the object may be adopted.

本発明に係る電気光学装置において、前記配線基板は、配線が同一層の金属層からなる単層基板である態様を採用することができる。本発明に係る電気光学装置において、前記配線基板は、フレキシブル配線基板である態様を採用することができる。 In the electro-optical device according to the present invention, the wiring board can be a single-layer board in which the wiring is made of a metal layer having the same layer. In the electro-optical device according to the present invention, the wiring board may be a flexible wiring board.

本発明に係る電気光学装置において、前記駆動用ＩＣが実装された前記配線基板が前記光学パネルに複数、接続されている態様を採用することができる。 In the electro-optical device according to the present invention, it is possible to adopt a mode in which a plurality of the wiring boards on which the driving ICs are mounted are connected to the optical panel.

本発明に係る電気光学装置は各種電子機器に用いることができる。電子機器が投射型表示装置である場合、投射型表示装置は、前記電気光学装置に供給される光を出射する光源部と、前記電気光学装置によって変調された光を投射する投射光学系と、を有している。 The electro-optical device according to the present invention can be used in various electronic devices. When the electronic device is a projection type display device, the projection type display device includes a light source unit that emits light supplied to the electro-optical device, a projection optical system that projects light modulated by the electro-optical device, and the like. have.

本発明の別態様は、配線基板と、前記配線基板の一方面に実装された駆動用ＩＣと、を有する実装構造体において、前記駆動用ＩＣは、一方方向に延在する第１配線を有し、前記配線基板は、前記駆動用ＩＣと重なる位置に前記第１配線に並列に電気的に接続された第１補強線を有することを特徴とする。 Another aspect of the present invention is a mounting structure having a wiring board and a drive IC mounted on one surface of the wiring board, wherein the drive IC has a first wiring extending in one direction. However, the wiring board is characterized by having a first reinforcing wire electrically connected in parallel with the first wiring at a position overlapping the driving IC.

本発明に係る実装構造体では、駆動用ＩＣの内部で一方方向に延在する第１配線に対して、配線基板に形成された第１補強線が並列に電気的に接続しているため、第１配線の抵抗を低下させたのと同様な効果を奏する。従って、第１配線が延在する一方方向において、第１配線の電圧が変動しにくい。また、第１補強線は、駆動用ＩＣと重なる位置に設けられているので、第１補強線のレイアウトが配線基板の他の配線の影響を受けにくい。また、第１補強線は、駆動用ＩＣと重なる位置に設けられているので、配線基板における配線のレイアウトに影響を及ぼしにくい。それ故、駆動用ＩＣに形成した配線に対する補強を適正に行うことができる。 In the mounting structure according to the present invention, the first reinforcing wire formed on the wiring board is electrically connected in parallel to the first wiring extending in one direction inside the drive IC. It has the same effect as reducing the resistance of the first wiring. Therefore, the voltage of the first wiring is unlikely to fluctuate in one direction in which the first wiring extends. Further, since the first reinforcing wire is provided at a position overlapping the drive IC, the layout of the first reinforcing wire is not easily affected by other wiring on the wiring board. Further, since the first reinforcing wire is provided at a position where it overlaps with the driving IC, it does not easily affect the wiring layout on the wiring board. Therefore, it is possible to properly reinforce the wiring formed in the drive IC.

本発明に係る実装構造体において、前記駆動用ＩＣは、前記一方方向に延在する第２配線を有し、前記配線基板は、前記駆動用ＩＣと重なる位置に前記第２配線に並列に電気的に接続された第２補強線を有する態様を採用してもよい。 In the mounting structure according to the present invention, the drive IC has a second wiring extending in one direction, and the wiring board is electrically connected in parallel with the second wiring at a position overlapping the drive IC. You may adopt the aspect which has the 2nd reinforcing wire connected with the object.

本発明を適用した電気光学装置の一態様を模式的に示す説明図である。It is explanatory drawing which shows typically one aspect of the electro-optic device to which this invention is applied. 図１に示す電気光学装置の電気的構成を示す説明図である。It is explanatory drawing which shows the electric structure of the electro-optic device shown in FIG. 図２に示す画素およびデータ線選択回路の構成を示す説明図である。It is explanatory drawing which shows the structure of the pixel and data line selection circuit shown in FIG. 図１に示す電気光学装置の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example of the electro-optic device shown in FIG. 図１に示す駆動用ＩＣの構成を示す説明図である。It is explanatory drawing which shows the structure of the drive IC shown in FIG. 図５に示す第１配線および第２配線に対する補強構造の第１例を模式的に示す説明図である。It is explanatory drawing which shows typically 1st example of the reinforcement structure with respect to 1st wiring and 2nd wiring shown in FIG. 図５に示す第１配線および第２配線に対する補強構造の第２例を模式的に示す説明図である。It is explanatory drawing which shows typically the 2nd example of the reinforcement structure with respect to 1st wiring and 2nd wiring shown in FIG. 図５に示す第１配線および第２配線に対する補強構造の第３例を模式的に示す説明図である。It is explanatory drawing which shows typically the 3rd example of the reinforcement structure with respect to 1st wiring and 2nd wiring shown in FIG. 本発明を適用した電気光学装置を用いた投射型表示装置の概略構成図である。It is a schematic block diagram of the projection type display device using the electro-optic device to which this invention is applied.

図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各部材等を図面上で認識可能な程度の大きさとするため、各部材毎に縮尺を異ならしめてある。 Embodiments of the present invention will be described with reference to the drawings. In the drawings referred to in the following description, the scales are different for each member in order to make each member or the like recognizable in the drawing.

［電気光学装置１の構成］
（基本構成）
図１は、本発明を適用した電気光学装置１の一態様を模式的に示す説明図である。図１に示す電気光学装置１は、後述するライトバルブ等として用いられる液晶装置であり、電気光学装置１は、電気光学パネル１００として液晶パネルを備えている。電気光学パネル１００は、画素電極（図示せず）等が形成された素子基板１０１に対して、共通電極（図示せず）等が形成された対向基板１０２がシール材（図示せず）によって貼り合わされている。電気光学パネル１００において、シール材で囲まれた領域には液晶材料（図示せず）が設けられている。本形態の電気光学パネル１００は透過型液晶パネルである。従って、素子基板１０１および対向基板１０２には、耐熱ガラスや石英基板等の透光性基板が用いられている。 [Configuration of Electro-Optical Device 1]
(Basic configuration)
FIG. 1 is an explanatory diagram schematically showing an aspect of an electro-optical device 1 to which the present invention is applied. The electro-optical device 1 shown in FIG. 1 is a liquid crystal device used as a light valve or the like described later, and the electro-optical device 1 includes a liquid crystal panel as the electro-optical panel 100. In the electro-optical panel 100, an opposing substrate 102 on which a common electrode (not shown) or the like is formed is attached to an element substrate 101 on which a pixel electrode (not shown) or the like is formed by a sealing material (not shown). It is matched. In the electro-optical panel 100, a liquid crystal material (not shown) is provided in a region surrounded by a sealing material. The electro-optical panel 100 of this embodiment is a transmissive liquid crystal panel. Therefore, a translucent substrate such as heat-resistant glass or a quartz substrate is used for the element substrate 101 and the opposing substrate 102.

本形態の電気光学装置１において、電気光学パネル１００の素子基板１０には、駆動用ＩＣ２が実装された配線基板３（実装構造体４／実装基板）が接続されており、駆動用ＩＣ２から電気光学パネル１００には配線基板３を介して画像信号等が出力される。従って、配線基板３の端部において、素子基板１０と重なる位置には、複数の出力電極３０２が形成されている一方、素子基板１０の端部には、複数の出力電極３０２が各々接続される画像信号入力端子１６等の複数の端子が形成されている。本形態において、駆動用ＩＣ２が実装された配線基板３（実装構造体４）が複数接続されている。より具体的には、素子基板１０には、第１駆動用ＩＣ２１が実装された第１配線基板３１（第１実装構造体４１）と、第２駆動用ＩＣ２２が実装された第２配線基板３２（第２実装構造体４２）とが接続されており、第１駆動用ＩＣ２１および第２駆動用ＩＣ２２から電気光学パネル１００には第１配線基板３１および第２配線基板３２を介して画像信号等が出力される。従って、第１配線基板３１の端部には、素子基板１０と重なる位置に複数の出力電極３１２（出力電極３０２）が形成されている一方、素子基板１０の端部には、画像信号入力端子１６１（画像信号入力端子１６）等の複数の端子が形成されている。また、第２配線基板３２の端部には、素子基板１０と重なる位置に複数の出力電極３２２（出力電極３０２）が形成されている一方、素子基板１０の端部には、画像信号入力端子１６２（画像信号入力端子１６）等の複数の端子が形成されている。画像信号入力端子１６１、１６２は各々、ｙ方向でずれた位置で素子基板１０の縁に沿って配列されている。また、画像信号入力端子１６１と画像信号入力端子１６２は各々、ｘ方向でずれている。 In the electro-optical device 1 of the present embodiment, the wiring board 3 (mounting structure 4 / mounting board) on which the driving IC 2 is mounted is connected to the element board 10 of the electro-optical panel 100, and electricity is supplied from the driving IC 2. An image signal or the like is output to the optical panel 100 via the wiring substrate 3. Therefore, at the end of the wiring board 3, a plurality of output electrodes 302 are formed at positions overlapping the element substrate 10, while a plurality of output electrodes 302 are connected to the ends of the element substrate 10, respectively. A plurality of terminals such as an image signal input terminal 16 are formed. In this embodiment, a plurality of wiring boards 3 (mounting structure 4) on which the driving IC 2 is mounted are connected. More specifically, on the element substrate 10, the first wiring board 31 (first mounting structure 41) on which the first drive IC 21 is mounted and the second wiring board 32 on which the second drive IC 22 is mounted are mounted. (Second mounting structure 42) is connected to the electro-optical panel 100 from the first drive IC 21 and the second drive IC 22 via the first wiring board 31 and the second wiring board 32. Is output. Therefore, a plurality of output electrodes 312 (output electrodes 302) are formed at positions overlapping with the element substrate 10 at the end of the first wiring board 31, while an image signal input terminal is formed at the end of the element substrate 10. A plurality of terminals such as 161 (image signal input terminal 16) are formed. Further, a plurality of output electrodes 322 (output electrodes 302) are formed at positions overlapping with the element substrate 10 at the end of the second wiring board 32, while an image signal input terminal is formed at the end of the element substrate 10. A plurality of terminals such as 162 (image signal input terminal 16) are formed. The image signal input terminals 161 and 162 are arranged along the edge of the element substrate 10 at positions deviated in the y direction, respectively. Further, the image signal input terminal 161 and the image signal input terminal 162 are deviated from each other in the x direction.

配線基板３（第１配線基板３１および第２配線基板３２）には、片面配線基板が用いられている。配線基板３は、配線が同一層の金属層からなる単層基板、および配線が複数層の金属層からなる多層基板のいずれを用いてもよいが、本形態において、配線基板３は単層基板からなる。配線基板３（第１配線基板３１および第２配線基板３２）は、フレキシブル配線基板からなる。それ故、配線基板３（第１配線基板３１および第２配線基板３２）は、いわゆるＣＯＦ（Chip On Film）である。 A single-sided wiring board is used for the wiring board 3 (first wiring board 31 and second wiring board 32). As the wiring board 3, either a single-layer board in which the wiring is made of the same metal layer or a multilayer board in which the wiring is made of a plurality of metal layers may be used. In this embodiment, the wiring board 3 is a single-layer board. Consists of. The wiring board 3 (first wiring board 31 and second wiring board 32) is made of a flexible wiring board. Therefore, the wiring board 3 (first wiring board 31 and second wiring board 32) is a so-called COF (Chip On Film).

（電気光学装置１の電気的構成）
図２は、図１に示す電気光学装置１の電気的構成を示す説明図である。図２に示すように、電気光学パネル１００は、表示領域１１０、走査線駆動回路１３０、データ線選択回路１５０（選択回路）、ｎ本の画像信号線１６０と、ｎ個の画像信号入力端子１６と、ｋ本の選択信号線１４０と、ｋ個の選択信号入力端子１４５と、複数の電源端子１７１、１７２、１７３と、電源端子１７１、１７２、１７３に対応する電源線１７４、１７５、１７６とを有している。ｎは、１以上の整数であり、ｋは２以上の整数である。図２に示す形態においてはｋ＝４である。これらの要素は、図１に示す素子基板１０１上に形成されている。素子基板１０１には、表示領域１１０の周辺部の一辺に沿ってデータ線選択回路１５０が形成され、データ線選択回路１５０が形成された辺と交差する他の辺に沿って走査線駆動回路１３０が形成されている。 (Electrical configuration of electro-optical device 1)
FIG. 2 is an explanatory diagram showing an electrical configuration of the electro-optical device 1 shown in FIG. As shown in FIG. 2, the electro-optical panel 100 includes a display area 110, a scanning line drive circuit 130, a data line selection circuit 150 (selection circuit), n image signal lines 160, and n image signal input terminals 16. , K selection signal lines 140, k selection signal input terminals 145, a plurality of power supply terminals 171, 172, 173, and power supply lines 174, 175, 176 corresponding to power supply terminals 171, 172, 173. have. n is an integer of 1 or more, and k is an integer of 2 or more. In the form shown in FIG. 2, k = 4. These elements are formed on the element substrate 101 shown in FIG. The data line selection circuit 150 is formed on the element substrate 101 along one side of the peripheral portion of the display area 110, and the scanning line drive circuit 130 is formed along the other side intersecting the side on which the data line selection circuit 150 is formed. Is formed.

第１駆動用ＩＣ２１および第２駆動用ＩＣ２２は、外部の上位回路（図示せず）から第１配線基板３１および第２配線基板３２（図１参照）を介して入力されるクロック信号、制御信号、および画像データ等に従って、電気光学パネル１００に表示させる画像を示す画像信号を出力する。電気光学パネル１００は、第１駆動用ＩＣ２１、第１配線基板３１、第２駆動用ＩＣ２２、および第２配線基板３２から入力されるクロック信号および画像信号に基づいて画像を表示する。第１駆動用ＩＣ２１および第２駆動用ＩＣ２２は、同一の構成を有しており、画像信号以外は同一の信号を出力する。 The first drive IC 21 and the second drive IC 22 are clock signals and control signals input from an external host circuit (not shown) via the first wiring board 31 and the second wiring board 32 (see FIG. 1). , And an image signal indicating an image to be displayed on the electro-optical panel 100 is output according to the image data and the like. The electro-optical panel 100 displays an image based on the clock signal and the image signal input from the first drive IC 21, the first wiring board 31, the second drive IC 22, and the second wiring board 32. The first drive IC 21 and the second drive IC 22 have the same configuration, and output the same signal except for the image signal.

表示領域１１０は、画像を表示する領域である。表示領域１１０は、ｍ本の走査線１１２、（ｋ×ｎ）本のデータ線１１４、および（ｍ×ｋ×ｎ）個の画素１１１を有する。ｍは、１以上の整数である。画素１１１は、走査線１１２とデータ線１１４との交差に対応して設けられ、ｍ行×（ｋ×ｎ）列のマトリクス状に配列される。走査線１１２は、走査信号Ｙ１、Ｙ２、Ｙ３…Ｙｍを伝送する信号線であり、走査線駆動回路１３０から行方向（ｘ方向）に沿って設けられている。データ線１１４は、データ信号を伝送する信号線であり、データ線選択回路１５０から列方向（ｙ方向）に沿って設けられている。 The display area 110 is an area for displaying an image. The display area 110 has m scanning lines 112, (k × n) data lines 114, and (m × k × n) pixels 111. m is an integer of 1 or more. The pixels 111 are provided corresponding to the intersection of the scanning line 112 and the data line 114, and are arranged in a matrix of m rows × (k × n) columns. The scanning line 112 is a signal line that transmits scanning signals Y1, Y2, Y3 ... Ym, and is provided along the row direction (x direction) from the scanning line drive circuit 130. The data line 114 is a signal line for transmitting a data signal, and is provided along the column direction (y direction) from the data line selection circuit 150.

表示領域１１０において、ｋ本（列）のデータ線１１４に対応するｋ×ｍ個の画素１１１が、１つの画素群（ブロック）を形成している。例えば、複数（ｍ個）の第１画素１１１ａがｙ方向に沿って配列された第１画素列１１１ｅがＸ方向に沿って複数（ｋ列）配列された第１画素群１１１ｈと、複数（ｍ個）の第２画素１１１ｂがｙ方向に沿って配列された第２画素列１１１ｆがＸ方向に沿って複数（ｋ列）配列された第２画素群１１１ｉとが設けられている。ここで、同一の画素群に属する画素１１１は、データ線選択回路１５０を介して同一の画像信号線１６０に接続されている。従って、電気光学パネル１００は、ｎ本（列）の画像信号線１６０あるいはｎ個の画像信号入力端子１６１によってｎ個のブロックに区分されたｎ個（列）の画素群を有することになる。 In the display area 110, k × m pixels 111 corresponding to k lines (columns) of data lines 114 form one pixel group (block). For example, a plurality (m) of the first pixel group 111h in which a plurality (m) of the first pixels 111a are arranged along the y direction and a plurality (k rows) of the first pixel rows 111e are arranged in the X direction. A second pixel group 111i is provided in which a plurality of (k rows) of second pixel rows 111f in which the second pixels 111b are arranged along the y direction are arranged along the X direction. Here, the pixels 111 belonging to the same pixel group are connected to the same image signal line 160 via the data line selection circuit 150. Therefore, the electro-optical panel 100 has n (row) pixel groups divided into n blocks by n (row) image signal lines 160 or n image signal input terminals 161.

以下の説明において、複数の走査線１１２の各々を区別する必要があるときは、第１行、第２行、第３行、…、および第ｍ行の走査線１１２と表す。複数のデータ線１１４の各々を区別する必要があるときは、第１列、第２列、第３列、…第（ｋ×ｎ）列のデータ線１１４と表す。画像信号線１６０についても同様である。 In the following description, when it is necessary to distinguish each of the plurality of scanning lines 112, they are referred to as scanning lines 112 of the first line, the second line, the third line, ..., And the mth line. When it is necessary to distinguish each of the plurality of data lines 114, it is represented by the data lines 114 of the first column, the second column, the third column, ... The (k × n) column. The same applies to the image signal line 160.

走査線駆動回路１３０は、マトリクス状に配置された複数の画素１１１の中から、データを書き込む行を選択する。具体的には、走査線駆動回路１３０は、複数の走査線１１２の中から１本の走査線１１２を選択するための走査信号を出力する。走査線駆動回路１３０は、第１行、第２行、第３行、…第ｍ行の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…Ｙｍを供給する。走査信号Ｙ１、Ｙ２、Ｙ３、…Ｙｍは、例えば、順次排他的にハイレベルとなる信号である。 The scanning line drive circuit 130 selects a line for writing data from a plurality of pixels 111 arranged in a matrix. Specifically, the scanning line driving circuit 130 outputs a scanning signal for selecting one scanning line 112 from the plurality of scanning lines 112. The scanning line drive circuit 130 supplies scanning signals Y1, Y2, Y3, ... Ym to the scanning lines 112 of the first line, the second line, the third line, ... The mth line. The scanning signals Y1, Y2, Y3, ... Ym are, for example, signals that sequentially and exclusively become high levels.

データ線選択回路１５０は、各画素群において、画像信号を書き込む画素１１１の列（画素列）を選択する。具体的には、データ線選択回路１５０は、その画素群に属するｋ本のデータ線１１４の中から少なくとも１本のデータ線１１４を、選択信号ＳＥＬ［１］〜ＳＥＬ［ｋ］に応じて選択する。データ線１１４は、ｋ本を単位として、データ線選択回路１５０により、１本ずつ１本の画像信号線１６０に接続される。本形態において、データ線選択回路１５０は、ｎ個の画素群の各々に対応するｎ個のデマルチプレクサー１５１を有する。デマルチプレクサー１５１および画素１１１の詳細構成は、図３を参照して後述する。 The data line selection circuit 150 selects a row (pixel row) of pixels 111 for writing an image signal in each pixel group. Specifically, the data line selection circuit 150 selects at least one data line 114 from the k data lines 114 belonging to the pixel group according to the selection signals SEL [1] to SEL [k]. To do. The data lines 114 are connected to each image signal line 160 one by one by the data line selection circuit 150 in units of k lines. In the present embodiment, the data line selection circuit 150 has n demultiplexers 151 corresponding to each of n pixel groups. The detailed configuration of the demultiplexer 151 and the pixel 111 will be described later with reference to FIG.

画像信号線１６０は、画像信号入力端子１６とデータ線選択回路１５０との間を接続する。画像信号線１６０は、画像信号入力端子１６を介して、第１配線基板３１および第２配線基板３２から入力された画像信号Ｓ（Ｓ［１］〜Ｓ［ｎ］）を、データ線選択回路１５０に伝送する信号線であり、ｎ個の画像信号入力端子１６あるいはｎ個の画素群の各々に対応して、ｎ列（本）設けられている。画像信号Ｓは、画素１１１に書き込まれるデータを示す信号である。ここで、「画像」は静止画または動画をいう。１本の画像信号線１６０は、データ線選択回路１５０を介してｋ本のデータ線１１４に接続される。従って、画像信号Ｓにおいては、これらｋ本のデータ線１１４に供給されるデータが時分割多重されている。 The image signal line 160 connects between the image signal input terminal 16 and the data line selection circuit 150. The image signal line 160 selects an image signal S (S [1] to S [n]) input from the first wiring board 31 and the second wiring board 32 via the image signal input terminal 16 as a data line selection circuit. It is a signal line to be transmitted to 150, and is provided with n rows (lines) corresponding to each of n image signal input terminals 16 or n pixel groups. The image signal S is a signal indicating data written in the pixel 111. Here, the "image" refers to a still image or a moving image. One image signal line 160 is connected to k data lines 114 via a data line selection circuit 150. Therefore, in the image signal S, the data supplied to these k data lines 114 is time-division-multiplexed.

選択信号線１４０は、選択信号入力端子１４５とデータ線選択回路１５０のデマルチプレクサー１５１の間を接続する。選択信号線１４０（１４０［１］〜１４０［ｋ］）は、選択信号入力端子１４５（１４５［１］〜１４５［ｋ］）から入力された選択信号ＳＥＬ（ＳＥＬ［１］〜ＳＥＬ［ｋ］）を伝送する信号線であり、ｋ本設けられる。選択信号ＳＥＬは、順次ハイレベルとなる信号である。 The selection signal line 140 connects between the selection signal input terminal 145 and the demultiplexer 151 of the data line selection circuit 150. The selection signal line 140 (140 [1] to 140 [k]) is a selection signal SEL (SEL [1] to SEL [k]) input from the selection signal input terminal 145 (145 [1] to 145 [k]). ) Is a signal line to be transmitted, and k lines are provided. The selection signal SEL is a signal that sequentially becomes a high level.

画像信号入力端子１６は、第１配線基板３１および第２配線基板３２が接続される端子（電極パッド）であり、画像信号Ｓ［ｊ］が供給される（ｊは、１≦ｊ≦ｎを満たす整数）。この例では、第１駆動用ＩＣ２１から、第１列、第３列、第５列、…第（２ｔ−１）列の奇数列の画像信号線１６０に対応する画像信号入力端子１６に、画像信号Ｓ［１］、Ｓ［３］、Ｓ［５］、…Ｓ［２ｔ−１］が供給される（ｔは１≦ｔ≦ｎ/２の整数）。また、第２駆動用ＩＣ２２から、第２列、第４列、第６列、…第（２ｔ）列の偶数列の画像信号線１６０に対応する画像信号入力端子１６に、画像信号Ｓ［２］、Ｓ［４］、Ｓ［６］、…Ｓ［２ｔ］が供給される。画像信号Ｓは、いわゆるデータ信号であり、画像信号入力端子１６には、画像の表示に応じた異なる波形のアナログ信号が供給される。 The image signal input terminal 16 is a terminal (electrode pad) to which the first wiring board 31 and the second wiring board 32 are connected, and the image signal S [j] is supplied (j is 1 ≦ j ≦ n). Integer to satisfy). In this example, the image is transferred from the first drive IC 21 to the image signal input terminal 16 corresponding to the odd-numbered row image signal lines 160 in the first row, the third row, the fifth row, ... The (2t-1) row. The signals S [1], S [3], S [5], ... S [2t-1] are supplied (t is an integer of 1 ≦ t ≦ n / 2). Further, from the second drive IC 22, the image signal S [2] is connected to the image signal input terminal 16 corresponding to the even-numbered row image signal lines 160 in the second row, the fourth row, the sixth row, ... The (2t) row. ], S [4], S [6], ... S [2t] are supplied. The image signal S is a so-called data signal, and an analog signal having a different waveform according to the display of the image is supplied to the image signal input terminal 16.

選択信号入力端子１４５は、第１配線基板３１および第２配線基板３２に接続される端子（電極パッド）であり、パルス信号からなる選択信号ＳＥＬが供給される。選択信号ＳＥＬは、データ線選択回路１５０において、データ線１１４を選択するタイミング信号である。選択信号入力端子１４５は、第１配線基板３１が接続される端子、および第２配線基板３２に接続される端子が含まれており、第１配線基板３１の第１駆動用ＩＣ２１および第２配線基板３２の第２駆動用ＩＣ２２の両方あるいは一方から選択信号ＳＥＬが供給される。本形態では、第１配線基板３１および第２配線基板３２の各々に対応する選択信号入力端子１４５には、同じ波形の選択信号ＳＥＬが供給される。従って、選択信号入力端子１４５については、第１配線基板３１が接続される端子、および第２配線基板３２に接続される端子を区別せずに示してある。 The selection signal input terminal 145 is a terminal (electrode pad) connected to the first wiring board 31 and the second wiring board 32, and a selection signal SEL composed of a pulse signal is supplied. The selection signal SEL is a timing signal for selecting the data line 114 in the data line selection circuit 150. The selection signal input terminal 145 includes a terminal to which the first wiring board 31 is connected and a terminal to be connected to the second wiring board 32, and the first drive IC 21 and the second wiring of the first wiring board 31 are included. The selection signal SEL is supplied from both or one of the second drive IC 22 of the substrate 32. In this embodiment, the selection signal SEL having the same waveform is supplied to the selection signal input terminals 145 corresponding to each of the first wiring board 31 and the second wiring board 32. Therefore, regarding the selection signal input terminal 145, the terminal to which the first wiring board 31 is connected and the terminal to be connected to the second wiring board 32 are shown without distinction.

電源端子１７１、電源端子１７２、および電源端子１７３は、第１配線基板３１および第２配線基板３２に接続される端子（電極パッド）であり、第１駆動用ＩＣ２１および第２配線基板３２を経由せずに、上位回路から第１配線基板３１および第２配線基板３２を介して電源電圧が供給される。電源電圧とは、電気光学パネル１００において電源として用いられる電圧であり、この例では直流電圧である。電源端子１７１は電圧ＬＣＣＯＭを供給するための端子であり、電源端子１７２は電圧ＶＳＳＹを供給するための端子であり、電源端子１７３は電圧ＶＤＤＹを供給するための端子である。電圧ＬＣＣＯＭは、液晶層に印加される電圧の基準電位となる電圧である。電圧ＶＳＳＹは、走査線駆動回路１３０における低電圧側の電源電位となる電圧である。電圧ＶＤＤＹは、走査線駆動回路１３０における高電圧側の電源電位となる電圧である。 The power supply terminal 171 and the power supply terminal 172, and the power supply terminal 173 are terminals (electrode pads) connected to the first wiring board 31 and the second wiring board 32, and pass through the first drive IC 21 and the second wiring board 32. Instead, the power supply voltage is supplied from the host circuit via the first wiring board 31 and the second wiring board 32. The power supply voltage is a voltage used as a power supply in the electro-optical panel 100, and is a DC voltage in this example. The power supply terminal 171 is a terminal for supplying the voltage LCCOM, the power supply terminal 172 is a terminal for supplying the voltage VSSY, and the power supply terminal 173 is a terminal for supplying the voltage VDDY. The voltage LCCOM is a voltage that serves as a reference potential for the voltage applied to the liquid crystal layer. The voltage VSSY is a voltage that serves as a power supply potential on the low voltage side of the scanning line drive circuit 130. The voltage VDDY is a voltage that serves as a power supply potential on the high voltage side of the scanning line drive circuit 130.

電源端子１７１、１７２、１７３は各々、ｘ方向の両側に設けられることがある。走査線駆動回路１３０が素子基板１０１の左右両側に１つずつ設けられる構成に対応するためである。本形態では、走査線駆動回路１３０が１つだけ構成されているため、電源端子１７２、１７３は、ｘ方向の片側だけに設けられている。 The power supply terminals 171, 172, and 173 may be provided on both sides in the x direction, respectively. This is to support a configuration in which one scanning line drive circuit 130 is provided on each of the left and right sides of the element substrate 101. In this embodiment, since only one scanning line drive circuit 130 is configured, the power supply terminals 172 and 173 are provided on only one side in the x direction.

（デマルチプレクサー１５１および画素１１１の構成）
図３は、図２に示す画素１１１およびデータ線選択回路１５０の構成を示す説明図である。図３では、表示領域１１０の第ｉ行の第（ｋ×ｊ−ｋ＋１）列〜第（ｋ×ｊ）列の画素１１１と、それらに対応するデマルチプレクサー１５１が示されている（ｉは、１≦ｉ≦ｍを満たす整数）。 (Structure of Demultiplexer 151 and Pixel 111)
FIG. 3 is an explanatory diagram showing the configuration of the pixel 111 and the data line selection circuit 150 shown in FIG. In FIG. 3, the pixels 111 in the (k × j−k + 1) to the (k × j) columns of the i-th row of the display area 110 and the corresponding demultiplexer 151 are shown (i is). 1, ≤ i ≤ m).

画素１１１は、ＴＦＴ（Thin Film Transistor）等からなる画素スイッチング素子１１６と、画素電極１１８と、液晶層１２０と、共通電極１０８と、保持容量１１７とを有する。画素スイッチング素子１１６は、画素電極１１８へのデータの書き込み（電圧の印加）を制御するスイッチング素子であり、本形態において、画素スイッチング素子１１６は、ｎチャネル型の電界効果トランジスターである。画素スイッチング素子１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極は画素電極１１８に接続されている。走査線１１２にハイレベルの走査信号が供給されると画素スイッチング素子１１６はオン状態になり、画素電極１１８に画像信号が供給される。走査線１１２にローレベルの走査信号が供給されると画素スイッチング素子１１６はオフ状態になる。共通電極１０８はすべての画素１１１について共通である。共通電極１０８には共通電圧ＬＣＣＯＭが印加される。液晶層１２０には、画素電極１１８と共通電極１０８との電位差に相当する電圧が印加され、この電圧に応じて光学的特性（透過率または反射率）が変化する。保持容量１１７は、画素電極１１８と共通電圧ＶＣＯＭとの電位差に相当する電荷を保持する。本形態において、共通電圧ＶＣＯＭと共通電圧ＬＣＣＯＭとは等しい。以下、ある特定の画素群において画素１１１に含まれる要素の各々を区別するときは、画素スイッチング素子１１６［ｓ］のように表記して区別する（ｓは、１≦ｓ≦ｋを満たす整数）。 The pixel 111 has a pixel switching element 116 made of a TFT (Thin Film Transistor) or the like, a pixel electrode 118, a liquid crystal layer 120, a common electrode 108, and a holding capacity 117. The pixel switching element 116 is a switching element that controls writing (application of voltage) of data to the pixel electrode 118, and in the present embodiment, the pixel switching element 116 is an n-channel type field effect transistor. The gate electrode of the pixel switching element 116 is connected to the scanning line 112, the source electrode is connected to the data line 114, and the drain electrode is connected to the pixel electrode 118. When a high-level scanning signal is supplied to the scanning line 112, the pixel switching element 116 is turned on and an image signal is supplied to the pixel electrode 118. When a low-level scanning signal is supplied to the scanning line 112, the pixel switching element 116 is turned off. The common electrode 108 is common to all pixels 111. A common voltage LCCOM is applied to the common electrode 108. A voltage corresponding to the potential difference between the pixel electrode 118 and the common electrode 108 is applied to the liquid crystal layer 120, and the optical characteristics (transmittance or reflectance) change according to this voltage. The holding capacity 117 holds a charge corresponding to the potential difference between the pixel electrode 118 and the common voltage VCOM. In this embodiment, the common voltage VCOM and the common voltage LCCOM are equal. Hereinafter, when distinguishing each of the elements included in the pixel 111 in a specific pixel group, the elements are distinguished by notation such as pixel switching element 116 [s] (s is an integer satisfying 1 ≦ s ≦ k). ..

デマルチプレクサー１５１は、選択信号ＳＥＬ［１］〜ＳＥＬ［ｋ］に応じて選択されたデータ線１１４に、画像信号Ｓを供給する回路である。例えば、デマルチプレクサー１５１は、図２に示す第１画素群１１１ｈおよび第２画素群１１１ｉの各々から画像信号の供給先となる第１画素列１１１ｅおよび第２画素列１１１ｆを選択する。デマルチプレクサー１５１には、画像信号入力端子１６から入力された画像信号Ｓが、画像信号線１６０を介して供給される。一つのデマルチプレクサー１５１は、１つの画像信号入力部と、ｋ個の選択信号入力部と、ｋ個の画像信号出力部と、ｋ個のスイッチング素子１５２（１５２［１］〜１５２［ｋ］）とを有し、画像信号線１６０を介して１つの画像信号入力端子１６１と、選択信号線１４０を介してｋ個の選択信号入力端子１４５（１４５［１］〜１４５［ｋ］）と、ｋ個のデータ線１１４とに接続される。スイッチング素子１５２は、ゲートに入力される選択信号ＳＥＬに応じてデータ線１１４（画素列）を選択するためのスイッチング素子である。 The demultiplexer 151 is a circuit that supplies the image signal S to the data line 114 selected according to the selection signals SEL [1] to SEL [k]. For example, the demultiplexer 151 selects the first pixel row 111e and the second pixel row 111f to which the image signal is supplied from each of the first pixel group 111h and the second pixel group 111i shown in FIG. The image signal S input from the image signal input terminal 16 is supplied to the demultiplexer 151 via the image signal line 160. One demultiplexer 151 includes one image signal input unit, k selection signal input units, k image signal output units, and k switching elements 152 (152 [1] to 152 [k]]. ), One image signal input terminal 161 via the image signal line 160, and k selection signal input terminals 145 (145 [1] to 145 [k]) via the selection signal line 140. It is connected to k data lines 114. The switching element 152 is a switching element for selecting the data line 114 (pixel sequence) according to the selection signal SEL input to the gate.

スイッチング素子１５２［１］のゲート電極は、選択信号線１４０［１］に接続され、ソース電極は第ｊ列の画像信号線１６０に接続され、ドレイン電極は第（４ｊ−３）列のデータ線１１４（すなわち、第ｊ番目の画素群の画素スイッチング素子１１６［１］のソース電極）に接続されている。選択信号線１４０［１］にハイレベルの選択信号ＳＥＬ［１］が供給されるとスイッチング素子１５２はオン状態になり、第ｊ列の画像信号線１６０と第（４ｊ−３）列のデータ線１１４とが低インピーダンス状態になり導通する。すなわち、第（４ｊ−３）列のデータ線１１４に画像信号Ｓ［ｊ］が供給される。選択信号線１４０［１］にローレベルの選択信号ＳＥＬ［１］が供給されるとスイッチング素子１５２［１］はオフ状態になり、第ｊ列の画像信号線１６０と第（４ｊ−３）列のデータ線１１４とが高インピーダンス状態になる。 The gate electrode of the switching element 152 [1] is connected to the selection signal line 140 [1], the source electrode is connected to the image signal line 160 of the jth row, and the drain electrode is the data line of the (4j-3) row. It is connected to 114 (that is, the source electrode of the pixel switching element 116 [1] of the jth pixel group). When the high-level selection signal SEL [1] is supplied to the selection signal line 140 [1], the switching element 152 is turned on, and the image signal line 160 in the jth column and the data line in the (4j-3) column are turned on. The 114 and 114 are in a low impedance state and become conductive. That is, the image signal S [j] is supplied to the data line 114 in the (4j-3) column. When the low-level selection signal SEL [1] is supplied to the selection signal line 140 [1], the switching element 152 [1] is turned off, and the image signal line 160 in the jth row and the (4j-3) row The data line 114 and the data line 114 of the above are in a high impedance state.

スイッチング素子１５２［２］のゲート電極は、選択信号線１４０［２］に接続され、ソース電極は第ｊ列の画像信号線１６０に接続され、ドレイン電極は第（４ｊ−２）列のデータ線１１４に接続されている。選択信号線１４０［２］にハイレベルの選択信号ＳＥＬ［２］が供給されるとスイッチング素子１５２［２］はオン状態になり、第ｊ列の画像信号線１６０と第（４ｊ−２）列のデータ線１１４とが導通する。すなわち、第（４ｊ−２）列のデータ線１１４に画像信号Ｓ［ｊ］が供給される。選択信号線１４０［２］にローレベルの選択信号ＳＥＬ［２］が供給されるとスイッチング素子１５２［２］はオフ状態になり、第ｊ列の画像信号線１６０と第（４ｊ−２）列のデータ線１１４とが高インピーダンス状態になる。 The gate electrode of the switching element 152 [2] is connected to the selection signal line 140 [2], the source electrode is connected to the image signal line 160 of the jth row, and the drain electrode is the data line of the (4j-2) row. It is connected to 114. When the high-level selection signal SEL [2] is supplied to the selection signal line 140 [2], the switching element 152 [2] is turned on, and the image signal line 160 in the jth row and the (4j-2) row The data line 114 of the above is conductive. That is, the image signal S [j] is supplied to the data line 114 in the first (4j-2) column. When the low-level selection signal SEL [2] is supplied to the selection signal line 140 [2], the switching element 152 [2] is turned off, and the image signal line 160 in the jth row and the (4j-2) row The data line 114 and the data line 114 of the above are in a high impedance state.

スイッチング素子１５２［３］のゲート電極は、選択信号線１４０［３］に接続され、ソース電極は第ｊ列の画像信号線１６０に接続され、ドレイン電極は第（４ｊ−１）列のデータ線１１４（すなわち、第ｊ番目の画素群の画素スイッチング素子１１６［３］のソース電極）に接続されている。選択信号線１４０［３］にハイレベルの選択信号ＳＥＬ［３］が供給されるとスイッチング素子１５２［３］はオン状態になり、第ｊ列の画像信号線１６０と第（４ｊ−１）列のデータ線１１４とが導通する。すなわち、第（４ｊ−１）列のデータ線１１４に画像信号Ｓ［ｊ］が供給される。選択信号線１４０［３］にローレベルの選択信号ＳＥＬ［３］が供給されるとスイッチング素子１５２［３］はオフ状態になり、第ｊ列の画像信号線１６０と第（４ｊ−１）列のデータ線１１４とが高インピーダンス状態になる。 The gate electrode of the switching element 152 [3] is connected to the selection signal line 140 [3], the source electrode is connected to the image signal line 160 of the jth row, and the drain electrode is the data line of the (4j-1) row. It is connected to 114 (that is, the source electrode of the pixel switching element 116 [3] of the jth pixel group). When the high-level selection signal SEL [3] is supplied to the selection signal line 140 [3], the switching element 152 [3] is turned on, and the image signal line 160 in the jth row and the (4j-1) row are in the jth row. The data line 114 of the above is conductive. That is, the image signal S [j] is supplied to the data line 114 in the first (4j-1) column. When the low-level selection signal SEL [3] is supplied to the selection signal line 140 [3], the switching element 152 [3] is turned off, and the image signal line 160 in the jth row and the (4j-1) row are in the jth row. The data line 114 and the data line 114 of the above are in a high impedance state.

スイッチング素子１５２［４］のゲート電極は、選択信号線１４０［４］に接続され、ソース電極は第ｊ列の画像信号線１６０に接続され、ドレイン電極は第４ｊ列のデータ線１１４（すなわち、第ｊ列の画素群の画素スイッチング素子１１６［４］のソース電極）に接続されている。選択信号線１４０［４］にハイレベルの選択信号ＳＥＬ［４］が供給されるとスイッチング素子１５２［４］はオン状態になり、第ｊ列の画像信号線１６０と第４ｊ列のデータ線１１４とが導通する。すなわち、第４ｊ列のデータ線１１４に画像信号Ｓ［ｊ］が供給される。選択信号線１４０［４］にローレベルの選択信号ＳＥＬ［４］が供給されるとスイッチング素子１５２［４］はオフ状態になり、第ｊ列の画像信号線１６０と第４ｊ列のデータ線１１４とが高インピーダンス状態になる。 The gate electrode of the switching element 152 [4] is connected to the selection signal line 140 [4], the source electrode is connected to the image signal line 160 in row j, and the drain electrode is connected to the data line 114 in row 4j (ie, row 114). It is connected to the source electrode of the pixel switching element 116 [4] of the pixel group in the j-th row). When the high-level selection signal SEL [4] is supplied to the selection signal line 140 [4], the switching element 152 [4] is turned on, and the image signal line 160 in the j-th column and the data line 114 in the 4j-th column are turned on. And conduct. That is, the image signal S [j] is supplied to the data line 114 in the 4j column. When the low-level selection signal SEL [4] is supplied to the selection signal line 140 [4], the switching element 152 [4] is turned off, and the image signal line 160 in the jth column and the data line 114 in the 4j column are turned off. And becomes a high impedance state.

（動作）
図４は、図１に示す電気光学装置１の動作例を示すタイミングチャートである。図４では、水平同期信号Ｈｓｙｎｃ、走査信号Ｙ１、Ｙ２、Ｙ３…Ｙｍ、走査信号Ｙ１、Ｙ２、Ｙ３、…Ｙｍがハイレベルのタイミングに対応した選択信号ＳＥＬ［１］〜［ｋ］、および画像信号Ｓ［１］〜［ｎ］を図示している。 (motion)
FIG. 4 is a timing chart showing an operation example of the electro-optical device 1 shown in FIG. In FIG. 4, the horizontal synchronization signals Hsync, scanning signals Y1, Y2, Y3 ... Ym, scanning signals Y1, Y2, Y3, ... Ym correspond to high-level timings, selection signals SEL [1] to [k], and an image. The signals S [1] to [n] are illustrated.

画像信号Ｓ［ｊ］には、対応する画素群のｋ本の画素１１１である第［ｋ×ｊ−ｋ＋１］〜第［ｋ×ｊ］列の画素１１１に書き込まれるデータが時分割多重されている。また、Ｓ［ｊ］が奇数番目のＳ［２ｔ−１］である場合は、第１駆動用ＩＣ２１から奇数番目の画素群のデータ線１１４に供給される。また、Ｓ［ｊ］が偶数番目のＳ［２ｔ］である場合は、第２駆動用ＩＣ２２から偶数番目の画素群のデータ線１１４に供給される。かかる構成によれば、第１駆動用ＩＣ２１および第２駆動用ＩＣ２２の２つの駆動用ＩＣを用いているため、１つの駆動用ＩＣを用いた場合と比較して１周期で２倍の画素に対してデータの書き込みを行うことができる。 In the image signal S [j], data written in the pixels 111 of the th [k × j−k + 1] to the [k × j] columns, which are k pixels 111 of the corresponding pixel group, is time-division-multiplexed. There is. When S [j] is the odd-numbered S [2t-1], the data is supplied from the first drive IC 21 to the data line 114 of the odd-numbered pixel group. When S [j] is the even-numbered S [2t], the data is supplied from the second drive IC 22 to the data line 114 of the even-numbered pixel group. According to this configuration, since two drive ICs, a first drive IC 21 and a second drive IC 22, are used, the number of pixels is doubled in one cycle as compared with the case where one drive IC is used. Data can be written to it.

図４に示すタイミングチャートに基づいて画像を表示するにあたって、本形態では、１つの水平走査期間Ｈ毎にプリチャージ期間Ｔｐｒが設けられており、かかるプリチャージ期間Ｔｐｒでは、画像信号Ｓ１〜Ｓ（ｎ）がプリチャージ電圧Ｖｐｒに設定される。かかるプリチャージ電圧Ｖｐｒは、画像信号Ｓ１〜Ｓ（ｎ）と同様、第１駆動用ＩＣ２１および第２駆動用ＩＣ２２から出力される。また、プリチャージ期間Ｔｐｒでは、選択信号ＳＥＬ［１］〜［ｋ］がハイレベルとなる。従って、１つの水平走査期間Ｈ毎に、全てのデータ線１１４に対して、データ線選択回路１５０を介してプリチャージ電圧Ｖｐｒが供給され、その後、画像信号Ｓ１〜Ｓ［ｎ］が供給される。 In displaying an image based on the timing chart shown in FIG. 4, in the present embodiment, a precharge period Tpr is provided for each horizontal scanning period H, and in the precharge period Tpr, the image signals S1 to S ( n) is set to the precharge voltage Vpr. The precharge voltage Vpr is output from the first drive IC 21 and the second drive IC 22 as in the image signals S1 to S (n). Further, in the precharge period Tpr, the selection signals SEL [1] to [k] are at a high level. Therefore, the precharge voltage Vpr is supplied to all the data lines 114 via the data line selection circuit 150 for each horizontal scanning period H, and then the image signals S1 to S [n] are supplied. ..

本形態において、電気光学装置１では、１フレーム毎に画像信号Ｓ１〜Ｓ（ｎ）の極性が反転する駆動方式が採用されている。従って、プリチャージ期間Ｔｐｒにおいて正極性の第１プリチャージ電圧Ｖｐｒ１が全てのデータ線１１４に供給された後、次の水平走査期間Ｈでは、プリチャージ期間Ｔｐｒにおいて負極性の第２プリチャージ電圧Ｖｐｒ２が全てのデータ線１１４に供給される。 In the present embodiment, the electro-optical device 1 employs a drive system in which the polarities of the image signals S1 to S (n) are inverted for each frame. Therefore, after the positive first precharge voltage Vpr1 is supplied to all the data lines 114 in the precharge period Tpr, in the next horizontal scanning period H, the negative second precharge voltage Vpr2 in the precharge period Tpr Is supplied to all data lines 114.

（駆動用ＩＣ２の構成）
図５を参照して、図１に示す駆動用ＩＣ２の構成を説明する。図５は、図１に示す駆動用ＩＣ２の構成を示す説明図である。なお、以下の説明では、第１駆動用ＩＣ２１と第２駆動用ＩＣ２２とは構成が同一であるため、第１駆動用ＩＣ２１および第２駆動用ＩＣ２２を区別せずに、駆動用ＩＣ２として説明する。また、図５では、特徴が分かりやすいように、駆動用ＩＣ２に形成される配線や回路等のうち、画像信号の出力回路２４０に関係する部分のみを示してある。 (Configuration of drive IC2)
The configuration of the drive IC 2 shown in FIG. 1 will be described with reference to FIG. FIG. 5 is an explanatory diagram showing the configuration of the drive IC 2 shown in FIG. In the following description, since the first drive IC 21 and the second drive IC 22 have the same configuration, the first drive IC 21 and the second drive IC 22 will be described as the drive IC 2 without distinguishing them. .. Further, in FIG. 5, only the portion related to the image signal output circuit 240 is shown in the wiring, the circuit, and the like formed in the drive IC 2 so that the features can be easily understood.

図５において、駆動用ＩＣ２（第１駆動用ＩＣ２１と第２駆動用ＩＣ２２）は、画像信号を出力する複数（ｎ／２個）の出力回路２４０と、１フレーム分の画像データを１水平走査期間Ｈ毎のデジタルデータに変換して出力回路２４０に出力するデータ処理回路２００と、各種信号や電圧を出力するタイミングを制御する制御回路２５０とを有している。データ処理回路２００および制御回路２５０には、図１に示す配線基板３から駆動用ＩＣ２の入力端子２８１を介して各種データや信号が入力される。複数の出力回路２４０は、駆動用ＩＣ２の一方方向Ａに配列されており、一方方向Ａは、駆動用ＩＣ２の長辺に沿う方向である。なお、図示を省略するが、駆動用ＩＣ２には選択信号ＳＥＬの生成回路や出力回路も形成されている。 In FIG. 5, the drive IC 2 (first drive IC 21 and second drive IC 22) scans a plurality of (n / 2) output circuits 240 that output image signals and image data for one frame in one horizontal scan. It has a data processing circuit 200 that converts digital data for each period H and outputs the data to the output circuit 240, and a control circuit 250 that controls the timing of outputting various signals and voltages. Various data and signals are input to the data processing circuit 200 and the control circuit 250 from the wiring board 3 shown in FIG. 1 via the input terminal 281 of the drive IC 2. The plurality of output circuits 240 are arranged in one direction A of the drive IC 2, and the one direction A is a direction along the long side of the drive IC 2. Although not shown, the drive IC 2 is also formed with a selection signal SEL generation circuit and an output circuit.

複数の出力回路２４０は各々、データ処理回路２００から出力されたデジタルデータをアナログ信号に変換するＤＡ変換回路２０３と、ＤＡ変換回路２０３から出力されたアナログ信号を増幅するオペアンプ２０４とを有しており、オペアンプ２０４から他方方向Ｂ（一方方向Ａに対して交差する方向；駆動用ＩＣ２の短辺に沿う方向）に延在する出力線２０８の先端は、駆動用ＩＣ２の出力端子２８２に接続されている。出力線２０８の途中位置にはスイッチ２０５が挿入されており、スイッチ２０５は、制御回路２５０の制御の下、開閉動作を行う。なお、出力端子２８２のうち、第１出力端子２８２ａは、図２に示す第１画素群１１１ｈに画像信号を出力し、第２出力端子２８２ｂは、図２に示す第２画素群１１１ｉに画像信号を出力する。 Each of the plurality of output circuits 240 has a DA conversion circuit 203 that converts the digital data output from the data processing circuit 200 into an analog signal, and an operational amplifier 204 that amplifies the analog signal output from the DA conversion circuit 203. The tip of the output line 208 extending from the operational amplifier 204 in the other direction B (the direction intersecting the one direction A; the direction along the short side of the drive IC2) is connected to the output terminal 282 of the drive IC2. ing. A switch 205 is inserted at an intermediate position of the output line 208, and the switch 205 performs an opening / closing operation under the control of the control circuit 250. Of the output terminals 282, the first output terminal 282a outputs an image signal to the first pixel group 111h shown in FIG. 2, and the second output terminal 282b outputs an image signal to the second pixel group 111i shown in FIG. Is output.

駆動用ＩＣ２では、一方方向Ａに延在する第１配線２６が延在しており、かかる第１配線２６には、図１に示す配線基板３から駆動用ＩＣ２の入力端子２８３を介して正極性の第１プリチャージ電圧Ｖｐｒ１が供給される。第１配線２６は、全ての出力線２０８のスイッチ２０５と出力端子２８２とを接続する部分に対してスイッチ２０６を介して接続している。スイッチ２０６は、制御回路２５０の制御の下、開閉動作を行う。 In the drive IC 2, a first wiring 26 extending in one direction A extends, and the first wiring 26 has a positive electrode from the wiring board 3 shown in FIG. 1 via the input terminal 283 of the drive IC 2. The first precharge voltage Vpr1 of the sex is supplied. The first wiring 26 is connected to the portion connecting the switch 205 and the output terminal 282 of all the output lines 208 via the switch 206. The switch 206 opens and closes under the control of the control circuit 250.

また、駆動用ＩＣ２には、一方方向Ａに延在する第２配線２７が延在しており、かかる第２配線２７には、図１に示す配線基板３から駆動用ＩＣ２の入力端子２８６を介して負極性の第２プリチャージ電圧Ｖｐｒ２が供給される。第２配線２７は、全ての出力線２０８のスイッチ２０５と出力端子２８２とを接続する部分に対してスイッチ２０７を介して接続しており、スイッチ２０７は、制御回路２５０の制御の下、開閉動作を行う。 Further, the drive IC 2 has a second wiring 27 extending in one direction A, and the second wiring 27 has an input terminal 286 of the drive IC 2 from the wiring board 3 shown in FIG. The negative electrode second precharge voltage Vpr2 is supplied through the wiring. The second wiring 27 is connected to the portion connecting the switch 205 and the output terminal 282 of all the output lines 208 via the switch 207, and the switch 207 is opened and closed under the control of the control circuit 250. I do.

従って、図５に示すプリチャージ期間Ｔｐｒにおいて、スイッチ２０６をオン状態とし、スイッチ２０５、２０７をオフ状態にすれば、駆動用ＩＣ２は、出力線２０８、出力端子２８２および配線基板３を介して電気光学パネル１００に第１プリチャージ電圧Ｖｐｒ１を出力するので、第１プリチャージ電圧Ｖｐｒ１を全てのデータ線１１４に供給することができる。その後、スイッチ２０５をオン状態とし、スイッチ２０６、２０７をオフ状態にすれば、駆動用ＩＣ２は、出力線２０８、出力端子２８２および配線基板３を介して電気光学パネル１００に画像信号を供給することができる。 Therefore, in the precharge period Tpr shown in FIG. 5, if the switch 206 is turned on and the switches 205 and 207 are turned off, the drive IC 2 is electrically connected via the output line 208, the output terminal 282, and the wiring board 3. Since the first precharge voltage Vpr1 is output to the optical panel 100, the first precharge voltage Vpr1 can be supplied to all the data lines 114. After that, when the switch 205 is turned on and the switches 206 and 207 are turned off, the drive IC 2 supplies an image signal to the electro-optical panel 100 via the output line 208, the output terminal 282, and the wiring board 3. Can be done.

また、図５に示す次の水平走査期間Ｈのプリチャージ期間Ｔｐｒにおいて、スイッチ２０７をオン状態とし、スイッチ２０５、２０６をオフ状態にすれば、駆動用ＩＣ２は、出力線２０８、出力端子２８２および配線基板３を介して電気光学パネル１００に第２プリチャージ電圧Ｖｐｒ２を出力し、第２プリチャージ電圧Ｖｐｒ２を全てのデータ線１１４に供給することができる。その後、スイッチ２０５をオン状態とし、スイッチ２０６、２０７をオフ状態にすれば、駆動用ＩＣ２は、出力線２０８、出力端子２８２および配線基板３を介して電気光学パネル１００に画像信号を供給することができる。 Further, in the precharge period Tpr of the next horizontal scanning period H shown in FIG. 5, if the switch 207 is turned on and the switches 205 and 206 are turned off, the drive IC 2 has the output line 208, the output terminal 282, and the output terminal 282. The second precharge voltage Vpr2 can be output to the electro-optical panel 100 via the wiring board 3, and the second precharge voltage Vpr2 can be supplied to all the data lines 114. After that, when the switch 205 is turned on and the switches 206 and 207 are turned off, the drive IC 2 supplies an image signal to the electro-optical panel 100 via the output line 208, the output terminal 282, and the wiring board 3. Can be done.

（実装構造体４の配線補強構構造の第１例）
図６は、図５に示す第１配線２６および第２配線２７に対する補強構造の第１例を模式的に示す説明図である。図６では、特徴が分かりやすいように、駆動用ＩＣ２の端子や、配線基板３の電極および配線を少なく示してある。また、駆動用ＩＣ２に形成される配線や回路等については、プリチャージ電圧Ｖｐｒが印加される配線のみを示してある。また、以下の説明では、第１駆動用ＩＣ２１および第２駆動用ＩＣ２２を区別せずに、駆動用ＩＣ２とし、第１配線基板３１および第２配線基板３２を区別せずに配線基板３とし、第１実装構造体４１および第２実装構造体４２を区別せずに実装構造体４として説明する。 (First example of the wiring reinforcement structure of the mounting structure 4)
FIG. 6 is an explanatory diagram schematically showing a first example of a reinforcing structure for the first wiring 26 and the second wiring 27 shown in FIG. In FIG. 6, the terminals of the drive IC 2 and the electrodes and wiring of the wiring board 3 are shown in a small number so that the features can be easily understood. Further, as for the wiring and the circuit formed in the driving IC 2, only the wiring to which the precharge voltage Vpr is applied is shown. Further, in the following description, the first drive IC 21 and the second drive IC 22 are referred to as the drive IC 2 without distinction, and the first wiring board 31 and the second wiring board 32 are referred to as the wiring board 3 without distinction. The first mounting structure 41 and the second mounting structure 42 will be described as the mounting structure 4 without distinction.

図６に示す実装構造体４において、配線基板３では、電気光学パネル１００の側とは反対側に位置する一方側の端部に上位回路（図示せず）と接続される複数の入力電極３０１が配列され、他方側の端部には、電気光学パネル１００と接続される複数の出力電極３０２が形成されている。また、配線基板３の入力電極３０１と出力電極３０２との間には、駆動用ＩＣ２が実装される実装領域３０が形成されている。 In the mounting structure 4 shown in FIG. 6, in the wiring board 3, a plurality of input electrodes 301 connected to an upper circuit (not shown) at one end located on the side opposite to the side of the electro-optical panel 100. Are arranged, and a plurality of output electrodes 302 connected to the electro-optical panel 100 are formed at the other end. Further, a mounting region 30 on which the driving IC 2 is mounted is formed between the input electrode 301 and the output electrode 302 of the wiring board 3.

実装領域３０において、入力電極３０１の側の端部には、駆動用ＩＣ２の入力端子２８１等が接続される電極３８１が一方方向Ａに沿って配列されている。電極３８１には、駆動用ＩＣ２の入力端子２８３が接続される電極３８３と、駆動用ＩＣ２の入力端子２８６が接続される電極３８６とが含まれている。複数の入力電極３０１は各々、複数の電極３８１に配線３４を介して接続している。また、実装領域３０において、出力電極３０２の側の端部には、駆動用ＩＣ２の出力端子２８２が接続される複数の電極３８２が一方方向Ａに沿って配列されている。複数の電極３８２は各々、複数の出力電極３０２に配線３５を介して接続している。 In the mounting region 30, electrodes 381 to which the input terminals 281 and the like of the driving IC 2 are connected are arranged along one direction A at the end on the side of the input electrodes 301. The electrode 381 includes an electrode 383 to which the input terminal 283 of the drive IC 2 is connected, and an electrode 386 to which the input terminal 286 of the drive IC 2 is connected. Each of the plurality of input electrodes 301 is connected to the plurality of electrodes 381 via wiring 34. Further, in the mounting region 30, a plurality of electrodes 382 to which the output terminals 282 of the driving IC 2 are connected are arranged along one direction A at the end on the side of the output electrodes 302. Each of the plurality of electrodes 382 is connected to the plurality of output electrodes 302 via wiring 35.

配線基板３において、複数の電極３８２が配列されている領域に対して一方方向Ａと反対側で隣り合う領域には、配線３５が接続されていない２つの電極３８４、３８７が形成され、複数の電極３８２に対して電極３８４、３８７とは反対側の領域（電極３８４、３８７に対して一方方向Ａで離間する領域）には、配線３５が接続されていない２つの電極３８５、３８８が形成されている。これに対して、駆動用ＩＣ２において、複数の出力端子２８２が配列されている領域に一方方向Ａの反対側で隣り合う領域には、電極３８４と接続する端子２８４と、電極３８７と接続する端子２８７とが形成されている。また、駆動用ＩＣ２において、複数の出力端子２８２に対して端子２８４、２８７とは反対側の領域（端子２８４、２８７に対して一方方向Ａで離間する領域）には、電極３８５と接続する端子２８５と、電極３８８と接続する端子２８８とが形成されている。 In the wiring substrate 3, two electrodes 384 and 387 to which the wiring 35 is not connected are formed in a region adjacent to the region where the plurality of electrodes 382 are arranged on the opposite side of the one-way direction A, and a plurality of electrodes 384 and 387 are formed. Two electrodes 385 and 388 to which the wiring 35 is not connected are formed in the region opposite to the electrodes 384 and 387 with respect to the electrode 382 (the region separated from the electrodes 384 and 387 in one direction A). ing. On the other hand, in the drive IC2, the terminal 284 connected to the electrode 384 and the terminal connected to the electrode 387 are located in the region adjacent to the region where the plurality of output terminals 282 are arranged on the opposite side of the one-way direction A. 287 and are formed. Further, in the drive IC2, a terminal connected to the electrode 385 is provided in a region opposite to the terminals 284 and 287 with respect to the plurality of output terminals 282 (a region separated from the terminals 284 and 287 in one direction A). A 285 and a terminal 288 connected to the electrode 388 are formed.

本形態において、端子２８４は、入力端子２８３に対して他方方向Ｂで離間する位置に配置され、端子２８７は、入力端子２８６に対して他方方向Ｂで離間する位置に配置されている。従って、配線基板３において、電極３８４は、電極３８３に対して他方方向Ｂで離間する位置に配置され、電極３８７は、電極３８６に対して他方方向Ｂで離間する位置に配置されている。 In the present embodiment, the terminal 284 is arranged at a position separated from the input terminal 283 in the other direction B, and the terminal 287 is arranged at a position separated from the input terminal 286 in the other direction B. Therefore, in the wiring board 3, the electrode 384 is arranged at a position separated from the electrode 383 in the other direction B, and the electrode 387 is arranged at a position separated from the electrode 386 in the other direction B.

本形態において、各入力端子２８３、端子２８４、２８５、および電極３８３、３８４、３８５と、本発明における「第１端子」、「第２端子」、「第３端子」、「第１電極」、「第２電極」、「第３電極」との関係は以下の通りである。
入力端子２８３＝本発明における「第１端子」
端子２８４＝本発明における「第２端子」
端子２８５＝本発明における「第３端子」
電極３８３＝本発明における「第１電極」
電極３８４＝本発明における「第２電極」
電極３８５＝本発明における「第３電極」 In this embodiment, the input terminals 283, terminals 284, 285, and electrodes 383, 384, 385, and the "first terminal", "second terminal", "third terminal", and "first electrode" in the present invention, The relationship with the "second electrode" and the "third electrode" is as follows.
Input terminal 283 = "first terminal" in the present invention
Terminal 284 = "second terminal" in the present invention
Terminal 285 = "third terminal" in the present invention
Electrode 383 = "first electrode" in the present invention
Electrode 384 = "second electrode" in the present invention
Electrode 385 = "third electrode" in the present invention

このように構成した実装構造体４において、第１配線２６は、一方方向Ａの反対側の端部が入力端子２８３（第１端子）に接続されており、入力端子２８３は電極３８３（第１電極）に接続されている。従って、配線基板３は、第１配線２６の一方方向Ａの反対側の端部のみを介して第１配線２６に第１プリチャージ電圧Ｖｐｒ１を給電する。ここで、第１配線２６は、入力端子２８３（第１端子）と端子２８４（第２端子）とを接続する接続する第１部分２６１と、第１部分２６１から一方方向Ａに延在する第２部分２６２と、第２部分２６２から延在して端子２８５（第３端子）に接続する第３部分２６３とを備えている。また、配線基板３は、駆動用ＩＣ２と重なる位置に第１配線２６に並列に電気的に接続された第１補強線３６を有している。本形態において、第１補強線３６は、電極３８４（第２電極）と電極３８５（第３電極）とに接続しており、第１配線２６の延在方向の両側の端部に電気的に接続されている。 In the mounting structure 4 configured in this way, the end of the first wiring 26 on the opposite side in one direction A is connected to the input terminal 283 (first terminal), and the input terminal 283 is the electrode 383 (first terminal). It is connected to the electrode). Therefore, the wiring board 3 supplies the first precharge voltage Vpr1 to the first wiring 26 only through the end portion on the opposite side of the one direction A of the first wiring 26. Here, the first wiring 26 has a first portion 261 for connecting the input terminal 283 (first terminal) and the terminal 284 (second terminal), and a first portion 261 extending in one direction A from the first portion 261. It includes a second portion 262 and a third portion 263 that extends from the second portion 262 and connects to the terminal 285 (third terminal). Further, the wiring board 3 has a first reinforcing wire 36 electrically connected in parallel with the first wiring 26 at a position overlapping with the driving IC 2. In the present embodiment, the first reinforcing wire 36 is connected to the electrode 384 (second electrode) and the electrode 385 (third electrode), and is electrically connected to both ends of the first wiring 26 in the extending direction. It is connected.

また、本形態の実装構造体４において、第２配線２７は、一方方向Ａの反対側の端部が入力端子２８６（第４端子）に接続されており、入力端子２８６は電極３８６（第４電極）に接続されている。従って、配線基板３は、第２配線２７の一方方向Ａの反対側の端部のみを介して第２配線２７に第２プリチャージ電圧Ｖｐｒ２を給電する。ここで、第２配線２７は、入力端子２８６（第４端子）と端子２８７（第５端子）とを接続する接続する第４部分２７１と、第４部分２７１から一方方向Ａに延在する第５部分２７２と、第５部分２７２から延在して端子２８８（第６端子）に接続する第６部分２７３とを備えている。また、配線基板３は、駆動用ＩＣ２と重なる位置に第２配線２７に並列に電気的に接続された第２補強線３７を有している。本形態において、第２補強線３７は、電極３８７（第５電極）と電極３８８（第６電極）とに接続しており、第２配線２７の延在方向の両側の端部に電気的に接続されている。 Further, in the mounting structure 4 of the present embodiment, the end of the second wiring 27 on the opposite side in one direction A is connected to the input terminal 286 (fourth terminal), and the input terminal 286 is the electrode 386 (fourth terminal). It is connected to the electrode). Therefore, the wiring board 3 supplies the second precharge voltage Vpr2 to the second wiring 27 only through the end on the opposite side of the one direction A of the second wiring 27. Here, the second wiring 27 has a fourth portion 271 for connecting the input terminal 286 (fourth terminal) and the terminal 287 (fifth terminal), and a second wiring 27 extending in one direction A from the fourth portion 271. It includes a fifth portion 272 and a sixth portion 273 extending from the fifth portion 272 and connected to the terminal 288 (sixth terminal). Further, the wiring board 3 has a second reinforcing wire 37 electrically connected in parallel with the second wiring 27 at a position overlapping the driving IC 2. In the present embodiment, the second reinforcing wire 37 is connected to the electrode 387 (fifth electrode) and the electrode 388 (sixth electrode), and is electrically connected to both ends of the second wiring 27 in the extending direction. It is connected.

従って、本形態の電気光学装置１および実装構造体４では、駆動用ＩＣ２の内部で一方方向Ａに延在する第１配線２６に対して、配線基板３に形成された第１補強線３６が並列に電気的に接続しているため、第１配線２６の抵抗を低下させたのと同様な効果を奏する。従って、第１配線２６が延在する一方方向Ａにおいて、第１配線２６の電圧が変動しにくい。それ故、電気光学パネル１００の第１画素群１１１ｈおよび第２画素群１１１ｉ等の各画素群に供給する第１プリチャージ電圧Ｖｐｒ１がばらつくという事態が発生しにくい。 Therefore, in the electro-optical device 1 and the mounting structure 4 of the present embodiment, the first reinforcing wire 36 formed on the wiring board 3 is provided with respect to the first wiring 26 extending in one direction A inside the driving IC 2. Since they are electrically connected in parallel, they have the same effect as reducing the resistance of the first wiring 26. Therefore, the voltage of the first wiring 26 is unlikely to fluctuate in the one-way direction A in which the first wiring 26 extends. Therefore, it is unlikely that the first precharge voltage Vpr1 supplied to each pixel group such as the first pixel group 111h and the second pixel group 111i of the electro-optical panel 100 will vary.

また、駆動用ＩＣ２の内部で一方方向Ａに延在する第２配線２７に対して、配線基板３に形成された第２補強線３７が並列に電気的に接続しているため、第２配線２７の抵抗を低下させたのと同様な効果を奏する。従って、第２配線２７が延在する一方方向Ａにおいて、第２配線２７の電圧が変動しにくい。それ故、電気光学パネル１００の第１画素群１１１ｈおよび第２画素群１１１ｉ等の各画素群に供給する第２プリチャージ電圧Ｖｐｒ２がばらつくという事態が発生しにくい。 Further, since the second reinforcing wire 37 formed on the wiring board 3 is electrically connected in parallel to the second wiring 27 extending in one direction A inside the drive IC 2, the second wiring It has the same effect as reducing the resistance of 27. Therefore, the voltage of the second wiring 27 is unlikely to fluctuate in the one-way direction A in which the second wiring 27 extends. Therefore, it is unlikely that the second precharge voltage Vpr2 supplied to each pixel group such as the first pixel group 111h and the second pixel group 111i of the electro-optical panel 100 will vary.

また、第１補強線３６および第２補強線３７は、駆動用ＩＣ２と重なる位置に設けられているので、配線基板３が片面の単層基板であっても、第１補強線３６および第２補強線３７のレイアウトが配線基板３の他の配線の影響を受けにくい。また、配線基板３が片面の単層基板であっても、第１補強線３６および第２補強線３７は、駆動用ＩＣ２と重なる位置に設けられているので、配線基板３における配線のレイアウトに影響を及ぼしにくい。それ故、駆動用ＩＣ２に形成した第１配線２６および第２配線２７に対する補強を適正に行うことができる。 Further, since the first reinforcing wire 36 and the second reinforcing wire 37 are provided at positions overlapping with the driving IC 2, even if the wiring board 3 is a single-layer substrate on one side, the first reinforcing wire 36 and the second reinforcing wire 37 are provided. The layout of the reinforcing wire 37 is not easily affected by other wiring of the wiring board 3. Further, even if the wiring board 3 is a single-layer board on one side, the first reinforcing line 36 and the second reinforcing line 37 are provided at positions overlapping with the drive IC 2, so that the wiring layout on the wiring board 3 can be used. Hard to affect. Therefore, the first wiring 26 and the second wiring 27 formed in the drive IC 2 can be appropriately reinforced.

また、第１補強線３６は、第１配線２６の抵抗を低下させたのと同様な効果を奏し、第２補強線３７は、第２配線２７の抵抗を低下させたのと同様な効果を奏する。従って、配線基板３から第１配線２６および第２配線２７に電圧を供給する電極３８３、３８６や入力端子２８３、２８６を各々、駆動用ＩＣ２の長辺方向の１個所に設ければよいという利点がある。 Further, the first reinforcing wire 36 has the same effect as reducing the resistance of the first wiring 26, and the second reinforcing wire 37 has the same effect as reducing the resistance of the second wiring 27. Play. Therefore, there is an advantage that the electrodes 383, 386 and the input terminals 283, 286 that supply voltage from the wiring board 3 to the first wiring 26 and the second wiring 27 may be provided at one position in the long side direction of the drive IC2, respectively. There is.

（実装構造体４の配線補強構構造の第２例）
図７は、図５に示す第１配線２６および第２配線２７に対する補強構造の第２例を模式的に示す説明図である。なお、本例の基本的な構成は、図６を参照して説明した形態と同様であるため、共通する部分には同一の符号を付して図示し、それらの説明を省略する。 (Second example of the wiring reinforcement structure of the mounting structure 4)
FIG. 7 is an explanatory diagram schematically showing a second example of the reinforcing structure for the first wiring 26 and the second wiring 27 shown in FIG. Since the basic configuration of this example is the same as that described with reference to FIG. 6, the common parts are illustrated with the same reference numerals, and the description thereof will be omitted.

図７に示すように、本形態においても、図６を参照した形態と同様、第１配線２６は、入力端子２８３（第１端子）と端子２８４（第２端子）とを接続する接続する第１部分２６１と、第１部分２６１から一方方向Ａに延在する第２部分２６２と、第２部分２６２から延在して端子２８５（第３端子）に接続する第３部分２６３とを備えている。また、配線基板３は、駆動用ＩＣ２と重なる位置に第１配線２６に並列に電気的に接続された第１補強線３６を有している。本形態において、第１補強線３６は、電極３８４（第２電極）と電極３８５（第３電極）とに接続するとともに、電極３８３（第１電極）と電極３８４（第２電極）とに接続しており、第１配線２６の延在方向の両側の端部に電気的に接続されている。 As shown in FIG. 7, also in the present embodiment, as in the embodiment with reference to FIG. 6, the first wiring 26 connects the input terminal 283 (first terminal) and the terminal 284 (second terminal). The first portion 261, the second portion 262 extending from the first portion 261 in one direction A, and the third portion 263 extending from the second portion 262 and connecting to the terminal 285 (third terminal) are provided. There is. Further, the wiring board 3 has a first reinforcing wire 36 electrically connected in parallel with the first wiring 26 at a position overlapping with the driving IC 2. In the present embodiment, the first reinforcing wire 36 is connected to the electrode 384 (second electrode) and the electrode 385 (third electrode), and is also connected to the electrode 383 (first electrode) and the electrode 384 (second electrode). It is electrically connected to both ends of the first wiring 26 in the extending direction.

また、本形態の実装構造体４において、第２配線２７は、入力端子２８６（第４端子）と端子２８７（第５端子）とを接続する接続する第４部分２７１と、第４部分２７１から一方方向Ａに延在する第５部分２７２と、第５部分２７２から延在して端子２８８（第６端子）に接続する第６部分２７３とを備えている。また、配線基板３は、駆動用ＩＣ２と重なる位置に第２配線２７に並列に電気的に接続された第２補強線３７を有している。本形態において、第２補強線３７は、電極３８７（第５電極）と電極３８８（第６電極）とに接続するとともに、電極３８６（第４電極）と電極３８７（第５電極）とに接続しており、第２配線２７の延在方向の両側の端部に電気的に接続されている。 Further, in the mounting structure 4 of the present embodiment, the second wiring 27 is connected to the fourth portion 271 and the fourth portion 271 for connecting the input terminal 286 (fourth terminal) and the terminal 287 (fifth terminal). On the other hand, a fifth portion 272 extending in the direction A and a sixth portion 273 extending from the fifth portion 272 and connecting to the terminal 288 (sixth terminal) are provided. Further, the wiring board 3 has a second reinforcing wire 37 electrically connected in parallel with the second wiring 27 at a position overlapping the driving IC 2. In the present embodiment, the second reinforcing wire 37 is connected to the electrode 387 (fifth electrode) and the electrode 388 (sixth electrode), and is also connected to the electrode 386 (fourth electrode) and the electrode 387 (fifth electrode). The second wiring 27 is electrically connected to both ends in the extending direction.

かかる形態でも、図６を参照して説明した形態と同様、駆動用ＩＣ２の内部で一方方向Ａに延在する第１配線２６に対して、配線基板３に形成された第１補強線３６が並列に電気的に接続している。このため、第１配線２６の抵抗を低下させたのと同様な効果を奏する等、図６を参照して説明した形態と同様な効果を奏する。 Also in such a form, similarly to the form described with reference to FIG. 6, the first reinforcing wire 36 formed on the wiring board 3 is provided with respect to the first wiring 26 extending in one direction A inside the drive IC 2. It is electrically connected in parallel. Therefore, the same effect as that of the embodiment described with reference to FIG. 6 is obtained, such as the same effect as reducing the resistance of the first wiring 26.

（実装構造体４の配線補強構構造の第３例）
図８は、図５に示す第１配線２６および第２配線２７に対する補強構造の第３例を模式的に示す説明図である。なお、本例の基本的な構成は、図６を参照して説明した形態と同様であるため、共通する部分には同一の符号を付して図示し、それらの説明を省略する。 (Third example of the wiring reinforcement structure of the mounting structure 4)
FIG. 8 is an explanatory diagram schematically showing a third example of the reinforcing structure for the first wiring 26 and the second wiring 27 shown in FIG. Since the basic configuration of this example is the same as that described with reference to FIG. 6, the common parts are illustrated with the same reference numerals, and the description thereof will be omitted.

図８に示す実装構造体４において、配線基板３には、複数の電極３８２が配列されている領域に対して一方方向Ａで離間する領域には、配線３５が接続されていない２つの電極３８５、３８８が形成されており、図６に示す電極３８４、３８７が形成されていない。これに対して、駆動用ＩＣ２には、複数の出力端子２８２が配列されている領域に対して一方方向Ａで離間する領域には、電極３８５と接続する端子２８５と、電極３８８と接続する端子２８８とが形成されており、図６に示す端子２８４、２８７が形成されていない。 In the mounting structure 4 shown in FIG. 8, the wiring board 3 has two electrodes 385 to which no wiring 35 is connected in a region separated in one direction A from a region in which a plurality of electrodes 382 are arranged. 388 is formed, and electrodes 384 and 387 shown in FIG. 6 are not formed. On the other hand, in the drive IC 2, the terminal 285 connected to the electrode 385 and the terminal connected to the electrode 388 are in the region separated in one direction A from the region in which the plurality of output terminals 282 are arranged. 288 is formed, and terminals 284 and 287 shown in FIG. 6 are not formed.

本形態において、各入力端子２８３、端子２８５、および電極３８３、３８５と、本発明における「第１端子」、「第２端子」、「第１電極」、「第２電極」との関係は以下の通りである。
入力端子２８３＝本発明における「第１端子」
端子２８５＝本発明における「第２端子」
電極３８３＝本発明における「第１電極」
電極３８５＝本発明における「第２電極」 In this embodiment, the relationship between each input terminal 283, terminal 285, and electrodes 383,385 and the "first terminal", "second terminal", "first electrode", and "second electrode" in the present invention is as follows. It is a street.
Input terminal 283 = "first terminal" in the present invention
Terminal 285 = "second terminal" in the present invention
Electrode 383 = "first electrode" in the present invention
Electrode 385 = "second electrode" in the present invention

このように構成した実装構造体４において、第１配線２６は、一方方向Ａの反対側の端部が入力端子２８３（第１端子）に接続されており、入力端子２８３は電極３８３（第１電極）に接続されている。従って、配線基板３は、第１配線２６の一方方向Ａの反対側の端部のみを介して第１配線２６に第１プリチャージ電圧Ｖｐｒ１を供給している。そこで、本形態では、第１配線２６は、入力端子２８３（第１端子）から端子２８５（第２端子）まで延在している。また、配線基板３は、駆動用ＩＣ２と重なる位置に第１配線２６に並列に電気的に接続された第１補強線３６を有している。本形態において、第１補強線３６は、電極３８３（第１電極）から電極３８５（第２電極）まで延在しており、第１配線２６の延在方向の両側の端部に電気的に接続されている。 In the mounting structure 4 configured in this way, the end of the first wiring 26 on the opposite side in one direction A is connected to the input terminal 283 (first terminal), and the input terminal 283 is the electrode 383 (first terminal). It is connected to the electrode). Therefore, the wiring board 3 supplies the first precharge voltage Vpr1 to the first wiring 26 only through the end portion on the opposite side of the one direction A of the first wiring 26. Therefore, in the present embodiment, the first wiring 26 extends from the input terminal 283 (first terminal) to the terminal 285 (second terminal). Further, the wiring board 3 has a first reinforcing wire 36 electrically connected in parallel with the first wiring 26 at a position overlapping with the driving IC 2. In the present embodiment, the first reinforcing wire 36 extends from the electrode 383 (first electrode) to the electrode 385 (second electrode), and is electrically connected to both ends of the first wiring 26 in the extending direction. It is connected.

また、第２配線２７は、一方方向Ａの反対側の端部が入力端子２８６に接続されており、入力端子２８６は電極３８６に接続されている。従って、配線基板３は、第２配線２７の一方方向Ａの反対側の端部のみを介して第２配線２７に第２プリチャージ電圧Ｖｐｒ２を供給している。そこで、本形態では、第２配線２７は、入力端子２８６から端子２８８まで延在している。また、配線基板３は、駆動用ＩＣ２と重なる位置に第２配線２７に並列に電気的に接続された第２補強線３７を有している。本形態において、第２補強線３７は、電極３８６から電極３８８まで延在しており、第２配線２７の延在方向の両側の端部に電気的に接続されている。 Further, in the second wiring 27, the end on the opposite side in one direction A is connected to the input terminal 286, and the input terminal 286 is connected to the electrode 386. Therefore, the wiring board 3 supplies the second precharge voltage Vpr2 to the second wiring 27 only through the end portion on the opposite side of the one direction A of the second wiring 27. Therefore, in the present embodiment, the second wiring 27 extends from the input terminal 286 to the terminal 288. Further, the wiring board 3 has a second reinforcing wire 37 electrically connected in parallel with the second wiring 27 at a position overlapping the driving IC 2. In the present embodiment, the second reinforcing wire 37 extends from the electrode 386 to the electrode 388, and is electrically connected to both ends of the second wiring 27 in the extending direction.

かかる形態でも、図６を参照して説明した形態と同様、駆動用ＩＣ２の内部で一方方向Ａに延在する第１配線２６に対して、配線基板３に形成された第１補強線３６が並列に電気的に接続している。このため、第１配線２６の抵抗を低下させたのと同様な効果を奏する等、図６を参照して説明した形態と同様な効果を奏する。 Also in such a form, similarly to the form described with reference to FIG. 6, the first reinforcing wire 36 formed on the wiring board 3 is provided with respect to the first wiring 26 extending in one direction A inside the drive IC 2. It is electrically connected in parallel. Therefore, the same effect as that of the embodiment described with reference to FIG. 6 is obtained, such as the same effect as reducing the resistance of the first wiring 26.

［他の実施の形態］
上記実施の形態では、配線基板３がフレキシブル配線基板であったが、剛性配線基板からなる配線基板３に駆動用ＩＣ２が実装されている場合に本発明を適用してもよい。また、上記実施の形態では、電気光学パネル１００に接続された配線基板３に駆動用ＩＣ２が実装された実装構造体４に本発明を適用したが、素子基板１０１に駆動用ＩＣ２がＣＯＧ（Chip On Glass）実装された実装構造体に本発明を適用してもよい。 [Other embodiments]
In the above embodiment, the wiring board 3 is a flexible wiring board, but the present invention may be applied when the driving IC 2 is mounted on the wiring board 3 made of a rigid wiring board. Further, in the above embodiment, the present invention is applied to the mounting structure 4 in which the driving IC2 is mounted on the wiring substrate 3 connected to the electro-optical panel 100, but the driving IC2 is COG (Chip) on the element substrate 101. On Glass) The present invention may be applied to a mounted mounting structure.

［電子機器への搭載例］
上述した実施形態に係る電気光学装置１を用いた電子機器について説明する。図９は、本発明を適用した電気光学装置１を用いた投射型表示装置（電子機器）の概略構成図である。 [Example of mounting on electronic devices]
An electronic device using the electro-optical device 1 according to the above-described embodiment will be described. FIG. 9 is a schematic configuration diagram of a projection type display device (electronic device) using the electro-optical device 1 to which the present invention is applied.

図９に示す投射型表示装置２１００は、電気光学装置１を用いた電子機器の一例である。投射型表示装置２１００において、電気光学装置１がライトバルブとして用いられ、装置を大きくすることなく高精細で明るい表示が可能である。この図に示されるように、投射型表示装置２１００の内部には、ハロゲンランプ等の白色光源を有するランプユニット２１０２（光源部）が設けられている。ランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレーレンズ系２１２１を介して導かれる。 The projection type display device 2100 shown in FIG. 9 is an example of an electronic device using the electro-optical device 1. In the projection type display device 2100, the electro-optical device 1 is used as a light bulb, and high-definition and bright display is possible without enlarging the device. As shown in this figure, a lamp unit 2102 (light source unit) having a white light source such as a halogen lamp is provided inside the projection type display device 2100. The projected light emitted from the lamp unit 2102 is converted into three primary colors of R (red), G (green), and B (blue) by the three mirrors 2106 and the two dichroic mirrors 2108 arranged inside. Be separated. The separated projected light is guided to the light bulbs 100R, 100G and 100B corresponding to each primary color, respectively. Since the light of color B has a longer optical path than other colors R and G, it is guided through a relay lens system 2121 having an incident lens 2122, a relay lens 2123, and an exit lens 2124 in order to prevent the loss. Be taken.

投射型表示装置２１００において、電気光学装置１を含む液晶装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられている。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した電気光学パネル１００と同様であり、それぞれ、第１配線基板３１、および第２配線基板３２を介して投射型表示装置２１００内の上位回路と接続される。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定する画像信号がそれぞれ外部上位回路から供給されて、投射型表示装置２１００内の上位回路で処理され、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に反射し、Ｇ色の光は透過する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ群２１１４（投射光学系）によってカラー画像が投射される。 In the projection type display device 2100, three sets of liquid crystal devices including the electro-optical device 1 are provided corresponding to each of the R color, the G color, and the B color. The configurations of the light valves 100R, 100G, and 100B are the same as those of the electro-optical panel 100 described above, and are connected to the upper circuit in the projection type display device 2100 via the first wiring board 31 and the second wiring board 32, respectively. Will be done. Image signals that specify the gradation level of each primary color component of R color, G color, and B color are supplied from an external upper circuit and processed by the upper circuit in the projection type display device 2100, and the light bulbs 100R and 100G are processed. And 100 are driven respectively. The light modulated by the light bulbs 100R, 100G, and 100B is incident on the dichroic prism 2112 from three directions. Then, in the dichroic prism 2112, the R color and B color light are reflected at 90 degrees, and the G color light is transmitted. Therefore, after the images of each primary color are combined, the color image is projected on the screen 2120 by the projection lens group 2114 (projection optical system).

（他の投射型表示装置）
なお、投射型表示装置については、光源部として、各色の光を出射するＬＥＤ光源等を用い、かかるＬＥＤ光源から出射された色光を各々、別の液晶装置に供給するように構成してもよい。 (Other projection type display devices)
The projection type display device may be configured to use an LED light source or the like that emits light of each color as a light source unit, and to supply the colored light emitted from the LED light source to another liquid crystal device. ..

（他の電子機器）
本発明を適用した電気光学装置１を備えた電子機器は、上記実施形態の投射型表示装置２１００に限定されない。例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ等の電子機器に用いてもよい。 (Other electronic devices)
The electronic device provided with the electro-optical device 1 to which the present invention is applied is not limited to the projection type display device 2100 of the above embodiment. For example, it may be used in electronic devices such as a projection type HUD (head-up display), a direct-view type HMD (head-mounted display), a personal computer, a digital still camera, and an LCD TV.

１…電気光学装置、２…駆動用ＩＣ、３…配線基板、３４、３５…配線、４…実装構造体、１０１…素子基板、１６、１６１、１６２…画像信号入力端子、１０２…対向基板、２１…第１駆動用ＩＣ、２２…第２駆動用ＩＣ、２６…第１配線、２７…第２配線、３０…実装領域、３１…第１配線基板、３２…第２配線基板、３６…第１補強線、３７…第２補強線、４１…第１実装構造体、４２…第２実装構造体、８６、３８１、３８２、３８３、３８４、３８５、３８６、３８７、３８８…電極、１００…電気光学パネル、１００Ｂ、１００Ｇ、１００Ｒ…ライトバルブ、１０８…共通電極、１１０…表示領域、１１１…画素、１１１ａ…第１画素、１１１ｂ…第２画素、１１１ｅ…第１画素列、１１１ｆ…第２画素列、１１１ｈ…第１画素群、１１１ｉ…第２画素群、１１２…走査線、１１４…データ線、１１６…画素スイッチング素子、１１８…画素電極、１２０…液晶層、１３０…走査線駆動回路、１４０…選択信号線、１４５…選択信号入力端子、１５０…データ線選択回路（選択回路）、１５１…デマルチプレクサー、１６０…画像信号線、第ｊ列の画像信号線、１７１、１７２、１７３…電源端子、１７４、１７５、１７６…電源線、２００…データ処理回路、２０３…ＤＡ変換回路、２０４…オペアンプ、２０５、２０６、２０７…スイッチ、２０８…出力線、２４０…出力回路、２５０…制御回路、２６１…第１部分、２６２…第２部分、２６３…第３部分、２７１…第４部分、２７２…第５部分、２７３…第６部分、２８１、２８３、２８６…入力端子、２８２…出力端子、２８２ａ…第１出力端子、２８２ｂ…第２出力端子、２８４、２８５、２８７、２８８…端子、３０１…入力電極、３０２、３１２、３２２…出力電極、２１００…投射型表示装置、２１０２…ランプユニット（光源部）、２１０６…ミラー、２１０８…ダイクロイックミラー、２１１２…ダイクロイックプリズム、２１１４…投射レンズ群（投射光学系）、２１２０…スクリーン、２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ、Ａ…一方方向、Ｂ…他方方向、Ｈ…水平走査期間、Ｓ…画像信号、Ｙ１、Ｙ２、Ｙ３、Ｙ１〜Ｙ３…走査信号、ＳＥＬ…選択信号、Ｔｐｒ…プリチャージ期間、Ｖｐｒ…プリチャージ電圧、Ｖｐｒ１…第１プリチャージ電圧、Ｖｐｒ２…第２プリチャージ電圧。 1 ... Electro-optical device, 2 ... Drive IC, 3 ... Wiring board, 34, 35 ... Wiring, 4 ... Mounting structure, 101 ... Element board, 16, 161, 162 ... Image signal input terminal, 102 ... Opposing board, 21 ... 1st drive IC, 22 ... 2nd drive IC, 26 ... 1st wiring, 27 ... 2nd wiring, 30 ... mounting area, 31 ... 1st wiring board, 32 ... 2nd wiring board, 36 ... 1 Reinforcing wire, 37 ... 2nd reinforcing wire, 41 ... 1st mounting structure, 42 ... 2nd mounting structure, 86, 381, 382, 383, 384, 385, 386, 387, 388 ... Electrode, 100 ... Electric Optical panel, 100B, 100G, 100R ... Light valve, 108 ... Common electrode, 110 ... Display area, 111 ... Pixels, 111a ... 1st pixel, 111b ... 2nd pixel, 111e ... 1st pixel row, 111f ... 2nd pixel Row, 111h ... 1st pixel group, 111i ... 2nd pixel group, 112 ... scanning line, 114 ... data line, 116 ... pixel switching element, 118 ... pixel electrode, 120 ... liquid crystal layer, 130 ... scanning line drive circuit, 140 ... Selection signal line, 145 ... Selection signal input terminal, 150 ... Data line selection circuit (selection circuit), 151 ... Demultiplexer, 160 ... Image signal line, j-th column image signal line, 171, 172, 173 ... Power supply Terminals, 174, 175, 176 ... Power lines, 200 ... Data processing circuits, 203 ... DA conversion circuits, 204 ... Operates, 205, 206, 207 ... Switches, 208 ... Output lines, 240 ... Output circuits, 250 ... Control circuits, 261 ... 1st part, 262 ... 2nd part, 263 ... 3rd part, 271 ... 4th part, 272 ... 5th part, 273 ... 6th part, 281, 283, 286 ... Input terminal, 282 ... Output terminal, 282a ... 1st output terminal, 282b ... 2nd output terminal, 284, 285, 287, 288 ... Terminal, 301 ... Input electrode, 302, 312, 222 ... Output electrode, 2100 ... Projection type display device, 2102 ... Lamp unit ( Light source), 2106 ... Mirror, 2108 ... Dycroic mirror, 2112 ... Dycroic prism, 2114 ... Projection lens group (projection optical system), 2120 ... Screen, 2121 ... Relay lens system, 2122 ... Incident lens, 2123 ... Relay lens, 2124 ... Ejecting lens, A ... One direction, B ... One direction, H ... Horizontal scanning period, S ... Image signal, Y1, Y2, Y3, Y1 to Y3 ... Scanning signal, SEL ... Selection signal, Tpr ... Precharge period, Vpr … Precharge voltage, Vpr1… 1st precharge voltage, Vpr2… 2nd Recharge voltage.

Claims (13)

電気光学パネルと、
前記電気光学パネルに接続された配線基板と、
前記配線基板に実装された駆動用ＩＣと、
を有し、
前記駆動用ＩＣは、
前記第１端子と、
前記第２端子と、
前記第１端子と前記第２端子との間を接続する第１配線とを備え、
前記配線基板は、
前記第１端子と接続された第１電極と、
前記第２端子と接続された第２電極と、
前記第１電極と第２電極との間を接続する第２配線とを備え、
前記第１配線と前記第２配線は、それぞれ前記駆動用ＩＣの一方方向に沿って延在する部分を有し、
前記第1端子と前記第１電極は、前記各延在する部分の両側の端部のうちの一方側に対応する位置に配置され、
前記第２端子と前記第２電極は、前記各延在する部分の両側の端部のうちの他方側の対応する位置に配置され、
前記第２配線は、平面視で、前記駆動用ＩＣと重なる位置に配置されていることを特徴とする電気光学装置。 Electro-optic panel and
The wiring board connected to the electro-optical panel and
The drive IC mounted on the wiring board and
Have,
The drive IC
With the first terminal
With the second terminal
A first wiring for connecting the first terminal and the second terminal is provided.
The wiring board
The first electrode connected to the first terminal and
The second electrode connected to the second terminal and
A second wiring for connecting between the first electrode and the second electrode is provided.
The first wiring and the second wiring each have a portion extending along one direction of the driving IC.
The first terminal and the first electrode are arranged at positions corresponding to one of the ends on both sides of each extending portion.
The second terminal and the second electrode are arranged at corresponding positions on the other side of the ends on both sides of each of the extending portions.
The second wiring is an electro-optical device characterized in that it is arranged at a position overlapping with the driving IC in a plan view . 請求項１に記載の電気光学装置において、
前記第１電極に給電された電位は、前記第１配線の前記延在する部分と前記第２配線の前記延在する部分を介して、前記第２端子に給電されることを特徴とする電気光学装置。 In the electro-optical device according to claim 1 ,
The electric potential fed to the first electrode is fed to the second terminal via the extending portion of the first wiring and the extending portion of the second wiring. Optical device. 請求項１または２に記載の電気光学装置において、
前記駆動用ＩＣは、前記一方方向に配列された複数の出力回路を有し、
前記第１配線の前記延在する部分から、前記複数の出力回路の各々に給電することを特徴とする電気光学装置。 In the electro-optical device according to claim 1 or 2 .
The drive IC has a plurality of output circuits arranged in the one direction.
An electro-optical device characterized in that power is supplied to each of the plurality of output circuits from the extending portion of the first wiring. 請求項３に記載の電気光学装置において、
前記電気光学パネルは、複数の第１画素が第１方向に沿って配列された第１画素列が前記第１方向に交差する第２方向に沿って複数配列された第１画素群と、複数の第２画素が前記第１方向に沿って配列された第２画素列が前記第２方向に沿って複数配列された第２画素群と、前記第１画素群および前記第２画素群の各々から画像信号の供給先となる前記第１画素列および前記第２画素列を選択する選択回路と、を有し、
前記駆動用ＩＣは、前記第１画素群に供給すべき前記画像信号を出力する第１出力端子と、前記一方方向で離間する位置で前記第２画素群に供給すべき画像信号を出力する第２出力端子と、を有し、
前記複数の出力回路は、前記第１画素群および前記第２画素群に供給するプリチャージ電圧を前記第１配線から前記第１出力端子および前記第２出力端子を介して出力することを特徴とする電気光学装置。 In the electro-optical device according to claim 3 ,
The electro-optical panel includes a plurality of first pixel groups in which a plurality of first pixel rows in which a plurality of first pixels are arranged along the first direction are arranged along a second direction in which the first pixel rows intersect in the first direction. A second pixel group in which a plurality of second pixel rows in which the second pixels of the above are arranged along the first direction are arranged along the second direction, and each of the first pixel group and the second pixel group. It has the first pixel train and the selection circuit for selecting the second pixel train which is the supply destination of the image signal from.
The drive IC outputs an image signal to be supplied to the second pixel group at a position separated from the first output terminal for outputting the image signal to be supplied to the first pixel group in one direction. Has 2 output terminals,
The plurality of output circuits are characterized in that the precharge voltage supplied to the first pixel group and the second pixel group is output from the first wiring via the first output terminal and the second output terminal. Electro-optic device. 請求項１から４までの何れか一項に記載の電気光学装置において、
前記駆動用ＩＣは、前記第１配線に接続された第３端子と、を有し、
前記配線基板は、前記第３端子に接続された第３電極と、を有し、
前記第３端子と前記第３電極は、前記各延在する部分の両側の端部のうちの一方側に配置されていることを特徴とする電気光学装置。 In the electro-optical device according to any one of claims 1 to 4 .
The drive IC has a third terminal connected to the first wiring , and has a third terminal.
The wiring substrate includes a third electrode connected to the front Symbol third terminal, and
An electro-optical device, wherein the third terminal and the third electrode are arranged on one side of both end portions of the extending portions . 請求項５に記載の電気光学装置において、
前記第２配線は、前記第２配線の前記延在する部分から前記第３電極まで延在する部分を有していることを特徴とする電気光学装置。 In the electro-optical device according to claim 5 .
The second wiring, electro-optical device characterized in that it have a portion extending to said third electrode from a portion of the extending of the second wiring. 請求項１から６までの何れか一項に記載の電気光学装置において、
前記駆動用ＩＣは、
前記第４端子と、
前記第５端子と、
前記第４端子と前記第５端子との間を接続する第３配線とを備え、
前記配線基板は、
前記第４端子と接続された第４電極と、
前記第５端子と接続された第５電極と、
前記第４電極と第５電極との間を接続する第４配線とを備え、
前記第３配線と前記第４配線は、それぞれ前記駆動用ＩＣの一方方向に沿って延在する第２部分を有し、
前記第４端子と前記第４電極は、前記各延在する第２部分の両側の端部のうちの一方側の対応する位置に配置され、
前記第５端子と前記第５電極は、前記各延在する第２部分の両側の端部のうちの他方側の対応する位置に配置され、
前記第４配線は、平面視で、前記駆動用ＩＣと重なる位置に配置されていることを特徴とする電気光学装置。 In the electro-optical device according to any one of claims 1 to 6 .
The drive IC
With the fourth terminal
With the fifth terminal
A third wiring for connecting between the fourth terminal and the fifth terminal is provided.
The wiring board
The fourth electrode connected to the fourth terminal and
The fifth electrode connected to the fifth terminal and
A fourth wiring for connecting between the fourth electrode and the fifth electrode is provided.
The third wiring and the fourth wiring each have a second portion extending along one direction of the driving IC.
The fourth terminal and the fourth electrode are arranged at corresponding positions on one side of the ends on both sides of each of the extending second portions.
The fifth terminal and the fifth electrode are arranged at corresponding positions on the other side of the ends on both sides of each of the extending second portions.
The fourth wiring is an electro-optical device characterized in that it is arranged at a position overlapping with the driving IC in a plan view . 請求項１から７までの何れか一項に記載の電気光学装置において、
前記配線基板は、配線が同一層の金属層からなる単層基板であることを特徴とする電気光学装置。 In the electro-optical device according to any one of claims 1 to 7 .
The wiring board is an electro-optical device characterized in that the wiring is a single-layer board made of a metal layer of the same layer. 請求項１から８までの何れか一項に記載の電気光学装置において、
前記配線基板は、フレキシブル配線基板であることを特徴とする電気光学装置。 In the electro-optical device according to any one of claims 1 to 8 .
The wiring board is an electro-optical device characterized by being a flexible wiring board. 請求項１から９までの何れか一項に記載の電気光学装置において、
前記駆動用ＩＣが実装された前記配線基板が前記光学パネルに複数、接続されていることを特徴とする電気光学装置。 In the electro-optical device according to any one of claims 1 to 9 .
An electro-optical device characterized in that a plurality of the wiring boards on which the driving ICs are mounted are connected to the optical panel. 請求項１から１０までの何れか一項に記載の電気光学装置を備えていることを特徴とする電子機器。 An electronic device comprising the electro-optical device according to any one of claims 1 to 10 . 配線基板と、
前記配線基板の一方面に実装された駆動用ＩＣと、
を有し、
前記駆動用ＩＣは、
前記第１端子と、
前記第２端子と、
前記第１端子と前記第２端子との間を接続する第１配線とを備え、
前記配線基板は、
前記第１端子と接続された第１電極と、
前記第２端子と接続された第２電極と、
前記第１電極と第２電極との間を接続する第２配線とを備え、
前記第１配線と前記第２配線は、それぞれ前記駆動用ＩＣの一方方向に沿って延在する部分を有し、
前記第1端子と前記第１電極は、前記各延在する部分の両側の端部のうちの一方側の対応する位置に配置され、
前記第２端子と前記第２電極は、前記各延在する部分の両側の端部のうちの他方側の対応する位置に配置され、
前記第２配線は、平面視で、前記駆動用ＩＣと重なる位置に配置されていることを特徴とする実装構造体。 Wiring board and
The drive IC mounted on one side of the wiring board and
Have,
The drive IC
With the first terminal
With the second terminal
A first wiring for connecting the first terminal and the second terminal is provided.
The wiring board
The first electrode connected to the first terminal and
The second electrode connected to the second terminal and
A second wiring for connecting between the first electrode and the second electrode is provided.
The first wiring and the second wiring each have a portion extending along one direction of the driving IC.
The first terminal and the first electrode are arranged at corresponding positions on one side of the ends on both sides of each of the extending portions.
The second terminal and the second electrode are arranged at corresponding positions on the other side of the ends on both sides of each of the extending portions.
The mounting structure is characterized in that the second wiring is arranged at a position overlapping the driving IC in a plan view . 請求項１２に記載の実装構造体において、
前記駆動用ＩＣは、
前記第４端子と、
前記第５端子と、
前記第４端子と前記第５端子との間を接続する第３配線とを備え、
前記配線基板は、
前記第４端子と接続された第４電極と、
前記第５端子と接続された第５電極と、
前記第４電極と第５電極との間を接続する第４配線とを備え、
前記第３配線と前記第４配線は、それぞれ前記駆動用ＩＣの一方方向に沿って延在する第２部分を有し、
前記第４端子と前記第４電極は、前記各延在する部分の両側の端部のうちの一方側の対応する位置に配置され、
前記第５端子と前記第５電極は、前記各延在する部分の両側の端部のうちの他方側の対応する位置に配置され、
前記第４配線は、平面視で、前記駆動用ＩＣと重なる位置に配置されていることを特徴とする実装構造体。 In the mounting structure according to claim 12 ,
The drive IC
With the fourth terminal
With the fifth terminal
A third wiring for connecting between the fourth terminal and the fifth terminal is provided.
The wiring board
The fourth electrode connected to the fourth terminal and
The fifth electrode connected to the fifth terminal and
A fourth wiring for connecting between the fourth electrode and the fifth electrode is provided.
The third wiring and the fourth wiring each have a second portion extending along one direction of the driving IC.
The fourth terminal and the fourth electrode are arranged at corresponding positions on one side of the ends on both sides of each extending portion.
The fifth terminal and the fifth electrode are arranged at corresponding positions on the other side of the ends on both sides of each extending portion.
The fourth wiring is a mounting structure characterized in that it is arranged at a position overlapping with the driving IC in a plan view .
JP2018141038A 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures Active JP6795014B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018141038A JP6795014B2 (en) 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018141038A JP6795014B2 (en) 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures

Publications (2)

Publication Number Publication Date
JP2020016818A JP2020016818A (en) 2020-01-30
JP6795014B2 true JP6795014B2 (en) 2020-12-02

Family

ID=69580376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018141038A Active JP6795014B2 (en) 2018-07-27 2018-07-27 Electro-optics, electronics, and mounting structures

Country Status (1)

Country Link
JP (1) JP6795014B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244140A (en) * 1990-02-22 1991-10-30 Sony Corp Semiconductor device
JP3724606B2 (en) * 1995-05-22 2005-12-07 日立化成工業株式会社 Semiconductor chip connection structure and wiring board used therefor
JP2000294897A (en) * 1998-12-21 2000-10-20 Seiko Epson Corp Circuit board, display device using the same and electronics
JP3695307B2 (en) * 2000-10-25 2005-09-14 セイコーエプソン株式会社 Wiring board, display device, semiconductor chip and electronic device
JP2006053338A (en) * 2004-08-11 2006-02-23 Sanyo Electric Co Ltd Liquid crystal display device
JP2007188979A (en) * 2006-01-11 2007-07-26 Fujikura Ltd Connection structure between substrates, and printed wiring board
WO2011055548A1 (en) * 2009-11-05 2011-05-12 パナソニック株式会社 Substrate connection structure
KR101451553B1 (en) * 2014-04-04 2014-10-16 (주)디에이치씨 Connector for flexible printed circuit board with excellent crack prevention effect
JP6354355B2 (en) * 2014-06-09 2018-07-11 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and control method of electro-optical device
JP2018124465A (en) * 2017-02-02 2018-08-09 セイコーエプソン株式会社 Electro-optical device, electronic apparatus, and mounting structure

Also Published As

Publication number Publication date
JP2020016818A (en) 2020-01-30

Similar Documents

Publication Publication Date Title
US8547304B2 (en) Electro-optical device, driving method of electro-optical device, and electronic apparatus
US8681081B2 (en) Active matrix type display device and drive control circuit used in the same
CN108388053B (en) Electro-optical device, electronic apparatus, and mounting structure
JP2006139248A (en) Liquid crystal display and driving method thereof
JP4466710B2 (en) Electro-optical device and electronic apparatus
JP5544680B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
TWI417849B (en) Field sequential display with overlapped multi-scan driving and method thereof
US20180031936A1 (en) Electro-optical device and electronic apparatus
US6781565B2 (en) Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus
JP2016085401A (en) Electro-optic device, method for controlling electro-optic device, and electronic apparatus
JP6805604B2 (en) Electro-optics and electronic equipment
JP2009103885A (en) Driving method and circuit for display, electro-optical device, and electronic equipment
JP5266725B2 (en) Driving device and method, electro-optical device, and electronic apparatus
JP6078946B2 (en) Electro-optical device and electronic apparatus
JP6795014B2 (en) Electro-optics, electronics, and mounting structures
JP2021140056A (en) Electro-optical device and electronic apparatus
JP2018017811A (en) Electro-optical device and electronic apparatus
US10672358B2 (en) Driving circuit with filtering function and display device having the same
JP2007279590A (en) Electro-optical device and electronic equipment
JP2021060442A (en) Electro-optical device and electronic apparatus
JP2016045442A (en) Electro-optic device, and electronic apparatus
JP2005345879A (en) Drive circuit and method of electrooptic device, electrooptic device, and electronic device
JP2009109849A (en) Driving method and circuit for display, electro-optical device, and electronic equipment
JP2007114343A (en) Electro-optical device and electronic equipment
JP2018129319A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20200810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201026

R150 Certificate of patent or registration of utility model

Ref document number: 6795014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150