JP6791667B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP6791667B2
JP6791667B2 JP2016136564A JP2016136564A JP6791667B2 JP 6791667 B2 JP6791667 B2 JP 6791667B2 JP 2016136564 A JP2016136564 A JP 2016136564A JP 2016136564 A JP2016136564 A JP 2016136564A JP 6791667 B2 JP6791667 B2 JP 6791667B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
layer
semiconductor layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016136564A
Other languages
English (en)
Other versions
JP2017028690A5 (ja
JP2017028690A (ja
Inventor
拓郎 王丸
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017028690A publication Critical patent/JP2017028690A/ja
Publication of JP2017028690A5 publication Critical patent/JP2017028690A5/ja
Application granted granted Critical
Publication of JP6791667B2 publication Critical patent/JP6791667B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、撮像装置および電子機器に関する。
なお本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、撮像装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
基板上に形成された酸化物半導体薄膜を用いてトランジスタを構成する技術が注目されている。例えば、酸化物半導体として酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が特許文献１および特許文献２に開示されている。
また、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路の一部に用い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回路に用いる構成の撮像装置が特許文献３に開示されている。
また、アバランシェ増倍現象を利用した撮像装置として、セレンを主体とする非晶質半導体層を光電変換素子として用いた撮像デバイスが特許文献４に開示されている。
また、ＣＭＯＳ回路上に結晶セレン薄膜を用いた光電変換素子を形成した撮像装置が非特許文献１で提案されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９７１１号公報 特開２０１３−３３６６４号公報
Ｓ．Ｉｍｕｒａ ｅｔ ａｌ．， "Ｈｉｇｈ Ｓｅｎｓｉｔｉｖｉｔｙ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｏｖｅｒｌａｉｄ ｗｉｔｈ Ｔｈｉｎ−Ｆｉｌｍ Ｃｒｙｓｔａｌｌｉｎｅ−Ｓｅｌｅｎｉｕｍ−ｂａｓｅｄ Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｐｈｏｔｏｄｉｏｄｅ，" Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ，ｐｐ．８８−９１，Ｄｅｃ．２０１４．
イメージセンサを高解像度化するには、一画素あたりの面積を縮小する必要がある。画素面積の縮小は光電変換素子の受光部面積の縮小を伴うため、光感度が低下してしまう。特に低照度下での撮像においては、撮像データのＳ／Ｎ比が大幅に低下する場合がある。すなわち、従来の構成のイメージセンサでは、解像度と光感度はトレードオフの関係にあるという課題がある。
上記課題に対しては、光感度の高いアバランシェ増倍現象を利用した光電変換素子を用いることが解決策の一つとなる。しかしながら、アバランシェ増倍現象を利用した光電変換素子を用いた撮像ではアバランシェ増幅現象を利用しない場合より大きな電流が流れるため、撮像時の電荷蓄積量の限界により、検出できる照度のレンジ、すなわちダイナミックレンジが狭くなるという課題がある。
したがって、本発明の一態様では、アバランシェ増倍現象を利用した光電変換素子を用いた撮像においてダイナミックレンジを広く取ることができる、新規な構成の撮像装置等を提供することを課題の一とする。または、本発明の一態様では、光感度を高めた、新規な構成の撮像装置等を提供することを課題の一とする。
または、本発明の一態様では、アバランシェ増倍現象を利用した光電変換素子を用いた撮像においてダイナミックレンジを広く取ることができる、新規な構成の撮像装置の動作方法等を提供することを課題の一とする。または、本発明の一態様では、光感度を高めた、新規な構成の撮像装置の動作方法等を提供することを課題の一とする。
または、本発明の一態様では、新規な撮像装置、新規な撮像装置の動作方法、新規な電子機器等を提供することを課題の一とする。
なお本発明の一態様の課題は、上記列挙した課題に限定されない。上記列挙した課題は、他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で言及していない課題である。本項目で言及していない課題は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した記載、および／または他の課題のうち、少なくとも一つの課題を解決するものである。
本発明の一態様の撮像装置は、画素と、第１の回路と、を有する。画素は第１の光電変換素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、を有する。第１の光電変換素子の一方の端子は、第１のトランジスタのソースまたはドレインの一方および第２のトランジスタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースまたはドレインの他方は、第３のトランジスタのゲートと電気的に接続され、第３のトランジスタのソースまたはドレインの一方は、第４のトランジスタのソースまたはドレインの一方と電気的に接続される。
第１の回路は、第２の光電変換素子と、第５のトランジスタと、第６のトランジスタと、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、コンパレータ回路と、セレクタ回路と、インバータ回路と、を有する。第２の光電変換素子の一方の端子は、第５のトランジスタのソースまたはドレインの一方と電気的に接続され、第５のトランジスタソースまたはドレインの一方は、第５のトランジスタのゲートと電気的に接続され、第５のトランジスタのソースまたはドレインの他方は、第６のトランジスタのソースまたドレインの一方と電気的に接続され、第５のトランジスタのゲートは、第６のトランジスタのゲートと電気的に接続され、第６のトランジスタのソースまたはドレインの他方は、第７のトランジスタのソースまたはドレインの一方およびコンパレータ回路の非反転入力端子または反転入力端子の一方と電気的に接続され、コンパレータ回路の出力端子は、セレクタ回路の選択信号入力端子と電気的に接続され、セレクタ回路の第１の入力端子には、第１の配線が電気的に接続され、セレクタ回路の第２の入力端子には、第２の配線が電気的に接続され、セレクタ回路の出力端子は、第２のトランジスタのゲートと電気的に接続され、第８のトランジスタのゲートは、コンパレータ回路の出力端子と電気的に接続され、第８のトランジスタのゲートは、インバータ回路の入力端子と電気的に接続され、第８のトランジスタのソースまたはドレインの一方は、第９のトランジスタのソースまたはドレインの一方および第２のトランジスタのソースまたはドレインの他方と電気的に接続され、第８のトランジスタのソースまたはドレインの他方には第３の配線が電気的に接続され、第９のトランジスタのゲートは、インバータ回路の出力端子と電気的に接続され、第９のトランジスタのソースまたはドレインの他方には第４の配線が電気的に接続される。
また、第１の回路において、第２の光電変換素子の一方の端子は、第６のトランジスタのソースまたはドレインの一方と電気的に接続され、第２の光電変換素子の他方の端子は、第５のトランジスタのソースまたはドレインの一方および第５のトランジスタのゲートと電気的に接続されていてもよい。
また、第２の配線と、第３の配線と、が電気的に接続されていてもよい。
また、第１の配線は、第１の電位または第２の電位を供給する機能を有し、第２の配線は、第３の電位または第４の電位を供給する機能を有し、第３の配線は、第３の電位を供給する機能を有し、第４の配線は、第５の電位を供給する機能を有していてもよい。第１の電位は、第２のトランジスタのゲートに印加された場合に、第２のトランジスタのソースとドレインが導通する電位であり、第２の電位および第４の電位は、第２のトランジスタのゲートに印加された場合に、第２のトランジスタのソースとドレインが導通しない電位である。また、第３の電位は、第２のトランジスタのソースまたはドレインの他方に印加された場合に、第１の光電変換素子においてアバランシェ増倍現象が発生する電位であり、第３の電位は第５の電位より高い。
また、本発明の一態様の撮像装置が有する画素は容量素子を有してもよい。容量素子の一方の端子は、第１のトランジスタのソースまたはドレインの他方と電気的に接続されている。
また、第１の光電変換素子と、第２の光電変換素子と、はセレンを含む材料を有してもよい。
また、第１のトランジスタおよび第２のトランジスタは、活性層に酸化物半導体を有し、当該酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有してもよい。
第１の光電変換素子を有する画素と、第２の光電変換素子を有する第１の回路と、を有する撮像装置の動作方法も本発明の一態様である。該動作方法では、第１のモードまたは第２のモードにより動作する。第２のモードでは、第１の光電変換素子に照射する光の照度が増加した場合における画素への書き込み電流の増加率が、第１のモードより小さい。また、第１のステップにおいて、第２の光電変換素子に光が照射され、第２のステップにおいて、第２の光電変換素子に照射された光の照度が基準より高いか否かを判定する。光の照度が基準より高い場合は第３のステップにおいて、第１の光電変換素子の両端の端子に、０Ｖ以上かつ、アバランシェ増幅現象が発生しない電圧を印加した上で第１のモードにより撮像を行う。また、光の照度が基準より低い場合は第４のステップにおいて、第１の変換素子の両端の端子に、アバランシェ増幅現象が発生する電圧を印加した上で第２のモードにより撮像を行う。
本発明の一態様の撮像装置と、表示装置と、を有する電子機器も本発明の一態様である。
本発明の一態様を用いることで、アバランシェ増倍現象を利用した光電変換素子を用いた撮像においてダイナミックレンジを広く取ることができる、新規な構成の撮像装置等を提供することができる。または、本発明の一態様を用いることで、光感度を高めた、新規な構成の撮像装置等を提供することができる。
または、本発明の一態様を用いることで、アバランシェ増倍現象を利用した光電変換素子を用いた撮像においてダイナミックレンジを広く取ることができる、新規な構成の撮像装置の動作方法等を提供することができる。または、本発明の一態様を用いることで、光感度を高めた、新規な構成の撮像装置の動作方法等を提供することができる。
または、本発明の一態様を用いることで、新規な撮像装置、新規な撮像装置の動作方法、新規な電子機器等を提供することができる。
なお本発明の一態様の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一態様は、上記列挙した効果、および／または他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した効果を有さない場合もある。
撮像装置を説明するブロック図。 撮像装置の画素回路を説明する図。 撮像動作を説明するタイミングチャート。 撮像動作を説明するタイミングチャートおよび回路図。 撮像装置が有する回路を説明する図。 撮像装置の動作方法を説明するフローチャート。 撮像装置が有する回路を説明する図。 撮像装置が有する回路を説明する図。 撮像装置が有する回路を説明する図。 撮像装置が有する回路を説明する図。 撮像装置を説明するブロック図。 撮像装置を説明するブロック図。 撮像装置を説明するブロック図。 撮像装置を説明するブロック図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の画素回路を説明する図。 ローリングシャッタ方式およびグローバルシャッタ方式の動作を説明する図。 撮像装置の画素回路を説明する図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図および回路図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 酸化物半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。
ここで、ソースとドレインとは、トランジスタの構造または動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、「ソース」という用語と、「ドレイン」という用語とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。
なお本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電層、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子または別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（または第１の端子など）が、Ｚ１を介して（または介さず）、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２を介して（または介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（または第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（または第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「ＸとＹとトランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（または第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（または第１の端子など）とドレイン（または第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（または第１の端子など）、トランジスタのドレイン（または第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（または第１の端子など）とトランジスタのドレイン（または第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（または第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（または第１の端子など）からトランジスタのドレイン（または第２の端子など）への電気的パスであり、トランジスタのドレイン（または第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（または第２の端子など）からトランジスタのソース（または第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（または第１の端子など）と、ドレイン（または第２の端子など）とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電層、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としての機能を有する場合は、一の導電層が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電層が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
なお、「膜」という用語と、「層」という用語とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
（実施の形態１）
本発明の一態様の撮像装置について図面を用いて説明する。
本明細書等において撮像装置とは、撮像機能を有する装置全般を指す。または、撮像機能を有する回路、あるいは該回路を含むシステム全体を撮像装置という。
本発明の一態様は、例えば光電変換素子でアバランシェ増倍現象が発生している場合に、当該光電変換素子を有する画素に流れる書き込み電流を抑える機能を有する撮像装置である。これにより、例えばアバランシェ増倍現象を発生させて撮像データを取得する場合においても、ダイナミックレンジを広くとることができる。つまり、高い光感度と広いダイナミックレンジを両立させることができる。
本発明の一態様の撮像装置の構成を示すブロック図を図１に示す。撮像装置は、画素１０、回路１２、回路１３、回路１４および回路１５を有する。画素１０はｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置されて画素アレイ１１を構成する。
画素１０は、回路１２、回路１３、回路１４および回路１５と電気的に接続されている。
回路１２は、画素アレイ１１の行を選択する、行ドライバとしての機能を有する。回路１３は、画素アレイ１１の列を選択する、列ドライバとしての機能を有する。回路１４は、Ａ／Ｄ変換回路としての機能を有する。
回路１５は、詳細は後述するが、照射される光の照度に応じて本発明の一態様の撮像装置の動作モードを切り替える、コントローラとしての機能を有する。
回路１２および回路１３には、様々な回路、例えば、デコーダやシフトレジスタ等が用いられる。
図１における画素１０の回路図を図２に示す。画素１０は、光電変換素子２０と、トランジスタ３１と、トランジスタ３２と、トランジスタ３３と、トランジスタ３４と、容量素子４１と、を有する。なお、図２において、トランジスタ３１乃至トランジスタ３４はすべてｎチャネル型トランジスタとする。
なお、本明細書ではｎチャネル型トランジスタをｎ−ｃｈ型トランジスタ、ｐチャネル型トランジスタをｐ−ｃｈ型トランジスタと呼ぶことがある。
光電変換素子２０として、セレン系材料を用いることができる。当該光電変換素子は、可視光に対する外部量子効率が高い特性を有する。また、アバランシェ増倍現象を発生させることにより、照射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。このため、特に照射される光の照度が低い場合はアバランシェ増倍現象を発生させることが望ましい。
なお、アバランシェ増倍現象は、光電変換素子の両端の端子に比較的高い電圧（例えば、１０Ｖ以上５０Ｖ以下）を印加することにより発生させることができる。
本明細書において、アバランシェ増倍現象が発生する電圧の範囲をアバランシェ領域と呼ぶ場合がある。また、アバランシェ増倍現象が発生しない電圧の範囲（例えば、０Ｖ以上で１０Ｖより低い）を通常領域と呼ぶ場合がある。アバランシェ領域における電圧は、通常領域における電圧より高い。
また、光電変換素子の両端の端子に印加する電圧の大きさの範囲を光電変換素子の動作領域と呼ぶ場合がある。例えば、光電変換素子をアバランシェ領域で動作させる場合を、光電変換素子の動作領域をアバランシェ領域とすると呼ぶ場合がある。また、光電変換素子を通常領域で動作させる場合を、光電変換素子の動作領域を通常領域とすると呼ぶ場合がある。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
また、光電変換素子２０として、銅、インジウム、セレンの化合物（ＣＩＳ）を含む材料を用いてもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ増倍現象が利用できる光電変換素子を形成することができる。
なお、光電変換素子２０として、セレン系材料を用いなくてもよい。例えば、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。
本発明の一態様の撮像装置は、例えば光電変換素子をアバランシェ領域で動作させた場合に、光電変換素子に照射される光の照度を増加させた場合の画素１０への書き込み電流の増加率を抑える撮像モードである広ダイナミックレンジモードにより撮像を行うことを特徴とする。これにより、アバランシェ領域での動作であってもダイナミックレンジを広くとることができる。つまり、高い光感度と広いダイナミックレンジを両立させることができる。
図２の画素１０において、光電変換素子２０の一方の端子は、トランジスタ３１のソースまたはドレインの一方およびトランジスタ３２のソースまたはドレインの一方と電気的に接続されている。また、トランジスタ３１のソースまたはドレインの他方は、トランジスタ３３のゲートおよび容量素子４１の一方の端子と電気的に接続されている。また、トランジスタ３３のソースまたはドレインの一方は、トランジスタ３４のソースまたはドレインの一方と電気的に接続されている。
また、光電変換素子２０の他方の端子は、配線５１（ＶＰＤ１）と電気的に接続されている。また、トランジスタ３２のソースまたはドレインの他方は、配線５２（ＶＲ１）と電気的に接続されている。また、容量素子４１の他方の端子は、配線５３（ＶＳＳ１）と電気的に接続されている。また、トランジスタ３４の他方の端子は、配線５４（ＶＰＩ）と電気的に接続されている。また、トランジスタ３３のソースまたはドレインの他方は、配線５５（ＶＯＵＴ）と電気的に接続されている。
また、トランジスタ３１のゲートは、配線６１（ＴＸ）と電気的に接続されている。また、トランジスタ３２のゲートは、配線６２（ＲＥＳ１）と電気的に接続されている。また、トランジスタ３４のゲートは、配線６４（ＳＥＬ）と電気的に接続されている。
ここで、配線５１（ＶＰＤ１）、配線５２（ＶＲ１）、配線５３（ＶＳＳ１）および配線５４（ＶＰＩ）は、電源線として機能させることができる。また、配線６１（ＴＸ）、配線６２（ＲＥＳ１）および配線６４（ＳＥＬ）は、信号線として機能させることができる。なお、詳細は後述するが、配線５２（ＶＲ１）および配線６２（ＲＥＳ１）は回路１５と電気的に接続されている。
上記構成において、光電変換素子２０の一方の端子、トランジスタ３１のソースまたはドレインの一方およびトランジスタ３２のソースまたはドレインの一方が接続されるノードをＦＤ１とする。また、トランジスタ３１のソースまたはドレインの他方、トランジスタ３３のゲートおよび容量素子４１の一方の端子が接続されるノードをＦＤ２とする。
画素１０において、光電変換素子２０は受光素子であり、光電変換素子２０に照射した光に応じた電流を生成する機能を有する。トランジスタ３１は、光電変換素子２０によるノードＦＤ１への電荷蓄積または放出を制御する機能を有する。トランジスタ３２は、ノードＦＤ１およびノードＦＤ２の電位をリセットする機能および、光電変換素子２０に照射される光の照度を増加させた場合の画素１０への書き込み電流の増加率を調整する機能を有する。トランジスタ３３は、ノードＦＤ２の電位に応じた信号を出力する、増幅トランジスタとしての機能を有する。トランジスタ３４は、読み出し時に画素１０の選択を制御する、選択トランジスタとしての機能を有する。
また、配線５５（ＶＯＵＴ）を介して、画素１０により得られた撮像データを信号として出力することができる。
本発明の一態様の撮像装置は、通常撮像モードまたは広ダイナミックレンジモードにより動作することができる。広ダイナミックレンジモードでは、光電変換素子２０に照射される光の照度を増加させた場合の画素１０への書き込み電流の増加率が、通常撮像モードで動作させる場合より小さい。
通常撮像モードから広ダイナミックレンジモード、あるいは広ダイナミックレンジモードから通常撮像モードへの切り替え条件は、詳細は後述するが、例えば回路１５に照射される光の照度などが挙げられる。
通常撮像モードおよび広ダイナミックレンジモードにおける画素１０の動作について、図３および図４（Ａ）に示すタイミングチャートを用いて詳細な説明を行う。該タイミングチャートは、配線５２（ＶＲ１）、配線６１（ＴＸ）、配線６２（ＲＥＳ１）、配線６４（ＳＥＬ）、ノードＦＤ１およびノードＦＤ２の電位を示す。
図３は、通常撮像モードにおける画素１０の動作を示すタイミングチャートである。時刻Ｔ０１乃至時刻Ｔ０５において１フレーム目の撮像を行い、時刻Ｔ１１乃至時刻Ｔ１５において２フレーム目の撮像を行う。
なお、配線５２（ＶＲ１）および配線５４（ＶＰＩ）の電位をＨレベル、配線５１（ＶＰＤ１）および配線５３（ＶＳＳ１）の電位をＬレベルとするが、上記配線にその他の電位を印加して動作させることもできる。
本明細書において、Ｈレベルは高電位を、Ｌレベルは低電位をそれぞれ示す。また、Ｌレベルは例えば接地電位とすることができる。
時刻Ｔ０１において、配線６１（ＴＸ）および配線６２（ＲＥＳ１）の電位をＨレベルとすることにより、トランジスタ３１およびトランジスタ３２をオンとする。また、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジスタ３４をオフとする。これにより、ノードＦＤ１およびノードＦＤ２の電位は配線５２（ＶＲ１）の電位ＶＲ１に設定される。
時刻Ｔ０２において、配線６２（ＲＥＳ１）の電位をＬレベルとすることにより、トランジスタ３２をオフとする。これにより、ノードＦＤ１およびノードＦＤ２の電位が低下し始める。ノードＦＤ２の電位は、光電変換素子２０に照射する光の照度が高いほど大きく低下する。
時刻Ｔ０３において配線６１（ＴＸ）の電位をＬレベルとすることにより、トランジスタ３１をオフとする。これにより、ノードＦＤ２の電位が保持される。なお、ノードＦＤ１はＴ０３以降も放電を続ける。
時刻Ｔ０４において配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トランジスタ３４をオンとする。これにより、ノードＦＤ２の電位に応じて、配線５５（ＶＯＵＴ）に、撮像データに対応する信号が出力される。なお、ノードＦＤ２の電位が低いほど、配線５５（ＶＯＵＴ）から出力される信号の電位は低くなる。すなわち、光電変換素子２０に照射する光の照度が高いほど、配線５５（ＶＯＵＴ）から出力される信号の電位は低くなる。
時刻Ｔ０５において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジスタ３４をオフとする。
時刻Ｔ１１乃至時刻Ｔ１５における動作は、時刻Ｔ０１乃至時刻Ｔ０５における動作と同様である。時刻Ｔ１１乃至時刻Ｔ１５は、光電変換素子２０に照射される光の照度が時刻Ｔ０１乃至時刻Ｔ０５より低い場合に相当する。このため、時刻Ｔ１３におけるノードＦＤ２の電位は、時刻Ｔ０３におけるノードＦＤ２の電位より高い。以上が通常撮像モードによる撮像動作である。
図４（Ａ）は、広ダイナミックレンジモードにおける画素１０の動作を示すタイミングチャートである。時刻Ｔ２１乃至時刻Ｔ２４において１フレーム目の撮像を行い、時刻Ｔ３１乃至時刻Ｔ３４において２フレーム目の撮像を行う。
なお、配線５４（ＶＰＩ）の電位をＨレベル、配線５１（ＶＰＤ１）および配線５３（ＶＳＳ１）の電位をＬレベルとするが、上記配線にその他の電位を印加して動作させることもできる。
時刻Ｔ２１において、配線６１（ＴＸ）の電位をＨレベルとすることにより、トランジスタ３１をオンとする。また、配線５２（ＶＲ１）に印加された電位ΔＶと同電位を、配線６２（ＲＥＳ１）に印加する。これは、図４（Ｂ）に示すように、トランジスタ３２のゲートと、トランジスタ３２のソースまたはドレインの他方と、をダイオード接続した場合と等価である。なお、図４（Ｂ）に示す画素１０において、構成素子および配線の一部を省略している。
光が光電変換素子２０に照射されると、ノードＦＤ１から配線５１（ＶＰＤ１）に向かって電流が流れることにより、ノードＦＤ１の電位が低下する。これにより、ダイオード接続されたトランジスタ３２について、トランジスタ３２のソースまたはドレインの他方と、トランジスタ３２のソースまたはドレインの一方との電位差が大きくなる。これにより、配線５２（ＶＲ１）からノードＦＤ１に向かって電流が流れ、ノードＦＤ１の電位が上昇する。つまり、光が光電変換素子２０に照射されたことによるノードＦＤ１の電位の低下幅を、トランジスタ３２を介して電流が流れることにより小さくすることができる。
以上より、広ダイナミックレンジモードでは、通常撮像モードよりダイナミックレンジを拡大することができる。
なお、光電変換素子２０に照射する光の照度が高いほど、ノードＦＤ１から配線５１（ＶＰＤ１）に向かって流れる電流が大きくなることにより、ノードＦＤ１の電位は低くなる。したがって、ノードＦＤ２の電位も低くなる。
時刻Ｔ２２において、配線６１（ＴＸ）および配線６２（ＲＥＳ１）の電位をＬレベルとすることにより、トランジスタ３１およびトランジスタ３２をオフとする。これにより、ノードＦＤ２の電位が保持される。なお、ノードＦＤ１はＴ２２以降も放電を続ける。
時刻Ｔ２３において配線６４（ＳＥＬ）の電位をＨレベルとすることにより、トランジスタ３４をオンとする。これにより、ノードＦＤ２の電位に応じて、配線５５（ＶＯＵＴ）に、撮像データに対応する信号が出力される。なお、ノードＦＤ２の電位が低いほど、配線５５（ＶＯＵＴ）の電位は低くなる。すなわち、光電変換素子２０に照射する光の照度が高いほど、配線５５（ＶＯＵＴ）の電位は低くなる。
時刻Ｔ２４において、配線６４（ＳＥＬ）の電位をＬレベルとすることによりトランジスタ３４をオフとする。
時刻Ｔ３１乃至時刻Ｔ３４における動作は、時刻Ｔ２１乃至時刻Ｔ２４における動作と同様である。時刻Ｔ３１乃至時刻Ｔ３４は、光電変換素子２０に照射される光の照度が時刻Ｔ２１乃至時刻Ｔ２４より低い場合に相当する。このため、時刻Ｔ３２におけるノードＦＤ２の電位は、時刻Ｔ２２におけるノードＦＤ２の電位より高い。以上が広ダイナミックレンジモードによる撮像動作である。
なお、配線６２（ＲＥＳ１）には、常に電位ΔＶを印加し続けてもよい。これにより、配線６２（ＲＥＳ１）の電位制御を簡易なものとすることができる。
アバランシェ領域で動作させた場合、照射される光の照度を増加させた場合の画素１０への書き込み電流の増加率が通常領域で動作させた場合より大きい。したがって、アバランシェ領域で動作させる場合は広ダイナミックレンジモードでの撮像により電流の増加率を小さくすることが好ましい。一方、通常領域で動作させる場合は、通常撮像モードでの撮像が好ましい。しかし、アバランシェ領域で通常撮像モードにより撮像してもよいし、通常領域で広ダイナミックレンジモードにより撮像してもよい。
次に、回路１５について、図５を用いて詳細な説明を行う。図５は、画素１０および回路１５の構成および接続関係を示す回路図である。
回路１５は、照射される光の照度に応じて、光電変換素子２０の動作領域および、撮像モードを切り替える機能を有する。例えば、基準となる照度より低照度の光が照射された場合、アバランシェ領域で広ダイナミックレンジモードにより撮像を行うことができる。また、例えば基準となる照度より高照度の光が照射された場合、通常領域で通常撮像モードにより撮像を行うことができる。
回路１５は、光電変換素子２８と、トランジスタ３５と、トランジスタ３６と、トランジスタ３７と、トランジスタ３８と、トランジスタ３９と、コンパレータ７１と、セレクタ７２と、インバータ７３と、を有する。なお図５において、トランジスタ３５、トランジスタ３６、トランジスタ３８およびトランジスタ３９はｐ−ｃｈ型、トランジスタ３７はｎ−ｃｈ型とするが、適宜ｐ−ｃｈ型トランジスタをｎ−ｃｈ型トランジスタに、またｎ−ｃｈ型トランジスタをｐ−ｃｈ型トランジスタに置き換えてもよい。例えば、トランジスタ３５乃至トランジスタ３９のすべてをｐ−ｃｈ型としてもよい。
光電変換素子２８として、光電変換素子２０と同じ材料、例えばセレン系材料を用いることができる。また、光電変換素子２８として、光電変換素子２０と異なる材料を用いることができる。
図５の回路１５において、光電変換素子２８の一方の端子は、トランジスタ３５のソースまたはドレインの一方と電気的に接続されている。また、トランジスタ３５のソースまたはドレインの一方は、トランジスタ３５のゲートと電気的に接続されている。また、トランジスタ３５のソースまたはドレインの他方は、トランジスタ３６のソースまたはドレインの一方と電気的に接続されている。また、トランジスタ３５のゲートは、トランジスタ３６のゲートと電気的に接続されている。また、トランジスタ３６のソースまたはドレインの他方は、トランジスタ３７のソースまたはドレインの一方およびコンパレータ７１の非反転入力端子と電気的に接続されている。また、コンパレータ７１の出力端子は、セレクタ７２の選択信号入力端子およびトランジスタ３８のゲートと電気的に接続されている。また、セレクタ７２の出力端子は、配線６２（ＲＥＳ１）と電気的に接続されている。また、トランジスタ３８のゲートは、インバータ７３の入力端子と電気的に接続されている。また、トランジスタ３８のソースまたはドレインの一方は、トランジスタ３９のソースまたはドレインの一方および、配線５２（ＶＲ１）と電気的に接続されている。また、トランジスタ３９のゲートは、インバータ７３の出力端子と電気的に接続されている。
また、光電変換素子２８の他方の端子は、配線８１（ＶＰＤ２）と電気的に接続されている。また、トランジスタ３５のソースまたはドレインの他方は、配線８２（ＶＲ２）と電気的に接続されている。また、トランジスタ３７のソースまたはドレインの他方は、配線８３（ＶＰＯ）と電気的に接続されている。また、コンパレータ７１の反転入力端子は、配線８４（ＶＲＥＦ）と電気的に接続されている。また、セレクタ７２の第１の入力端子は、配線８５（ＲＥＳ２）と電気的に接続されている。また、セレクタ７２の第２の入力端子は、配線８６（ＶＲａ１）と電気的に接続されている。また、トランジスタ３８のソースまたはドレインの他方は、配線８７（ＶＲａ２）と電気的に接続されている。また、トランジスタ３９のソースまたはドレインの他方は、配線８８（ＶＲｂ）と電気的に接続されている。
また、トランジスタ３７のゲートは、配線６７（ＢＩＡＳ）と電気的に接続されている。
上記構成において、光電変換素子２８の一方の端子、トランジスタ３５のソースまたはドレインの一方、トランジスタ３５のゲートおよびトランジスタ３６のゲートが接続されるノードをＦＤ３とする。
トランジスタ３７は、定電流源としての機能を有する。セレクタ７２は、選択信号入力端子の電位がＨレベルである場合は第１の入力端子に印加された電位を出力し、Ｌレベルである場合は第２の入力端子に印加された電位を出力する機能を有する。
回路１５および画素１０の動作について、図６に示すフローチャートを用いて以下で説明する。なお、図６において、Ｓ１およびＳ２は回路１５の動作を、Ｓ３およびＳ４は画素１０の動作をそれぞれ示す。
なお、配線６７（ＢＩＡＳ）および配線８２（ＶＲ２）の電位をＨレベル、配線８１（ＶＰＤ２）および配線８３（ＶＰＯ）の電位をＬレベルとして動作を説明するが、上記配線にその他の電位を印加して動作させることもできる。
まず、光電変換素子２８に光を照射する（Ｓ１）。これにより、光電変換素子２８に電流が流れ、ノードＦＤ３の電位が低下する。トランジスタ３５のソースまたはドレインの一方と、トランジスタ３５のゲートと、が電気的に接続されているので、トランジスタ３５のゲートにおける電位が低下し、トランジスタ３５がオン状態となる。トランジスタ３５とトランジスタ３６はカレントミラーを構成しているので、トランジスタ３５に流れる電流と同じ大きさの電流がトランジスタ３６に流れる。
トランジスタ３６に流れた電流はトランジスタ３７に流れ、該電流の大きさに応じた電位がコンパレータ７１の非反転入力端子に印加される。また、反転入力端子には配線８４（ＶＲＥＦ）を介して電位ＶＲＥＦが印加される。コンパレータ７１は、非反転入力端子に印加された電位がＶＲＥＦより高い場合はＨレベルの信号を出力し、ＶＲＥＦより低い場合はＬレベルの信号を出力する。
光電変換素子２８に照射される光の照度が高いほど、コンパレータ７１の非反転入力端子に印加される電位は高くなる。ＶＲＥＦを基準となる光の照度に対応する電位とすれば、コンパレータは、光電変換素子２８に照射される光の照度が基準となる光の照度より高いか否かを判定する機能を有する（Ｓ２）。光電変換素子２８に照射される光の照度が基準となる光の照度より高ければＨレベルの信号を出力し、低ければＬレベルの信号を出力する。
コンパレータ７１からＨレベルの信号が出力された場合は、配線８５（ＲＥＳ２）の電位ＲＥＳ２がセレクタ７２により配線６２（ＲＥＳ１）に印加され、また配線８８（ＶＲｂ）の電位ＶＲｂがトランジスタ３９を介して配線５２（ＶＲ１）に印加される。また、コンパレータ７１からＬレベルの信号が出力された場合は、配線８６（ＶＲａ１）の電位ＶＲａ１がセレクタ７２により配線６２（ＲＥＳ１）に印加され、また配線８７（ＶＲａ２）の電位ＶＲａ２がトランジスタ３８を介して配線５２（ＶＲ１）に印加される。
ここで、例えば配線８５（ＲＥＳ２）の電位ＲＥＳ２はＨレベルまたはＬレベルとし、配線８６（ＶＲａ１）の電位ＶＲａ１は配線８７（ＶＲａ２）の電位ＶＲａ２またはＬレベルとする。以上により、コンパレータ７１からＨレベルの信号が出力された場合は通常撮像モードに、Ｌレベルの信号が出力された場合は広ダイナミックレンジモードに切り替えて撮像を行うことができる。
さらに、例えば配線８８（ＶＲｂ）の電位ＶＲｂを、通常領域において撮像する場合に配線５２（ＶＲ１）に印加する電位（例えば、０Ｖ以上で１０Ｖより低い）とする。また、例えば配線８７（ＶＲａ２）の電位ＶＲａ２を、アバランシェ領域において撮像する場合に配線５２（ＶＲ１）に印加する電位（例えば１０Ｖ以上５０Ｖ以下）とする。以上により、高照度の場合は通常領域で通常撮像モードにより撮像を行い（Ｓ３）、低照度の場合はアバランシェ領域で広ダイナミックレンジモードにより撮像を行うことができる（Ｓ４）。これにより低照度から高照度まで幅広い照度範囲で撮像可能な撮像装置を提供することができる。
なお、図６は１フレーム撮像するごとに、光電変換素子２８に照射した光の照度が基準より高いか判定して光電変換素子２０の動作領域および撮像モードを切り替えているが、これに限られない。例えば、２フレーム撮像するごとに判定してもよいし、３フレーム以上撮像後に判定してもよい。
また、電位ＲＥＳ２、ＶＲａ１、ＶＲａ２およびＶＲｂは、上記の例に限定されず、任意の値をとることができる。例えば、高照度の場合に通常領域で広ダイナミックレンジモードにより撮像を行うように上記の電位を設定してもよい。例えば、低照度の場合にアバランシェ領域で通常撮像モードにより撮像を行うように上記の電位を設定してもよい。
また、コンパレータ７１の非反転入力端子に配線８４（ＶＲＥＦ）を電気的に接続し、反転入力端子にトランジスタ３６のソースまたはドレインの他方を電気的に接続してもよい。この場合、セレクタ７２の第１の入力端子に配線８６（ＶＲａ１）を、セレクタ７２の第２の入力端子に配線８５（ＲＥＳ２）をそれぞれ接続し、さらにトランジスタ３８のソースまたはドレインの他方に配線８８（ＶＲｂ）を、トランジスタ３９のソースまたはドレインの他方に配線８７（ＶＲａ２）をそれぞれ接続することにより、図５に示す構成の回路１５と同様の機能を有することができる。
図７乃至図１０に、図５に示す回路１５の変形例を示す。図７（Ａ）に示す回路１５の構成は、配線８６（ＶＲａ１）および配線８７（ＶＲａ２）が電気的に接続されている点が図５に示す回路１５と異なる。該構成では、配線６２（ＲＥＳ１）には常に図４（Ａ）に示す電位ΔＶを印加し続けることになる。
図７（Ｂ）に示す回路１５では、光電変換素子２８の一方の端子は、トランジスタ３６のソースまたはドレインの一方および配線８２（ＶＲ２）と電気的に接続されている。また、光電変換素子２８の他方の端子は、トランジスタ３５のソースまたはドレインの他方およびトランジスタ３５のゲートと電気的に接続されている。また、トランジスタ３５のゲートはトランジスタ３６のゲートと電気的に接続されている。また、トランジスタ３５のソースまたはドレインの一方は、配線８１（ＶＰＤ２）と電気的に接続されている。以上の点が図５に示す構成の回路１５と異なる。このような構成とすることにより、トランジスタ３５およびトランジスタ３６をｎ−ｃｈ型とすることができる。
また、図８（Ａ）に示す回路１５の構成は、インバータ７３を有さず、トランジスタ３９がｎ−ｃｈ型である点で図５に示す構成の回路１５と異なる。
図８（Ｂ）に示す回路１５の構成は、トランジスタ３８と、トランジスタ３９と、インバータ７３と、配線８７（ＶＲａ２）と、配線８８（ＶＲｂ）と、を有さない点で図５に示す構成の回路１５と異なる。この場合、配線５２（ＶＲ１）の電位ＶＲ１を、所望の光電変換素子２０の動作領域となるように手動または図示しない別の回路で切り替える。
図９（Ａ）に示す回路１５の構成は、セレクタ７２と、配線８５（ＲＥＳ２）と、配線８６（ＶＲａ１）と、を有さない点で図５に示す構成の回路１５と異なる。この場合、配線６２（ＲＥＳ１）の電位ＲＥＳ１を、撮像モードおよび光電変換素子２０の動作領域に応じて手動または図示しない別の回路で切り替える。
図９（Ｂ）に示す回路１５の構成は、光電変換素子２８と、トランジスタ３５乃至トランジスタ３７と、コンパレータ７１と、配線８１（ＶＰＤ２）と、配線８２（ＶＲ２）と、配線８３（ＶＰＯ）と、を有さず、回路７４を有する点で図５に示す構成の回路１５と異なる。回路７４は、セレクタ７２の選択信号入力端子およびトランジスタ３８のゲートと電気的に接続されている。また、回路７４は、ＨレベルまたはＬレベルの信号を出力する機能を有する。図９（Ｂ）に示す構成では、撮像モードおよび光電変換素子２０の動作領域を、回路７４から出力される信号を制御することにより手動で切り替えることができる。
図８（Ａ）、（Ｂ）および図９（Ａ）、（Ｂ）に示す構成とすることで、回路１５の占有面積を小さくすることができる。これにより、本発明の一態様の撮像装置を小型化することができる。
図１０（Ａ）、（Ｂ）に示す回路１５の構成は、光電変換素子２８を複数有する点で図５に示す構成の回路１５と異なる。光電変換素子２８は図１０（Ａ）、（Ｂ）に示すように２個設けられていてもよい。また、３個または４個設けられていてもよいし、５個以上設けられていてもよい。なお、図１０（Ａ）、（Ｂ）は構成素子および配線の一部を省略している。
図１０（Ａ）、（Ｂ）に示す構成の回路１５では、複数の光電変換素子２８のうち１個でも高照度の光が照射されれば、コンパレータ７１はＨレベルの信号を出力する。つまり、例えば通常領域で通常撮像モードにより撮像を行うことができる。
図１０（Ａ）、（Ｂ）において、回路１５ａは光電変換素子２８および配線８１（ＶＰＤ２）を、回路１５ｂはそれ以外の要素をそれぞれ示す。なお、回路１５ｂの構成は、図５、図７、図８および図９を適宜参酌することができる。
なお、図１０（Ａ）では、それぞれの光電変換素子２８の他方の端子に接続されている配線８１（ＶＰＤ２）は別々となっているが、図１０（Ｂ）に示すように１本の配線８１（ＶＰＤ２）で接続してもよい。
図１に示す本発明の一態様の撮像装置の変形例を図１１乃至図１４に示す。図１１（Ａ）に示す本発明の一態様の撮像装置は、回路１５が画素アレイ１１の内部に設けられている点が図１と異なる。回路１５は任意の位置に設けることができるが、例えば、画素アレイ１１の中央に回路１５を設けることができる。画素アレイ１１の中央に回路１５を設けた場合、画素アレイ１１の中央に照射された光の照度に応じて、画素１０の撮像モードおよび光電変換素子２０の動作領域を制御できる。
また、図１１（Ｂ）に示す本発明の一態様の撮像装置は、回路１５が複数設けられている点が図１と異なる。例えば、図１１（Ｂ）に示すように回路１５を画素アレイ１１の四隅に設けてもよい。このような構成とすることで、照射する光の照度が場所により異なっていても適切に撮像モードおよび光電変換素子２０の動作領域を制御することができる。例えば、画素アレイ１１の右上に低照度の光が照射され、画素アレイ１１の左下に高照度の光が照射された場合、右上の画素１０はアバランシェ領域で広ダイナミックレンジモードにより撮像を行い、左下の画素１０は通常領域で通常撮像モードにより撮像を行うことができる。
なお、図１１（Ｂ）では回路１５を４箇所に設けた場合を示したが、回路１５は任意の個数設けることができる。例えば、３箇所に設けても、２箇所に設けてもよい。さらに、５箇所に設けても、６箇所以上に設けてもよい。また、図１１（Ｂ）では回路１５を四隅に設けた場合を示しているが、例えば右上と左下の２箇所のみに設けてもよい。また、例えば左上と右下の２箇所のみに設けてもよい。
図１２乃至図１４に示す本発明の一態様の撮像装置において、回路１５は図１０に示すように、複数の光電変換素子２８と、回路１５ｂと、を有する。
図１２（Ａ）は、画素アレイ１１の列ごとに光電変換素子２８を設けた場合を示す。また、図１２（Ｂ）は画素アレイ１１の行ごとに光電変換素子２８を設けた場合を示す。
なお、図１２（Ａ）に示す構成において、複数の列ごとに光電変換素子２８を設けることもできる。例えば、任意のｎ列目に光電変換素子２８を設けることもできる。例えば、すべての奇数列またはすべての偶数列に光電変換素子２８を設けることもできる。さらに、例えばすべての３の倍数の列に光電変換素子２８を設けることもできる。さらに、例えばすべての４の倍数の列に光電変換素子２８を設けることもできる。さらに、例えばすべてのａの倍数（ａはｑ以下の任意の自然数）の列に光電変換素子２８を設けることもできる。さらに、例えばすべての「ａの倍数＋ｂ」（ｂはａ以下の任意の自然数）列目に光電変換素子２８を設けることもできる。
また、図１２（Ｂ）に示す構成において、複数の行ごとに光電変換素子２８を設けることもできる。例えば、任意のｍ行目に光電変換素子２８を設けることもできる。例えば、すべての奇数行またはすべての偶数行に光電変換素子２８を設けることもできる。さらに、例えばすべての３の倍数の行に光電変換素子２８を設けることもできる。さらに、例えばすべての４の倍数の行に光電変換素子２８を設けることもできる。さらに、例えばすべてのｃの倍数（ｃはｐ以下の任意の自然数）の行に光電変換素子２８を設けることもできる。さらに、例えばすべての「ｃの倍数＋ｄ」（ｄはｃ以下の任意の自然数）行目に光電変換素子２８を設けることもできる。
また、図１２（Ａ）および図１２（Ｂ）に示す構成を組み合わせることもできる。例えば、すべての列およびすべての行にそれぞれ光電変換素子２８を設けることもできる。例えば、すべての奇数列およびすべての奇数行にそれぞれ光電変換素子２８を設けることもできる。例えば、すべての奇数列およびすべての偶数行にそれぞれ光電変換素子２８を設けることもできる。さらに、例えばすべてのａの倍数の列およびすべての「ｃの倍数＋ｄ」行目にそれぞれ光電変換素子２８を設けることもできる。
図１３（Ａ）は、画素アレイ１１の四隅に光電変換素子２８を設けた場合を示す。また、図１３（Ｂ）は画素アレイ１１の内部、例えば画素アレイ１１の中央の行に複数の光電変換素子２８および、回路１５ｂを設けた場合を示す。
なお、図１３（Ａ）では、画素アレイ１１の四隅すべてに光電変換素子２８を設けた場合を示したが、四隅すべてに光電変換素子２８を設けなくてもよい。例えば、右上と左下の２箇所のみに設けてもよい。また、左上と右下の２箇所のみに設けてもよい。さらに、画素アレイ１１の四隅以外にも任意の位置に光電変換素子２８を設けることもできる。
本発明の一態様の撮像装置を図１２および図１３に示す構成とすることで、高照度の光が照射されているにもかかわらず、低照度の光が照射されている場合の動作モード、例えば広ダイナミックレンジモードで画素１０が動作する確率を減らすことができる。これにより、例えば撮像時の電荷蓄積量の限界によりダイナミックレンジが狭くなることを防ぐことができる。
本発明の一態様の撮像装置が図１に示す構成の場合、例えば回路１５が画素アレイ１１の１列目にのみ設けられているとすると、１列目に照射された光が低照度で、２列目以降のいずれかの列に照射された光が高照度であった場合、すべての画素１０が低照度の光が照射されている場合の動作モード、例えば広ダイナミックレンジモードで動作する。しかし、例えば図１２（Ａ）に示す場合では、画素アレイ１１のいずれかの列に高照度の光が照射されていれば、すべての画素１０が高照度の光が照射されている場合の動作モード、例えば通常撮像モードで動作することができる。
図１４は、図１２（Ａ）に示す本発明の一態様の撮像装置の変形例であり、光電変換素子２８と、回路１５ｂとの間に回路１６を設けている点が図１２（Ａ）と異なる。回路１６は、例えば各光電変換素子２８に流れる電流値の最小値、最大値および平均値を計算するなど、演算回路としての機能を有する。
図１４に示す構成とすることで、画素１０の動作モードをより適切に制御することができる。例えば、各光電変換素子２８に流れる電流値の平均値を回路１６により計算する場合、一部の少数の光電変換素子２８に高照度の光が照射され、残りの多数の光電変換素子２８に低照度の光が照射された場合、画素１０は低照度の光が照射されている場合の動作モード、例えば広ダイナミックレンジモードで動作することができる。
なお、図１、図２、図５、図７乃至図１４に示す構成は、それぞれ任意に組み合わせることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本発明の一態様の撮像装置が有する画素１０の変形例について図面を用いて説明する。
本発明の一態様の撮像装置が有する画素１０は、図２に示す構成だけでなく、図１５（Ａ）に示す構成とすることもできる。図１５（Ａ）は、図２に示すトランジスタ３１乃至トランジスタ３４をすべてｐ−ｃｈ型とした構成である。必要に応じて電位の大小関係を逆にすることなどにより、通常撮像モードにおける動作は図３を、広ダイナミックレンジモードにおける動作は図４（Ａ）をそれぞれ参照することができる。なお、トランジスタ３１乃至トランジスタ３４のうち、一部のトランジスタをｐ−ｃｈ型に置き換えてもよい。または、ＣＭＯＳ構成にしてもよい。
また、図２ではトランジスタ３４はトランジスタ３３と配線５４（ＶＰＩ）の間に配置されているが、図１５（Ｂ）に示すようにトランジスタ３３をトランジスタ３４と配線５４（ＶＰＩ）の間に配置する構成としてもよい。
また、本発明の一態様の撮像装置が有する画素１０は、図１６（Ａ）、（Ｂ）、（Ｃ）に示す構成であってもよい。
図１６（Ａ）は、図２に示す画素１０にトランジスタ４０を追加した構成である。トランジスタ４０のソースまたはドレインの一方は、ノードＦＤ２と電気的に接続されている。また、トランジスタ４０のソースまたはドレインの他方は、配線５６（ＶＲ３）と電気的に接続されている。また、トランジスタ４０のゲートは、配線６８（ＲＥＳ３）と電気的に接続されている。
ここで、配線５６（ＶＲ３）は電源線として機能させることができる。また、配線６８（ＲＥＳ３）は信号線として機能させることができる。
配線５６（ＶＲ３）の電位は例えばＨレベルとすることができるが、その他の電位を印加して動作させることもできる。
画素１０を図１６（Ａ）に示す構成とすることにより、通常撮像モードにおいて、トランジスタ４０のゲートの電位をＨレベルとすることによりノードＦＤ２をリセットすることができる。
図１６（Ｂ）は、図２に示す画素１０に容量素子４２を追加した構成である。容量素子４２の一方の端子はノードＦＤ１と電気的に接続されている。また、容量素子４２の他方の端子は配線５７（ＶＳＳ２）と電気的に接続されている。
ここで、配線５７（ＶＳＳ２）は電源線として機能させることができる。また、配線５７（ＶＳＳ２）の電位は例えばＬレベルとすることができるが、その他の電位を印加して動作させることもできる。
画素１０を図１６（Ｂ）に示す構成とすることにより、ノードＦＤ１に電荷を保持することができるようになる。これにより、撮像データの保持時間を長くすることができる。
また、図１６（Ｃ）は、図２に示す画素１０から容量素子４１を省略した構成である。この場合、トランジスタ３３のゲート容量と、ノードＦＤ２に電気的に接続された配線が有する寄生容量等により、ノードＦＤ２に電荷を蓄積する。
図１６（Ｃ）に示す構成とすることで、本発明の一態様の撮像装置について、画素１個あたりの占有面積を小さくすることができる。これにより、撮像装置の高精細化を図ることができる。
なお、図１６において、配線の一部を省略している。
また、図２では、同じ電位を与える配線であっても異なる配線として図示したが、同じ配線としてもよい。例えば、図１７に示す画素１０のように、Ｌレベル電位を印加する配線５１（ＶＰＤ１）および配線５３（ＶＳＳ１）を同じ配線としてもよい。
また、図２に示す構成の画素１０において、トランジスタ３１乃至トランジスタ３４を、活性層または活性領域を酸化物半導体で形成したトランジスタ（以下、ＯＳトランジスタと呼ぶ）としてもよい。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流をいう場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。したがって、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することをいう場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、という場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、という場合がある。
本明細書では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
本明細書では、オフ電流と同じ意味で、リーク電流と記載する場合がある。
本明細書において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
ＯＳトランジスタを画素１０に用いると、撮像のダイナミックレンジを拡大することができる。図２に示す回路構成では、光電変換素子２０に照射される光の照度が高いときにノードＦＤ１の電位が低くなり、したがってノードＦＤ２の電位も低くなる。ＯＳトランジスタは極めてオフ電流が低いため、ノードＦＤ２の電位（トランジスタ３３のゲート電位）が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、ダイナミックレンジを広げることができる。
また、トランジスタの低いオフ電流特性によってノードＦＤ１およびノードＦＤ２で電荷を保持できる期間を極めて長くすることができる。このため、回路構成や動作方法を複雑にすることなく、全画素で同時に撮像データを取得するグローバルシャッタ方式を適用することができる。
一般的に、画素がマトリクス状に配置された撮像装置では、図１８（Ａ）に示す、行毎に撮像動作２０１、データ保持動作２０２、読み出し動作２０３を行う駆動方法であるローリングシャッタ方式が用いられる。ローリングシャッタ方式を用いる場合には、撮像の同時性が失われるため、被写体が移動した場合には、画像に歪が生じてしまう。したがって、図１８（Ｂ）に示す、全行で同時に撮像動作２０１を行い、行毎に順次読み出し動作２０３を行うことができるグローバルシャッタ方式を用いることが好ましい。グローバルシャッタ方式を用いることで、撮像装置の各画素における撮像の同時性を確保することができ、被写体が移動する場合であっても歪の小さい画像を容易に得ることができる。
また、ＯＳトランジスタは、高電圧に耐えられる高耐圧のトランジスタであるという特徴を有する。アバランシェ領域で画素１０を動作させる場合、光電変換素子２０に比較的高い電圧（例えば、１０Ｖ以上５０Ｖ以下）を印加するので、光電変換素子２０に接続されるトランジスタはＯＳトランジスタを用いることが好ましい。具体的には、トランジスタ３１およびトランジスタ３２はＯＳトランジスタを用いることが好ましい。これにより、信頼性の高い撮像装置とすることができる。
また、ＯＳトランジスタは、活性層または活性領域をシリコンで形成したトランジスタ（以下、Ｓｉトランジスタと呼ぶ）よりも電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。したがって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。
また、ノードＦＤ１およびノードＦＤ２のいずれかと接続するトランジスタはノイズが少ないことが求められる。後述する二層または三層の酸化物半導体層を有するトランジスタはチャネルが埋め込み型であり、極めてノイズに強い特性を有する。したがって、当該トランジスタを用いることでノイズの少ない画像を得ることができる。
特に、トランジスタ３１乃至トランジスタ３４をＯＳトランジスタとすることで、画素をシリコンで形成した光電変換素子と、ＯＳトランジスタと、で構成することができる。このような構成とすることで、画素にＳｉトランジスタを形成する必要が無いため、光電変換素子の有効面積を増大することが容易になる。したがって、光感度を向上することができる。
また、画素１０だけでなく、回路１２乃至回路１５などの周辺回路をＯＳトランジスタで形成してもよい。周辺回路をＯＳトランジスタのみで形成する構成は、Ｓｉトランジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。また、周辺回路をＯＳトランジスタとｐ−ｃｈ型Ｓｉトランジスタのみで形成する構成は、ｎ−ｃｈ型Ｓｉトランジスタの形成工程が不要となるため、撮像装置の低価格化に有効である。さらに、周辺回路をＣＭＯＳ回路とすることができるので、周辺回路の低消費電力化、すなわち、撮像装置の低消費電力化に有効である。
また、トランジスタ３１およびトランジスタ３２をＯＳトランジスタとし、トランジスタ３３およびトランジスタ３４をＳｉトランジスタとする構成としてもよい。
Ｓｉトランジスタは、ＯＳトランジスタに比べて優れた電界効果移動度を有するといった特性を有する。そのため、増幅トランジスタや選択トランジスタとして機能するトランジスタに流れる電流値を増やすことができる。例えば、図２に示すノードＦＤ２に蓄積された電荷に応じて、トランジスタ３３およびトランジスタ３４に流れる電流値を増やすことができる。
また、画素１０に用いるトランジスタは、図１９（Ａ）または図１９（Ｂ）に示すように、トランジスタ３１およびトランジスタ３２にバックゲートを設けた構成であってもよい。図１９（Ａ）はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができる。また、図１９（Ｂ）はフロントゲートと同じ電位がバックゲートに印加される構成であり、オン電流を増加させることができる。なお、図１９（Ｃ）または図１９（Ｄ）に示すように、トランジスタ３１乃至トランジスタ３４にバックゲートを設ける構成であってもよい。
また、図１９（Ｅ）に示すように、一つの画素に含まれるトランジスタに対し、フロントゲートと同じ電位がバックゲートに印加される構成、バックゲートに定電位を印加する構成を必要に応じて組み合わせた構成であってもよい。さらにバックゲートを設けない構成を必要に応じて任意に組み合わせた構成としてもよい。なお、バックゲートに定電位を印加する構成においては、例えば、図１９（Ｆ）に示すように、全てのバックゲートに同じ電位を印加する構成とすることができる。
なお、図１９において、配線の一部を省略している。
ＯＳトランジスタはＳｉトランジスタよりもオン電流が低いので、ＯＳトランジスタにはバックゲートを設けることが特に好ましい。例えば、トランジスタ３１乃至トランジスタ３４にＯＳトランジスタが用いられている場合、トランジスタ３１乃至トランジスタ３４にバックゲートを設けることが好ましい。また、例えばトランジスタ３１およびトランジスタ３２にＯＳトランジスタが用いられている場合、トランジスタ３１およびトランジスタ３２にバックゲートを設けることが好ましい。
なお、図２、図１５乃至図１７および図１９に示す構成は、それぞれ任意に組み合わせることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、本発明の一態様の撮像装置の具体的な構成例について、図面を用いて説明する。
図２０（Ａ）は、本発明の一態様の撮像装置の断面図の一例であり、図１に示す画素１０における光電変換素子２０、トランジスタ３１およびトランジスタ３２の具体的な接続形態の一例を示している。なお、図２０（Ａ）にはトランジスタ３３およびトランジスタ３４は図示されていない。当該撮像装置は、トランジスタ３１乃至トランジスタ３４が設けられる層１１００と、光電変換素子２０が設けられる層１２００を有する。
なお、本実施の形態で説明する断面図において、各配線、各電極および各導電体９１を個別の要素として図示しているが、それらが電気的に接続している場合においては、同一の要素として設けられる場合もある。また、トランジスタのゲート、ソース、またはドレインが導電体９１を介して各配線と接続される形態は一例であり、トランジスタのゲート、ソース、またはドレインのそれぞれが配線としての機能を有する場合もある。
また、各要素上には保護膜、層間絶縁層または平坦化膜としての機能を有する絶縁層９２および絶縁層９３等が設けられる。例えば、絶縁層９２および絶縁層９３等は、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層９２および絶縁層９３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やトランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
なお、図２０（Ａ）において、各トランジスタはバックゲートを有する形態を例示しているが、図２０（Ｂ）に示すように、バックゲートを有さない形態であってもよい。また、図２０（Ｃ）に示すように一部のトランジスタ、例えばトランジスタ３１のみにバックゲートを有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロントゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲートの有無に関する形態は、本実施の形態で説明する他の撮像装置の形態にも適用することができる。
光電変換素子２０として、前述のようにセレン系材料を用いることができる。または、ＣＩＳを用いることができる。または、ＣＩＧＳを用いることができる。セレン系材料は光吸収係数が高いため、光電変換層２１を薄くしやすい利点を有する。
セレン系材料を用いた光電変換素子２０は、例えば、金属材料などで形成された電極２６と透光性導電層２２との間に光電変換層２１を有する構成とすることができる。また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
なお、図２０（Ａ）では、光電変換層２１および透光性導電層２２を回路間で分離しない構成としているが、図２１（Ａ）に示すように回路間で分離する構成としてもよい。また、画素間において、電極２６を有さない領域には、絶縁体で隔壁２７を設け、光電変換層２１および透光性導電層２２に亀裂が入らないようにすることが好ましいが、図２１（Ｂ）に示すように隔壁２７を設けない構成としてもよい。また、図２０（Ａ）では、透光性導電層２２と、配線９４との間に配線９５および導電体９１を介する構成を図示しているが、図２１（Ｃ）および図２２（Ａ）に示すように透光性導電層２２と配線９４が直接接する形態としてもよい。
また、電極２６および配線９４等は多層としてもよい。例えば、図２２（Ｂ）に示すように、電極２６を導電層２６ａおよび導電層２６ｂの二層とし、配線９４を導電層９４ａおよび導電層９４ｂの二層とすることができる。図２２（Ｂ）の構成においては、例えば、導電層２６ａおよび導電層９４ａを低抵抗の金属等を選択して形成し、導電層２６ｂを光電変換層２１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層２２と接触することにより電蝕を起こすことがある。そのような金属を導電層９４ａに用いた場合でも導電層９４ｂを介することによって電蝕を防止することができる。
導電層２６ａおよび導電層９４ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。また、導電層２６ｂおよび導電層９４ｂには、例えば、モリブデンやタングステンなどを用いることができる。
また、絶縁層９２等が多層である構成であってもよい。例えば、図２２（Ｃ）に示すように、絶縁層９２が絶縁層９２ａおよび絶縁層９２ｂを有し、かつ絶縁層９２ａと絶縁層９２ｂとのエッチングレート等が異なる場合は、導電体９１は段差を有するようになる。層間絶縁層や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体９１は段差を有するようになる。なお、ここでは絶縁層９２が２層である例を示したが、絶縁層９２およびその他の絶縁層は３層以上の構成であってもよい。
なお、隔壁２７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁２７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子２０には、前述のように非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型ダイオード素子などを用いてもよい。
例えば、図２３は光電変換素子２０にｐｉｎ型の薄膜フォトダイオードを用いた例である。当該フォトダイオードは、ｐ型の半導体層２５、ｉ型の半導体層２４、およびｎ型の半導体層２３が順に積層された構成を有している。ｉ型の半導体層２４には非晶質シリコンを用いることが好ましい。また、ｎ型の半導体層２３およびｐ型の半導体層２５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における光感度が高く、微弱な可視光を検知しやすい。
図２３に示す光電変換素子２０では、ｐ型の半導体層２５と電極２６が電気的に接続されている。また、ｎ型の半導体層２３は、導電体９１を介して配線９４と電気的に接続されている。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子２０の構成、ならびに光電変換素子２０および配線の接続形態は、図２４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す例であってもよい。なお、光電変換素子２０の構成、光電変換素子２０と配線の接続形態はこれらに限定されず、他の形態であってもよい。
図２４（Ａ）は、光電変換素子２０のｎ型の半導体層２３と接する透光性導電層２２を設けた構成である。透光性導電層２２は電極として作用し、光電変換素子２０の出力電流を高めることができる。
透光性導電層２２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層２２は単層に限らず、異なる膜の積層であってもよい。
図２４（Ｂ）は、光電変換素子２０のｎ型の半導体層２３と配線９５が直接接続された構成である。
図２４（Ｃ）は、光電変換素子２０のｎ型の半導体層２３と接する透光性導電層２２が設けられ、配線９５と透光性導電層２２が電気的に接続されている構成である。
図２４（Ｄ）は、光電変換素子２０を覆う絶縁層にｎ型の半導体層２３が露出する開口部が設けられ、当該開口部を覆う透光性導電層２２と配線９５が電気的に接続されている構成である。
図２４（Ｅ）は、光電変換素子２０を貫通する導電体９１が設けられた構成である。当該構成では、配線９４は導電体９１を介してｎ型の半導体層２３と電気的に接続されている。なお、図面上では、配線９４と電極２６とは、ｐ型の半導体層２５を介して見かけ上導通してしまう形態を示している。しかしながら、ｐ型の半導体層２５の横方向の電気抵抗が高いため、配線９４と電極２６との間に適切な間隔を設ければ、両者間は極めて高抵抗となる。したがって、光電変換素子２０は、アノードとカソードが短絡することなく、ダイオード特性を有する。なお、ｎ型の半導体層２３と電気的に接続されている導電体９１は複数であってもよい。
図２４（Ｆ）は、図２４（Ｅ）の光電変換素子２０に対して、ｎ型の半導体層２３と接する透光性導電層２２を設けた構成である。
なお、図２４（Ｄ）、図２４（Ｅ）、および図２４（Ｆ）に示す光電変換素子２０では、受光領域と配線等が重ならないため、広い受光面積を確保できる利点を有する。
また、光電変換素子２０には、図２５に示すように、シリコン基板１００を光電変換層としたフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子２０は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製するこができる。また、セレン系材料は高抵抗であり、図２０（Ａ）に示すように、光電変換層２１を回路間で分離しない構成とすることもできる。したがって、本発明の一態様の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基板１００を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工程などの難度の高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板１０６を含んだ多層構造としてもよい。例えば、図２６（Ａ）に示すようにシリコン基板１０６に活性領域を有するトランジスタ１０１およびトランジスタ１０２を有する層１４００が画素回路と重なる構成とすることができる。なお、図２６（Ｂ）はトランジスタのチャネル幅方向の断面図に相当する。
シリコン基板１０６に形成された回路は、画素回路が出力する信号を読み出す機能や当該信号を変換する処理などを行う機能を有することができ、例えば、図２６（Ｃ）に示す回路図のようなＣＭＯＳインバータを含む構成とすることができる。トランジスタ１０１（ｎ−ｃｈ型）のゲートとトランジスタ１０２（ｐ−ｃｈ型）のゲートは互いに電気的に接続されている。また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソースまたはドレインの一方と電気的に接続されている。また、両方のトランジスタのソースまたはドレインの他方はそれぞれ別の配線に電気的に接続されている。
また、シリコン基板１００およびシリコン基板１０６はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
ここで、図２５および図２６（Ａ）に示すように、酸化物半導体を有するトランジスタが形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形成される領域との間には絶縁層９６が設けられる。
トランジスタ１０１およびトランジスタ１０２の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ１０１およびトランジスタ１０２の信頼性を向上させる効果がある。一方、トランジスタ３１等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ３１等の信頼性を低下させる要因となる場合がある。したがって、Ｓｉトランジスタを有する一方の層と、ＯＳトランジスタを有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層９６を設けることが好ましい。絶縁層９６により、一方の層に水素を閉じ込めることでトランジスタ１０１およびトランジスタ１０２の信頼性が向上することができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ３１等の信頼性も向上させることができる。
絶縁層９６としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ：Ｙｔｔｒｉａ−Ｓｔａｂｉｌｉｚｅｄ Ｚｉｒｃｏｎｉａ）等を用いることができる。
なお、図２６（Ａ）に示すような構成では、シリコン基板１０６に形成される回路（例えば、駆動回路）と、トランジスタ３１等と、光電変換素子２０等とを重なるように形成することができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。例えば、画素数が４Ｋ２Ｋ、８Ｋ４Ｋまたは１６Ｋ８Ｋなどの撮像装置に用いることが適する。なお、８Ｋ４Ｋの撮像装置は約３千３百万個の画素を有するため、３３Ｍと呼ぶこともできる。また、例えば画素１０が有するトランジスタ３３およびトランジスタ３４をＳｉトランジスタで形成し、トランジスタ３１、トランジスタ３２および光電変換素子２０と、トランジスタ３３およびトランジスタ３４と、が重なる領域を有する構成とすることもできる。この場合、トランジスタ３１およびトランジスタ３２はＯＳトランジスタで形成する。
また、図２６（Ａ）に示す撮像装置は、シリコン基板１０６には光電変換素子２０を設けない構成である。したがって、各種トランジスタや配線などの影響を受けずに光電変換素子２０に対する光路を確保することができ、高開口率の画素を形成することができる。
なお、図２６（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示しているが、図２７（Ａ）に示すようにプレーナー型であってもよい。または、図２７（Ｂ）に示すように、シリコン薄膜の活性層１０５を有するトランジスタであってもよい。また、活性層１０５は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）の単結晶シリコンとすることができる。
また、本発明の一態様の撮像装置は、図２８に示す構成とすることができる。
図２８に示す撮像装置は、図２６（Ａ）に示す撮像装置の変形例であり、ＯＳトランジスタおよびＳｉトランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ１０２はｐ−ｃｈ型とし、層１１００に設けるＯＳトランジスタであるトランジスタ１０１はｎ−ｃｈ型とする。ｐ−ｃｈ型トランジスタのみをシリコン基板１０６に設けることで、ウェル形成やｎ型不純物層形成など工程を省くことができる。
なお、図２８に示す撮像装置は、光電変換素子２０にセレン等を用いた例を示したが、図２３と同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
図２８に示す撮像装置において、トランジスタ１０１は、層１１００に形成するトランジスタ３１およびトランジスタ３２と同一の工程で作製することができる。したがって、撮像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図２９に示すように、シリコン基板１００に形成されたフォトダイオードおよびその上に形成されたＯＳトランジスタで構成された画素を有する構成と、回路が形成されたシリコン基板１０６とを貼り合わせた構成としてもよい。このような構成とすることで、シリコン基板１００に形成するフォトダイオードの実効的な面積を向上することが容易になる。また、シリコン基板１０６に形成する回路を微細化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができる。
図３０（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子２０が形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができる。
また、図３０（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子２０で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、ＣｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯなどの材料や、それらを樹脂やセラミクスに分散させたものが知られている。
なお、セレン系材料を用いた光電変換素子２０においては、Ｘ線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。
カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０ｃ上には、マイクロレンズアレイ２５４０を設けてもよい。マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子２０に照射されるようになる。なお、図３０（Ａ）、（Ｂ）、（Ｃ）に示す層１２００以外の領域を層１６００とする。
図３０（Ｃ）に示す撮像装置の具体的な構成は、図２０（Ａ）に示す撮像装置を例にすると、図３１に示すようになる。また、図２５に示す撮像装置を例にすると、図３２に示すようになる。
また、本発明の一態様の撮像装置は、図３３および図３４に示すように回折格子１５００と組み合わせてもよい。回折格子１５００を介した被写体の像（回折画像）を画素に取り込み、画素における撮像画像から演算処理により入力画像（被写体の像）を構成することができる。また、レンズの替わりに回折格子１５００を用いることで撮像装置のコストを下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することができる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。また、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもできる。
なお、回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい。間隔Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。なお、当該間隔は空間でもよいし、透光性を有する材料を封止層または接着層として設けてもよい。例えば、窒素や希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、アクリル樹脂、エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。またはシリコーンオイルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設けない場合においても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設けてもよい。
また、本発明の一態様における撮像装置は、図３５（Ａ１）および図３５（Ｂ１）に示すように湾曲させてもよい。図３５（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１−Ｘ２の方向に湾曲させた状態を示している。図３５（Ａ２）は、図３５（Ａ１）中の二点鎖線Ｘ１−Ｘ２で示した部位の断面図である。図３５（Ａ３）は、図３５（Ａ１）中の二点鎖線Ｙ１−Ｙ２で示した部位の断面図である。
図３５（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３−Ｘ４の方向に湾曲させ、かつ、同図中の二点鎖線Ｙ３−Ｙ４の方向に湾曲させた状態を示している。図３５（Ｂ２）は、図３５（Ｂ１）中の二点鎖線Ｘ３−Ｘ４で示した部位の断面図である。図３５（Ｂ３）は、図３５（Ｂ１）中の二点鎖線Ｙ３−Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事ができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジスタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
図３６（Ａ）は本発明の一態様のトランジスタ４０１の上面図である。また、図３６（Ａ）に示す一点鎖線Ｂ１−Ｂ２方向の断面が図３６（Ｂ）に相当する。また、図３６（Ａ）に示す一点鎖線Ｂ３−Ｂ４方向の断面が図３８（Ａ）に相当する。なお、一点鎖線Ｂ１−Ｂ２方向をチャネル長方向、一点鎖線Ｂ３−Ｂ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０１は、基板４１５と、絶縁層４２０と、酸化物半導体層４３０と、導電層４４０と、導電層４５０と、絶縁層４６０と、導電層４７０と、絶縁層４７５と、絶縁層４８０と、を有する。
絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層４４０および導電層４５０は絶縁層４２０および酸化物半導体層４３０と接し、絶縁層４６０は絶縁層４２０、酸化物半導体層４３０、導電層４４０および導電層４５０と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、導電層４４０、導電層４５０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接する。
ここで、酸化物半導体層４３０における、導電層４４０と接する領域を領域５３１、導電層４５０と接する領域を領域５３２、絶縁層４６０と接する領域を領域５３３とする。
また、導電層４４０および導電層４５０は酸化物半導体層４３０と電気的に接続されている。
導電層４４０はソースまたはドレインの一方、導電層４５０はソースまたはドレインの他方、絶縁層４６０はゲート絶縁層、導電層４７０はゲートとしての機能を有する。
また、図３６（Ｂ）に示す領域５３１はソース領域またはドレイン領域の一方、領域５３２はソース領域またはドレイン領域の他方、領域５３３はチャネル形成領域としての機能を有する。
また、導電層４４０および導電層４５０は単層で形成される例を図示しているが、二層以上の積層であってもよい。さらに、導電層４７０は、導電層４７１および導電層４７２の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。
なお、必要に応じて絶縁層４８０に平坦化膜としての機能を付加してもよい。
また、本発明の一態様のトランジスタは、図３６（Ｃ）、（Ｄ）に示す構成であってもよい。図３６（Ｃ）はトランジスタ４０２の上面図である。また、図３６（Ｃ）に示す一点鎖線Ｃ１−Ｃ２方向の断面が図３６（Ｄ）に相当する。また、図３６（Ｃ）に示す一点鎖線Ｃ３−Ｃ４方向の断面は、図３８（Ｂ）に相当する。なお、一点鎖線Ｃ１−Ｃ２方向をチャネル長方向、一点鎖線Ｃ３−Ｃ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０２は、絶縁層４６０の端部と導電層４７０の端部を一致させない点が、トランジスタ４０１と異なる。トランジスタ４０２の構造は、導電層４４０および導電層４５０が絶縁層４６０で広く覆われているため、導電層４４０および導電層４５０と、導電層４７０の間の電気抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ４０１およびトランジスタ４０２は、導電層４７０と導電層４４０および導電層４５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当該構成では、酸化物半導体層４３０にオフセット領域が形成されないため、オン電流の高いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図３６（Ｅ）、（Ｆ）に示す構成であってもよい。図３６（Ｅ）はトランジスタ４０３の上面図である。また、図３６（Ｅ）に示す一点鎖線Ｄ１−Ｄ２方向の断面が図３６（Ｆ）に相当する。また、図３６（Ｅ）に示す一点鎖線Ｄ３−Ｄ４方向の断面は、図３８（Ａ）に相当する。なお、一点鎖線Ｄ１−Ｄ２方向をチャネル長方向、一点鎖線Ｄ３−Ｄ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０３の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、絶縁層４６０は絶縁層４２０および酸化物半導体層４３０と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、酸化物半導体層４３０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接し、導電層４４０および導電層４５０は酸化物半導体層４３０および絶縁層４８０と接する。
絶縁層４７５および絶縁層４８０に開口部が設けられ、当該開口部を通じて導電層４４０および導電層４５０が酸化物半導体層４３０と電気的に接続されている。
なお、必要に応じて導電層４４０、導電層４５０および絶縁層４８０に接する絶縁層（平坦化膜）などを有していてもよい。
また、酸化物半導体層４３０において、絶縁層４７５と接し、領域５３１と領域５３３に挟まれた領域を領域５３４とする。また、絶縁層４７５と接し、領域５３２と領域５３３に挟まれた領域を領域５３５とする。
また、本発明の一態様のトランジスタは、図３７（Ａ）、（Ｂ）に示す構成であってもよい。図３７（Ａ）はトランジスタ４０４の上面図である。また、図３７（Ａ）に示す一点鎖線Ｅ１−Ｅ２方向の断面が図３７（Ｂ）に相当する。また、図３７（Ａ）に示す一点鎖線Ｅ３−Ｅ４方向の断面は、図３８（Ａ）に相当する。なお、一点鎖線Ｅ１−Ｅ２方向をチャネル長方向、一点鎖線Ｅ３−Ｅ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０４の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層４４０および導電層４５０は絶縁層４２０および酸化物半導体層４３０と接し、絶縁層４６０は絶縁層４２０および酸化物半導体層４３０と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、酸化物半導体層４３０、導電層４４０、導電層４５０および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接する。
トランジスタ４０４は、導電層４４０および導電層４５０が酸化物半導体層４３０の端部を覆うように接している点が、トランジスタ４０３と異なる。
トランジスタ４０３およびトランジスタ４０４は導電層４７０と、導電層４４０および導電層４５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のトランジスタはゲートと、ソースおよびドレインと、の寄生容量が極めて小さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図３７（Ｃ）、（Ｄ）に示す構成であってもよい。図３７（Ｃ）はトランジスタ４０５の上面図である。また、図３７（Ｃ）に示す一点鎖線Ｆ１−Ｆ２方向の断面が図３７（Ｄ）に相当する。また、図３７（Ｃ）に示す一点鎖線Ｆ３−Ｆ４方向の断面は、図３８（Ａ）に相当する。なお、一点鎖線Ｆ１−Ｆ２方向をチャネル長方向、一点鎖線Ｆ３−Ｆ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０５は、導電層４４０が導電層４４１と導電層４４２の２層で形成され、導電層４５０が導電層４５１と導電層４５２の２層で形成されている。また、絶縁層４２０は基板４１５と接し、酸化物半導体層４３０は絶縁層４２０と接し、導電層４４１および導電層４５１は酸化物半導体層４３０と接し、絶縁層４６０は絶縁層４２０、酸化物半導体層４３０、導電層４４１および導電層４５１と接し、導電層４７０は絶縁層４６０と接し、絶縁層４７５は絶縁層４２０、導電層４４１、導電層４５１および導電層４７０と接し、絶縁層４８０は絶縁層４７５と接し、導電層４４２は導電層４４１および絶縁層４８０と接し、導電層４５２は導電層４５１および絶縁層４８０と接する。
ここで、導電層４４１および導電層４５１は、酸化物半導体層４３０の上面と接し、側面には接しない構成となっている。
なお、必要に応じて導電層４４２、導電層４５２および絶縁層４８０に接する絶縁層などを有していてもよい。
また、導電層４４１および導電層４５１が酸化物半導体層４３０と電気的に接続されている。そして、導電層４４２が導電層４４１と、導電層４５２が導電層４５１とそれぞれ電気的に接続されている。
酸化物半導体層４３０において、導電層４４１と重なる領域がソース領域またはドレイン領域の一方としての機能を有する領域５３１となり、導電層４５１と重なる領域がソース領域またはドレイン領域の他方としての機能を有する領域５３２となる。
また、本発明の一態様のトランジスタは、図３７（Ｅ）、（Ｆ）に示す構成であってもよい。図３７（Ｅ）はトランジスタ４０６の上面図である。また、図３７（Ｅ）に示す一点鎖線Ｇ１−Ｇ２方向の断面が図３７（Ｆ）に相当する。また、図３７（Ｅ）に示す一点鎖線Ｇ３−Ｇ４方向の断面は、図３８（Ａ）に相当する。なお、一点鎖線Ｇ１−Ｇ２方向をチャネル長方向、一点鎖線Ｇ３−Ｇ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０６は、導電層４４０が導電層４４１および導電層４４２の２層で形成され、導電層４５０が導電層４５１および導電層４５２の２層で形成されている点が、トランジスタ４０３と異なる。
トランジスタ４０５およびトランジスタ４０６の構成では、導電層４４０および導電層４５０が絶縁層４２０と接しない構成であるため、絶縁層４２０中の酸素が導電層４４０および導電層４５０に奪われにくくなり、絶縁層４２０から酸化物半導体層４３０中への酸素の供給を容易とすることができる。
なお、トランジスタ４０３、トランジスタ４０４およびトランジスタ４０６における領域５３４および領域５３５には、酸素欠損を形成し導電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半導体層の導電率を高くすることができる。
なお、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層とソースおよびドレインとしての機能を有する導電層との接触はオーミック接触であり、酸化物導電体層と、ソースおよびドレインとしての機能を有する導電層と、の接触抵抗を低減することができる。
また、図３６乃至図３８におけるトランジスタ４０１乃至トランジスタ４０６では、酸化物半導体層４３０が単層である例を図示したが、酸化物半導体層４３０は積層であってもよい。図３９（Ａ）は酸化物半導体層４３０の上面図であり、図３９（Ｂ）、（Ｃ）は、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｂの二層構造を有する酸化物半導体層４３０の断面図である。また、図３９（Ｄ）、（Ｅ）は、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃの三層構造を有する酸化物半導体層４３０の断面図である。
なお、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、チャネル領域を形成しないため絶縁層と呼ぶこともできる。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃには、それぞれ組成の異なる酸化物半導体層などを用いることができる。
トランジスタ４０１乃至トランジスタ４０６の酸化物半導体層４３０は、図３９（Ｂ）、（Ｃ）または図３９（Ｄ）、（Ｅ）に示す酸化物半導体層４３０と入れ替えることができる。
また、本発明の一態様のトランジスタは、図４０乃至図４２に示す構成であってもよい。図４０（Ａ）、（Ｃ）、（Ｅ）および図４１（Ａ）、（Ｃ）、（Ｅ）はトランジスタ４０７乃至トランジスタ４１２の上面図である。また、図４０（Ａ）、（Ｃ）、（Ｅ）および図４１（Ａ）、（Ｃ）、（Ｅ）に示す一点鎖線Ｈ１−Ｈ２方向乃至Ｍ１−Ｍ２方向の断面が図４０（Ｂ）、（Ｄ）、（Ｆ）および図４１（Ｂ）、（Ｄ）、（Ｆ）に相当する。また、図４０（Ａ）、（Ｅ）および図４１（Ａ）、（Ｃ）、（Ｅ）に示す一点鎖線Ｈ３−Ｈ４およびＪ３−Ｊ４乃至Ｍ３−Ｍ４方向の断面が図４２（Ａ）に相当する。さらに、図４０（Ｃ）に示す一点鎖線Ｉ３−Ｉ４方向の断面が図４２（Ｂ）に相当する。なお、一点鎖線Ｈ１−Ｈ２方向乃至Ｍ１−Ｍ２方向をチャネル長方向、一点鎖線Ｈ３−Ｈ４方向乃至Ｍ３−Ｍ４方向をチャネル幅方向と呼称する場合がある。
トランジスタ４０７およびトランジスタ４０８は、領域５３１および領域５３２において酸化物半導体層４３０が二層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃ）である点、および導電層４４０および導電層４５０と、絶縁層４６０と、の間に酸化物半導体層の一部（酸化物半導体層４３０ｃ）が介在している点を除き、トランジスタ４０１およびトランジスタ４０２と同様の構成を有する。
トランジスタ４０９、トランジスタ４１０およびトランジスタ４１２は、領域５３１、領域５３２、領域５３４および領域５３５において酸化物半導体層４３０が二層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃ）である点を除き、トランジスタ４０３、トランジスタ４０４およびトランジスタ４０６と同様の構成を有する。
トランジスタ４１１は、領域５３１および領域５３２において酸化物半導体層４３０が二層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ）である点、領域５３３において酸化物半導体層４３０が三層（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃ）である点、ならびに導電層４４１および導電層４５１と、絶縁層４６０と、の間に酸化物半導体層の一部（酸化物半導体層４３０ｃ）が介在している点を除き、トランジスタ４０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）および図４４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示すトランジスタ４０１乃至トランジスタ４１２のチャネル長方向の断面図、ならびに図３８（Ｃ）に示すトランジスタ４０１乃至トランジスタ４０６のチャネル幅方向の断面図および図４２（Ｃ）に示すトランジスタ４０７乃至トランジスタ４１２のチャネル幅方向の断面図のように、酸化物半導体層４３０と基板４１５との間に導電層４７３を備えていてもよい。導電層４７３を第２のゲート（バックゲートともいう）として用いることで、酸化物半導体層４３０のチャネル形成領域は、導電層４７０と導電層４７３により電気的に取り囲まれる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。これにより、オン電流を増加させることができる。また、しきい値電圧の制御を行うことができる。なお、図４３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）および図４４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層４７３の幅を酸化物半導体層４３０よりも短くしてもよい。さらに、導電層４７３の幅を導電層４７０の幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層４７０と導電層４７３を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導電層４７０とは異なる定電位を導電層４７３に供給すればよい。導電層４７０と導電層４７３を同電位とするには、例えば、図３８（Ｄ）および図４２（Ｄ）に示すように、導電層４７０と導電層４７３とをコンタクトホールを介して電気的に接続すればよい。
また、本発明の一態様のトランジスタは、図４５（Ａ）、（Ｂ）、（Ｃ）に示す構成とすることもできる。図４５（Ａ）は上面図である。また、図４５（Ｂ）は、図４５（Ａ）に示す一点鎖線Ｎ１−Ｎ２に対応する断面図である。また、図４５（Ｃ）は、図４５（Ａ）に示す一点鎖線Ｎ３−Ｎ４に対応する断面図である。なお、図４５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ４１３の絶縁層４２０は基板４１５と接し、酸化物半導体層４３０（酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃ）は絶縁層４２０と接し、導電層４４０および導電層４５０は酸化物半導体層４３０ｂと接し、絶縁層４６０は酸化物半導体層４３０ｃと接し、導電層４７０は絶縁層４６０と接し、絶縁層４８０は絶縁層４２０、導電層４４０および導電層４５０と接する。なお、酸化物半導体層４３０ｃ、絶縁層４６０および導電層４７０は、絶縁層４８０に設けられ、酸化物半導体層４３０ｂに達する開口部に設けられている。
トランジスタ４１３の構成は、前述したその他のトランジスタの構成と比較して、導電層４４０または導電層４５０と、導電層４７０と、が重なる領域が少ないため、寄生容量を小さくすることができる。したがって、トランジスタ４１３は、高速動作を必要とする回路の要素として適している。なお、トランジスタ４１３の上面は、図４５（Ｂ）、（Ｃ）に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本発明の一態様のトランジスタにおける導電層４４０および導電層４５０は、図４６（Ａ）に示す上面図のように酸化物半導体層の幅（ＷＯＳ）よりも導電層４４０および導電層４５０の幅（ＷＳＤ）が長く形成されていてもよいし、図４６（Ｂ）に示す上面図のように短く形成されていてもよい。特に、ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物半導体層４３０全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。また、図４６（Ｃ）に示すように、導電層４４０および導電層４５０が酸化物半導体層４３０と重なる領域のみに形成されていてもよい。
なお、図４６（Ａ）、（Ｂ）、（Ｃ）において、酸化物半導体層４３０、導電層４４０および導電層４５０のみ図示している。
また、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｂを有するトランジスタ、ならびに酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃを有するトランジスタにおいては、酸化物半導体層４３０を構成する二層または三層の材料を適切に選択することで酸化物半導体層４３０ｂに電流を流すことができる。酸化物半導体層４３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。したがって、酸化物半導体層４３０ｂを厚くすることでオン電流が向上する場合がある。
以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態４に示したトランジスタの構成要素について詳細を説明する。
基板４１５の種類は、特定のものに限定されることはない。その基板４１５の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、またはポリ塩化ビニルなどからなるフィルムがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板４１５として、トランジスタが形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラグとしての機能を有する導電体等が形成されたものを用いることができる。なお、シリコン基板にｐ−ｃｈ型のトランジスタのみを形成する場合は、ｎ−型の導電型を有するシリコン基板を用いることが好ましい。または、ｎ−型またはｉ型のシリコン層を有するＳＯＩ基板であってもよい。また、当該シリコン基板におけるトランジスタを形成する面の面方位は、（１１０）面であることが好ましい。（１１０）面にｐ−ｃｈ型トランジスタを形成することで、移動度を高くすることができる。
また、基板４１５として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
絶縁層４２０は、基板４１５に含まれる要素からの不純物の拡散を防止する役割を有するほか、酸化物半導体層４３０に酸素を供給する役割を担うことができる。したがって、絶縁層４２０は酸素を含む絶縁層であることが好ましく、化学量論組成よりも多い酸素を含む絶縁層であることがより好ましい。例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算しての酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である膜とする。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。また、基板４１５が他のデバイスが形成された基板である場合、絶縁層４２０は、層間絶縁層としての機能も有する。その場合は、表面が平坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層４２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁層、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁層、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。
なお、本実施の形態では、トランジスタが有する酸化物半導体層４３０が酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃを絶縁層４２０側から順に積んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層４３０が単層の場合は、本実施の形態に示す、酸化物半導体層４３０ｂに相当する層を用いればよい。
また、酸化物半導体層４３０が二層の場合は、本実施の形態に示す、酸化物半導体層４３０ａに相当する層および酸化物半導体層４３０ｂに相当する層を絶縁層４２０側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体層４３０ａと酸化物半導体層４３０ｂとを入れ替えることもできる。
また、酸化物半導体層４３０が四層以上である場合は、例えば、本実施の形態で説明する三層構造の酸化物半導体層４３０に対して他の酸化物半導体層を付加する構成とすることができる。
一例としては、酸化物半導体層４３０ｂには、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層４３０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上であって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。
このような構造において、導電層４７０に電界を印加すると、酸化物半導体層４３０のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体層４３０ｂにチャネルが形成される。
また、酸化物半導体層４３０ａは、酸化物半導体層４３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層４３０ｂと絶縁層４２０が接した場合の界面と比較して、酸化物半導体層４３０ｂと酸化物半導体層４３０ａとの界面には界面準位が形成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのしきい値電圧が変動することがある。したがって、酸化物半導体層４３０ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層４３０ｂとゲート絶縁層（絶縁層４６０）が接した場合の界面と比較して、酸化物半導体層４３０ｂと酸化物半導体層４３０ｃとの界面ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層４３０ｃを設けることにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層４３０ｂよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃは、酸化物半導体層４３０ｂよりも酸素欠損が生じにくいということができる。
また、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、および酸化物半導体層４３０ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のスタビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉｎ−Ｚｎ酸化物、Ｓｎ−Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、Ｚｎ−Ｍｇ酸化物、Ｓｎ−Ｍｇ酸化物、Ｉｎ−Ｍｇ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｓｎ−Ｇａ−Ｚｎ酸化物、Ａｌ−Ｇａ−Ｚｎ酸化物、Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｐｒ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｓｍ−Ｚｎ酸化物、Ｉｎ−Ｅｕ−Ｚｎ酸化物、Ｉｎ−Ｇｄ−Ｚｎ酸化物、Ｉｎ−Ｔｂ−Ｚｎ酸化物、Ｉｎ−Ｄｙ−Ｚｎ酸化物、Ｉｎ−Ｈｏ−Ｚｎ酸化物、Ｉｎ−Ｅｒ−Ｚｎ酸化物、Ｉｎ−Ｔｍ−Ｚｎ酸化物、Ｉｎ−Ｙｂ−Ｚｎ酸化物、Ｉｎ−Ｌｕ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。また、本明細書においては、Ｉｎ−Ｇａ−Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
なお、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃが、少なくともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層４３０ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層４３０ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層４３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層４３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることができる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃにおけるＺｎおよびＯを除いた場合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体層４３０ｂのＺｎおよびＯを除いてのＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
また、酸化物半導体層４３０ｂは、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層４３０ｂにインジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。
酸化物半導体層４３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層４３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層４３０ｃの厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層４３０ｂは、酸化物半導体層４３０ｃより厚い方が好ましい。
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、１×１０１５／ｃｍ３未満であること、１×１０１３／ｃｍ３未満であること、８×１０１１／ｃｍ３未満であること、あるいは１×１０８／ｃｍ３未満であり、かつ１×１０−９／ｃｍ３以上であることとする。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある。したがって、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられるシリコン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域を有するように制御する。また、水素濃度が、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下になる領域を有するように制御する。また、窒素濃度は、例えば、酸化物半導体層のある深さにおいて、または、酸化物半導体層のある領域において、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させることがある。酸化物半導体層の結晶性を低下させないためには、例えばシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満になる領域を有するように制御する。
また、上述のように高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
なお、トランジスタのゲート絶縁層としては、シリコンを含む絶縁層が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタのようにゲート絶縁層と接しない構造が好ましいということができる。また、ゲート絶縁層と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こり、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁層から離すことが好ましいといえる。
したがって、酸化物半導体層４３０を酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃの積層構造とすることで、酸化物半導体層４３０ｂにチャネルを形成することができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成することができる。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃのバンド構造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃの組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、酸化物半導体層４３０ｃは組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面は点線で表している。
主成分を共通として積層された酸化物半導体層４３０は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。
例えば、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃにはＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：９：６（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。また、酸化物半導体層４３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、または３：１：２（原子数比）などのＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。なお、酸化物半導体層４３０ａ、酸化物半導体層４３０ｂ、および酸化物半導体層４３０ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体層４３０における酸化物半導体層４３０ｂはウェル（井戸）となり、チャネルは酸化物半導体層４３０ｂに形成される。なお、酸化物半導体層４３０は伝導帯下端のエネルギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃと、酸化シリコン膜などの絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃがあることにより、酸化物半導体層４３０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層４３０ａおよび酸化物半導体層４３０ｃの伝導帯下端のエネルギーと、酸化物半導体層４３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半導体層４３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層４３０ａ、酸化物半導体層４３０ｂおよび酸化物半導体層４３０ｃには、結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソースまたはドレインの一方として作用する導電層４４０およびソースまたはドレインの他方として作用する導電層４５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ−Ｍｎなどの合金と上記材料との積層を用いてもよい。なお、トランジスタ４０５、トランジスタ４０６、トランジスタ４１１およびトランジスタ４１２においては、例えば、導電層４４１および導電層４５１にＷ、導電層４４２および導電層４５２にＴｉとＡｌとの積層膜などを用いることができる。
上記材料は酸化物半導体層から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体層の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成される。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著にｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。
また、導電層４４０および導電層４５０にＷを用いる場合には、窒素をドーピングしてもよい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層４４０および導電層４５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことができる。ｎ型の半導体層としては、窒素が添加されたＩｎ−Ｇａ−Ｚｎ酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁層として作用する絶縁層４６０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁層を用いることができる。また、絶縁層４６０は上記材料の積層であってもよい。なお、絶縁層４６０に、Ｌａ、Ｎ、Ｚｒなどを、不純物として含んでいてもよい。
また、絶縁層４６０の積層構造の一例について説明する。絶縁層４６０は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層４６０の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層４３０と接する絶縁層４２０および絶縁層４６０は、窒素酸化物の放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。当該窒素酸化物に起因する準位密度は酸化物半導体のエネルギーギャップ内に形成されうる場合がある。絶縁層４２０および絶縁層４６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜または酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
絶縁層４２０および絶縁層４６０として、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
ゲートとして作用する導電層４７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電層を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕまたはＣｕ−Ｍｎなどの合金や上記材料とＣｕまたはＣｕ−Ｍｎなどの合金との積層を用いてもよい。本実施の形態では、導電層４７１に窒化タンタル、導電層４７２にタングステンを用いて導電層４７０を形成する。
絶縁層４７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いることができる。トランジスタ４０３、トランジスタ４０４、トランジスタ４０６、トランジスタ４０９、トランジスタ４１０、およびトランジスタ４１２では酸化物半導体層４３０と絶縁層４７５が一部接しているため、絶縁層４７５として水素を含む絶縁層を用いることで酸化物半導体層４３０の一部をｎ型化することができる。また、窒化絶縁層は水分などのブロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができる。
また、絶縁層４７５としては酸化アルミニウム膜を用いることもできる。特に、トランジスタ４０１、トランジスタ４０２、トランジスタ４０５、トランジスタ４０７、トランジスタ４０８、およびトランジスタ４１１では絶縁層４７５に酸化アルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体層４３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層４２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。
また、絶縁層４７５上には絶縁層４８０が形成されていることが好ましい。当該絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁層を用いることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層４８０は絶縁層４２０と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁層４８０から放出される酸素は絶縁層４６０を経由して酸化物半導体層４３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ４０７乃至トランジスタ４１２では、チャネルが形成される酸化物半導体層４３０ｂを覆うように酸化物半導体層４３０ｃが形成されており、チャネル形成層とゲート絶縁層が接しない構成となっている。そのため、チャネル形成層とゲート絶縁層との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層４３０のチャネル幅方向を電気的に取り囲むようにゲート（導電層４７０）が形成されているため、酸化物半導体層４３０に対しては上面に対して垂直な方向からのゲート電界に加えて、側面に対して垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。
また、本発明の一態様における酸化物半導体層４３０が二層または三層のトランジスタでは、チャネルが形成される酸化物半導体層４３０ｂを酸化物半導体層４３０ａ上に形成することで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化物半導体層４３０が三層のトランジスタでは、酸化物半導体層４３０ｂを三層構造の中間に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタリング法やプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入してもよい。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが第１の層上に吸着・反応する。つまり、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いることができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体層、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。
なお、酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用いることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
以下では、本発明の一態様に用いることのできる酸化物半導体層の構造について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図４７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図４７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図４７（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図４７（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４７（Ｅ）に示す。図４７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４７（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図４７（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図４８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図４８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図４８（Ｂ）および図４８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４８（Ｄ）および図４８（Ｅ）は、それぞれ図４８（Ｂ）および図４８（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図４８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図４８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図４８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間を点線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図４９（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図４９（Ｂ）に示す。図４９（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図４９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図４９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図５０に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図５０（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図５０（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図５０（Ａ）および図５０（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図５１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図５１より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図５１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図５１より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、イメージセンサチップを収めたパッケージおよびモジュールの一例について説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用いることができる。
図５２（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カバーガラス８２０および両者を接着する接着剤８３０等を有する。
図５２（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図５２（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケージの斜視図であり、図５２（Ｄ）は、当該パッケージの断面図である。パッケージ基板８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスルーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続されている。
また、図５３（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図５３（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆｌａｔ ｎｏ− ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例であり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよい。
図５３（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュールの斜視図であり、図５３（Ｄ）は、当該カメラモジュールの断面図である。ランド８４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセンサチップ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易になり、様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様に係る撮像装置を適用できる電子機器の一例について説明する。
本発明の一態様に係る撮像装置、および当該撮像装置を含む半導体装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図５４に示す。
図５４（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定するものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメラとも呼ばれる。
図５４（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられている。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図５４（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図５４（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図５４（Ｅ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ９０９等を有する。なお、図５４（Ｅ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。当該携帯型ゲーム機における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図５４（Ｆ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
１０ 画素
１１ 画素アレイ
１２ 回路
１３ 回路
１４ 回路
１５ 回路
１５ａ 回路
１５ｂ 回路
１６ 回路
２０ 光電変換素子
２１ 光電変換層
２２ 透光性導電層
２３ 半導体層
２４ 半導体層
２５ 半導体層
２６ 電極
２６ａ 導電層
２６ｂ 導電層
２７ 隔壁
２８ 光電変換素子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ 容量素子
４２ 容量素子
５１ 配線
５２ 配線
５３ 配線
５４ 配線
５５ 配線
５６ 配線
５７ 配線
６１ 配線
６２ 配線
６４ 配線
６７ 配線
６８ 配線
７１ コンパレータ
７２ セレクタ
７３ インバータ
７４ 回路
８１ 配線
８２ 配線
８３ 配線
８４ 配線
８５ 配線
８６ 配線
８７ 配線
８８ 配線
９１ 導電体
９２ 絶縁層
９２ａ 絶縁層
９２ｂ 絶縁層
９３ 絶縁層
９４ 配線
９４ａ 導電層
９４ｂ 導電層
９５ 配線
９６ 絶縁層
１００ シリコン基板
１０１ トランジスタ
１０２ トランジスタ
１０５ 活性層
１０６ シリコン基板
２０１ 撮像動作
２０２ データ保持動作
２０３ 読み出し動作
４０１ トランジスタ
４０２ トランジスタ
４０３ トランジスタ
４０４ トランジスタ
４０５ トランジスタ
４０６ トランジスタ
４０７ トランジスタ
４０８ トランジスタ
４０９ トランジスタ
４１０ トランジスタ
４１１ トランジスタ
４１２ トランジスタ
４１３ トランジスタ
４１５ 基板
４２０ 絶縁層
４３０ 酸化物半導体層
４３０ａ 酸化物半導体層
４３０ｂ 酸化物半導体層
４３０ｃ 酸化物半導体層
４４０ 導電層
４４１ 導電層
４４２ 導電層
４５０ 導電層
４５１ 導電層
４５２ 導電層
４６０ 絶縁層
４７０ 導電層
４７１ 導電層
４７２ 導電層
４７３ 導電層
４７５ 絶縁層
４８０ 絶縁層
５３１ 領域
５３２ 領域
５３３ 領域
５３４ 領域
５３５ 領域
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
２５００ 絶縁層
２５１０ 遮光層
２５２０ 有機樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (9)

  1. 画素と、コントローラと、を有し、
    前記画素は、第１の光電変換素子と、第１乃至第４のトランジスタと、を有し、
    前記コントローラは、第２の光電変換素子と、コンパレータ回路と、セレクタ回路と、インバータ回路と、第５乃至第９のトランジスタと、を有し、
    前記第１の光電変換素子の一方の端子は、前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２の光電変換素子の一方の端子は、前記第５のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの一方は、前記第５のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのソースまたはドレインの他方は、前記第６のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第５のトランジスタのゲートは、前記第６のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのソースまたはドレインの他方は、前記コンパレータ回路の非反転入力端子または反転入力端子の一方と、前記第７のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記セレクタ回路の出力端子は、前記第２のトランジスタのゲートと電気的に接続され、
    前記コンパレータ回路の出力端子は、前記セレクタ回路の選択信号入力端子と電気的に接続され、
    前記第８のトランジスタのゲートは、前記コンパレータ回路の出力端子と、前記インバータ回路の入力端子と電気的に接続され、
    前記第８のトランジスタのソースまたはドレインの一方、および前記第９のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのソースまたはドレインの他方と電気的に接続され、
    前記第９のトランジスタのゲートは、前記インバータ回路の出力端子と電気的に接続される撮像装置。
  2. 請求項１において、
    前記セレクタ回路の第１の入力端子は、第１の電位又は第２の電位が供給される機能を有し、
    前記セレクタ回路の第２の入力端子は、第３の電位又は第４の電位が供給される機能を有し、
    前記第１の電位は、前記第２のトランジスタのゲートに印加された場合に、前記第２のトランジスタのソースとドレインが導通する電位であり、
    前記第２の電位及び前記第４の電位は、前記第２のトランジスタのゲートに印加された場合に、前記第２のトランジスタのソースとドレインが導通しない電位であり、
    前記第３の電位は、前記第２のトランジスタのソースまたはドレインの他方に印加された場合に、前記第１の光電変換素子においてアバランシェ増倍現象が発生する電位である撮像装置。
  3. 請求項２において、
    前記第８のトランジスタのソース又はドレインの他方は、前記第３の電位が供給される機能を有する撮像装置。
  4. 請求項３において、
    前記第９のトランジスタのソース又はドレインの他方は、第５の電位が供給される機能を有し、
    前記第５の電位は、前記第３の電位より低い撮像装置。
  5. 請求項１乃至４のいずれか一項において、
    前記コンパレータ回路の非反転入力端子又は反転入力端子の一方は、前記第２の光電変換素子に照射される光の照度に対応する電位が供給される機能を有し、
    前記コンパレータ回路の非反転入力端子又は反転入力端子の他方は、基準となる光の照度に対応する電位が供給される機能を有する撮像装置。
  6. 請求項１乃至５のいずれか一項において、
    前記第１の光電変換素子と、前記第２の光電変換素子と、はセレンを含む材料を有する撮像装置。
  7. 請求項１乃至６のいずれか一項において、
    前記第２のトランジスタは、活性層に酸化物半導体を有し、
    前記酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する撮像装置。
  8. 請求項１乃至７のいずれか一項において、
    前記第１のトランジスタは、活性層に酸化物半導体を有し、
    前記酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有する撮像装置。
  9. 請求項１乃至８のいずれか一項において、
    前記第７のトランジスタは、定電流源としての機能を有する撮像装置。
JP2016136564A 2015-07-16 2016-07-11 撮像装置 Active JP6791667B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015142019 2015-07-16
JP2015142019 2015-07-16

Publications (3)

Publication Number Publication Date
JP2017028690A JP2017028690A (ja) 2017-02-02
JP2017028690A5 JP2017028690A5 (ja) 2019-08-22
JP6791667B2 true JP6791667B2 (ja) 2020-11-25

Family

ID=57775879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016136564A Active JP6791667B2 (ja) 2015-07-16 2016-07-11 撮像装置

Country Status (2)

Country Link
US (2) US9887218B2 (ja)
JP (1) JP6791667B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
JP6791667B2 (ja) * 2015-07-16 2020-11-25 株式会社半導体エネルギー研究所 撮像装置
KR20240060832A (ko) 2015-09-10 2024-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10536657B2 (en) 2016-03-18 2020-01-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6803989B2 (ja) * 2017-08-15 2020-12-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその駆動方法
KR102561079B1 (ko) 2017-10-30 2023-07-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자
JP7262236B2 (ja) * 2019-02-04 2023-04-21 キヤノン株式会社 撮像装置およびその制御方法
KR20210133341A (ko) 2020-04-28 2021-11-08 삼성전자주식회사 이미지 센서
JP2022135738A (ja) * 2021-03-05 2022-09-15 ソニーセミコンダクタソリューションズ株式会社 撮像装置、その駆動方法、および電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360041B2 (ja) * 2001-03-29 2009-11-11 コニカミノルタホールディングス株式会社 撮像装置
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5739763B2 (ja) 2011-08-02 2015-06-24 日本放送協会 光導電素子及び撮像デバイス
JP2014017653A (ja) * 2012-07-09 2014-01-30 Denso Corp 画像情報処理装置
US9379138B2 (en) * 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
US9724026B2 (en) * 2014-08-29 2017-08-08 Verily Life Sciences Llc Passive detection of pulse
KR102509203B1 (ko) 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR102441803B1 (ko) 2014-09-02 2022-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9584707B2 (en) 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
TWI710124B (zh) 2015-01-30 2020-11-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
JP6791667B2 (ja) * 2015-07-16 2020-11-25 株式会社半導体エネルギー研究所 撮像装置
KR102523136B1 (ko) * 2015-09-01 2023-04-19 삼성전자주식회사 이벤트 기반 센서 및 이벤트 기반 센서의 픽셀

Also Published As

Publication number Publication date
JP2017028690A (ja) 2017-02-02
US9887218B2 (en) 2018-02-06
US10199411B2 (en) 2019-02-05
US20170018587A1 (en) 2017-01-19
US20180175086A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
JP7049413B2 (ja) 電子機器
JP6951519B2 (ja) 撮像装置
JP7004469B2 (ja) 撮像装置
JP6960025B2 (ja) 撮像装置
JP6791667B2 (ja) 撮像装置
JP7085595B2 (ja) 撮像装置
JP6995947B2 (ja) 撮像装置
JP6681780B2 (ja) 表示システムおよび電子機器
JP2019216244A (ja) 撮像装置
JP2020198631A (ja) 撮像装置
JP6811055B2 (ja) 撮像装置及び電子機器
JP6840493B2 (ja) 撮像装置
KR20160144314A (ko) 촬상 장치 및 그 동작 방법, 및 전자 기기
JP6928685B2 (ja) 電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201105

R150 Certificate of patent or registration of utility model

Ref document number: 6791667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150