JP6790324B2 - High frequency power supply - Google Patents
High frequency power supply Download PDFInfo
- Publication number
- JP6790324B2 JP6790324B2 JP2017126126A JP2017126126A JP6790324B2 JP 6790324 B2 JP6790324 B2 JP 6790324B2 JP 2017126126 A JP2017126126 A JP 2017126126A JP 2017126126 A JP2017126126 A JP 2017126126A JP 6790324 B2 JP6790324 B2 JP 6790324B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- circuit
- secondary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Inverter Devices (AREA)
Description
本発明は、高周波電力を出力する高周波電源装置に関する。 The present invention relates to a high frequency power supply device that outputs high frequency power.
２つの高周波インバータ回路を備え、各高周波インバータ回路を制御する駆動信号の位相差を変化させることで、出力電力を変化させる高周波電源装置が知られている。このような高周波電源装置は、プラズマ処理システムや誘導加熱装置などに用いられている。特許文献１には、このような高周波電源装置を用いた誘導加熱装置が開示されている。 There is known a high-frequency power supply device that includes two high-frequency inverter circuits and changes the output power by changing the phase difference of the drive signal that controls each high-frequency inverter circuit. Such a high frequency power supply device is used in a plasma processing system, an induction heating device, or the like. Patent Document 1 discloses an induction heating device using such a high-frequency power supply device.
図７は、従来の高周波電源装置の一例を示す回路構成図である。図に示すように、高周波電源装置Ａ１００は、直流電源１、インバータ回路２１，２２、および、制御回路４を備えており、負荷Ｌに電力を供給する。インバータ回路２１より出力された電流Ｉ1と、インバータ回路２２より出力された電流Ｉ2とが合成され、合成された電流Ｉ0が負荷Ｌに流れ、負荷Ｌに電圧Ｖ0が印加される。制御回路４は、インバータ回路２１のスイッチング素子Ｑ１（Ｑ２）に出力する駆動信号と、インバータ回路２２のスイッチング素子Ｑ３（Ｑ４）に出力する駆動信号との位相差を変化させることで、負荷Ｌに流れる電流を変化させて、負荷Ｌに出力する電力を変化させる。 FIG. 7 is a circuit configuration diagram showing an example of a conventional high-frequency power supply device. As shown in the figure, the high frequency power supply device A100 includes a DC power supply 1, inverter circuits 21 and 22, and a control circuit 4, and supplies electric power to the load L. The current I 1 output from the inverter circuit 21 and the current I 2 output from the inverter circuit 22 are combined, the combined current I 0 flows to the load L, and the voltage V 0 is applied to the load L. The control circuit 4 causes the load L by changing the phase difference between the drive signal output to the switching element Q1 (Q2) of the inverter circuit 21 and the drive signal output to the switching element Q3 (Q4) of the inverter circuit 22. The flowing current is changed to change the power output to the load L.
図８は、図７に示す回路においてシミュレーションを行ったときの各電流および電圧を示す波形図である。当該シミュレーションでは、直流電源１の出力電圧を３００［Ｖ］としている。各図においては、インバータ回路２１の出力電流Ｉ1、インバータ回路２２の出力電流Ｉ2、両者の合成電流Ｉ0、および、負荷Ｌに印加される電圧Ｖ0の各波形を示している。 FIG. 8 is a waveform diagram showing each current and voltage when a simulation is performed in the circuit shown in FIG. 7. In the simulation, the output voltage of the DC power supply 1 is set to 300 [V]. In each figure, the output current I 1 of the inverter circuit 21, the output current I 2, both the synthetic current I 0 of the inverter circuit 22, and shows the respective waveforms of the voltage V 0 applied to the load L.
図８（ａ）は、スイッチング素子Ｑ１に入力する駆動信号とスイッチング素子Ｑ３に入力する駆動信号との位相差を０°（同位相）とした場合の波形図である。出力電流Ｉ1と出力電流Ｉ2とが同位相になるので、合成電流Ｉ0は最大となり、電圧Ｖ0も最大になっている。したがって、この場合、高周波電源装置Ａ１００の出力電力（負荷Ｌへの供給電力）が最大になる。 FIG. 8A is a waveform diagram when the phase difference between the drive signal input to the switching element Q1 and the drive signal input to the switching element Q3 is 0 ° (in-phase). Since the output current I 1 and the output current I 2 are in phase, the combined current I 0 is maximized and the voltage V 0 is also maximized. Therefore, in this case, the output power (power supplied to the load L) of the high-frequency power supply device A100 is maximized.
図８（ｂ）は、スイッチング素子Ｑ１に入力する駆動信号とスイッチング素子Ｑ３に入力する駆動信号との位相差を１８０°（逆位相）とした場合の波形図である。出力電流Ｉ1と出力電流Ｉ2とが逆位相になるので、合成電流Ｉ0は最小（０［Ａ］）となり、電圧Ｖ0も最小（０［Ｖ］）になっている。したがって、この場合、高周波電源装置Ａ１００の出力電力（負荷Ｌへの供給電力）が最小（０［Ｗ］）になる。 FIG. 8B is a waveform diagram when the phase difference between the drive signal input to the switching element Q1 and the drive signal input to the switching element Q3 is 180 ° (opposite phase). Since the output current I 1 and the output current I 2 are in opposite phases, the combined current I 0 is the minimum (0 [A]) and the voltage V 0 is also the minimum (0 [V]). Therefore, in this case, the output power (power supplied to the load L) of the high-frequency power supply device A100 becomes the minimum (0 [W]).
図８（ｃ）は、スイッチング素子Ｑ１に入力する駆動信号とスイッチング素子Ｑ３に入力する駆動信号との位相差を９０°とした場合の波形図である。合成電流Ｉ0および電圧Ｖ0は、最大（図８（ａ）参照）と最小（図８（ｂ）参照）との間になっている。したがって、この場合、高周波電源装置Ａ１００の出力電力（負荷Ｌへの供給電力）も最大と最小との間になっている。なお、スイッチング素子Ｑ１に入力する駆動信号の位相が、スイッチング素子Ｑ３に入力する駆動信号の位相より進んでいるので、出力電流Ｉ1が出力電流Ｉ2より大きくなっている。 FIG. 8C is a waveform diagram when the phase difference between the drive signal input to the switching element Q1 and the drive signal input to the switching element Q3 is 90 °. The combined current I 0 and the voltage V 0 are between the maximum (see FIG. 8A) and the minimum (see FIG. 8B). Therefore, in this case, the output power (power supplied to the load L) of the high-frequency power supply device A100 is also between the maximum and the minimum. Since the phase of the drive signal input to the switching element Q1 is ahead of the phase of the drive signal input to the switching element Q3, the output current I 1 is larger than the output current I 2 .
図９は、図７に示す回路においてシミュレーションを行ったときの、駆動信号の位相差（以下では、「インバータ位相差」と記載する場合がある）に応じた各値の変化を示す図である。図９（ａ）において、φは出力電流Ｉ1と出力電流Ｉ2との位相差（以下では、「電流位相差」と記載する場合がある）を示し、Ｉ1ｐは出力電流Ｉ1のピーク値を示しＩ2ｐは出力電流Ｉ2のピーク値を示している。また、図９（ｂ）においては、高周波電源装置Ａ１００の出力電力Ｐｆを示している。 FIG. 9 is a diagram showing changes in each value according to the phase difference of the drive signal (hereinafter, may be referred to as “inverter phase difference”) when the simulation is performed in the circuit shown in FIG. 7. .. In FIG. 9A, φ indicates the phase difference between the output current I 1 and the output current I 2 (hereinafter, may be referred to as “current phase difference”), and I 1 p is the output current I 1 . The peak value is shown and I 2 p shows the peak value of the output current I 2 . Further, in FIG. 9B, the output power Pf of the high frequency power supply device A100 is shown.
図９に示すように、インバータ位相差が０°のとき、電流位相差φも０°であり、出力電力Ｐｆは最大になっている。また、インバータ位相差が１８０°のとき、電流位相差φも１８０°であり、出力電力Ｐｆは最小になっている。インバータ位相差が０°から１８０°の間では、インバータ位相差が大きくなるに従い、電流位相差φも大きくなっている。ただし、インバータ回路２１とインバータ回路２２とが同じ負荷Ｌに繋がって影響しあうため、電流位相差φはインバータ位相差に応じて線形的に変化するのではない。例えば、図８（ｃ）のように、インバータ位相差が９０°のとき、電流位相差φは約１７０°になっている（図９（ａ）参照）。また、インバータ位相差が０°から１８０°の間で、インバータ位相差が大きくなるに従い、出力電力Ｐｆは小さくなっている。 As shown in FIG. 9, when the inverter phase difference is 0 °, the current phase difference φ is also 0 °, and the output power Pf is maximized. Further, when the inverter phase difference is 180 °, the current phase difference φ is also 180 °, and the output power Pf is minimized. When the inverter phase difference is between 0 ° and 180 °, the current phase difference φ also increases as the inverter phase difference increases. However, since the inverter circuit 21 and the inverter circuit 22 are connected to the same load L and affect each other, the current phase difference φ does not change linearly according to the inverter phase difference. For example, as shown in FIG. 8C, when the inverter phase difference is 90 °, the current phase difference φ is about 170 ° (see FIG. 9A). Further, when the inverter phase difference is between 0 ° and 180 °, the output power Pf decreases as the inverter phase difference increases.
このように、高周波電源装置Ａ１００は、制御回路４が出力する駆動信号の位相差に応じて、出力電力を変化させることができる。 In this way, the high-frequency power supply device A100 can change the output power according to the phase difference of the drive signal output by the control circuit 4.
高周波電源装置Ａ１００においては、位相差を大きくして出力電力を小さくした場合、出力電流Ｉ1および出力電流Ｉ2が大きくなる。位相差が０°の場合（図８（ａ）参照）、出力電流Ｉ1，Ｉ2のピーク値Ｉ1ｐ，Ｉ2ｐは約８［Ａ］なのに対して、位相差が１８０°の場合（図８（ｂ）参照）、ピーク値Ｉ1ｐ，Ｉ2ｐは約３０［Ａ］となり、約４倍の大きさになっている。また、図９（ａ）に示すように、インバータ位相差が大きい領域では、ピーク値Ｉ1ｐ，Ｉ2ｐが大きくなることは明らかである。出力電流Ｉ1，Ｉ2が大きくなるほど、インバータ回路２１，２２での導通損失が大きくなる。 In the high-frequency power supply device A100, when the phase difference is increased and the output power is reduced, the output current I 1 and the output current I 2 become large. When the phase difference is 0 ° (see FIG. 8A), the peak values I 1 p and I 2 p of the output currents I 1 and I 2 are about 8 [A], whereas the phase difference is 180 °. (See FIG. 8 (b)), the peak values I 1 p and I 2 p are about 30 [A], which is about four times as large. Further, as shown in FIG. 9A, it is clear that the peak values I 1 p and I 2 p become large in the region where the inverter phase difference is large. The larger the output currents I 1 and I 2 , the larger the conduction loss in the inverter circuits 21 and 22.
本発明は、上記した事情のもとで考え出されたものであって、導通損失を低減することができる高周波電源装置を提供することを目的としている。 The present invention has been devised under the above circumstances, and an object of the present invention is to provide a high-frequency power supply device capable of reducing conduction loss.
本発明の第１の側面によって提供される高周波電源装置は、コンデンサとインダクタとを直列接続した共振回路を有するインバータ回路を２つ備え、２つの前記インバータ回路に出力する駆動信号の位相差を変化させることで出力を制御する制御回路と、前記コンデンサの端子間電圧が所定電圧より大きくなることを制限する電圧制限手段とを備えており、前記電圧制限手段は、直流電源と、磁気結合された１次巻線と２次巻線とを有し、前記１次巻線が前記コンデンサに並列接続しているトランスと、前記２次巻線の一方の端子に直列に接続され、前記２次巻線の端子間電圧が前記直流電源の出力電圧以上になったときに導通状態となるダイオードとを備えていることを特徴とする。この構成によると、電圧制限手段は、コンデンサの端子間電圧を所定電圧以下に制限するので、インバータ回路の出力電流が抑制される。これにより、インバータ回路の出力電流が大きくなりすぎることを抑制することができる。したがって、インバータ回路での導通損失を低減することができる。 The high-voltage power supply device provided by the first aspect of the present invention includes two inverter circuits having a resonance circuit in which a capacitor and an inductor are connected in series, and changes the phase difference of drive signals output to the two inverter circuits. The capacitor is provided with a control circuit for controlling the output and a voltage limiting means for limiting the voltage between the terminals of the capacitor from becoming larger than a predetermined voltage, and the voltage limiting means is magnetically coupled to a DC power supply. A transformer having a primary winding and a secondary winding, the primary winding being connected in parallel to the capacitor, and the secondary winding connected in series to one terminal of the secondary winding. It is characterized by including a capacitor that becomes conductive when the voltage between the terminals of the wire becomes equal to or higher than the output voltage of the DC power supply. According to this configuration, the voltage limiting means limits the voltage between the terminals of the capacitor to a predetermined voltage or less, so that the output current of the inverter circuit is suppressed. As a result, it is possible to prevent the output current of the inverter circuit from becoming too large. Therefore, the conduction loss in the inverter circuit can be reduced.
本発明の好ましい実施の形態においては、前記電圧制限手段は、２つの前記コンデンサの両方の端子間電圧を制限する。この構成によると、２つのインバータ回路の出力電流を、両方とも抑制することができる。 In a preferred embodiment of the invention, the voltage limiting means limits the voltage between the terminals of both of the two capacitors. According to this configuration, both output currents of the two inverter circuits can be suppressed.
本発明の好ましい実施の形態においては、前記トランスは、前記２次巻線とは極性が反対の第２の２次巻線をさらに備えており、前記電圧制限手段は、前記第２の２次巻線の一方の端子に直列に接続され、前記第２の２次巻線の端子間電圧が前記直流電源の出力電圧以上になったときに導通状態となる第２のダイオードをさらに備えている。この構成によると、コンデンサの端子間電圧を両方の極性において制限することができる。 In a preferred embodiment of the present invention, the transformer further comprises a second secondary winding having a polarity opposite to that of the secondary winding, and the voltage limiting means is the second secondary winding. It further includes a second diode that is connected in series to one terminal of the winding and becomes conductive when the voltage between the terminals of the second secondary winding becomes equal to or higher than the output voltage of the DC power supply. .. According to this configuration, the voltage between the terminals of the capacitor can be limited in both polarities.
本発明の好ましい実施の形態においては、前記直流電源は、前記インバータ回路に直流電力を供給する。この構成によると、直流電源が、インバータ回路に電力を供給する電源と、所定電圧を規定するための電源とを兼ねることができる。これにより、構成部材を削減することができる。 In a preferred embodiment of the present invention, the DC power supply supplies DC power to the inverter circuit. According to this configuration, the DC power supply can serve as both a power source for supplying electric power to the inverter circuit and a power source for defining a predetermined voltage. As a result, the number of constituent members can be reduced.
本発明の好ましい実施の形態においては、前記直流電源は、出力電圧を変化させることができる。この構成によると、所定電圧を変更することができる。これにより、インバータ回路から負荷側を見たインピーダンスの遅れ負荷の度合いを調整することができる。 In a preferred embodiment of the present invention, the DC power supply can change the output voltage. According to this configuration, the predetermined voltage can be changed. This makes it possible to adjust the degree of impedance delay load as seen from the load side from the inverter circuit.
本発明によると、電圧制限手段は、コンデンサの端子間電圧を所定電圧以下に制限するので、コンデンサを流れる電流が制限され、インバータ回路の出力電流が抑制される。これにより、インバータ回路の出力電流が大きくなりすぎることを抑制することができる。したがって、インバータ回路での導通損失を低減することができる。 According to the present invention, the voltage limiting means limits the voltage between the terminals of the capacitor to a predetermined voltage or less, so that the current flowing through the capacitor is limited and the output current of the inverter circuit is suppressed. As a result, it is possible to prevent the output current of the inverter circuit from becoming too large. Therefore, the conduction loss in the inverter circuit can be reduced.
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。 Hereinafter, preferred embodiments of the present invention will be specifically described with reference to the accompanying drawings.
図１は、第１実施形態に係る高周波電源装置を示す回路構成図である。 FIG. 1 is a circuit configuration diagram showing a high frequency power supply device according to the first embodiment.
高周波電源装置Ａ１は、直流電源１、インバータ回路２１，２２、制御回路４、および電圧制限回路５を備えている。高周波電源装置Ａ１は、直流電源１が出力する直流電力を、インバータ回路２１，２２で交流電力に変換して、負荷Ｌに供給する。高周波電源装置Ａ１は、例えばプラズマ処理システムに用いられる。この場合、負荷Ｌは、インピーダンス整合装置が接続されたプラズマチャンバになる。負荷Ｌは、インピーダンス整合装置によって、例えば５０Ωの特性インピーダンスに整合される。 The high-frequency power supply device A1 includes a DC power supply 1, inverter circuits 21 and 22, a control circuit 4, and a voltage limiting circuit 5. The high-frequency power supply device A1 converts the DC power output by the DC power supply 1 into AC power by the inverter circuits 21 and 22, and supplies the DC power to the load L. The high frequency power supply device A1 is used, for example, in a plasma processing system. In this case, the load L becomes a plasma chamber to which an impedance matching device is connected. The load L is matched by an impedance matching device to a characteristic impedance of, for example, 50Ω.
直流電源１は、直流電力を出力するものであり、例えば、電力系統から入力される交流電力を整流する整流回路と、平滑する平滑コンデンサとを備えている。 The DC power supply 1 outputs DC power, and includes, for example, a rectifier circuit that rectifies AC power input from the power system and a smoothing capacitor that smoothes the AC power.
インバータ回路２１，２２は、単相ハーフブリッジ型の高周波インバータであり、直流電源１から入力される直流電力を高周波電力に変換して、負荷Ｌに出力する。 The inverter circuits 21 and 22 are single-phase half-bridge type high-frequency inverters, which convert the DC power input from the DC power supply 1 into high-frequency power and output it to the load L.
インバータ回路２１は、２つのスイッチング素子Ｑ１，Ｑ２および共振回路３１を備えている。本実施形態では、スイッチング素子Ｑ１，Ｑ２としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を使用している。なお、スイッチング素子Ｑ１，Ｑ２はＭＯＳＦＥＴに限定されず、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ）などであってもよい。スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、スイッチング素子Ｑ１のソース端子とスイッチング素子Ｑ２のドレイン端子とが接続されて、直列接続されている。スイッチング素子Ｑ１のドレイン端子は直流電源１の正極側に接続され、スイッチング素子Ｑ２のソース端子は直流電源１の負極側に接続されて、ブリッジ構造を形成している。なお、スイッチング素子Ｑ１，Ｑ２には、フライホイールダイオードやスナバコンデンサが接続されていてもよい。スイッチング素子Ｑ１，Ｑ２のゲート端子には、制御回路４から駆動信号が入力される。スイッチング素子Ｑ１に入力される駆動信号と、スイッチング素子Ｑ２に入力される駆動信号とは逆位相になっている。スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点ａには共振回路３１が接続されている。スイッチング素子Ｑ１がオン状態でスイッチング素子Ｑ２がオフ状態の場合、接続点ａの電位は直流電源１の正極側の電位となる。一方、スイッチング素子Ｑ１がオフ状態でスイッチング素子Ｑ２がオン状態の場合、接続点ａの電位は直流電源１の負極側の電位となる。これにより、直流電源１の正極側の電位と負極側の電位とが切り替えられたパルス状の交流信号が接続点ａから出力される。 The inverter circuit 21 includes two switching elements Q1 and Q2 and a resonance circuit 31. In this embodiment, MOSFETs (Metal Oxide Semiconductor Field Effect Transistor) are used as switching elements Q1 and Q2. The switching elements Q1 and Q2 are not limited to MOSFETs, and may be bipolar transistors, IGBTs (Insulated Gate Bipolar Transistors: Insulated Gate Bipolar Transistors), or the like. The switching element Q1 and the switching element Q2 are connected in series by connecting the source terminal of the switching element Q1 and the drain terminal of the switching element Q2. The drain terminal of the switching element Q1 is connected to the positive electrode side of the DC power supply 1, and the source terminal of the switching element Q2 is connected to the negative electrode side of the DC power supply 1 to form a bridge structure. A flywheel diode or a snubber capacitor may be connected to the switching elements Q1 and Q2. A drive signal is input from the control circuit 4 to the gate terminals of the switching elements Q1 and Q2. The drive signal input to the switching element Q1 and the drive signal input to the switching element Q2 are in opposite phases. A resonance circuit 31 is connected to the connection point a between the switching element Q1 and the switching element Q2. When the switching element Q1 is on and the switching element Q2 is off, the potential of the connection point a is the potential on the positive electrode side of the DC power supply 1. On the other hand, when the switching element Q1 is in the off state and the switching element Q2 is in the on state, the potential of the connection point a is the potential on the negative electrode side of the DC power supply 1. As a result, a pulsed AC signal in which the potential on the positive electrode side and the potential on the negative electrode side of the DC power supply 1 are switched is output from the connection point a.
共振回路３１は、インダクタＬ１とコンデンサＣ１とを直列接続した直列共振回路である。インダクタＬ１およびコンデンサＣ１は、共振周波数がスイッチング素子Ｑ１，Ｑ２のスイッチング周波数ｆsw（制御回路４から入力される駆動信号の周波数）と一致するように設計される。共振回路３１の一方の端子は、接続点ａに接続されている。共振回路３１の共振特性により、接続点ａから入力される交流信号は、共振周波数（スイッチング周波数ｆsw）の正弦波信号になって出力される。 The resonance circuit 31 is a series resonance circuit in which the inductor L1 and the capacitor C1 are connected in series. The inductor L1 and the capacitor C1 are designed so that the resonance frequency matches the switching frequency f sw (frequency of the drive signal input from the control circuit 4) of the switching elements Q1 and Q2. One terminal of the resonance circuit 31 is connected to the connection point a. Due to the resonance characteristics of the resonance circuit 31, the AC signal input from the connection point a is output as a sinusoidal signal having a resonance frequency (switching frequency f sw ).
インバータ回路２２は、２つのスイッチング素子Ｑ３，Ｑ４および共振回路３２を備えている。インバータ回路２２の構成は、インバータ回路２１の構成と同様である。スイッチング素子Ｑ３とスイッチング素子Ｑ４とは直列接続されており、ブリッジ構造を形成している。スイッチング素子Ｑ３，Ｑ４のゲート端子には、制御回路４から駆動信号が入力される。スイッチング素子Ｑ３に入力される駆動信号と、スイッチング素子Ｑ４に入力される駆動信号とは逆位相になっている。スイッチング素子Ｑ３とスイッチング素子Ｑ４との接続点ｂには共振回路３２が接続されている。接続点ｂからは、直流電源１の正極側の電位と負極側の電位とが切り替えられたパルス状の交流信号が出力される。共振回路３２は、インダクタＬ２とコンデンサＣ２とを直列接続した直列共振回路である。インダクタＬ２およびコンデンサＣ２は、共振周波数がスイッチング周波数ｆswと一致するように設計される。共振回路３２の一方の端子は、接続点ｂに接続されている。共振回路３２の共振特性により、接続点ｂから入力される交流信号は、共振周波数（スイッチング周波数ｆsw）の正弦波信号になって出力される。 The inverter circuit 22 includes two switching elements Q3 and Q4 and a resonance circuit 32. The configuration of the inverter circuit 22 is the same as that of the inverter circuit 21. The switching element Q3 and the switching element Q4 are connected in series to form a bridge structure. A drive signal is input from the control circuit 4 to the gate terminals of the switching elements Q3 and Q4. The drive signal input to the switching element Q3 and the drive signal input to the switching element Q4 are in opposite phases. A resonance circuit 32 is connected to the connection point b between the switching element Q3 and the switching element Q4. From the connection point b, a pulsed AC signal in which the potential on the positive electrode side and the potential on the negative electrode side of the DC power supply 1 are switched is output. The resonance circuit 32 is a series resonance circuit in which the inductor L2 and the capacitor C2 are connected in series. The inductor L2 and the capacitor C2 are designed so that the resonance frequency matches the switching frequency f sw . One terminal of the resonant circuit 32 is connected to the connection point b. Due to the resonance characteristics of the resonance circuit 32, the AC signal input from the connection point b is output as a sinusoidal signal having a resonance frequency (switching frequency f sw ).
共振回路３１と共振回路３２とは、接続点ｃで接続されている。接続点ｃと、直流電源１の負極側の接続線上の接続点ｄとの間に、負荷Ｌが接続されている。インバータ回路２１から出力された電流と、インバータ回路２２から出力された電流とは、接続点ｃで合成されて負荷Ｌに流れる。図１に示すように、インバータ回路２１から出力された電流を電流Ｉ1とし、インバータ回路２２から出力された電流を電流Ｉ2とし、負荷Ｌに流れる電流を電流Ｉ0としている。また、負荷Ｌに印加される電圧を、電圧Ｖ0としている。 The resonance circuit 31 and the resonance circuit 32 are connected at a connection point c. The load L is connected between the connection point c and the connection point d on the connection line on the negative electrode side of the DC power supply 1. The current output from the inverter circuit 21 and the current output from the inverter circuit 22 are combined at the connection point c and flow to the load L. As shown in FIG. 1, the current output from the inverter circuit 21 is the current I 1 , the current output from the inverter circuit 22 is the current I 2, and the current flowing through the load L is the current I 0 . Further, the voltage applied to the load L is a voltage V 0 .
制御回路４は、高周波電源装置Ａ１の出力電力の制御を行う回路である。制御回路４は、インバータ回路２１のスイッチング素子Ｑ１（Ｑ２）に出力する駆動信号の位相に対して、インバータ回路２２のスイッチング素子Ｑ３（Ｑ４）に出力する駆動信号の位相を遅らせて、その位相差を変化させることで、高周波電源装置Ａ１の出力電力を変化させる。駆動信号の位相差（インバータ位相差）θは０°から１８０°まで変化できる。インバータ位相差θが０°（同位相）の場合、電流Ｉ1と電流Ｉ2とが同位相になるので、合成された電流Ｉ0は最大となり、電圧Ｖ0も最大になる。したがって、この場合、高周波電源装置Ａ１の出力電力（負荷Ｌへの供給電力）が最大になる。位相差が１８０°（逆位相）の場合、電流Ｉ1と電流Ｉ2とが逆位相になるので、合成された電流Ｉ0は最小（０［Ａ］）となり、電圧Ｖ0も最小（０［Ｖ］）になる。したがって、この場合、高周波電源装置Ａ１の出力電力（負荷Ｌへの供給電力）が最小（０［Ｗ］）になる。インバータ位相差θは０°から１８０°まで変化し、インバータ位相差θが大きくなるに従って、出力電力は小さくなる。制御回路４は、検出した高周波電源装置Ａ１の出力電力と目標電力との偏差に応じてインバータ位相差θを変化させることで、出力電力のフィードバック制御を行っている。 The control circuit 4 is a circuit that controls the output power of the high frequency power supply device A1. The control circuit 4 delays the phase of the drive signal output to the switching element Q3 (Q4) of the inverter circuit 22 with respect to the phase of the drive signal output to the switching element Q1 (Q2) of the inverter circuit 21, and the phase difference thereof. The output power of the high frequency power supply device A1 is changed by changing. The phase difference (inverter phase difference) θ of the drive signal can be changed from 0 ° to 180 °. When the inverter phase difference θ is 0 ° (in-phase), the current I 1 and the current I 2 are in phase, so that the combined current I 0 is maximum and the voltage V 0 is also maximum. Therefore, in this case, the output power of the high-frequency power supply device A1 (power supplied to the load L) is maximized. When the phase difference is 180 ° (opposite phase), the current I 1 and the current I 2 have opposite phases, so that the combined current I 0 is the minimum (0 [A]) and the voltage V 0 is also the minimum (0). [V]). Therefore, in this case, the output power (power supplied to the load L) of the high-frequency power supply device A1 becomes the minimum (0 [W]). The inverter phase difference θ changes from 0 ° to 180 °, and the output power decreases as the inverter phase difference θ increases. The control circuit 4 performs feedback control of the output power by changing the inverter phase difference θ according to the deviation between the detected output power of the high-frequency power supply device A1 and the target power.
電圧制限回路５は、共振回路３１のコンデンサＣ１および共振回路３２のコンデンサＣ２の端子間電圧が所定電圧より大きくなることを制限する。電圧制限回路５は、コンデンサＣ１の端子間電圧を制限する電圧制限部５１、および、コンデンサＣ２の端子間電圧を制限する電圧制限部５２を備えている。 The voltage limiting circuit 5 limits the voltage between the terminals of the capacitor C1 of the resonant circuit 31 and the capacitor C2 of the resonant circuit 32 from becoming larger than a predetermined voltage. The voltage limiting circuit 5 includes a voltage limiting unit 51 that limits the voltage between the terminals of the capacitor C1 and a voltage limiting unit 52 that limits the voltage between the terminals of the capacitor C2.
電圧制限部５１は、トランスＴ１、ダイオードＤ１，Ｄ２およびコンデンサＣ３を備えている。トランスＴ１は、１次巻線Ｌｐ１、２次巻線Ｌｓ１ａおよび２次巻線Ｌｓ１ｂを備えており、１次巻線Ｌｐ１と２次巻線Ｌｓ１ａおよび２次巻線Ｌｓ１ｂとは磁気結合されている。本実施形態では、２次巻線Ｌｓ１ａの巻き数と２次巻線Ｌｓ１ｂの巻き数とを、同じ巻き数Ｎｓ１としている。そして、１次巻線Ｌｐ１の巻き数Ｎｐ１を、巻き数Ｎｓ１の２倍としている。つまり、巻き数比Ｎ１＝Ｎｐ１／Ｎｓ１＝２である。なお、巻き数比Ｎ１は限定されない。トランスＴ１の１次巻線Ｌｐ１は、コンデンサＣ１に並列接続している。１次巻線Ｌｐ１には、直流電流を遮断するためのコンデンサＣ３が直列接続されている。コンデンサＣ３の静電容量は、コンデンサＣ１の静電容量と比べて十分大きなものとしている。２次巻線Ｌｓ１ａの一方の端子は、ダイオードＤ１を介して直流電源１の正極側に接続されている。他方の端子は、直流電源１の負極側に接続されている。２次巻線Ｌｓ１ｂの一方の端子は、ダイオードＤ２を介して直流電源１の正極側に接続されている。他方の端子は、直流電源１の負極側に接続されている。２次巻線Ｌｓ１ａの一方の端子と２次巻線Ｌｓ１ｂの一方の端子とは、極性が反対になっている。ダイオードＤ１は、アノード端子が２次巻線Ｌｓ１ａの一方の端子に接続され、カソード端子が直流電源１の正極側に接続されている。ダイオードＤ２は、アノード端子が２次巻線Ｌｓ１ｂの一方の端子に接続され、カソード端子が直流電源１の正極側に接続されている。２次巻線Ｌｓ１ａの他方の端子の電位に対する一方の端子の電位差が直流電源１の出力電圧より大きくなった場合、ダイオードＤ１が導通して電流が流れる。また、２次巻線Ｌｓ１ｂの他方の端子の電位に対する一方の端子の電位が直流電源１の出力電圧より大きくなった場合、ダイオードＤ２が導通して電流が流れる。 The voltage limiting unit 51 includes a transformer T1, diodes D1 and D2, and a capacitor C3. The transformer T1 includes a primary winding Lp1, a secondary winding Ls1a, and a secondary winding Ls1b, and the primary winding Lp1 and the secondary winding Ls1a and the secondary winding Ls1b are magnetically coupled to each other. .. In the present embodiment, the number of turns of the secondary winding Ls1a and the number of turns of the secondary winding Ls1b are the same number of turns Ns1. Then, the number of turns Np1 of the primary winding Lp1 is twice the number of turns Ns1. That is, the turns ratio N1 = Np1 / Ns1 = 2. The turns ratio N1 is not limited. The primary winding Lp1 of the transformer T1 is connected in parallel to the capacitor C1. A capacitor C3 for interrupting a direct current is connected in series to the primary winding Lp1. The capacitance of the capacitor C3 is sufficiently larger than the capacitance of the capacitor C1. One terminal of the secondary winding Ls1a is connected to the positive electrode side of the DC power supply 1 via the diode D1. The other terminal is connected to the negative electrode side of the DC power supply 1. One terminal of the secondary winding Ls1b is connected to the positive electrode side of the DC power supply 1 via the diode D2. The other terminal is connected to the negative electrode side of the DC power supply 1. The polarities of one terminal of the secondary winding Ls1a and one terminal of the secondary winding Ls1b are opposite to each other. In the diode D1, the anode terminal is connected to one terminal of the secondary winding Ls1a, and the cathode terminal is connected to the positive electrode side of the DC power supply 1. In the diode D2, the anode terminal is connected to one terminal of the secondary winding Ls1b, and the cathode terminal is connected to the positive electrode side of the DC power supply 1. When the potential difference of one terminal with respect to the potential of the other terminal of the secondary winding Ls1a becomes larger than the output voltage of the DC power supply 1, the diode D1 conducts and a current flows. Further, when the potential of one terminal with respect to the potential of the other terminal of the secondary winding Ls1b becomes larger than the output voltage of the DC power supply 1, the diode D2 conducts and a current flows.
電圧制限部５２は、電圧制限部５１と同様の構成であり、トランスＴ２、ダイオードＤ３，Ｄ４およびコンデンサＣ４を備えている。トランスＴ２は、１次巻線Ｌｐ２、２次巻線Ｌｓ２ａおよび２次巻線Ｌｓ２ｂを備えており、１次巻線Ｌｐ２と２次巻線Ｌｓ２ａおよび２次巻線Ｌｓ２ｂとは磁気結合されている。本実施形態では、２次巻線Ｌｓ２ａの巻き数と２次巻線Ｌｓ２ｂの巻き数とを、同じ巻き数Ｎｓ２としている。そして、１次巻線Ｌｐ２の巻き数Ｎｐ２を、巻き数Ｎｓ２の２倍としている。つまり、巻き数比Ｎ２＝Ｎｐ２／Ｎｓ２＝２である。なお、巻き数比Ｎ２は限定されない。トランスＴ２の１次巻線Ｌｐ２は、コンデンサＣ２に並列接続している。１次巻線Ｌｐ２には、直流電流を遮断するためのコンデンサＣ４が直列接続されている。コンデンサＣ４の静電容量は、コンデンサＣ２の静電容量と比べて十分大きなものとしている。２次巻線Ｌｓ２ａの一方の端子は、ダイオードＤ３を介して直流電源１の正極側に接続されている。他方の端子は、直流電源１の負極側に接続されている。２次巻線Ｌｓ２ｂの一方の端子は、ダイオードＤ４を介して直流電源１の正極側に接続されている。他方の端子は、直流電源１の負極側に接続されている。２次巻線Ｌｓ２ａの一方の端子と２次巻線Ｌｓ２ｂの一方の端子とは、極性が反対になっている。ダイオードＤ３は、アノード端子が２次巻線Ｌｓ２ａの一方の端子に接続され、カソード端子が直流電源１の正極側に接続されている。ダイオードＤ４は、アノード端子が２次巻線Ｌｓ２ｂの一方の端子に接続され、カソード端子が直流電源１の正極側に接続されている。２次巻線Ｌｓ２ａの他方の端子の電位に対する一方の端子の電位差が直流電源１の出力電圧より大きくなった場合、ダイオードＤ３が導通して電流が流れる。また、２次巻線Ｌｓ２ｂの他方の端子の電位に対する一方の端子の電位が直流電源１の出力電圧より大きくなった場合、ダイオードＤ４が導通して電流が流れる。 The voltage limiting unit 52 has the same configuration as the voltage limiting unit 51, and includes a transformer T2, diodes D3 and D4, and a capacitor C4. The transformer T2 includes a primary winding Lp2, a secondary winding Ls2a, and a secondary winding Ls2b, and the primary winding Lp2, the secondary winding Ls2a, and the secondary winding Ls2b are magnetically coupled to each other. .. In the present embodiment, the number of turns of the secondary winding Ls2a and the number of turns of the secondary winding Ls2b are the same number of turns Ns2. The number of turns Np2 of the primary winding Lp2 is double the number of turns Ns2. That is, the turns ratio N2 = Np2 / Ns2 = 2. The turns ratio N2 is not limited. The primary winding Lp2 of the transformer T2 is connected in parallel to the capacitor C2. A capacitor C4 for interrupting a direct current is connected in series to the primary winding Lp2. The capacitance of the capacitor C4 is sufficiently larger than the capacitance of the capacitor C2. One terminal of the secondary winding Ls2a is connected to the positive electrode side of the DC power supply 1 via the diode D3. The other terminal is connected to the negative electrode side of the DC power supply 1. One terminal of the secondary winding Ls2b is connected to the positive electrode side of the DC power supply 1 via the diode D4. The other terminal is connected to the negative electrode side of the DC power supply 1. The polarities of one terminal of the secondary winding Ls2a and one terminal of the secondary winding Ls2b are opposite to each other. In the diode D3, the anode terminal is connected to one terminal of the secondary winding Ls2a, and the cathode terminal is connected to the positive electrode side of the DC power supply 1. In the diode D4, the anode terminal is connected to one terminal of the secondary winding Ls2b, and the cathode terminal is connected to the positive electrode side of the DC power supply 1. When the potential difference of one terminal with respect to the potential of the other terminal of the secondary winding Ls2a becomes larger than the output voltage of the DC power supply 1, the diode D3 conducts and a current flows. Further, when the potential of one terminal with respect to the potential of the other terminal of the secondary winding Ls2b becomes larger than the output voltage of the DC power supply 1, the diode D4 conducts and a current flows.
次に、電圧制限回路５の動作について説明する。以下では、電圧制限部５１の動作について説明する。電圧制限部５１と電圧制限部５２とは同様の構成なので、同様の動作を行う。したがって、電圧制限部５２の動作についての説明は省略する。 Next, the operation of the voltage limiting circuit 5 will be described. The operation of the voltage limiting unit 51 will be described below. Since the voltage limiting unit 51 and the voltage limiting unit 52 have the same configuration, the same operation is performed. Therefore, the description of the operation of the voltage limiting unit 52 will be omitted.
コンデンサＣ１の端子間電圧をＶC1とすると、１次巻線Ｌｐ１の端子間電圧もＶC1となる（コンデンサＣ３の静電容量は大きく、端子間電圧は十分小さくなるので無視できる）。トランスＴ１の巻き数比Ｎ１＝２なので、２次巻線Ｌｓ１ａおよび２次巻線Ｌｓ１ｂの端子間電圧は（１／２）ＶC1になる。２次巻線Ｌｓ１ａの他方の端子の電位に対する一方の端子の電位差が直流電源１の出力電圧ＶDCより大きくなった場合、ダイオードＤ１が導通して電流が流れるので、２次巻線Ｌｓ１ａの端子間電圧は、電圧ＶDCにクランプされる。また、２次巻線Ｌｓ１ｂの他方の端子の電位に対する一方の端子の電位差が直流電源１の出力電圧ＶDCより大きくなった場合、ダイオードＤ２が導通して電流が流れるので、２次巻線Ｌｓ１ｂの端子間電圧は、電圧ＶDCにクランプされる。なお、ダイオードＤ１（Ｄ２）の順方向電圧は無視している。２次巻線Ｌｓ１ａ（Ｌｓ１ｂ）の端子間電圧が電圧ＶDCにクランプされるので、１次巻線Ｌｐ１の端子間電圧は、２ＶDCにクランプされる。したがって、コンデンサＣ１の端子間電圧ＶC1も２ＶDCにクランプされる。つまり、電圧制限部５１は、コンデンサＣ１の端子間電圧ＶC1が２ＶDCを超えないようにクランプする。同様に、電圧制限部５２は、コンデンサＣ２の端子間電圧ＶC2が２ＶDCを超えないようにクランプする。 If the voltage between the terminals of the capacitor C1 is V C1 , the voltage between the terminals of the primary winding Lp1 is also V C1 (the capacitance of the capacitor C3 is large and the voltage between the terminals is sufficiently small, so it can be ignored). Since the turns ratio N1 = 2 of the transformer T1, the voltage between the terminals of the secondary winding Ls1a and the secondary winding Ls1b is (1/2) V C1 . When the potential difference of one terminal with respect to the potential of the other terminal of the secondary winding Ls1a becomes larger than the output voltage VDC of the DC power supply 1, the diode D1 conducts and current flows, so that the terminal of the secondary winding Ls1a The inter-voltage is clamped to the voltage VDC . Further, when the potential difference of one terminal with respect to the potential of the other terminal of the secondary winding Ls1b becomes larger than the output voltage VDC of the DC power supply 1, the diode D2 conducts and a current flows, so that the secondary winding Ls1b The terminal voltage of is clamped to the voltage VDC . The forward voltage of the diode D1 (D2) is ignored. Since the inter-terminal voltage of the secondary winding Ls1a (Ls1b) is clamped to the voltage V DC , the inter-terminal voltage of the primary winding Lp1 is clamped to 2 V DC . Therefore, the terminal voltage V C1 of the capacitor C1 is also clamped to 2V DC. That is, the voltage limiting unit 51 clamps the inter-terminal voltage V C1 of the capacitor C1 so that it does not exceed 2 V DC . Similarly, the voltage limiting unit 52 clamps the inter-terminal voltage V C2 of the capacitor C2 so that it does not exceed 2 V DC .
なお、クランプ電圧は、直流電源１の出力電圧ＶDCおよびトランスＴ１（Ｔ２）の巻き数比Ｎ１（Ｎ２）によって決定される。例えば、出力電圧ＶDC＝３００［Ｖ］、巻き数比Ｎ１＝２の場合、コンデンサＣ１の端子間電圧ＶC1は、６００［Ｖ］にクランプされる。クランプしたい電圧になるように、直流電源１の出力電圧ＶDCおよびトランスＴ１（Ｔ２）の巻き数比Ｎ１（Ｎ２）が設計される。なお、トランスＴ１（Ｔ２）を、巻き数比を切り替えることができるものにすれば、クランプ電圧を切り替えることができる。 The clamp voltage is determined by the output voltage VDC of the DC power supply 1 and the turns ratio N1 (N2) of the transformer T1 (T2). For example, the output voltage V DC = 300 [V], if the turns ratio N1 = 2, the terminal voltage V C1 of the capacitor C1 is clamped to 600 [V]. The output voltage VDC of the DC power supply 1 and the turns ratio N1 (N2) of the transformer T1 (T2) are designed so as to obtain the voltage to be clamped. If the transformer T1 (T2) has a winding ratio that can be switched, the clamp voltage can be switched.
インバータ回路２１の出力電流Ｉ1は、トランスＴ１の一次電流をＩLp1、コンデンサＣ１を流れる電流をＩC1とすると、Ｉ1＝ＩLp1＋ＩC1となる。コンデンサＣ１のインピーダンスをＺC1とすると、ＩC1＝ＶC1／ＺC1となるので、Ｉ1＝ＩLp1＋ＶC1／ＺC1となる。上述したように、端子間電圧ＶC1は２ＶDCにクランプされるので、インバータ回路２１の出力電流Ｉ1は、ＩLp1＋２ＶDC／ＺC1以下になる。同様に、インバータ回路２２の出力電流Ｉ2は、トランスＴ２の一次電流をＩLp2、コンデンサＣ２のインピーダンスをＺC2とすると、ＩLp2＋２ＶDC／ＺC2以下になる。 Output current I 1 of the inverter circuit 21, the primary current of the transformer T1 I Lp1, the current flowing through the capacitor C1 when the I C1, the I 1 = I Lp1 + I C1 . If the impedance of the capacitor C1 is Z C1 , then I C1 = V C1 / Z C1 , so I 1 = I Lp1 + V C1 / Z C1 . As described above, since the terminal voltage V C1 is clamped to 2V DC , the output current I 1 of the inverter circuit 21 becomes ILp1 + 2V DC / Z C1 or less. Similarly, the output current I 2 of the inverter circuit 22 is I Lp2 + 2V DC / Z C2 or less, where the primary current of the transformer T2 is I Lp2 and the impedance of the capacitor C2 is Z C2 .
図２は、図１に示す回路においてシミュレーションを行ったときの各電流および電圧を示す波形図であり、スイッチング素子Ｑ１に入力する駆動信号とスイッチング素子Ｑ３に入力する駆動信号との位相差（インバータ位相差）を１８０°（逆位相）とした場合の波形図である。当該シミュレーションでは、図８におけるシミュレーションと同様、直流電源１の出力電圧ＶDCを３００［Ｖ］としている。 FIG. 2 is a waveform diagram showing each current and voltage when simulation is performed in the circuit shown in FIG. 1, and is a phase difference (inverter) between the drive signal input to the switching element Q1 and the drive signal input to the switching element Q3. It is a waveform diagram when the phase difference) is 180 ° (opposite phase). In the simulation, the output voltage VDC of the DC power supply 1 is set to 300 [V] as in the simulation in FIG.
図２（ａ）はインバータ回路２１の出力電流Ｉ1の波形を示しており、図２（ｂ）はコンデンサＣ１の端子間電圧ＶC1の波形を示している。図２（ｃ）はインバータ回路２２の出力電流Ｉ2の波形を示しており、図２（ｄ）はコンデンサＣ２の端子間電圧ＶC2の波形を示している。図２（ｅ）はトランスＴ１の一次電流ＩLp1の波形、および、ＩLp1の実効値ＩLp1#rmsを示している。図２（ｆ）はトランスＴ１の２次巻線Ｌｓ１ａを流れる電流ＩLs1aの波形、および、ＩLs1aの実効値ＩLs1a#rmsを示している。図２（ｇ）はトランスＴ１の２次巻線Ｌｓ１ｂを流れる電流ＩLs1bの波形、および、ＩLs1bの実効値ＩLs1b#rmsを示している。 FIG. 2A shows the waveform of the output current I 1 of the inverter circuit 21, and FIG. 2B shows the waveform of the voltage V C1 between the terminals of the capacitor C1. FIG. 2C shows the waveform of the output current I 2 of the inverter circuit 22, and FIG. 2D shows the waveform of the voltage V C2 between the terminals of the capacitor C2. Figure 2 (e) is a waveform of the primary current I Lp1 of the transformer T1, and indicates the effective value I Lp1 # rms of I Lp1. Figure 2 (f) is the waveform of the current I LS1A through the secondary winding LS1A of the transformer T1, and indicates the effective value I LS1A # rms of I LS1A. Figure 2 (g) is the waveform of the current I LS1B flowing through secondary winding LS1B of the transformer T1, and indicates the effective value I LS1B # rms of I LS1B.
図２（ｂ）に示すように、コンデンサＣ１の端子間電圧ＶC1は、約−４５０［Ｖ］から約７５０［Ｖ］の間に制限されている。以下、この現象について説明する。 As shown in FIG. 2B, the voltage between terminals V C1 of the capacitor C1 is limited to about −450 [V] to about 750 [V]. This phenomenon will be described below.
本シミュレーションではインバータ回路２１，２２が０［Ｖ］と３００［Ｖ］とを切り替えて出力するので、端子間電圧ＶC1の波形は、直流電圧成分である１５０［Ｖ］分だけプラス側にシフトしている。そのため、トランスＴ１の１次巻線Ｌｐ１の端子間電圧がクランプ電圧３００［Ｖ］の＋２倍の電圧に１５０［Ｖ］を加算した電圧である約７５０［Ｖ］（３００×２＋１５０［Ｖ］）に達すると、トランスＴ１の２次巻線Ｌｓ１ａの端子間には、±３００［Ｖ］の電圧が印加される。上記のように、ダイオードＤ１のアノード端子に印加される電圧が直流電源１の出力電圧より大きくなった場合にダイオードＤ１が導通するので、ダイオードＤ１のアノード端子に＋３００［Ｖ］を超える電圧が印加されると、トランスＴ１の１次巻線Ｌｐ１に一次電流ＩLp1が流れ（図２（ｅ）参照）、トランスＴ１の２次巻線Ｌｓ１ａに電流ＩLs1aが流れる（図２（ｆ）参照）。その結果、トランスＴ１の１次巻線Ｌｐ１の端子間電圧が約７５０［Ｖ］にクランプされる。また、上記のように、トランスＴ１の１次巻線Ｌｐ１の端子間電圧とコンデンサＣ１の端子間電圧ＶC1とは略等しいので、コンデンサＣ１の端子間電圧ＶC1も約７５０［Ｖ］にクランプされている（図２（ｂ）参照）。 In this simulation, the inverter circuits 21 and 22 switch between 0 [V] and 300 [V] for output, so the waveform of the inter-terminal voltage V C1 is shifted to the plus side by the DC voltage component of 150 [V]. doing. Therefore, the voltage between the terminals of the primary winding Lp1 of the transformer T1 is about 750 [V] (300 × 2 + 150 [V]), which is a voltage obtained by adding 150 [V] to a voltage that is +2 times the clamp voltage of 300 [V]. When the voltage reaches, a voltage of ± 300 [V] is applied between the terminals of the secondary winding Ls1a of the transformer T1. As described above, when the voltage applied to the anode terminal of the diode D1 becomes larger than the output voltage of the DC power supply 1, the diode D1 conducts, so that a voltage exceeding +300 [V] is applied to the anode terminal of the diode D1. Once, (see FIG. 2 (e)) the primary current I Lp1 flows in the primary winding Lp1 of the transformer T1, a current flows I LS1A the secondary winding LS1A of the transformer T1 (FIG. 2 (f) refer) .. As a result, the voltage between the terminals of the primary winding Lp1 of the transformer T1 is clamped to about 750 [V]. Further, as described above, since the inter-terminal voltage of the primary winding Lp1 of the transformer T1 and the inter-terminal voltage V C1 of the capacitor C1 are substantially equal, the inter-terminal voltage V C1 of the capacitor C1 is also clamped to about 750 [V]. (See FIG. 2 (b)).
同様に、トランスＴ１の１次巻線Ｌｐ１の端子間電圧がクランプ電圧３００［Ｖ］の−２倍の電圧に１５０［Ｖ］を加算した電圧である約−４５０［Ｖ］（３００×（−２）＋１５０［Ｖ］）に達すると、トランスＴ１の２次巻線Ｌｓ１ｂの端子間には、±３００［Ｖ］の電圧が印加される。上記のように、ダイオードＤ２のアノード端子に印加される電圧が直流電源１の出力電圧より大きくなった場合にダイオードＤ２が導通するので、ダイオードＤ２のアノード端子に＋３００［Ｖ］を超える電圧が印加されると、トランスＴ１の１次巻線Ｌｐ１に一次電流ＩLp1が流れ（図２（ｅ）参照）、トランスＴ１の２次巻線Ｌｓ１ｂに電流ＩLs1bが流れる（図２（ｇ）参照）。その結果、トランスＴ１の１次巻線Ｌｐ１の端子間電圧が約−４５０［Ｖ］にクランプされる。また、上記のように、トランスＴ１の１次巻線Ｌｐ１の端子間電圧とコンデンサＣ１の端子間電圧ＶC1とは略等しいので、コンデンサＣ１の端子間電圧ＶC1も約−４５０［Ｖ］にクランプされている（図２（ｂ）参照）。 Similarly, the voltage between terminals of the primary winding Lp1 of the transformer T1 is about −450 [V] (300 × (-300 ×), which is a voltage obtained by adding 150 [V] to a voltage that is -2 times the clamp voltage of 300 [V]. 2) When +150 [V]) is reached, a voltage of ± 300 [V] is applied between the terminals of the secondary winding Ls1b of the transformer T1. As described above, when the voltage applied to the anode terminal of the diode D2 becomes larger than the output voltage of the DC power supply 1, the diode D2 conducts, so that a voltage exceeding +300 [V] is applied to the anode terminal of the diode D2. Once, (see FIG. 2 (e)) the primary current I Lp1 flows in the primary winding Lp1 of the transformer T1, a current flows I LS1B the secondary winding LS1B of the transformer T1 (FIG. 2 (g) refer) .. As a result, the voltage between the terminals of the primary winding Lp1 of the transformer T1 is clamped to about −450 [V]. Further, as described above, since the inter-terminal voltage of the primary winding Lp1 of the transformer T1 and the inter-terminal voltage V C1 of the capacitor C1 are substantially equal, the inter-terminal voltage V C1 of the capacitor C1 is also about -450 [V]. It is clamped (see FIG. 2B).
これにより、インバータ回路２１の出力電流Ｉ1は、ピーク値が１０［Ａ］程度になっている（図２（ａ）参照）。同様に、コンデンサＣ２の端子間電圧ＶC2も約−４５０［Ｖ］から約７５０［Ｖ］の間に制限され（図２（ｄ）参照）、インバータ回路２２の出力電流Ｉ2は、ピーク値が１０［Ａ］程度になっている（図２（ｃ）参照）。 As a result, the output current I 1 of the inverter circuit 21 has a peak value of about 10 [A] (see FIG. 2A). Similarly, the inter-terminal voltage V C2 of the capacitor C2 is also limited between about −450 [V] and about 750 [V] (see FIG. 2D), and the output current I 2 of the inverter circuit 22 has a peak value. Is about 10 [A] (see FIG. 2 (c)).
図３は、図２に示す回路においてシミュレーションを行ったときのインバータ位相差θに応じた各値の変化を示す図である。図３（ａ）において、φは出力電流Ｉ1と出力電流Ｉ2との電流位相差を示し、Ｉ1ｐは出力電流Ｉ1のピーク値を示しＩ2ｐは出力電流Ｉ2のピーク値を示している。また、図３（ｂ）においては、高周波電源装置Ａ１の出力電力Ｐｆを示している。 FIG. 3 is a diagram showing changes in each value according to the inverter phase difference θ when a simulation is performed in the circuit shown in FIG. In FIG. 3A, φ indicates the current phase difference between the output current I 1 and the output current I 2 , I 1 p indicates the peak value of the output current I 1 , and I 2 p indicates the peak value of the output current I 2 . Is shown. Further, in FIG. 3B, the output power Pf of the high frequency power supply device A1 is shown.
図３に示すように、インバータ位相差θが０°のとき、電流位相差φも０°であり、出力電力Ｐｆは最大になっている。また、インバータ位相差θが１８０°のとき、電流位相差φも１８０°であり、出力電力Ｐｆは最小になっている。インバータ位相差θが０°から１８０°の間では、インバータ位相差θが大きくなるに従い、電流位相差φも大きくなっている。また、インバータ位相差θが０°から１８０°の間で、インバータ位相差θが大きくなるに従い、出力電力Ｐｆは小さくなっている。 As shown in FIG. 3, when the inverter phase difference θ is 0 °, the current phase difference φ is also 0 °, and the output power Pf is maximized. Further, when the inverter phase difference θ is 180 °, the current phase difference φ is also 180 °, and the output power Pf is minimized. When the inverter phase difference θ is between 0 ° and 180 °, the current phase difference φ also increases as the inverter phase difference θ increases. Further, when the inverter phase difference θ is between 0 ° and 180 °, the output power Pf decreases as the inverter phase difference θ increases.
また、図３（ａ）に示すように、出力電流Ｉ1のピーク値Ｉ1ｐおよび出力電流Ｉ2のピーク値Ｉ2ｐは、インバータ位相差θが１８０°のときに約１０［Ａ］であり、インバータ位相差θが０°から１８０°の間でも、約１０［Ａ］以内となっている。 Further, as shown in FIG. 3 (a), the peak value I 2 p of the peak value I 1 p and the output current I 2 of the output current I 1 is about 10 when inverter phase difference θ is 180 ° [A] Even when the inverter phase difference θ is between 0 ° and 180 °, it is within about 10 [A].
次に、本実施形態に係る高周波電源装置Ａ１の作用および効果について説明する。 Next, the operation and effect of the high frequency power supply device A1 according to the present embodiment will be described.
本実施形態によると、電圧制限回路５は、コンデンサＣ１（Ｃ２）の端子間電圧を所定電圧にクランプする。したがって、コンデンサＣ１（Ｃ２）を流れる電流が制限されるので、インバータ回路２１（２２）の出力電流Ｉ1（Ｉ2）は抑制される。これにより、インバータ位相差θを大きくして出力電力Ｐｆを小さくした場合でも、出力電流Ｉ1（Ｉ2）が大きくなることを抑制することができる。よって、高周波電源装置Ａ１の低出力時に、インバータ回路２１，２２での導通損失を低減することができる。 According to this embodiment, the voltage limiting circuit 5 clamps the voltage between the terminals of the capacitors C1 (C2) to a predetermined voltage. Therefore, since the current flowing through the capacitor C1 (C2) is limited, the output current I 1 (I 2 ) of the inverter circuit 21 (22) is suppressed. As a result, it is possible to prevent the output current I 1 (I 2 ) from becoming large even when the inverter phase difference θ is increased and the output power Pf is decreased. Therefore, when the output of the high-frequency power supply device A1 is low, the conduction loss in the inverter circuits 21 and 22 can be reduced.
高周波電源装置Ａ１においては、インバータ位相差θが１８０°のとき、図２（ａ）に示すように、インバータ回路２１の出力電流Ｉ1のピーク値Ｉ1ｐは約１０［Ａ］になっている。したがって、出力電流Ｉ1の実効値は、約７［Ａ］になっている。一方、電圧制限回路５を備えていない高周波電源装置Ａ１００においては、図８（ｂ）に示すように、インバータ回路２１の出力電流Ｉ1のピーク値Ｉ1ｐは約３０［Ａ］になっている。したがって、出力電流Ｉ1の実効値は、約２１［Ａ］になっている。出力電流Ｉ1の実効値が約３分の１になっているので、インバータ回路２１での導通損失を大幅に低減できる。このときのトランスＴ１の一次電流ＩLp1の実効値ＩLp1#rmsは約２．５［Ａ］（図２（ｅ）参照）、２次巻線Ｌｓ１ａを流れる電流ＩLs1aの実効値ＩLs1a#rmsは約４［Ａ］（図２（ｆ）参照）、２次巻線Ｌｓ１ｂを流れる電流ＩLs1bの実効値ＩLs1b#rmsも約４［Ａ］（図２（ｇ）参照）と小さい。また、トランスＴ１などでの導通損失は、インバータ回路２１での導通損失と比べると小さいものである。したがって、電圧制限回路５を追加したことによる導通損失の増加は微々たるものである。インバータ回路２２においても同様である。したがって、インバータ位相差θが１８０°のとき、高周波電源装置Ａ１は、高周波電源装置Ａ１００と比べて、導通損失を大幅に低減できていることは明らかである。 In the high-frequency power supply device A1, when the inverter phase difference θ is 180 °, the peak value I 1 p of the output current I 1 of the inverter circuit 21 becomes about 10 [A] as shown in FIG. 2 (a). There is. Therefore, the effective value of the output current I 1 is about 7 [A]. On the other hand, in the high-frequency power supply device A100 not provided with the voltage limiting circuit 5, as shown in FIG. 8B, the peak value I 1 p of the output current I 1 of the inverter circuit 21 is about 30 [A]. There is. Therefore, the effective value of the output current I 1 is about 21 [A]. Since the effective value of the output current I 1 is about one-third, the conduction loss in the inverter circuit 21 can be significantly reduced. The effective value I Lp1 # rms of the primary current I Lp1 of the transformer T1 at this time is approximately 2.5 [A] (see FIG. 2 (e)), 2 windings the effective value of the current I LS1A through the LS1A I LS1A # The rms is about 4 [A] (see FIG. 2 (f)), and the effective value ILs1b # rms of the current ILs1b flowing through the secondary winding Ls1b is also as small as about 4 [A] (see FIG. 2 (g)). Further, the conduction loss in the transformer T1 or the like is smaller than the conduction loss in the inverter circuit 21. Therefore, the increase in conduction loss due to the addition of the voltage limiting circuit 5 is insignificant. The same applies to the inverter circuit 22. Therefore, when the inverter phase difference θ is 180 °, it is clear that the high-frequency power supply device A1 can significantly reduce the conduction loss as compared with the high-frequency power supply device A100.
また、本実施形態によると、出力電流Ｉ1（Ｉ2）のピーク値が大きくなることを抑制することができるので、インバータ回路２１，２２のスイッチング素子Ｑ１〜Ｑ４を、許容電流の小さいものとすることができる。電圧制限回路５を備えていない高周波電源装置Ａ１００においては、図９（ａ）に示すように、ピーク値Ｉ1ｐ，Ｉ2ｐは、インバータ位相差θに応じて約３０［Ａ］まで変化する。したがって、インバータ回路２１，２２のスイッチング素子Ｑ１〜Ｑ４は、最大電流３０［Ａ］を許容できるものにする必要がある。一方、高周波電源装置Ａ１においては、図３（ａ）に示すように、ピーク値Ｉ1ｐ，Ｉ2ｐは、インバータ位相差θの全ての範囲で、約１０［Ａ］以下になっている。したがって、インバータ回路２１，２２のスイッチング素子Ｑ１〜Ｑ４は、最大電流１０［Ａ］を許容できるものであればよい。 Further, according to the present embodiment, it is possible to suppress an increase in the peak value of the output current I 1 (I 2 ), so that the switching elements Q1 to Q4 of the inverter circuits 21 and 22 have a small allowable current. can do. In the high-frequency power supply device A100 not provided with the voltage limiting circuit 5, as shown in FIG. 9A, the peak values I 1 p and I 2 p change up to about 30 [A] according to the inverter phase difference θ. To do. Therefore, the switching elements Q1 to Q4 of the inverter circuits 21 and 22 need to be capable of allowing a maximum current of 30 [A]. On the other hand, in the high-frequency power supply device A1, as shown in FIG. 3A, the peak values I 1 p and I 2 p are about 10 [A] or less in the entire range of the inverter phase difference θ. .. Therefore, the switching elements Q1 to Q4 of the inverter circuits 21 and 22 may be any as long as they can tolerate a maximum current of 10 [A].
上記第１実施形態においては、高周波電源装置Ａ１をプラズマ処理システムに用いて、インピーダンス整合装置が接続されたプラズマチャンバである負荷Ｌに高周波電力を供給する場合について説明したが、これに限られない。高周波電源装置Ａ１は、例えば誘導加熱装置に用いて、コイルに高周波電力を供給するようにしてもよい。また、その他の高周波電力を用いる装置にも用いることができる。 In the first embodiment, the case where the high-frequency power supply device A1 is used in the plasma processing system to supply high-frequency power to the load L, which is a plasma chamber to which the impedance matching device is connected, has been described, but the present invention is not limited to this. .. The high-frequency power supply device A1 may be used, for example, in an induction heating device to supply high-frequency power to the coil. It can also be used for other devices that use high frequency power.
図４〜図６は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。 4 to 6 show other embodiments of the present invention. In these figures, the same or similar elements as those in the above embodiment are designated by the same reference numerals as those in the above embodiment.
図４（ａ）は、第２実施形態に係る高周波電源装置を示す回路構成図である。図４（ａ）においては、制御回路４の記載を省略している（図４（ｂ）、図５（ａ）、図５（ｂ）、図６についても同様）。 FIG. 4A is a circuit configuration diagram showing a high frequency power supply device according to the second embodiment. In FIG. 4 (a), the description of the control circuit 4 is omitted (the same applies to FIGS. 4 (b), 5 (a), 5 (b), and 6).
図４（ａ）に示す高周波電源装置Ａ２は、電圧制限部５１（５２）において、トランスＴ１（Ｔ２）が２次巻線Ｌｓ１ｂ（Ｌｓ２ｂ）を備えておらず、ダイオードＤ２（Ｄ４）も備えていない点で、第１実施形態に係る高周波電源装置Ａ１（図１参照）と異なっている。 In the high frequency power supply device A2 shown in FIG. 4A, the transformer T1 (T2) does not include the secondary winding Ls1b (Ls2b) in the voltage limiting unit 51 (52), and also includes the diode D2 (D4). It differs from the high-frequency power supply device A1 (see FIG. 1) according to the first embodiment in that it does not exist.
第２実施形態に係る電圧制限部５１（５２）は、コンデンサＣ１（Ｃ２）の端子間電圧が一方の極性のときにのみ電圧のクランプを行う。図４（ａ）においては、コンデンサＣ１の接続点ａ側の端子の電位が接続点ｃ側の端子の電位より高いときにはコンデンサＣ１の端子間電圧がクランプされるが、コンデンサＣ１の接続点ａ側の端子の電位が接続点ｃ側の端子の電位より低いときにはコンデンサＣ１の端子間電圧はクランプされない。したがって、第１実施形態の場合ほどではないが、インバータ回路２１（２２）の出力電流Ｉ1（Ｉ2）は抑制される。したがって、第２実施形態においても、第１実施形態と同様の効果を奏することができる。さらに、第２実施形態においては、電圧制限回路５の回路構成を簡略化することができる。なお、電圧制限部５１を第１実施形態に係る電圧制限部５１としてもよいし、２次巻線Ｌｓ１ｂおよびダイオードＤ２を備え、２次巻線Ｌｓ１ａおよびダイオードＤ１を備えないようにしてもよい。電圧制限部５２についても同様である。 The voltage limiting unit 51 (52) according to the second embodiment clamps the voltage only when the voltage between the terminals of the capacitors C1 (C2) has one polarity. In FIG. 4A, when the potential of the terminal on the connection point a side of the capacitor C1 is higher than the potential of the terminal on the connection point c side, the voltage between the terminals of the capacitor C1 is clamped, but the connection point a side of the capacitor C1 When the potential of the terminal of is lower than the potential of the terminal on the connection point c side, the voltage between the terminals of the capacitor C1 is not clamped. Therefore, the output current I 1 (I 2 ) of the inverter circuit 21 (22) is suppressed, though not as much as in the case of the first embodiment. Therefore, the same effect as that of the first embodiment can be obtained in the second embodiment. Further, in the second embodiment, the circuit configuration of the voltage limiting circuit 5 can be simplified. The voltage limiting unit 51 may be the voltage limiting unit 51 according to the first embodiment, or the secondary winding Ls1b and the diode D2 may be provided, and the secondary winding Ls1a and the diode D1 may not be provided. The same applies to the voltage limiting unit 52.
図４（ｂ）は、第３実施形態に係る高周波電源装置を示す回路構成図である。 FIG. 4B is a circuit configuration diagram showing a high frequency power supply device according to the third embodiment.
図４（ｂ）に示す高周波電源装置Ａ３は、電圧制限回路５が電圧制限部５２を備えていない点で、第１実施形態に係る高周波電源装置Ａ１（図１参照）と異なっている。 The high-frequency power supply device A3 shown in FIG. 4B is different from the high-frequency power supply device A1 (see FIG. 1) according to the first embodiment in that the voltage limiting circuit 5 does not include the voltage limiting unit 52.
第３実施形態に係る電圧制限回路５は、コンデンサＣ１の端子間電圧のみをクランプする。したがって、インバータ回路２１の出力電流Ｉ1を抑制することができる。第３実施形態においても、インバータ回路２１の出力電流Ｉ1は抑制されるので、高周波電源装置Ａ３の低出力時に、インバータ回路２１での導通損失を低減することができる。また、インバータ回路２１のスイッチング素子Ｑ１，Ｑ２を、許容電流の小さいものとすることができる。さらに、第３実施形態においては、電圧制限回路５の回路構成を簡略化することができる。なお、電圧制限回路５が電圧制限部５１を備えず、電圧制限部５２だけを備えるようにしてもよい。 The voltage limiting circuit 5 according to the third embodiment clamps only the voltage between the terminals of the capacitor C1. Therefore, the output current I 1 of the inverter circuit 21 can be suppressed. Also in the third embodiment, since the output current I 1 of the inverter circuit 21 is suppressed, the conduction loss in the inverter circuit 21 can be reduced when the output of the high frequency power supply device A3 is low. Further, the switching elements Q1 and Q2 of the inverter circuit 21 can have a small allowable current. Further, in the third embodiment, the circuit configuration of the voltage limiting circuit 5 can be simplified. The voltage limiting circuit 5 may not include the voltage limiting section 51 but may include only the voltage limiting section 52.
図５（ａ）は、第４実施形態に係る高周波電源装置を示す回路構成図である。 FIG. 5A is a circuit configuration diagram showing a high frequency power supply device according to a fourth embodiment.
図５（ａ）に示す高周波電源装置Ａ４は、ダイオードＤ１〜Ｄ４のカソード端子が直流電源１の正極側に接続される代わりに、直流電源６の正極側に接続されている点で、第１実施形態に係る高周波電源装置Ａ１（図１参照）と異なっている。 The high-frequency power supply device A4 shown in FIG. 5A is first in that the cathode terminals of the diodes D1 to D4 are connected to the positive electrode side of the DC power supply 6 instead of being connected to the positive electrode side of the DC power supply 1. It is different from the high frequency power supply device A1 (see FIG. 1) according to the embodiment.
直流電源６は、出力電圧を変化させることができる直流電源である。コンデンサＣ１、Ｃ２の端子間電圧のクランプ電圧は、直流電源６の出力電圧ＶDC’およびトランスＴ１（Ｔ２）の巻き数比Ｎ１（Ｎ２）によって決定される。直流電源６は、出力電圧ＶDC’を変化させることができるので、クランプ電圧を変化させることができる。 The DC power supply 6 is a DC power supply capable of changing the output voltage. The clamp voltage of the voltage between the terminals of the capacitors C1 and C2 is determined by the output voltage V DC'of the DC power supply 6 and the turns ratio N1 (N2) of the transformer T1 (T2). Since the DC power supply 6 can change the output voltage V DC ', the clamp voltage can be changed.
第４実施形態においても、第１実施形態と同様の効果を奏することができる。さらに、第４実施形態においては、直流電源６の出力電圧ＶDC’を変化させることで、コンデンサＣ１、Ｃ２の端子間電圧のクランプ電圧を変化させることができる。例えば、直流電源６の出力電圧ＶDC’を低下させると、コンデンサＣ１の端子間電圧のクランプ電圧を低下させることができる。すなわち、ダイオードＤ１，Ｄ２が導通するような条件では、電圧制限部５１が無い場合に比べてコンデンサＣ１の端子間電圧が低下するので、コンデンサＣ１の静電容量が大きくなった状態を擬似的に作り出すことになる。ここで、インダクタＬ１の自己インダクタンスをＬ1、コンデンサＣ１の静電容量をＣ1とすると、共振回路３１のリアクタンス成分はωＬ1−（１／ωＣ1）となるので、共振状態（ωＬ1＝（１／ωＣ1））からコンデンサＣ１の静電容量Ｃ1が大きくなる方向に移行すると、共振回路３１のリアクタンス成分が大きくなる。ひいてはインバータ回路２１から負荷Ｌ側を見たインピーダンスが大きくなるので、共振状態を基準とするとインバータ回路２１の出力電流Ｉ1は低下する。また、共振回路３１の共振状態からコンデンサＣ１の静電容量Ｃ1が大きくなる方向に移行すると、インバータ回路２１から負荷Ｌ側を見たインピーダンスは遅れ負荷（誘導性）の方向に移行する。もちろん、直流電源６の出力電圧ＶDC’を上昇させると、上記とは逆の動作になる。したがって、クランプ電圧の調整によって、インバータ回路２１から負荷Ｌ側を見たインピーダンスの遅れ負荷の度合いを調整できる。なお、上記では電圧制限部５１側を例にして説明したが、電圧制限部５２側でも同様である。一般的にインバータ回路では、スイッチング損失を低減させるために、所定の遅れ負荷にすることが望ましい。そのため、上記のように直流電源６の出力電圧ＶDC’を調整することにより、インバータ回路２１から負荷Ｌ側を見たインピーダンスの遅れ負荷の度合いを調整できる構成にすることは非常に有用である。 Also in the fourth embodiment, the same effect as that of the first embodiment can be obtained. Further, in the fourth embodiment, the clamp voltage of the voltage between the terminals of the capacitors C1 and C2 can be changed by changing the output voltage V DC'of the DC power supply 6. For example, if the output voltage V DC'of the DC power supply 6 is lowered, the clamp voltage of the voltage between the terminals of the capacitor C1 can be lowered. That is, under the condition that the diodes D1 and D2 are conductive, the voltage between the terminals of the capacitor C1 is lower than that in the case where the voltage limiting unit 51 is not provided, so that the state in which the capacitance of the capacitor C1 is increased is simulated. It will be created. Here, L 1 the self-inductance of the inductor L1, the capacitance of the capacitor C1 and C 1, the reactance component of the resonant circuit 31 .omega.L 1 - since the (1 / ωC 1), the resonant state (.omega.L 1 = When the capacitance C 1 of the capacitor C 1 shifts from (1 / ω C 1 )) in the direction of increasing, the reactance component of the resonant circuit 31 increases. As a result, the impedance seen from the load L side from the inverter circuit 21 becomes large, so that the output current I 1 of the inverter circuit 21 decreases with reference to the resonance state. Further, when the resonance state of the resonance circuit 31 shifts to the direction in which the capacitance C 1 of the capacitor C1 increases, the impedance seen from the inverter circuit 21 on the load L side shifts in the direction of the delayed load (inductive). Of course, increasing the output voltage V DC of the DC power supply 6 ', the opposite operation to the above. Therefore, by adjusting the clamp voltage, the degree of the delayed load of the impedance when the load L side is viewed from the inverter circuit 21 can be adjusted. In the above description, the voltage limiting unit 51 side has been described as an example, but the same applies to the voltage limiting unit 52 side. Generally, in an inverter circuit, it is desirable to set a predetermined delayed load in order to reduce switching loss. Therefore, it is very useful to adjust the output voltage V DC'of the DC power supply 6 as described above to adjust the degree of the delayed load of the impedance when the load L side is viewed from the inverter circuit 21. ..
なお、図５（ｂ）のように、電圧制限部５１側と電圧制限部５２側とで、直流電源６’の出力電圧ＶDC’を個別に調整できるようにしてもよい。このような構成にすると各インバータ回路２１，２２に適した遅れ負荷にそれぞれ調整できるので、より柔軟な制御が可能となる。 As shown in FIG. 5B, the output voltage V DC'of the DC power supply 6'may be individually adjusted between the voltage limiting unit 51 side and the voltage limiting unit 52 side. With such a configuration, the delay load suitable for each of the inverter circuits 21 and 22 can be adjusted, so that more flexible control becomes possible.
なお、直流電源６（６’）は、出力電圧を変化できない直流電源であってもよい。この場合は、クランプ電圧を変化させることはできないが、直流電源１の出力電圧ＶDCとは関係なく、クランプ電圧を設定することができる。 The DC power supply 6 (6') may be a DC power supply whose output voltage cannot be changed. In this case, the clamp voltage cannot be changed, but the clamp voltage can be set regardless of the output voltage VDC of the DC power supply 1.
図６は、第５実施形態に係る高周波電源装置を示す回路構成図である。 FIG. 6 is a circuit configuration diagram showing a high frequency power supply device according to a fifth embodiment.
図６に示す高周波電源装置Ａ５は、負荷Ｌが、インバータ回路２１の出力端子とインバータ回路２２の出力端子との間に直列接続されている点で、第１実施形態に係る高周波電源装置Ａ１（図１参照）と異なっている。 In the high frequency power supply device A5 shown in FIG. 6, the load L is connected in series between the output terminal of the inverter circuit 21 and the output terminal of the inverter circuit 22, and the high frequency power supply device A1 according to the first embodiment ( (See Fig. 1).
第５実施形態の場合、第１実施形態とは異なり、インバータ位相差θが０°（同位相）のとき出力電力は最小となり、インバータ位相差θが１８０°（逆位相）のとき出力電力は最大となる。また、インバータ位相差θが１８０°（逆位相）のとき、出力電流Ｉ1および出力電流Ｉ2が最大になる。 In the case of the fifth embodiment, unlike the first embodiment, the output power is minimized when the inverter phase difference θ is 0 ° (in-phase), and the output power is when the inverter phase difference θ is 180 ° (opposite phase). It becomes the maximum. Further, when the inverter phase difference θ is 180 ° (opposite phase), the output current I 1 and the output current I 2 become maximum.
第５実施形態においては、高周波電源装置Ａ５の高出力時に、インバータ位相差θが大きくなって出力電流Ｉ1，Ｉ2が大きくなった場合でも、電圧制限回路５がコンデンサＣ１（Ｃ２）の端子間電圧を所定電圧にクランプするので、出力電流Ｉ1，Ｉ2は抑制される。したがって、第５実施形態においても、第１実施形態と同様の効果を奏することができる。 In the fifth embodiment, the voltage limiting circuit 5 is the terminal of the capacitor C1 (C2) even when the inverter phase difference θ becomes large and the output currents I 1 and I 2 become large at the time of high output of the high frequency power supply device A5. Since the inter-voltage is clamped to a predetermined voltage, the output currents I 1 and I 2 are suppressed. Therefore, the same effect as that of the first embodiment can be obtained in the fifth embodiment.
上記第１〜第５実施形態においては、インバータ回路２１，２２がハーフブリッジ型のインバータである場合について説明したが、これに限られない。インバータ回路２１，２２は、例えばＥ級アンプなどの他のアンプやインバータであってもよい。 In the first to fifth embodiments, the case where the inverter circuits 21 and 22 are half-bridge type inverters has been described, but the present invention is not limited to this. The inverter circuits 21 and 22 may be other amplifiers or inverters such as class E amplifiers.
上記第１〜第５実施形態においては、電圧制限回路５を、トランスおよびダイオードを組み合わせた回路で実現した場合について説明したが、これに限られない。電圧制限回路５は、コンデンサＣ１（およびコンデンサＣ２）の端子間電圧を所定電圧に制限するものであれば、どのような構成でも構わない。 In the first to fifth embodiments, the case where the voltage limiting circuit 5 is realized by a circuit in which a transformer and a diode are combined has been described, but the present invention is not limited to this. The voltage limiting circuit 5 may have any configuration as long as it limits the voltage between the terminals of the capacitor C1 (and the capacitor C2) to a predetermined voltage.
本発明に係る高周波電源装置は、上述した実施形態に限定されるものではない。本発明に係る高周波電源装置の各部の具体的な構成は、種々に設計変更自在である。 The high frequency power supply device according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the high-frequency power supply device according to the present invention can be freely redesigned.
Ａ１〜Ａ５，Ａ４’ ：高周波電源装置
１ ：直流電源
２１，２２ ：インバータ回路
Ｑ１〜Ｑ４ ：スイッチング素子
３１，３２ ：共振回路
Ｃ１，Ｃ２ ：コンデンサ
Ｌ１，Ｌ２ ：インダクタ
４ ：制御回路
５ ：電圧制限回路
５１，５２ ：電圧制限部
Ｔ１，Ｔ２ ：トランス
Ｃ３，Ｃ４ ：コンデンサ
Ｄ１〜Ｄ４ ：ダイオード
６，６’ ：直流電源
Ｌ ：負荷
A1 to A5, A4': High frequency power supply device 1: DC power supply 21 and 22: Inverter circuit Q1 to Q4: Switching elements 31, 32: Resonance circuits C1, C2: Capacitors L1, L2: Inductor 4: Control circuit 5: Voltage limit Circuits 51 and 52: Voltage limiting parts T1, T2: Transformers C3 and C4: Capacitors D1 to D4: Diodes 6 and 6': DC power supply L: Load
Claims (5)
２つの前記インバータ回路に出力する駆動信号の位相差を変化させることで出力を制御する制御回路と、
前記コンデンサの端子間電圧が所定電圧より大きくなることを制限する電圧制限手段と、
を備えており、
前記電圧制限手段は、
直流電源と、
磁気結合された１次巻線と２次巻線とを有し、前記１次巻線が前記コンデンサに並列接続しているトランスと、
前記２次巻線の一方の端子に直列に接続され、前記２次巻線の端子間電圧が前記直流電源の出力電圧以上になったときに導通状態となるダイオードと、
を備えている、
ことを特徴とする高周波電源装置。 It is equipped with two inverter circuits having a resonance circuit in which a capacitor and an inductor are connected in series.
A control circuit that controls the output by changing the phase difference of the drive signals output to the two inverter circuits,
A voltage limiting means for limiting the voltage between the terminals of the capacitor from becoming larger than a predetermined voltage, and
Is equipped with
The voltage limiting means is
DC power supply and
A transformer having a magnetically coupled primary winding and a secondary winding in which the primary winding is connected in parallel to the capacitor,
A diode that is connected in series to one terminal of the secondary winding and becomes conductive when the voltage between the terminals of the secondary winding becomes equal to or higher than the output voltage of the DC power supply.
Is equipped with
A high frequency power supply that is characterized by this.
請求項１に記載の高周波電源装置。 The voltage limiting means limits the voltage between both terminals of the two capacitors.
The high frequency power supply device according to claim 1.
前記電圧制限手段は、前記第２の２次巻線の一方の端子に直列に接続され、前記第２の２次巻線の端子間電圧が前記直流電源の出力電圧以上になったときに導通状態となる第２のダイオードをさらに備えている、
請求項１または２に記載の高周波電源装置。 The transformer further comprises a second secondary winding having a polarity opposite to that of the secondary winding.
The voltage limiting means is connected in series to one terminal of the second secondary winding, and conducts when the voltage between the terminals of the second secondary winding becomes equal to or higher than the output voltage of the DC power supply. It also has a second diode in the state,
The high frequency power supply device according to claim 1 or 2.
請求項１ないし３のいずれかに記載の高周波電源装置。 The DC power supply supplies DC power to the inverter circuit.
The high frequency power supply device according to any one of claims 1 to 3.
請求項１ないし４のいずれかに記載の高周波電源装置。 The DC power supply can change the output voltage.
The high frequency power supply device according to any one of claims 1 to 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017126126A JP6790324B2 (en) | 2017-06-28 | 2017-06-28 | High frequency power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017126126A JP6790324B2 (en) | 2017-06-28 | 2017-06-28 | High frequency power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019009957A JP2019009957A (en) | 2019-01-17 |
| JP6790324B2 true JP6790324B2 (en) | 2020-11-25 |
Family
ID=65026997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017126126A Active JP6790324B2 (en) | 2017-06-28 | 2017-06-28 | High frequency power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6790324B2 (en) |
-
2017
- 2017-06-28 JP JP2017126126A patent/JP6790324B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019009957A (en) | 2019-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748864B2 (en) | Power supply circuits incorporating transformers for combining of power amplifier outputs and isolation of load voltage clamping circuits | |
| JP4972411B2 (en) | Class E amplifier with inductive clamp | |
| US8780585B2 (en) | Double phase-shifting full-bridge DC-to-DC converter | |
| KR101496810B1 (en) | Power factor correction device, power supply, motor driver | |
| JP6485198B2 (en) | Resonant inverter and resonant power supply | |
| WO2016031061A1 (en) | Power factor improving converter and power supply device including power factor improving converter | |
| KR20010075262A (en) | Power supplies having protection circuits | |
| US20190229632A1 (en) | Power conversion apparatus | |
| US7589301B2 (en) | Induction heating device having plural resonant circuits | |
| JP6790324B2 (en) | High frequency power supply | |
| JP6458235B2 (en) | Switching power supply | |
| US9195251B2 (en) | Controlled power factor correction circuit | |
| US6191961B1 (en) | DC high voltage generator | |
| JP2022133822A (en) | Power conversion circuit and power conversion device | |
| JP2008079487A (en) | Ac power supply | |
| JP2022102661A (en) | Ac power supply device | |
| TWI284450B (en) | A power supply circuit for supplying alternating power to a load | |
| JP2017093130A (en) | Power supply device | |
| JP2022154707A (en) | Pulse power supply device | |
| CN117477977A (en) | Power converter and radio frequency power supply | |
| US20180026590A1 (en) | Power converting system | |
| Teixeira et al. | Wide range ZVS operation of three-phase dual active bridge converters using reduced coupling factor transformers | |
| KR20150004301A (en) | Power factor correction device, power supply, motor driver | |
| JP2004064907A (en) | High-frequency power supply device | |
| JP2010124667A (en) | Inverter device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201009 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6790324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |