JP6786017B1 - 電力変換装置 - Google Patents

Abstract

電力変換器（２）は、互いにカスケード接続された複数の変換器セル（７）を有するアーム（５，６）を少なくとも１つ含む。各変換器セル（７）は、一対の入出力端子と、複数のスイッチング素子と、蓄電素子とを有する。蓄電素子は、複数のスイッチング素子を介して入出力端子と電気的に接続される。制御装置（３）は、各変換器セル（７）の複数のスイッチング素子のオンオフを制御する制御信号を生成する。制御装置は、各変換器セル（７）において、入出力端子間の出力電圧の指令値に相当する、基本波周波数の交流成分を含む変調指令信号に基づくパルス幅変調制御によって、出力電圧に含まれる、基本波周波数の整数倍である予め定められた周波数の高調波成分を抑制するように、上記制御信号を生成する。

Description

本発明は、電力変換装置に関する。

複数の単位変換器（以下、「変換器セル」と称する）をカスケードに接続して構成するモジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が公知である。ＭＭＣは、カスケードに接続する変換器セルの数を増減させることによって、高電圧に容易に対応できることから、大容量の静止型無効電力補償装置（ＳＴＡＴＣＯＭ：Static synchronous compensator）や、高圧直流（ＨＶＤＣ：High Voltage Direct Current）送電とも称する用の交直電力変換装置として、送配電系統へ広く適用されている。

変換器セルは、複数のスイッチ（以下、スイッチング素子とも称する）及び蓄電要素を含んで構成され、回路構成には、チョッパ回路及びブリッジ回路等のバリエーションが存在することが知られている。

ＭＭＣの制御には、パルス幅変調（ＰＷＭ：Pulse Width Modulation）制御が多く用いられる。ＰＷＭ制御は、交流波形に代表される変調指令信号をパルス状の信号へと変調する、変調方式の一種である。当該パルス信号に従って変換器セルのスイッチング素子をオンオフ制御することによって、変換器セルの出力を上記変調指令信号に従って制御することができる。当該出力には、変調信号の周波数成分に加えて、ＰＷＭ制御によるスイッチング周波数成分が含まれる。

特許第５７７５０３３号公報（特許文献１）及び非特許文献１では、キャリア信号と変調信号との比較に基づくＰＷＭ制御において、キャリア信号の周波数、即ち、スイッチング素子のオンオフ周波数（スイッチング周波数）を、出力交流電圧の周波数の３．５倍に設定することが記載されている。

特に、特許文献１には、出力交流電圧周波数に対するスイッチング周波数の比、即ち、変調信号の１周期内でのキャリア信号の数（キャリア数）を３．５（或いは、整数の半分となる数）に設定することで、コンデンサ（蓄電要素）に流れる電流の直流成分を小さくし、コンデンサ電圧が増加又は現象し続けることを防止するための循環電流を抑制できることが記載されている。

又、ＰＷＭ制御のバリエーションとして、キャリア波信号を用いるＰＷＭ制御とは異なる変調方式である、所定次数の高調波成分をゼロとするように選定されたパルス信号を直接生成する変調方式（以下、「特定低次高調波消去型パルスパターン方式」とも称する）が、例えば、特開昭５８−８６８７４号公報に記載されている。特定低次高調波消去型パルスパターン方式では、変調指令信号に基づき、パターン周期ごとにパルスパターンが生成される。

特許第５７７５０３３号公報 特開昭５８−８６８７４号公報

S.Norrga, et.al. ,「Decoupled Steady-State Model of The Modular Multilevel Converter With Half-Bridge Cells」,Proc of 6th IET International Conference on Power Electronics, Machines and Drives（PEMD ２０１２）,２０１２年３月

しかしながら、特許文献１及び非特許文献１に記載されるように、スイッチング周波数を出力交流電圧周波数の３．５倍に設定すると、スイッチングに起因する高調波成分が、出力交流電圧の周波数や、変換器由来で一般に発生する、５倍、７倍、１１倍、及び、１３倍等の高調波周波数と一致することにより、スイッチング高調波成分によるキャパシタの充放電が発生する虞がある。このような充放電の結果、アーム内の各変換器セルのエネルギーアンバランスが大きくなると、変換器セル間で蓄電要素（キャパシタ）の電圧に不均衡が発生する可能性がある。

キャパシタ電圧の不均衡が過大になると、ＭＭＣの出力波形が歪むだけでなく、キャパシタ電圧が過大又は過小となることによってＭＭＣの保護停止が発生することが懸念される。又、特定の変換器セルにおいてキャパシタ電圧が設計値から外れることで当該変換器セルの寿命へ悪影響を与えてしまうことも懸念される。従って、キャパシタ電圧の不均衡を抑制することが必要であるが、このための循環電流が大きくなることが問題となる。

本発明はこのような問題点を解決するためになされたものであって、本発明の目的は、ＰＷＭ制御の適切化によって、変換器セル間の蓄積素子の電圧不均衡を抑制することである。

本発明のある局面では、電力変換装置は、互いにカスケード接続された複数の変換器セルを有するアームを少なくとも１つ含む電力変換器と、電力変換器を制御する制御装置とを備る。複数の変換器セルの各々は、一対の入出力端子と、複数のスイッチング素子と、蓄電素子とを有する。蓄電素子は、複数のスイッチング素子を介して入出力端子と電気的に接続される。制御装置は、複数の変換器セルの各々の複数のスイッチング素子のオンオフを制御するための制御信号を生成する個別セル制御部を含む。個別セル制御部は、各変換器セルにおいて、入出力端子間の出力電圧の指令値に相当する変調指令信号に基づくパルス幅変調制御によって、出力電圧に含まれる予め定められた周波数の高調波成分を抑制するように制御信号を生成する。変調指令信号は、予め定められた第１の周波数の交流成分を含む。

本発明によれば、予め定められた周波数の高調波成分を抑制するように、各変換器セルの複数のスイッチング素子のオンオフ制御信号が生成されるようにパルス幅変調制御が実行されるので、当該高調波の周波数における変換器セルのエネルギーの流出又は流入を抑制して、変換器セル間での蓄電素子の電圧の不均衡を抑制することができる。

本実施の形態に係る電力変換装置の概略構成図である。 図１に示された電力変換器を構成する変換器セルの構成例を示す回路図である。 図１に示された制御装置の内部構成を説明する機能ブロック図である。 図１に示された制御装置のハードウェア構成例を示すブロック図である。 図３に示された基本制御部の構成例を説明するブロック図である。 図３に示されたアーム制御部の構成例を示すブロック図である。 図６に示された個別セル制御部の構成例を示すブロック図である。 図７に示されたゲート信号生成部によるＰＷＭ変調を説明するための概念的な波形図である。 異なるキャリア周波数に対する同一アーム内のキャパシタ電圧に生じる不均衡のシミュレーション結果を示すグラフである。 実施の形態２に係る電力変換装置のアーム制御部の構成例を示すブロック図である。 キャリア周波数の変動項の設定例を説明する概念図である。 実施の形態３に係る電力変換装置のアーム制御部の構成例を示すブロック図である。 実施の形態２及び３に係る制御の実行及び停止の制御処理を説明するフローチャートである。 実施の形態４に係る電力変換装置の個別セル制御部の構成例を示すブロック図である。 実施の形態４に係る電力変換装置のＰＷＭ制御によるパルスパターン信号の一例を説明する概念図である。 電力変換装置の構成の第１の変形例を説明する回路図である。 電力変換装置の構成の第２の変形例を説明する回路図である。

以下に、本発明の実施の形態について、図面を参照して詳細に説明する。なお、以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

実施の形態１．
（電力変換装置の全体構成）
図１は、本実施の形態に係る電力変換装置１の概略構成図である。

図１を参照して、電力変換装置１は、互いに直列接続された複数の変換器セルを含むモジュラーマルチレベル変換器によって構成されている。尚、「変換器セル」は、「サブモジュール」、「ＳＭ」、又は「単位変換器」とも呼ばれる。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。電力変換装置１は、電力変換器２と、制御装置３とを含む。

電力変換器２は、正極直流端子（即ち、高電位側直流端子）Ｎｐと、負極直流端子（即ち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（総称する場合又は任意のものを示す場合、レグ回路４と記載する）を含む。

レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。

レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１３を介して交流回路１２に接続される。交流回路１２は、例えば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器１３との接続は図示していない。

各レグ回路４に共通に接続された高電位側直流端子Ｎｐ及び低電位側直流端子Ｎｎは、直流回路１４に接続される。直流回路１４は、例えば、直流送電網などを含む直流電力系統又は他の電力変換装置の直流端子である。後者の場合、２台の電力変換装置を連結することによって定格周波数などが異なる交流電力系統間を接続するためのＢＴＢ（Back To Back）システムが構成される。

図１の変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続する構成としてもよい。更に、交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが変圧器１３又は連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。即ち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗ又は上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的又は交流的に）交流回路１２と接続される。

レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム６とを含む。上アーム５及び下アーム６の接続点である交流入力端子Ｎｕは、変圧器１３と接続される。高電位側直流端子Ｎｐ及び低電位側直流端子Ｎｎは、直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有するので、以下、レグ回路４ｕの構成について代表的に説明する。

上アーム５は、カスケード接続された複数の変換器セル７と、リアクトル８Ａとを含む。複数の変換器セル７及びリアクトル８Ａは、直列に接続されている。同様に、下アーム６は、カスケード接続された複数の変換器セル７と、リアクトル８Ｂとを含む。複数の変換器セル７及びリアクトル８Ｂは、直列に接続されている。以下の説明では、上アーム５及び下アーム６の各々に含まれる変換器セル７の数をＮｃｅｌｌとする。但し、Ｎｃｅｌｌ≧２とする。

リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個設けられてもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。更に、上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。リアクトル８Ａ，８Ｂを設けることにより、交流回路１２又は直流回路１４等の事故時における事故電流が急激な増大を抑制することができる。

電力変換装置１は、更に、制御に使用される電気量（電流、電圧など）を計測する各検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂとを含む。これらの検出器によって検出された信号は、制御装置３に入力される。

尚、図１では図解を容易にするために、各検出器から制御装置３に入力される信号の信号線と、制御装置３及び各変換器セル７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごと及び変換器セル７ごとに設けられている。各変換器セル７と制御装置３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、例えば光ファイバによって構成される。

次に、各検出器について具体的に説明する。
交流電圧検出器１０は、交流回路１２のＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、及び、Ｗ相の交流電圧Ｖａｃｗを検出する。以下の説明では、Ｖａｃｕ、Ｖａｃｖ、及び、Ｖａｃｗを総称してＶａｃとも記載する。

交流電流検出器１６は、交流回路１２のＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、及び、Ｗ相の交流電流Ｉａｃｗを検出する。以下の説明では、Ｉａｃｕ、Ｉａｃｖ、及びＩａｃｗを総称してＩａｃとも記載する。

直流電圧検出器１１Ａは、直流回路１４に接続された高電位側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された低電位側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差を直流電圧Ｖｄｃとする。直流電圧検出器１７は、高電位側直流端子Ｎｐ又は低電位側直流端子Ｎｎを流れる直流電流Ｉｄｃを検出する。

Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａ及び９Ｂは、上アーム５に流れる上アーム電流Ｉｐｕ、及び、下アーム６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａ及び９Ｂは、上アーム電流Ｉｐｖ及び下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａ及び９Ｂは、上アーム電流Ｉｐｗ及び下アーム電流Ｉｎｗをそれぞれ検出する。以下の説明では、上アーム電流Ｉｐｕ、Ｉｐｖ、Ｉｐｗを総称して上アーム電流Ｉａｒｍｐとも記載し、下アーム電流Ｉｎｕ、Ｉｎｖ、Ｉｎｗを総称して下アーム電流Ｉａｒｍｎとも記載し、上アーム電流Ｉａｒｍｐと下アーム電流Ｉａｒｍｎとを総称してＩａｒｍとも記載する。

（変換器セルの構成例）
図２（ａ）及び図２（ｂ）は、電力変換器２を構成する変換器セル７の構成例を示す回路図である。

図２（ａ）に示す変換器セル７は、ハーフブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐ及び３１ｎを直列接続して形成した直列体と、蓄電素子３２と、電圧検出器３３と、入出力端子Ｐ１，Ｐ２とを備える。スイッチング素子３１ｐ及び３１ｎの直列体と蓄電素子３２とは並列接続される。電圧検出器３３は、蓄電素子３２の両端の電圧Ｖｃを検出する。

スイッチング素子３１ｎの両端子は、入出力端子Ｐ１，Ｐ２とそれぞれ接続される。変換器セル７は、スイッチング素子３１ｐ，３１ｎのスイッチング動作により、蓄電素子３２の電圧Ｖｃ又は零電圧を、入出力端子Ｐ１及びＰ２の間に出力する。スイッチング素子３１ｐがオン、かつスイッチング素子３１ｎがオフとなったときに、変換器セル７からは、蓄電素子３２の電圧Ｖｃが出力される。スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオンとなったときに、変換器セル７は、零電圧を出力する。

図２（ｂ）に示す変換器セル７は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐ１及び３１ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子３１ｐ２及び３１ｎ２を直列接続して形成された第２の直列体と、蓄電素子３２と、電圧検出器３３と、入出力端子Ｐ１，Ｐ２とを備える。第１の直列体と、第２の直列体と、蓄電素子３２とが並列接続される。電圧検出器３３は、蓄電素子３２の両端の電圧Ｖｃを検出する。

スイッチング素子３１ｐ１及びスイッチング素子３１ｎ１の中点は、入出力端子Ｐ１と接続される。同様に、スイッチング素子３１ｐ２及びスイッチング素子３１ｎ２の中点は、入出力端子Ｐ２と接続される。変換器セル７は、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のスイッチング動作により、蓄電素子３２の電圧Ｖｃ、−Ｖｃ、又は零電圧を、入出力端子Ｐ１及びＰ２の間に出力する。

図２（ａ）及び図２（ｂ）において、スイッチング素子３１ｐ，３１ｎ，３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＧＣＴ（Gate Commutated Turn-off）サイリスタなどの自己消弧型の半導体スイッチング素子にＦＷＤ（Freewheeling Diode）が逆並列に接続されて構成される。

図２（ａ）及び図２（ｂ）において、蓄電素子３２には、フィルムコンデンサなどのキャパシタが主に用いられる。蓄電素子３２は、以降の説明では、キャパシタと呼称することもある。以下では、蓄電素子３２の電圧Ｖｃをキャパシタ電圧Ｖｃとも称する。

図１に示されるように、変換器セル７はカスケード接続されている。図２（ａ）及び図２（ｂ）の各々において、上アーム５に配置された変換器セル７では、入出力端子Ｐ１は、隣の変換器セル７の入出力端子Ｐ２又は高電位側直流端子Ｎｐと接続され、入出力端子Ｐ２は、隣の変換器セル７の入出力端子Ｐ１又は交流入力端子Ｎｕ，Ｎｖ，Ｎｗと接続される。同様に、下アーム６に配置された変換器セル７では、入出力端子Ｐ１は、隣の変換器セル７の入出力端子Ｐ２又は交流入力端子Ｎｕ，Ｎｖ，Ｎｗと接続され、入出力端子Ｐ２は、隣の変換器セル７の入出力端子Ｐ１又は低電位側直流端子Ｎｎと接続される。

以降では、変換器セル７を図２（ａ）に示すハーフブリッジセルの構成とし、スイッチング素子として半導体スイッチング素子、蓄電素子としてキャパシタを用いた場合を例に説明する。但し、電力変換器２を構成する変換器セル７を図２（ｂ）に示すフルブリッジ構成とすることも可能である。又、上記で例示した構成以外の変換器セル、例えば、クランプトダブルセルと呼ばれる回路構成などを適用した変換器セルを用いてもよく、スイッチング素子及び蓄電素子も上記の例示に限定されるものではない。

（制御装置）
図３は、図１に示された制御装置３の内部構成を説明する機能ブロック図である。

図３を参照して、制御装置３は、各変換器セル７のスイッチング素子３１ｐ，３１ｎのオン、オフを制御するためのスイッチング制御部５０１を備える。

スイッチング制御部５０１は、Ｕ相基本制御部５０２Ｕと、Ｕ相上アーム制御部５０３ＵＰと、Ｕ相下アーム制御部５０３ＵＮと、Ｖ相基本制御部５０２Ｖと、Ｖ相上アーム制御部５０３ＶＰと、Ｖ相下アーム制御部５０３ＶＮと、Ｗ相基本制御部５０２Ｗと、Ｗ相上アーム制御部５０３ＷＰと、Ｗ相下アーム制御部５０３ＷＮとを含む。

以下の説明では、Ｕ相基本制御部５０２Ｕ、Ｖ相基本制御部５０２Ｖ、及び、Ｗ相基本制御部５０２Ｗを総称して基本制御部５０２とも記載する。同様に、Ｕ相上アーム制御部５０３ＵＰ、Ｕ相下アーム制御部５０３ＵＮ、Ｖ相上アーム制御部５０３ＶＰ、Ｖ相下アーム制御部５０３ＶＮ、Ｗ相上アーム制御部５０３ＷＰ、及び、Ｗ相下アーム制御部５０３ＷＮを総称してアーム制御部５０３とも記載する。

図４には、制御装置のハードウェア構成例が示される。図４には、コンピュータによって制御装置３を構成する例が示される。

図４を参照して、制御装置３は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ）７２と、Ａ／Ｄ変換器７３とを含む。更に、制御装置３は、１つ以上のＣＰＵ（Central Processing Unit）７４と、ＲＡＭ（Random Access Memory）７５と、ＲＯＭ（Read Only Memory）７６とを含む。更に、制御装置３は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９を含む。

入力変換器７０は、入力チャンネルごとに補助変成器（図示せず）を有する。各補助変成器は、図１の各電気量検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ７４は、制御装置３の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５及び不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラム及び信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラム及び電気量検出値のデータなどを格納する。

入出力インターフェイス７７は、ＣＰＵ７４及び外部装置の間で通信する際のインターフェイス回路である。

尚、図４の例とは異なり、制御装置３の少なくとも一部をＦＰＧＡ（Field Programmable Gate Array）及び、ＡＳＩＣ（Application Specific Integrated Circuit）等の回路を用いて構成することも可能である。即ち、図３に記載された各機能ブロックの機能は、図４に例示されたコンピュータをベースに構成することもできるし、その少なくとも一部をＦＰＧＡ及びＡＳＩＣなどの回路を用いて構成することができる。又、各機能ブロックの機能の少なくとも一部は、アナログ回路によって構成することも可能である。

図５は、基本制御部５０２の構成を表わすブロック図である。
基本制御部５０２は、アーム電圧指令生成部６０１と、キャパシタ電圧指令生成部６０２とを備える。

アーム電圧指令生成部６０１は、上アーム５のアーム電圧指令値ｋｒｅｆｐと、下アーム６のアーム電圧指令値ｋｒｅｆｎとを算出する。以下の説明では、ｋｒｅｆｐとｋｒｅｆｎとを総称してｋｒｅｆと記載する。

キャパシタ電圧指令生成部６０２は、上アームに含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ３２のキャパシタ指令電圧値Ｖｃｒｅｆｐを算出する。キャパシタ電圧指令生成部６０２は、下アームに含まれるＮｃｅｌｌ個の変換器セル７のキャパシタ３２のキャパシタ指令電圧値Ｖｃｒｅｆｎを算出する。例えば、キャパシタ指令電圧値Ｖｃｒｅｆｐは、上アームの変換器セル７のキャパシタ３２の平均電圧として求められる。同様に、キャパシタ指令電圧値Ｖｃｒｅｆｎは、下アームの変換器セル７のキャパシタ３２の平均電圧として求められる。以下の説明では、ＶｃｒｅｆｐとＶｃｒｅｆｎとを総称してＶｃｒｅｆとも記載する。

アーム電圧指令生成部６０１は、交流電流制御部６０３と、循環電流算出部６０４と、循環電流制御部６０５と、指令分配部６０６と、キャリア波指令生成部６０７とを備える。

交流電流制御部６０３は、検出された交流電流Ｉａｃと設定された交流電流指令値Ｉａｃｒｅｆとの偏差が０になるように交流制御指令値Ｖｃｐを算出する。

循環電流算出部６０４は、上アームのアーム電流Ｉａｒｍｐと、下アームのアーム電流Ｉａｒｍｐとに基づいて、１つのレグ回路４に流れる循環電流Ｉｚを計算する。循環電流は、複数のレグ回路４の間を循環する電流である。例えば、１つのレグ回路４に流れる循環電流Ｉｚは、以下の式（１），（２）によって計算できる。

Ｉｄｃ＝（Ｉｐｕ＋Ｉｐｖ＋Ｉｐｗ＋Ｉｎｕ＋Ｉｎｖ＋Ｉｎｗ）／２ ・・・（１）
Ｉｚ＝（Ｉａｒｍｐ＋Ｉａｒｍｎ）／２−Ｉｄｃ／３ ・・・（２）
循環電流制御部６０５は、循環電流Ｉｚを設定された循環電流指令値Ｉｚｒｅｆ（例えば、Ｉｚｒｅｆ＝０）に追従制御するための循環制御指令値Ｖｚｐを算出する。

指令分配部６０６は、交流制御指令値Ｖｃｐと、循環制御指令値Ｖｚｐと、直流電圧指令値Ｖｄｃｒｅｆと、中性点電圧Ｖｓｎと、交流電圧Ｖａｃとを受ける。本実施の形態では、中性点電圧Ｖｓｎは定数（例えば、Ｖｓｎ＝０）として、指令分配部６０６を動作させることができる。直流電圧指令値Ｖｄｃｒｅｆは、直流出力制御により与えられてもよく、一定値でもよい。

指令分配部６０６は、これらの入力に基づいて、上アーム及び下アームがそれぞれ出力分担する電圧を算出する。指令分配部６０６は、算出した電圧から上アーム及び下アームの各々におけるインダクタンス成分による電圧降下分をそれぞれ差し引くことによって、上アームのアーム電圧指令値ｋｒｅｆｐ及び下アームのアーム電圧指令値ｋｒｅｆｎを決定する。

決定された上アームのアーム電圧指令値ｋｒｅｆｐ及び下アームのアーム電圧指令値ｋｒｅｆｎは、交流電流Ｉａｃを交流電流指令値Ｉａｃｒｅｆに追従させ、循環電流Ｉｚを循環電流指令値Ｉｚｒｅｆに追従させ、直流電圧Ｖｄｃを直流電圧指令値Ｖｄｃｒｅｆに追従させるとともに、交流電圧Ｖａｃをフィードフォワード制御する出力電圧指令となる。

キャリア波指令生成部６０７は、アーム電圧指令値ｋｒｅｆｐ及び下アームのアーム電圧指令値ｋｒｅｆｎを変調指令信号とするＰＷＭ制御で用いられるキャリア波の周波数及び位相の指令値である、キャリア周波数指令値ｆｃ及びキャリア基準位相指令値θｃを生成する。キャリア周波数指令値ｆｃは、各変換器セル７に共通であるが、基準位相指令値は、同一アーム（上アーム５又は下アーム６）を構成するＮｃｅｌｌ個の変換器セルのそれぞれに対して、θｃ（１）〜θｃ（Ｎｃｅｌｌ）が生成される。以下では、Ｎｃｅｌｌ個のθｃ（１）〜θｃ（Ｎｃｅｌｌ）を総称して、単にθｃとも表記する。

代表的には、基準位相指令値θｃは、位相シフトＰＷＭ制御を行うように生成される。位相シフトＰＷＭ制御では、同一アーム（上アーム５又は下アーム６）を構成する複数（Ｎｃｅｌｌ個）の変換器セル７のそれぞれに対して出力されるＰＷＭ信号のタイミングが相互にずらされる。例えば、アーム電圧指令値ｋｒｅｆの１周期（２π［ｒａｄ］）に対して、同一アーム内のＮｃｅｌｌ個変換器セル内で、位相が互いに（２π／Ｎｃｅｌｌ）［ｒａｄ］ずつずれるように、Ｎｃｅｌｌ個の基準位相指令値θｃ（１）〜θｃ（Ｎｃｅｌｌ）が、アーム毎に生成される。

基本制御部５０２は、上アームのアーム電流Ｉａｒｍｐと、下アームのアーム電流Ｉａｒｍｎと、上アームのアーム電圧指令値ｋｒｅｆｐと、下アームのアーム電圧指令値ｋｒｅｆｎと、上アームのキャパシタ指令電圧値Ｖｃｒｅｆｐと、下アームのキャパシタ指令電圧値Ｖｃｒｅｆｎとを出力する。更に、基本制御部５０２は、キャリア波指令生成部６０７によって生成された、キャリア周波数指令値ｆｃ及びキャリア基準位相指令値θｃを出力する。

図６は、アーム制御部５０３の構成例を説明するブロック図である。
図６を参照して、アーム制御部５０３は、Ｎｃｅｌｌ個の個別セル制御部２０２を含む。

個別セル制御部２０２は、対応する変換器セル７を個別に制御する。個別セル制御部２０２は、基本制御部５０２から、アーム電圧指令値ｋｒｅｆ、アーム電流Ｉａｒｍ、及び、キャパシタ指令電圧値Ｖｃｒｅｆ、キャリア周波数指令値ｆｃ、及び、基準位相指令値θｃ（θｃ（１）〜θｃ（Ｎｃｅｌｌ））を受ける。

個別セル制御部２０２は、対応する変換器セル７のｎａ個（ｎａ：自然数）のゲート信号ｇａを生成して、対応する変換器セル７へ出力する。ゲート信号ｇａは、図２（ａ）の変換器セル７では、スイッチング素子３１ｐ及び３１ｎのオンオフを制御する信号である（ｎａ＝２）。尚、変換器セル７が、図２（ｂ）のフルブリッジ構成である場合には、スイッチング素子３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２のそれぞれのゲート信号が生成される（ｎａ＝４）。一方で、各変換器セル７の電圧検出器３３からの検出値（キャパシタ電圧Ｖｃ）は、図５に示されたキャパシタ電圧指令生成部６０２へ送出される。

図７は、図６に示された個別セル制御部２０２の構成例を示すブロック図である。
図７を参照して、個別セル制御部２０２は、キャリア信号発生器２０３と、キャパシタ電圧制御部２０５と、加算器２０６と、ゲート信号生成部２０７とを有する。

キャリア信号発生器２０３は、キャリア周波数指令値ｆｃ及びキャリア位相指令値θｃによって示された周波数及び位相を有するキャリア信号ＣＳを生成する。キャリア信号ＣＳは、三角波に代表される、周期的な信号によって構成される。以下では、キャリア周波数指令値ｆｃに従うキャリア信号ＣＳの周波数についても、キャリア周波数ｆｃと表記する。

キャパシタ電圧制御部２０５は、同一アーム内の変換器セル７間でのキャパシタ電圧Ｖｃの均衡化を図るための個別セルバランス制御を実行する。キャパシタ電圧制御部２０５は、キャパシタ指令電圧値Ｖｃｒｅｆ（Ｖｃｒｅｆｐ又はＶｃｒｅｆｎ）と、対応する変換器セル７のキャパシタ電圧Ｖｃと、対応する変換器セル７が属するアームのアーム電流Ｉａｒｍとを受ける。上述の様に、キャパシタ指令電圧値Ｖｃｒｅｆは、同一アーム内のＮｃｅｌｌ個の変換器セル７のキャパシタ電圧Ｖｃの平均値に相当する。

キャパシタ電圧制御部２０５は、キャパシタ指令電圧値Ｖｃｒｅｆに対するキャパシタ電圧Ｖｃの偏差に演算を施して、キャパシタ電圧制御のための制御出力ｄｋｒｅｆを算出する。キャパシタ電圧制御部２０５についても、ＰＩ制御又はＰＩＤ制御等を実行する制御器によって構成することが可能である。又、上記制御器による演算値に対して、アーム電流Ｉａｒｍの極性に応じて、「＋１」又は「−１」を乗算することによって、上記偏差を解消する方向にキャパシタ３２を充放電するための制御出力ｄｋｒｅｆが算出される。或いは、直流電流の位相、又は、交流電圧の位相に基づいて計算される基準信号を、上記演算値に乗算することも可能である。

加算器２０６は、基本制御部５０２からのアーム電圧指令値ｋｒｅｆと、個別セルバランス制御のための制御出力ｄｋｒｅｆとを加算することによって、セル電圧指令値ｋｒｅｆｃを出力する。このように、キャパシタ指令電圧値Ｖｃｒｅｆに、個別セルバランス制御のための制御出力ｄｋｒｅｆが反映されている。

ゲート信号生成部２０７は、キャリア信号発生器２０３からのキャリア信号ＣＳと、変調指令信号に相当するセル電圧指令値ｋｒｅｆｃとの比較に基づく、搬送波比較方式のＰＷＭ制御によってｎａ個のゲート信号ｇａを生成する。上述の様に、ゲート信号ｇａの個数ｎは、変換器セル７の構成に応じて予め決められる。

図８は、図７に示されたゲート信号生成部によるＰＷＭ変調制御を説明するための概念的な波形図である。

図８を参照して、セル電圧指令値ｋｒｅｆｃは、キャリア信号ＣＳと電圧比較される。セル電圧指令値ｋｒｅｆｃの電圧が、キャリア信号ＣＳの電圧よりも高いときには、ＰＷＭ変調信号Ｓｐｗｍはハイレベル（Ｈレベル）に設定される。反対に、キャリア信号ＣＳの電圧がセル電圧指令値ｋｒｅｆｃの電圧よりも高いときには、ＰＷＭ変調信号Ｓｐｗｍはローレベル（Ｌレベル）に設定される。

例えば、ＰＷＭ変調信号ＳｐｗｍのＨレベル期間では、図２（ａ）の変換器セル７において、スイッチング素子３１ｐをオンする一方で、スイッチング素子３１ｎをオフするようにゲート信号ｇａ（ｎａ＝２）が生成される。反対に、ＰＷＭ変調信号ＳｐｗｍのＬレベル期間では、スイッチング素子３１ｎをオンする一方で、スイッチング素子３１ｐをオフするようにゲート信号ｇａ（ｎａ＝２）が生成される。尚、実際には、これらのゲート信号ｇａには、スイッチング素子３１ｎ及び３１ｐのオンオフを入れ替える際に、両方をＬレベルとするデッドタイムが設けられる。

ゲート信号ｇａとして、変換器セル７のスイッチング素子３１ｐ，３１ｎのゲートドライバ（図示せず）に送出されることによって、変換器セル７のスイッチング素子３１ｐ，３１ｎがオンオフ制御される。従って、キャリア信号ＣＳの周波数（キャリア周波数）は、各変換器セル７の各スイッチング素子３１ｎ，３１ｐのスイッチング周波数と等しくなることが理解される。

搬送波比較方式のＰＷＭ制御では、変調指令信号の交流成分（セル電圧指令値ｋｒｅｆｃの交流成分）の１周期当たりのパルス数は、当該交流成分の周波数である、基本波周波数ｆ１に対する、キャリア信号ＣＳの周波数（キャリア周波数ｆｃ）の比（ｆｃ／ｆ１）と等しい。図８では、ＰＷＭ変調信号Ｓｐｗｍは、基本波周波数ｆ１の逆数である基本波周期Ｔ１の２周期内に７個のパルス信号を有しており、特許文献１と同様に、キャリア周波数が基本波周波数の３．５倍であるときの波形が、比較例として示されている。

更に、変換器セル７の出力電圧について詳細に説明する。
各変換器セル７の出力電圧は、個別セル制御部２０２によって生成されるゲート信号ｐａに基づいて制御される。例えば、図２（ａ）に示されるハーフブリッジ構成の変換器セル７は、スイッチング素子３１ｎ，３１ｐのオンオフに応じて、キャパシタ電圧Ｖｃ又は零電圧を出力する。

このため、変換器セル７の出力電圧には、各変換器セル７での「変調指令信号」に相当するセル電圧指令値ｋｒｅｆｃに含まれる周波数成分（例えば、ＳＴＡＴＣＯＭでは基本波交流成分の基本波周波数ｆ１、ＨＶＤＣでは、直流成分ｆ０及び基本波交流成分の基本波周波数ｆ１）の他に、スイッチングに起因する高調波成分が含まれる。基本波周波数ｆ１は、例えば、予め定められている交流系統周波数（５０［Ｈｚ］又は６０［Ｈｚ］）に相当する。

位相シフトＰＷＭ制御方式では、各変換器セル７のキャリア基準位相指令値θｃが各変換器セル７で均等に分散しているため、各変換器セル７でのスイッチングに起因する高調波成分の位相は均等に分散する。

これにより、アーム単位では低次の高調波成分が相殺されるため、残留高調波を高周波化することができる。しかしながら、変換器セル７の出力電圧に含まれる高調波成分と同じ周波数の高調波成分を含むアーム電流が流れると、当該周波数において、変換器セル７のエネルギーの流入又は流出が発生する。

キャパシタ電圧制御部２０５は、各変換器セル７の出力電圧とアーム電流Ｉａｒｍとによる有効電力を制御することで、同一アーム内の変換器セル７のキャパシタ電圧Ｖｃを均衡化する個別セルバランス制御を実行する。アーム電流Ｉａｒｍが充分大きい場合には、有効電力の調整代を確保できるので、個別セルバランス制御によって、各変換器セル７のキャパシタ電圧Ｖｃを均衡化することが期待できる。一方で、アーム電流Ｉａｒｍが小さい場合には、キャパシタ電圧制御部２０５による制御性能が低下するので、個別セルバランス制御によって、各変換器セル７のキャパシタ電圧Ｖｃの不均衡を十分に抑制できないことが懸念される。

従って、実施の形態１では、キャリア周波数ｆｃの適切な設定によって、上述したキャパシタ電圧Ｖｃの不均衡を軽減する。又、以下では、キャリア周波数の逆数をキャリア周期Ｔｃ（Ｔｃ＝１／ｆｃ）と称する。上述の様に、基本波周波数ｆ１の逆数は、基本波周期Ｔ１（Ｔ１＝１／ｆ１）である。

図９には、異なるキャリア周波数ｆｃの下における同一アーム内のキャパシタ電圧に生じる不均衡のシミュレーション結果が示される。同一の基本波周波数ｆ１に対して、キャリア周波数ｆｃを、図９（ａ）では、ｆｃ／ｆ１＝３．５とし、図９（ｂ）では、ｆｃ／ｆ１＝３．３７５としたときのシミュレーション結果が示される。

図９（ａ)，（ｂ）とも横軸は時間軸であり、縦軸にはキャパシタ電圧Ｖｃが示される。図９（ａ），（ｂ）には、時間経過に伴う、同一アーム内でのキャパシタ電圧Ｖｃの最大値Ｖｃｍａｘ及び最小値Ｖｃｍｉｎの推移がプロットされる。

図９（ａ）及び図９（ｂ）を比較すると、キャリア周波数ｆｃが低い図９（ｂ）の方が、最大値Ｖｃｍａｘ及び最小値Ｖｃｍｉｎの差が小さく、同一アーム内のキャパシタ電圧Ｖｃのばらつき（不均衡）は小さいことが理解される。即ち、キャパシタ電圧Ｖｃのばらつきは、キャリア周波数ｆｃが高いほど小さくなる単調関係にあるわけではなく、キャリア周波数が低くても、電圧ばらつきが小さくなる場合がある。

発明者らは、より広範な検討を行った結果、基本波周期Ｔ１の整数倍とキャリア周期Ｔｃの整数倍とが一致するような周期を有するキャリアの場合、キャリア周波数ｆｃの上昇に対して、キャパシタ電圧Ｖｃのばらつきが軽減され、更に、当該周期が大きい程ほど、キャパシタ電圧Ｖｃのばらつきが軽減されるキャリア周波数ｆｃが低下する現象が生じることを見出した。

尚、以降では、基本波周期Ｔ１を整数倍した周期と、キャリア周期Ｔｃを整数倍した周期との共通値の内、最小の値を「完結周期」と称することとする。便宜上、数学的な倍数の定義を拡大し、正数（小数を含む）を整数倍した値を倍数とすると、「完結周期」は、基本波周期Ｔ１及びキャリア周期Ｔｃの最小公倍数に相当する。以下では、当該完結周期に相当する基本波周期Ｔ１の数を「完結周期数」と称することとする。

ここで、完結周期数をＮ１（Ｎ１：整数）とすると、基本波周期Ｔ１のＮ１倍は、キャリア周期ＴｃのＮ２倍（Ｎ２：整数）と等しくなる（Ｔ１・Ｎ１＝Ｔｃ・Ｎ２）。更に、完結周期が最小公倍数であることから、Ｎ０＜Ｎ１の全ての整数Ｎ０に対して、基本波周期Ｔ１のＮ０倍は、キャリア周期Ｔｃの非整数倍となることが理解される。即ち、基本波周波数ｆ１は「第１の周波数」に対応し、基本波周期Ｔ１は「第１の周期」に対応し、完結周期数に相当する整数Ｎ１は「第１の整数」に対応する。又、キャリア周波数ｆｃは「第２の周波数」に対応し、キャリア周期Ｔｃは「第２の周期」に対応し、Ｔ１・Ｎ１＝Ｔｃ・Ｎ２を満たす上記Ｎ２は「第２の整数」に対応する。

例えば、図９（ｂ）に示されたｆｃ／ｆ１＝３．３７５（Ｔ１＝３．３７５・Ｔｆ）において、既約分数で表現すると、３．３７５＝２７／８である。このため、Ｔ１及びＴｃの関係は、Ｔ１＝（２７／８）・Ｔｃ、即ち、８・Ｔ１＝２７・Ｔｃ（Ｎ１＝８，Ｎ２＝２７）と示される。このとき、完結周期数は８であることが理解される。

図９（ｂ）にも示す通り、完結周期数を適切に選択することによって、キャリア周波数ｆｃを高く設定しなくても、変換器セル７間のキャパシタ電圧Ｖｃのばらつきを抑制できる。

次に、ハーフブリッジ構成の変換器セル７（図２（ａ））の出力電圧について、更に解析を進める。まず、各変換器セル７でのＰＷＭ制御の変調指令であるセル電圧指令値ｋｒｅｆｃは、下記の式（３）で示される。式（３）中において、ｋｄｃは直流成分、ｋａｃは交流成分の振幅を示す。また、ω１は、基本波周波数ｆ１を用いて、ω_１＝２π・ｆ１で示され、ωｃは、キャリア周波数ｆｃを用いて、ω_ｃ＝２π・ｆｃで示される。

ｋｒｅｆｃ＝ｋｄｃ＋ｋａｃ・ｓｉｎ（ω１・ｔ＋θ１） …（３）
ここで、キャリア信号ＣＳを、キャリア周波数ｆｃ（ｆｃ＝ωｃ／（２π））、かつ、基準位相θｃの三角波とすると、変換器セル７の出力電圧ｖ_SM（ｔ）は、下記の式（４）で示すことができる。

式（４）中で、Ｊｎ（Ｘ）は第一種ベッセル関数を表しており、ｍ，ｎは整数である。
尚、実機での実運用時には、セル電圧指令値ｋｒｅｆｃに変動が生じるが、代表的な成分は、式（４）で表される成分と同等である。又、変換器セル７へ送出されるゲート信号ｇａにも、式（４）中に示される周波数成分が同様に含まれる。具体的には、ハーフブリッジ構成の変換器セル７では、出力電圧ｖ_SM（ｔ）とゲート信号ｇａの波形はほぼ一致する。又、フルブリッジ構成の変換器セル７では、図２（ｂ）に示された、スイッチング素子３１ｐ１，３１ｎ１によって構成されるレグと、スイッチング素子３１ｐ２，３１ｎ２によって構成されるレグとの間で、キャリア信号ＣＳの位相を１８０度反転させるようにＰＷＭ変調することで、キャリア周波数ｆｃの奇数次の周波数成分が相殺される。この結果、偶数次の高調波成分のみが残留するように構成できるので、式（４）中で、ｍ＝２ｍ′と表現できる。

式（４）より、一般的なｋｄｃ＝０．５の場合には、キャリア周波数ｆｃの奇数倍±基本波周波数ｆ１の偶数倍、及び、キャリア周波数ｆｃの偶数倍±基本波周波数ｆ１の奇数倍の周波数成分が発生することが理解される。しかしながら、ＭＭＣ型の電力変換器では、ｋｄｃ≠０．５と設計する場合がある。この時、式（４）より、キャリア周波数ｆｃの整数倍±基本波周波数ｆ１の整数倍の周波数成分を持つことがわかる。

式（４）を参照して、ｋｄｃ＝０．４９、ｋａｃ＝０．４とした場合を例にとると、各キャリア周波数ｆｃにおける低次高調波成分は、以下のようになる。

キャリア周波数ｆｃが基本波周波数ｆ１の３．５倍の場合、即ち、Ｔ１＝（７／２）・Ｔｃ（２・Ｔ１＝７・Ｔｃ）であり、完結周期数が２（Ｎ１＝２，Ｎ２＝７）の場合には、変換器セル７の出力電圧に、４〜２０次の低次整数倍高調波成分が含まれる。

キャリア周波数ｆｃが基本波周波数ｆ１の３．３３３．．．倍の場合、即ち、Ｔ１＝（１０／３）・Ｔｃ（３・Ｔ１＝１０・Ｔｃ）であり、完結周期数が３（Ｎ１＝３，Ｎ２＝１０）の場合には、変換器セル７の出力電圧に、４次、６次、７次、８次、及び、１０〜２０次の低次整数倍高調波成分が含まれる。

キャリア周波数ｆｃが基本波周波数ｆ１の３．２５倍の場合、即ち、Ｔ１＝（１３／４）・Ｔｃ（４・Ｔ１＝１３・Ｔｃ）であり、完結周期数が４（Ｎ１＝４，Ｎ２＝１３）の場合には、変換器セル７の出力電圧に、６次、８次、９次、１０次、１２次、及び、１４〜２０次の低次整数倍高調波成分が含まれる。

キャリア周波数ｆｃが基本波周波数ｆ１の３．４倍の場合、即ち、Ｔ１＝（１７／５）・Ｔｃ（５・Ｔ１＝１７・Ｔｃ）であり、完結周期数が５（Ｎ１＝５，Ｎ２＝１７）の場合には、変換器セル７の出力電圧に、９次、１１次、１２次、１３次、１５次、１７次、及び、１９次といった低次の整数倍高調波成分が含まれる。

キャリア周波数ｆｃが基本波周波数ｆ１の３．１６６．．．倍の場合、即ち、Ｔ１＝（１９／６）・Ｔｃ（６・Ｔ１＝１９・Ｔｃ）であり、完結周期数が６（Ｎ１＝６，Ｎ２＝１９）の場合には、変換器セル７の出力電圧に、１０次、１２次、１３次、１４次、１６次、１８次、及び、２０次といった低次の整数倍高調波成分が含まれる。

又、キャリア周波数ｆｃが基本波周波数ｆ１の３．３７５倍の場合、即ち、Ｔ１＝（２７／８）・Ｔｃ（８・Ｔ１＝２７・Ｔｃ）であり、完結周期数が８（Ｎ１＝８，Ｎ２＝２７）の場合には、変換器セル７の出力電圧に、１６次、１８次、及び、２０次といった低次の整数倍高調波成分が含まれる。

一般的に、電力系統には、基本波周波数ｆ１の５倍、７倍、１１倍、及び、１３倍等の（６ｎ±１）倍（ｎ：自然数）の特定周波数に高調波成分が多く含まれることが知られている。これは、電力系統に連系している１２パルス整流器などのパワーエレクトロニクス回路が出力する高調波に起因する。以降では、当該特定周波数の高調波を「系統固有高調波」と称する。

上述のように、完結周期数が２及び３となるキャリア周波数ｆｃを選択すると、変換器セル７の出力電圧が、上記系統固有高調波と同じ周波数の高調波成分を含むことになる。これにより、変換器セル７間でのキャパシタ電圧Ｖｃの不均衡が拡大する虞がある。

一方で、完結周期数が４以上となるキャリア周波数ｆｃが選択されると、変換器セル７の出力電圧に含まれる、系統固有高調波と同じ周波数の高調波成分が、低次側で小さくなる。従って、変換器セル７間でのキャパシタ電圧Ｖｃの不均衡を抑制することができる。

特に、完結周期数が４以上の偶数となるようにキャリア周波数ｆｃを設定すると、変換器セル７の出力電圧に含まれる高調波と、系統固有高調波とが一致する周波数が高次となる傾向にあるので、このようにキャリア周波数ｆｃを設定することが好ましい。

又、実際の制御装置では、周波数の決定は、主にクロック信号の分周によって行われる。従って、交流系統の基本波周期Ｔ１に対するキャリア周期Ｔｃの倍数（Ｎ２／Ｎ１）を、（１／２^N）の倍数とすることで（Ｎ：整数）、Ｎビット以上のビットシフトによって当該倍数を整数演算によって取り扱うことが可能となる。この結果、ＡＳＩＣ及びＦＰＧＡ等のカスタムＬＳＩ（Large Scale Integrated circuit）によって、キャリア信号発生器２０３を含むＰＷＭ制御の機能を実現する構成を想定すると、ゲート規模を抑制による低コスト化を図ることが可能となる。

上述の完結周期数が４以上の偶数となる条件と組み合わせると、完結周期数を４以上の２の累乗値とするようにキャリア周波数ｆｃを設定することで、高調波成分の抑制によるキャパシタ電圧Ｖｃの不均衡の抑制と、ＬＳＩの低コスト化とを両立することができる。

更に、上記完結周波数の選定を通じた、最終的なキャリア周波数の設定は、系統固有高調波と同じ周波数の高調波成分の振幅が、系統固有高調波及び変換器の主回路定数に基づいて予め定められる閾値以下となるように行われることが好ましい。例えば、以下のように上記閾値を定めることが想定される。

一般的に、系統電圧高調波は各次数で、基本波成分の１％である。このため、連系点及び変換器の間のインダクタンスの基本波パーセントインピーダンスを２０％とすると、電力系統から電力変換器に流れ込む電流の高調波成分は各次数で１％以下となる。一方で、キャパシタ電圧制御部２０５による個別セルバランス制御で制御可能である、出力電圧成分を公称値の１０％とし、最小アーム電流を公称値の０．１％とすると、個別セルバランス制御で制御可能な有効電力は、公称値の０．０１％となる。このとき、基本波周波数ｆ１の５倍高調波の出力電圧の高調波が、基本波成分の１％以下であれば、高調波電力を０．０１％以下とすることができる。このため、例えば、上記閾値を１％として、変換器セル７の出力電圧の高調波の振幅が基本波周波数の振幅の１％以下となるように、完結周期数の選定、即ち、キャリア周波数ｆｃの設定を行うことができる。尚、ここで、高調波の振幅については、瞬時値が常に閾値以下である必要はなく、完結周期数以上の一定期間における時間平均値が上記閾値以下となるように、キャリア周波数を設定すればよい。

尚、上述の様に、位相シフトＰＷＭ制御が適用されると、同一アーム（上アーム５又は下アーム６）を構成する複数（Ｎｃｅｌｌ個）の変換器セル７の間で、キャリア信号の基準位相指令値θｃは、互いに（２π／Ｎｃｅｌｌ）［ｒａｄ］ずつずれるように設定される。この場合には、各アームを構成する変換器セル７の個数を考慮して完結周期を選定することで、理想的に、キャパシタ電圧Ｖｃのセル間ばらつきを零にすることが可能なキャリア周波数を選択することが可能となる。

位相シフトＰＷＭ制御が適用されると、同一アームのＮｃｅｌｌ個の変換器セル７のうちのｋ番目（ｋ：１〜Ｎｃｅｌｌの整数）の変換器セル７の基準位相指令値θｃ（ｋ）は、下記の式（５）によって示される。但し、式（５）中のθ０＝θ（１）である。

θｃ（ｋ）＝２π／Ｎｃｅｌｌ・（ｋ−１）＋θ０ …（５）
上述の式（４）より、ｍ・ωｃが、ω１の整数倍となる整数ｍに対して、ｍ・θｃ（ｋ）＝ｍ・θｃ（１）、すなわち、ｍ・θｃ（ｋ）＝ｍ・θ０の条件が成立すると、整数倍高調波成分の位相を、アーム内のすべての変換器セルで同一とすることができる。

式（５）の両辺に整数ｍを乗算すると、ｍ・θｃ（ｋ）＝ｍ・（２π／Ｎｃｅｌｌ・（ｋ−１）＋θ０）となるので、上記条件を成立させるためには、ｍがＮｃｅｌｌの整数倍であればよい。

ここで、Ｔ１・Ｎ１＝Ｔｃ・Ｎ２より、ωｃ＝Ｎ２／Ｎ１・ω１で表される。このため、ｍがＮｃｅｌｌの整数倍でのみ、ｍ・ωｃがω１の整数倍となるためには、完結周期数Ｎ１が、Ｎｃｅｌｌの整数倍であればよい。

即ち、完結周期数Ｎ１を、Ｎｃｅｌｌの整数倍に選定することにより、各変換器セル７の整数倍高調波の位相が等しくなるため、理論的に、整数倍高調波によるエネルギーのアンバランスがなくなり、この結果、変換器セル間のキャパシタ電圧Ｖｃのばらつきを抑制することができる。

尚、同一アーム内で、ｎ０個（ｎ０：Ｎｃｅｌｌの約数である整数）の変換器セル７毎に変換器セル群を形成して、位相シフトＰＷＭ制御が適用される場合には、上記の式（５）は、下記の式（６）に変形される。

θｃ（ｋ）＝２π／（Ｎｃｅｌｌ／ｎ０）・ＱＩＮＴ（（ｋ−１）／ｎ０）＋θ０ …（６）
式（６）中のＱＩＮＴ（ｘ）は、ｘの整数部を示す関数とする。式（５）は、式（６）において、ｎ０＝１としたものに相当する。式（６）においても、完結周期数Ｎ１を（Ｎｃｅｌｌ／ｎ０）の整数倍に選定することで、式（５）で説明したのと同様の効果を得ることが可能であることが理解される。この場合にも、完結周期数Ｎ１はＮｃｅｌｌの整数倍となる。このように、完結周期数Ｎ１を、各アーム５，６に含まれる変換器セル７の個数（Ｎｃｅｌｌ）の整数倍に選定することによっても、変換器セル７の出力電圧の低次の整数倍高調波成分を抑制する（理想的には、ゼロとする）ことができる。

以上説明したように、本実施の形態１に係る電力変換装置によれば、完結周期数の選定を通じてキャリア周波数ｆｃを適切に設定することにより、変換器セル７の出力電圧の低次の整数倍高調波成分（特に、系統高調波の低次成分）を小さくすることができる。この結果、当該高調波の周波数における変換器セル７のエネルギーの流出又は流入を抑制して、同一アーム内の変換器セル７間でのキャパシタ電圧Ｖｃの不均衡を抑制することができる。

実施の形態２．
実施の形態２では、キャリア周波数ｆｃを時間変化させることによって、出力電圧のスイッチングに起因する高調波成分（上記特定周波数の高調波成分を含む）を抑制するような搬送波比較方式のＰＷＭ制御を実行する。

図１０は、実施の形態２に係る電力変換装置のアーム制御部の構成例を説明するブロック図である。実施の形態２に係る電力変換装置は、実施の形態１に係る電力変換装置と比較して、図５に示されたアーム制御部５０３に代えて、図１０に示されたアーム制御部５０３を備える点で異なる。実施の形態２に係る電力変換装置のその他の部分の構成は、実施の形態１に係る電力変換装置と同様である。

図１０を参照して、実施の形態２では、アーム制御部５０３の各個別セル制御部２０２には、キャリア周波数指令値として、変動項Δｆｃを含む、ｆｃ＋Δｆｃが入力される。

実施の形態１でも説明したように、各変換器セル７では、出力電圧ｖ_SM（ｔ）の高調波成分の周波数と、変換器セル７を流れる電流の高調波成分の周波数とが一致すると、当該周波数において、変換器セル７のエネルギーの流出又は流入が発生する。このような状態で電力変換装置の運転を継続すると、上述のエネルギーの流出又は流入が継続することにより、最終的には、同一アーム内のキャパシタ電圧Ｖｃの不均衡が拡大する。

ここで、振幅Ｖｐの交流電圧Ｖ（Ｖ＝Ｖｐ・ｃｏｓ（ｍ１・ｔ＋θｖ））、及び、振幅Ｉｐの交流電流Ｉ（Ｉ＝Ｉｐ・ｃｏｓ（ｍ２・ｔ＋θｉ））により発生する交流電力Ｐは、下記の式（７）で示される。

Ｐ＝Ｖ・Ｉ＝Ｖｐ・ｃｏｓ（ｍ１・ｔ＋θｖ）・Ｉｐ・ｃｏｓ（ｍ２・ｔ＋θｉ）
＝０．５・Ｖｐ・Ｉｐ＊（ｃｏｓ（（ｍ１＋ｍ２）ｔ＋（θｖ＋θｉ））＋ｃｏｓ（（ｍ１−ｍ２）ｔ＋（θｖ−θｉ））） …（７）
式（７）中において、ｍ１，ｍ２は、交流電圧Ｖ及び交流電流Ｉの角速度に相当し、ｍ１＞０、かつ、ｍ２＞０である。

式（７）より、ｍ１＝ｍ２、即ち、交流電圧Ｖ及び交流電流Ｉの周波数が同じである場合に、交流電力Ｐの時間平均値がｃｏｓ（θｖ−θｉ）となる。一方で、ｍ１≠ｍ２の場合には、三角関数（ｃｏｓ）の時間積分値が零であることからＰ＝０となる。即ち、変換器セル７の出力電圧の高調波と、変換器セル７を流れる電流の高調波成分との間で同一周波数の成分でエネルギーの入出力が発生する。当該エネルギーの流入又は流出が継続することによってキャパシタ電圧Ｖｃが上昇又は低下することで、変換器セル７間でのキャパシタ電圧Ｖｃの不均衡が拡大する。上記高調波成分の周波数は、上述の様に、各変換器セル７のスイッチング素子３１ｐ，３１ｎのスイッチング周波数に関連して決まる。

従って、電力変換器２の運転中に、キャリア周波数ｆｃを時間経過に伴って変化させることにより、各変換器セル７でのスイッチング周波数が一定とならないようにすることで、上述した高調波成分の周波数での継続的なエネルギーの流入又は流出の抑制を図る。これにより、変換器セル７間でのキャパシタ電圧の不均衡を抑制することが可能である。

図１１は、キャリア周波数の変動項Δｆｃの設定例を説明する概念図である。
図１１を参照して、Δｆｃは、時間経過に従って定常的に振動するように設定することが可能である。

尚、実施の形態２では、ｆｃ＋Δｆｃを時間経過に伴って意図的に変化させることで、各変換器セル７のスイッチング素子３１ｐ，３１ｎのスイッチング周波数が変化する。この結果、出力電圧ｖ_SM（ｔ）の高調波成分の周波数が時間経過に応じて変化する（非一定である）ことで、キャパシタ電圧Ｖｃの不均衡が抑制される。即ち、Δｆｃの付与によって、キャリア周波数（ｆｃ＋Δｆｃ）が一定にならないようにすることで上記の効果が得られるので、Δｆｃの設定については、図１１の例に限定されることなく、任意とすることができる。

このように、実施の形態２では、搬送波比較式ＰＷＭ制御におけるキャリア信号の周波数（キャリア周波数）を、電力変換器２の運転中に変動させることにより、実施の形態２と同様に、変換器セル７間でのキャパシタ電圧の不均衡を抑制することができる。

尚、実施の形態２では、ｆｃは、変動項Δｆｃを除去したキャリア周波数の中心値と位置付けられる。しかしながら、実施の形態２でのｆｃについては、実施の形態１で説明した完結周期数の選定を伴う設定としなくても、Δｆｃの付与によって、キャパシタ電圧Ｖｃの不均衡を抑制する効果を得ることができる。

実施の形態３．
上述の式（７）に示されるように、交流電圧Ｖ及び交流電流Ｉの周波数が一致する場合（ｍ１＝ｍ２）に、交流電力Ｐの時間平均値は、ｃｏｓ（θｖ−θｉ）となる。従って、式（７）において、ｍ１＝ｍ２の場合であっても、ｃｏｓ（θｖ−θｉ）の時間平均値が０となるように、交流電圧Ｖ又は交流電流Ｉの位相を制御することで、交流電力Ｐに起因するキャパシタ電圧Ｖｃの不均衡を抑制することができる。

図１２は、実施の形態３に係る電力変換装置のアーム制御部の構成例を説明するブロック図である。実施の形態３に係る電力変換装置は、実施の形態１に係る電力変換装置と比較して、図５に示されたアーム制御部５０３に代えて、図１２に示されたアーム制御部５０３を備える点で異なる。実施の形態３に係る電力変換装置のその他の部分の構成は、実施の形態１に係る電力変換装置と同様である。

図１２を参照して、実施の形態２では、アーム制御部５０３の各個別セル制御部２０２には、基準位相指令値として、変動項Δθｃを含む、θｃ＋Δθｃが入力される。変動項Δθは、実施の形態２での変動項Δｆｃ（図１１）と同様に、時間経過に従って定常的に振動するように設定することが可能である。これにより、ｃｏｓ（θｖ−θｉ）の項の（θｖ−θｉ）を時間的に変動させることにより、ｃｏｓ（θｖ−θｉ）の時間平均値がゼロになる。この結果、式（７）での交流電力Ｐの継続的な発生に起因する、上述した高調波成分の周波数での変換器セル７（キャパシタ３２）のエネルギーの流入又は流出の継続を抑制することができる。

この結果、実施の形態３では、搬送波比較式ＰＷＭ制御におけるキャリア信号の基準位相を、電力変換器２の運転中に変動させることにより、実施の形態２と同様に、変換器セル７間でのキャパシタ電圧の不均衡を抑制することができる。

尚、実施の形態３においても、キャリア周波数ｆｃについては、実施の形態２と同様に、実施の形態１で説明した完結周期数の選定を伴う設定としなくても、Δθｃの付与によって、キャパシタ電圧Ｖｃの不均衡を抑制する効果を得ることができる。

又、実施の形態２及び３を組み合わせて、電力変換器２の運転中においてキャリア周波数及び基準位相の両方が変動するようキャリア信号を発生して、搬送波比較式ＰＷＭ制御を行うことも可能である。

尚、実施の形態２及び３では、全周波数領域にわたってスイッチング周波数に係る高調波成分が抑制されることを通じて、実施の形態１で説明した系統固有高調波（特に、低次側）の高調波成分の抑制効果が生じることにより、変換器セル７間でのキャパシタ電圧Ｖｃの不均衡が抑制される。

又、実施の形態２及び３においても、キャリア周波数（ｆｃ＋Δｆｃ）又は基準位相（θｃ＋Δθｃ）については、実施の形態１と同様に、基本波成分に対する、特定の周波数、例えば、系統固有高調波と同じ周波数の高調波成分基本波周波数成分の比が、系統固有高調波及び変換器の主回路定数に基づいて予め定められる閾値（例えば、１％）以下となるように設定することができる。

尚、実施の形態２及び３に係るキャリア周波数ｆｃ及び基準位相θｃを時間変化させる制御は、キャパシタ電圧Ｖｃの電圧実績に基づいて実行及び停止を制御することも可能である。

図１３には、実施の形態２及び３に係る制御の実行及び停止の制御処理を説明するフローチャートが示される。図１３に示された制御処理は、制御装置３（より具体的には、図５のキャリア波指令生成部６０７）により繰り返し実行することができる。

図１３を参照して、制御装置３は、ステップ（以下、単に「Ｓ」とも表記する）により、キャパシタ電圧Ｖｃのばらつき実績を示すパラメータ値Ｖｃｐａｒａが算出される。例えば、パラメータ値Ｖｃｐａｒａは、上述した、同一アーム内でのキャパシタ電圧Ｖｃの最大値Ｖｃｍａｘ及び最小値Ｖｃｍｉｎの差分（Ｖｃｍａｘ−Ｖｃｍｉｎ）の一定時間についての移動平均値に従って求めることができる。但し、これとは異なる定義で、パラメータ値Ｖｃｐａｒａを算出することも可能である。

制御装置３０は、Ｓ１２０により、Ｓ１１０で算出されたパラメータ値Ｖｃｐａｒａを予め定められた基準値Ｖｔｈと比較する。そして、制御装置３０は、Ｖｃｐａｒａ＞Ｖｔｈのとき、即ち、キャパシタ電圧Ｖｃの変動が大きいときには（Ｓ１２０のＹＥＳ判定時）、Ｓ１３０により、当該アームに含まれる変換器セル７に対応する各個別セル制御部２０２に対して、Δｆｃ及びΔθｃの少なくとも一方を実施の形態２及び３で説明したように設定する。

これに対して、制御装置３０は、Ｖｃｐａｒａ≦Ｖｔｈのとき、即ち、キャパシタ電圧Ｖｃの変動が基準値以下であるときには（Ｓ１２０のＮＯ判定時）、Ｓ１４０により、当該アームに含まれる変換器セル７に対応する各個別セル制御部２０２に対してΔｆｃ及びΔθｃの変化をオフする。即ち、Δｆｃ及びΔθｃが現在値に維持されて、キャリア信号の周波数ｆｃ及び基準位相θｃも固定される。

これにより、キャパシタ電圧Ｖｃのばらつき（変動）の実績値に応じて、電圧ばらつきが大きいケースに対応させて、キャリア信号の周波数及び基準位相の少なくとも一方を時間変化させる制御を限定的に実行することが可能となる。尚、当該制御の実行及び停止が頻繁に切り替わるのを防止するために、制御の実行中及び停止中の間で基準値Ｖｔｈを異なる値に設定してもよい。

実施の形態４．
実施の形態１〜３では、搬送波比較式のＰＷＭ制御の下で、キャパシタ電圧Ｖｃの不均衡を抑制する制御について説明したが、ＭＭＣ型の電力変換器のＰＷＭ制御は搬送波比較方式に限定されるものではない。実施の形態４では、特許文献２に記載された、特定低次高調波消去型パルスパターン方式のＰＷＭ制御における、キャパシタ電圧Ｖｃの不均衡を抑制する制御について説明する。

実施の形態４では、各変換器セル７でのスイッチング素子のオンオフ制御に、特許文献２に記載された特定低次高調波消去型パルスパターン方式のＰＷＭ制御を適用して、各変換器セル７の出力電圧に含まれる低次高調波を除去する制御を説明する。

図１４は、実施の形態４に係る電力変換装置の個別セル制御部の構成例を示すブロック図である。

実施の形態４に係る電力変換装置は、実施の形態１に係る電力変換装置と比較して、図７に示された個別セル制御部２０２に代えて、図１４に示された個別セル制御部２０２を備える点で異なる。実施の形態２に係る電力変換装置のその他の部分の構成は、実施の形態１に係る電力変換装置と同様である。

図１４を参照して、実施の形態４では、個別セル制御部２０２にキャリア信号発生器２０３（図７）は配置されておらず、かつ、搬送波比較方式のゲート信号生成部２０７（図７）に代えて、ゲート信号生成部２０８が設けられる。ゲート信号生成部２０８には、加算器２０６から出力された、図７と同様のセル電圧指令値ｋｒｅｆｃが入力される。

ゲート信号生成部２０８は、特定低次高調波消去型パルスパターン方式のＰＷＭ制御により、セル電圧指令値ｋｒｅｆｃからパルスパターン信号Ｓｐｐｔを生成する。具体的には、変調指令であるセル電圧指令値ｋｒｅｆｃに基づき、パターン周期毎のパルスパターン信号Ｓｐｐｔが生成される。ゲート信号ｇａは、当該パルスパターン信号に従って生成される。

パルスパターン信号Ｓｐｐｔのパターン周期Ｔｐｓ、及び、各パターン周期でのパルス数Ｎｐｓは予め定められている。１個のパルスの立ち上がりエッジ及び立下りエッジの各々で、変換器セル７のスイッチング素子３１ｐ，３１ｎのオンオフが入れ替わるので、各パターン周期において、スイッチング素子のオンオフは、２・Ｎｐｔ回発生することになる。特許文献２にも記載されるように、当該オンオフのタイミング、即ち、パターン周期内での位相（電気角）の配置により、特定の次数の高調波成分を零とすることが可能である。

一例として、基本波周期Ｔ１のパルス数が３．５である場合には、実施の形態１での完結周期数が２である場合と同様に、基本波周期Ｔ１の２倍の期間をパターン周期Ｔｐｓとし、各パターン周期Ｔｐｓでのパルス数Ｎｐｓ＝７となるように、パルスパターン信号Ｓｐｐｔが生成される。

図１５には、パルスパターン信号の一例が示される。図１５では、上述のように、基本波周期Ｔ１のパルス数Ｎｐｓが３．５であるときのパルスパターン信号が示される。

図１５を参照して、パルスパターン信号の周期（パターン周期）Ｔｐｓは、基本波周期Ｔ１の２倍であり、各パターン周期Ｔｐｓには、７個のパルスが生成される（Ｎｐ＝７）。

パルス数が３．５の場合、変換器セルの出力電圧ｖ_SM（ｔ）には、直流成分及び、基本波成分に加えて、基本波周波数の（ｎ／２）倍（ｎ＝１、及び、ｎ＞３の整数）の高調波成分が含まれる。

上述のように、各パルスの両エッジでスイッチング素子３１ｐ，３１ｎがオンオフされるので、パルスの配置（各エッジの位置（電気角）の設定）による、ＰＷＭ制御の自由度は、２×７＝１４である。例えば、変調指令であるセル電圧指令値ｋｒｅｆｃの直流成分と、基本波成分（交流成分）の振幅及び位相のそれぞれの制御に自由度を３使うと、残りの自由度は１１となる。

例えば、そのうちの自由度を８使って、電力系統に一般に残留する、５倍高調波の振幅及び位相、７倍高調波の振幅及び位相、１１倍高調波の振幅及び位相、並びに、１３倍高調波の振幅及び位相を制御して、当該高調波成分を消去することができる。具体的には、特許文献２に記載されるように、出力電圧ｖ_SM（ｔ）のフーリエ級数展開で求められる上記５倍、７倍、１１倍、及び、１３倍の高調波成分を制御するように、パルスのエッジの位置（電気角）を配置することができる。即ち、特定低次高調波消去型パルスパターン方式において、抑制対象とされる周波数成分は、実施の形態１で説明した系統固有高調波（特に、低次側）とすることができる。尚、残りの３の自由度は、例えば、更に高次の高調波成分の抑制、及び、変調率余裕の確保のために能動的に重畳される３次の高調波成分の制御に用いることが可能である。

又、一般的に、高調波成分のエネルギーは低次側ほど大きくなる。従って、上述の５倍、７倍、１１倍、及び、１３倍の高調波成分のうち、少なくとも５倍及び７倍の高調波成分を抑制することが好ましい。このため、パターン周期Ｔｐｓ内に任意の個数のパルスを設けることが可能である一方で、パルス数を絞る観点からは、少なくとも４個のパルスを設けるとともに、当該パルスによる複数のエッジのうちの４個の位相（即ち、自由度４）を用いて、５倍及び７倍の高調波の振幅及び位相を制御するように、パルスパターン信号は発生させることが好ましい。

この結果、実施の形態４では、特定低次高調波消去型パルスパターン方式のＰＷＭ制御を適用して、各変換器セル７の出力電圧に含まれる低次高調波を除去することにより、当該高調波成分でのエネルギーの流入又は流出によって生じる変換器セル７間でのキャパシタ電圧の不均衡を抑制することができる。

尚、搬送波比較式のＰＷＭ制御が行われる実施の形態１〜３では、図５〜図７、図１０、及び、図１２において、キャリア周波数の指令値（ｆｃ、又は、ｆｃ＋Δｆｃ）、及び、キャリア基準位相の指令値（θｃ、又は、θｃ＋Δθｃ）は、上位（基本制御部５０２内のキャリア波指令生成部６０７）から個別セル制御部２０２へ与えられるものとして説明したが、各個別セル制御部２０２が、上位からの指令に依らずに、直接、周波数がｆｃ、又は、ｆｃ＋Δｔであり、かつ、位相がθｃ、又は、θｃ＋Δθｃのキャリア信号ＣＳを生成する構成とすることも可能である。

例えば、各個別セル制御部２０２のキャリア信号発生器２０３において、クロック信号に基づいて動作するカウンタを用いて、完結周波数の選定によって予め定められたキャリア周波数ｆｃ、又は、これに変動項を加えた周波数（ｆｃ＋Δｆｃ）を有するキャリア信号ＣＳを生成することが可能である。或いは、各個別セル制御部２０２のキャリア信号発生器２０３は、各変換器セル７の同一アーム内での順番を示すインデックスと、アーム内で共通に予め設定されたの共通基準位相とを用いて、θｃ、又は、θｃ＋Δθｃの位相を有するキャリア信号ＣＳを生成することが可能である。尚、この場合には、図１３に示された、キャリア信号ＣＳの周波数又は位相を時間変化させる制御をオンオフするためのΔｆｃ及びΔθｃの制御処理についても、各個別セル制御部２０２のキャリア信号発生器２０３で実行される。

又、図１では、電力変換器２は、いわゆるダブルスター型と呼ばれる構成を有しており、主にＨＶＤＣ送電用の交直変換器に使われる。しかしながら、上記の実施形態で説明した電力変換器の制御は、他の構成の電力変換器にも適用することが可能である。

例えば、図１６に示されるように、シングルデルタ型と呼ばれる構成を有する電力変換器２に対しても、本実施の形態で説明した制御を適用することが可能である。

或いは、図１７に示されるように、シングルスター型と呼ばれる構成を有する電力変換器２に対して、本実施の形態で説明した制御を適用することが可能である。図１６及び図１７に示された電力変換器２の構成は、主に無効電力補償装置に適用されることが知られている。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

１ 電力変換装置、２ 電力変換器、３ 制御装置、４，４ｕ，４ｖ，４ｗ レグ回路、５，６ アーム、７ 変換器セル、８Ａ，８Ｂ リアクトル、９Ａ，９Ｂ アーム電流検出器、１０ 交流電圧検出器、１１Ａ，１１Ｂ，１７ 直流電圧検出器、１２ 交流回路、１３ 変圧器、１４ 直流回路、１６ 交流電流検出器、３１ｎ１，３１ｎ２，３１ｎ，３１ｐ１，３１ｐ２，３１ｐ スイッチング素子、３２ キャパシタ（蓄電素子）、３３ 電圧検出器、７０ 入力変換器、７１ サンプルホールド回路、７２ マルチプレクサ、７３ Ａ／Ｄ変換器、７５ ＲＡＭ、７６ ＲＯＭ、７７ 入出力インターフェイス、７８ 補助記憶装置、７９ バス、２０２ 個別セル制御部、２０３ キャリア信号発生器、２０５ キャパシタ電圧制御部、２０６ 加算器、２０７，２０８ ゲート信号生成部、５０１ スイッチング制御部、５０２，５０２Ｕ，５０２Ｖ，５０２Ｗ 基本制御部、５０３，５０３ＵＮ，５０３ＶＮ，５０３ＷＮ アーム制御部、５０３ＵＰ，５０３ＶＰ，５０３ＷＰ 相上アーム制御部、６０１ アーム電圧指令生成部、６０２ キャパシタ電圧指令生成部、６０３ 交流電流制御部、６０４ 循環電流算出部、６０５ 循環電流制御部、６０６ 指令分配部、６０７ キャリア波指令生成部、ＣＳ キャリア信号、Ｉａｃｒｅｆ 交流電流指令値、Ｉａｒｍ，Ｉａｒｍｎ，Ｉａｒｍｐ，Ｉｎｕ，Ｉｎｖ，Ｉｎｗ，Ｉｐｕ アーム電流、Ｉｄｃ 直流電流、Ｉｎｕ 下アーム電流、Ｉｚ 循環電流、Ｉｚｒｅｆ 循環電流指令値、Ｎｎ 低電位側直流端子、Ｎｐ 高電位側直流端子、Ｎｕ，Ｎｖ，Ｎｗ 交流入力端子、Ｐ１，Ｐ２ 入出力端子、Ｓｐｗｍ ＰＷＭ変調信号、Ｔ１ 基本波周期、Ｔｃ キャリア周期、Ｔｐｓ パターン周期、Ｖｃ キャパシタ電圧、Ｖｃｍａｘ キャパシタ電圧最大値、Ｖｃｍｉｎ キャパシタ電圧最小値、Ｖｃｒｅｆ，Ｖｃｒｅｆｎ，Ｖｃｒｅｆｐ キャパシタ指令電圧値、Ｖｄｃｒｅｆ 直流電圧指令値、Ｖｓｎ 中性点電圧、Ｖｔｈ 基準値、ｄｋｒｅｆ 制御出力（個別セルバランス制御）、ｆ１ 基本波周波数、ｆｃ キャリア周波数指令値（キャリア周波数）、ｇａ，ｐａ ゲート信号、ｋｒｅｆ，ｋｒｅｆｎ，ｋｒｅｆｐ アーム電圧指令値、ｋｒｅｆｃ セル電圧指令値。

Claims (18)

1. 互いにカスケード接続された複数の変換器セルを有するアームを少なくとも１つ含む電力変換器と、
   前記電力変換器を制御する制御装置とを備え、
   前記複数の変換器セルの各々は、
   一対の入出力端子と、
   複数のスイッチング素子と、
   前記複数のスイッチング素子を介して前記入出力端子と電気的に接続される蓄電素子とを有し、
   前記制御装置は、
   前記複数の変換器セルの各々の前記複数のスイッチング素子のオンオフを制御するための制御信号を生成する個別セル制御部を含み、
   前記個別セル制御部は、各前記変換器セルにおいて、前記入出力端子間の出力電圧の指令値に相当する、予め定められた第１の周波数の交流成分を含む変調指令信号に基づくパルス幅変調制御によって、前記出力電圧に含まれる、前記第１の周波数の整数倍である予め定められた周波数の高調波成分を抑制するように前記制御信号を生成する、電力変換装置。
2. 前記個別セル制御部は、
   前記第１の周波数よりも高い第２の周波数及び基準位相を有する周期信号をキャリア信号として生成するキャリア信号発生器と、
   前記キャリア信号及び前記変調指令信号の比較に基づいて、前記制御信号を生成する信号生成器とを有し、
   前記第２の周波数は、前記第１の周波数の逆数である第１の周期の第１の整数による整数倍が、前記第２の周波数の逆数である第２の周期の第２の整数による整数倍と等しく、かつ、前記第１の整数よりも小さい全ての整数による前記第１の周期の整数倍が、前記第２の周期の非整数倍であるように選定された、前記第１及び第２の整数に従って決定される、請求項１記載の電力変換装置。
3. 前記第１の整数は、更に、前記出力電圧の前記第１の周波数の成分の振幅に対する、前記予め定められた周波数の高調波成分の振幅の比率が予め定められた閾値以下となるように選定される、請求項２記載の電力変換装置。
4. 前記第１の整数は、予め定められた期間における、前記第１の周波数の成分の振幅に対する、前記予め定められた周波数の高調波成分の振幅の比率の時間平均値が予め定められた閾値以下となるように選定される、請求項２記載の電力変換装置。
5. 前記第１の整数は、更に、各前記アームの前記変換器セルの個数の整数倍となるように選定される、請求項２記載の電力変換装置。
6. 前記第１の整数は、４以上の偶数に選定される、請求項２記載の電力変換装置。
7. 前記第２の周波数は、前記第１の整数を４以上の２の累乗値に選定して定められる、請求項６記載の電力変換装置。
8. 前記個別セル制御部は、
   前記第１の周波数よりも高い第２の周波数及び基準位相を有する周期信号をキャリア信号として生成するキャリア信号発生器と、
   前記キャリア信号及び前記変調指令信号の比較に基づいて、前記制御信号を生成する信号生成器とを有し、
   前記キャリア信号発生器は、前記電力変換器の運転中において、前記第２の周波数及び前記基準位相のうちの少なくとも一方が時間経過に伴って変動するように、前記キャリア信号を生成する、請求項１記載の電力変換装置。
9. 前記キャリア信号発生器は、前記電力変換器の運転中において、前記第２の周波数が時間経過に伴って変動するように、前記キャリア信号を生成する、請求項８記載の電力変換装置。
10. 前記キャリア信号発生器は、前記電力変換器の運転中において、前記基準位相が時間経過に伴って変動するように、前記キャリア信号を生成する、請求項８記載の電力変換装置。
11. 前記制御装置は、前記電力変換器の運転中において、前記蓄電素子の電圧ばらつきの実績値に応じて、前記キャリア信号発生器が前記第２の周波数及び前記基準位相のうちの少なくとも一方が変動するように前記キャリア信号を発生する制御を実行する、請求項８〜１０のいずれか１項に記載の電力変換装置。
12. 前記キャリア信号発生器は、前記出力電圧の前記第１の周波数の成分の振幅に対する前記予め定められた周波数の高調波成分の振幅の比率の時間平均値を予め定められた閾値以下とするように、前記第２の周波数及び前記基準位相のうちの少なくとも一方を変動させて前記キャリア信号を生成する、請求項８〜１１のいずれか１項に記載の電力変換装置。
13. 前記キャリア信号発生器は、予め定められた期間における、前記出力電圧の前記第１の周波数の成分の振幅に対する前記予め定められた周波数の高調波成分の振幅の比率の時間平均値を予め定められた閾値以下とするように、前記第２の周波数及び前記基準位相のうちの少なくとも一方を変動させて前記キャリア信号を生成する、請求項８〜１１のいずれか１項に記載の電力変換装置。
14. 前記変調指令信号は、直流成分と、前記第１の周波数の交流成分との和で示され、
    前記個別セル制御部は、予め定められたパターン周期毎に複数個のパルスが設けられるパルスパターン信号に従って前記制御信号を生成する信号生成器を有し、
    各前記変換器セルの前記複数のスイッチング素子は、前記複数個のパルスの各々の両エッジの各々でオンオフが切り替えられ、
    前記パターン周期は、前記第１の周波数の逆数である第１の周期の整数倍であり、
    前記複数個のパルスによる複数のエッジの一部は、前記直流成分と、前記交流成分の振幅及び位相を制御するための前記パターン周期内の位相に設定され、
    前記複数のエッジの他の一部は、前記予め定められた周波数の高調波成分を抑制するための前記パターン周期内の位相に設定される、請求項１記載の電力変換装置。
15. 前記パルスパターン信号は、前記パターン周期が前記第１の周期の２倍であり、かつ、前記パターン周期毎に少なくとも４個の前記パルスを有するように発生され、
    前記複数のエッジのうちの４個のエッジの前記位相は、前記第１の周波数の５倍及び７倍の周波数の高調波成分を抑制するように設定される、請求項１４記載の電力変換装置。
16. 抑制される前記高調波成分は、前記第１の周波数の５倍の周波数、７倍の周波数、１１倍の周波数、及び、１３倍の周波数を少なくとも含む、請求項１〜１５のいずれか１項に記載の電力変換装置。
17. 前記複数の変換器セルの各々は、
    前記蓄電素子の電圧を検出する電圧検出器を更に有し、
    前記制御装置は、
    前記アーム毎に前記複数の変換器セルでの前記電圧検出器による電圧検出値の平均値を、当該アームの電圧指令値とする電圧指令生成部を更に含み、
    前記個別セル制御部は、
    各前記変換器セルでの前記電圧検出値と前記電圧指令値との偏差に基づく制御出力を算出する電圧制御部を有し、
    前記変調指令信号は、前記電圧制御部からの前記制御出力を反映して生成される、請求項１〜１６のいずれか１項に記載の電力変換装置。
18. 前記電力変換器は、直流回路及び交流回路の間に接続されて、直流電力及び交流電力を相互に変換する、請求項１〜１７のいずれか１項に記載の電力変換装置。

Images