JP6782339B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP6782339B2 JP6782339B2 JP2019133009A JP2019133009A JP6782339B2 JP 6782339 B2 JP6782339 B2 JP 6782339B2 JP 2019133009 A JP2019133009 A JP 2019133009A JP 2019133009 A JP2019133009 A JP 2019133009A JP 6782339 B2 JP6782339 B2 JP 6782339B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- oscillation signal
- circuit
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 230000010355 oscillation Effects 0.000 claims description 273
- 239000000872 buffer Substances 0.000 claims description 235
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 72
- 230000005540 biological transmission Effects 0.000 claims description 35
- 238000012545 processing Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 description 83
- 238000010586 diagram Methods 0.000 description 17
- 238000002955 isolation Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Logic Circuits (AREA)
Description
本発明の実施形態は、半導体装置に関する。 Embodiments of the present invention relate to semiconductor devices.
無線通信において、送信側と受信側の双方で複数のチャネルを用いて通信を行うための規格としてＭＩＭＯ（Multiple Input and Multiple Output）が提唱されている。さらに、ＭＩＭＯを部分的にマルチユーザ化したマルチユーザＭＩＭＯの実用化に向けた研究開発も盛んに行われている。 In wireless communication, MIMO (Multiple Input and Multiple Output) has been proposed as a standard for communicating using a plurality of channels on both the transmitting side and the receiving side. Furthermore, research and development for the practical use of multi-user MIMO, which is a partial multi-user of MIMO, is being actively carried out.
このような通信環境を実現するためには、１つの半導体装置内において、送信器や受信器で必要となるＩＱ変調信号を発生するＩＱ信号発生器に、周波数が近接している２つの発振信号を供給する必要がある。しかし、周波数の近接している２つの発振信号の伝送路を並走させると、伝送路間におけるクロストークの問題が生じる。 In order to realize such a communication environment, two oscillation signals whose frequencies are close to the IQ signal generator that generates the IQ modulation signal required by the transmitter and receiver in one semiconductor device. Need to be supplied. However, when the transmission lines of two oscillation signals having adjacent frequencies run in parallel, a problem of crosstalk occurs between the transmission lines.
また、複数設けられたＩＱ信号発生器に、２つの発振信号を切り替えて供給すために切替スイッチを設ける必要があるが、この切替スイッチにおいても、近接する切替スイッチの間でクロストークの問題が生じる。 Further, it is necessary to provide a changeover switch in order to switch and supply two oscillation signals to a plurality of IQ signal generators, but this changeover switch also has a problem of crosstalk between adjacent changeover switches. Occurs.
本実施形態の目的は、周波数の異なる発振信号間におけるクロストークの影響を抑制した半導体装置を提供することにある。 An object of the present embodiment is to provide a semiconductor device that suppresses the influence of crosstalk between oscillation signals having different frequencies.
本実施形態に係る半導体装置は、第１の電源系統から電力が供給される第１の回路部と、第１の電源系統とは異なる第２の電源系統から電力が供給される第２の回路部とを少なくとも備える。第１の回路部は、第１の電源系統から電力が供給され、且つ、第１の発振信号生成回路により生成された第１の発振信号が入力される第１のバッファであって、第１の制御信号に基づいて、第２の回路部に１の発振信号を出力するか否かを制御可能な第１のバッファと、第２の電源系統から電力が供給され、且つ、第２の発振信号生成回路により生成された第２の発振信号が２の回路部から入力される第２のバッファであって、第２の制御信号に基づいて、入力された第２の発振信号を、第１の電源系統から電力が供給される第１の処理部に出力するか否かを制御可能な第２のバッファとを備える。 The semiconductor device according to the present embodiment includes a first circuit unit to which power is supplied from the first power supply system and a second circuit unit to which power is supplied from a second power supply system different from the first power supply system. It has at least a part. The first circuit unit is a first buffer in which power is supplied from the first power supply system and the first oscillation signal generated by the first oscillation signal generation circuit is input. Power is supplied from the first buffer that can control whether or not to output the oscillation signal of 1 to the second circuit unit and the second power supply system based on the control signal of, and the second oscillation. The second oscillation signal generated by the signal generation circuit is the second buffer input from the second circuit unit, and the input second oscillation signal is input to the first based on the second control signal. It is provided with a second buffer capable of controlling whether or not to output to a first processing unit to which power is supplied from the power supply system of the above.
以下、図面を参照しながら、実施形態に係る半導体装置を説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行うこととする。 Hereinafter, the semiconductor device according to the embodiment will be described with reference to the drawings. In the following description, components having substantially the same function and configuration are designated by the same reference numerals, and duplicate explanations will be given only when necessary.
〔第１実施形態〕
第1実施形態に係る半導体装置は、電源系統の異なる複数の回路部を設け、各回路部に、隣接する回路部に発振信号を出力するバッファと、隣接する回路部から発振信号が入力されるバッファを設け、これらのバッファを各回路部の電源系統で動作させることにより、異なる発振信号間のクロストークを抑制せんとしたものである。より詳しくを、以下に説明する。
[First Embodiment]
The semiconductor device according to the first embodiment is provided with a plurality of circuit units having different power supply systems, and each circuit unit has a buffer that outputs an oscillation signal to adjacent circuit units and an oscillation signal is input from the adjacent circuit units. By providing buffers and operating these buffers in the power supply system of each circuit unit, crosstalk between different oscillation signals is suppressed. More details will be described below.
図１は、本実施形態に係る半導体装置１における電源系統のレイアウト図である。この図１に示すように、本実施形態に係る半導体装置１は、複数の電源系統を有している。具体的には、電源１０から電力の供給を受ける、電源回路２０〜２６と、電源回路２０から電力の供給を受ける第１の発振信号生成回路３０と、電源回路２１〜２４から、それぞれ電力の供給を受ける第１乃至第４の回路部４０〜４３と、電源回路２５から電力の供給を受ける第２の発振信号生成回路３１と、電源回路２６から電力の供給を受ける制御回路５０とを備えて構成されている。
FIG. 1 is a layout diagram of a power supply system in the
電源１０は、半導体装置１の外部に設けられた電力供給源であり、例えば、アルカリマンガン乾電池等の一次電池、リチウムイオン電池等の二次電池、直流変換をした家庭用電源等により構成される。
The
電源回路２０〜２６は、電源１０から供給された電力を安定化させ、また必要に応じて電圧変換等を行い、第１及び第２の発振信号生成回路３０、３１、第１乃至第４の回路部４０〜４３、制御回路５０にそれぞれ供給する電源系統を形成する。また、電源回路２０〜２６は、異なる電源系統に設けられた各回路で発生する信号の影響が相互に及ばないように遮断する役割を有している。例えば、第１の回路部４０の動作に起因して、電源回路２１の電源系統の電圧にふらつきが生じた場合でも、他の電源回路の電源系統の電圧にはその影響が及ばないように構成されている。
The
第１及び第２の発振信号生成回路３０、３１は、第１乃至第４の回路部４０〜４３で使用される発振信号を生成する。具体的には、第１の発振信号生成回路３０は、第１の周波数の第１の発振信号を生成し、第１乃至第４の回路部４０〜４３に供給する。第２の発振信号生成回路３１は、第１の周波数とは異なる第２の周波数の第２の発振信号を生成し、第１乃至第４の回路部４０〜４３に供給する。
The first and second oscillation
制御回路５０は、半導体装置１内で行われる種々の動作の全体的な制御を行う。本実施形態においては、特に、第１及び第２の発振信号生成回路３０、３１の制御を行うための制御信号を生成し、また、第１乃至第４の回路部４０〜４３の制御を行うための制御信号を生成する。
The
半導体装置１が通信用に用いられる場合、このように電源系統を複数設けて、異なる系統の間で信号の干渉を低減することが一般的に行われている。なお電源系統の数は、半導体装置１の仕様や通信規格等に応じて様々である。
When the
図２は、本実施形態に係る半導体装置１における回路構成の一部を説明する回路図とブロック図である。
FIG. 2 is a circuit diagram and a block diagram for explaining a part of the circuit configuration in the
この図２に示すように、第１の発振信号生成回路３０は第１の周波数の第１の発振信号を生成して、第１の回路部４０に出力する。本実施形態においては、例えば、第１の周波数は２ＧＨｚであり、２ＧＨｚの発振信号が第１の回路部４０に入力される。
As shown in FIG. 2, the first oscillation
一方、第２の発振信号生成回路３１は第２の周波数の第２の発振信号を生成して、第４の回路部４３に出力する。本実施形態においては、例えば、第２の周波数は５ＧＨｚであり、５ＧＨｚの発振信号が第４の回路部４３に入力される。なお、２ＧＨｚ、５ＧＨｚは、第１の周波数と第２の周波数に関する単なる例示であり、例えば、第１の周波数が５．５０ＧＨｚであり、第２の周波数が５．５２ＧＨｚのように、第１の発振信号の第１の周波数と第２の発振信号の第２の周波数が、さらに近接している場合も本実施形態においては想定の範囲である。
On the other hand, the second oscillation
第１の回路部４０は、ＩＱ信号発生器６０と、送信器７０と、受信器８０とを備えている。ＩＱ信号発生器６０は、変調及び復調に用いる、同相位相成分であるＩ信号と直交位相成分であるＱ信号とを生成する回路である。
The
送信器７０は、ＩＱ信号発生器６０で生成されたＩ信号とＱ信号とを用いて、送信信号を直交変調して送信波を生成する回路である。生成された送信波は、図示しないアンテナ等から出力される。
The
受信器８０は、アンテナ等を介して受信された受信波を、ＩＱ信号発生器６０で生成されたＩ信号とＱ信号とを用いて直交復調して、受信信号を生成する回路である。生成された受信信号は、半導体装置１において種々の処理に用いられる。
The
これらＩＱ信号発生器６０と送信器７０と受信器８０は、本実施形態における第１の回路部４０の第１の処理部の一例であり、電源回路２１の電源系統から供給された電力により動作する。また、第１の回路部４０は、ＩＱ信号発生器６０と送信器７０と受信器８０以外にも、他の処理を行う回路を第１の処理部として備えていてもよい。
The
この第１の回路部４０と同様に、第２の回路部４１は第２の処理部としてＩＱ信号発生器６１と送信器７１と受信器８１とを備えており、第３の回路部４２は第３の処理部としてＩＱ信号発生器６２と送信器７２と受信器８２とを備えており、第４の回路部４３は第４の処理部としてＩＱ信号発生器６３と送信器７３と受信器８３とを備えている。
Similar to the
さらに、第１の回路部４０は、上記のＩＱ信号発生器６０と送信器７０と受信器８０に加えて、キャパシタ９０ａと、バッファ９０ｂと、キャパシタ９０ｃと、バッファ９０ｄと、キャパシタ９０ｅと、バッファ９０ｆと、キャパシタ９０ｇと、キャパシタ９０ｈと、バッファ９０ｉとを備えている。
Further, in addition to the
第１の発振信号生成回路３０における第１の発振信号の出力は、キャパシタ９０ａを介して、バッファ９０ｂに接続されている。このため、バッファ９０ｂには、第１の発振信号生成回路３０から、第１の周波数の第１の発振信号が入力される。ここで、本実施形態において「入力される」とは、信号が他の素子等を介して間接的に入力される場合と、信号が他の素子等を介さずに直接的に入力される場合の双方を含む意味で用いる。
The output of the first oscillation signal in the first oscillation
バッファ９０ｂの出力は、キャパシタ９０ｃを介してバッファ９０ｄの入力に接続されており、また、キャパシタ９０ｈを介して、バッファ９０ｉの入力に接続されている。さらに、バッファ９０ｆの出力も、キャパシタ９０ｇを介して、バッファ９０ｉの入力に接続されている。そして、バッファ９０ｉの出力はＩＱ信号発生器６０に入力されている。
The output of the
バッファ９０ｂ、９０ｄ、９０ｆは、それぞれ、制御信号に基づいて、入力された信号を出力するか否かを個別に制御可能なバッファである。これらの制御信号は、図１に示した制御回路５０で個別に生成され、それぞれ、バッファ９０ｂ、９０ｄ、９０ｆに入力される。すなわち、入力された信号を出力する指示の制御信号が入力されているバッファ９０ｂ、９０ｄ、９０ｆについては、入力された発振信号をバッファリングして出力する。一方、入力された信号を出力しない指示の制御信号が入力されているバッファ９０ｂ、９０ｄ、９０ｆについては、入力された制御信号は出力しない。
Each of the
バッファ９０ｉは、別個の制御信号に基づいて、入力された信号を出力するか否かを個別に制御可能なバッファである必要はない。すなわち、入力された信号を、非選択的に、出力するバッファで足りる。但し、バッファ９０ｂ、９０ｄ、９０ｆと同様に、バッファ９０ｉを、別個の制御信号に基づいて、入力された信号を出力するか否かを個別に制御可能なバッファで構成してもよい。この場合、バッファ９０ｉには、動作中は定常的に、入力された信号を出力する指示の制御信号が入力されていることとなる。
The
なお、バッファ９０ｂ、９０ｄ、９０ｆ、９０ｉは、ＩＱ信号発生器６０と送信器７０と受信器８０と同様に、電源回路２１の電源系統である第１の電源系統から供給された電力により動作する。
The
第２の回路部４１も、上述したＩＱ信号発生器６１と送信器７１と受信器８１に加えて、キャパシタ９１ａと、バッファ９１ｂと、キャパシタ９１ｃと、バッファ９１ｄと、キャパシタ９１ｅと、バッファ９１ｆと、キャパシタ９１ｇと、キャパシタ９１ｈと、バッファ９１ｉと、キャパシタ９１ｊと、バッファ９１ｋとを備えている。
In addition to the
第２の回路部４１におけるキャパシタ９１ａとバッファ９１ｂとキャパシタ９１ｃとバッファ９１ｄとキャパシタ９１ｅとバッファ９１ｆとキャパシタ９１ｇとキャパシタ９１ｈとバッファ９１ｉは、上述した第１の回路部４０におけるキャパシタ９０ａとバッファ９０ｂとキャパシタ９０ｃとバッファ９０ｄとキャパシタ９０ｅとバッファ９０ｆとキャパシタ９０ｇとキャパシタ９０ｈとバッファ９０ｉに、それぞれ、対応している。
The
そしてさらに、バッファ９１ｆの出力は、キャパシタ９１ｇを介してバッファ９１ｉの入力に接続されているのに加えて、キャパシタ９１ｊを介して、バッファ９１ｋの入力に接続されている。バッファ９１ｋは、バッファ９１ｂ、９１ｄ、９１ｆと同様に、制御信号に基づいて、入力された信号を出力するか否かを個別に制御可能なバッファである。
Further, the output of the
第１の回路部４０のバッファ９０ｄの出力と、第１の回路部４０のキャパシタ９０ｅを介したバッファ９０ｆの入力と、第２の回路部４１のキャパシタ９１ａを介したバッファ９１ｂの入力と、第２の回路部４１のバッファ９１ｋの出力とは、共通に接続されている。すなわち、バッファ９０ｄとバッファ９１ｂとの間の伝送路と、バッファ９１ｋとバッファ９０ｆとの間の伝送路は、共通化されて１本になっている。ここで、第１の回路部４０と第２の回路部４１との間で遣り取りする発振信号が単相信号の場合には、１本の伝送路における物理的な信号配線は１本であるが、第１の回路部４０と第２の回路部４１との間で遣り取りする発振信号が差動信号の場合には、１本の伝送路における物理的な信号配線は２本である。
The output of the
なお、バッファ９１ｂ、９１ｄ、９１ｆ、９１ｋ、９１ｉは、ＩＱ信号発生器６１と送信器７１と受信器８１と同様に、電源回路２２の電源系統である第２の電源系統から供給された電力により動作する。
The
第３の回路部４２は、第２の回路部４１と同様の構成であり、上述したＩＱ信号発生器６２と送信器７２と受信器８２に加えて、キャパシタ９２ａと、バッファ９２ｂと、キャパシタ９２ｃと、バッファ９２ｄと、キャパシタ９２ｅと、バッファ９２ｆと、キャパシタ９２ｇと、キャパシタ９２ｈと、バッファ９２ｉと、キャパシタ９２ｊと、バッファ９２ｋとを備えている。
The
第３の回路部４２におけるキャパシタ９２ａとバッファ９２ｂとキャパシタ９２ｃとバッファ９２ｄとキャパシタ９２ｅとバッファ９２ｆとキャパシタ９２ｇとキャパシタ９２ｈとバッファ９２ｉとキャパシタ９２ｊとバッファ９２ｋは、上述した第２の回路部４１におけるキャパシタ９１ａとバッファ９１ｂとキャパシタ９１ｃとバッファ９１ｄとキャパシタ９１ｅとバッファ９１ｆとキャパシタ９１ｇとキャパシタ９１ｈとバッファ９１ｉキャパシタ９１ｊとバッファ９１ｋに、それぞれ、対応している。
The
また、第２の回路部４１のバッファ９１ｄの出力と、第２の回路部４１のキャパシタ９１ｅを介したバッファ９１ｆの入力と、第３の回路部４２のキャパシタ９２ａを介したバッファ９２ｂの入力と、第３の回路部４２のバッファ９２ｋの出力とは、共通に接続されている。すなわち、バッファ９１ｄとバッファ９２ｂとの間の伝送路と、バッファ９２ｋとバッファ９１ｆとの間の伝送路は、共通化されて１本になっている。
Further, the output of the
なお、バッファ９２ｂ、９２ｄ、９２ｆ、９２ｋ、９２ｉは、ＩＱ信号発生器６２と送信器７２と受信器８２と同様に、電源回路２３の電源系統である第３の電源系統から供給された電力により動作する。
The
第４の回路部４３は、上述したＩＱ信号発生器６３と送信器７３と受信器８３に加えて、キャパシタ９３ａと、バッファ９３ｂと、キャパシタ９３ｅと、バッファ９３ｆと、キャパシタ９３ｇと、キャパシタ９３ｈと、バッファ９３ｉと、キャパシタ９３ｊと、バッファ９３ｋとを備えている。
In addition to the
第４の回路部４３におけるキャパシタ９３ａとバッファ９３ｂとキャパシタ９３ｅとバッファ９３ｆとキャパシタ９３ｇとキャパシタ９３ｈとバッファ９３ｉとキャパシタ９３ｊとバッファ９３ｋは、上述した第３の回路部４２におけるキャパシタ９２ａとバッファ９２ｂとキャパシタ９２ｅとバッファ９２ｆとキャパシタ９２ｇとキャパシタ９２ｈとバッファ９２ｉとキャパシタ９２ｊとバッファ９２ｋに、それぞれ、対応している。
The
但し、第２の発振信号生成回路３１における第２の発振信号の出力が、キャパシタ９３ｅを介して、バッファ９３ｆの入力に接続されている。このため、バッファ９３ｆには、第２の発振信号生成回路３１から、第２の周波数の第２の発振信号が入力される。
However, the output of the second oscillation signal in the second oscillation
また、第３の回路部４２のバッファ９２ｄの出力と、第３の回路部４２のキャパシタ９２ｅを介したバッファ９２ｆの入力と、第４の回路部４３のキャパシタ９３ａを介したバッファ９３ｂの入力と、第４の回路部４３のバッファ９３ｋの出力とは、共通に接続されている。すなわち、バッファ９２ｄとバッファ９３ｂとの間の伝送路と、バッファ９３ｋとバッファ９２ｆとの間の伝送路は、共通化されて１本になっている。
Further, the output of the
なお、バッファ９３ｂ、９３ｆ、９３ｋ、９３ｉは、ＩＱ信号発生器６３と送信器７３と受信器８３と同様に、電源回路２４の電源系統である第４の電源系統から供給された電力により動作する。
The
なお、各バッファの入力にはキャパシタが接続されているが、これは、キャパシタにより、信号の直流成分を遮断するために設けられている。すなわち、第１の発振信号及び第２の発振信号の直流成分は、各キャパシタにより遮断される。 A capacitor is connected to the input of each buffer, and this is provided to cut off the DC component of the signal by the capacitor. That is, the DC components of the first oscillation signal and the second oscillation signal are cut off by each capacitor.
以上が本実施形態に係る半導体装置１の回路構成であるが、次に、この半導体装置１の動作について説明する。
The above is the circuit configuration of the
図３は、第２の発振信号生成回路３１により生成された第２の発振信号を、第１乃至第４の回路部４０〜４３に供給する場合の回路状態を説明するための図である。本実施形態においては、この状態を第１のモードと言うこととする。
FIG. 3 is a diagram for explaining a circuit state when the second oscillation signal generated by the second oscillation
この図３に示すように、第１のモードにおいては、バッファ９０ｂ、９０ｄ、９１ｂ、９１ｄ、９２ｂ、９２ｄ、９３ｄに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９０ｆ、９１ｋ、９１ｆ、９２ｋ、９２ｆ、９３ｋ、９３ｆに、入力された信号を出力する指示の制御信号が入力されている。
As shown in FIG. 3, in the first mode, control signals indicating that the input signal is not output are input to the
このため、第１の発振信号生成回路３０で生成された第１の発振信号は、バッファ９０ｂで遮断され、第１乃至第４の回路部４０〜４３のいずれにも供給されない。一方、第２の発振信号生成回路３１で生成された第２の発振信号は、バッファ９３ｆ、９３ｋ、９２ｆ、９２ｋ、９１ｆ、９１ｋ、９０ｆを順に経由して、第１乃至第４の回路部４０〜４３のＩＱ信号発生器６０〜６３に供給される。
Therefore, the first oscillation signal generated by the first oscillation
図４は、第１の発振信号生成回路３０により生成された第１の発振信号を、第１の回路部４０に供給し、第２の発振信号生成回路３１により生成された第２の発振信号を、第２乃至第４の回路部４１〜４３に供給する場合の回路状態を説明するための図である。本実施形態においては、この状態を第２のモードと言うこととする。
In FIG. 4, the first oscillation signal generated by the first oscillation
この図４に示すように、第２のモードにおいては、バッファ９０ｄ、９０ｆ、９１ｂ、９１ｄ、９１ｋ、９２ｂ、９２ｄ、９３ｄに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９０ｂ、９１ｆ、９２ｋ、９２ｆ、９３ｋ、９３ｆに、入力された信号を出力する指示の制御信号が入力されている。
As shown in FIG. 4, in the second mode, control signals indicating that the input signals are not output are input to the
このため、第１の発振信号生成回路３０で生成された第１の発振信号は、第１の回路部４０のＩＱ信号発生器６０に供給されるが、バッファ９０ｄで遮断される。一方、第２の発振信号生成回路３１で生成された第２の発振信号は、バッファ９３ｆ、９３ｋ、９２ｆ、９２ｋ、９１ｆを順に経由して、第２乃至第４の回路部４１〜４３のＩＱ信号発生器６１〜６３に供給されるが、バッファ９１ｋで遮断される。
Therefore, the first oscillation signal generated by the first oscillation
このとき、領域Ａ１にあるバッファ９０ｄ、９０ｆ、９１ｂ、９１ｋは、いずれも、入力された信号を出力しない不活性な状態にある。つまり、第１の回路部４０と第２の回路部４１との間は、電源系統が異なるバッファ９０ｄとバッファ９１ｂの２つのバッファで分離され、また、電源系統が異なるバッファ９０ｆとバッファ９１ｋの２つのバッファで分離されることとなる。このため、第１の発振信号と第２の発振信号との間のアイソレーションを高く確保することができ、クロストークの発生が抑制される。
At this time, the
図５は、第１の発振信号生成回路３０により生成された第１の発振信号を、第１乃至第２の回路部４０〜４１に供給し、第２の発振信号生成回路３１により生成された第２の発振信号を、第３乃至第４の回路部４２〜４３に供給する場合の回路状態を説明するための図である。本実施形態においては、この状態を第３のモードと言うこととする。
In FIG. 5, the first oscillation signal generated by the first oscillation
この図５に示すように、第３のモードにおいては、バッファ９０ｆ、９１ｄ、９１ｆ、９１ｋ、９２ｂ、９２ｄ、９２ｋ、９３ｂに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９０ｂ、９０ｄ、９１ｂ、９２ｆ、９３ｋ、９３ｆに、入力された信号を出力する指示の制御信号が入力されている。
As shown in FIG. 5, in the third mode, control signals indicating that the input signals are not output are input to the
このため、第１の発振信号生成回路３０で生成された第１の発振信号は、第１及び第２の回路部４０〜４１のＩＱ信号発生器６０〜６１に供給されるが、バッファ９１ｄで遮断される。一方、第２の発振信号生成回路３１で生成された第２の発振信号は、バッファ９３ｆ、９３ｋ、９２ｆを順に経由して、第３乃至第４の回路部４２〜４３のＩＱ信号発生器６２〜６３に供給されるが、バッファ９２ｋで遮断される。
Therefore, the first oscillation signal generated by the first oscillation
このとき、領域Ａ２にあるバッファ９１ｄ、９１ｆ、９２ｂ、９２ｋは、いずれも、入力された信号を出力しない不活性な状態にある。つまり、第２の回路部４１と第３の回路部４２との間は、電源系統が異なるバッファ９１ｄとバッファ９２ｂの２つのバッファで分離され、また、電源系統が異なるバッファ９１ｆとバッファ９２ｋの２つのバッファで分離されることとなる。このため、第１の発振信号と第２の発振信号との間のアイソレーションを高く確保することができ、クロストークの発生が抑制される。
At this time, the
図６は、第１の発振信号生成回路３０により生成された第１の発振信号を、第１乃至第３の回路部４０〜４２に供給し、第２の発振信号生成回路３１により生成された第２の発振信号を、第４の回路部４３に供給する場合の回路状態を説明するための図である。本実施形態においては、この状態を第４のモードと言うこととする。
In FIG. 6, the first oscillation signal generated by the first oscillation
この図６に示すように、第４のモードにおいては、バッファ９０ｆ、９１ｆ、９１ｋ、９２ｄ、９２ｆ、９２ｋ、９３ｂ、９３ｋに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９０ｂ、９０ｄ、９１ｂ、９１ｄ、９２ｂ、９３ｆに、入力された信号を出力する指示の制御信号が入力されている。
As shown in FIG. 6, in the fourth mode, control signals indicating that the input signals are not output are input to the
このため、第１の発振信号生成回路３０で生成された第１の発振信号は、第１乃至第３の回路部４０〜４２のＩＱ信号発生器６０〜６２に供給されるが、バッファ９２ｄで遮断される。一方、第２の発振信号生成回路３１で生成された第２の発振信号は、バッファ９３ｆを経由して、第４の回路部４３のＩＱ信号発生器６３に供給されるが、バッファ９３ｋで遮断される。
Therefore, the first oscillation signal generated by the first oscillation
このとき、領域Ａ３にあるバッファ９２ｄ、９２ｆ、９３ｂ、９３ｋは、いずれも、入力された信号を出力しない不活性な状態にある。つまり、第３の回路部４２と第４の回路部４３との間は、電源系統が異なるバッファ９２ｄとバッファ９３ｂの２つのバッファで分離され、また、電源系統が異なるバッファ９２ｆとバッファ９３ｋの２つのバッファで分離されることとなる。このため、第１の発振信号と第２の発振信号との間のアイソレーションを高く確保することができ、クロストークの発生が抑制される。
At this time, the
図７は、第１の発振信号生成回路３０により生成された第１の発振信号を、第１乃至第４の回路部４０〜４３に供給する場合の回路状態を説明するための図である。本実施形態においては、この状態を第５のモードと言うこととする。
FIG. 7 is a diagram for explaining a circuit state when the first oscillation signal generated by the first oscillation
この図７に示すように、第５のモードにおいては、バッファ９０ｆ、９１ｆ、９１ｋ、９２ｆ、９２ｋ、９３ｆ、９３ｋに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９０ｂ、９０ｄ、９１ｂ、９１ｄ、９２ｂ、９２ｄ、９３ｂに、入力された信号を出力する指示の制御信号が入力されている。
As shown in FIG. 7, in the fifth mode, control signals indicating that the input signal is not output are input to the
このため、第１の発振信号生成回路３０で生成された第１の発振信号は、第１乃至第４の回路部４０〜４３のＩＱ信号発生器６０〜６３に供給される。一方、第２の発振信号生成回路３１で生成された第２の発振信号は、バッファ９３ｆで遮断され、第１乃至第４の回路部４０〜４３のいずれにも供給されない。
Therefore, the first oscillation signal generated by the first oscillation
次に、図８に基づいて、入力された信号を出力するか否かを個別に制御可能なバッファの回路構成について説明する。図８は、制御信号に基づいて、入力された信号を出力するか否かを個別に制御可能なバッファの具体的な回路構成の一例を示す図である。 Next, a circuit configuration of a buffer capable of individually controlling whether or not to output an input signal will be described with reference to FIG. FIG. 8 is a diagram showing an example of a specific circuit configuration of a buffer capable of individually controlling whether or not to output an input signal based on a control signal.
この図８に示すように、バッファは、ＰチャネルＭＯＳトランジスタＰ１、Ｐ２、Ｐ３と、ＮチャネルＭＯＳトランジスタＮ１、Ｎ２、Ｎ３と、抵抗Ｒ１と、インバータ回路ＩＮ１とを備えて構成されている。 As shown in FIG. 8, the buffer includes P-channel MOS transistors P1, P2, P3, N-channel MOS transistors N1, N2, N3, a resistor R1, and an inverter circuit IN1.
ＰチャネルＭＯＳトランジスタＰ１の制御端子と、ＮチャネルＭＯＳトランジスタＮ１の制御端子と、抵抗Ｒ１の一端は、それぞれ入力端子に接続されており、この入力端子から入力信号ＩＮが入力される。ＰチャネルＭＯＳトランジスタＰ１の第１端子は第１電源Ｖｄｄに接続されており、ＮチャネルＭＯＳトランジスタＮ１の第１端子は第２電源Ｖｃｃに接続されている。 The control terminal of the P-channel MOS transistor P1, the control terminal of the N-channel MOS transistor N1, and one end of the resistor R1 are each connected to an input terminal, and an input signal IN is input from this input terminal. The first terminal of the P-channel MOS transistor P1 is connected to the first power supply Vdd, and the first terminal of the N-channel MOS transistor N1 is connected to the second power supply Vcc.
第１電源Ｖｄｄと第２電源Ｖｃｃとの間には、さらに、ＰチャネルＭＯＳトランジスタＰ２、Ｐ３と、ＮチャネルＭＯＳトランジスタＮ２、Ｎ３とが、直列的に接続されている。ＰチャネルＭＯＳトランジスタＰ３の制御端子とＮチャネルＭＯＳトランジスタＮ２の制御端子は、ＰチャネルＭＯＳトランジスタＰ１の第２端子とＮチャネルＭＯＳトランジスタＮ１の第２端子と抵抗Ｒ１の他端に、共通に接続されている。 Further, P-channel MOS transistors P2 and P3 and N-channel MOS transistors N2 and N3 are connected in series between the first power supply Vdd and the second power supply Vcc. The control terminal of the P-channel MOS transistor P3 and the control terminal of the N-channel MOS transistor N2 are commonly connected to the second terminal of the P-channel MOS transistor P1, the second terminal of the N-channel MOS transistor N1, and the other end of the resistor R1. ing.
制御回路５０で生成された制御信号Ｅｎａｂｌｅは、ＮチャネルＭＯＳトランジスタＮ３の制御端子に入力される。また、制御信号Ｅｎａｂｌｅは、インバータ回路ＩＮ１にも入力され、反転された上で、ＰチャネルＭＯＳトランジスタＰ２の制御端子に入力される。
The control signal Enable generated by the
このため、ハイレベルの制御信号Ｅｎａｂｌｅが入力されている場合は、ＰチャネルＭＯＳトランジスタＰ２とＮチャネルＭＯＳトランジスタＮ３とが、オン状態となり、このバッファは、入力された信号ＩＮをバッファリングして、出力信号ＯＵＴとして出力する回路となる。一方、ローレベルの制御信号Ｅｎａｂｌｅが入力されている場合は、ＰチャネルＭＯＳトランジスタＰ２とＮチャネルＭＯＳトランジスタＮ３とが、オフ状態となり、このバッファは、入力された信号を出力しない回路となる。つまり、ハイレベルの制御信号が、入力された信号を出力する指示の制御信号となり、ローレベルの制御信号が、入力された信号を出力しない指示の制御信号となる。 Therefore, when a high-level control signal Enable is input, the P-channel MOS transistor P2 and the N-channel MOS transistor N3 are turned on, and this buffer buffers the input signal IN. It is a circuit that outputs as an output signal OUT. On the other hand, when the low-level control signal Enable is input, the P-channel MOS transistor P2 and the N-channel MOS transistor N3 are turned off, and this buffer becomes a circuit that does not output the input signal. That is, the high-level control signal becomes the control signal for the instruction to output the input signal, and the low-level control signal becomes the control signal for the instruction not to output the input signal.
本実施形態においては、入力信号ＩＮと出力信号ＯＵＴは、第１の発振信号と第２の発振信号のいずれかとなる。また、第１電源Ｖｄｄと第２電源Ｖｃｃとが、図１の電源回路２０〜２６から供給される。より具体的には、第１の回路部４０にあるバッファ９０ｂ、９０ｄ、９０ｆには、電源回路２１から第１電源Ｖｄｄと第２電源Ｖｃｃが供給され、第２の回路部４１にあるバッファ９１ｂ、９１ｄ、９１ｆ、９１ｋには、電源回路２２から第１電源Ｖｄｄと第２電源Ｖｃｃが供給され、第３の回路部４２にあるバッファ９２ｂ、９２ｄ、９２ｆ、９２ｋには、電源回路２３から第１電源Ｖｄｄと第２電源Ｖｃｃが供給され、第４の回路部４３にあるバッファ９３ｂ、９３ｆ、９３ｋには、電源回路２４から第１電源Ｖｄｄと第２電源Ｖｃｃが供給される。
In the present embodiment, the input signal IN and the output signal OUT are either the first oscillation signal or the second oscillation signal. Further, the first power supply Vdd and the second power supply Vcc are supplied from the
以上のように、本実施形態に係る半導体装置１によれば、第１の発振信号又は第２の発振信号をバッファリングするバッファを、第１乃至第４の回路部４０〜４３のそれぞれに供給される電力により動作させることとした。さらに、第１乃至第４の回路部４０〜４３のそれぞれの間を、２つの不活性なバッファで分離することとした。このため、第１の発振信号と第２の発振信号との間のアイソレーションを高く確保することができ、クロストークの発生を抑制することができる。
As described above, according to the
また、第１乃至第４の回路部４０〜４３のぞれぞれの間を、１本の伝送路を用いて、第１の発振信号と第２の発振信号を遣り取りすることとしたので、レイアウト面積の抑制を図ることができる。特に、第１の発振信号の周波数と第２の発振信号の周波数が近接している場合には、２つの信号の伝送路を可能な限り離してレイアウトをする必要があるため、レイアウト面積の増大を招く可能性があるが、本実施形態のように１本の伝送路として共通化することにより、レイアウト面積の削減を図ることができる。
Further, since it was decided to exchange the first oscillation signal and the second oscillation signal between each of the first to
図９は、本実施形態に係る半導体装置１を機能的に説明するためのブロック回路図である。この図９に示すように、半導体装置１は、択一的な経路で第１乃至第４の回路部４０〜４３に辿り着いた第１の発振信号又は第２の発振信号が、交わることなく、ＩＱ信号発生器６０〜６３に供給される機能を有するととらえることができる。このような機能を実現するために、第１乃至第４の回路部４０〜４３は、それぞれ、選択回路ＳＬ１、ＳＬ２、ＳＬ３と、バッファＢＦ１、ＢＦ２とを備えていると言える。
FIG. 9 is a block circuit diagram for functionally explaining the
選択回路ＳＬ１、ＳＬ２、ＳＬ３は、入力された第１の発振信号と第２の発振信号のうち一方を出力する回路であり、いずれの発振信号を出力するのかは、制御回路５０から入力される制御信号に基づいて切り替えられる。バッファＢＦ１、ＢＦ２は、それぞれ、入力された第１の発振信号又は第２の発振信号をバッファリングして出力する回路である。
The selection circuits SL1, SL2, and SL3 are circuits that output one of the input first oscillation signal and the second oscillation signal, and which oscillation signal is output is input from the
第１の発振信号生成回路３０により生成された第１の発振信号と、第２の発振信号生成回路３１により生成された第２の発振信号とは、選択回路ＳＬ１、ＳＬ２の切り替え制御により、択一的に形成された経路で、第１乃至第４の回路部４０〜４３に辿り着き、選択回路ＳＬ３の切り替え制御により、交わることなく、ＩＱ信号発生器６０〜６３に供給される。つまり、選択回路ＳＬ１、ＳＬ２、ＳＬ３を制御信号によって制御することにより、第１の発振信号と第２の発振信号は、交わることなく、ＩＱ信号発生器６０〜６３に供給されるのである。
The first oscillation signal generated by the first oscillation
なお、図１０に示すように、本実施形態に係る半導体装置１は、第１乃至第４の回路部４０〜４３のそれぞれの間の伝送路を２本にすることも可能である。すなわち、第１の発振信号の伝送路と、第２の発振信号の伝送路とを別個に設けるようにしてもよい。この場合、伝送路のレイアウト面積はその分、増大するが、第１の発振信号と第２の発振信号を、第１乃至第４の回路部４０〜４３の任意の組み合わせの回路部に供給することができるようになる。例えば、第１の回路部４０と第３の回路部４２に第１の発振信号生成回路３０から第１の発振信号を供給し、第２の回路部４１と第４の回路部４３に第２の発振信号生成回路３１から第２の発振信号を供給することができるようになる。
As shown in FIG. 10, the
また、図１１に示すように、本実施形態に係る半導体装置１は、キャパシタ９０ａとバッファ９０ｂを第１の発振信号生成回路３０の出力近傍に設け、第１の発振信号生成回路３０と同じ電源回路２０の電源系統から得た電力に基づいてバッファ９０ｂが動作し、且つ、キャパシタ９３ｅとバッファ９３ｆを第２の発振信号生成回路３１の出力近傍に設け、第２の発振信号生成回路３１と同じ電源回路２５の電源系統から得た電力に基づいてバッファ９３ｆが動作するようにしてもよい。
Further, as shown in FIG. 11, in the
〔第２実施形態〕
第２実施形態は、上述した第１実施形態を変形して、第１の発振信号生成回路３０が第１の発振信号と第２の発振信号を生成して、第１及び第２の回路部４０〜４１に供給し得るように構成し、第２の発振信号生成回路３１も第１の発振信号と第２の発振信号を生成して、第１乃至第４の回路部４０〜４３に供給し得るように構成することにより、レイアウト面積の削減を実現している。以下、上述した第１実施形態と異なる部分を説明する。
[Second Embodiment]
The second embodiment is a modification of the first embodiment described above, in which the first oscillation
図１２は、本実施形態に係る半導体装置１における回路構成の一部を説明する回路図とブロック図であり、上述した第１実施形態の図２に対応する図である。
FIG. 12 is a circuit diagram and a block diagram for explaining a part of the circuit configuration in the
この図１２に示すように、本実施形態における第１の発振信号生成回路３０は、第１の周波数の第１の発振信号と、第２の周波数の第２の発振信号の双方を生成し、選択回路ＭＵＸ１に出力する。上述した第１実施形態と同様に、例えば、第１の周波数は２ＧＨｚであり、第２の周波数は５ＧＨｚである。
As shown in FIG. 12, the first oscillation
選択回路ＭＵＸ１には、図１に示した制御回路５０から選択用の制御信号が入力され、この制御信号に基づいて、選択回路ＭＵＸ１は、第１の発振信号と第２の発振信号とのうちのいずれかを出力するか、或いは、選択回路ＭＵＸ１は、入力された第１の発振信号と第２の発振信号のいずれも出力しない。この選択回路ＭＵＸ１は、第１の発振信号生成回路３０と同様に、電源回路２０の電源系統から供給された電力により動作する。
A control signal for selection is input to the selection circuit MUX1 from the
第２の発振信号生成回路３１も、第１の周波数の第１の発振信号と、第２の周波数の第２の発振信号の双方を生成し、選択回路ＭＵＸ２に出力する。第１の発振信号生成回路３０と同様に、例えば、第１の周波数は２ＧＨｚであり、第２の周波数は５ＧＨｚである。なお、上述した第１実施形態と同様に、２ＧＨｚ、５ＧＨｚは、第１の周波数と第２の周波数に関する単なる例示であり、例えば、第１の周波数が５．５０ＧＨｚであり、第２の周波数が５．５２ＧＨｚのように、第１の発振信号の第１の周波数と第２の発振信号の第２の周波数が、さらに近接している場合も本実施形態においては想定の範囲である。
The second oscillation
選択回路ＭＵＸ２にも、図１に示した制御回路５０から選択用の制御信号が入力され、この制御信号に基づいて、選択回路ＭＵＸ２は、第２の発振信号と第２の発振信号のうちのいずれかを出力する。この選択回路ＭＵＸ２は、第２の発振信号生成回路３１と同様に、電源回路２５から供給された電力により動作する。
A control signal for selection is also input to the selection circuit MUX2 from the
選択回路ＭＵＸ１から出力された第１の発振信号又は第２の発振信号は、第１の回路部４０に供給される。具体的には、キャパシタ９０ｃを介してバッファ９０ｄに入力され、キャパシタ９０ｈを介してバッファ９０ｉに入力される。
The first oscillation signal or the second oscillation signal output from the selection circuit MUX1 is supplied to the
第１の回路部４０は、第１のＩＱ信号発生器１００ａと、第２のＩＱ信号発生器１００ｂと、第１の送受信器１１０ａと、第２の送受信器１１０ｂとを備えており、バッファ９０ｉから第１の発振信号又は第２の発振信号が入力される。すなわち、バッファ９０ｉから第１の発振信号が入力されている場合には、第１のＩＱ信号発生器１００ａが動作し、第１の送受信器１１０ａを用いて送受信が行われる。一方、バッファ９０ｉから第２の発振信号が入力されている場合には、第２のＩＱ信号発生器１００ｂが動作し、第２の送受信器１１０ｂを用いて送受信が行われる。
The
なお、図１２においては、「送信器」と「受信器」を併合して「送受信器」として１つのブロックで表現しているが、「送信器」と「受信器」とを別個のブロックとして表現している第１実施形態と機能上は同じである。 In FIG. 12, the "transmitter" and the "receiver" are merged and represented as a "transmitter" in one block, but the "transmitter" and the "receiver" are represented as separate blocks. It is functionally the same as the first embodiment expressed.
同様に、第２乃至第４の回路部４１〜４３のバッファ９１ｉ、９２ｉ、９３ｉからは、それぞれ、第１の発振信号又は第２の発振信号が出力され、第１の発振信号が出力されている場合には、第１のＩＱ信号発生器１０１ａ、１０２ａ、１０３ａが動作し、第１の送受信器１１１ａ、１１２ａ、１１３ａを用いて送受信が行われ、第２の発振信号が出力されている場合には、第２のＩＱ信号発生器１０１ｂ、１０２ｂ、１０３ｂが動作し、第２の送受信器１１１ｂ、１１２ｂ、１１３ｂを用いて送受信が行われる。
Similarly, the first oscillation signal or the second oscillation signal is output from the
但し、第１の回路部４０と第２の回路部４１には、第１の発振信号生成回路３０と第２の発振信号生成回路３１の双方から、第１の発振信号又は第２の発振信号が供給され得るのに対し、第３の回路部４２と第４の回路部４３には、第２の発振信号生成回路３１から第１の発振信号又は第２の発振信号が供給され得るが、第１の発振信号生成回路３０からは第１の発振信号も第２の発振信号も供給され得ない構成となっている。
However, in the
また、上述した第１実施形態と異なり、第１の回路部４０と第２の回路部４１との間は、２本の伝送路が設けられている。すなわち、バッファ９０ｄとバッファ９１ｂとの間に１本の専用の伝送路が設けられており、バッファ９０ｆとバッファ９１ｋとの間に１本の専用の伝送路が設けられている。
Further, unlike the first embodiment described above, two transmission lines are provided between the
さらに、第４の回路部４３に設けられたバッファ９３ｋは、入力された第１の発振信号又は第２の発振信号を非選択的に出力するので、別個の制御信号に基づいて、入力された信号を出力するか否かを制御可能なバッファではない。但し、バッファ９３ｋは、上述した第１実施形態と同様に、別個の制御信号に基づいて、入力された信号を出力するか否かを制御可能なバッファで構成することも可能である。この場合、バッファ９３ｋには、動作中は定常的に、入力された信号を出力する指示の制御信号が入力されることとなる。
Further, since the
以上が本実施形態に係る半導体装置１の回路構成であるが、次に、この半導体装置１の動作について説明する。
The above is the circuit configuration of the
＜第１の発振信号×４、又は、第２の発振信号×４＞
図１３は、第１の発振信号を第１乃至第４の回路部４０〜４３に供給する場合、又は、第２の発振信号を第１乃至第４の回路部４０〜４３に供給する場合における、回路状態を説明するための図である。本実施形態においては、この状態を第１のモードと言うこととする。
<1st oscillation signal x 4 or 2nd oscillation signal x 4>
FIG. 13 shows a case where the first oscillation signal is supplied to the first to
この図１３に示すように、第１のモードでは、バッファ９０ｄ、９１ｂに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９０ｆ、９１ｋ、９１ｆ、９２ｋに、入力された信号を出力する指示の制御信号が入力されている。また、選択回路ＭＵＸ１には、第１の発振信号と第２の発振信号のいずれも出力しない制御信号が入力されている。
As shown in FIG. 13, in the first mode, the control signal of the instruction not to output the input signal is input to the
このため、選択回路ＭＵＸ２に第１の発振信号を選択する制御信号が入力されている場合には、バッファ９３ｋ、９２ｋ、９１ｆ、９１ｋ、９０ｆを順に経由して、第１乃至第４の回路部４０〜４３に、第１の発振信号が供給される。
Therefore, when a control signal for selecting the first oscillation signal is input to the selection circuit MUX2, the first to fourth circuit units pass through the
一方、選択回路ＭＵＸ２に第２の発振信号を選択する制御信号が入力されている場合には、バッファ９３ｋ、９２ｋ、９１ｆ、９１ｋ、９０ｆを順に経由して、第１乃至第４の回路部４０〜４３に、第２の発振信号が供給される。
On the other hand, when the control signal for selecting the second oscillation signal is input to the selection circuit MUX2, the first to
＜第１の発振信号×１＋第２の発振信号×３、又は、第１の発振信号×３＋第２の発振信号×１＞
図１４は、第１の発振信号を第１の回路部４０に供給し、且つ、第２の発振信号を第２乃至第４の回路部４１〜４３に供給する場合、又は、第２の発振信号を第１の回路部４０に供給し、第１の発振信号を第２乃至第４の回路部４１〜４３に供給する場合における、回路状態を説明するための図である。本実施形態においては、この状態を第２のモードと言うこととする。
<1st oscillation signal x 1 + 2nd oscillation signal x 3 or 1st oscillation signal x 3 + 2nd oscillation signal x 1>
FIG. 14 shows a case where the first oscillation signal is supplied to the
この図１４に示すように、第２のモードでは、バッファ９０ｄ、９０ｆ、９１ｂ、９１ｋに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９１ｆ、９２ｋに、入力された信号を出力する指示の制御信号が入力されている。
As shown in FIG. 14, in the second mode, control signals indicating that the input signal is not output are input to the
このため、選択回路ＭＵＸ１に第１の発振信号を選択する制御信号が入力され、且つ、選択回路ＭＵＸ２に第２の発振信号を選択する制御信号が入力されている場合には、選択回路ＭＵＸ１から、第１の回路部４０に第１の発振信号が供給され、選択回路ＭＵＸ２から、バッファ９３ｋ、９２ｋ、９１ｆを順に経由して、第２乃至第４の回路部４１〜４３に、第２の発振信号が供給される。
Therefore, when the control signal for selecting the first oscillation signal is input to the selection circuit MUX1 and the control signal for selecting the second oscillation signal is input to the selection circuit MUX2, the selection circuit MUX1 is used. , The first oscillation signal is supplied to the
一方、選択回路ＭＵＸ１に第２の発振信号を選択する制御信号が入力され、且つ、選択回路ＭＵＸ２に第１の発振信号を選択する制御信号が入力されている場合には、選択回路ＭＵＸ１から、第１の回路部４０に第２の発振信号が供給され、選択回路ＭＵＸ２から、バッファ９３ｋ、９２ｋ、９１ｆを順に経由して、第２乃至第４の回路部４１〜４３に、第１の発振信号が供給される。
On the other hand, when the control signal for selecting the second oscillation signal is input to the selection circuit MUX1 and the control signal for selecting the first oscillation signal is input to the selection circuit MUX2, the selection circuit MUX1 can be used. The second oscillation signal is supplied to the
このとき、領域Ａ４にあるバッファ９０ｄ、９０ｆ、９１ｂ、９１ｋは、いずれも、入力された信号を出力しない不活性な状態にある。つまり、第１の回路部４０と第２の回路部４１との間は、電源系統が異なるバッファ９０ｄとバッファ９１ｂの２つのバッファで分離され、また、電源系統が異なるバッファ９０ｆとバッファ９１ｋの２つのバッファで分離されることとなる。このため、第１の発振信号と第２の発振信号との間のアイソレーションを高く確保することができ、クロストークの発生が抑制される。
At this time, the
＜第１の発振信号×２＋第２の発振信号×２＞
図１５は、第１の発振信号を第１乃至第２の回路部４０〜４１に供給し、且つ、第２の発振信号を第３乃至第４の回路部４２〜４３に供給する場合、又は、第２の発振信号を第１乃至第２の回路部４０〜４１に供給し、第１の発振信号を第３乃至第４の回路部４２〜４３に供給する場合における、回路状態を説明するための図である。本実施形態においては、この状態を第３のモードと言うこととする。
<1st oscillation signal x 2 + 2nd oscillation signal x 2>
FIG. 15 shows a case where the first oscillation signal is supplied to the first to
この図１５に示すように、第３のモードでは、バッファ９０ｆ、９１ｆ、９１ｋ、９２ｋに、入力された信号を出力しない指示の制御信号が入力されており、バッファ９０ｄ、９１ｂに、入力された信号を出力する指示の制御信号が入力されている。
As shown in FIG. 15, in the third mode, control signals indicating that the input signal is not output are input to the
このため、選択回路ＭＵＸ１に第１の発振信号を選択する制御信号が入力され、且つ、選択回路ＭＵＸ２に第２の発振信号を選択する制御信号が入力されている場合には、選択回路ＭＵＸ１から、第１乃至第２の回路部４０〜４１に第１の発振信号が供給され、選択回路ＭＵＸ２から、バッファ９３ｋを経由して、第３乃至第４の回路部４２〜４３に、第２の発振信号が供給される。
Therefore, when the control signal for selecting the first oscillation signal is input to the selection circuit MUX1 and the control signal for selecting the second oscillation signal is input to the selection circuit MUX2, the selection circuit MUX1 is used. , The first oscillation signal is supplied to the first to
また結果的には同数とはなるが、選択回路ＭＵＸ１に第２の発振信号を選択する制御信号が入力され、且つ、選択回路ＭＵＸ２に第１の発振信号を選択する制御信号が入力されている場合には、選択回路ＭＵＸ１から、第１乃至第２の回路部４０〜４１に第２の発振信号が供給され、選択回路ＭＵＸ２から、バッファ９３ｋを経由して、第３乃至第４の回路部４２〜４３に、第１の発振信号が供給される。
Further, although the numbers are the same as a result, the control signal for selecting the second oscillation signal is input to the selection circuit MUX1, and the control signal for selecting the first oscillation signal is input to the selection circuit MUX2. In this case, the second oscillation signal is supplied from the selection circuit MUX1 to the first to
このとき、領域Ａ５にあるバッファ９１ｆ、９２ｋは、いずれも、入力された信号を出力しない不活性な状態にある。つまり、第２の回路部４１と第３の回路部４２との間は、電源系統が異なるバッファ９１ｆとバッファ９２ｋの２つのバッファで分離されることとなる。このため、第１の発振信号と第２の発振信号との間のアイソレーションを高く確保することができ、クロストークの発生が抑制される。
At this time, the
以上のように、本実施形態に係る半導体装置１によれば、第１の発振信号又は第２の発振信号をバッファリングするバッファを、第１乃至第４の回路部４０〜４３のそれぞれに供給される電力により動作させることとした。さらに、第１乃至第３の回路部４０〜４２のそれぞれの間を、２つの不活性なバッファで分離することとした。このため、第１の発振信号と第２の発振信号との間のアイソレーションを高く確保することができ、クロストークの発生を抑制することができる。
As described above, according to the
また、第１の発振信号生成回路３０と第２の発振信号生成回路３１とが、ともに、第１の発振信号と第２の発振信号の双方を生成し、第１の発振信号生成回路３０から選択的に第１乃至第２の回路部４０〜４１に第１の発振信号又は第２の発振信号を供給し、第２の発振信号生成回路３１から選択的に第１乃至第４の回路部４０〜４３に第１の発振信号又は第２の発振信号を供給することしたので、バッファの活性状態／不活性状態を任意に組み合わせることにより、必要な数の回路部に、第１の発振信号を供給し、第２の発振信号を供給することができる。また、第２回路部４１と第３回路部４２との間の発振信号の伝送路を１本にすることができ、第３の回路部４３と第４の回路部４３との間の発振信号伝送路を１本にすることができるので、回路のレイアウト面積を削減することができる。
Further, both the first oscillation
なお、図１６に示すように、本実施形態に係る半導体装置１は、第１実施形態と同様に、第１の回路部４０と第２の回路部４１との間を、１本の伝送路で接続して、第１の発振信号又は第２の発振信号の遣り取りをすることもできる。これにより、さらなる回路面積の削減を図ることができる。
As shown in FIG. 16, the
また、図１７に示すように、第１の発振信号生成回路３０と同じ電源回路２０の電源系統から選択回路ＭＵＸ１に電力を供給するのではなく、第１の回路部４０と同じ電源回路２１の電源系統から選択回路ＭＵＸ１に電力を供給するようにしてもよい。同様に、第２の発振信号生成回路３１と同じ電源回路２５の電源系統から選択回路ＭＵＸ２に電力を供給するのではなく、第４の回路部４３と同じ電源回路２４の電源系統から選択回路ＭＵＸ２に電力を供給するようにしてもよい。
Further, as shown in FIG. 17, instead of supplying power to the selection circuit MUX1 from the power supply system of the
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。 Although some embodiments have been described above, these embodiments are presented only as examples and are not intended to limit the scope of the invention. The novel devices and methods described herein can be implemented in a variety of other forms. In addition, various omissions, substitutions, and changes can be made to the forms of the apparatus and method described in the present specification without departing from the gist of the invention. The appended claims and their equivalent scope are intended to include such forms and variations contained within the scope and gist of the invention.
１０…電源、２０〜２６：電源回路、３０：第１の発振信号生成回路、３１：第２の発振信号生成回路、４０〜４３：第１乃至第４の回路部、５０：制御回路、６０〜６３：ＩＱ信号発生器、７０〜７３：送信器、８０〜８３：受信器、９０ａ、９０ｃ、９０ｅ、９０ｇ、９０ｈ：キャパシタ、９０ｂ、９０ｄ、９０ｆ、９０ｉ：バッファ、９１ａ、９１ｃ、９１ｅ、９１ｇ、９１ｈ、９１ｊ：キャパシタ、９１ｂ、９１ｄ、９１ｆ、９１ｉ、９１ｋ：バッファ、９２ａ、９２ｃ、９２ｅ、９２ｇ、９２ｈ、９２ｊ：キャパシタ、９２ｂ、９２ｄ、９２ｆ、９２ｉ、９２ｋ：バッファ、９３ａ、９３ｅ、９３ｇ、９３ｈ、９３ｊ：キャパシタ、９３ｂ、９３ｆ、９３ｉ、９３ｋ：バッファ 10 ... Power supply, 20 to 26: Power supply circuit, 30: First oscillation signal generation circuit, 31: Second oscillation signal generation circuit, 40 to 43: First to fourth circuit units, 50: Control circuit, 60 ~ 63: IQ signal generator, 70 to 73: transmitter, 80 to 83: receiver, 90a, 90c, 90e, 90g, 90h: capacitor, 90b, 90d, 90f, 90i: buffer, 91a, 91c, 91e, 91g, 91h, 91j: Capacitor, 91b, 91d, 91f, 91i, 91k: Buffer, 92a, 92c, 92e, 92g, 92h, 92j: Capacitor, 92b, 92d, 92f, 92i, 92k: Buffer, 93a, 93e, 93g, 93h, 93j: Capacitor, 93b, 93f, 93i, 93k: Buffer
Claims (3)
前記第１の電源系統とは異なる第２の電源系統から電力が供給される第２の回路部であって、第３のバッファを有する第２の回路部と、
前記第１の電源系統から電力が供給される、第１の発振信号生成回路と、
前記第２の電源系統から電力が供給される、第２の発振信号生成回路と、
を備えており、
前記第１のバッファには、前記第１の発振信号生成回路により生成された第１の発振信号が入力され、
前記第２のバッファには、前記第２の発振信号生成回路により生成された第２の発振信号が、前記第３のバッファを介して入力され、
前記第１のバッファが前記入力された第１の発振信号を前記第２の回路部に出力するか否か、又は、前記第２のバッファが前記入力された第２の発振信号を前記第１の処理部に出力するか否かのいずれかが制御可能であり、
前記第１の発振信号が入力される、第４のバッファが、前記第１の回路部にさらに設けられており、前記第４のバッファには、前記第１の電源系統から電力が供給され、
前記第４のバッファが、入力された前記第１の発振信号を、前記第１の処理部及び前記第１のバッファに出力するか否かを制御可能であり、
前記第２の回路部は、第５のバッファと第２の処理部とをさらに有しており、
前記第５のバッファには、前記第１のバッファを介して、前記第１の発振信号が入力され、
前記第５のバッファが前記入力された第１の発振信号を前記第２の処理部に出力するか否かを制御可能である、半導体装置。 A first circuit unit that is a first circuit unit to which power is supplied from the first power supply system and has a first buffer, a second buffer, and a first processing unit.
A second circuit unit in which power is supplied from a second power supply system different from the first power supply system, and a second circuit unit having a third buffer.
The first oscillation signal generation circuit to which power is supplied from the first power supply system and
A second oscillation signal generation circuit to which power is supplied from the second power supply system, and
Is equipped with
The first oscillation signal generated by the first oscillation signal generation circuit is input to the first buffer.
The second oscillation signal generated by the second oscillation signal generation circuit is input to the second buffer via the third buffer.
Whether or not the first buffer outputs the input first oscillation signal to the second circuit unit, or whether the second buffer outputs the input second oscillation signal to the first circuit unit. It is possible to control whether or not to output to the processing unit of
A fourth buffer into which the first oscillation signal is input is further provided in the first circuit section, and power is supplied to the fourth buffer from the first power supply system.
Said fourth buffer, the input of the first oscillation signal, Ri controllable der whether to output to the first processing unit and said first buffer,
The second circuit unit further includes a fifth buffer and a second processing unit.
The first oscillation signal is input to the fifth buffer via the first buffer.
A semiconductor device capable of controlling whether or not the fifth buffer outputs the input first oscillation signal to the second processing unit .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019133009A JP6782339B2 (en) | 2019-07-18 | 2019-07-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019133009A JP6782339B2 (en) | 2019-07-18 | 2019-07-18 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016176683A Division JP6591375B2 (en) | 2016-09-09 | 2016-09-09 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020005259A JP2020005259A (en) | 2020-01-09 |
| JP6782339B2 true JP6782339B2 (en) | 2020-11-11 |
Family
ID=69100662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019133009A Expired - Fee Related JP6782339B2 (en) | 2019-07-18 | 2019-07-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6782339B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5146613A (en) * | 1990-11-16 | 1992-09-08 | Delco Electronics Corporation | Low power uhf data transceiver |
| JP5757786B2 (en) * | 2011-01-06 | 2015-07-29 | 日本電波工業株式会社 | Crystal oscillator |
| JP6229719B2 (en) * | 2013-08-06 | 2017-11-15 | 株式会社ソシオネクスト | Diversity receiver circuit |
| JP2016134735A (en) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | Oscillator, electronic apparatus and mobile body |
-
2019
- 2019-07-18 JP JP2019133009A patent/JP6782339B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020005259A (en) | 2020-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6460046B2 (en) | Switch module, front end module, and drive method of switch module | |
| JP2001077736A (en) | Communication device | |
| Hiari et al. | A reconfigurable SDR transmitter platform architecture for space modulation MIMO techniques | |
| CN104885372A (en) | Concurrent hybrid matching network | |
| JP2011504011A (en) | Method and apparatus for selectable voltage source | |
| CN102611613A (en) | Adaptive multi-redundant ring network system and method for selecting detour | |
| JP6782339B2 (en) | Semiconductor device | |
| JP6591375B2 (en) | Semiconductor device | |
| JP2008005446A (en) | Frequency divider and its control method | |
| CN114124113A (en) | Radio frequency chip, baseband chip and WLAN equipment | |
| KR100351973B1 (en) | N-Way High Isolation Power Splitter / Combiner | |
| KR20070084921A (en) | Level shifter and level shifting method blocking current flow and generating the fixed output voltage in the input blocking mode | |
| US10541717B1 (en) | Cascaded transmit and receive local oscillator distribution network | |
| EP4214838A1 (en) | Electrical balance n-plexer | |
| US20160268985A1 (en) | Transceiver circuit for communicating differential and single-ended signals via transmission lines | |
| JP2016100676A (en) | Radio communication device and antenna sharing method | |
| CN111124026B (en) | Data switch and data transmission system | |
| CN206353785U (en) | A kind of frequency source and its frequency switching mechanism | |
| JP2011029959A (en) | Frequency conversion device | |
| DE502006007653D1 (en) | SEND RECEIVE SWITCHING FOR OVERLAPPING RECEIVER AND SEND BANDS | |
| US20230353500A1 (en) | Routing node scheduling method for network on chip (noc) in field programmable gate array (fpga) | |
| Li et al. | A systematic coupling balance scheme to enhance amplitude and phase matches for long traveling multi-phase signals | |
| JP7091456B2 (en) | In-vehicle electronic control device | |
| RU2710980C1 (en) | Multi-service router | |
| JPS60248026A (en) | Receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190719 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190719 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200918 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201019 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6782339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |