JP6776652B2 - リレー制御装置および漏電安全装置 - Google Patents

Description

この発明はリレー制御装置および漏電安全装置に関し、より特定的には、開放状態のリレーを閉成する際の制御に関する。

電源および負荷の間にリレーを配置して、異常発生時に電力経路を強制的に遮断する構成が一般的に用いられている。たとえば、特許第４９４９９２７号公報（特許文献１）および特開２０１４−１２７３４９号公報（特許文献２）には、電源および負荷の間に接続されたリレーを漏電検出時に開放する漏電遮断器の構成が記載されている。

特に、特許文献１および２には、漏電検出時にリレーが正常に開放できるか否かを試験するために、強制的に漏電状態を形成するためのテストスイッチと、開放状態のリレーを再度閉成するためのリセットスイッチとを具備する構成が記載されている。

特許第４９４９９２７号公報 特開２０１４−１２７３４９号公報

電源からコンデンサインプット型の負荷への給電開始時には、コンデンサを充電するために突入電流が発生することが知られている。したがって、電源および負荷の間に接続されたリレーについて、開放状態から閉成する操作タイミングと、突入電流の発生タイミングとが重なると、火花の発生等によって接点間に溶着が発生する等の故障が生じることが懸念される。

この発明はこのような問題点を解決するためになされたものであって、この発明の目的は、開放状態のリレーを閉成する際にリレーに故障が発生するのを防止することである。

この発明のある局面によれば、リレー制御装置は、交流電源および負荷の間に接続されたリレーの制御装置であって、閉成状態のリレーを開放するための第１の駆動回路と、開放状態のリレーを閉成するための第２の駆動回路と、タイミング制限回路とを備える。タイミング制限回路は、交流電源から供給される交流電圧の電圧位相が、正の電圧ピーク位相を含む第１の所定範囲内にあるとき、または、負の電圧ピーク位相を含む第２の所定範囲内にあるときに、第２の駆動回路の動作を無効化するように構成される。

上記リレー制御装置によれば、コンデンサインプット型の負荷に対して大きな負荷電流が流れる、電圧ピーク位相近傍の電圧位相範囲内において、開放状態のリレーが閉成されることを防止できる。したがって、当該電圧位相範囲内でリレーが投入されることにより、大電流による溶着故障が発生することを回避できる。

この発明の他の局面では、漏電安全装置は、電力線によって交流電源から電力を供給される負荷に設けられる漏電安全装置であって、交流電源および負荷の間に接続されたリレーと、電力線の電流に基づいて漏電の発生を検知する漏電検知回路と、漏電検知回路によって漏電の発生が検知されたときにリレーを開放するための制御回路と、制御回路からの指令に応じて閉成状態のリレーを開放するための第１の駆動回路と、開放状態のリレーを閉成するための第２の駆動回路と、タイミング制限回路とを備える。タイミング制限回路は、交流電源から供給される交流電圧の電圧位相が、正の電圧ピーク位相を含む第１の所定範囲内にあるとき、または、負の電圧ピーク位相を含む第２の所定範囲内にあるときに、第２の駆動回路の動作を無効化するように構成される。

上記漏電安全装置によれば、コンデンサインプット型の負荷に対して大きな負荷電流が流れる、電圧ピーク位相近傍の電圧位相範囲内において、開放状態のリレーが閉成されることを防止できる。したがって、漏電検出によって開放されたリレーを投入する際に、大電流による溶着故障が発生することを回避できる。

好ましくは、リレー制御装置および漏電安全装置の各々において、タイミング制限回路は、交流電源からの交流電圧の電圧位相がゼロクロス点を含む第３の所定範囲内であるときのみ第２の駆動回路の動作を有効化するように構成される。第３の所定範囲は、第１および第２の所定範囲の両方と重複しないように設定される。

このように構成すると、比較的検出が容易であるゼロクロス点の前後の電圧位相範囲においてのみ開放状態のリレーを閉成できるように、リレーの投入タイミングを制限することができる。これにより、簡易な回路構成によって、電圧ピーク位相近傍の電圧位相範囲を避けたタイミングでリレーを投入することが可能となる。

さらに好ましくは、リレー制御装置および漏電安全装置の各々において、リレーは、デフォルトで閉成状態である一方で、制御コイルへの励磁電流の供給に応じて開放状態となるように構成される。第１の駆動回路は、第１のノードと、サイリスタとを含む。第１のノードは、制御コイルを経由して励磁電流の電源を供給する第１の電圧線と接続される。サイリスタは、第１のノードと、第１の電圧線よりも低い電圧を供給する第２の電圧線との間に接続される。タイミング制限回路は、トランジスタおよび制御ユニットを含む。トランジスタは、第１のノードおよび第２の電圧線の間に接続される。制御ユニットは、ゼロクロス点の検出に応じて電圧位相が第３の所定範囲内であるときにトランジスタをオンするように構成される。第２の駆動回路は、開放状態のリレーを閉成するためにオンされるスイッチ素子を含む。スイッチ素子は、第１のノードおよび第２の電圧線の間に、トランジスタと直列に接続される。また、漏電安全装置では、制御回路は、漏電の発生が検知されたときに、サイリスタを導通させるためのゲートパルスを出力するように構成される。

このように構成すると、簡易な回路構成によって、タイミング制限回路を構成することが可能となる。

この発明によれば、開放状態のリレーを閉成する際にリレーに故障が発生するのを防止することができる。

本発明の実施の形態に従うリレー制御装置の適用例である漏電安全装置の構成を説明する回路図である。 図１に示された漏電安全装置の動作を説明するためのフローチャートである。 交流電源の電圧および負荷電流の概念的な波形図である。 投入タイミング制限回路の動作を説明するための概念的な波形図である。 投入タイミング制限回路の構成の変形例を示す回路図である。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。

図１は、本発明の実施の形態に従うリレー制御装置の適用例である漏電安全装置５０の構成を説明する回路図である。

図１を参照して、交流電源１０は、交流電圧Ｖａｃを供給する。負荷２０は、交流電源１０から、電力線３１および３２で構成された電力ケーブル３０によって電力を供給される。漏電安全装置５０は、負荷２０での漏電検出時に、交流電源１０から負荷２０への電力供給経路を遮断するように構成される。

漏電安全装置５０は、漏電検出回路３５と、電力線３１，３２に介挿接続されたリレー４０と、テストスイッチ５１と、リセットスイッチ５２と、制御コイル６０と、電源回路７０と、サイリスタ８０と、制御回路１００と、投入タイミング制限回路１０５とを備える。制御回路１００は、たとえばマイクロコンピュータで構成されて、漏電安全装置５０の動作を制御する。

リレー４０は、代表的には電磁接触器で構成されて、制御コイル６０への励磁電流Ｉｅｘの供給有無に応じて、電流経路を形成または遮断するように構成される。図１の構成例では、制御コイル６０は、閉成状態を維持するための付勢力が作用するように構成されており、励磁電流Ｉｅｘの給電時に、当該付勢力に打ち勝つような電磁力が制御コイル６０から出力されることによって開放されるものとする。デフォルト状態では、サイリスタ８０が非導通とされており励磁電流は制御コイル６０に供給されていない。すなわち、リレー４０は閉成状態とされて、交流電源１０から負荷２０に対して交流電圧が供給されている。

電源回路７０は、電源配線７５に対して、制御電源電圧Ｖ１を出力する。電源回路７０は、ダイオード７１と、抵抗素子７２と、平滑キャパシタ７３とを有する。ダイオード７１および抵抗素子７２は、電力線３１および電源配線７５の間に直列に接続される。ダイオード７１は、電力線３１から電源配線７５へ向かう方向を順方向とするように接続された、交流電圧Ｖａｃを半波整流する。この結果、電源配線７５には、半波整流された交流電圧を平滑した直流電圧として、制御電源電圧Ｖ１が生成される。

制御コイル６０は、電源配線７５とノードＮ１との間に接続される。ノードＮ１は、サイリスタ８０を経由して、接地配線７６と接続される。サイリスタ８０は、ノードＮ１から接地配線７６へ向かう方向を順方向として接続される。サイリスタ８０のゲート（制御電極）は、制御回路１００の出力端子Ｐ３と接続されている。

リレー４０の閉成状態（すなわち、励磁電流Ｉｅｘの非供給時）において、制御回路１００がゲートパルスを出力端子Ｐ３へ出力すると、非導通状態のサイリスタ８０が導通される。これにより、サイリスタ８０が消弧されるまで、電源配線７５から接地配線７６へ至る電流経路が連続的に形成されることにより、制御コイル６０に励磁電流が供給される。これにより、閉成状態のリレー４０を開放することができる。すなわち、サイリスタ８０によって「第１の駆動回路」を形成することができる。

漏電検出回路３５は、電力線３１および３２に巻回された検出コイル３６を有する。検出コイル３６の両端は、ＲＣフィルタ回路を経由して、制御回路の入力端子Ｐ１およびＰ２に接続されている。

漏電が発生していない正常時には、電力線３１および電力線３２の電流は均衡するので、検出コイル３６の両端には電圧が発生しない。一方で、負荷２０に漏電が発生すると、電力線３１および３２の電流が不均衡となることにより、検出コイル３６の両端に電圧が発生する。この結果、制御回路１００は、入力端子Ｐ１およびＰ２間の検出電圧Ｖｌｎに応じて、漏電の発生を検知することができる。

図２は、漏電安全装置５０の動作を説明するためのフローチャートである。図２に示された制御処理は、制御回路１００によって繰返し実行することができる。

図２を参照して、制御回路１００は、ステップＳ１００により、入力端子Ｐ１およびＰ２間の検出電圧Ｖｌｎを読込む。制御回路１００は、ステップＳ１１０により、ステップＳ１１０で読込まれた検出電圧Ｖｌｎを判定電圧Ｖｔと比較する。

制御回路１００は、Ｖｌｎ＜Ｖｔのとき（Ｓ１１０のＮＯ判定時）には、ステップＳ１４０により漏電を非検出として、ステップＳ１５０では、サイリスタ８０を非導通に維持するために、出力端子Ｐ３の電圧を接地電圧ＧＮＤに維持する。これにより、リレー４０は閉成状態に維持されて、交流電源１０から負荷２０への電力供給経路が形成される。

これに対して、制御回路１００は、Ｖｌｎ＞Ｖｔのとき（Ｓ１１０のＹＥＳ判定時）には、ステップＳ１２０に処理を進めて漏電を検出するとともに、ステップＳ１３０により、サイリスタ８０を導通するためのゲートパルスを、出力端子Ｐ３から出力する。これにより、上述のように、サイリスタ８０の導通によって制御コイル６０に励磁電流が供給されることにより、リレー４０が開放される。この結果、負荷２０での漏電検出時に、交流電源１０から負荷２０への電力供給経路を遮断することができる。

再び図１を参照して、テストスイッチ５１は、電力線３１および３２の間に接続される。テストスイッチ５１がユーザ操作に応じてオンされると、抵抗素子を経由して電力線３１および３２が接続されることにより、試験的に漏電状態を発生させることができる。したがって、テストスイッチ５１のオン時に、図２の制御処理によってリレー４０が正常に開放されるか否かを試験することにより、漏電安全装置５０の動作確認を行うことができる。

図３には、交流電源１０の電圧および負荷電流の概念的な波形図が示される。
図３を参照して、交流電源１０は、代表的には商用交流電源で構成されて、所定周波数を有する交流電圧Ｖａｃを出力する。交流電圧Ｖａｃは、時刻ｔ１，ｔ２，ｔ３において、Ｖａｃ＝０となる。時刻ｔ１〜ｔ３の時間長は、上記所定周波数の逆数に相当する。

負荷２０が、いわゆるコンデンサインプット型である場合には、ピーク電圧近傍でコンデンサの充電電流が発生することにより、交流電源１０から負荷２０へ流れる負荷電流Ｉｌｄは、正のピーク電圧が発生する時刻ｔａおよび負のピーク電圧が発生する時刻ｔｂの近傍で集中的に発生する。交流電圧Ｖａｃの１周期を電圧位相０〜３６０度で表現すると、電圧位相＝０度、１８０度、３６０度（時刻ｔ１，ｔ２，ｔ３）において、Ｖａｃ＝０となるゼロクロス点が出現する。さらに、電圧位相＝９０度（すなわち、正の電圧ピーク位相に対応する時刻ｔａ）を含む電圧位相範囲Ｔ１、および、電圧位相＝２７０度（すなわち、負の電圧ピーク位相に対応する時刻ｔｂ）を含む電圧位相範囲Ｔ２において、大きな負荷電流Ｉｌｄが発生する。

次に、漏電検知に応じたリレー４０の開放後に、負荷２０を再び作動するために、リレー４０を投入（閉成）する回路動作を考える。

再び図１を参照して、リセットスイッチ５２は、開放状態のリレー４０を閉成するためのスイッチ素子として、ノードＮ１および接地配線７６の間に、投入タイミング制限回路１０５を経由して接続される。リセットスイッチ５２のオンに応じて、ノードＮ１が接地配線７６と接続されると、励磁電流がサイリスタ８０を迂回するバイパス経路を形成できるので、サイリスタ８０を消弧することができる。

サイリスタ８０の消弧後にリセットスイッチ５２がオフされると、励磁電流が制御コイル６０に供給されなくなる。これに応じて、リレー４０は投入されて、開放状態から閉成状態へ遷移する。すなわち、リセットスイッチ５２は、「スイッチ素子」の一実施例に対応するとともに「第２の駆動回路」を形成することができる。また、ノードＮ１は「第１のノード」に対応する。

しかしながら、上述したように、負荷電流Ｉｌｄは、ピーク電圧近傍の特定の電圧位相範囲に集中的に発生するため、当該電圧位相範囲にリレー４０が投入されると、火花等の発生により溶着故障が発生することが懸念される。したがって、本実施の形態によるリレー制御装置では、投入タイミング制限回路１０５の配置により、図３中の電圧位相範囲Ｔ１およびＴ２を避けて、負荷電流Ｉａｃが０または微小の期間内でリレー４０を投入する。

投入タイミング制限回路１０５は、ゼロクロス検出回路１１０と、トランジスタ１２０と、抵抗素子Ｒ１〜Ｒ３とを有する。トランジスタ１２０は、たとえば、電界効果トランジスタで構成される。トランジスタ１２０のゲート（制御電極）は、抵抗素子Ｒ２を経由してノードＮｇと接続される。したがって、トランジスタ１２０は、ノードＮｇの電圧に応じてオンオフされる。

ゼロクロス検出回路１１０は、フォトダイオード１１１，１１２およびフォトトランジスタ１１５を内蔵した、ゼロクロス点検出用のＩＣ（Integrated Circuit）によって構成することができる。ゼロクロス検出回路１１０は、「制御ユニット」の一実施例に対応する。

フォトダイオード１１１および１１２は逆並列に接続されて、その両端は電力線３１および３２と電気的に接続される。したがって、交流電圧Ｖａｃのゼロクロス点では、フォトダイオード１１１および１１２の両方がオフ（非発光）される一方で、残りの期間では、フォトダイオード１１１および１１２の一方が発光する。

フォトトランジスタ１１５は、フォトダイオード１１１および１１２のいずれかの発光に応じてオンする。このため、フォトトランジスタ１１５は、交流電圧Ｖａｃのゼロクロスタイミング（Ｖａｃ＝０）でオフする一方で、その他の期間ではオンされる。

フォトトランジスタ１１５は、制御電源電圧Ｖ１を供給する電源配線７５と、接地配線７６との間に、抵抗素子Ｒ１と直列に接続される。さらに、抵抗素子Ｒ１は、ノードＮｇを経由して、電源配線７５および接地配線７６との間に抵抗素子Ｒ２およびＲ３と直列接続される。

図４は、投入タイミング制限回路１０５の動作を説明するための概念的な波形図である。

図４を参照して、交流電圧Ｖａｃのゼロクロス点である時刻ｔｚ（時刻ｔ１〜ｔ３等を総称するもの）の前後では、フォトトランジスタ１１５が一時的にオフすることにより、フォトトランジスタ１１５のコレクタ−エミッタ間電圧Ｖｃｅが、パルス状に上昇する。Ｖｃｅの上昇に応じてノードＮｇの電圧も上昇するので、トランジスタ１２０は、フォトトランジスタ１１５と連動してオンオフする。この結果、トランジスタ１２０は、ゼロクロス点（時刻ｔｚ）が検知される毎に、時刻ｔｚを含む、交流電圧Ｖａｃの所定の電圧位相範囲Ｔ３においてオンする。

電圧位相範囲Ｔ３は、図３で説明した、電圧位相範囲Ｔ１およびＴ２の両方と重複しないように設定される。なお、電圧位相範囲Ｔ３の幅は、ゼロクロス検出回路１１０に接続される抵抗素子の抵抗値等によって調整可能である。また、電力線３１，３２とゼロクロス検出回路１１０との間にキャパシタをさらに接続することによっても、電圧位相範囲Ｔ３の幅を調整することができる。

再び、図１を参照して、サイリスタ８０の導通によって励磁電流Ｉｅｘが供給されている状態において、リセットスイッチ５２およびトランジスタ１２０の両方がオンされると、励磁電流Ｉｅｘのバイパス経路が形成されることにより、サイリスタ８０を消弧することができる。サイリスタ８０は、一旦消弧されると、新たなゲートパルスが制御回路１００から出力されるまで非導通状態を維持する。

逆に言えば、リセットスイッチ５２がオンしても、トランジスタ１２０のオフ期間には、上記バイパス経路を形成することができず、サイリスタ８０を消弧することができない。一方で、ゼロクロス点に対応した電圧位相範囲Ｔ３に、リセットスイッチ５２がオンされると、トランジスタ１２０およびリセットスイッチ５２の両方がオンすることにより、サイリスタ８０を消弧することができる。

サイリスタ８０が消弧された後、図４で説明したパルス状電圧に従ってトランジスタ１２０がオフすると、このタイミングで、励磁電流Ｉｅｘが消滅する。これに応じて、開放状態のリレー４０が閉成される。この後、仮に、リセットスイッチ５２のオンがある程度の期間継続しても、制御コイル６０に生じる電流は、トランジスタ１２０のオンオフに応じたパルス状の電流となるので、リレー４０を開放するのに必要な電磁力を発生することができない。この結果、再び、制御回路１００からゲートパルスが出力されてサイリスタ８０が導通されるまで、リレー４０は閉成状態を維持することになる。

このように、本実施の形態に従うリレー制御装置によれば、投入タイミング制限回路１０５の配置により、トランジスタ１２０のオフ期間には、リセットスイッチ５２のオンによる励磁電流Ｉｅｘの消滅動作を無効化することができる。この結果、大きな負荷電流Ｉｌｄが生じる電圧位相範囲Ｔ１，Ｔ２（図３）において、リレー４０が投入されることを回避できる。この結果、大電流が生じる期間でリレー４０が投入されることによって、火花による溶着等の故障が発生することを防止できる。

特に、比較的検出が容易であるゼロクロス点の前後の電圧位相範囲Ｔ３においてのみトランジスタ１２０をオンする（すなわち、リレー４０の投入を可能とする）構成とすることで、簡易な回路構成によって、電圧位相範囲Ｔ１，Ｔ２を避けたタイミングでリレー４０を投入することが可能となる。

図５には、投入タイミング制限回路の変形例が示される。
図５を図１と比較して、本実施の形態の変形例では、投入タイミング制限回路１０５（図１）に変えて、投入タイミング制限回路１０５♯が配置される。図５のその他の構成は図１と同様であるので、詳細な説明は繰り返さない。

再び図１を参照して、投入タイミング制限回路１０５の構成では、フォトトランジスタ１１５に対して、抵抗素子Ｒ１を経由して制御電源電圧Ｖ１が常時供給されている。したがって、交流電圧Ｖａｃが供給されていれば、フォトトランジスタ１１５は周期的にオンオフを繰り返す。また、リレー４０の投入時において、リセットスイッチ５２のオン期間では、サイリスタ８０の消弧後にも、トランジスタ１２０のオンオフに応じたパルス状の微小電流が発生してしまう。

図５に示された、変形例に従う投入タイミング制限回路１０５♯は、図１の投入タイミング制限回路１０５と比較して、抵抗素子Ｒ１に代えて、トランジスタ１１７（ＰＮＰ型）を有する点で異なる。

トランジスタ１１７は、電源配線７５およびフォトトランジスタ１１５の間に接続されて、フォトトランジスタ１１５への制御電源電圧Ｖ１の供給を制御する。トランジスタ１１７のベース（制御電極）は、抵抗素子Ｒ４を経由して、サイリスタ８０のアノードと電気的に接続される。さらに、抵抗素子Ｒ５によって、トランジスタ１１７のベースおよびエミッタ間が接続される。

したがって、トランジスタ１１７は、サイリスタ８０に電流（具体的には、励磁電流Ｉｅｘ）が流れる期間でオンする一方で、サイリスタ８０の非導通時にはオフされる。この結果、フォトトランジスタ１１５へは、サイリスタ８０の導通時、すなわち、リレー４０が開放状態の期間に限って、制御電源電圧Ｖ１が供給される。

これにより、投入タイミング制限回路１０５♯では、リレー４０が開放状態である期間、すなわち、リレー４０が投入される可能性がある期間のみ、ゼロクロス検出回路１１０が動作する。したがって、リレー４０の開放状態時に、リセットスイッチ５２およびトランジスタ１２０のオンによってサイリスタ８０が消弧されると、これに応じて、トランジスタ１１７がオフされることにより、フォトトランジスタ１１５へ制御電源電圧Ｖ１が供給されなくなる。この結果、リセットスイッチ５２のオンが継続されても、制御コイル６０に上述の微小パルス電流は流れなくなる。また、リレー４０の閉成状態時には、ゼロクロス検出回路１１０を停止することができる。

この結果、変形例に従う投入タイミング制限回路１０５♯は、図１の投入タイミング制限回路１０５よりも消費電力を削減することができる。

なお、本実施の形態およびその変形例において、リセットスイッチ５２は、ユーザ操作による機械力によってオンされるように構成されてもよく、制御回路１００等からの電気信号に応じてオンされるように構成されてもよい。

また、本実施の形態では、漏電安全装置への適用例を説明したが、本発明の適用はこのような例示に限定されるものではない。たとえば、過電圧や過電流を検知してリレー４０が開放される構成に対して、本発明を適用することも可能である。すなわち、本発明は、開放状態のリレーを閉成する投入動作に対して、リレーの開放条件を限定することなく、共通に適用することが可能である。また、負荷２０の通常の起動時におけるリレー４０の投入においても、本発明は共通に適用可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０ 交流電源、２０ 負荷、３０ 電力ケーブル、３１，３２ 電力線、３５ 漏電検出回路、３６ 検出コイル、４０ リレー、５０ 漏電安全装置、５１ テストスイッチ、５２ リセットスイッチ、６０ 制御コイル、７０ 電源回路、７１ ダイオード、７２，Ｒ１〜Ｒ５ 抵抗素子、７３ 平滑キャパシタ、７５ 電源配線、７６ 接地配線、８０ サイリスタ、１００ 制御回路、１０５ 投入タイミング制限回路、１１０ ゼロクロス検出回路、１１１，１１２ フォトダイオード、１１５ フォトトランジスタ、１１７，１２０ トランジスタ、ＧＮＤ 接地電圧、Ｉｅｘ 励磁電流、Ｉｌｄ 負荷電流、Ｎ１，Ｎｇ ノード、Ｐ１，Ｐ２ 入力端子、Ｐ３ 出力端子、Ｔ１，Ｔ２ 電圧位相範囲（大電流）、Ｔ３ 電圧位相範囲（ゼロクロス近傍）、Ｖ１ 制御電源電圧、Ｖｌｎ 検出電圧、Ｖｔ 判定電圧。

Claims (2)

1. 交流電源および負荷の間に接続されたリレーの制御装置であって、
   閉成状態の前記リレーを開放するための第１の駆動回路と、
   開放状態の前記リレーを閉成するための第２の駆動回路と、
   前記交流電源から供給される交流電圧の電圧位相が、正の電圧ピーク位相を含む第１の所定範囲内にあるとき、または、負の電圧ピーク位相を含む第２の所定範囲内にあるときに、前記第２の駆動回路の動作を無効化するためのタイミング制限回路とを備え、
   前記タイミング制限回路は、前記電圧位相がゼロクロス点を含む第３の所定範囲内であるときのみ前記第２の駆動回路の動作を有効化するように構成され、
   前記第３の所定範囲は、前記第１および第２の所定範囲の両方と重複しないように設定され、
   前記リレーは、デフォルトで閉成状態である一方で、制御コイルへの励磁電流の供給に応じて開放状態となるように構成され、
   前記第１の駆動回路は、
   前記制御コイルを経由して、前記励磁電流の電源を供給する第１の電圧線と接続される第１のノードと、
   前記第１のノードと、前記第１の電圧線よりも低い電圧を供給する第２の電圧線との間に接続されたサイリスタとを含み、
   前記タイミング制限回路は、
   前記第１のノードおよび前記第２の電圧線の間に接続されたトランジスタと、
   前記ゼロクロス点の検出に応じて前記電圧位相が前記第３の所定範囲内であるときに前記トランジスタをオンする制御ユニットとを含み、
   前記第２の駆動回路は、
   前記サイリスタの導通によって前記開放状態となっている前記リレーを閉成するためにオンされるスイッチ素子を含み、
   前記スイッチ素子は、前記第１のノードおよび前記第２の電圧線の間に、前記トランジスタと直列に接続される、リレー制御装置。
2. 電力線によって交流電源から電力を供給される負荷に設けられる漏電安全装置であって、
   前記交流電源および前記負荷の間に接続されたリレーと、
   前記電力線の電流に基づいて漏電の発生を検知する漏電検知回路と、
   前記漏電検知回路によって漏電の発生が検知されたときに前記リレーを開放するための制御回路と、
   前記制御回路からの指令に応じて閉成状態の前記リレーを開放するための第１の駆動回路と、
   開放状態の前記リレーを閉成するための第２の駆動回路と、
   前記交流電源から供給される交流電圧の電圧位相が、正の電圧ピーク位相を含む第１の所定範囲内にあるとき、または、負の電圧ピーク位相を含む第２の所定範囲内にあるときに、前記第２の駆動回路の動作を無効化するためのタイミング制限回路とを備え、
   前記タイミング制限回路は、前記電圧位相がゼロクロス点を含む第３の所定範囲内であるときのみ前記第２の駆動回路の動作を有効化するように構成され、
   前記第３の所定範囲は、前記第１および第２の所定範囲の両方と重複しないように設定され、
   前記リレーは、デフォルトで閉成状態である一方で、制御コイルへの励磁電流の供給に応じて開放状態となるように構成され、
   前記第１の駆動回路は、
   前記制御コイルを経由して、前記励磁電流の電源を供給する第１の電圧線と接続される第１のノードと、
   前記第１のノードと、前記第１の電圧線よりも低い電圧を供給する第２の電圧線との間に接続されたサイリスタとを含み、
   前記制御回路は、前記漏電の発生が検知されたときに、前記サイリスタを導通させるためのゲートパルスを出力するように構成され、
   前記タイミング制限回路は、
   前記第１のノードおよび前記第２の電圧線の間に接続されたトランジスタと、
   前記ゼロクロス点の検出に応じて前記電圧位相が前記第３の所定範囲内であるときに前記トランジスタをオンする制御ユニットとを含み、
   前記第２の駆動回路は、
   前記サイリスタの導通によって前記開放状態となっている前記リレーを閉成するためにオンされるスイッチ素子を含み、
   前記スイッチ素子は、前記第１のノードおよび前記第２の電圧線の間に、前記トランジスタと直列に接続される、漏電安全装置。

Images